Nothing Special   »   [go: up one dir, main page]

JP2020181923A - 半導体膜の製造方法 - Google Patents

半導体膜の製造方法 Download PDF

Info

Publication number
JP2020181923A
JP2020181923A JP2019084976A JP2019084976A JP2020181923A JP 2020181923 A JP2020181923 A JP 2020181923A JP 2019084976 A JP2019084976 A JP 2019084976A JP 2019084976 A JP2019084976 A JP 2019084976A JP 2020181923 A JP2020181923 A JP 2020181923A
Authority
JP
Japan
Prior art keywords
laser
semiconductor film
laser beam
solid
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019084976A
Other languages
English (en)
Inventor
直之 小林
Naoyuki Kobayashi
直之 小林
博亮 今村
Hiroaki Imamura
博亮 今村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Steel Works Ltd
Original Assignee
Japan Steel Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Steel Works Ltd filed Critical Japan Steel Works Ltd
Priority to JP2019084976A priority Critical patent/JP2020181923A/ja
Priority to US16/805,767 priority patent/US10991581B2/en
Publication of JP2020181923A publication Critical patent/JP2020181923A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Laser Beam Processing (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】固体レーザを用いて、良質な結晶性の半導体膜を形成すること。【解決手段】本発明に係る半導体膜の製造方法は、固体レーザから出射されたパルス状の第１のレーザ光Ｌ１を、非晶質の半導体膜に照射する工程（ａ）、及び、工程（ａ）の後に、固体レーザから出射され、第１のレーザ光Ｌ１よりも強度が低いパルス状の第２のレーザ光Ｌ２を、半導体膜に照射する工程（ｂ）を含む。【選択図】図６

Description

本発明は、半導体膜の製造方法に関する。
液晶ディスプレイや有機ＥＬ（Electro Luminescence）ディスプレイなどの画面に用いられる薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）の半導体膜の製造方法として、レーザアニール法が知られている。レーザアニール法は、基板上に形成された非晶質の半導体膜にレーザ光を照射して結晶化し、多結晶の半導体膜とするものである。
レーザアニール法に用いられるレーザアニール装置としては、希ガスやハロゲンなどの混合ガスを用いてレーザ光を発生させるエキシマレーザアニール装置（以下、ＥＬＡ（Excimer Laser Anneal）装置と称す）が知られている。ＥＬＡ装置は、非晶質の半導体膜を結晶化する際に、結晶粒の大きさがほぼ均一で良質な結晶性が得られることから広く普及している。以降、結晶化された半導体膜の良質な結晶性とは、結晶粒の大きさがほぼ均一であることを意味するものとする。
しかし、その一方で、ＥＬＡ装置はランニングコストが高いことが課題となっている。エキシマレーザ以外のレーザとしては、固体材料を用いた固体レーザが知られている。固体レーザを用いたレーザアニール装置は、ＥＬＡ装置と比較して、ランニングコストは低い。しかし、固体レーザを用いたレーザアニール装置は、ＥＬＡ装置と比較して、良質な結晶性の半導体膜を安定して形成できないという課題がある。
特許文献１には、固体レーザを用いて、良質な結晶性の半導体膜を形成するための半導体膜の製造方法が開示されている。特許文献１に開示された製造方法によれば、まず、固体レーザから出射された第１のレーザ光を半導体膜に照射し、その後、固体レーザから出射された、第１のレーザ光と同等の強度を有する第２のレーザ光を半導体膜に照射する。
特開２０１７−２２４７０８号公報
しかし、本発明者らの研究によれば、固体レーザを用いて、良質な結晶性の半導体膜を形成するには、更なる改善の余地があることが判明した。
その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
一実施の形態に係る半導体膜の製造方法は、固体レーザから出射されたパルス状の第１のレーザ光を、半導体膜に照射する工程と、その後に、固体レーザから出射された、第１のレーザ光よりも強度が低いパルス状の第２のレーザ光を、半導体膜に照射する工程と、を含む。
前記一実施の形態によれば、固体レーザを用いて、良質な結晶性の半導体膜を形成することができる半導体膜の製造方法を提供することができる。
エキシマレーザから出射されたレーザ光のパルス波形の例を示す図である。 固体レーザから出射されたレーザ光のパルス波形の例を示す図である。 エキシマレーザを用いて製造したポリシリコン膜の表面のＳＥＭ写真の例を示す図である。 固体レーザを用いて製造したポリシリコン膜の表面のＳＥＭ写真の例を示す図である。 エキシマレーザを用いてレーザアニール処理中の半導体膜の状態の例を説明する断面図である。 実施の形態１に係る半導体膜の製造方法に用いられるレーザ光のパルス波形の例を示す図である。 実施の形態１に係る半導体膜の製造方法の例を示すフローチャートである。 実施の形態１に係る半導体膜の製造方法に用いられるレーザ光のパルス波形の他の例を示す図である。 実施の形態１に係る半導体膜の製造方法に用いられるレーザ光のパルス波形のさらに他の例を示す図である。 実施の形態２に係るレーザ処理装置の構成例を示す図である。 実施の形態２に係るレーザ処理装置において、半導体膜に照射されるレーザ光の例を説明する模式図である。 実施の形態３に係るレーザ処理装置の構成例を示す図である。 実施の形態４に係るレーザ処理装置の構成例を示す図である。 実施の形態５に係るレーザアニール装置の構成例を示す図である。 実施の形態５に係るレーザアニール装置において、半導体膜に照射されるレーザ光の例を説明する模式図である。 実施の形態６に係る半導体装置の製造方法の例を説明する断面図である。 実施の形態６に係る半導体装置の製造方法の例を説明する断面図である。 実施の形態６に係る半導体装置の製造方法の例を説明する断面図である。 実施の形態６に係る半導体装置の製造方法の例を説明する断面図である。 実施の形態６に係る半導体装置の製造方法の例を説明する断面図である。
以下、本発明の具体的な実施の形態について、図面を参照しながら詳細に説明する。ただし、本発明は、以下の実施の形態に限定される訳ではない。また、説明を明確にするため、以下の記載及び図面は、適宜簡略化されている。また、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
＜エキシマレーザ及び固体レーザ＞
本発明の実施の形態を説明する前に、エキシマレーザ及び固体レーザについて、両者を対比させて説明する。
・レーザ光の偏光状態
エキシマレーザから出射されたレーザ光の偏光状態は、ランダム偏光（非偏光）である。
これに対して、固体レーザから出射されたレーザ光の偏光状態は、直線偏光である。
・レーザ光のパルス波形
図１は、エキシマレーザから出射されたレーザ光のパルス波形の例を示す図である。図２は、固体レーザから出射されたレーザ光のパルス波形の例を示す図である。なお、図１及び図２において、横軸は時間を、縦軸は強度を表している。
図１に示されるように、エキシマレーザから出射されたレーザ光のパルス波形は、２つのピークＰ１，Ｐ２が連続して現れ、最初に現れたピークＰ１よりも２番目に現れたピークＰ２の方が強度が低いというパルス波形となっている。このパルス波形は、エキシマレーザ特有のパルス波形である。
これに対して、図２に示されるように、固体レーザから出射されたレーザ光のパルス波形は、１つのピークＰのみが現れるというパルス波形となっている。
・ポリシリコン膜の表面状態
続いて、エキシマレーザ又は固体レーザを用いて、基板上に形成されたアモルファスシリコン膜（ａ−Ｓｉ膜）に対し、ラインビームからなるレーザ光を照射して結晶化したポリシリコン膜（ｐ−Ｓｉ膜）の表面状態について説明する。
図３は、エキシマレーザを用いて製造したポリシリコン膜の表面のＳＥＭ（Scanning Electron Microscope）写真の例を示す図である。図４は、固体レーザを用いて製造したポリシリコン膜の表面のＳＥＭ写真の例を示す図である。なお、図３及び図４において、白っぽく見える部分は、表面に隆起した突起に相当し、突起の間隔内にある黒い線の部分は、結晶粒同士の境界である粒界に相当する。
図３に示されるように、エキシマレーザを用いて製造したポリシリコン膜は、突起がほぼ同じ間隔で配置され、結晶粒の大きさがほぼ均一で、結晶粒が規則性良く配列されていることが分かる。そのため、良質な結晶性が得られている。
これに対して、図４に示されるように、固体レーザを用いて製造したポリシリコン膜は、エキシマレーザと比較すると、突起が不規則に配置されており、また、突起の間隔内に粒界が多く存在していることが分かる。そのため、良質な結晶性が得られておらず、このようなポリシリコン膜は、液晶ディスプレイなどの薄膜トランジスタには適さない。
・メンテナンス性及びランニングコスト
エキシマレーザは、希ガスやハロゲンなどの混合ガスを使用するため、数日に１回程度の定期的なガス交換を必要とする。また、このような混合ガスは高価である。そのため、エキシマレーザは、メンテナンス性が悪く、ランニングコストが高いという課題がある。
これに対して、固体レーザは、エキシマレーザのように混合ガスを使用する必要がないため、ガス交換が不要である。そのため、固体レーザは、エキシマレーザと比較して、メンテナンス性が良く、ランニングコストが低いという利点がある。
以上の通り、エキシマレーザは、良質な結晶性の半導体膜を安定して形成できるという利点がある一方で、メンテナンス性が悪く、ランニングコストが高いという課題がある。
これに対して、固体レーザは、メンテナンス性が良く、ランニングコストが低いという利点がある一方で、良質な結晶性の半導体膜を安定して形成できないという課題がある。
＜エキシマレーザのレーザ光のパルス波形＞
本発明者らは、２つのピークＰ１，Ｐ２が連続し、最初のピークＰ１よりも２番目のピークＰ２の方が強度が低いというエキシマレーザ特有のパルス波形が、結晶化された半導体膜の良質な結晶性を得るために大きく寄与していることを見出した。以下、その理由について説明する。
図５は、エキシマレーザ８０を用いてレーザアニール処理中の半導体膜Ｍの状態の例を説明する断面図である。図５の例では、半導体膜Ｍはシリコン膜である。半導体膜Ｍの製造に際しては、基板Ｓ上に形成された半導体膜Ｍに対して、エキシマレーザ８０から、ラインビームからなるレーザ光を照射し、アモルファスシリコン膜を結晶化してポリシリコン膜とする。なお、図５においては、便宜上、半導体膜Ｍのうち、エキシマレーザ８０からのレーザ光が照射される部分を照射部Ｍ１と表し、レーザ光が照射されない部分を非照射部Ｍ２と表している。また、照射部Ｍ１のうち、レーザ光の照射により溶融している部分を溶融部Ｍ１１と表し、溶融していない部分を固相部Ｍ１２と表している。また、溶融部Ｍ１１のうち、高温部分を高温部Ｍ１１Ｈと表し、低温部分を低温部Ｍ１１Ｌと表し、また、固相部Ｍ１２のうち、高温部分を高温部Ｍ１２Ｈと表し、低温部分を低温部Ｍ１２Ｌと表している。
図５の（ａ）に示されるように、半導体膜Ｍの照射部Ｍ１に対して、エキシマレーザ８０からレーザ光を照射すると、照射部Ｍ１の上層部分が溶融し、溶融部Ｍ１１となる。溶融部Ｍ１１の表面には、表面プラズモンが生成される。
このとき、溶融部Ｍ１１には、定在波が発生し、横方向（膜面方向）に高温部Ｍ１１Ｈ及び低温部Ｍ１１Ｌが周期的に現れる温度分布が形成される。
図５の（ａ）の状態が維持されると、やがて図５の（ｂ）に示されるように、溶融部Ｍ１１の周期的な温度分布が、固相部Ｍ１２に反映され、固相部Ｍ１２にも、横方向に高温部Ｍ１２Ｈ及び低温部Ｍ１２Ｌが周期的に現れる温度分布が形成される。
すると、固相部Ｍ１２が核となり、この核を基点として、低温部Ｍ１２Ｌから高温部Ｍ１２Ｈに向けて、結晶が成長していく。このような固相成長プロセスの結果、結晶化された半導体膜Ｍは、結晶粒の大きさがほぼ均一で良質な結晶性が得られることになる。
したがって、良質な結晶性の半導体膜Ｍを形成するためには、固相部Ｍ１２にて結晶を成長させる時間を確保する必要がある。そのためには、図５に示されるように、半導体膜Ｍの溶融深さが照射部Ｍ１と基板Ｓとの界面に到達せず、照射部Ｍ１のうち上層部分の溶融部Ｍ１１のみが溶融している状態、すなわち、半導体膜Ｍの照射部Ｍ１が完全溶融していない状態を、一定時間維持することが重要である。
ここで、エキシマレーザ８０から出射されたレーザ光のパルス波形は、図１を用いて説明したように、２つのピークＰ１，Ｐ２が連続し、最初のピークＰ１よりも２番目のピークＰ２の方が強度が低いというパルス波形となっている。
このようなエキシマレーザ８０のレーザ光を半導体膜Ｍの照射部Ｍ１に照射すると、まず、レーザ光の最初のピークＰ１が照射部Ｍ１に照射され、照射部Ｍ１の上層部分は、温度が次第に上昇して融点以上になると溶融し、溶融部Ｍ１１となる。
その後、溶融部Ｍ１１の温度が低下するが、溶融部Ｍ１１の温度が凝固点まで低下して溶融部Ｍ１１が固化してしまうと、次の２番目のピークＰ２の照射によって照射部Ｍ１が均等に加熱されなくなるため、結晶粒の大きさが均一にはならない可能性がある。そのため、ピークＰ１を照射してからピークＰ２を照射するまでの遅延時間は、ピークＰ１の照射によって溶融した溶融部Ｍ１１が固化する前に、ピークＰ２が照射されるような遅延時間になっていると考えられる。
ただし、溶融部Ｍ１１が固化する前に、ピークＰ２を照射する場合、その時点で溶融部Ｍ１の温度は凝固点まで低下しておらず、高温状態を維持している。そのため、仮に、ピークＰ２が、最初のピークＰ１と同等の強度を有していたとすると、ピークＰ２の照射によって照射部Ｍ１の溶融が進行し、照射部Ｍ１が完全溶融してしまう可能性がある。
しかし、エキシマレーザ８０のレーザ光のピークＰ２は、図１を用いて説明したように、最初のピークＰ１よりも強度が低くなっている。このことから、ピークＰ２の照射によっても、照射部Ｍ１は完全溶融せず、図５に示されるように照射部Ｍ１の上層部分のみが溶融している状態が維持され、その結果、エキシマレーザ８０を用いて製造される半導体膜Ｍは、結晶粒の大きさがほぼ均一で良質な結晶性が得られていると考えられる。
（実施の形態１）
＜実施の形態１に係る半導体膜の製造方法＞
上述のように、２つのピークＰ１，Ｐ２が連続し、最初のピークＰ１よりも２番目のピークＰ２の方が強度が低いというエキシマレーザ特有のレーザ光のパルス波形が、エキシマレーザを用いて製造された半導体膜Ｍの良質な結晶性に大きく寄与している。
しかし、メンテナンス性及びランニングコストの観点では、固体レーザの方が、エキシマレーザよりも有利である。
本実施の形態１に係る半導体膜Ｍの製造方法は、以上の知見を踏まえてなされたものであって、メンテナンス性及びランニングコストの観点で有利な固体レーザを用いて、エキシマレーザ特有のパルス波形を再現することで、半導体膜Ｍの良質な結晶性と、メンテナンス性及びランニングコストの向上と、の両立を図るものである。
図６は、本実施の形態１に係る半導体膜Ｍの製造方法に用いられるレーザ光のパルス波形の例を示す図である。なお、図６において、横軸は時間を、縦軸は強度を表している。
図６に示されるように、本実施の形態１に係る半導体膜Ｍの製造方法においては、固体レーザから出射された２つのパルス状のレーザ光Ｌ１，Ｌ２を、エキシマレーザ特有のレーザ光のパルス波形（図１）と同等のパルス波形となるように合波する。すなわち、２つのパルス状のレーザ光Ｌ１，Ｌ２が連続し、最初のレーザ光Ｌ１よりも２番目のレーザ光Ｌ２の方の強度が低くなるように合波を行う。
図７は、本実施の形態１に係る半導体膜Ｍの製造方法の例を示すフローチャートである。
図７に示されるように、まず、非晶質の半導体膜Ｍに対し、固体レーザから出射されたパルス状のレーザ光Ｌ１を照射する（ステップＳ１）。続いて、レーザ光Ｌ１を照射した後に、上述の半導体膜Ｍに対し、固体レーザから出射されたレーザ光Ｌ２であって、レーザ光Ｌ１よりも強度が低いパルス状のレーザ光Ｌ２を照射する（ステップＳ２）。これにより、図６に示されるような、エキシマレーザ特有のレーザ光のパルス波形（図１）と同等のパルス波形が再現される。
従って、本実施の形態１に係る製造方法により製造される半導体膜Ｍは、レーザ光Ｌ１の照射に続いて、レーザ光Ｌ２を照射しても、完全溶融せず、図５に示されるように半導体膜Ｍの上層部分のみが溶融している状態が一定時間維持される。その結果、結晶粒の大きさが均一で良質な結晶性の半導体膜Ｍを形成することができる。
また、本実施の形態１に係る半導体膜Ｍの製造方法は、固体レーザを用いるため、メンテナンス性が向上し、ランニングコストを低減することができる。
なお、半導体膜Ｍは、上述したシリコン膜に限らず、例えば、ゲルマニウム膜などであっても良い。
また、固体レーザは、例えば、ＹＡＧ（イットリウム・アルミニウム・ガーネット）レーザ又はＹＶＯ（イットリウム・酸化バナジウム）レーザなどで良い。
また、レーザ光Ｌ１，Ｌ２のレーザ光源となる固体レーザは、レーザ光Ｌ１とレーザ光Ｌ２とで異なる固体レーザとしても良いし、同じ固体レーザとしても良い。
また、固体レーザから出射されたレーザ光Ｌ１，Ｌ２は、偏光状態が直線偏光であるが、その一方もしくは両方が、直交する直線偏光であっても良い。又は、レーザ光Ｌ１，Ｌ２は、直線偏光から円偏光に変換した上で、半導体膜Ｍに照射しても良い。なお、直線偏光を円偏光に変換する方法としては、偏光ミラーを用いるなどの任意かつ周知の方法を使用すれば良い。
また、レーザ光Ｌ１とレーザ光Ｌ２とに強度差をつける方法は、任意の方法で実現することができる。例えば、レーザ光Ｌ１及びレーザ光Ｌ２の光路上に配置された反射ミラーの透過率を変化させることで、レーザ光Ｌ１とレーザ光Ｌ２とに強度差をつけても良い。又は、レーザ光Ｌ１及びレーザ光Ｌ２の光路上にアッテネータを配置することで、レーザ光Ｌ１とレーザ光Ｌ２とに強度差をつけても良い。又は、レーザ光Ｌ１とレーザ光Ｌ２とで強度が異なる別々の固体レーザを用いることで、レーザ光Ｌ１とレーザ光Ｌ２とに強度差をつけても良い。
また、レーザ光Ｌ２の照射は、レーザ光Ｌ１の照射から、予め決められた遅延時間の経過後に行っても良い。このときの遅延時間は、レーザ光Ｌ１の照射によって溶融した半導体膜Ｍが固化する前にレーザ光Ｌ２が半導体膜Ｍに照射されるように定められていることが好適である。このようにして半導体膜Ｍの固化を回避することで、レーザ光Ｌ２の照射によって半導体膜Ｍが均等に加熱されるため、半導体膜Ｍの良質な結晶性に寄与する。
また、半導体膜Ｍに照射するレーザ光は、レーザ光Ｌ１，Ｌ２の２つに限らず、３つ以上とし、レーザ光Ｌ２を照射した後に、レーザ光Ｌ１，Ｌ２以外のレーザ光を、固体レーザから照射しても良い。図８に、レーザ光Ｌ２を照射した後に、パルス状の１つのレーザ光Ｌ３を照射する例を示す。また、図９に、レーザ光Ｌ２を照射した後に、パルス状の複数のレーザ光Ｌ３（図９では２つのレーザ光Ｌ３）を照射する例を示す。なお、図８及び図９においては、レーザ光Ｌ３の強度は、レーザ光Ｌ２よりも低い強度になっており、さらに、図９においては、複数のレーザ光Ｌ３の強度は徐々に低くなっているが、これには限定されない。レーザ光Ｌ３の強度は、レーザ光Ｌ１よりも低い強度であれば良い。
（実施の形態２）
＜実施の形態２に係るレーザ処理装置＞
続いて、実施の形態２として、上述した実施の形態１に係る半導体膜Ｍの製造方法に用いられるレーザ処理装置１について説明する。なお、レーザ処理装置１は、２つのレーザ光Ｌ１，Ｌ２を合波する構成であるものとする（以下で説明する、図１２のレーザ処理装置１０１及び図１３のレーザ処理装置２０１において同じ）。
図１０は、本実施の形態２に係るレーザ処理装置１の構成例を示す図である。レーザ処理装置１は、基板上に形成された半導体膜Ｍに対してレーザ光を照射して結晶化するための装置である。ここでは、半導体膜Ｍの製造に際し、半導体膜Ｍに対してラインビームからなるレーザ光を照射し、アモルファスシリコン膜を結晶化してポリシリコン膜とするものとする。図１０に示されように、レーザ処理装置１は、固体レーザ２と、光学系モジュール１０と、を備えている。
固体レーザ２は、パルス発振動作によりパルス状のレーザ光を発生させるレーザ光源である。光学系モジュール１０は、外形を構成する光学系筐体１１と、部分反射ミラー３、反射ミラー６、ホモジナイザー４などの光学素子と、封止窓２３と、を含んでいる。固体レーザ２によって生じさせたレーザ光は、光学系モジュール１０の部分反射ミラー３に導かれる。部分反射ミラー３は、第１部分反射ミラー３ａ及び第２部分反射ミラー３ｂから構成される。第１部分反射ミラー３ａ及び第２部分反射ミラー３ｂは、透過率を変更することが可能なように、すなわち、入射したレーザ光の一部を透過し残りを反射することが可能なように構成された光学装置である。部分反射ミラー３は、半導体膜Ｍにレーザ光を照射するタイミングとそのレーザ光の強度とを調整する役割を担う。
固体レーザ２から発射されたレーザ光は、まず、第１部分反射ミラー３ａに導かれる。第１部分反射ミラー３ａを透過したレーザ光はホモジナイザー４に導かれる。ホモジナイザー４は、複数のシリンドリカルレンズから構成され、強度分布を矩形状に均一化するためのものである。一方、第１部分反射ミラー３ａで反射されたレーザ光は、第２部分反射ミラー３ｂで反射され、複数の反射ミラー６で方向変換された後、ホモジナイザー４に導かれる。
第１部分反射ミラー３ａを透過してホモジナイザー４に導かれる第１光路ＰＴ１と、第２部分反射ミラー３ｂで反射されホモジナイザー４に導かれる第２光路ＰＴ２とは、光路長に差がある。第２光路ＰＴ２の方が第１光路ＰＴ１よりも長い（第２光路ＰＴ２＞第１光路ＰＴ１）。そのため、固体レーザ２よりレーザ光が１回発射されると、半導体膜Ｍには、まず、第１光路ＰＴ１を経由したレーザ光（上述のレーザ光Ｌ１に相当）が到達し、次に、第２光路ＰＴ２を経由したレーザ光（上述のレーザ光Ｌ２に相当）が到達する。このように、光路長を可変とすることで半導体膜Ｍにレーザ光が照射される時間間隔（照射間隔）を変えることができる。
また、レーザ光の強度は、部分反射ミラー３の透過率を変化させることで変更可能である。すなわち、第１部分反射ミラー３ａの透過率を変化させることで、第１光路ＰＴ１経由のレーザ光（上述のレーザ光Ｌ１に相当）及び第２光路ＰＴ２経由のレーザ光（上述のレーザ光Ｌ２に相当）の強度をそれぞれ変更することができる。
半導体膜Ｍは、不図示の基板上に形成された状態で、基板ステージ４５上に配置される。
図１１は、半導体膜Ｍに照射されるレーザ光の例を説明する模式図である。図１１に示されるように、レーザ光Ｌは、ホモジナイザー４を通過することによってラインビーム状になる。すなわち、レーザ光Ｌの光軸Ｃに直交する断面は、一方向に延びた細長い線状となっている。例えば、反射ミラー６で反射されたレーザ光Ｌの光軸に直交する断面は、Ｙ軸方向に延びた線状となっている。半導体膜Ｍ上のアモルファスシリコン膜の全面を結晶化するため、ラインビームの１ショットあたり、ラインビーム短軸幅の５〜１０％の送りピッチで半導体膜Ｍをラインビームの短軸の方向（Ｘ軸方向）に間欠的に移動させる。例えば、短軸幅０．４ｍｍのときの送りピッチは２０〜４０μｍであり、アモルファスシリコン膜に対する１箇所当たりのレーザ光の照射回数は１０〜２０回である。
固体レーザ２よりレーザ光が１回発射されると、半導体膜Ｍにはタイミングの異なる２回のレーザ光照射がなされる。例えば、固体レーザ２よりレーザ光を７回発射すると、半導体膜Ｍには異なるタイミングで１４回のレーザ光照射がなされる。光路長の短い光路を通過したレーザ光から順に半導体膜Ｍに照射される。すなわち、第２光路ＰＴ２よりも光路長の短い第１光路ＰＴ１経由のレーザ光（上述のレーザ光Ｌ１に相当）が１番目に半導体膜Ｍに照射される。そして、第２光路ＰＴ２経由のレーザ光（上述のレーザ光Ｌ２に相当）が２番目に半導体膜Ｍに照射される。
ここで、固体レーザ２よりエネルギー密度Ｅ０のレーザ光を１回発射したときに、１番目に半導体膜Ｍに到達するレーザ光（上述のレーザ光Ｌ１に相当）のエネルギー密度をＥ１とし、２番目に半導体膜Ｍに到達するレーザ光（上述のレーザ光Ｌ２に相当）のエネルギー密度をＥ２とする。第１部分反射ミラー３ａにおける反射率をＲ１、透過率をＴ１とし、第２部分反射ミラー３ｂにおける反射率をＲ２とする。すると、Ｅ１及びＥ２は、それぞれ以下の式で表される。
Ｅ１＝Ｔ１・Ｅ０
Ｅ２＝（Ｒ１・Ｒ２）・（Ｅ０）
上式より、１番目に半導体膜Ｍに到達するレーザ光（上述のレーザ光Ｌ１に相当）のエネルギー密度Ｅ１に対する、２番目に半導体膜Ｍに到達するレーザ光（上述のレーザ光Ｌ２に相当）のエネルギー密度Ｅ２の比率ｒは、ｒ＝Ｅ２／Ｅ１＝Ｒ１・Ｒ２／Ｔ１となる。このように、Ｒ１、Ｒ２、及びＴ１を適宜変更することで、比率ｒを変更することができる。
本実施の形態２に係るレーザ処理装置１における半導体膜Ｍの製造方法は、まず、非晶質の半導体膜Ｍに対し、まず、第１光路ＰＴ１経由のパルス状のレーザ光Ｌ１を照射し、その後に、第２光路ＰＴ２経由のレーザ光Ｌ２であって、レーザ光Ｌ１よりも強度が低いパルス状のレーザ光Ｌ２を照射する。このようにすることで、エキシマレーザ特有のレーザ光のパルス波形（図１）と同等の波形が再現される。これにより、結晶粒の大きさが均一で良質な結晶性の半導体膜Ｍを形成することができる。また、固体レーザ２を用いるため、メンテナンス性が向上し、ランニングコストを低減することができる。なお、レーザ処理装置１における半導体膜Ｍの製造方法のフローは、上述した実施の形態１に係る半導体膜Ｍの製造方法と同様であるので（図７参照）、説明は省略する。
（実施の形態３）
＜実施の形態３に係るレーザ処理装置＞
続いて、実施の形態３として、上述した実施の形態１に係る半導体膜Ｍの製造方法に用いられる他のレーザ処理装置としてのレーザ処理装置１０１について説明する。
図１２は、本実施の形態３に係るレーザ処理装置１０１の構成例を示す図である。図１２に示されるように、レーザ処理装置１０１は、上述した実施の形態２に係るレーザ処理装置１に対し、レーザ光を減衰して、予め決められたエネルギー密度に調節するためのアッテネータ７をさらに備えている。すなわち、光学系モジュール１１０は、光学素子として、部分反射ミラー３、反射ミラー６、ホモジナイザー４に加え、アッテネータ７を含む。アッテネータ７は、固体レーザ２から半導体膜Ｍに至る光路の途中に設けられている。すなわち、アッテネータ７は、第１部分反射ミラー３ａ、第２部分反射ミラー３ｂからホモジナイザー４に導かれる各光路（第１光路ＰＴ１及び第２光路ＰＴ２）上に配置されている。アッテネータ７は、部分反射ミラー３とともに、半導体膜Ｍに照射するレーザ光の強度を調整する役割を担う。すなわち、アッテネータ７と部分反射ミラー３によって、次に半導体膜Ｍにレーザ光を照射するタイミングとそのレーザ光の強度とを調整する。
上述した実施の形態２に係るレーザ処理装置１と同様に、本実施の形態３に係るレーザ処理装置１０１では、固体レーザ２よりレーザ光を１回発射すると、半導体膜Ｍにはタイミングの異なる２回のレーザ光照射がなされる。例えば、固体レーザ２よりレーザ光を７回発射すると、半導体膜Ｍには異なるタイミングで１４回のレーザ光照射がなされる。上述したように、第２光路ＰＴ２よりも光路長の短い第１光路ＰＴ１経由のレーザ光（上述のレーザ光Ｌ１に相当）が１番目に、第２光路ＰＴ２経由のレーザ光（上述のレーザ光Ｌ２に相当）が２番目に、半導体膜Ｍに照射される。
ここで、固体レーザ２よりエネルギー密度Ｅ０のレーザ光を１回発射したときに、１番目に半導体膜Ｍに到達するレーザ光（上述のレーザ光Ｌ１に相当）のエネルギー密度をＥ１とし、２番目に半導体膜Ｍに到達するレーザ光（上述のレーザ光Ｌ２に相当）のエネルギー密度をＥ２とする。第１部分反射ミラー３ａにおける反射率をＲ１、透過率をＴ１とし、第２部分反射ミラー３ｂにおける反射率をＲ２とする。アッテネータ７ａの減衰率をＴａ０とし、アッテネータ７ｂの減衰率をＴａ１とし、アッテネータ７ｃの減衰率をＴａ２とする。すると、Ｅ１及びＥ２は、それぞれ以下の式で表される。
Ｅ１＝（Ｔ１）・Ｔａ１・（Ｅ０）・Ｔａ０
Ｅ２＝（Ｒ１・Ｒ２）・Ｔａ２・（Ｅ０）・Ｔａ０
上式より、１番目に半導体膜Ｍに到達するレーザ光（上述のレーザ光Ｌ１に相当）のエネルギー密度Ｅ１に対する、２番目に半導体膜Ｍに到達するレーザ光（上述のレーザ光Ｌ２に相当）のエネルギー密度Ｅ２の比率ｒは、ｒ＝Ｅ２／Ｅ１＝（Ｒ１・Ｒ２／Ｔ１）・（Ｔａ２／Ｔａ１）となる。このように、Ｒ１、Ｒ２、Ｔ１、Ｔａ１、及びＴａ２を適宜変更することで、比率ｒを変更することができる。
上述した実施の形態２に係るレーザ処理装置１では、レーザ光の強度を部分反射ミラー３の透過率を変化させることのみで調整した。これに対し、本実施の形態３に係るレーザ処理装置１０１では、部分反射ミラー３の透過率を変化させることに加え、第１光路ＰＴ１及び第２光路ＰＴ２上に配置されたアッテネータ７でレーザ光の強度をさらに微調整する。これにより、レーザ光の強度をより精度良く調整することができる。
なお、本実施の形態３に係るレーザ処理装置１０１における半導体膜Ｍの製造方法は、上述した実施の形態２に係るレーザ処理装置１における半導体膜Ｍの製造方法と同様であるため、説明を省略する。
（実施の形態４）
＜実施の形態４に係るレーザ処理装置＞
続いて、実施の形態４として、上述した実施の形態１に係る半導体膜Ｍの製造方法に用いられる他のレーザ処理装置としてのレーザ処理装置２０１について説明する。
図１３は、本実施の形態４に係るレーザ処理装置２０１の構成例を示す図である。上述した実施の形態２に係るレーザ処理装置１では固体レーザ２が単数であるのに対し、図１３に示されるように、本実施の形態４に係るレーザ処理装置２０１は複数の固体レーザ２（固体レーザ２ａ，２ｂ）を備えている。また、本実施の形態４に係るレーザ処理装置２０１は、複数の固体レーザ２ａ，２を、互いに時間差を持たせて照射させるためのパルス発生器８をさらに備えている。パルス発生器８は、半導体膜Ｍにレーザ光を照射するタイミングを調整する役割を担う。
本実施の形態４に係るレーザ処理装置２０１では、パルス発生器８により各固体レーザ２ａ，２ｂのレーザ光発射タイミングを調整することで、レーザ光が照射されてから次にレーザ光が照射されるまでの照射間隔を調整する。また、本実施の形態４に係るレーザ処理装置２０１は、光学系モジュール２１０において、反射ミラー６、ホモジナイザー４などの光学素子とともに、レーザ光を減衰して予め決められたエネルギー密度に調節するためのアッテネータ７を含んでいる。アッテネータ７は、固体レーザ２ａ，２ｂから半導体膜Ｍに至る各光路（第１光路ＰＴ１及び第２光路ＰＴ２）の途中にそれぞれ設けられている。アッテネータ７は、半導体膜Ｍに照射するレーザ光の強度を調整する役割を担う。すなわち、アッテネータ７とパルス発生器８によって、次に半導体膜Ｍにレーザ光を照射するタイミングとそのレーザ光の強度とを調整する。なお、半導体膜Ｍに照射するレーザ光の強度については、固体レーザ２ａ，２ｂから発射されるレーザ光の強度を異ならせることで、調整しても良い。
本実施の形態４に係るレーザ処理装置２０１では、固体レーザ２ａ，２ｂよりレーザ光をそれぞれ１回発射すると、半導体膜Ｍにはタイミングの異なる２回のレーザ光照射がなされる。例えば、固体レーザ２ａ，２ｂよりレーザ光をそれぞれ７回発射すると、半導体膜Ｍには異なるタイミングで１４回のレーザ光照射がなされる。本実施の形態４に係るレーザ処理装置２０１では、第１光路ＰＴ１経由のレーザ光（上述のレーザ光Ｌ１に相当）が１番目に、第２光路ＰＴ２経由のレーザ光（上述のレーザ光Ｌ２に相当）が２番目に、半導体膜Ｍに照射されるように、パルス発生器８により調整を行う。
ここで、固体レーザ２ａ，２ｂから発射されるレーザ光のエネルギー密度をＥ０とし、１番目に半導体膜Ｍに到達するレーザ光（上述のレーザ光Ｌ１に相当）のエネルギー密度をＥ１とし、２番目に半導体膜Ｍに到達するレーザ光（上述のレーザ光Ｌ２に相当）のエネルギー密度をＥ２とする。アッテネータ７ｄの減衰率をＴａ３とし、アッテネータ７ｅの減衰率をＴａ４とする。すると、Ｅ１及びＥ２は、それぞれ以下の式で表される。
Ｅ１＝Ｔａ３・Ｅ０
Ｅ２＝Ｔａ４・Ｅ０
上式より、１番目に半導体膜Ｍに到達するレーザ光（上述のレーザ光Ｌ１に相当）のエネルギー密度Ｅ１に対する、２番目に半導体膜Ｍに到達するレーザ光（上述のレーザ光Ｌ２に相当）のエネルギー密度Ｅ２の比率ｒは、ｒ＝Ｅ２／Ｅ１＝Ｔａ４／Ｔａ３となる。このように、Ｔａ３及びＴａ４を適宜変更することで、比率ｒを変更することができる。また、ここでは、固体レーザ２ａ，２ｂから発射されるレーザ光のエネルギー密度を共にＥ０としたが、固体レーザ２ａ，２ｂから発射されるレーザ光のエネルギー密度を異ならせることでも、比率ｒを変更することができる。
上述した実施の形態２に係るレーザ処理装置１のように、固体レーザ２が単数である場合、固体レーザ２から発射されたレーザ光を、部分反射ミラー３などの光学系により、光路長がそれぞれ異なる複数の光路を通って半導体膜Ｍに照射されるように分岐させる必要がある。これに対して、本実施の形態４に係るレーザ処理装置２０１では、光学系をより簡素に構成できるため、光学系を配置するために必要なスペースを削減することができ、装置サイズを縮小することができる。
なお、本実施の形態４に係るレーザ処理装置２０１における半導体膜Ｍの製造方法は、上述した実施の形態２に係るレーザ処理装置１における半導体膜Ｍの製造方法と同様であるため、説明を省略する。
（実施の形態５）
＜実施の形態５に係るレーザアニール装置＞
続いて、実施の形態５として、上述した実施の形態１に係る半導体膜Ｍの製造方法に用いられる他のレーザ処理装置としてのレーザアニール装置３０１について説明する。本実施の形態５に係るレーザアニール装置３０１は、基板上に形成された半導体膜Ｍにレーザ光を照射して結晶化させる処理を行う装置である。
図１４は、本実施の形態５に係るレーザアニール装置３０１の構成例を示す図である。図１４に示されるように、レーザアニール装置３０１は、固体レーザ２、光学系モジュール２０、密閉部３０、処理室４０を有している。処理室４０は、例えば、水平な土台（不図示）上に設けられている。処理室４０の上方に密閉部３０が設けられ、密閉部３０の上方に光学系モジュール２０が設けられている。光学系モジュール２０は、固体レーザ２から放出されるレーザ光Ｌを受光することが可能な位置に設けられている。
ここで、レーザアニール装置３０１を説明するために、ＸＹＺ直交座標軸を導入する。水平な土台の上面に直交する方向をＺ軸方向とし、上方を＋Ｚ軸方向、下方を−Ｚ軸方向とする。固体レーザ２と光学系モジュール２０とを結ぶ方向をＸ軸方向とし、固体レーザ２から光学系モジュール２０に向かう方向を＋Ｘ軸方向、逆方向を−Ｘ軸方向とする。Ｘ軸方向及びＺ軸方向に直交する方向をＹ軸方向とし、一方を＋Ｙ軸方向、逆方向を−Ｙ軸方向とする。
図１４に示されるように、固体レーザ２は、レーザ光Ｌを放出するレーザ光源である。固体レーザ２は、例えば、ＹＡＧレーザやＹＶＯレーザなどである。固体レーザ２は、レーザ光Ｌを光学系モジュール２０に向けて出射する。レーザ光Ｌは、例えば、＋Ｘ軸方向に進み、光学系モジュール２０に入射する。
光学系モジュール２０は、外形を構成する光学系筐体２１、反射ミラー６などの光学素子、及び、封止窓２３を含んでいる。光学系筐体２１は、例えば、アルミニウムなどの材料で構成された箱状の部材である。光学系モジュール２０の各光学素子は、光学系筐体２１の内部にホルダなどで保持されている。このような各光学素子により、光学系モジュール２０は、固体レーザ２から放出されたレーザ光Ｌの照射方向、光量などを調整する。
光学系モジュール２０の構成として、上述した実施の形態２に係るレーザ処理装置１の光学系モジュール１０の構成を適用する。なお、光学系モジュール２０の構成として、上述した実施の形態３に係るレーザ処理装置１０１の光学系モジュール１１０、又は、上述した実施の形態４に係るレーザ処理装置２０１の光学系モジュール２１０の構成を適用しても良い。
封止窓２３は、光学系筐体２１の一部、例えば、光学系筐体２１の下面に設けられている。レーザ光Ｌは、光学系モジュール２０で調整された後に、封止窓２３から密閉部３０に向けて出射される。このようにして、光学系モジュール２０は、レーザ光Ｌを半導体膜Ｍに照射する。
図１５は、半導体膜Ｍに照射されるレーザ光の例を説明する模式図である。図１５に示されように、レーザ光Ｌは、光学系モジュール２０において、ラインビーム状となっている。すなわち、レーザ光Ｌの光軸Ｃに直交する断面は、一方向に延びた細長い線状となっている。例えば、反射ミラー６で反射されたレーザ光Ｌの光軸に直交する断面は、Ｙ軸方向に延びた線状となっている。
図１４に示されるように、密閉部３０は、密閉筐体３１、反射光受光部材６１、封止窓３３、ガス入口３４、ガス出口３５を有している。
密閉筐体３１は、内部が空洞の箱状の部材である。密閉筐体３１の予め決められた側面には、ガス入口３４及びガス出口３５が設けられている。ガス入口３４及びガス出口３５は、例えば、密閉筐体３１における対向する側面に設けられている。例えば、ガス出口３５は、ガス入口３４よりも上方に設けられている。ガス入口３４からは、ガス３７、例えば、窒素などの不活性ガスが導入される。ガス入口３４から密閉筐体３１の内部に導入されたガス３７は、ガス出口３５から排出される。ガス３７は、密閉筐体３１の内部に連続的に供給されることが望ましい。また、ガス３７は、密閉筐体３１の外部に連続的に排出されるのが望ましい。ガス３７の流量は、密閉筐体３１の内部を常時換気された状態になるように、予め決められた流量に制御される。
密閉筐体３１の内部には反射光受光部材６１が配置されている。例えば、反射光受光部材６１は、光学系モジュール２０の外側に、光学系モジュール２０との間に間隔を有するように配置されている。反射光受光部材６１は、例えば、板状の部材である。反射光受光部材６１は、板面をＺ軸方向に向けて配置されている。反射光受光部材６１は、レーザ光Ｌが半導体膜Ｍ上で反射された反射光Ｒを受光することが可能なように配置されている。例えば、レーザ光Ｌの入射角と、反射光Ｒの反射角とを考慮して、反射光受光部材６１を、反射光Ｒの光路上に配置する。なお、反射光受光部材６１を、光学系モジュール２０との間に断熱材６２を介して間隔をあけて取り付けても良い。これにより、反射光受光部材６１と光学系モジュール２０との間の断熱性を保つことができる。
封止窓３３は、密閉筐体３１の一部、例えば、密閉筐体３１の下面に設けられている。光学系モジュール２０の封止窓２３から出射したレーザ光Ｌは、密閉部３０の封止窓３３から処理室４０に向けて出射される。
処理室４０は、ガスボックス４１、基板ステージ４５、基台４６、走査装置４７を有している。半導体膜Ｍは、不図示の基板上に形成された状態で、基板ステージ４５上に配置される。例えば、処理室４０において、基板ステージ４５上に配置された半導体膜Ｍにレーザ光Ｌが照射され、半導体膜Ｍを結晶化するレーザアニール処理が行われる。基板ステージ４５は、フロートタイプステージ、すなわち、半導体膜Ｍが形成された基板を浮上させながら搬送するステージでも良い。
ガスボックス４１は、箱状の部材であって、内部は空洞となっている。ガスボックス４１は、基板ステージ４５の上方であって、密閉部３０における封止窓３３の下方に配置されている。ガスボックス４１の上面には、導入窓４２が設けられている。導入窓４２は、封止窓３３に対向するように配置されている。また、ガスボックス４１の下面には、照射窓４３が設けられている。照射窓４３は、半導体膜Ｍに対向するように配置されている。
ガスボックス４１の予め決められた側面には、ガス入口４４が設けられている。ガスボックス４１には、ガス入口４４から、予め決められたガス３７、例えば、窒素などの不活性ガスが供給される。ガスボックス４１に供給されたガス３７は、ガスボックス４１の内部を充填した後、照射窓４３から排出される。
ガスボックス４１に入射したレーザ光Ｌは、照射窓４３から出射し、半導体膜Ｍを照射する。反射光受光部材６１は、半導体膜Ｍに対して照射されたレーザ光Ｌのうち、半導体膜Ｍで反射された反射光Ｒを受光することが可能なように配置されている。
基板ステージ４５は、走査装置４７上に、例えば、基台４６を介して配置されている。基板ステージ４５は、走査装置４７により、Ｘ軸方向、Ｙ軸方向及びＺ軸方向に移動可能となっている。レーザアニール処理を行う際には、基板ステージ４５を、走査装置４７の走査により、例えば、−Ｘ軸方向の搬送方向４８に搬送させる。
なお、本実施の形態５に係るレーザアニール装置３０１における半導体膜Ｍの製造方法は、上述した実施の形態２に係るレーザ処理装置１における半導体膜Ｍの製造方法と同様であるため、説明を省略する。
（実施の形態６）
＜実施の形態６に係る半導体膜の製造方法＞
続いて、実施の形態６として、上述したレーザ処理装置における半導体装置の製造方法について説明する。本実施の形態６では、レーザ処理装置として、上述した実施の形態５に係るレーザアニール装置３０１を用いる。本実施の形態６に係る半導体装置の製造方法では、基板と基板上に形成された非晶質の半導体膜とを含む被処理体を準備する工程と、非晶質の半導体膜にレーザ光を照射して半導体膜を結晶化させる工程と、を備えている。被処理体として、非晶質の半導体膜が形成された基板、例えば、非晶質のシリコンが形成されたガラス基板を用いる。非晶質の半導体膜を結晶化させる工程において、上述した実施の形態５に係るレーザアニール装置３０１を用いたレーザアニール処理を実施する。
半導体装置は、ＴＦＴ（Thin Film Transistor）を備える半導体装置であり、この場合は、アモルファスシリコン膜にレーザ光を照射して結晶化し、ポリシリコン膜を形成することができる。
図１６から図２０は、本実施の形態６に係る半導体装置の製造方法の例を説明する断面図である。上述した実施の形態６に係るレーザアニール装置３０１は、ＴＦＴアレイ基板の製造に好適である。以下、ＴＦＴを有する半導体装置の製造方法について説明する。
まず、図１６に示されるように、ガラス基板９１上に、ゲート電極９２を形成する。ゲート電極９２は、例えば、アルミニウムなどを含む金属薄膜を用いることができる。次に、図１７に示されるように、ゲート電極９２の上に、ゲート絶縁膜９３を形成する。ゲート絶縁膜９３は、ゲート電極９２を覆うように形成される。その後、図１８に示されるように、ゲート絶縁膜９３の上に、アモルファスシリコン膜９４を形成する。アモルファスシリコン膜９４は、ゲート絶縁膜９３を介して、ゲート電極９２と重複するように配置されている。このように、まず、非晶質の半導体膜が形成された基板を準備する（工程Ａ）。
ゲート絶縁膜９３は、窒化シリコン膜（ＳｉＮｘ）、酸化シリコン膜（ＳｉＯ２膜）、又はこれらの積層膜などである。具体的には、ＣＶＤ（Chemical Vapor Deposition）法により、ゲート絶縁膜９３とアモルファスシリコン膜９４とを連続成膜する。アモルファスシリコン膜９４がレーザ処理装置における半導体膜Ｍとなる。
そして、図１９に示されるように、上述した実施の形態５に係るレーザアニール装置３０１を用いてアモルファスシリコン膜９４にレーザ光を照射してアモルファスシリコン膜９４を結晶化させて、ポリシリコン膜９５を形成する。例えば、基板の搬入及び搬出を行う不図示の搬入出装置に対し、基板の基板ステージ４５上の配置位置を制御する第１の位置制御信号を送信する（工程Ｂ）。そして、第１の位置制御信号によって定まる基板ステージ４５上の第１の位置に、搬入出装置によって基板を配置する（工程Ｃ）。その後、基板を基板ステージ４５上で搬送し（工程Ｄ）、基板にレーザ光を照射し、非晶質の半導体膜を多結晶化する（工程Ｅ）。非晶質の半導体膜を多結晶化した後、搬入出装置によって基板を搬出する（工程Ｆ）。
すべての照射領域を照射していない場合には、さらに、搬入出装置に対し、第２の位置制御信号を送信し（工程Ｇ）、第２の位置制御信号によって定まる基板ステージ４５上の第１の位置とは異なる第２の位置に、搬入出装置によって基板を配置する（工程Ｈ）。そして、基板を、基板ステージ４５上のレーザ光照射位置まで搬送し（工程Ｉ）、基板にレーザ光を照射する（工程Ｊ）。これにより、シリコンが結晶化したポリシリコン膜９５がゲート絶縁膜９３上に形成される。
このとき、上述した実施の形態５に係るレーザアニール装置３０１では、まず、固体レーザ２からのパルス状のレーザ光Ｌ１を照射し、その後に、固体レーザ２からの、レーザ光Ｌ１よりも強度が低いパルス状のレーザ光Ｌ２を照射する。このようにすることで、エキシマレーザ特有のレーザ光のパルス波形（図１）と同等の波形が再現される。これにより、結晶粒の大きさが均一で良質な結晶性の半導体膜Ｍを得ることができる。また、固体レーザを用いるため、メンテナンス性が向上し、ランニングコストを低減することができる。
すべての照射領域を照射し、半導体膜を多結晶化した後、搬入出装置によって基板を搬出する（工程Ｋ）。
その後、図２０に示されるように、ポリシリコン膜９５の上に層間絶縁膜９６、ソース電極９７ａ、及びドレイン電極９７ｂを形成する。層間絶縁膜９６、ソース電極９７ａ、及びドレイン電極９７ｂは、一般的なフォトリソグラフィー法や成膜法を用いて形成することができる。
本実施の形態６に係る半導体装置の製造方法を用いることで、多結晶の半導体膜を含むＴＦＴを備える半導体装置を製造することができる。そして、そのような半導体装置は、液晶ディスプレイなどの画面に用いられても良い。なお、これ以降の製造工程については、最終的に製造するデバイスによって異なるので説明を省略する。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。また、各実施の形態における構成を各実施の形態間で、適宜交換しても良い。
１，１０１，２０１ レーザ処理装置
２（２ａ，２ｂ） 固体レーザ
３ 部分反射ミラー
３ａ 第１部分反射ミラー
３ｂ 第２部分反射ミラー
４ ホモジナイザー
６ 反射ミラー
７（７ａ，７ｂ，７ｃ，７ｄ，７ｅ） アッテネータ
８ パルス発生器
１０，２０，１１０，２１０ 光学系モジュール
１１，２１ 光学系筐体
２３ 封止窓
３０ 密閉部
３１ 密閉筐体
３３ 封止窓
３４ ガス入口
３５ ガス出口
３７ ガス
４０ 処理室
４１ ガスボックス
４２ 導入窓
４３ 照射窓
４４ ガス入口
４５ 基板ステージ
４６ 基台
４７ 走査装置
４８ 搬送方向
６１ 反射光受光部材
６２ 断熱材
Ｍ 半導体膜
Ｌ，Ｌ１，Ｌ２，Ｌ３ レーザ光

Claims (8)

  1. 半導体膜の製造方法であって、
    （ａ）固体レーザから出射されたパルス状の第１のレーザ光を、非晶質の半導体膜に照射する工程、及び
    （ｂ）前記工程（ａ）の後に、固体レーザから出射され、前記第１のレーザ光よりも強度が低いパルス状の第２のレーザ光を、前記半導体膜に照射する工程、
    を含む、半導体膜の製造方法。
  2. 前記工程（ｂ）は、前記工程（ａ）の後、予め決められた遅延時間の経過後に行われる、請求項１に記載の半導体膜の製造方法。
  3. 前記第１のレーザ光を照射し、前記半導体膜が溶融した後、
    前記半導体膜が固化する前に前記第２のレーザ光を前記半導体膜に照射するように、前記遅延時間が定められる、請求項２に記載の半導体膜の製造方法。
  4. 前記第１のレーザ光及び前記第２のレーザ光は、直線偏光又は円偏光である、請求項１から３のいずれか１項に記載の半導体膜の製造方法。
  5. 前記第１のレーザ光及び前記第２のレーザ光は、その一方もしくは両方が、直交する直線偏光である、請求項１から３のいずれか１項に記載の半導体膜の製造方法。
  6. （ｃ）前記工程（ｂ）の後に、固体レーザから出射され、前記第１のレーザ光よりも強度が低いパルス状の１つ以上の第３のレーザ光を、前記半導体膜に照射する工程、
    をさらに含む、請求項１から５のいずれか１項に記載の半導体膜の製造方法。
  7. 前記固体レーザは、ＹＡＧ（イットリウム・アルミニウム・ガーネット）レーザ又はＹＶＯ（イットリウム・酸化バナジウム）レーザである、請求項１から６のいずれか１項に記載の半導体膜の製造方法。
  8. 前記半導体膜はシリコン膜又はゲルマニウム膜である、請求項１から７のいずれか１項に記載の半導体膜の製造方法。
JP2019084976A 2019-04-26 2019-04-26 半導体膜の製造方法 Pending JP2020181923A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019084976A JP2020181923A (ja) 2019-04-26 2019-04-26 半導体膜の製造方法
US16/805,767 US10991581B2 (en) 2019-04-26 2020-02-29 Method for manufacturing semiconductor film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019084976A JP2020181923A (ja) 2019-04-26 2019-04-26 半導体膜の製造方法

Publications (1)

Publication Number Publication Date
JP2020181923A true JP2020181923A (ja) 2020-11-05

Family

ID=72916554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019084976A Pending JP2020181923A (ja) 2019-04-26 2019-04-26 半導体膜の製造方法

Country Status (2)

Country Link
US (1) US10991581B2 (ja)
JP (1) JP2020181923A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220122844A1 (en) * 2020-10-15 2022-04-21 The Japan Steel Works, Ltd. Laser irradiation apparatus, laser irradiation method, and method for manufacturing semiconductor device

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275781A (ja) * 1992-10-21 1998-10-13 Semiconductor Energy Lab Co Ltd レーザー処理方法
JP2000021776A (ja) * 1998-07-01 2000-01-21 Nec Corp 半導体薄膜の形成方法、パルスレーザ照射装置、および半導体装置
JP2000150397A (ja) * 1998-09-03 2000-05-30 Seiko Epson Corp 薄膜半導体装置の製造方法
WO2004040628A1 (ja) * 2002-10-29 2004-05-13 Sumitomo Heavy Industries, Ltd. レーザを用いた結晶膜の製造方法及び結晶膜
JP2006071855A (ja) * 2004-09-01 2006-03-16 Sumitomo Heavy Ind Ltd 光学装置
JP2009212505A (ja) * 2008-02-06 2009-09-17 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
JP2011077505A (ja) * 2009-09-02 2011-04-14 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP2012015463A (ja) * 2010-07-05 2012-01-19 V Technology Co Ltd Ｙａｇレーザアニーリング装置及びｙａｇレーザ光によるアニーリング方法
JP2017224708A (ja) * 2016-06-15 2017-12-21 株式会社日本製鋼所 多結晶半導体膜の製造方法、レーザアニール装置、薄膜トランジスタ、およびディスプレイ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1329946A3 (en) * 2001-12-11 2005-04-06 Sel Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including a laser crystallization step
US7470602B2 (en) * 2002-10-29 2008-12-30 Sumitomo Heavy Industries, Ltd. Crystalline film and its manufacture method using laser
CN110249261B (zh) * 2017-03-02 2022-11-18 极光先进雷射株式会社 固体激光系统和波长转换系统

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275781A (ja) * 1992-10-21 1998-10-13 Semiconductor Energy Lab Co Ltd レーザー処理方法
JP2000021776A (ja) * 1998-07-01 2000-01-21 Nec Corp 半導体薄膜の形成方法、パルスレーザ照射装置、および半導体装置
JP2000150397A (ja) * 1998-09-03 2000-05-30 Seiko Epson Corp 薄膜半導体装置の製造方法
WO2004040628A1 (ja) * 2002-10-29 2004-05-13 Sumitomo Heavy Industries, Ltd. レーザを用いた結晶膜の製造方法及び結晶膜
JP2006071855A (ja) * 2004-09-01 2006-03-16 Sumitomo Heavy Ind Ltd 光学装置
JP2009212505A (ja) * 2008-02-06 2009-09-17 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
JP2011077505A (ja) * 2009-09-02 2011-04-14 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP2012015463A (ja) * 2010-07-05 2012-01-19 V Technology Co Ltd Ｙａｇレーザアニーリング装置及びｙａｇレーザ光によるアニーリング方法
JP2017224708A (ja) * 2016-06-15 2017-12-21 株式会社日本製鋼所 多結晶半導体膜の製造方法、レーザアニール装置、薄膜トランジスタ、およびディスプレイ

Also Published As

Publication number Publication date
US10991581B2 (en) 2021-04-27
US20200343090A1 (en) 2020-10-29

Similar Documents

Publication Publication Date Title
JP3860444B2 (ja) シリコン結晶化方法とレーザアニール装置
US7364952B2 (en) Systems and methods for processing thin films
US8802580B2 (en) Systems and methods for the crystallization of thin films
KR100740124B1 (ko) 다결정 실리콘 박막 트랜지스터 및 그 제조방법
US9245757B2 (en) Laser annealing treatment apparatus and laser annealing treatment method
US20090218577A1 (en) High throughput crystallization of thin films
JP2001127003A (ja) レーザ照射装置
JP5578584B2 (ja) レーザアニール装置およびレーザアニール方法
JP3871725B2 (ja) レーザー処理方法
JP5214662B2 (ja) 多結晶シリコン薄膜の製造方法
JP2020181923A (ja) 半導体膜の製造方法
US12090570B2 (en) Laser processing apparatus, laser processing method, and method for manufacturing semiconductor apparatus
CN102077318B (zh) 激光退火方法及装置
US7097709B2 (en) Laser annealing apparatus
JP2006156676A (ja) レーザアニール方法
JP2002141300A (ja) レーザアニーリング装置
JP2003243322A (ja) 半導体装置の作製方法
KR102612443B1 (ko) 레이저 열처리 장치 및 그를 이용한 박막 결정화 방법
JP2005276944A (ja) 半導体デバイス、その製造方法および製造装置
KR100667899B1 (ko) 저온 다결정 폴리 실리콘 박막트랜지스터 액정표시장치의레이저 어닐링 장치 및 방법
JP4667334B2 (ja) 半導体装置の作製方法
JPH09213651A (ja) 半導体薄膜の製造装置および半導体薄膜の製造方法
JP2006135192A (ja) 半導体デバイスの製造方法と製造装置
JPH03289128A (ja) 半導体薄膜結晶層の製造方法
JP2005268535A (ja) 半導体薄膜の製造方法および半導体薄膜の製造装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220120

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20220317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230905

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231212