Nothing Special   »   [go: up one dir, main page]

JP2020013841A - 半導体製造装置および半導体装置の製造方法 - Google Patents

半導体製造装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2020013841A
JP2020013841A JP2018133873A JP2018133873A JP2020013841A JP 2020013841 A JP2020013841 A JP 2020013841A JP 2018133873 A JP2018133873 A JP 2018133873A JP 2018133873 A JP2018133873 A JP 2018133873A JP 2020013841 A JP2020013841 A JP 2020013841A
Authority
JP
Japan
Prior art keywords
die
abnormality
semiconductor
image
manufacturing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018133873A
Other languages
English (en)
Other versions
JP7102271B2 (ja
Inventor
英晴 小橋
Hideharu Kobashi
英晴 小橋
浩二 保坂
Koji Hosaka
浩二 保坂
由樹 松崎
Yuki Matsuzaki
由樹 松崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fasford Technology Co Ltd
Original Assignee
Fasford Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fasford Technology Co Ltd filed Critical Fasford Technology Co Ltd
Priority to JP2018133873A priority Critical patent/JP7102271B2/ja
Priority to TW108118365A priority patent/TWI729397B/zh
Priority to KR1020190084154A priority patent/KR102219591B1/ko
Priority to CN201910634442.4A priority patent/CN110729210B/zh
Publication of JP2020013841A publication Critical patent/JP2020013841A/ja
Application granted granted Critical
Publication of JP7102271B2 publication Critical patent/JP7102271B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67092Apparatus for mechanical treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67121Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67132Apparatus for placing on an insulating substrate, e.g. tape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67144Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

【課題】ダイ表面上の異常をカメラによる撮像で検出したとき、その異常がクラックなのか異物によるものなのかを、撮像画像で判断することは難しい。【解決手段】半導体製造装置は、ダイを撮像する撮像装置と、前記ダイを前記撮像装置の光学軸に対して45度よりも小さい角度で光を照射する第一状態と45度よりも大きい角度で光を照射する第二状態とを有する照明装置と、前記撮像装置および前記照明装置を制御する制御装置と、を備える。前記制御装置は、前記照明装置を前記第一状態にして前記撮像装置により前記ダイを撮像した第一画像と前記照明装置を前記第二状態にして前記撮像装置により前記ダイを撮像した第二画像とに基づいて、前記ダイ表面の異常を認識する。【選択図】図2

Description

本開示は半導体製造装置に関し、例えばダイを認識するカメラを備えるダイボンダに適用可能である。
半導体装置の製造工程の一部に半導体チップ(以下、単にダイという。)を配線基板やリードフレーム等(以下、単に基板という。)に搭載してパッケージを組み立てる工程があり、パッケージを組み立てる工程の一部に、半導体ウェハ(以下、単にウェハという。)からダイを分割する工程(ダイシング工程)と、分割したダイを基板の上に搭載するボンディング工程とがある。ボンディング工程に使用される半導体製造装置がダイボンダである。
ダイボンダは、はんだ、金メッキ、樹脂を接合材料として、ダイを基板または既にボンディングされたダイの上にボンディング(搭載して接着)する装置である。ダイを、例えば、基板の表面にボンディングするダイボンダにおいては、コレットと呼ばれる吸着ノズルを用いてダイをウェハから吸着してピックアップし、基板上に搬送し、押付力を付与すると共に、接合材を加熱することによりボンディングを行うという動作(作業)が繰り返して行われる。コレットは、吸着孔を有し、エアを吸引して、ダイを吸着保持する保持具であり、ダイと同程度の大きさを有する。
ダイシング工程において、ダイシング時の切削抵抗などによりダイに切断面から内部に延びるクラックが発生することがある。
特開2017−117916号公報
ダイ表面上の異常をカメラによる撮像で検出したとき、その異常がクラックなのか異物によるものなのかを、撮像画像で判断することは難しい。
本開示の課題は、異物とクラックとを区別して認識することが可能な技術を提供することである。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本開示のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、半導体製造装置は、ダイを撮像する撮像装置と、前記ダイを前記撮像装置の光学軸に対して45度よりも小さい角度で光を照射する第一状態と45度よりも大きい角度で光を照射する第二状態とを有する照明装置と、前記撮像装置および前記照明装置を制御する制御装置と、を備える。前記制御装置は、前記照明装置を前記第一状態にして前記撮像装置により前記ダイを撮像した第一画像と前記照明装置を前記第二状態にして前記撮像装置により前記ダイを撮像した第二画像とに基づいて、前記ダイ表面の異常を認識する。
上記半導体製造装置によれば、異物とクラックとを区別して認識することができる。
図1はダイの異常を撮像した画像である。 図2は実施形態の異物とクラックとを区別する原理を説明する図であり、図2(A)はハイアングル照明の状態を示す図であり、図2(B)はローアングル照明の状態を示す図であり、図2(C)はハイアングル照明の状態における撮像画像を示す図であり、図2(D)はローアングル照明の状態における撮像画像を示す図である。 図3は各検出した座標を比較する方法を説明する図であり、図3(A)はハイアングル照明による検出画像であり、図3(B)はローアングル照明による検出画像である。 図4は画像差分方法を説明する図であり、図4(A)はハイアングル照明による検出画像であり、図4(B)はローアングル照明による検出画像であり、図4(C)は図4(A)の画像と図4(B)の画像の差分画像である。 図5は異物とクラックとを区別して認識する表面検査のフローチャートである。 図6は実施例のダイボンダの構成例を示す概略上面図である。 図7は図6において矢印A方向から見たときの概略構成を説明する図である。 図8は図6のダイ供給部の構成を示す外観斜視図である。 図9は図8のダイ供給部の主要部を示す概略断面図である。 図10はウェハ認識カメラの照明装置の配置を示す図である。 図11は図6のダイボンダの制御系の概略構成を示すブロック図である。 図12は図6のダイボンダにおけるダイボンディング工程を説明するフローチャートである。
以下、実施形態および実施例について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明を省略することがある。なお、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。
まず、本願発明者が検討した技術について図1を用いて説明する。図1はダイの異常を撮像した画像である。
ダイ表面上の異常ABをカメラによる撮像で検出したとき、その異常ABがクラックなのか異物によるものなのかを、撮像画像で判断することは難しい。特に繊維状の異物とクラックはともに線形状となっているためである。
カメラによる撮像画像でのクラック検査機能を設計する場合、その照明構成は「背景を明るくして見たいものを暗く写す」明視野方式と、「背景を暗くして、見たいものを明るく写す」暗視野方式がある。
一般に微細な傷を検査する場合は暗視野のほうがよい。ダイ表面は鏡面に近く、暗視野による検査を行うには、斜光照明がよい。問題はその入射角の決定である。クラックの場合、斜光照明の入射角は光学系の軸にできるだけ近い(入射角をできるだけ0度に近づける)ほうがクラックを光らせやすい。これに対し、ダイ表面上の異物は比較的照明の入射角に依存せずに光らせることができる。実施形態ではこの性質を利用し、異物とクラックを区別する。
次に、実施形態の異物とクラックとを区別する原理について図2を用いて説明する。図2は実施形態の異物とクラックとを区別する原理を説明する図であり、図2(A)はハイアングル照明の状態を示す図であり、図2(B)はローアングル照明の状態を示す図であり、図2(C)はハイアングル照明の状態における撮像画像を示す図であり、図2(D)はローアングル照明の状態における撮像画像を示す図である。
ここで、ハイアングルとは光学軸に対する入射角(θ)が45度未満(θ<45度)であり、ローアングルとは入射角(θ)が45度超(θ>45度)である。
図2(A)(B)に示すように、撮像装置であるカメラCAおよび光学系OSをダイDの表面に対して垂直に配置する。すなわち、光学軸をダイDの表面に対して垂直にする。照明LEは光学軸に対して所定の角度でダイDに照射する。
図2(A)に示すように、照明LEをハイアングルにする(入射角(θ)を小さくする)と、図2(C)に示すように、クラックCRと異物FMの両方が光る。図2(B)に示すように、照明LEをローアングルにする(入射角(θ)を大きくする)と、図2(D)に示すように、異物FMのみが光る。
次に、異物部とクラック部の分離方法について図3を用いて説明する。図3は各検出した座標を比較する方法を説明する図であり、図3(A)はハイアングル照明による検出画像であり、図3(B)はローアングル照明による検出画像である。
図3(A)に示すように、ハイアングル照明による検出画像では、異物とクラックが検出される。図3(B)に示すように、ローアングル照明による検出画像では、異物のみが検出される。ハイアングル照明とローアングル照明とでは照明が異なるため、検出座標が同じになるとは限らない。そこで、近傍かどうかを判断するため、半径設定して同じものかを判断する。図3(B)の異常C´の中心座標の所定半径内に異常Cの中心座標が在る場合、異常Cと異常C´は同じもので、異物と判断する。異常A、Bはクラックと判断する。
次に、異物部とクラック部の別の分離方法である画像差分方法について図4を用いて説明する。図4は画像差分方法を説明する図であり、図4(A)はハイアングル照明による検出画像であり、図4(B)はローアングル照明による検出画像であり、図4(C)は図4(A)の画像と図4(B)の画像の差分画像である。
図4(A)に示すように、ハイアングル照明による検出画像では、異物とクラックが検出される。図4(B)に示すように、ローアングル照明による検出画像では、異物のみが検出される。図4(B)の異常C´に膨張処理を行い、図4(A)のハイアングル照明の画像と差分を行う。図4(C)に示すように、残った部分があればクラックと判断する。よって、異常A、Bはクラックと判断する。
次に、実施形態の効果について説明する。カメラにて検出したこの線形状の異常がクラックであるならば、その大小にかかわらず不良品となる。しかし、異物であるならば、対象のダイは良品である可能性が高く、その場合、異物を取り除けば良品として生産することが可能である。これらを自動で区別することにより、都度、作業者を介在させる必要が無く、また自動で効率的な異物除去処理を行うことも可能になる。この動作フローについて図5を用いて説明する。図5は異物とクラックとを区別して認識する表面検査のフローチャートである。
図2(A)のハイアングル照明および図2(B)のローアングル照明によりダイDの表面上を撮像して検査を行う(ステップS1)。図2(C)(D)に示すような異常があるかどうか判定する(ステップS2)。異常がない場合(NOの場合)はそのまま着工する(ステップS3)。異常がある場合(YESの場合)は図3の座標比較または図4の画像差分により、異常が異物かクラックを判断する(ステップS4)。クラックである場合は異常があったダイのピックアップ等の着工は行わず次のダイにスキップするか、エラーがあるとして停止する(ステップS5)。
異物である場合はエア噴き付けまたは吸い取り等の異物除去処理を行い(ステップS6)、ダイ表面上を再検査する(ステップS7)。異常がない(良品判定された)場合はそのまま着工する(ステップS8)。異常判定された場合は再検査(異物除去処理)が所定回数に達しているどうかを判定する(ステップS9)。YESの場合は異常があったダイのピックアップ等の着工は行わず次のダイにスキップするか、エラーがあるとして停止する(ステップSA)。NOの場合はステップS6に戻る。
異物かクラックかを判断できれば上記のようなアルゴリズムを組み込むことが可能となり、良品をスキップしてしまう確立が減る。また、不良品の再検査や異物除去処理を何度も行わなくて済み、生産効率がよくなる。すなわち、表面の異常に対し、異物かクラックかを判断できれば、良品を多く救済できるため、歩留まりを向上することが可能となる。また、製品異常の検出による装置停止を抑制することができるため、装置のMTBF(Mean Time Between Failures:平均故障間隔)を向上することが可能となる。
なお、ダイ表面上の異常をカメラによる撮像で検出したとき、その異常が傷なのか異物によるものなのかを、撮像画像で判断することは難しいし、基板表面上の異常をカメラによる撮像で検出したとき、その異常が傷なのか異物によるものなのかを、撮像画像で判断することは難しい。実施形態ではダイ表面上の異物とクラックとを区別して認識しているが、ダイ表面に限定されるものではなく、例えばダイがボンディングされる基板やリードフレーム上の異物と傷を区別して認識させてもよいし、ダイ表面上の異物と傷を区別して認識させてもよい。
図6は実施例のダイボンダの構成を示す概略上面図である。図7は図6において矢印A方向から見たときの概略構成を説明する図である。
ダイボンダ10は、大別して、一つ又は複数の最終1パッケージとなる製品エリア(以下、パッケージエリアPという。)をプリントした基板Sに実装するダイDを供給するダイ供給部1と、ピックアップ部2、中間ステージ部3と、ボンディング部4と、搬送部5、基板供給部6と、基板搬出部7と、各部の動作を監視し制御する制御部8と、を有する。Y軸方向がダイボンダ10の前後方向であり、X軸方向が左右方向である。ダイ供給部1がダイボンダ10の手前側に配置され、ボンディング部4が奥側に配置される。
まず、ダイ供給部1は基板SのパッケージエリアPに実装するダイDを供給する。ダイ供給部1は、ウェハ11を保持するウェハ保持台12と、ウェハ11からダイDを突き上げる点線で示す突上げユニット13と、を有する。ダイ供給部1は図示しない駆動手段によってXY方向に移動し、ピックアップするダイDを突上げユニット13の位置に移動させる。
ピックアップ部2は、ダイDをピックアップするピックアップヘッド21と、ピックアップヘッド21をY方向に移動させるピックアップヘッドのY駆動部23と、コレット22を昇降、回転及びX方向移動させる図示しない各駆動部と、を有する。ピックアップヘッド21は、突き上げられたダイDを先端に吸着保持するコレット22(図7も参照)を有し、ダイ供給部1からダイDをピックアップし、中間ステージ31に載置する。ピックアップヘッド21は、コレット22を昇降、回転及びX方向移動させる図示しない各駆動部を有する。
中間ステージ部3は、ダイDを一時的に載置する中間ステージ31と、中間ステージ31上のダイDを認識する為のステージ認識カメラ32を有する。
ボンディング部4は、中間ステージ31からダイDをピックアップし、搬送されてくる基板SのパッケージエリアP上にボンディングし、又は既に基板SのパッケージエリアPの上にボンディングされたダイの上に積層する形でボンディングする。ボンディング部4は、ピックアップヘッド21と同様にダイDを先端に吸着保持するコレット42(図7も参照)を備えるボンディングヘッド41と、ボンディングヘッド41をY方向に移動させるY駆動部43と、基板SのパッケージエリアPの位置認識マーク(図示せず)を撮像し、ボンディング位置を認識する基板認識カメラ44とを有する。
このような構成によって、ボンディングヘッド41は、ステージ認識カメラ32の撮像データに基づいてピックアップ位置・姿勢を補正し、中間ステージ31からダイDをピックアップし、基板認識カメラ44の撮像データに基づいて基板にダイDをボンディングする。
搬送部5は、基板Sを掴み搬送する基板搬送爪51と、基板Sが移動する搬送レーン52と、を有する。基板Sは、搬送レーン52に設けられた基板搬送爪51の図示しないナットを搬送レーン52に沿って設けられた図示しないボールネジで駆動することによって移動する。
このような構成によって、基板Sは、基板供給部6から搬送レーン52に沿ってボンディング位置まで移動し、ボンディング後、基板搬出部7まで移動して、基板搬出部7に基板Sを渡す。
制御部8は、ダイボンダ10の各部の動作を監視し制御するプログラム(ソフトウェア)を格納するメモリと、メモリに格納されたプログラムを実行する中央処理装置(CPU)と、を備える。
次に、ダイ供給部1の構成について図8、9を用いて説明する。図8は図6のダイ供給部の構成を示す外観斜視図である。図9は図8のダイ供給部の主要部を示す概略断面図である。
ダイ供給部1は、水平方向(XY方向)に移動するウェハ保持台12と、上下方向に移動する突上げユニット13と、を備える。ウェハ保持台12は、ウェハリング14を保持するエキスパンドリング15と、ウェハリング14に保持され複数のダイDが接着されたダイシングテープ16を水平に位置決めする支持リング17と、を有する。突上げユニット13は支持リング17の内側に配置される。
ダイ供給部1は、ダイDの突き上げ時に、ウェハリング14を保持しているエキスパンドリング15を下降させる。その結果、ウェハリング14に保持されているダイシングテープ16が引き伸ばされダイDの間隔が広がり、突上げユニット13によりダイD下方よりダイDを突き上げ、ダイDのピックアップ性を向上させている。なお、薄型化に伴いダイを基板に接着する接着剤は、液状からフィルム状となり、ウェハ11とダイシングテープ16との間にダイアタッチフィルム(DAF)18と呼ばれるフィルム状の接着材料を貼り付けている。ダイアタッチフィルム18を有するウェハ11では、ダイシングは、ウェハ11とダイアタッチフィルム18に対して行なわれる。従って、剥離工程では、ウェハ11とダイアタッチフィルム18をダイシングテープ16から剥離する。なお、以降では、ダイアタッチフィルム18の存在を無視して、説明する。
ダイボンダ10は、ウェハ11上のダイDの姿勢を認識するウェハ認識カメラ24と、中間ステージ31に載置されたダイDの姿勢を認識するステージ認識カメラ32と、ボンディングステージBS上の実装位置を認識する基板認識カメラ44とを有する。認識カメラ間の姿勢ずれを補正しなければならないのは、ボンディングヘッド41によるピックアップに関与するステージ認識カメラ32と、ボンディングヘッド41による実装位置へのボンディングに関与する基板認識カメラ44である。本実施例ではウェハ認識カメラ24、ステージ認識カメラ32および基板認識カメラ44と共に後述する照明装置を用いてダイDの表面検査を行う。
次に、表面検査の照明について図10を用いて説明する。図10はウェハ認識カメラの照明装置の配置を示す図である。
ウェハ認識カメラ24をウェハ11(ダイD)の表面に対して垂直に配置する。すなわち、光学軸をウェハ11(ダイD)の表面に対して垂直にする。照明LE1,LE2は斜光照明であり、光学軸に対して所定の角度でウェハ11(ダイD)に照射する。
照明LE1は斜光照明であり、実施形態のハイアングル照明に対応し、入射角(θ1)は5〜15度が好ましい。制御部8は照明LE1の点灯および消灯を制御することが可能であり、ハイアングル照明の場合は照明LE1を点灯し、ローアングル照明の場合は照明LE1を消灯する。これにより、図2(C)と同様に、クラックCRと異物FMの両方が光る。
照明LE2は斜光照明であり、実施形態のローアングル照明に対応し、入射角(θ2)は75〜85度が好ましい。制御部8は照明LE2の点灯および消灯を制御することが可能であり、ハイアングル照明の場合は照明LE2を消灯し、ローアングル照明の場合は照明LE2を点灯する。これにより、図2(D)と同様に、異物FMのみが光る。
ステージ認識カメラ32および基板認識カメラ44の照明装置もウェハ認識カメラ24の照明装置と同様である。
次に、制御部8について図11を用いて説明する。図11は図6のダイボンダの制御系の概略構成を示すブロック図である。制御系80は制御部8と駆動部86と信号部87と光学系88とを備える。制御部8は、大別して、主としてCPU(Central Processor Unit)で構成される制御・演算装置81と、記憶装置82と、入出力装置83と、バスライン84と、電源部85とを有する。記憶装置82は、処理プログラムなどを記憶しているRAMで構成されている主記憶装置82aと、制御に必要な制御データや画像データ等を記憶しているHDDやSSD等で構成されている補助記憶装置82bとを有する。入出力装置83は、装置状態や情報等を表示するモニタ83aと、オペレータの指示を入力するタッチパネル83bと、モニタを操作するマウス83cと、光学系88からの画像データを取り込む画像取込装置83dと、を有する。また、入出力装置83は、ダイ供給部1のXYテーブル(図示せず)やボンディングヘッドテーブルのZY駆動軸等の駆動部86を制御するモータ制御装置83eと、種々のセンサ信号や照明装置などのスイッチ等の信号部87から信号を取り込み又は制御するI/O信号制御装置83fとを有する。光学系88には、ウェハ認識カメラ24、ステージ認識カメラ32、基板認識カメラ44が含まれる。制御・演算装置81はバスライン84を介して必要なデータを取込み、演算し、ピックアップヘッド21等の制御や、モニタ83a等に情報を送る。
制御部8は画像取込装置83dを介してウェハ認識カメラ24、ステージ認識カメラ32および基板認識カメラ44で撮像した画像データを記憶装置82に保存する。保存した画像データに基づいてプログラムしたソフトウェアにより、制御・演算装置81を用いてダイDおよび基板SのパッケージエリアPの位置決め、並びにダイDおよび基板Sの表面検査を行う。制御・演算装置81が算出したダイDおよび基板SのパッケージエリアPの位置に基づいてソフトウェアによりモータ制御装置83eを介して駆動部86を動かす。このプロセスによりウェハ上のダイの位置決めを行い、ピックアップ部2およびボンディング部4の駆動部で動作させダイDを基板SのパッケージエリアP上にボンディングする。使用するウェハ認識カメラ24、ステージ認識カメラ32および基板認識カメラ44はグレースケール、カラー等であり、光強度を数値化する。
次に、図12は図6のダイボンダにおけるダイボンディング工程を説明するフローチャートである。
実施例のダイボンディング工程では、まず、制御部8は、ウェハ11を保持しているウェハリング14をウェハカセットから取り出してウェハ保持台12に載置し、ウェハ保持台12をダイDのピックアップが行われる基準位置まで搬送する(ウェハローディング(工程P1))。次いで、制御部8は、ウェハ認識カメラ24によって取得した画像から、ウェハ11の配置位置がその基準位置と正確に一致するように微調整を行う。
次に、制御部8は、ウェハ11が載置されたウェハ保持台12を所定ピッチでピッチ移動させ、水平に保持することによって、最初にピックアップされるダイDをピックアップ位置に配置する(ダイ搬送(工程P2))。ウェハ11は、予めプローバ等の検査装置により、ダイ毎に検査され、ダイ毎に良、不良を示すマップデータが生成され、制御部8の記憶装置82に記憶される。ピックアップ対象となるダイDが良品であるか、不良品であるかの判定はマップデータにより行われる。制御部8は、ダイDが不良品である場合は、ウェハ11が載置されたウェハ保持台12を所定ピッチでピッチ移動させ、次にピックアップされるダイDをピックアップ位置に配置し、不良品のダイDをスキップする。
制御部8は、ウェハ認識カメラ24によってピックアップ対象のダイDの主面(上面)を撮影し、取得した画像からピックアップ対象のダイDの上記ピックアップ位置からの位置ずれ量を算出する。制御部8は、この位置ずれ量を基にウェハ11が載置されたウェハ保持台12を移動させ、ピックアップ対象のダイDをピックアップ位置に正確に配置する(ダイ位置決め(工程P3))。
次いで、制御部8は、ウェハ認識カメラ24によって取得した画像から、ダイDの表面検査を行う(工程P4)。制御部8は図5のステップS1〜SAの処理を行う。ここで、制御部8は、ダイDの表面に問題なしと判定した場合には次工程(後述する工程P9)へ進むが、問題ありと判定した場合には、スキップ処理またはエラー停止する。スキップ処理は、ダイDの工程P9以降をスキップし、ウェハ11が載置されたウェハ保持台12を所定ピッチでピッチ移動させ、次にピックアップされるダイDをピックアップ位置に配置する。
制御部8は、基板供給部6で基板S搬送レーン52に載置する(基板ローディング(工程P5))。制御部8は、基板Sを掴み搬送する基板搬送爪51をボンディング位置まで移動させる(基板搬送(工程P6))。
基板認識カメラ44にて基板を撮像して位置決めを行う(基板位置決め(工程P7))。
次いで、制御部8は、基板認識カメラ44によって取得した画像から、基板SのパッケージエリアPの表面検査を行う(工程P8)。ここで、制御部8は、表面検査で問題があるかどうかを判定し、基板SのパッケージエリアPの表面に問題なしと判定した場合には次工程(後述する工程P9)へ進むが、問題ありと判定した場合には、表面画像を目視で確認するか、さらに高感度の検査や照明条件などを変えた検査を行い、問題がある場合はスキップ処理し、問題がない場合は次工程の処理を行う。スキップ処理は、基板SのパッケージエリアPの該当タブへの工程P10以降をスキップし、基板着工情報に不良登録を行う。
制御部8は、ダイ供給部1によってピックアップ対象のダイDを正確にピックアップ位置に配置した後、コレット22を含むピックアップヘッド21によってダイDをダイシングテープ16からピックアップし(ダイハンドリング(工程P9))、中間ステージ31に載置する(工程P10)。制御部8は、中間ステージ31に載置したダイの姿勢ずれ(回転ずれ)の検出をステージ認識カメラ32にて撮像して行う(ダイの位置検査(工程P11))。制御部8は、姿勢ずれがある場合は中間ステージ31に設けられた旋回駆動装置(不図示)によって実装位置を有する実装面に平行な面で中間ステージ31を旋回させて姿勢ずれを補正する。
制御部8は、ステージ認識カメラ32によって取得した画像から、ダイDの表面検査を行う(工程P12)。制御部8は図5のステップS1〜SAの処理を行う。ここで、制御部8は、ダイDの表面に問題なしと判定した場合には次工程(後述する工程P13)へ進むが、問題ありと判定した場合には、スキップ処理またはエラー停止する。スキップ処理は、そのダイを図示しない不良品トレーなどに載置して、ダイDの工程P13以降をスキップし、ウェハ11が載置されたウェハ保持台12を所定ピッチでピッチ移動させ、次にピックアップされるダイDをピックアップ位置に配置する。
制御部8は、コレット42を含むボンディングヘッド41によって中間ステージ31からダイDをピックアップし、基板SのパッケージエリアPまたは既に基板SのパッケージエリアPにボンディングされているダイにダイボンディングする(ダイアタッチ(工程P13))。
制御部8は、ダイDをボンディングした後、そのボンディング位置が正確になされているかを検査する(ダイと基板の相対位置検査(工程P14))。このとき、後述するダイの位置合わせと同様にダイの中心と、タブの中心を求め、相対位置が正しいかを検査する。
次いで、制御部8は、基板認識カメラ44によって取得した画像から、ダイDおよび基板Sの表面検査を行う(工程P15)。制御部8は図5のステップS1〜SAの処理を行う。ここで、制御部8は、ダイDの表面に問題なしと判定した場合には次工程(後述する工程P9)へ進むが、問題ありと判定した場合には、スキップ処理またはエラー停止する。スキップ処理では、基板着工情報に不良登録を行う。
以後、同様の手順に従ってダイDが1個ずつ基板SのパッケージエリアPにボンディングする。1つの基板のボンディングが完了すると、基板搬送爪51で基板Sを基板搬出部7まで移動して(基板搬送(工程P16))、基板搬出部7に基板Sを渡す(基板アンローディング(工程P17))。
以後、同様の手順に従ってダイDが1個ずつダイシングテープ16から剥がされる(工程P9)。不良品を除くすべてのダイDのピックアップが完了すると、それらダイDをウェハ11の外形で保持していたダイシングテープ16およびウェハリング14等をウェハカセットへアンローディングする(工程P18)。
クラックの表面検査は、ダイ位置認識を行う場所であるダイ供給部、中間ステージ、およびボンディングステージの少なくとも1か所で行ってもよいが、すべての箇所で行うのがより好ましい。ダイ供給部で行えば、早くクラックを検出することができる。中間ステージに行えば、ダイ供給部で検出できなかったクラックまたはピックアップ工程以降で発生したクラック(ボンディング工程よりも前に顕在化しなかったクラック)をボンディング前に検出することができる。また、ボンディングステージに行えば、ダイ供給部および中間ステージで検出できなかったクラック(ボンディング工程よりも前に顕在化しなかったクラック)またはボンディング工程以降で発生したクラックを、次のダイを積層するボンディング前に、または基板排出前に検出することができる。
以上、本発明者によってなされた発明を実施形態および実施例に基づき具体的に説明したが、本発明は、上記実施例および変形例に限定されるものではなく、種々変更可能であることはいうまでもない。
例えば、実施例ではハイアングル照明用斜光照明およびローアングル照明用斜光照明の二つを設けることを説明したが、一つの斜光照明を移動してハイアングル照明およびローアングル照明としてもよい。
また、ハイアングル照明は同軸照明を用い、ローアングル照明は斜光照明を用いるようにしてもよい。
また、実施例ではダイ位置認識の後にダイ外観検査認識を行っているが、ダイ外観検査認識の後にダイ位置認識を行ってもよい。
また、実施例ではウェハの裏面にDAFが貼付されているが、DAFはなくてもよい。
また、実施例ではピックアップヘッドおよびボンディングヘッドをそれぞれ1つ備えているが、それぞれ2つ以上であってもよい。また、実施例では中間ステージを備えているが、中間ステージがなくてもよい。この場合、ピックアップヘッドとボンディングヘッドは兼用してもよい。
また、実施例ではダイの表面を上にしてボンディングされるが、ダイをピックアップ後ダイの表裏を反転させて、ダイの裏面を上にしてボンディングしてもよい。この場合、中間ステージは設けなくてもよい。この装置はフリップチップボンダという。
また、実施例ではボンディングヘッドを備えるが、ボンディングヘッドがなくてもよい。この場合は、ピックアップされたダイは容器等に載置される。この装置はピックアップ装置という。
10・・・ダイボンダ
1・・・ダイ供給部
13・・・突上げユニット
2・・・ピックアップ部
24・・・ウェハ認識カメラ
3・・・アライメント部
31・・・中間ステージ
32・・・ステージ認識カメラ
4・・・ボンディング部
41・・・ボンディングヘッド
42・・・コレット
44・・・基板認識カメラ
5・・・搬送部
51・・・基板搬送爪
8・・・制御部
S・・・基板
BS・・・ボンディングステージ
D・・・ダイ
P・・・パッケージエリア
CA・・・カメラ
LE・・・照明
OS・・・光学系

Claims (17)

  1. ダイを撮像する撮像装置と、
    前記ダイを前記撮像装置の光学軸に対して45度よりも小さい角度で光を照射する第一状態と45度よりも大きい角度で光を照射する第二状態とを有する照明装置と、
    前記撮像装置および前記照明装置を制御する制御装置と、
    を備え、
    前記制御装置は、前記照明装置を前記第一状態にして前記撮像装置により前記ダイを撮像した第一画像と前記照明装置を前記第二状態にして前記撮像装置により前記ダイを撮像した第二画像とに基づいて、前記ダイの表面の異常を認識する半導体製造装置。
  2. 請求項1の半導体製造装置において、
    前記照明装置は第一斜光照明と第二斜光照明を備え、
    前記制御装置は、
    前記第一斜光照明を点灯し、前記第二斜光照明を消灯することにより前記照明装置を前記第一状態にし、
    前記第一斜光照明を消灯し、前記第二斜光照明を点灯することにより前記照明装置を前記第二状態にする半導体製造装置。
  3. 請求項1の半導体製造装置において、
    前記制御装置は、前記第二画像で認識した異常を異物とし、前記第一画像で認識した異常のうち前記第二画像で認識した異常を除いたものをクラックと認識する半導体製造装置。
  4. 請求項3の半導体製造装置において、
    前記制御装置は、前記第二画像の異常部分の中心座標の所定関係内に前記第一画像の異常部分の中心座標がある場合、異常部分を異物と判断する半導体製造装置。
  5. 請求項3の半導体製造装置において、
    前記制御装置は、前記第二画像の異常部分を膨張処理して前記第一画像と差分処理し、残っている部分をクラックと判断する半導体製造装置。
  6. 請求項1の半導体製造装置において、さらに、
    前記ダイが貼り付けられたダイシングテープを保持するウェハリングホルダを有するダイ供給部を備え、
    前記制御装置は前記撮像装置および前記照明装置を用いて前記ダイシングテープに貼り付けられた前記ダイを撮像する半導体製造装置。
  7. 請求項1の半導体製造装置において、さらに、
    前記ダイを基板または既にボンディングされているダイ上にボンディングするボンディングヘッドを備え、
    前記制御装置は前記撮像装置および前記照明装置を用いて前記基板またはダイ上にボンディングされたダイを撮像する半導体製造装置。
  8. 請求項1の半導体製造装置において、さらに、
    前記ダイをピックアップするピックアップヘッドと、
    前記ピックアップされたダイが載置される中間ステージと、
    を備え、
    前記制御装置は前記撮像装置および前記照明装置を用いて前記中間ステージの上に載置されたダイを撮像する半導体製造装置。
  9. 請求項3の半導体製造装置において、
    さらに、エア噴き付けまたは吸い取りを行う異物除去装置を備え、
    前記制御装置は前記異常が前記異物であると判断する場合、前記異物除去装置により前記異物の除去処理を行う半導体製造装置。
  10. (a)請求項1乃至5の何れか1項の半導体製造装置を準備する工程と、
    (b)ダイが貼付されたダイシングテープを保持するウェハリングホルダを搬入する工程と、
    (c)基板を搬入する工程と、
    (d)前記ダイをピックアップする工程と、
    (e)前記ピックアップしたダイを前記基板または既に前記基板にボンディングされているダイ上にボンディングする工程と、
    を含む半導体装置の製造方法。
  11. 請求項10の半導体装置の製造方法において、
    前記(d)工程は前記ピックアップされたダイを中間ステージに載置し、
    前記(e)工程は前記中間ステージに載置されたダイをピックアップする半導体装置の製造方法。
  12. 請求項10の半導体装置の製造方法において、さらに、
    (g)前記(d)工程の前に、前記撮像装置および前記照明装置を用いて前記ダイの表面検査を行う工程を含む半導体装置の製造方法。
  13. 請求項10の半導体装置の製造方法において、さらに、
    (h)前記(e)工程の後に、前記撮像装置および前記照明装置を用いて前記ダイの表面検査を行う工程を含む半導体装置の製造方法。
  14. 請求項11の半導体装置の製造方法において、さらに、
    (i)前記(d)工程の後であって前記(e)工程の前に、前記撮像装置および前記照明装置を用いて前記ダイの表面検査を行う工程を含む半導体装置の製造方法。
  15. 請求項12の半導体装置の製造方法において、
    前記(g)工程は、
    (g1)前記ダイの表面上の異常があるかどうかを判断する工程と、
    (g2)前記ダイの表面上に異常がある場合は、前記異常が異物かクラックかを判断する工程と、
    (g3)前記異常が前記クラックの場合、スキップ処理またはエラー停止処理を行う工程と、
    (g4)前記異常が前記異物の場合、異物除去処理を行う工程と、
    を含む半導体装置の製造方法。
  16. 請求項13の半導体装置の製造方法において、
    前記(h)工程は、
    (h1)前記ダイの表面上の異常があるかどうかを判断する工程と、
    (h2)前記ダイの表面上に異常がある場合は、前記異常が異物かクラックかを判断する工程と、
    (h3)前記異常が前記クラックの場合、スキップ処理またはエラー停止処理を行う工程と、
    (h4)前記異常が前記異物の場合、異物除去処理を行う工程と、
    を含む半導体装置の製造方法。
  17. 請求項14の半導体装置の製造方法において、
    前記(i)工程は、
    (i1)前記ダイの表面上の異常があるかどうかを判断する工程と、
    (i2)前記ダイの表面上に異常がある場合は、前記異常が異物かクラックかを判断する工程と、
    (i3)前記異常が前記クラックの場合、スキップ処理またはエラー停止処理を行う工程と、
    (i4)前記異常が前記異物の場合、異物除去処理を行う工程と、
    を含む半導体装置の製造方法。
JP2018133873A 2018-07-17 2018-07-17 半導体製造装置および半導体装置の製造方法 Active JP7102271B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018133873A JP7102271B2 (ja) 2018-07-17 2018-07-17 半導体製造装置および半導体装置の製造方法
TW108118365A TWI729397B (zh) 2018-07-17 2019-05-28 半導體製造裝置及半導體裝置之製造方法
KR1020190084154A KR102219591B1 (ko) 2018-07-17 2019-07-12 반도체 제조 장치 및 반도체 장치의 제조 방법
CN201910634442.4A CN110729210B (zh) 2018-07-17 2019-07-12 半导体制造装置以及半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018133873A JP7102271B2 (ja) 2018-07-17 2018-07-17 半導体製造装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2020013841A true JP2020013841A (ja) 2020-01-23
JP7102271B2 JP7102271B2 (ja) 2022-07-19

Family

ID=69170034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018133873A Active JP7102271B2 (ja) 2018-07-17 2018-07-17 半導体製造装置および半導体装置の製造方法

Country Status (4)

Country Link
JP (1) JP7102271B2 (ja)
KR (1) KR102219591B1 (ja)
CN (1) CN110729210B (ja)
TW (1) TWI729397B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3859601A1 (en) 2020-01-30 2021-08-04 Hitachi, Ltd. Alert output timing control apparatus, method and storage medium
JP2021150586A (ja) * 2020-03-23 2021-09-27 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
KR20220015966A (ko) 2020-07-31 2022-02-08 파스포드 테크놀로지 주식회사 다이 본딩 장치 및 반도체 장치의 제조 방법
KR20220161174A (ko) 2021-05-28 2022-12-06 파스포드 테크놀로지 주식회사 다이 본딩 장치 및 반도체 장치의 제조 방법
KR20230106501A (ko) 2022-01-06 2023-07-13 파스포드 테크놀로지 주식회사 반도체 제조 장치, 검사 장치 및 반도체 장치의 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7373436B2 (ja) * 2020-03-09 2023-11-02 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57132044A (en) * 1981-02-10 1982-08-16 Hitachi Metals Ltd Discriminating method of surface defect
JPS6157837A (ja) * 1984-08-30 1986-03-24 Toshiba Corp 外観検査装置
US20020093812A1 (en) * 2001-01-12 2002-07-18 Electroglas, Inc. Method and apparatus for illuminating projecting features on the surface of a semiconductor wafer
JP2008270278A (ja) * 2007-04-16 2008-11-06 Nec Electronics Corp 半導体製造装置および半導体装置の製造方法
KR20090126066A (ko) * 2008-06-03 2009-12-08 삼성테크윈 주식회사 회로기판 검사용 조명 장치 및 이를 구비한 회로기판 검사장치
JP2010223964A (ja) * 2010-04-26 2010-10-07 Hitachi Ltd 欠陥検査装置およびその方法
JP2017117916A (ja) * 2015-12-24 2017-06-29 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH061183B2 (ja) * 1985-10-03 1994-01-05 株式会社日立製作所 欠陥検査方法及びその装置
JPH07151693A (ja) * 1993-11-30 1995-06-16 Electroplating Eng Of Japan Co 外観検査方法及びそれに用いる外観検査装置
JP2000162141A (ja) * 1998-11-27 2000-06-16 Hitachi Ltd 欠陥検査装置および方法
JP2001118899A (ja) * 1999-10-19 2001-04-27 Mitsubishi Electric Corp 異物及びパターン欠陥検査装置
JP2003098111A (ja) * 2000-09-21 2003-04-03 Hitachi Ltd 欠陥検査方法およびその装置
US6864971B2 (en) * 2001-03-27 2005-03-08 Isoa, Inc. System and method for performing optical inspection utilizing diffracted light
TW589723B (en) * 2001-09-10 2004-06-01 Ebara Corp Detecting apparatus and device manufacturing method
CN1260800C (zh) * 2001-09-19 2006-06-21 奥林巴斯光学工业株式会社 半导体晶片检查设备
JP4878907B2 (ja) * 2006-05-08 2012-02-15 三菱電機株式会社 画像検査装置およびこの画像検査装置を用いた画像検査方法
KR100863341B1 (ko) * 2008-03-28 2008-10-15 와이즈플래닛(주) 중복 영상을 이용한 에프피디 기판 및 반도체 웨이퍼검사시스템
US20150294449A1 (en) * 2014-04-15 2015-10-15 Texas Instruments Incorporated Detect edge chip
JP6705668B2 (ja) * 2016-03-11 2020-06-03 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
CN109564172B (zh) * 2016-07-05 2021-08-31 佳能机械株式会社 缺陷检测装置、缺陷检测方法、裸片接合机、半导体制造方法、以及半导体装置制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57132044A (en) * 1981-02-10 1982-08-16 Hitachi Metals Ltd Discriminating method of surface defect
JPS6157837A (ja) * 1984-08-30 1986-03-24 Toshiba Corp 外観検査装置
US20020093812A1 (en) * 2001-01-12 2002-07-18 Electroglas, Inc. Method and apparatus for illuminating projecting features on the surface of a semiconductor wafer
JP2008270278A (ja) * 2007-04-16 2008-11-06 Nec Electronics Corp 半導体製造装置および半導体装置の製造方法
KR20090126066A (ko) * 2008-06-03 2009-12-08 삼성테크윈 주식회사 회로기판 검사용 조명 장치 및 이를 구비한 회로기판 검사장치
JP2010223964A (ja) * 2010-04-26 2010-10-07 Hitachi Ltd 欠陥検査装置およびその方法
JP2017117916A (ja) * 2015-12-24 2017-06-29 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3859601A1 (en) 2020-01-30 2021-08-04 Hitachi, Ltd. Alert output timing control apparatus, method and storage medium
JP2021150586A (ja) * 2020-03-23 2021-09-27 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP7437987B2 (ja) 2020-03-23 2024-02-26 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
KR20220015966A (ko) 2020-07-31 2022-02-08 파스포드 테크놀로지 주식회사 다이 본딩 장치 및 반도체 장치의 제조 방법
US11692947B2 (en) 2020-07-31 2023-07-04 Fasford Technology Co., Ltd. Die bonding apparatus and manufacturing method for semiconductor device
KR20220161174A (ko) 2021-05-28 2022-12-06 파스포드 테크놀로지 주식회사 다이 본딩 장치 및 반도체 장치의 제조 방법
KR20230106501A (ko) 2022-01-06 2023-07-13 파스포드 테크놀로지 주식회사 반도체 제조 장치, 검사 장치 및 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
CN110729210B (zh) 2023-09-26
CN110729210A (zh) 2020-01-24
TW202006849A (zh) 2020-02-01
KR20200008953A (ko) 2020-01-29
TWI729397B (zh) 2021-06-01
JP7102271B2 (ja) 2022-07-19
KR102219591B1 (ko) 2021-02-25

Similar Documents

Publication Publication Date Title
JP7102271B2 (ja) 半導体製造装置および半導体装置の製造方法
JP6685126B2 (ja) 半導体製造装置および半導体装置の製造方法
JP7225337B2 (ja) 半導体製造装置および半導体装置の製造方法
CN108364880B (zh) 半导体制造装置及半导体器件的制造方法
CN109524320B (zh) 半导体制造装置及半导体器件的制造方法
JP7029900B2 (ja) ダイボンディング装置および半導体装置の製造方法
JP2022098312A (ja) ダイボンディング装置および半導体装置の製造方法
JP7082862B2 (ja) ダイボンディング装置、半導体装置の製造方法および半導体製造システム
JP7437987B2 (ja) ダイボンディング装置および半導体装置の製造方法
KR102304880B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
TWI823297B (zh) 黏晶裝置及半導體裝置的製造方法
JP2023100562A (ja) 半導体製造装置、検査装置および半導体装置の製造方法
JPH07193398A (ja) 自動組立・実装装置及びその方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220706

R150 Certificate of patent or registration of utility model

Ref document number: 7102271

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150