Nothing Special   »   [go: up one dir, main page]

JP2020042271A - ディスプレイ装置およびその製造方法 - Google Patents

ディスプレイ装置およびその製造方法 Download PDF

Info

Publication number
JP2020042271A
JP2020042271A JP2019164011A JP2019164011A JP2020042271A JP 2020042271 A JP2020042271 A JP 2020042271A JP 2019164011 A JP2019164011 A JP 2019164011A JP 2019164011 A JP2019164011 A JP 2019164011A JP 2020042271 A JP2020042271 A JP 2020042271A
Authority
JP
Japan
Prior art keywords
circuit board
connection circuit
pad
sealing member
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019164011A
Other languages
English (en)
Other versions
JP7458725B2 (ja
Inventor
ミン 秀 姜
Minsoo Kang
ミン 秀 姜
承 載 姜
Sung-Jae Kang
承 載 姜
成 峻 金
Sungjoon Kim
成 峻 金
基 庸 朴
Ki-Yong Park
基 庸 朴
鍾 顕 崔
Jonghyeon Choi
鍾 顕 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2020042271A publication Critical patent/JP2020042271A/ja
Application granted granted Critical
Publication of JP7458725B2 publication Critical patent/JP7458725B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00Casings, cabinets or drawers for electric apparatus
    • H05K5/0026Casings, cabinets or drawers for electric apparatus provided with connectors and printed circuit boards [PCB], e.g. automotive electronic control units
    • H05K5/0069Casings, cabinets or drawers for electric apparatus provided with connectors and printed circuit boards [PCB], e.g. automotive electronic control units having connector relating features for connecting the connector pins with the PCB or for mounting the connector body with the housing
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13452Conductors connecting driver circuitry and terminals of panels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1339Gaskets; Spacers; Sealing of cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13458Terminal pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/141One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/147Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04Assemblies of printed circuits
    • H05K2201/045Hierarchy auxiliary PCB, i.e. more than two levels of hierarchy for daughter PCBs are important

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】ボンディング領域の不良が防止されたディスプレイ装置及びその製造方法を提供する。【解決手段】本発明によるディスプレイ装置は、ディスプレイパネル、第1連結回路基板FPCB1、第2連結回路基板FPCB2、及びシーリング部材SM1を含む。ディスプレイパネルは、第1パッド行及び第2パッド行を含む。第1連結回路基板は、第1パッド行に連結され、第2連結回路基板は、第2パッド行に連結される。第2パッド行は、ディスプレイパネルのエッジから第1パッド行よりも遠くに離隔される。シーリング部材は、第1連結回路基板と第2連結回路基板との間に配置され、第1連結回路基板とディスプレイパネルとの間のギャップをシーリングする。【選択図】図5C

Description

本発明は、ディスプレイ装置及びその製造方法に関し、より詳しくは、スリムベゼル領域を具備するディスプレイ装置及びその製造方法に関する。
一般的に、ディスプレイパネルが製造された後、ディスプレイパネルに回路基板を連結する。例えば、TAB(Tape Automated Bonding)実装方式は、異方性導電フィルム(ACF:Anisotropic Conductive Film)を利用して回路基板をディスプレイパネルにボンディングする。
最近になって、ベゼル領域(又は非ディスプレイ領域)を減少させるためのディスプレイパネルの設計案が多様に研究されている。
米国特許出願公開第2010/0177498号明細書 米国特許出願公開第US2018/0068992号明細書 米国特許出願公開第US2018/0121013号明細書 米国特許第8143785号明細書 米国特許第9535302号明細書 特開2007−086162号公報 韓国公開特許第10−2015−0094829号公報 韓国公開特許第10−2018−0049408号公報 韓国登録特許第10−0918052号公報 韓国登録特許第10−1722402号公報
本発明は、上記従来技術に鑑みてなされたものであって、本発明の目的は、ボンディング領域の不良が防止されたディスプレイ装置及びその製造方法を提供することにある。
上記目的を達成するためになされた本発明の一態様によるディスプレイ装置は、絶縁層、第1方向に整列されて前記絶縁層から露出された第1パッド、及び前記第1方向と交差する第2方向に前記第1パッドから離隔して配置され、前記第1方向に整列されて前記絶縁層から露出された第2パッドを有するディスプレイパネルと、メイン回路基板と、前記第1パッド及び前記メイン回路基板に電気的に連結された第1連結回路基板と、前記ディスプレイパネルのエッジから前記第1パッドよりも遠くに離隔された前記第2パッド及び前記メイン回路基板に電気的に連結され、前記第1連結回路基板の上側に配置された第2連結回路基板と、前記第1連結回路基板と前記第2連結回路基板との間に配置され、前記第1連結回路基板と前記絶縁層との間の第1ギャップをシーリングする第1シーリング部材と、前記第2連結回路基板と前記絶縁層との間の第2ギャップをシーリングする第2シーリング部材と、を備えることを特徴とする。
前記第2シーリング部材は、シリコーン樹脂を含み得る。
前記第1シーリング部材は、前記第1連結回路基板に接着される第1接着層と、前記第1接着層上に配置されたベース層と、前記ベース層上に配置され、前記第2連結回路基板に接着される第2接着層と、を含み得る。
前記ベース層は、シリコーン樹脂を含み得る。
前記第1シーリング部材と前記第2シーリング部材は、同一の物質を含み得る。
前記第2シーリング部材は、前記第1シーリング部材よりも大きい厚さを有することが好ましい。
前記第1シーリング部材は、前記第1連結回路基板のエッジのうちの前記ディスプレイパネルに重畳する領域をカバーし得る。
前記ディスプレイ装置は、前記第1連結回路基板に実装された第1駆動チップと、前記第2連結回路基板に実装された第2駆動チップと、をさらに含み得る。
前記第1連結回路基板の前記第1駆動チップに重畳する部分の前記第1方向の幅は、前記第1連結回路基板の前記第1パッドに重畳する部分の前記第1方向の幅よりも小さいことが好ましい。
前記第1連結回路基板と前記絶縁層との間に配置されて、前記第1連結回路基板と前記絶縁層とを結合し、前記第1パッドよりも前記ディスプレイパネルのエッジに、より隣接した第3シーリング部材をさらに含み得る。
上記目的を達成するためになされた本発明の他の態様によるディスプレイ装置は、互いに異なるパッド行をなす第1パッド行及び第2パッド行が配置された第1パッド領域、並びに互いに異なるパッド行を成す第3パッド行及び第4パッド行が配置された第2パッド領域を有するディスプレイ基板と、メイン回路基板と、前記第1パッド領域と前記メイン回路基板とを連結し、前記第1パッド行に電気的に接続された第1連結回路基板と、前記第1パッド領域と前記メイン回路基板とを連結し、前記第2パッド行に電気的に接続され、前記第1連結回路基板の上側に配置された第2連結回路基板と、前記第2パッド領域と前記メイン回路基板とを連結し、前記第3パッド行に電気的に接続された前記第3連結回路基板と、前記第2パッド領域と前記メイン回路基板とを連結し、前記第4パッド行に電気的に接続され、前記第3連結回路基板の上側に配置された第4連結回路基板と、前記第1連結回路基板と前記第2連結回路基板との間に配置され、前記第1連結回路基板と前記第1パッド領域との間のギャップをシーリングする第1外側シーリング部材と、前記第3連結回路基板と前記第4連結回路基板との間に配置され、前記第3連結回路基板と前記第2パッド領域との間のギャップをシーリングする第2外側シーリング部材と、を備えることを特徴とする。
前記第1外側シーリング部材と前記第2外側シーリング部材とは、離隔されていることが好ましい。
前記第1外側シーリング部材と前記第2外側シーリング部材とは、互いに連結されて外側シーリング部材を定義し得る。
前記外側シーリング部材の前記第1外側シーリング部材と前記第2外側シーリング部材とを連結する連結部分は、前記第1外側シーリング部材よりも大きい厚さを有することが好ましい。
前記ディスプレイ装置は、前記第2連結回路基板と前記第1パッド領域との間のギャップをシーリングする第1内側シーリング部材と、前記第4連結回路基板と前記第2パッド領域との間のギャップをシーリングする第2内側シーリング部材と、をさらに含み得る。
前記第1内側シーリング部材と前記第2内側シーリング部材とは、互いに連結されて内側シーリング部材を定義し得る。
前記内側シーリング部材の前記第1内側シーリング部材と前記第2内側シーリング部材とを連結する連結部分は、前記第1内側シーリング部材と同一の厚さを有し得る。
前記ディスプレイ装置は、異方性導電フィルムをさらに含み、前記異方性導電フィルムは、前記第1パッド行と前記第1連結回路基板との間、前記第2パッド行と前記第2連結回路基板との間、前記第3パッド行と前記第3連結回路基板との間、及び前記第4パッド行と前記第4連結回路基板との間にそれぞれ配置され得る。
前記異方性導電フィルムは、前記第1パッド行と前記第1連結回路基板との間に配置され、前記第3パッド行と前記第3連結回路基板との間に配置され得る。
上記目的を達成するためになされた本発明の一態様によるディスプレイ装置の製造方法は、異なるパッド行に配置された第1パッド及び第2パッドが配置されたパッド領域を含むディスプレイパネルを提供する段階と、前記第2パッドよりも前記ディスプレイパネルのエッジに、より隣接した前記第1パッドと第1連結回路基板とを電気的に接続する段階と、前記第2パッドと第2連結回路基板を電気的に接続する段階と、を有し、前記第2パッド行と第2連結回路基板とを電気的に接続する段階は、前記第2パッドと前記第2パッドに対応する前記第2連結回路基板のパッドとの間に導電性接着部材を配置する段階と、前記第1連結回路基板と前記第2連結回路基板との間に予備シーリング部材を配置する段階と、ヒーティングブロック(heating block)に前記第2連結回路基板上で前記導電性接着部材と前記予備シーリング部材とを加圧する段階と、を含むことを特徴とする。
本発明によれば、シーリング部材の外側からボンディング領域に向かって浸透する水分が、シーリング部材によって遮断され、ディスプレイパネルの第1パッド及びフレキシブル回路基板の第1パッドが酸化されるのを防止する効果を奏する。
また、シーリング部材が、連結回路基板とディスプレイパネルとを接着し、連結回路基板とディスプレイパネルとの結合力が向上するため、異方性導電フィルムが剥離されるのを防止する効果を奏する。
本発明の一実施形態によるディスプレイ装置の斜視図である。 本発明の一実施形態によるディスプレイ装置の断面図である。 本発明の一実施形態によるディスプレイ装置の平面図である。 本発明の一実施形態によるディスプレイパネルのディスプレイ領域の断面図である。 本発明の一実施形態によるディスプレイパネルのディスプレイ領域の断面図である。 本発明の一実施形態によるディスプレイ装置の拡大された平面図である。 本発明の一実施形態によるディスプレイパネルの拡大された平面図である。 本発明の一実施形態による連結回路基板の背面図である。 本発明の一実施形態によるディスプレイ装置の拡大された断面図である。 本発明の一実施形態によるディスプレイ装置のボンディング領域の拡大された平面図である。 図5AのAA領域の拡大された断面図である。 図5AのAA領域の拡大された断面図である。 図5AのBB領域の拡大された断面図である。 本発明の一実施形態によるディスプレイ装置のボンディング領域の拡大された平面図である。 本発明の一実施形態によるディスプレイ装置のボンディング領域の拡大された平面図である。 本発明の一実施形態によるディスプレイ装置のボンディング領域の拡大された平面図である。 本発明の一実施形態によるディスプレイ装置のボンディング領域の拡大された平面図である。 本発明の一実施形態によるディスプレイ装置のボンディング領域の拡大された平面図である。 本発明の一実施形態によるディスプレイ装置のボンディング領域の拡大された平面図である。 本発明の一実施形態によるディスプレイ装置のボンディング領域の拡大された平面図である。 本発明の一実施形態によるディスプレイ装置の製造工程を示す断面図である。 本発明の一実施形態によるディスプレイ装置の製造工程を示す断面図である。 本発明の一実施形態によるディスプレイ装置の製造工程を示す断面図である。 本発明の一実施形態によるディスプレイ装置の製造工程を示す断面図である。 本発明の一実施形態によるディスプレイ装置の断面図である。 本発明の一実施形態によるディスプレイ装置のボンディング領域の拡大された平面図である。 図8AのCC領域の拡大された断面図である。
本発明は、多様な変更を加えることができ、多様な形態を有し得るが、特定の実施形態が図面に例示され、本明細書で詳細に説明される。しかし、これは、本発明を特定の実施形態に限定するものではなく、本発明の思想及び技術的範囲に含まれるすべての変更、均等物、及び代替物を含むものである。
各図面を説明しながら類似の参照符号を類似の構成要素について使用した。図面において、構造物の寸法は、本発明の明確性のために実際よりも拡大又は縮小して図示したものである。第1、第2などの用語は、多様な構成要素を説明するために使用されるが、構成要素は、用語によって限定されない。用語は、1つの構成要素を他の構成要素から区別するためにのみ使用される。例えば、本発明の権利範囲を逸脱せず、第1構成要素は、第2構成要素と称され、同様に第2構成要素も第1構成要素と称される。単数の表現は、文脈上特別の意味が明らかでない限り、複数の表現を含む。
本明細書で、「含む」又は「有する」などの用語は、明細書に記載された特徴、数字、段階、動作、構成要素、部品、又はこれらを組み合わせたものが存在することを指定するものであり、1つ以上の他の特徴、数字、段階、動作、構成要素、部品、又はこれらを組み合わせたものの存在若しくは付加の可能性を予め排除しない。
図1Aは、本発明の一実施形態によるディスプレイ装置の斜視図であり、図1Bは、本発明の一実施形態によるディスプレイ装置の断面図である。図2は、本発明の一実施形態によるディスプレイ装置の平面図である。
図1A〜図2を参照すると、ディスプレイ装置DDは、ディスプレイパネルDP、連結回路基板(FPCB1、FPCB2)、及びメイン回路基板MPCBを含む。本実施形態では、連結回路基板(FPCB1、FPCB2)に駆動チップDCが実装されたものを示すが、本発明はこれに限定されない。駆動チップDCは、連結回路基板(FPCB1、FPCB2)に実装されずに、ディスプレイパネルDP又はメイン回路基板MPCBに実装され得る。
図示しないが、ディスプレイ装置DDは、シャーシ部材又はモールディング部材をさらに含み、ディスプレイパネルDPの種類に応じてバックライトユニットをさらに含む。
ディスプレイパネルDPは、液晶ディスプレイパネル(liqid crystal display panel)、プラズマディスプレイパネル(plasma display panel)、電気泳動ディスプレイパネル(electrophoretic display panel)、MEMSディスプレイパネル(microelectromechanical system display panel)、エレクトロウェッティングディスプレイパネル(electrowetting display panel)及び有機発光ディスプレイパネル(organic light emitting display panel)のうちのいずれか1つであり、特に限定されない。
ディスプレイパネルDPは、第1ディスプレイ基板100及び第1ディスプレイ基板100に向き合って離隔された第2ディスプレイ基板200を含む。第1ディスプレイ基板100と第2ディスプレイ基板200との間には、所定のセルギャップ(cell gap)が形成される。セルギャップは、第1ディスプレイ基板100と第2ディスプレイ基板200とを結合するシーラントSLMによって維持される。第1ディスプレイ基板100と第2ディスプレイ基板200との間には、イメージ生成のためのグレー(grey)ディスプレイ層が配置される。グレーディスプレイ層は、ディスプレイパネルの種類に応じて液晶層、有機発光層、及び電気泳動層を含む。
図1Aに示すように、ディスプレイパネルDPは、ディスプレイ面DP−ISを介してイメージを表示する。ディスプレイ面DP−ISは、第1方向軸DR1及び第2方向軸DR2が定義する面に平行である。ディスプレイ面DP−ISは、ディスプレイ領域DA及び非ディスプレイ領域NDAを含む。非ディスプレイ領域NDAは、ディスプレイ面DP−ISのエッジに沿って定義される。ディスプレイ領域DAは、非ディスプレイ領域NDAによって取り囲まれる。本発明の一実施形態で、非ディスプレイ領域NDAは、連結回路基板(FPCB2、FPCB2)に隣接する一側の領域にのみ配置され得る。
ディスプレイ面DP−ISの法線方向、すなわちディスプレイパネルDPの厚さ方向は、第3方向軸DR3を指す。以下で説明する各層又はユニットの前面(又は上面)及び背面(又は下面)は、第3方向軸DR3によって区分される。しかし、本実施形態で示す第1〜第3方向軸(DR1、DR2、DR3)は例示に過ぎない。以下、第1〜第3方向は、第1〜第3方向軸(DR1、DR2、DR3)のそれぞれが指す方向であり、同一の符号を参照する。
本発明の一実施形態で、平面型ディスプレイ面を具備したディスプレイパネルDPを示すが、本発明はこれに限定されない。ディスプレイ装置DDは、曲面型ディスプレイ面又は立体型ディスプレイ面を含む。立体型ディスプレイ面は、異なる方向に向いた複数のディスプレイ領域を含む。
メイン回路基板MPCBには信号制御部SCが実装される。信号制御部SCは、外部のグラフィック制御部(図示せず)からイメージデータ及び制御信号を受信する。信号制御部SCは、ディスプレイパネルDPに制御信号を提供する。
連結回路基板(FPCB1、FPCB2)は、ディスプレイパネルDP及びメイン回路基板MPCBにそれぞれ電気的に連結される。連結回路基板(FPCB1、FPCB2)は、メイン回路基板MPCBから駆動チップDCに信号を伝達し、駆動チップDCからディスプレイパネルDPに信号を伝達する。本実施形態で、駆動チップDCは、データ駆動回路であり得る。本発明の一実施形態で、連結回路基板(FPCB1、FPCB2)は、信号制御部SCからディスプレイパネルDPに信号を伝達する。
連結回路基板(FPCB1、FPCB2)は、導電性接着部材によってディスプレイパネルDP及びメイン回路基板MPCBのそれぞれに接続される。導電性接着部材は、異方性導電フィルムACFを含む。以下、導電性接着部材は、異方性導電フィルムACFとして説明する。
本実施形態で、連結回路基板(FPCB1、FPCB2)は、2種類の回路基板を含む。2種類の連結回路基板(FPCB1、FPCB2)は、1つのパッド領域PDAに配置された異なるパッド行に接続される。本実施形態で、パッド領域PDAは、第1ディスプレイ基板100に配置されることを示すが、本発明はこれに限定されない。本発明の一実施形態で、パッド領域PDAは、第2ディスプレイ基板200に配置され得る。
図2は、信号ライン(GL1〜GLn、DL1〜DLm、PL−G、PL−D)及び画素(PX11〜PXnm)の平面上の配置関係を示す図である。信号ライン(GL1〜GLn、DL1〜DLm、PL−G、PL−D)は、複数のゲートライン(GL1〜GLn)、複数のデータライン(DL1〜DLm)、及び補助信号ライン(PL−G、PL−D)を含む。
複数のゲートライン(GL1〜GLn)は、第1方向DR1に延長されて第2方向DR2に配置され、複数のデータライン(DL1〜DLm)は、複数のゲートライン(GL1〜GLn)と絶縁交差する。複数のゲートライン(GL1〜GLn)及び複数のデータライン(DL1〜DLm)は、ディスプレイ領域DAに重畳して配置される。補助信号ライン(PL−G、PL−D)は、非ディスプレイ領域NDAに重畳して配置され、複数のゲートライン(GL1〜GLn)と複数のデータライン(DL1〜DLm)に連結される。
複数のゲートライン(GL1〜GLn)に連結される第1補助信号ラインPL−Gは、複数のゲートライン(GL1〜GLn)と同じ層上に配置されて一体形状を成す。本実施形態で、複数のゲートライン(GL1〜GLn)と第1補助信号ラインPL−Gとを区分して説明したが、互いに連結されたゲートラインと第1補助信号ラインとは、1つの信号ラインとして定義され得る。このとき、互いに連結されたゲートラインと第1補助信号ラインとは、1つの信号ラインの異なる部分として定義される。
データライン(DL1〜DLm)に連結される第2補助信号ラインPL−Dは、複数のデータライン(DL1〜DLm)とは異なる層上に配置される。コンタクトホールCHを介してデータライン(DL1〜DLm)は、第2補助信号ラインPL−Dのうちの対応する信号ラインに電気的に連結される。コンタクトホールCHは、データライン(DL1〜DLm)と第2補助信号ラインPL−Dとの間に配置された少なくとも1つの絶縁層を貫通する。図2には、2つのコンタクトホールCHを例として示した。
本発明の一実施形態で、コンタクトホールCHは省略されてもよい。データライン(DL1〜DLm)と第2補助信号ラインPL−Dとは、同じ層上に配置されてもよい。この場合、第2補助信号ラインPL−Dに連結されたデータライン(DL1〜DLm)と第2補助信号ラインとは、1つの信号ラインとして定義され得る。このとき、互いに連結されたデータライン及び第2補助信号ラインは、1つの信号ラインの互いに異なる部分に定義される。
画素(PX11〜PXnm)のそれぞれは、複数のゲートライン(GL1〜GLn)の中の対応するゲートラインと、複数のデータライン(DL1〜DLm)の中の対応するデータラインとに連結される。画素(PX11〜PXnm)のそれぞれは、画素駆動回路及びディスプレイ素子を含む。
本実施形態では、マトリックス形態の画素(PX11〜PXnm)を例として示したが、本発明はこれに限定されない。画素(PX11〜PXnm)は、ペンタイル形態で配置されるか、又は、ダイヤモンド形態で配置され得る。
図2に示すように、パッド領域PDAのそれぞれに2つのパッド行(PD1、PD2)が配置される。2つのパッド行(PD1、PD2)のそれぞれは、第1方向DR1に配列(arrange)された複数のパッドを含む。第1パッド行PD1と第2パッド行PD2とは、第1方向と交差する方向に離隔して配置される。第2方向DR2で、第2パッド行PD2は、第1パッドPD1よりも、ディスプレイパネルDPのエッジE−DPからより遠くに離隔して配置され、ディスプレイ領域DAに、より隣接するように配置される。第1パッド行PD1及び第2パッド行PD2の各パッドは、第2補助信号ラインPL−Dにそれぞれ連結される。
ゲート駆動回路GDCは、OSG(oxide silicon gate driver circuit)又はASG(amorphose silicon gate driver circuit)工程を通じてディスプレイパネルDPに集積化され得る。第1補助信号ラインPL−Gは、ゲート駆動回路GDCからゲート信号を受信する。
図3A及び図3Bは、本発明の一実施形態によるディスプレイパネルのディスプレイ領域の断面図である。図3Aは、液晶ディスプレイパネルの画素PXに対応する断面図であり、図3Bは、有機発光ディスプレイパネルの画素PXに対応する断面図である。
図3Aに示す液晶ディスプレイパネルの画素PXは、トランジスタTR、液晶キャパシタClc、及びストレージキャパシタCstを含む。
トランジスタTRは、ゲートラインに連結された制御電極GE、制御電極GEに重畳する活性化部AL、データラインに連結された入力電極DE、及び入力電極DEから離隔して配置された出力電極SEを含む。液晶キャパシタClcは、画素電極PE及び共通電極CEを含む。ストレージキャパシタCstは、画素電極PE及び画素電極PEに重畳するストレージラインSTLの一部分を含む。
第1ベース基板BS1の一面上に制御電極GE及びストレージラインSTLが配置される。第1ベース基板BS1は、ガラス基板又はプラスチック基板であり得る。第1ベース基板BS1の一面上に制御電極GE及びストレージラインSTLをカバーする第1絶縁層10が配置される。第1絶縁層10は、無機物及び有機物の中の少なくともいずれか1つを含み得る。第1絶縁層10上に制御電極GEと重畳する活性化部ALが配置される。活性化部ALは、半導体層SCL及びオーミックコンタクト層OCLを含む。第1絶縁層10上に半導体層SCLが配置され、半導体層SCL上にオーミックコンタクト層OCLが配置される。
半導体層SCLは、アモルファスシリコン又はポリシリコンを含む。また、半導体層SCLは、金属酸化物半導体を含んでもよい。オーミックコンタクト層OCLは、半導体層よりも高濃度にドープされたドーパントを含む。オーミックコンタクト層OCLは、離隔された2つの部分を含む。本発明の一実施形態で、オーミックコンタクト層OCLは、一体形状を有し得る。
活性化部AL上に、出力電極SE及び入力電極DEが配置される。出力電極SEと入力電極DEとは、互いに離隔して配置される。第1絶縁層10上に活性化部AL、出力電極SE、及び入力電極DEをカバーする第2絶縁層20が配置される。第2絶縁層20上に第3絶縁層30が配置される。第2絶縁層20及び第3絶縁層30は、無機物及び有機物の中の少なくともいずれか1つを含む。第2絶縁層20上に第3絶縁層30が配置される。第3絶縁層30は、平坦面を提供する単層の有機層であり得る。本実施形態で、第3絶縁層30は、複数のカラーフィルタを含む。第3絶縁層30上に第4絶縁層40が配置される。第4絶縁層40は、カラーフィルタをカバーする無機層であり得る。
図3Aに示すように、第4絶縁層40上に画素電極PEが配置される。画素電極PEは、第2絶縁層20、第3絶縁層30、及び第4絶縁層40を貫通するコンタクトホールCH10を介して出力電極SEに連結される。第4絶縁層40上に画素電極PEをカバーする配向膜(図示せず)が配置される。
第2ベース基板BS2は、ガラス基板又はプラスチック基板である。第2ベース基板BS2の下面上にブラックマトリックス層BMが配置される。ここで、ブラックマトリックス層BMには、画素領域に対応する開口部が定義される。ブラックマトリックス層BMに重畳するようにスペーサーCSが配置される。
第2ベース基板BS2の下面上に、ブラックマトリックス層BMをカバーする絶縁層が配置される。図3Aには、平坦面を提供する第5絶縁層50を例として示す。第5絶縁層50は、有機物質を含む。
図3Aに示すように、第2ベース基板BS2の下面上に共通電極CEが配置される。共通電極CEには、共通電圧が印加される。共通電圧は、画素電圧とは異なる値を有する。
一方、図3Aに示す画素PXの断面は、一例に過ぎない。第1ディスプレイ基板100と第2ディスプレイ基板200とは、第3方向DR3に裏返される。カラーフィルタは、第2ディスプレイ基板200に配置され得る。
図3Aを参照して、VA(Vertical Alignment)モードの液晶ディスプレイパネルを例に説明したが、本発明の一実施形態で、IPS(in−plane switching)モード又はFFS(fringe−field switching)モード、PLS(Plane to Line Switching)モード、SVA(Super Vertical Alignment)モード、SS−VA(Surface−Stabilized Vertical Alignment)モードの液晶ディスプレイパネルが適用される。
図3Bに示すように、有機発光ディスプレイパネルの画素PXは、スイッチングトランジスタT1、駆動トランジスタT2、及び発光素子OLEDを含む。
有機発光ディスプレイパネルは、ディスプレイ基板100及び封止基板200を備える。ディスプレイ基板100は、第1ベース基板BS1、第1ベース基板BS1上に配置された回路素子層DP−CL、回路素子層DP−CL上に配置されたディスプレイ素子層DP−OLED、及びディスプレイ素子層DP−OLED上に配置されたカバー層CLを含む。封止基板200は、第2ベース基板BS2、第2ベース基板BS2上に配置されたブラックマトリックス層BM、及びカラー変換層CCLを含む。
第1ベース基板BS1は、合成樹脂基板又はガラス基板を含む。回路素子層DP−CLは、少なくとも1つの絶縁層及び回路素子を含む。回路素子は、信号ライン、画素の駆動回路などを含む。コーティング又は蒸着による絶縁層、半導体層、及び導電層の形成工程と、フォトリソグラフィ工程による絶縁層、半導体層、及び導電層のパターニング工程を通して回路素子層DP−CLが形成される。
本実施形態で、回路素子層DP−CLは、バッファ膜BFL、第1絶縁層10、第2絶縁層20、及び第3絶縁層30を含む。第1絶縁層10及び第2絶縁層20は無機膜であり、第3絶縁層30は有機膜であり得る。
図3Bには、スイッチングトランジスタT1及び駆動トランジスタT2を構成する第1半導体パターンOSP1、第2半導体パターンOSP2、第1制御電極GE1、第2制御電極GE2、第1入力電極DE1、第1出力電極SE1、第2入力電極DE2、及び第2出力電極SE2の配置関係を例示した。また、第1〜第4貫通ホール(CH1、CH2、CH3、CH4)を、例として示した。
ディスプレイ素子層DP−OLEDは、発光素子OLEDを含む。ディスプレイ素子層DP−OLEDは、発光素子として有機発光ダイオードを含む。ディスプレイ素子層DP−OLEDは、画素定義膜PDLを含む。例えば、画素定義膜PDLは有機層であり得る。
中間有機膜30上に第1電極AEが配置される。第1電極AEは、中間有機膜30を貫通する第5貫通ホールCH5を介して第2出力電極SE2に連結される。画素定義膜PDLには、開口部OPが定義される。画素定義膜PDLの開口部OPは、第1電極AEの少なくとも一部を露出させる。画素定義膜PDLの開口部OPは、他の開口部と区別するために、発光開口部と命名される。
図3Bに示すように、ディスプレイパネルDPは、発光領域PXA及び発光領域PXAに隣接した非発光領域NPXAを含む。非発光領域NPXAは、発光領域PXAを取り囲む。本実施形態で、発光領域PXAは、発光開口部OPによって露出された第1電極AEの一部の領域に対応して定義される。
正孔制御層HCLは、発光領域PXA及び非発光領域NPXAに共通して配置される。正孔制御層HCLは、正孔輸送層を含み、正孔注入層をさらに含んでもよい。正孔制御層HCL上に発光層EMLが配置される。発光層EMLは、発光領域PXA及び非発光領域NPXAに共通して配置される。本発明の一実施形態で、発光層EMLは、発光領域PXAに配置され、非発光領域NPXAには配置されない。発光層EMLは、有機物質及び/又は無機物質を含む。発光層EMLは、所定の第1色光、例えば青色光を生成する。
発光層EML上に電子制御層ECLが配置される。電子制御層ECLは、電子輸送層を含み、電子注入層をさらに含む。正孔制御層HCL及び電子制御層ECLは、オープンマスク(open mask)を利用して、複数の画素に共通に形成される。電子制御層ECL上に第2電極CEが配置される。第2電極CEは、複数の画素に共通して配置される。第2電極CE上に第2電極CEを保護するカバー層CLが配置される。カバー層CLは、有機物質又は無機物質を含む。
第2ベース基板BS2は、カバー層CLから離隔して配置される。第2ベース基板BS2は、合成樹脂基板又はガラス基板を含む。カラー変換層CCLは画素PXに基づいて、第1色光を透過させるか、又は第1色光を第2色光又は第3色光に変換する。カラー変換層CCLは、量子ドットを含み得る。
本発明の一実施形態で、封止基板200は、薄膜封止層に置き換えられる。このとき、ブラックマトリックス層BM及びカラー変換層CCLは、薄膜封止層上に配置され得る。
図4Aは、本発明の一実施形態によるディスプレイ装置の拡大された平面図であり、図4Bは、本発明の一実施形態によるディスプレイパネルの拡大された平面図であり、図4Cは、本発明の一実施形態による連結回路基板の背面図である。
以下で、ディスプレイパネルのパッド領域PDAと連結回路基板(FPCB1、FPCB2)とが電気的に接続される領域は、ディスプレイ装置のボンディング領域BDAに定義される。連結回路基板(FPCB1、FPCB2)の出力パッドがディスプレイパネルDPのパッド領域PDAに重畳される。
図4A及び図4Bに示すように、パッド領域PDAには、互いに異なる行をなす第1パッド行PD1及び第2パッド行PD2が配置される。第1パッド行PD1は、複数の第1パッドPD1−Pを含み、第2パッド行PD2は、複数の第2パッドPD2−Pを含む。第1連結回路基板FPCB1は、第1パッド行PD1に電気的に接続され、第2連結回路基板FPCB2は、第2パッド行PD2に電気的に接続される。
第1連結回路基板FPCB1及び第2連結回路基板FPCB2は、サイズと形状が一部異なるが非常に類似した構造を有する。図4Cには、第1連結回路基板FPCB1を例として示した。第1連結回路基板FPCB1及び第2連結回路基板FPCB2は、絶縁層(図示せず)、複数のパッド(CPD、PO、PI)、及び複数の信号ラインSL−Fを含む。複数のパッド(CPD、P−O、P−I)、及び複数の信号ラインSL−Fは、絶縁層上に配置される。絶縁層は、ポリイミド層を含む。
複数のパッド(CPD、PO、PI)は、駆動チップDCの接続端子に接続される接続パッドCPD、ディスプレイパネルDPに接続される第1パッドP−O(以下、出力パッドとして定義される)、及びメイン回路基板に接続される第2パッドP−I(以下、入力パッドとして定義される)を含む。複数の信号ラインSL−Fは、接続パッドCPDと出力パッドP−Oを連結し、接続パッドCPDと入力パッドP−Iを連結する。駆動チップDCが省略される場合には、信号ラインSL−Fは、出力パッドP−Oと入力パッドP−Iとを連結し得る。
第1連結回路基板FPCB1及び第2連結回路基板FPCB2はソルダーレジスト層をさらに含む。ソルダーレジスト層は、複数のパッド(CPD、P−O、P−I)の周辺を、さらにカバーするが、複数のパッド(CPD、P−O、P−I)のそれぞれを露出させる。ソルダーレジスト層には、複数のパッド(CPD、P−O、P−I)に対応する開口部が形成される。
第1連結回路基板FPCB1及び第2連結回路基板FPCB2は、第1方向の幅に応じて区分された3つの部分を含む。出力パッドPOが配置された第1部分P1、入力パッドPIが配置された第2部分P2、及び第1部分P1と第2部分P2とを連結する第3部分P3を含む。第1部分P1は、第2部分P2よりも大きい幅を有する。第3部分P3は、第1部分P1から第2部分P2に行くほど幅が減少する。第2部分P2に駆動チップDCが実装され得る。
図4Aに示すように、第1連結回路基板FPCB1の第1部分と第2連結回路基板FPCB2の第1部分は、互いに重畳する。第2連結回路基板FPCB2が第1連結回路基板FPCB1よりも大きい面積を有し、平面上で第1連結回路基板FPCB1の第1部分は、第2連結回路基板FPCB2の第1部分の内側に配置され得る。第1連結回路基板FPCB1の第2部分と第2連結回路基板FPCB2の第2部分とは、互いに重畳しない。それに応じてメイン回路基板MPCBに接続された第1連結回路基板FPCB1の第2部分と第2連結回路基板FPCB2の第2部分は、平面上で互いに離隔して配置される。
図5Aは、本発明の一実施形態によるディスプレイ装置の拡大された断面図である。図5Bは、本発明の一実施形態によるディスプレイ装置のボンディング領域の拡大された平面図である。図5C及び図5Dは、図5AのAA領域の拡大された断面図である。図5Eは、図5AのBB領域の拡大された断面図である。図5F及び図5Gは、本発明の一実施形態によるディスプレイ装置のボンディング領域の拡大された平面図である。
図5Aに示すように、第2連結回路基板FPCB2は、第1連結回路基板FPCB1の上側に配置される。第1連結回路基板FPCB1は、第1パッド行PD1に接続され、第2連結回路基板FPCB2は、第2パッド行PD2に接続される。
図5Bに示すように、第1シーリング部材SM1は、第1パッド行PD1に隣接して配置される。第1シーリング部材SM1は、平面上で、第1パッド行PD1に重畳し得る。第1シーリング部材SM1は、平面上で、第1連結回路基板FPCB1のエッジE−1をカバーする。カバーされたエッジは、第1部分P1(図4Cを参照)に対応するエッジであり得る。第1部分P1のエッジE−1の第1方向DR1に延長された部分が完全にカバーされる。第1部分P1のエッジE−1の第2方向DR2に延長された部分が一部カバーされる。
第2シーリング部材SM2は、第2パッド行PD2に隣接して配置される。第2シーリング部材SM2は、平面上で、第2パッド行PD2に重畳する。第2シーリング部材SM2は、平面上で、第2連結回路基板FPCB2のエッジE−2をカバーする。カバーされたエッジは、第1部分P1(図4Cを参照)に対応するエッジであり得る。第1部分P1のエッジE−2の第1方向DR1に延長された部分が完全にカバーされる。第1部分P1のエッジE−2の第2方向DR2に延長された部分が一部カバーされる。
図5Cで、第1ディスプレイ基板100は、図3Aに示した液晶ディスプレイパネルを基準に示す。第1パッドPD1−Pは、第1〜第4絶縁層(10、20、30、40)を貫通するコンタクトホールCH−Pを介して補助信号ラインPL−Dに連結される。第1パッドPD1−Pは、第1〜第4絶縁層(10、20、30、40)から露出される。第1パッドPD1−Pが省略される場合には、補助信号ラインPL−Dの末端部分が、第1〜第4絶縁層(10、20、30、40)から露出され得る。
図5Cでは、絶縁層IL−F、信号ラインSL−F、ソルダーレジスト層SR−F、及び出力パッドP−Oを含む第1連結回路基板FPCB1を例として示した。第2連結回路基板FPCB2は、簡略に示す。ソルダーレジスト層SR−Fから露出された出力パッドP−Oは、異方性導電フィルムACFを介して、第1パッドPD1−Pに電気的に接続される。
図5Cに示すように、第1シーリング部材SM1は、第1連結回路基板FPCB1と第2連結回路基板との間に配置され、第1連結回路基板FPCB1と第4絶縁層40との間の第1ギャップGP1をシーリングする。第1シーリング部材SM1の一部は、第1ギャップGP1に充填される。図5Cに基づき、第1シーリング部材SM1の左側から第1パッドPD1−Pに向かって浸透する水分は、第1シーリング部材SM1によって遮断される。第1シーリング部材SM1は、第1連結回路基板FPCB1と第4絶縁層40とを接着し得る。
第1シーリング部材SM1は、合成樹脂を含んでもよい。第1シーリング部材SM1は、耐湿性の高いシリコーン樹脂を含む。
図5Dに示すように、第1シーリング部材SM1は多層構造を有し得る。本実施形態で、第1シーリング部材SM1は、両面アタッチメントテープ又は両面接着テープであり得る。
第1シーリング部材SM1は、第1連結回路基板FPCB1に接着される第1接着層S−1、第1接着層S−1上に配置されたベース層S−2、及びベース層S−2上に配置されて、第2連結回路基板FPCB2に接着される第2接着層S−3を含む。ベース層S−2は、通常の合成樹脂層であり、接着層(S−1、S−3)は、通常のバインダーを含む。ベース層S−2は、耐湿性が高いシリコーンフィルム、又はPET(polyethylene terephthalate)フィルムを含む。本発明の一実施形態で、第1及び第2接着層(S−1、S−3)のいずれか1つは、省略され得る。
本発明の一実施形態で、第1シーリング部材SM1は、ベース層を含んでいない接着テープであり得る。第1シーリング部材SM1は、高分子アクリル接着層及び高分子アクリル接着層の両面に配置された低分子のアクリル接着層を含む。
図5Dに示した第1シーリング部材SM1とは異なり、熱変形された第1シーリング部材SM1は、第1接着層S−1、ベース層S−2、及び第2接着層S−3の境界がはっきりしないことがあり得る。第1シーリング部材SM1の一部は、第1ギャップGP1に充填され得る。
図5Eに示すように、第2パッドPD2−Pは、第1〜第4絶縁層(10、20、30、40)を貫通するコンタクトホールCH−Pを介して補助信号ラインPL−Dに連結される。図5Eには、第1連結回路基板FPCB1に類似した断面構造の第2連結回路基板FPCB2を示す。ソルダーレジスト層SR−Fから露出された出力パッドP−Oは、異方性導電フィルムACFを介して第2パッドPD2−Pに電気的に接続される。
図5Eに示すように、第2シーリング部材SM2は、第2連結回路基板FPCB2と第4絶縁層40との間の第2ギャップGP2をシーリングする。第2シーリング部材SM2の一部は、第2ギャップGP2に充填される。図5Eを参照して、第2シーリング部材SM2の左側から第2パッドPD2−Pに向かって浸透する水分は、第2シーリング部材SM2によって遮断される。第2シーリング部材SM2は、図5Cに示す第1シーリング部材SM1と同一の物質を含む。第2シーリング部材SM2は、合成樹脂を含み得る。第2シーリング部材SM2は、耐湿性の高いシリコーン樹脂を含む。
第2シーリング部材SM2は、第1シーリング部材SM1よりも、大きい厚さを有する。第1シーリング部材SM1は、第2連結回路基板FPCB2によって圧着されるのに対し、第2シーリング部材SM2は、外部に露出した状態で硬化されるからである。
図5F及び図5Gに示すように、第1シーリング部材SM1の形状は、多様に変形され得る。図5F及び図5Gに示すように、第1シーリング部材SM1は、第1連結回路基板FPCB1のエッジE−1のうちの第1ディスプレイ基板100に重畳する領域を完全にカバーする。
図5F及び図5Gの図面上で、第1シーリング部材SM1の左側、右側、及び上側から第1パッドPD1−Pに向かって浸透する水分は、第1シーリング部材SM1によって遮断される。
図5Fに示すように、第1シーリング部材SM1は、第1ディスプレイ基板100に重畳する第1連結回路基板FPCB1の一部の領域を完全にカバーする。図5Gに示すように、第1シーリング部材SM1は、第1ディスプレイ基板100に重畳する第1連結回路基板FPCB1の一部の領域をカバーしないこともあり得る。
図6A〜図6Eは、本発明の一実施形態によるディスプレイ装置のボンディング領域の拡大された平面図である。図6A〜図6Eは、2つのボンディング領域BDAを基準に示す。
図6A及び図6Bは、異方性導電フィルムの形態を比較して示す。図6Aに示すように、異方性導電フィルムACFは、第1及び第2パッド領域(PDA1、PDA2)の第1〜第4パッド行(PD1、PD2、PD3、PD4)毎に独立して配置される。異方性導電フィルムACFは、互いに分離される。第1パッド領域PDA1に第1及び第2連結回路基板(FPCB1、FPCB2)が連結され、第2パッド領域PDA2に第3及び第4連結回路基板(FPCB3、FPCB4)が連結される。
図6Bに示すように、第1異方性導電フィルムACF1は、第1パッド領域PDA1の第1パッド行PD1及び第2パッド領域PDA2の第3パッド行PD3に共通に配置される。第2異方性導電フィルムACF2は、第1パッド領域PDA1の第2パッド行PD2と第2パッド領域PDA2の第4パッド行PD4に共通して配置される。第1及び第2異方性導電フィルム(ACF1、ACF2)のいずれか一つは、図6Aに示す異方性導電フィルムACFのように変形される。
図6C〜図6Eは、シーリング部材の形態を比較して示した。本実施形態で、図5Cに示した第1シーリング部材SM1に対応するシーリング部材は、外側シーリング部材として定義され、第2シーリング部材SM2に対応するシーリング部材は、内側シーリング部材として定義される。
図6Cに示すように、第1外側シーリング部材SM1−O1、第2外側シーリング部材SM1−O2、第1内側シーリング部材SM2−I1、及び第2内側シーリング部材SM2−I2は、第1〜第4パッド行(PD1、PD2、PD3、PD4)に対応して配置される。第1外側シーリング部材SM1−O1、第2外側シーリング部材SM1−O2、第1内側シーリング部材SM2−I1、及び第2内側シーリング部材SM2−I2は、互いに離隔して配置される。
図6Dに示すように、第1パッド行PD1及び第3パッド行PD3に1つの外側シーリング部材SM1−Oが配置され、第2パッド行PD2及び第4パッド行PD4に1つの内側シーリング部材SM2−Iが配置され得る。外側シーリング部材SM1−Oは、図6Cの第1外側シーリング部材SM1−O1及び第2外側シーリング部材SM1−O2に対応する、第1部分SM1−OP1及び第2部分SM1−OP2を含む。
外側シーリング部材SM1−Oは、第1部分SM1−OP1と第2部分SM1−OP2とを連結する第3部分SM1−OP3(又は連結部分)を含み得る。第3部分SM1−OP3は、第1部分SM1−OP1及び第2部分SM1−OP2よりも、大きい厚さを有し得る。第3部分SM1−OP3は、第2連結回路基板FPCB2によって圧着されないからである。
内側シーリング部材SM2−Iも、また3つの部分(SM2−IP1、SM2−IP2、SM2−IP3)に区分される。第1部分SM2−IP1、第2部分SM2−IP2、及び第3部分SM2−IP3(又は連結部分)は、実質的に同一の厚さを有する。同じ工程により形成され、外部の圧力によって圧迫されないからである。
図6Eに示すように、第1パッド行PD1及び第3パッド行PD3に対応して、第1外側シーリング部材SM1−O1及び第2外側シーリング部材SM1−O2が配置され、第2パッド行PD2及び第4パッド行PD4に対応して1つの内側シーリング部材SM2−Iが配置される。別に図示しないが、第1パッド行PD1及び第3パッド行PD3に対応して1つの外側シーリング部材が配置され、第2パッド行PD2及び第4パッド行PD4に対応して分離された内側シーリング部材が配置され得る。
図7A〜図7Dは、本発明の一実施形態によるディスプレイ装置の製造工程を示す断面図である。以下、図1〜図6Eを参照して説明した構成と同一の構成についての詳細な説明は省略する。
図7Aに示すように、ディスプレイパネルDPを提供する。まず、第1パッド行PD1と第1結回路基板FPCB1とを電気的に接続する。異方性導電フィルムACFを第1パッド行PD1と第1連結回路基板FPCB1との間に配置する。異方性導電フィルムACFは、第1パッド行PD1に接着されるか、又は第1連結回路基板FPCB1の出力パッドP−O(図4cを参照)に重畳して、第1連結回路基板FPCB1に接着される。
第1パッド行PD1と出力パッドP−Oとをアライメント(alignment)した後、ヒーティングブロックHBにより第1連結回路基板FPCB1が加圧される。ヒーティングブロックHBは、ヒーティング加圧部材であるが、その種類は限定されない。熱圧着された異方性導電フィルムACFは、第1パッド行PD1と出力パッドP−Oを電気的に連結させる。
次に、図7B及び図7Cに示すように、第2パッド行PD2と第2連結回路基板FPCB2とを電気的に接続する。
まず、図7Bに示すように、異方性導電フィルムACF、予備シーリング部材SM1−P、及び第2連結回路基板FPCB2を提供する。異方性導電フィルムACFを第2パッド行PD2と第2連結回路基板FPCB2との間に配置する。異方性導電フィルムACFは、第2パッド行PD2に接着され、また第2連結回路基板FPCB2の出力パッドP−Oに重畳して第2連結回路基板FPCB2に接着される。
図6Aに示す形態の異方性導電フィルムACFは、ディスプレイパネルDPに接着され、また第2連結回路基板FPCB2に接着される。図6Bに示す形態の異方性導電フィルムACFは、ディスプレイパネルDPに接着される。
また、予備シーリング部材SM1−Pを第1連結回路基板FPCB1と第2連結回路基板FPCB2との間に配置する。図6Cに示す形態の第1シーリング部材SM1を形成するために、第1連結回路基板FPCB1の上面に両面接着テープを接着させ、第1連結回路基板FPCB1の上面に合成樹脂層を形成する。両面接着テープを第2連結回路基板FPCB2の下面に接着させ、合成樹脂層を第2連結回路基板FPCB2の下面に形成する。図6Dに示す形態の第1シーリング部材SM1を形成するために、両面接着テープ又は合成樹脂層を第1連結回路基板FPCB1及びディスプレイパネルDP上に配置し得る。
図7Cに示すように、第2パッド行PD2と出力パッドP−Oとをアライメントした後、ヒーティングブロックHBにより第2連結回路基板FPCB2が加圧される。熱圧着された異方性導電フィルムACFは、第2パッド行PD2と出力パッドP−Oとを電気的に連結する。
ヒーティングブロックHBは、第2連結回路基板FPCB2を加圧して予備シーリング部材SM1−Pを溶融させる。第1連結回路基板FPCB1の上面と第2連結回路基板FPCB2の下面との間で圧着された予備シーリング部材SM1−Pは、周辺に広がっていく。圧着された予備シーリング部材SM1−Pは、ディスプレイパネルDPの上面(例えば、パッド領域及び/又はパッド領域の周辺領域)に広がっていく。それによって、図5C及び図5Dを参照して説明した形態の第1シーリング部材SM1が形成される。
図7Dに示すように、第2シーリング部材SM2を形成する。シーラントサプライヤーSSは、印刷方式又は注射方式で合成樹脂をディスプレイパネルDP上に形成する。合成樹脂は、毛細管現象によって図5Eに示す第2ギャップGP2に染みこむ。合成樹脂が硬化され、第2シーリング部材SM2を形成する。
図8Aは、本発明の一実施形態によるディスプレイ装置の断面図である。図8Bは、本発明の一実施形態によるディスプレイ装置のボンディング領域の拡大された平面図である。図8Cは、図8AのCC領域の拡大された断面図である。以下、図1〜図7Dを参照して説明した構成と同一の構成についての詳細な説明は省略する。
本実施形態によるディスプレイ装置は、第3シーリング部材SM3をさらに含む。第3シーリング部材SM3は、第1パッド行PD1よりもディスプレイパネルDPのエッジE−DPにより隣接して配置される。
第3シーリング部材SM3は、断面上で、第1連結回路基板FPCB1とディスプレイパネルDPとの間に配置される。第3シーリング部材SM3は、第1連結回路基板FPCB1とディスプレイパネルDPとを結合する。第3シーリング部材SM3は、ディスプレイパネルDPのエッジから第1パッド行PD1に浸透する水分を遮断する。第3シーリング部材SM3は、図5Cに示す第1シーリング部材SM1のように合成樹脂を含む。第3シーリング部材SM3は、耐湿性の高いシリコーン樹脂を含む。第3シーリング部材SM3は、図5Dに示すように、多層構造を有し得る。
本発明の一実施形態によるディスプレイ装置を製造するために、図7Aに示す段階で、予備シーリング部材を追加で用意する。予備シーリング部材は、第1連結回路基板FPCB1とディスプレイパネルDPとの間に配置される。第1連結回路基板FPCB1上で、ヒーティングブロックHBを利用して、予備シーリング部材を加圧する。硬化過程を経て、第3シーリング部材SM3が形成される。
以上、本発明の好適な実施形態を図面を参照しながら説明したが、本発明が属する技術分野における熟練された当業者又は本発明が属する技術分野における通常の知識を有する者であれば、本発明の思想及び技術範囲から逸脱しない範囲内で、本発明を多様に変更実施すること可能である。
したがって、本発明の技術的範囲は、本明細書の詳細な説明に記載された内容に限定されない。
10 第1絶縁層
20 第2絶縁層
30 第3絶縁層(中間有機膜)
40 第4絶縁層
50 第5絶縁層
100 (第1)ディスプレイ基板
200 第2ディスプレイ基板(封止基板)
ACF 異方性導電フィルム
ACF1、ACF2 (第1、第2)異方性導電フィルム
AE 第1電極
AL 活性化部
BDA ボンディング領域
BFL バッファ膜
BM ブラックマトリックス層
BS1、BS2 (第1、第2)ベース基板
CCL カラー変換層
CE 共通電極
CH、CH10、CH−P コンタクトホール
CH1、CH2、CH3、CH4、CH5 (第1〜第5)貫通ホール
CL カバー層
Clc 液晶キャパシタ
CPD 接続パッド
CS スペーサー
Cst ストレージキャパシタ
DA ディスプレイ領域
DC 駆動チップ
DD ディスプレイ装置
DE 入力電極
DE1、DE2 (第1、第2)入力電極
DL1〜DLm データライン
DP ディスプレイパネル
DP−CL 回路素子層
DP−IS ディスプレイ面
DP−OLED ディスプレイ素子層
E−1、E−2、E−DP エッジ
ECL 電子制御層
EML 発光層
FPCB1 第1連結回路基板
FPCB2 第2連結回路基板
FPCB3 第3連結回路基板
FPCB4 第4連結回路基板
GDC ゲート駆動回路
GE 制御電極
GE1、GE2 (第1、第2)制御電極
GL1〜GLn ゲートライン
GP1、GP2 (第1、第2)ギャップ
HB ヒーティングブロック
HCL 正孔制御層
IL−F 絶縁層
MPCB メイン回路基板
NDA 非ディスプレイ領域
NPXA 非発光領域
OCL オーミックコンタクト層
OLED 発光素子
OP (発光)開口部
OSP1、OSP2 (第1、第2)半導体パターン
P1、P2、P3 (第1、第2、第3)部分
P−O 第1パッド(出力パッド)
PD1、PD2、PD3、PD4 (第1、第2、第3、第4)パッド行
PD1−P 第1パッド
PD2−P 第2パッド
PDA パッド領域
PDA1、PDA2 (第1、第2)パッド領域
PDL 画素定義膜
PE 画素電極
P−I 第2パッド(入力パッド)
PL−G、PL−D (第1、第2)補助信号ライン
PX、PX11〜PXnm 画素
PXA 発光領域
S−1 第1接着層
S−2 ベース層
S−3 第2接着層
SC 信号制御部
SCL 半導体層
SE 出力電極
SE1、SE2 (第1、第2)出力電極
SL−F 信号ライン
SLM シーラント
SM1、SM2、SM3 (第1、第2、第3)シーリング部材
SM1−I、SM2−I 内側シーリング部材
SM2−I1、SM2−I2 (第1、第2)内側シーリング部材
SM1−IP1、SM1−IP2、SM1−IP3 (第1、第2、第3)部分
SM1−P 予備シーリング部材
SM1−O、SM2−O 外側シーリング部材
SM1−O1、SM1−O2 (第1、第2)外側シーリング部材
SM1−OP1、SM1−OP2、SM1−OP3 (第1、第2、第3)部分
SR−F ソルダーレジスト層
SS シーラントサプライヤー
STL ストレージライン
T1 スイッチングトランジスタ
T2 駆動トランジスタ
TR トランジスタ



Claims (20)

  1. 絶縁層、第1方向に整列されて前記絶縁層から露出された第1パッド、及び前記第1方向と交差する第2方向に前記第1パッドから離隔して配置され、前記第1方向に整列されて前記絶縁層から露出された第2パッドを有するディスプレイパネルと、
    メイン回路基板と、
    前記第1パッド及び前記メイン回路基板に電気的に連結された第1連結回路基板と、
    前記ディスプレイパネルのエッジから前記第1パッドよりも遠くに離隔された前記第2パッド及び前記メイン回路基板に電気的に連結され、前記第1連結回路基板の上側に配置された第2連結回路基板と、
    前記第1連結回路基板と前記第2連結回路基板との間に配置され、前記第1連結回路基板と前記絶縁層との間の第1ギャップをシーリングする第1シーリング部材と、
    前記第2連結回路基板と前記絶縁層との間の第2ギャップをシーリングする第2シーリング部材と、を備えることを特徴とするディスプレイ装置。
  2. 前記第2シーリング部材は、シリコーン樹脂を含むことを特徴とする請求項1に記載のディスプレイ装置。
  3. 前記第1シーリング部材は、
    前記第1連結回路基板に接着される第1接着層と、
    前記第1接着層上に配置されたベース層と、
    前記ベース層上に配置され、前記第2連結回路基板に接着される第2接着層と、を含むことを特徴とする請求項1に記載のディスプレイ装置。
  4. 前記ベース層は、シリコーン樹脂を含むことを特徴とする請求項3に記載のディスプレイ装置。
  5. 前記第1シーリング部材及び前記第2シーリング部材は、同一の物質を含むことを特徴とする請求項1に記載のディスプレイ装置。
  6. 前記第2シーリング部材は、前記第1シーリング部材よりも大きい厚さを有することを特徴とする請求項5に記載のディスプレイ装置。
  7. 前記第1シーリング部材は、前記第1連結回路基板のエッジのうちの前記ディスプレイパネルに重畳する領域をカバーすることを特徴とする請求項1に記載のディスプレイ装置。
  8. 前記第1連結回路基板に実装された第1駆動チップと、
    前記第2連結回路基板に実装された第2駆動チップと、をさらに含むことを特徴とする請求項1に記載のディスプレイ装置。
  9. 前記第1連結回路基板の前記第1駆動チップに重畳する部分の前記第1方向の幅は、前記第1連結回路基板の前記第1パッドに重畳する部分の前記第1方向の幅よりも小さいことを特徴とする請求項8に記載のディスプレイ装置。
  10. 前記第1連結回路基板と前記絶縁層との間に配置されて、前記第1連結回路基板と前記絶縁層とを結合し、前記第1パッドよりも前記ディスプレイパネルのエッジに、より隣接した第3シーリング部材をさらに含むことを特徴とする請求項1に記載のディスプレイ装置。
  11. 互いに異なるパッド行をなす第1パッド行及び第2パッド行が配置された第1パッド領域、並びに互いに異なるパッド行を成す第3パッド行及び第4パッド行が配置された第2パッド領域を有するディスプレイ基板と、
    メイン回路基板と、
    前記第1パッド領域と前記メイン回路基板とを連結し、前記第1パッド行に電気的に接続された第1連結回路基板と、
    前記第1パッド領域と前記メイン回路基板とを連結し、前記第2パッド行に電気的に接続され、前記第1連結回路基板の上側に配置された第2連結回路基板と、
    前記第2パッド領域と前記メイン回路基板とを連結し、前記第3パッド行に電気的に接続された第3連結回路基板と、
    前記第2パッド領域と前記メイン回路基板とを連結し、前記第4パッド行に電気的に接続され、前記第3連結回路基板の上側に配置された第4連結回路基板と、
    前記第1連結回路基板と前記第2連結回路基板との間に配置され、前記第1連結回路基板と前記第1パッド領域との間のギャップをシーリングする第1外側シーリング部材と、
    前記第3連結回路基板と前記第4連結回路基板との間に配置され、前記第3連結回路基板と前記第2パッド領域との間のギャップをシーリングする第2外側シーリング部材と、を備えることを特徴とするディスプレイ装置。
  12. 前記第1外側シーリング部材と前記第2外側シーリング部材とは、離隔されていることを特徴とする請求項11に記載のディスプレイ装置。
  13. 前記第1外側シーリング部材と前記第2外側シーリング部材とは、互いに連結されて外側シーリング部材を定義することを特徴とする請求項11に記載のディスプレイ装置。
  14. 前記外側シーリング部材の前記第1外側シーリング部材と前記第2外側シーリング部材とを連結する連結部分は、前記第1外側シーリング部材よりも大きい厚さを有することを特徴とする請求項13に記載のディスプレイ装置。
  15. 前記第2連結回路基板と前記第1パッド領域との間のギャップをシーリングする第1内側シーリング部材と、
    前記第4連結回路基板と前記第2パッド領域との間のギャップをシーリングする第2内側シーリング部材と、をさらに含むことを特徴とする請求項11に記載のディスプレイ装置。
  16. 前記第1内側シーリング部材と前記第2内側シーリング部材とは、互いに連結されて内側シーリング部材を定義することを特徴とする請求項15に記載のディスプレイ装置。
  17. 前記内側シーリング部材の前記第1内側シーリング部材と前記第2内側シーリング部材とを連結する連結部分は、前記第1内側シーリング部材と同一の厚さを有することを特徴とする請求項16に記載のディスプレイ装置。
  18. 異方性導電フィルムをさらに含み、
    前記異方性導電フィルムは、前記第1パッド行と前記第1連結回路基板との間、前記第2パッド行と前記第2連結回路基板との間、前記第3パッド行と前記第3連結回路基板との間、及び前記第4パッド行と前記第4連結回路基板との間にそれぞれ配置されることを特徴とする請求項11に記載のディスプレイ装置。
  19. 前記異方性導電フィルムは、前記第1パッド行と前記第1連結回路基板との間に配置され、前記第3パッド行と前記第3連結回路基板との間に配置されることを特徴とする請求項11に記載のディスプレイ装置。
  20. 異なるパッド行に配置された第1パッド及び第2パッドが配置されたパッド領域を含むディスプレイパネルを提供する段階と、
    前記第2パッドよりも前記ディスプレイパネルのエッジに、より隣接した前記第1パッドと第1連結回路基板とを電気的に接続する段階と、
    前記第2パッドと第2連結回路基板とを電気的に接続する段階と、を有し、
    前記第2パッドと第2連結回路基板とを電気的に接続する段階は、
    前記第2パッドと前記第2パッドに対応する前記第2連結回路基板のパッドとの間に導電性接着部材を配置する段階と、
    前記第1連結回路基板と前記第2連結回路基板との間に予備シーリング部材を配置する段階と、
    ヒーティングブロック(heating block)により前記第2連結回路基板上で前記導電性接着部材と前記予備シーリング部材とを加圧する段階と、を含むことを特徴とするディスプレイ装置の製造方法。
JP2019164011A 2018-09-10 2019-09-09 ディスプレイ装置およびその製造方法 Active JP7458725B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180107917A KR102562291B1 (ko) 2018-09-10 2018-09-10 표시장치 및 그 제조방법
KR10-2018-0107917 2018-09-10

Publications (2)

Publication Number Publication Date
JP2020042271A true JP2020042271A (ja) 2020-03-19
JP7458725B2 JP7458725B2 (ja) 2024-04-01

Family

ID=67902346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019164011A Active JP7458725B2 (ja) 2018-09-10 2019-09-09 ディスプレイ装置およびその製造方法

Country Status (6)

Country Link
US (1) US11160176B2 (ja)
EP (1) EP3620851B1 (ja)
JP (1) JP7458725B2 (ja)
KR (1) KR102562291B1 (ja)
CN (1) CN110888275A (ja)
TW (1) TWI830776B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210145025A (ko) * 2020-05-22 2021-12-01 삼성디스플레이 주식회사 전자 장치
CN111725265B (zh) * 2020-05-29 2022-05-31 武汉天马微电子有限公司 显示模组和显示装置
KR20220034295A (ko) 2020-09-10 2022-03-18 삼성디스플레이 주식회사 표시장치
CN112581860A (zh) * 2020-12-30 2021-03-30 广东湾区智能终端工业设计研究院有限公司 一种背光模组及其制备方法、显示装置
CN114509902B (zh) * 2022-01-27 2023-01-31 绵阳惠科光电科技有限公司 阵列基板及其制备方法、显示面板及显示装置
CN114220825B (zh) * 2022-02-22 2022-08-23 上海天马微电子有限公司 发光驱动基板、发光面板及显示装置
CN117374205A (zh) * 2022-06-30 2024-01-09 群创光电股份有限公司 电子装置及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008116956A (ja) * 2006-10-31 2008-05-22 Samsung Sdi Co Ltd プラズマディスプレイ装置
JP2012194326A (ja) * 2011-03-16 2012-10-11 Seiko Epson Corp 電気光学基板の製造方法、および製造装置
JP2014010377A (ja) * 2012-07-02 2014-01-20 Seiko Epson Corp 電気光学モジュール、電気光学モジュールの製造方法、および電子機器
WO2016051681A1 (ja) * 2014-09-30 2016-04-07 株式会社Joled 表示パネル、表示パネルの製造方法、およびフレキシブルプリント基板
WO2016132435A1 (ja) * 2015-02-16 2016-08-25 堺ディスプレイプロダクト株式会社 回路装置及び表示装置
JP2016200728A (ja) * 2015-04-10 2016-12-01 三菱電機株式会社 電気光学表示装置
US20180068992A1 (en) * 2016-09-06 2018-03-08 Samsung Display Co., Ltd. Display device
JP2018128499A (ja) * 2017-02-06 2018-08-16 セイコーエプソン株式会社 電気光学装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007086162A (ja) 2005-09-20 2007-04-05 Citizen Watch Co Ltd 液晶パネル
KR100918052B1 (ko) 2008-03-07 2009-09-22 삼성에스디아이 주식회사 플라즈마 디스플레이 장치
KR101722402B1 (ko) 2009-01-09 2017-04-04 삼성디스플레이 주식회사 광원 유닛 및 그를 포함하는 표시 장치
JP5796309B2 (ja) * 2011-03-15 2015-10-21 セイコーエプソン株式会社 電気光学装置及び電子機器
KR102212323B1 (ko) 2014-02-10 2021-02-04 삼성디스플레이 주식회사 표시 장치
KR20150111456A (ko) * 2014-03-24 2015-10-06 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102636061B1 (ko) 2016-11-01 2024-02-14 삼성디스플레이 주식회사 표시 장치
KR102468327B1 (ko) 2018-01-22 2022-11-18 삼성디스플레이 주식회사 표시 장치
KR102536655B1 (ko) 2018-02-08 2023-05-26 삼성디스플레이 주식회사 표시 장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008116956A (ja) * 2006-10-31 2008-05-22 Samsung Sdi Co Ltd プラズマディスプレイ装置
JP2012194326A (ja) * 2011-03-16 2012-10-11 Seiko Epson Corp 電気光学基板の製造方法、および製造装置
JP2014010377A (ja) * 2012-07-02 2014-01-20 Seiko Epson Corp 電気光学モジュール、電気光学モジュールの製造方法、および電子機器
WO2016051681A1 (ja) * 2014-09-30 2016-04-07 株式会社Joled 表示パネル、表示パネルの製造方法、およびフレキシブルプリント基板
WO2016132435A1 (ja) * 2015-02-16 2016-08-25 堺ディスプレイプロダクト株式会社 回路装置及び表示装置
JP2016200728A (ja) * 2015-04-10 2016-12-01 三菱電機株式会社 電気光学表示装置
US20180068992A1 (en) * 2016-09-06 2018-03-08 Samsung Display Co., Ltd. Display device
JP2018128499A (ja) * 2017-02-06 2018-08-16 セイコーエプソン株式会社 電気光学装置

Also Published As

Publication number Publication date
TWI830776B (zh) 2024-02-01
TW202036127A (zh) 2020-10-01
KR20200029683A (ko) 2020-03-19
US20200084899A1 (en) 2020-03-12
CN110888275A (zh) 2020-03-17
EP3620851A1 (en) 2020-03-11
EP3620851B1 (en) 2021-08-04
KR102562291B1 (ko) 2023-08-02
US11160176B2 (en) 2021-10-26
JP7458725B2 (ja) 2024-04-01

Similar Documents

Publication Publication Date Title
JP7458725B2 (ja) ディスプレイ装置およびその製造方法
KR102636836B1 (ko) 표시 장치
US10325969B2 (en) Display panel, fabrication method and display apparatus
KR102625721B1 (ko) 플렉서블 디스플레이 패널을 갖는 전자 디바이스
CN107833978B (zh) 一种显示器件
KR102675031B1 (ko) 표시장치
US11112638B2 (en) Panel and method for manufacturing panel with minimal border area
KR20200097832A (ko) 표시장치
KR102721121B1 (ko) 표시모듈 및 이를 포함하는 표시장치
KR20150146349A (ko) 터치 스크린 및 그 제조 방법
KR20240136900A (ko) 표시 장치
KR102339969B1 (ko) 칩-온-필름 회로 및 그를 포함하는 플렉서블 표시장치
US20100261012A1 (en) Flexible Display Panel and Method of Manufacturing the same
KR20200101551A (ko) 표시장치
EP3852162A1 (en) Display device and method of fabricating the same
KR102286450B1 (ko) 표시 장치 및 그 제조방법
KR20200115757A (ko) 회로기판 및 이의 제조방법
KR20210000778A (ko) 표시 장치
US20180045994A1 (en) Liquid crystal display
US11538896B2 (en) Display device
KR101993261B1 (ko) 액정 디스플레이 장치와 이의 제조방법
JP2018025604A (ja) 表示装置
KR20210010713A (ko) 표시 장치
KR20210109087A (ko) 표시 장치
JP2009186706A (ja) 電気光学装置の製造方法、電気光学装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220720

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230328

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240319

R150 Certificate of patent or registration of utility model

Ref document number: 7458725

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150