JP2019175936A - 積層セラミック電子部品 - Google Patents

Abstract

【課題】たとえば高電圧または高電流により短絡現象が発生した後に、そのコンデンサに電流を流しても絶縁性を維持することができる積層セラミックコンデンサなどの積層セラミック電子部品を提供すること。【解決手段】誘電体層１０と内部電極層１２とが交互に積層されて形成された素子本体４を有する積層セラミック電子部品である。内部電極層１２は、銅および／または銀を主成分として含む。誘電体空隙率が内部電極空隙率よりも小さい。【選択図】図１

Description

本発明は、たとえば積層セラミックコンデンサなどの積層セラミック電子部品に関する。

たとえば下記の特許文献１にも示すように、誘電体層が主としてチタン酸バリウムから成り、内部電極層が主としてニッケルから成る積層セラミックコンデンサが知られている。このような積層セラミックコンデンサは、様々な用途に用いられている。そして、誘電体層と内部電極層の積層体から成る素子本体の内部には、空隙が少ないほどよいと考えられてきた。

特開２０１４−０５３５８９号公報

ところが、特に、内部電極層が主としてニッケルから成る積層セラミックコンデンサにおいて、たとえば高電圧または機械的応力により短絡現象が発生した後に、そのコンデンサに電流を流すと、コンデンサが発熱して実装基板を加熱するおそれがあることが、本発明者により見出された。

本発明は、このような実状に鑑みてなされ、その目的は、たとえば高電圧または高電流により短絡現象が発生した後に、そのコンデンサに電流を流しても絶縁性を維持することができる積層セラミックコンデンサなどの積層セラミック電子部品を提供することである。

上記目的を達成するために、本発明に係る積層セラミック電子部品は、
誘電体層と相互に極性が異なる内部電極層とが交互に積層されて形成された素子本体を有する積層セラミック電子部品であって、
前記内部電極層は、銅および／または銀を主成分として含み、
前記誘電体層の任意の一層の厚み方向の略中心を通って前記誘電体層の長手方向に沿う誘電体線分の所定長さに対する前記誘電体線分上の空隙の長さの割合を示す誘電体空隙率が、前記内部電極層の任意の一層の厚み方向の略中心を通って前記内部電極層の長手方向に沿う内部電極線分の所定長さに対する前記内部電極線分上の空隙の長さの割合を示す内部電極空隙率よりも小さいことを特徴とする。

本発明に係る積層セラミック電子部品では、内部電極層は、銅または銀を主成分として含む。また、誘電体空隙率が内部電極空隙率よりも小さい。

このような条件を満足することで、本発明の積層セラミック電子部品では、たとえば高電圧または機械的応力により短絡現象が発生した後に、その電子部品に電流を流すことで絶縁性を復帰させる（自己修復特性）ことができる。このため、短絡現象が発生した電子部品に再び電流を流したとしても、絶縁性が確保されているため、発熱するおそれが少ない。

なお、短絡現象が発生した電子部品に再び電流を流すことで、絶縁性が復帰するのは、次に示す理由であると考えられる。すなわち、上記の条件が満足される場合には、内部電極層の短絡が生じた部分に電流が再度流れることで、内部電極が融解して飛散し、絶縁性が復帰すると考えられる。また、誘電体層に空隙が多いと再び電流を流した際に、内部電極が融けて誘電体層に存在する空隙を伝って、逆の極性の内部電極層と接続して短絡現象が発生する可能性がある。これに対して、本発明の積層セラミック電子部品は、内部電極層にも所定の空隙が存在し、なおかつ誘電体層の空隙が制限されている。具体的には、誘電体空隙率が内部電極空隙率よりも小さい。このため、内部電極が融解した際に、融けた内部電極が誘電体層を伝わらずに内部電極層に留まることができる。このため、自己修復が起こり易くなると考えられる。

好ましくは、誘電体層は、チタン酸バリウムを含む主成分と、ホウ素酸化物および／またはリチウム酸化物を含む副成分とを有する。このように構成することで、誘電体層の低温焼結が可能となり、銅を内部電極とした積層セラミック電子部品を作製し易くなる。

好ましくは、前記誘電体空隙率は、前記内部電極空隙率の０．７倍以下である。このように構成することで、短絡後に絶縁性が復帰しやすい。

好ましくは、前記所定長さは１０〜５０μｍである。

図１は本発明の一実施形態に係る積層セラミックコンデンサの概略断面図である。 図２は図１に示す積層セラミックコンデンサにおける内部電極層と誘電体層の積層構造の拡大断面写真を模式化した概略図である。 図３Ａは図２に示す空隙の拡大図である。 図３Ｂは図２に示す空隙の拡大図である。

以下、本発明を、図面に示す実施形態に基づき説明する。

積層セラミックコンデンサの全体構成
まず、本発明に係る積層セラミック電子部品の一実施形態として、積層セラミックコンデンサの全体構成について説明する。

図１に示すように、本実施形態に係る積層セラミックコンデンサ２は、素子本体４と、第１端子電極６と第２端子電極８とを有する。素子本体４は、誘電体層１０と、内部電極層１２とを有し、誘電体層１０の間に、内部電極層１２が交互に積層してある。

誘電体層１０と、内部電極層１２とが交互に積層される部分が内装領域（容量領域）である。素子本体４は、その積層方向の両端面に、外装領域を有する。外装領域は、内装領域を構成する誘電体層１０よりも厚い誘電体層で構成してある。

交互に積層される一方の内部電極層１２は、素子本体４のＸ軸方向第１端部の外側に形成してある第１端子電極６の内側に対して電気的に接続してある。また、交互に積層される他方の内部電極層１２は、素子本体４のＸ軸方向第２端部の外側に形成してある第２端子電極８の内側に対して電気的に接続してある。

容量領域を構成する誘電体層１０および外装領域を構成する誘電体層の材質は、同じでも異なっていても良く、特に限定されず、たとえばＡＢＯ_３ などのペロブスカイト構造の誘電体材料で構成される。ＡＢＯ_３ において、Ａは、たとえばＣａ，Ｂａ，Ｓｒなどの少なくとも一種、Ｂは、Ｔｉ，Ｚｒなどの少なくとも一種である。Ａ／Ｂのモル比は、特に限定されず、０．９８０〜１．２００である。

特に好ましくは、内側誘電体層１０は、チタン酸バリウム（ＢａＴｉＯ₃ ）を含む主成分と、ホウ素酸化物および／またはリチウム酸化物を含む副成分とを有する。ホウ素酸化物としては、Ｂ_２ Ｏ_３ が例示され、リチウム酸化物としては、Ｌｉ_２ Ｏが例示される。

主成分であるチタン酸バリウムは、たとえば組成式Ｂａ_ｍ ＴｉＯ_２＋ｍ で表され、組成式中のｍが０．９９５≦ｍ≦１．１００であり、ＢａとＴｉとの比が０．９９５≦Ｂａ／Ｔｉ≦１．１００である。

主成分であるチタン酸バリウム１００モルに対して、副成分としてのホウ素酸化物は、好ましくは２．５〜２０モルの範囲で誘電体層１０に含まれることが好ましい。あるいは、主成分であるチタン酸バリウム１００モルに対して、副成分としてのリチウム酸化物は、好ましくは２．５〜２０モルの範囲で誘電体層１０に含まれることが好ましい。

誘電体層１０に含まれてもよいその他の副成分としては、たとえば下記の副成分が例示される。ＭｇＯ、ＣａＯ、ＳｒＯ、ＢａＯから選択される少なくとも１種、あるいは、ＳｉＯ_２、Ａｌ_２Ｏ_３から選択される少なくとも１種、あるいは、ＭｎＯ、Ｃｒ_２Ｏ_３、Ｖ_２Ｏ_５から選択される少なくとも一種、あるいは、Ｒの酸化物（Ｒ_２Ｏ_３）（ＲはＹ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕから選択される少なくとも一種）などが例示される。これらのその他の副成分は、チタン酸バリウム１００モルに対して、たとえば０〜１０モル、好ましくは１〜５モルの範囲で含まれていてもよい。

内部電極層１２は、銅（Ｃｕ）および／または銀（Ａｇ）を主成分として含む。「銅（Ｃｕ）および／または銀（Ａｇ）を主成分として含む」とは、それらの金属を含む合金を主成分として含んでもよいという趣旨である。また、「主成分として含む」とは、内部電極層１２において、銅、銀、またはそれらの合金の含有割合が、８０重量％以上であるという趣旨である。内部電極層１２には、銅または銀またはそれらの合金以外の元素が含まれていてもよい。

なお、銅（Ｃｕ）および／または銀（Ａｇ）を含む合金としては、特に限定されないが、Ａｇ−Ｐｄ合金などが例示される。

端子電極６および８の材質も特に限定されないが、通常、Ｎｉ，Ｐｄ，Ａｇ，Ａｕ，Ｃｕ，Ｐｔ，Ｒｈ，Ｒｕ，Ｉｒ等の少なくとも１種、またはそれらの合金を用いることができる。通常は、Ｃｕ，Ｃｕ合金、ＮｉまたはＮｉ合金等や、Ａｇ，Ｐｄ、Ａｇ−Ｐｄ合金、Ａｇ−Ｐｄ−Ｎｉ合金等が使用される。また、端子電極６および８は、それぞれ多層電極で構成してあってもよい。

たとえば端子電極６および８は、それぞれ、素子本体４に接する内側から、銅ペースト焼付け電極膜とニッケルメッキ膜とスズメッキ膜との三層構造を含んでもよく、銅ペースト焼付け電極膜と銀を主成分とする焼付け電極膜の２層構造を含んでもよい。あるいは、端子電極６および８は、それぞれ、樹脂と金属粒子で構成される樹脂電極膜を含んでもよい。

積層セラミックコンデンサ２の形状やサイズは、目的や用途に応じて適宜決定すればよい。積層セラミックコンデンサ２が直方体形状の場合は、通常、Ｘ軸方向寸法は、０．４〜５．７ｍｍであるが、本実施形態では、好ましくは１〜３．２ｍｍである。

積層セラミックコンデンサ２の高さ寸法（Ｚ軸方向寸法）は、誘電体層１０および内部電極層１２の積層数などにより変化するが、一般的には、０．２〜３．２ｍｍであるが、本実施形態では、好ましくは０．５〜２．５ｍｍである。また、積層セラミックコンデンサ２のＹ軸方向寸法は、一般的には、０．２〜５．０ｍｍであるが、本実施形態では、好ましくは０．５〜２．５ｍｍである。

なお、図１では、図示の容易化のために、端子電極６および８の厚みを、実際よりも厚めに描いてあるが、実際には、それぞれ１０〜５０μｍ程度であり、Ｘ軸方向寸法に比較してきわめて薄い。また、図面において、Ｘ軸、Ｙ軸およびＺ軸は、相互に垂直であり、Ｚ軸が、誘電体層１０および内部電極層１２の積層方向に一致し、Ｘ軸が、端子電極６および８の向き合う方向に一致する。

各誘電体層１０の厚みは、数μｍ〜数十μｍのものが一般的であるが、本実施形態では、好ましくは０．５〜２μｍである。また、内部電極層１２の厚みは、好ましくは０．７〜３μｍである。

図２に示すように、本実施形態では、図１に示す積層セラミックコンデンサ２の断面写真（Ｚ軸に平行な断面）を撮像した場合に、たとえば（１０〜５０μｍ）×（１０〜５０）μｍの撮像範囲内で、内部電極層１２の横断面に、以下の特徴が表れる。すなわち、各内部電極層１２は、横断面において、Ｘ軸およびＹ軸の平面に全て連続しているわけではなく、複数の電極不存在領域１２ｂを介して断続的に表れる電極存在領域１２ａにより構成される。電極存在領域１２ａでは、内部電極層１２を構成する導電性粒子がＸ軸およびＹ軸の平面方向に連続している。

すなわち、本実施形態では、内部電極層１２と略垂直方向に素子本体４を切断して切断面を観察した場合に、内部電極層１２では、長手方向（Ｘ軸方向またはＹ軸方向またはこれらの中間の方向）に沿って所定長さＸ０の範囲内に、電極存在領域１２ａと、電極不存在領域１２ｂとが交互に配置されており、電極不存在領域１２ｂが２以上で存在する。

電極不存在領域１２ｂは、切断面において、内部電極層１２の長手方向に沿って断続的に現れ、導電性粒子が存在しない領域である。このように構成することで、積層セラミックコンデンサ２が短絡した後に絶縁性が復帰しやすいと共に、初期静電容量（短絡前の静電容量）も大きくできる。

上記の観点から、本実施形態では、好ましくは、内部電極層１２では、長手方向に沿って所定長さＸ０の範囲内に、電極不存在領域１２ｂが２〜５個の範囲で存在する。

電極不存在領域１２ｂは、誘電体層１０を構成する誘電体粒子により隣接する誘電体層同士が接続している領域と、誘電体粒子も導電性粒子も存在しない空隙（ボイド）２０が存在している領域とを有する。なお、空隙２０は、誘電体層１０にも存在する。また、内部電極層１２の内部に、誘電体粒子１０ａが内包されていてもよい。

電極不存在領域１２ｂは、各内部電極層１２において、Ｘ軸方向またはＹ軸方向またはその間の平面方向に連続して形成されるわけではなく、内部電極層１２の平面（Ｘ−Ｙ軸平面）に、島状に表れる。したがって、各内部電極層１２の電極存在領域１２ａは、いずれかの横断面（切断面）で接続してあり、全体的に見れば、図１に示すように、Ｘ軸方向およびＹ軸方向に連続している。電極不存在領域１２ｂのＸ軸方向幅またはＹ軸方向幅（あるいはＸ軸とＹ軸との中間方向の幅）は、内部電極層１２の厚みの１〜１０倍程度である。

本実施形態では、図２に示すように、内部電極層１２と略垂直方向に素子本体４を切断して切断面を観察した場合に、誘電体層１０の任意の一層の厚み方向（Ｚ軸方向）の略中心を通って誘電体層１０の長手方向（Ｘ軸方向またはＹ軸方向またはこれらの中間の方向）に沿う誘電体線分Ｘ１を引く。そして誘電体線分の所定長さＸ０に対する誘電体線分上の空隙の長さの割合を誘電体空隙率とする。

また、図２に示すように、内部電極層１２の任意の一層の厚み方向（Ｚ軸方向）の略中心を通って内部電極層１２の長手方向（Ｘ軸方向またはＹ軸方向またはこれらの中間の方向）に沿う内部電極線分Ｘ２を引く。そして内部電極線分の所定長さＸ０に対する内部電極線分上の空隙の長さの割合を内部電極空隙率とする。本実施形態では、誘電体空隙率は内部電極空隙率よりも小さい。

本発明者は、積層セラミックコンデンサ２などの電子部品において、鋭意検討した結果、内部電極層１２は、銅または銀を主成分として含み、誘電体空隙率は内部電極空隙率よりも小さいという条件を満足することで以下の効果が得られることを見出し、本発明を完成させるに至った。すなわち、高電圧または機械的応力により短絡現象が発生した後に、その積層セラミックコンデンサ２の第１端子電極６と第２端子電極８の間に電流（定格電流）を流すことにより、絶縁性を復帰させることができる。このため、短絡現象が発生した積層セラミックコンデンサ２に再び電流を流したとしても、絶縁性が確保され、発熱するおそれが少ない。

上記の観点から、誘電体空隙率は、内部電極空隙率の０．７倍以下であることが好ましく、より好ましくは、０．０２〜０．７倍である。

なお、誘電体空隙率は、たとえば容量領域における任意の９カ所の切断面（一カ所が５０μｍ×５０μｍの断面視野）を観察し、各視野に表れる誘電体層１０の各層の誘電体空隙率を求め、それらの平均を求めて得られる。

誘電体線分Ｘ１は、誘電体層１０の任意の一層の厚み方向の略中心を通って誘電体層１０の長手方向に沿う。また、内部電極線分Ｘ２は、内部電極層１２の任意の一層の厚み方向の略中心を通って内部電極層１２の長手方向に沿う。誘電体層１０の任意の一層の厚み方向の略中心および内部電極層１２の任意の一層の厚み方向の略中心は、たとえば以下の方法により決定される。

まず、所定長さＸ０における各内部電極層１２の最大凸部を通って内部電極層１２の長手方向に沿う補助線を引く。次に、誘電体層１０を挟む２つの補助線の距離を誘電体層１０の厚みとし、その厚みを基に、誘電体層１０の一層の厚み方向の略中心を決定する。また、内部電極層１２を挟む２つの補助線の距離を内部電極層１２の厚みとし、その厚みを基に、内部電極層１２の一層の厚み方向の略中心を決定する。

図３Ａに図２の空隙２０の拡大図を示す。誘電体線分Ｘ１上の空隙２０の長さは、空隙２０の周縁と誘電体線分Ｘ１との一方の交点から、空隙２０の周縁と誘電体線分Ｘ１との他方の交点までの長さであり、図３ＡにおいてＸｄで示される長さである。

所定長さＸ０において、誘電体線分Ｘ１の誘電体空隙率は、（誘電体層一層あたりの誘電体線分Ｘ１上の空隙の長さの合計）／Ｘ０の式で求められる。なお、誘電体線分Ｘ１上にはない空隙は誘電体空隙率を求めるための式に考慮されない。

内部電極空隙率も、たとえば容量領域における任意の９カ所の切断面（一カ所が５０μｍ×５０μｍの断面視野）を観察し、各視野に表れる内部電極層１２の各層の内部電極空隙率を求め、それらの平均を求めて得られる。

図３Ｂに図２の空隙２０の拡大図を示す。内部電極線分Ｘ２上の空隙２０の長さは、空隙２０の周縁と内部電極線分Ｘ２との一方の交点から、空隙２０の周縁と内部電極線分Ｘ２との他方の交点までの長さであり、図３ＢにおいてＸｅで示される長さである。

所定長さＸ０において、内部電極線分Ｘ２の内部電極空隙率は、（内部電極層一層あたりの内部電極線分Ｘ２上の空隙の長さの合計）／Ｘ０の式で求められる。なお、内部電極線分Ｘ２上にはない空隙は内部電極空隙率を求めるための式に考慮されない。

所定長さＸ０は、特に限定されないが、好ましくは１０〜５０μｍである。

なお、短絡現象が発生した積層セラミックコンデンサ２に再び電流を流すことで、絶縁性が復帰するのは、次に示す理由であると考えられる。すなわち、上記の条件が満足される場合には、内部電極層１２の短絡が生じた部分に電流が再度流れることで、内部電極が融解して飛散し、絶縁性が復帰すると考えられる。また、誘電体層１０に空隙が多いと再び電流を流した際に、内部電極が融けて誘電体層１０に存在する空隙２０を伝って、逆の極性の内部電極層１２と接続して短絡現象が発生する可能性がある。これに対して、本実施形態の積層セラミックコンデンサ２は、内部電極層１２にも所定の空隙２０が存在し、なおかつ誘電体層１０の空隙が制限されている。具体的には、誘電体空隙率が内部電極空隙率よりも小さい。このため、内部電極が融解した際に、融けた内部電極が誘電体層１０を伝わらずに内部電極層１２に留まることができる。このため、自己修復が起こり易くなると考えられる。

短絡現象を発生させる高電圧としては、特に限定されないが、その積層セラミックコンデンサ２における定格電圧（１０〜６３０Ｖ）の２．５倍以上の電圧である。

また、本実施形態では、図１に示す内部電極層１２の積層方向（Ｚ軸方向）の中央部に比較して、積層方向の最外層での内部電極層１２の長手方向（Ｘ軸方向またはＹ軸方向またはこれらの中間の方向）に沿って所定長さＸ０の範囲内での電極不存在領域１２ｂの数が大きい。たとえば積層方向の中央部での電極不存在領域の数をＥｃとし、積層方向の最外層での電極不存在領域の数をＥｅとした場合に、Ｅｃ／Ｅｅは、好ましくは、１より小さく、さらに好ましくは０．２〜０．８である。

積層方向の最外層では、積層方向の中央部に比較して、内部電極層１２同士の短絡が生じやすい。そこで、積層方向の最外層での内部電極層１２の電極不存在領域の数を大きくすることで、積層方向の最外層での内部電極層１２の間で短絡を生じた場合、そこでの絶縁復帰を生じさせやすくできる。積層方向の中央部に位置する内部電極層１２では、比較的に電極不存在領域の数を小さくすることで、初期静電容量を大きくすることができる。

さらに本実施形態では、図２に示すように、内部電極層１２の電極存在領域１２ａには、チタン酸バリウムを主成分とする誘電体粒子１０ａが含まれている。このように構成することで、短絡後に絶縁性が復帰しやすい。また本実施形態では、内部電極層１２の電極不存在領域１２ｂには、空隙２０が含まれている。このように構成することで、短絡後に絶縁性が復帰しやすい。さらに本実施形態では、誘電体層１０にも空隙２０が含まれている。

空隙２０の大きさは、特に限定されないが、好ましくは０．２〜３μｍの断面積換算径である。なお、断面積換算径とは、断面においての空隙２０の断面積を測定し、その断面積を持つ円の直径に換算したサイズである。

本実施形態では、内部電極層１２の積層方向の中央部に比較して、積層方向の最外層での内部電極層１２に含まれる空隙２０の面積比率が大きい。たとえば積層方向の中央部での内部電極層１２の面積に対する空隙２０の面積比率をＶｃとし、積層方向の最外層での内部電極層１２の面積に対する空隙２０の面積比率をＶｅとした場合に、Ｖｃ／Ｖｅは、好ましくは、１より小さく、さらに好ましくは０．２〜０．８である。このように構成することで、短絡後に絶縁性が復帰しやすい。その理由としては、積層方向の最外層での内部電極層１２に含まれる空隙の面積比率が大きいと、熱が素子本体４の外に逃げ難くなるためではないかと考えられる。

本実施形態では、内部電極層１２と略垂直に素子本体４を切断して切断面を観察した場合に、外装領域に含まれる空隙２０の面積割合を示す外装空隙率ＲＳｅが、容量領域に含まれる空隙２０の面積割合を示す容量空隙率ＲＳｃよりも大きい。ＲＳｅ／ＲＳｃは、１より大きく、好ましくは、１．１〜２である。ＲＳｅ／ＲＳｃが小さすぎると、本実施形態の作用効果が小さく、大きすぎると、外装領域により容量領域の保護を十分に図れないおそれがある。

なお、外装空隙率ＲＳｅは、外装領域における任意の９カ所の断面（一カ所が５０μｍ×５０μｍの断面視野）を観察し、空隙２０の各断面視野における面積割合を求め、それらの平均として求める。また、容量空隙率ＲＳｃは、容量領域における任意の９カ所の断面（一カ所が５０μｍ×５０μｍの断面視野）を観察し、空隙２０の各断面視野における面積割合を求め、それらの平均として求める。容量領域では、空隙２０は、誘電体層１０および内部電極層１２の双方に表れるが、外装領域では、空隙２０は、誘電体層のみに表れる。

特に本実施形態では、図１に示す素子本体４の外表面に近い部分に位置する誘電体層１０に含まれるホウ素の含有量（Ｂｓ）が、素子本体４の中心部分に位置する誘電体層１０に含まれるホウ素の含有量（Ｂｃ）に比較して少ないことが好ましい。このように構成することで、端子電極６および８と素子本体４との接合強度が向上することや、外表面に含まれるホウ素が空気中の水分と反応して外表面の強度が低下してしまう不具合が発生しにくくなるなどの理由により、積層セラミックコンデンサ２の撓み強度あるいはクラック強度が向上する。なお、含有比率Ｂｓ／Ｂｃは、好ましくは０．５〜０．９５であり、この含有比率Ｂｓ／Ｂｃを適切に制御するには、素子本体４の脱バインダ時間、焼成時間、アニール時間などを制御すればよい。これらの時間が長いほど、含有比率Ｂｓ／Ｂｃが小さくなる傾向にある。

積層セラミックコンデンサの製造方法
次に、本発明の一実施形態としての積層セラミックコンデンサ２の製造方法について説明する。

まず、焼成後に図１に示す誘電体層１０を構成することになるグリーンシートを製造するために、誘電体層用ペーストを準備する。

誘電体層用ペーストは、通常、セラミック粉末と有機ビヒクルとを混練して得られた有機溶剤系ペースト、または水系ペーストで構成される。

セラミック粉末の原料としては、上述した誘電体層１０を構成することになる複合酸化物や酸化物となる各種化合物、たとえば炭酸塩、硝酸塩、水酸化物、有機金属化合物などから適宜選択され、混合して用いることができる。セラミック粉末の原料は、本実施形態では、平均粒子径が好ましくは０．０１〜１μｍ程度の粉体として用いられる。なお、グリーンシートをきわめて薄いものとするためには、グリーンシート厚みよりも細かい粉体を使用することが望ましい。

有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いるバインダは特に限定されず、アクリル、エチルセルロース等の通常の各種バインダから適宜選択すればよい。

また、用いる有機溶剤も特に限定されず、印刷法やシート法など、利用する方法に応じて、ターピネオール、ブチルカルビトール、アルコール、メチルエチルケトン、アセトン、トルエン等の各種有機溶剤から適宜選択すればよい。

誘電体層用ペースト中には、必要に応じて、各種分散剤、可塑剤、誘電体、副成分化合物、ガラスフリット、絶縁体などから選択される添加物が含有されていてもよい。

可塑剤としては、フタル酸ジオクチルやフタル酸ベンジルブチルなどのフタル酸エステル、アジピン酸、燐酸エステル、グリコール類などが例示される。

なお、誘電体原料１００重量部に対して、バインダは１０重量部未満であることが好ましい。これにより、誘電体空隙率が内部電極空隙率よりも小さくなる。

次いで、図１に示す内部電極層１２を形成するための内部電極層用ペーストを準備する。内部電極層用ペーストは、上記した各種導電性金属や合金からなる導電材、あるいは焼成後に上記した導電材となる各種酸化物、有機金属化合物、レジネート等と、上記した有機ビヒクルとを混練して調製する。なお、内部電極層用ペーストには、必要に応じて、共材としてセラミック粉末（たとえばチタン酸バリウム粉末）が含まれていても良い。共材は、焼成過程において導電性粉末の焼結を抑制する作用を奏する。

上記にて調整した誘電体層用ペーストおよび内部電極層用ペーストを使用して、図１に示すように、焼成後に誘電体層１０となるグリーンシートと、焼成後に内部電極層１２となる内部電極パターン層と、を交互に積層し、焼成後に内装領域となる内部積層体を製造する。そして、内部積層体を製造した後に、または、その前に、誘電体層用ペーストを使用して、焼成後に外装領域の誘電体層となるグリーンシートを形成する。

具体的には、まず、ドクターブレード法などにより、支持体としてのキャリアシート（たとえばＰＥＴフィルム）上に、グリーンシートを形成する。グリーンシートは、キャリアシート上に形成された後に乾燥される。

次いで、上記にて形成したグリーンシートの表面に、内部電極層用ペーストを用いて、内部電極パターン層を形成し、内部電極パターン層を有するグリーンシートを得る。そして、得られた内部電極パターン層を有するグリーンシートを交互に積層し、内部積層体を得る。なお、内部電極パターン層の形成方法としては、特に限定されないが、印刷法、転写法などが例示される。なお、接着層を介して内部電極パターン層を有するグリーンシートを積層してもよい。

外装領域の誘電体層となるグリーンシート（外側グリーンシート）は、内装領域となるグリーンシート（内側グリーンシート）と同様に、支持体としてのキャリアシート上に形成される。外側グリーンシートは、キャリアシート上に形成された後に乾燥される。

なお、外側グリーンシートに内部積層体を積層するかわりに、外側グリーンシートに直接に内側グリーンシートと内部電極パターン層とを交互に所定数積層してもよい。また、複数枚の内側グリーンシートと複数枚の内部電極パターン層とを交互に積層した積層体ユニットを予め作製しておき、それらを外側グリーンシートに所定数積層してもよい。

得られたグリーン積層体は、たとえば切断線に沿って所定の寸法に切断され、グリーンチップとする。グリーンチップは、固化乾燥により可塑剤が除去され固化される。固化乾燥後のグリーンチップは、メディアおよび研磨液とともに、バレル容器内に投入され、水平遠心バレル機などにより、バレル研磨される。バレル研磨後のグリーンチップは、水で洗浄され、乾燥される。

乾燥後のグリーンチップに対して、脱バインダ工程、焼成工程、必要に応じて行われるアニール工程を行うことにより、図１に示す素子本体４が得られる。なお、内部電極層１２となる内部電極パターン層に銅が含まれている場合には、焼成時の温度条件は、銅の融点１０８５°Ｃよりも低い温度、すなわち９００〜１０８０°Ｃで行われることが好ましい。また、内部電極層１２となる内部電極パターン層に銀が含まれている場合、焼成時の温度条件は、銀の融点９６２°Ｃより低い温度、すなわち、８００〜９６０°Ｃで行われることが好ましい。

焼成時の昇温速度は、２００℃／時間未満であることが好ましい。これにより、誘電体空隙率が内部電極空隙率よりも小さくなる。

このようにして得られた焼結体（素子本体４）には、バレル研磨等にて端面研磨を施し、端子電極用ペーストを焼きつけて端子電極６および８が形成される。そして、必要に応じ、端子電極６および８上にめっき等を行うことによりパッド層を形成する。なお、端子電極用ペーストは、上記した内部電極層用ペーストと同様にして調製すればよい。

このようにして製造された積層セラミックコンデンサ２は、ハンダ付や導電性接着剤等によりプリント基板上などに実装され、各種電子機器等に使用される。

なお、本実施形態では、誘電体空隙率が内部電極空隙率よりも小さくなるように調整されている。たとえば，焼成条件における昇温速度やバインダの量で，誘電体空隙率と内部電極空隙率をそれぞれ調整することができる。

なお、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。

たとえば、本発明の積層セラミック電子部品は、積層セラミックコンデンサに限らず、その他の積層型セラミック電子部品に適用することが可能である。その他の積層型セラミック電子部品としては、誘電体層が内部電極を介して積層される全ての電子部品であり、たとえばバンドパスフィルタ、積層三端子フィルタ、圧電素子、ＰＴＣサーミスタ、ＮＴＣサーミスタ、バリスタなどが例示される。

以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。

実施例１
まず、主原料の原料粉末として粒子径が０．０５〜１μｍのＢａＴｉＯ_３ 粉末を準備し、次にＭｇＣＯ_３ ，ＭｎＣＯ_３ ，Ｙ_２ Ｏ_３ ，Ｂ_２ Ｏ_３ を副成分として準備した。なお、副成分はあらかじめ予備解砕を行い、チタン酸バリウム原料の粒子径よりも小さい０．０３〜０．２μｍ程度に加工した。

次に上記で準備した各原料粉末を主原料１００モルに対して、ＭｇＣＯ_３ 粉末を０．５モル、ＭｎＣＯ_３ 粉末を０．２モル、Ｙ_２ Ｏ_３ 粉末を１．０モル、Ｂ_２ Ｏ_３ 粉末を１０モル秤量した。これら各粉末をボールミルで湿式混合、乾燥して、誘電体原料を得た。このとき添加したＭｇＣＯ_３ 、ＭｎＣＯ_３ は、焼成後にはそれぞれＭｇＯ、ＭｎＯとして誘電体層１０中に含有されることとなる。

次いで、得られた誘電体原料：１００重量部と、アクリル樹脂：７重量部と、可塑剤としてのフタル酸ブチルベンジル（ＢＢＰ）：４重量部と、溶媒としてのメチルエチルケトン：８０重量部とをボールミルで混合してペースト化し、誘電体層用ペーストを得た。

また、上記とは別に、Ｃｕ粒子：５６重量部と、テルピネオール：４０重量部と、エチルセルロース：４重量部と、ベンゾトリアゾール：１重量部とを、３本ロールにより混練し、ペースト化して内部電極層用ペーストを作製した。Ｃｕ粒子の平均粒径は、１μｍである。

そして、上記にて作製した誘電体層用ペーストを用いて、ＰＥＴフィルム上にグリーンシートを形成した。次いで、外装領域を形成するための誘電体層用ペーストを用いて、ＰＥＴフィルム上にグリーンシートを形成した。内部電極用ペーストをスクリーン印刷し、内装領域のためのグリーンシートを形成した。

内部電極層を有する内装領域のためのグリーンシートと、外装領域のためのグリーンシートを複数枚積層し、加圧接着することによりグリーン積層体とし、このグリーン積層体を所定サイズに切断することにより、グリーンチップを得た。

次いで、得られたグリーンチップについて、脱バインダ処理、焼成およびアニールを下記条件にて行って、焼結体を得た。

脱バインダ処理条件は、昇温速度：２５℃／時間、保持温度：２６０℃、保持時間：８時間、雰囲気：空気中とした。

焼成条件は、昇温速度：１０℃／時間、保持温度１０００°Ｃとし、保持時間を１２０分とした。降温速度は２００℃／時間とした。なお、雰囲気ガスは、加湿したＮ_２ ＋Ｈ_２ 混合ガスとし、酸素分圧が１０^−９ＭＰａ以下となるようにした。

アニール条件は、昇温速度：２００℃／時間、保持温度：１０００℃、保持時間：１０時間、降温速度：２００℃／時間、雰囲気ガス：加湿したＮ_２ ガス（酸素分圧：１０^−８ＭＰａ以下）とした。

なお、焼成およびアニールの際の雰囲気ガスの加湿には、ウェッターを使用した。

次いで、得られた焼結体の端面をバレル研磨した後、端子電極としてＣｕペーストを塗布し、還元雰囲気にて焼き付け処理を行い、実施例１に係る複数の積層セラミックコンデンサ試料（以下、単に「コンデンサ試料」と表記する場合がある）を得た。実施例１に係るコンデンサ試料の要部概略拡大断面図を図２に示す。

実施例２〜４、比較例１〜３
焼成の際の昇温速度を表１に記載の通りとした以外は実施例１と同様にして実施例２〜４、比較例１〜３に係る複数のコンデンサ試料を作製した。

比較例４
Ｃｕ粒子：５６重量部の代わりに、Ｎｉ粒子：５６重量部を用いた以外は、実施例２と同様にして、比較例４に係る複数のコンデンサ試料を作製した。

実施例５
Ｃｕ粒子：５６重量部の代わりに、Ａｇ粒子：５６重量部を用いた以外は、実施例２と同様にして、実施例５に係る複数のコンデンサ試料を作製した。

実施例６
主原料１００モルに対して、副成分として、Ｂ_２ Ｏ_３ 粉末を１０モルの代わりにＬｉ_２ Ｏを１０モル秤量した以外は、実施例２と同様にして、実施例６に係る複数のコンデンサ試料を作製した。

実施例７
主原料１００モルに対して、副成分として、Ｂ_２ Ｏ_３ 粉末を５モルに加えてＬｉ_２ Ｏを５モルと秤量した以外は、実施例２と同様にして、実施例７に係る複数のコンデンサ試料を作製した。

実施例８，９、比較例７
アクリル樹脂の添加量を変えた以外は実施例３と同様にして実施例８，９、比較例７に係る複数のコンデンサ試料を作製した。

測定
実施例１〜９ならびに比較例１〜４および７で得られたコンデンサ試料について、以下の測定を行った。結果を表１〜表２に示す。

（空隙率の測定）
各実施例および比較例に対して、積層セラミックコンデンサ試料の内部電極層の平面に対して垂直な面（たとえばＸ軸とＺ軸を含む断面と、Ｙ軸とＺ軸とを含む断面）で研磨した。そして、研磨面の容量領域を走査型電子顕微鏡（ＳＥＭ）にて３千倍で、それぞれ９視野（各視野が５０μｍ×５０μｍ）、拡大観察した。

各視野に表れる誘電体層１０の各層の誘電体空隙率を求めて平均した平均誘電体空隙率を誘電体空隙率として表１および表２に示す。また、各視野に表れる内部電極層１２の各層の内部電極空隙率を求めて平均した平均内部電極空隙率を内部電極空隙率として表１および表２に示す。また、平均誘電体空隙率／平均内部電極空隙率を誘電体空隙率／内部電極空隙率として表１および表２に示す。

（絶縁復帰特性（自己修復特性）試験）
各実施例および比較例のコンデンサ試料を複数準備し、それらに１０００Ｖを印加し、内部電極の短絡を強制的に生じさせて１０Ω以下となった試料を、各実施例および比較例について、それぞれ１０個用意し、それらに２．５Ａで通電し、１０ｋΩ以上まで絶縁が復帰した試料の個数を調べた。結果を表１および表２に示す。表１および表２に示す絶縁復帰の項目において、数値の分母は、試験した試料の個数であり、分子は、絶縁が復帰した試料の個数を示す。

評価
表１および表２より、内部電極層がＣｕまたはＡｇを主成分として含み、誘電体空隙率が内部電極空隙率よりも小さい場合（実施例１〜９）は、内部電極層がＣｕを主成分として含むものの誘電体空隙率／内部電極空隙率が１以上の場合（比較例１〜３）に比べて、自己修復特性が良好であることが確認できた。

表１および表２より、内部電極層がＣｕまたはＡｇを主成分として含み、誘電体空隙率が内部電極空隙率よりも小さい場合（実施例１〜９）は、誘電体空隙率／内部電極空隙率が０．７であるものの、内部電極層がＮｉを主成分として含む場合（比較例４）に比べて、自己修復特性が良好であることが確認できた。

表１および表２より、内部電極層がＣｕまたはＡｇを主成分として含み、誘電体空隙率／内部電極空隙率が０．７以下の場合（実施例１，２，５〜９）は、自己修復特性がより良好であることが確認できた。

２… 積層セラミックコンデンサ
４… 素子本体
６… 第１端子電極
８… 第２端子電極
１０，１００… 誘電体層
１０ａ… 誘電体粒子
１２，１２０… 内部電極層
１２ａ… 電極存在領域
１２ｂ… 電極不存在領域
２０… 空隙
Ｘ１… 誘電体線分
Ｘ２… 内部電極線分

Claims (4)

1. 誘電体層と相互に極性が異なる内部電極層とが交互に積層されて形成された素子本体を有する積層セラミック電子部品であって、
   前記内部電極層は、銅および／または銀を主成分として含み、
   前記誘電体層の任意の一層の厚み方向の略中心を通って前記誘電体層の長手方向に沿う誘電体線分の所定長さに対する前記誘電体線分上の空隙の長さの割合を示す誘電体空隙率が、前記内部電極層の任意の一層の厚み方向の略中心を通って前記内部電極層の長手方向に沿う内部電極線分の所定長さに対する前記内部電極線分上の空隙の長さの割合を示す内部電極空隙率よりも小さいことを特徴とする積層セラミック電子部品。
2. 前記誘電体層は、チタン酸バリウムを含む主成分と、ホウ素酸化物および／またはリチウム酸化物を含む副成分とを有する請求項１に記載の積層セラミック電子部品。
3. 前記誘電体空隙率は、前記内部電極空隙率の０．７倍以下である請求項１または２に記載の積層セラミック電子部品。
4. 前記所定長さは１０〜５０μｍである請求項１〜３のいずれかに記載の積層セラミック電子部品。

Images