Nothing Special   »   [go: up one dir, main page]

WO2016121745A1 - コンデンサおよびモジュール - Google Patents

コンデンサおよびモジュール Download PDF

Info

Publication number
WO2016121745A1
WO2016121745A1 PCT/JP2016/052153 JP2016052153W WO2016121745A1 WO 2016121745 A1 WO2016121745 A1 WO 2016121745A1 JP 2016052153 W JP2016052153 W JP 2016052153W WO 2016121745 A1 WO2016121745 A1 WO 2016121745A1
Authority
WO
WIPO (PCT)
Prior art keywords
capacitor
pores
cover portion
dielectric
outer layer
Prior art date
Application number
PCT/JP2016/052153
Other languages
English (en)
French (fr)
Inventor
勇介 東
秀悦 関
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Priority to JP2016572049A priority Critical patent/JP6216085B2/ja
Priority to CN201680005722.3A priority patent/CN107210131B/zh
Priority to US15/544,136 priority patent/US10014112B2/en
Publication of WO2016121745A1 publication Critical patent/WO2016121745A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Definitions

  • This disclosure relates to a capacitor and a module on which the capacitor is mounted.
  • Capacitors are used in many electronic devices because they have a function of controlling current and voltage in an electronic circuit or a function as a storage battery.
  • capacitors examples include multilayer ceramic capacitors, film capacitors, aluminum electrolytic capacitors, and tantalum capacitors.
  • multilayer ceramic capacitors are becoming smaller while maintaining high capacitance compared to other capacitors, and there is a tendency for demand for small electronic devices such as mobile phones to increase. is there.
  • FIG. 9A is a perspective view schematically showing a general multilayer ceramic capacitor
  • FIG. 9B is a cross-sectional view taken along the line AA in FIG. 9A
  • FIG. It is B line sectional drawing.
  • the multilayer ceramic capacitor 100 is composed of a capacitor body 101 and external electrodes 103 provided at both ends of the capacitor body 101.
  • the multilayer ceramic capacitor is referred to as a capacitor.
  • the capacitor body 101 includes a dielectric part 109 in which ceramic layers 105 and internal electrode layers 107 are alternately stacked, and a cover part 111 provided around the dielectric part 109.
  • An object of the present invention is to provide a capacitor capable of suppressing the occurrence of delamination and a highly reliable module using the capacitor.
  • the capacitor of the present disclosure includes a dielectric portion in which ceramic layers and internal electrode layers are alternately stacked, and a cover portion provided around the dielectric portion.
  • the cover portion has pores, and a portion of the cover portion that is positioned in a direction perpendicular to the stacking direction of the ceramic layer and the internal electrode layer is a side cover portion.
  • the dielectric portion side region is separated from the central region and the surface side region. There are a large number of pores.
  • the module of the present disclosure is a module in which a capacitor is mounted on the surface of a wiring board, and the capacitor is the above-described capacitor.
  • the capacitor and module of the present disclosure it is possible to obtain a capacitor in which delamination hardly occurs and a highly reliable module.
  • FIG. (A) is a perspective view schematically showing a first embodiment of the capacitor of the present disclosure, (b) is a cross-sectional view taken along the line AA of (a), and (c) is a cross-sectional view of B of (a).
  • FIG. (D) is the schematic sectional drawing which expanded the cover part vicinity (A part) in (b).
  • (A) is a perspective view schematically showing the capacitor of the second embodiment, (b) is a cross-sectional view taken along the line AA of (a), and (c) is a line BB of (a). It is sectional drawing.
  • FIG. 2 is a perspective view schematically showing a part of a module in which a capacitor is mounted as an example of an electronic component on the surface of a wiring board
  • (b) is a cross-sectional view taken along line AA in (a)
  • (c) is 2A is a sectional view taken along line BB in FIG.
  • (A) is a perspective view schematically showing the capacitor of the third embodiment
  • (b) is a cross-sectional view taken along the line AA of (a)
  • (c) is a line BB of (a). It is sectional drawing.
  • (A) is a perspective view schematically showing a capacitor of a fourth embodiment, (b) is a cross-sectional view taken along line AA in (a), and (c) is a line BB in (a). It is sectional drawing.
  • (A) is a perspective view schematically showing a capacitor of a fifth embodiment, (b) is a cross-sectional view taken along the line AA of (a), and (c) is a line BB of (a). It is sectional drawing.
  • (A) is a perspective view schematically showing a capacitor according to a sixth embodiment, (b) is a sectional view taken along line AA in (a), and (c) is a line BB in (a). It is sectional drawing.
  • FIG. 1 It is a schematic diagram which shows the manufacturing method of the capacitor
  • A is a perspective view schematically showing a conventional multilayer ceramic capacitor
  • (b) is a sectional view taken along line AA in (a)
  • (c) is a sectional view taken along line BB in (a).
  • FIG. 1 is a perspective view schematically showing a conventional multilayer ceramic capacitor
  • (b) is a sectional view taken along line AA in (a)
  • (c) is a sectional view taken along line BB in (a).
  • FIG. 1A is a perspective view schematically showing a first embodiment of a capacitor according to the present disclosure
  • FIG. 1B is a cross-sectional view taken along line AA in FIG. 1A
  • FIG. FIG. (D) is the schematic sectional drawing which expanded the cover part vicinity (A part) in (a).
  • the capacitor has a capacitor body 1 and external electrodes 3 provided at opposite ends of the capacitor body 1.
  • the capacitor body 1 has a dielectric part 9 and a cover part 11 provided around the dielectric part 9.
  • the dielectric portion 9 is formed by alternately laminating ceramic layers 5 and internal electrode layers 7.
  • the dielectric portion 9 is a portion that contributes to the expression of capacitance.
  • the cover part 11 is a part that does not develop a capacitance.
  • the cover portion 11 is formed of a porcelain containing the same main component as the ceramic layer 5, but has a composition different from that of the ceramic layer 5 as long as the capacitor satisfies a desired dielectric property and mechanical property. It doesn't matter.
  • the side cover portion 11A located in the direction perpendicular to the stacking direction of the ceramic layer 5 and the internal electrode layer 7 in the cover portion 11 is hereinafter referred to as a side cover portion 11A.
  • cover portions 11 provided on the upper surface side and the lower surface side of the dielectric portion 9 are referred to as an outer layer cover portion 11B.
  • pores 12 in the cover part 11 constituting the capacitor body 1 There are pores 12 in the cover part 11 constituting the capacitor body 1.
  • the pores 12 are defined as having a diameter of 0.1 ⁇ m or more.
  • the diameter of the pores 12 is the opening diameter of the pores 12 in the cross section of the cover portion 11.
  • the pores 12 can be confirmed, for example, by exhibiting a color different from the porcelain of the cover portion 11 when an area as shown in FIG. 1D is observed with an electron microscope. Observation with an electron microscope is performed at a magnification of 2000 to 5000, for example.
  • Each region 3 equal parts in the direction of the side cover portions 11A width W A is the dielectric portion 9 side, the dielectric portion side region 11Aa, a central region 11Ab and the surface side region 11Ac.
  • the respective widths of the dielectric portion side region 11Aa, the central region 11Ab, and the surface side region 11Ac are represented by symbols Wa, Wb, and Wc.
  • the dielectric portion side region 11Aa has a larger number of pores 12 than the central region 11Ab and the surface side region 11Ac.
  • having a difference in the number of pores 12 means that the number of pores 12 in the dielectric portion side region 11Aa is compared with the number of pores 12 in the central region 11Ab and the number of pores 12 in the surface side region 11Ac. Sometimes it is 1.2 times or more.
  • the ceramic layer 105 and the internal electrode layer 107 are further thinned, and in the capacitor in which the area ratio and the number of laminated layers of the internal electrode layer 107 are increased, delamination still occurs in the cover portion 111. is there.
  • the number of pores 12 in the dielectric portion side region 11Aa is larger than the number of pores 12 in each of the center region 11Ab and the surface side region 11Ac.
  • the portions 11A the rigidity of the region close to the dielectric portion 9 is low.
  • the side cover portion 11A is affected by the distortion that the dielectric portion 9 receives.
  • the effect which can be relieved with the whole cover part 11A can further be heightened.
  • this capacitor has high humidity resistance because the surface side region 11Ac of the side cover portion 11A is dense.
  • the number of pores 12 is determined by observing the cross section of the capacitor with a scanning electron microscope and analyzing the photographed photograph.
  • a photograph of a predetermined region as shown in FIG. 1D is taken.
  • the side cover portions 11A in the direction of the width W A from the photo dielectric portion side area 11Aa, defining a central region 11Ab and the surface side region 11Ac counts the number of pores 12 in the respective regions And ask.
  • the area where the pores 12 are counted is set at the same height direction in the stacking direction. This is the position shown as interval t in FIG. In this case, the pores 12 placed on the line drawn to distinguish each region are not counted.
  • the average diameter D 1 of the pores 12 in the dielectric portion side region 11Aa is at greater than the average diameter D 2 of the pores 12 in the surface side region 11Ac further reduce the probability that delamination occurs in the capacitor be able to.
  • the capacitor according to the present disclosure may further include the following configuration in addition to the configuration of the first embodiment described above.
  • FIG. 2A is a perspective view schematically showing the capacitor of the second embodiment
  • FIG. 2B is a cross-sectional view taken along the line AA in FIG. 2A
  • FIG. It is B line sectional drawing.
  • FIG. 3 is a perspective view schematically showing a part of a module in which a capacitor is mounted on the surface of a wiring board.
  • FIG. 3B is a cross-sectional view taken along the line AA in FIG. It is a BB line sectional view of a).
  • the upper layer when the porosity of the side cover portion 11A constituting the capacitor body 1 divides the dielectric portion 9 into two equal parts in the stacking direction. Different on the side and lower side.
  • the number of pores 12 existing inside the side cover portion 11A is biased to one side when the dielectric portion 9 is viewed in the stacking direction.
  • the side cover portion 11A constituting the capacitor body 1 has a different number of pores 12 in the stacking direction in addition to the structure of the first embodiment described above, the pores present inside the side cover portion 11A. 12, when one side of the capacitor in the stacking direction is constrained and stress is generated inside the capacitor, the stress can be relaxed.
  • the capacitor 20 when the capacitor 20 is fixed to the surface of the wiring board 21 by a bonding member 23 such as solder as shown in FIGS. 3A, 3B, and 3C, the capacitor 20 is restrained by the bonding member 23. Will be.
  • the binding force is large on the wiring board 21 side between the wiring board 21 side and the opposite side in the stacking direction of the capacitors 20.
  • the capacitor 20 may crack.
  • the pores 12 present in the side cover portion 11A are biased.
  • the capacitor 20 is mounted on the wiring substrate 21, the capacitor 20 is mounted so that the side with the larger number of pores 12 is close to the surface of the wiring substrate 21.
  • the stress generated in the capacitor 20 is applied to the side cover portion 11A on the wiring board 21 side. It can be relieved by the pores 12 existing inside.
  • the capacitor 30 according to the third embodiment and the capacitor 40 according to the fourth embodiment described below are obtained by adding the following configurations to the configurations of the first embodiment or the second embodiment described above. It is.
  • FIG. 4A is a perspective view schematically showing the capacitor of the third embodiment
  • FIG. 4B is a cross-sectional view taken along the line AA in FIG. 4A
  • FIG. It is B line sectional drawing.
  • the capacitor 30 of the third embodiment is based on the configuration of the first embodiment. As shown in FIGS. 3B and 3C, the capacitor 30 includes two cover portions located on the upper surface side and the lower surface side in the stacking direction of the dielectric portion 9 in the cover portion 11, respectively, as the outer layer cover portion 11Ba, 11Bb, the number of pores 12 or the porosity is different between the two outer layer cover portions 11Ba and 11Bb. Hereinafter, it may be expressed only by the number of pores 12.
  • the number or the porosity of the outer layer cover portion 11 ⁇ / b> B constituting the capacitor body 1 is different from the upper surface side and the lower surface side of the dielectric portion 9. If the outer layer cover portions 11Ba and 11b having a high porosity or a large number of pores 12 are arranged on the wiring board 21 side among the outer layer cover portions 11Ba and 11Bb. Even when one side is restrained and a stress is generated inside the capacitor 30, the stress can be reduced. As a result, the occurrence of cracks in the capacitor 30 can be suppressed.
  • FIG. 5A is a perspective view schematically showing the capacitor of the fourth embodiment
  • FIG. 5B is a sectional view taken along line AA in FIG. 5A
  • FIG. It is B line sectional drawing.
  • the capacitor 40 of the fourth embodiment is based on the configuration of the second embodiment. Also in the capacitor 20 shown in FIGS. 4B and 4C, the outer layer cover portions 11Ba and 11Bb located on the upper surface side and the lower surface side in the stacking direction of the dielectric portion 9 are the same as the outer layer cover portion 11Ba in the third embodiment described above. , 11Bb.
  • the porosity or the number of pores 12 is different between the outer layer cover portions 11Ba and 11Bb located on the upper surface side and the lower surface side of the dielectric portion 9 in the stacking direction.
  • the capacitor 50 of the fifth embodiment shown below is obtained by adding the following configuration to the configuration of the above-described fourth embodiment.
  • FIG. 6A is a perspective view schematically showing the capacitor of the fifth embodiment
  • FIG. 6B is a cross-sectional view taken along the line AA in FIG. 6A
  • FIG. It is B line sectional drawing.
  • the capacitor 50 according to the fifth embodiment includes the ceramic layer 5 having a thickness td different from that of the other ceramic layers 5 in the dielectric portion 9.
  • a thick ceramic layer having a thickness td is denoted by reference numeral 5a
  • a thin ceramic layer is denoted by reference numeral 5u.
  • a thick ceramic layer 5a having a thickness td is arranged on the outer layer cover portion 11A side having a larger number of pores 12 or a higher porosity.
  • the thin ceramic layer 5u having a thickness td is arranged on the outer layer cover portion 11A side having the smaller number of pores 12 or the lower porosity.
  • the dielectric part 9 has a difference in mechanical characteristics due to physical properties such as a thermal expansion coefficient between the dielectric part 9 and the cover part 11 as the thickness of the ceramic layer 5 and the internal electrode layer 7 is reduced and the number of laminated layers is increased.
  • the portion where the thickness td of the ceramic layer 5 is increased can bring the thermal expansion coefficient of the dielectric portion 9 closer to the thermal expansion coefficient of the cover portion 11 by the increase in the thickness td of the ceramic layer 5.
  • the stress locally generated between the cover portion 11 and the dielectric portion 9 of the capacitor body 1 can be relaxed.
  • the possibility of cracks occurring in the capacitor 50 can be reduced.
  • the side cover portion 11A having a large number of pores 12 and the outer layer cover portion 11B side having a large number of pores 12 are provided.
  • the internal electrode layer 7 is lower in continuity than the side electrode cover 11A having a small number of pores 12 located on the opposite side and the internal electrode layer 7 on the side of the outer cover portion 11B having a small number of pores 12,
  • the thermal expansion coefficient of the dielectric portion 9 can be made closer to the thermal expansion coefficient of the cover portion 11 by the amount of the sparse internal electrode layer 7. Even in such a case, the stress locally generated between the cover portion 11 and the dielectric portion 9 of the capacitor body 1 can be relaxed. As a result, the possibility of cracks occurring in the capacitor 50 can be further reduced.
  • the continuity of the internal electrode layer 7 means whether or not the effective area of the internal electrode layer 7 is high. When the effective area of the internal electrode layer 7 is high, the continuity of the internal electrode layer 7 is high.
  • the continuity of the internal electrode layer 7 is, for example, a metal portion occupying per unit length of the internal electrode layer 7 exposed on the cross section of the dielectric portion 9 as shown in FIG. Determine the ratio of the length of
  • FIG. 7A is a perspective view schematically showing the capacitor of the sixth embodiment
  • FIG. 7B is a cross-sectional view taken along the line AA in FIG. 7A
  • FIG. It is B line sectional drawing.
  • the capacitor 60 of the sixth embodiment is obtained by adding the following configuration to the configuration of the fourth embodiment described above.
  • the dimension W2 of the outer layer cover part 11Bb having a large number of pores or a high porosity has a dimension W2 of the outer layer cover part 11Ba located on the opposite side of the stacking direction with respect to the outer layer cover part 11Bb. It is larger than the dimension W1.
  • the length of the outer layer cover portion 11B is a direction perpendicular to the direction in which the pair of external electrodes 3 are arranged and the direction in which the pair of external electrodes 3 are arranged, as shown in FIGS. It is desirable that at least one of them is large.
  • the outer layer cover portions 11Ba and 11Bb arranged on the upper surface side and the lower surface side of the dielectric portion 9 have a high porosity or the number of the pores 12.
  • the length of many outer layer cover portions 11Bb is larger than the outer layer cover portion 11Ba on the opposite side, even if a crack occurs in the outer layer cover portion 11Bb by the amount of the volume of the outer layer cover portion 11Bb, the failure due to the crack The degree can be reduced. As a result, the occurrence rate of defects due to failure can be reduced.
  • the length of the outer layer cover portion 11B is set in the direction in which the pair of external electrodes 3 are disposed and in the direction in which the pair of external electrodes 3 are disposed. It is desirable that both directions perpendicular to each other are large.
  • capacitors 30, 40, 50, 60 of the third to sixth embodiments are also soldered on the surface of the wiring board 21, as with the capacitor 20 of the second embodiment. In the case of being mounted by the joining member 23, the same effect is obtained.
  • the material of the ceramic layer 5 and the cover portion 11 constituting these capacitors is at least one metal oxide selected from barium titanate, barium zirconate titanate, lead zirconate titanate, titanium dioxide, etc., or a composite oxide Things are preferred.
  • the thermal expansion coefficient of these materials is preferably 9 ⁇ 10 ⁇ 6 to 11 ⁇ 10 ⁇ 6 / ° C.
  • the internal electrode layer 7 As a material of the internal electrode layer 7, it is preferable to apply one kind of metal selected from nickel, copper, palladium and silver, or an alloy thereof.
  • the thermal expansion coefficient of these metals is preferably 10 ⁇ 10 ⁇ 6 to 20 ⁇ 10 ⁇ 6 / ° C.
  • the average thickness of the ceramic layer 5 is preferably 0.5 to 3 ⁇ m, and the average thickness of the internal electrode layer 7 is preferably 0.2 to 2 ⁇ m.
  • the number of stacked internal electrode layers 7 in the dielectric portion 9 is 100 or more, and the thickness of the cover portion 11 is 0.01 to 0.1 when the thickness of the dielectric portion 9 in the stacking direction is 1. Is good.
  • FIG. 8 is a schematic view showing a method for manufacturing a capacitor according to the present embodiment.
  • FIGS. 8A and 8B are plan views of pattern sheets 27a and 27b that are alternately stacked.
  • FIG. 8C is a plan view schematically showing a base laminate 31 formed by laminating pattern sheets 27a and 27b.
  • FIG. 8C shows a watermarked state so that the positions of the internal electrode patterns 23 and the ceramic patterns 25 can be seen.
  • FIG. 8D is a cross-sectional view schematically showing a base laminate 31 formed by laminating pattern sheets 27a and 27b.
  • a rectangular shape is formed on the main surface of the ceramic green sheet 21 containing a dielectric powder mainly composed of barium titanate.
  • Pattern sheets 27a and 27b are formed by forming a shaped internal electrode pattern 23 and a ceramic pattern 25 around the internal electrode pattern 23.
  • a plurality of pattern sheets 27a and 27b are stacked to form a core laminate.
  • a predetermined number of ceramic green sheets 21 on which no conductor pattern is formed are stacked on the upper surface side and the lower surface side of the core stacked body, and a plurality of stacked bodies 29 to be the capacitor body 1 are formed by performing pressure and heat treatment.
  • a base laminate 31 is formed.
  • the base laminate 31 is cut into a laminate 29 by cutting along the cutting line C shown in FIGS.
  • a laser processing machine is used for cutting the laminate 29.
  • the ceramic pattern 25 is heated by a laser processing machine and cut. Thereby, the content of the organic resin contained in the ceramic pattern 25 can be changed between the peripheral edge portion 25a of the ceramic pattern 25 near the cutting line C and the peripheral edge portion 23a of the internal electrode pattern 23 far from this.
  • the ceramic particles constituting the ceramic pattern 25 are slightly sintered.
  • the number of pores 12 can be changed between the peripheral portion 25a of the ceramic pattern 25 (the surface 11a of the cover portion 11) and the peripheral portion 23a (the dielectric portion 9) of the internal electrode pattern 23 far from the ceramic pattern 25. .
  • the dielectric is changed from the surface side region 11Ac of the side cover portion 11A.
  • the number of pores 12 is increased over the body part region 11Aa, and when the average diameter of the pores 12 in the dielectric part region 11Aa is larger than the average diameter of the pores 12 in the surface region 11Ac, etc.
  • the output of the laser processing machine is changed.
  • the mother layer stack 31 is cut when the mother layer stack 31 is cut by a laser processing machine. Water is wiped on the spray from the upper surface side of the body 31 and cut.
  • the barium (Ba) component contained in the ceramic green sheet 21 is eluted, so that the ceramic green sheet 21 is locally near the surface or near the cutting portion. It becomes rich in titanium (Ti).
  • the portion rich in titanium is harder to sinter than the portion having a higher proportion of the barium component than this, and the pores 12 are increased in the outer layer cover portion 11B.
  • the capacitor body 1 is produced by firing the produced laminate 29 under predetermined conditions.
  • the length of the planar direction of the outer layer cover part 11B on the upper surface side and the lower surface side of the dielectric part 9 it is obtained by the above-described method of wiping the base laminate 31 on the spray and cutting it.
  • the maximum temperature when firing the laminated body 29 is changed.
  • the continuity of the internal electrode layer 7 also changes simultaneously.
  • the external electrode 3 is formed on the end portion including the end face where the internal electrode layer 7 of the capacitor body 1 obtained by firing is exposed, and a nickel plating film and a tin plating film are formed as necessary.
  • the capacitors of the first to sixth embodiments can be obtained.
  • the effect of the present invention was confirmed by specifically producing a multilayer ceramic capacitor.
  • dielectric powders were prepared as materials for the ceramic layer and the cover part.
  • the dielectric powder that has been wet-mixed is put into a mixed solvent of toluene and alcohol in which polyvinyl butyral resin is dissolved, and wet-mixed using a zirconia ball having a diameter of 1 mm to prepare a ceramic slurry.
  • a ceramic green sheet having an average thickness of 1 ⁇ m was produced.
  • Sample No. A ceramic green sheet having a thickness of 1.2 ⁇ m was also produced for the capacitor No. 8.
  • the conductor paste for forming the internal electrode pattern is 30% by mass of organic vehicle consisting of 20% by mass of barium titanate powder as a co-material, 5% by mass of ethyl cellulose and 95% by mass of octyl alcohol with respect to 45% by mass of Ni powder. % was kneaded with three rolls.
  • the dielectric powder used for the ceramic green sheet was applied as the ceramic paste for the ceramic pattern.
  • this base laminate was cut into a predetermined size using a laser processing machine to form a laminate.
  • Sample No. in Table 1 No. 1 used a cutter blade for cutting.
  • Sample No. For 2-4 a laser processing machine was used.
  • Sample No. 3 is sample No. 2 times 0.9, sample no. Sample No. 4 It cut
  • Sample No. Samples Nos. 5 to 9 are sample Nos. It produced based on the conditions of 2.
  • Sample No. 5, 7 and 8 are sample Nos. When cutting was performed to the middle in the thickness direction under the condition 6, cutting was performed by gradually reducing the output of the laser processing machine to 0.1 times.
  • the prepared laminate was degreased in the air, and the maximum temperature was set to 1280 ° C. in a hydrogen-nitrogen mixed gas atmosphere at an oxygen partial pressure of 10 ⁇ 8 Pa for 2 hours. Firing was performed to produce a capacitor body.
  • Sample No. No. 9 was produced by setting the firing temperature to a temperature (1300 ° C.) 20 ° C. higher than the other samples. In this sample, the continuity of the internal electrode layers changed in the stacking direction of the dielectric portions. The internal electrode layer on the side of the outer layer cover portion on the side with a large number of pores was lower in continuity than the outer layer cover portion side on the side opposite to the side with a small number of pores.
  • the size of the capacitor body produced was equivalent to 1005 type, and the size was approximately 0.95 mm ⁇ 0.48 mm ⁇ 0.48 mm.
  • the average thickness of the ceramic layer was 0.7 ⁇ m, and the average thickness of one of the internal electrode layers of the dielectric portion was 0.6 ⁇ m.
  • the average width of the side cover part and the average thickness of the outer layer cover part were 20 ⁇ m.
  • the average thickness of one layer of these ceramic layers and internal electrode layers is that both end portions (inside of about 1 ⁇ m from the end) of the internal electrode layers in the upper layer, middle layer, and lower layer in the stacking direction of the cross section of the dielectric portion constituting the multilayer ceramic capacitor and The central part (9 places in total) was measured and determined from the average value.
  • a copper paste was applied to the end of the capacitor body where the internal electrode layer was exposed, and heated at about 800 ° C. to form an external electrode.
  • a Ni plating film and an Sn plating film were sequentially formed by electrolytic plating to produce a multilayer ceramic capacitor.
  • the number of pores existing in the dielectric part and the cover part and the average diameter of the pores were determined from a cross-sectional photograph (5000 times) taken with a scanning electron microscope. At this time, as shown in FIG. 1D, the side cover portion was equally divided into three in the width direction, and the dielectric portion side region, the central region, and the surface side region were set as the observation region. The area of each region was 100 ⁇ m 2 . The pores present on the line dividing each region were excluded from the count. For the average diameter of the pores, a circle with about 30 pores in the center of each region was drawn, the area of each pore was determined by image analysis, and the diameter determined from each area was associated.
  • the occurrence rate of delamination was determined by immersing a multilayer ceramic capacitor sample in a solder bath heated to 350 ° C. for about 1 second and then evaluating the appearance.
  • the number of samples was 300.
  • the moisture resistance load test was obtained by measuring the insulation resistance after being left for 100 hours at 65 ° C., 65% RH and an applied voltage of 6.3 V. Sample No. The samples 5 to 8 were also subjected to a moisture resistance load test under the condition that the temperature was set to 85 ° C. As shown in Table 1, the number of samples was 300, and those having an insulation resistance of 10 6 ⁇ or less were regarded as defective.
  • the dielectric breakdown voltage was measured using an insulation resistance meter. The number of samples was 100.
  • the ratio of the width of the outer layer cover portion was determined from the values measured using a digital microscope capable of displaying the scales in the directions shown in FIGS.
  • the produced samples had the same W1 / W2 ratio and W3 / W4 ratio.
  • the wiring board As the wiring board, a wiring board in which a wiring pattern was formed on the surface of an FR-4 board was used.
  • the wiring pattern was obtained by applying solder plating to the surface of the copper foil pattern.
  • the capacitor was mounted on the wiring pattern with solder.
  • the thermal shock test was performed under the same conditions as those for evaluating the occurrence rate of delamination.
  • the number of samples was 30 for each sample.
  • the dielectric part side region of the side cover part had more pores than the central region and the surface side region.
  • the incidence of delamination was 1 or less out of 300.
  • the average diameter of the pores present in the side cover portion was larger than the average diameter of the pores present in the central region and the surface side region.
  • sample no. In Nos. 2 to 9 the number of cracks generated was 2 or less in 30 in the thermal shock test conducted after mounting on the wiring board.
  • sample no. In No. 1 the occurrence rate of delamination was 12 out of 300, and the failure occurrence rate in the moisture resistance load test was 4 out of 300.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

　【課題】　デラミネーションの発生を抑制することのできるコンデンサおよびこれを用いた信頼性の高いモジュールを提供する。　【解決手段】　セラミック層５と内部電極層７とが交互に積層された誘電体部９と、該誘電体部９の周囲に設けられたカバー部１１とを備えており、カバー部１１が気孔１２を有するとともに、カバー部１１のうち、セラミック層５と内部電極層７との積層方向に対して垂直な方向に位置する部位を側面カバー部１１Ａとし、該側面カバー部１１Ａを幅方向に誘電体部側領域１１Ａａ、中央領域１１Ａｂおよび表面側領域１１Ａｃと３等分したときに、誘電体部側領域１１Ａａは中央領域１１Ａｂおよび表面側領域１１Ａｃよりも気孔１２の数が多い。

Description

コンデンサおよびモジュール
　本開示は、コンデンサおよびこれを実装したモジュールに関する。
　コンデンサは、電子回路における電流および電圧を制御する機能あるいは蓄電池としての機能を有することから多くの電子機器に用いられている。
　コンデンサの例としては、積層セラミックコンデンサ、フィルムコンデンサ、アルミ電解コンデンサおよびタンタルコンデンサが挙げられる。
　上記したコンデンサの中で、積層セラミックコンデンサは、他のコンデンサに比べて、高い静電容量を維持しつつ小型化が進んでおり、携帯電話など小型の電子機器への需要がますます増える傾向にある。
　図９（ａ）は、一般的な積層セラミックコンデンサを模式的に示す斜視図であり、（ｂ）は、（ａ）のＡ－Ａ線断面図、（ｃ）は、（ａ）のＢ－Ｂ線断面図である。
　積層セラミックコンデンサ１００は、コンデンサ本体１０１と、コンデンサ本体１０１の両端部に設けられた外部電極１０３とから構成されている。以下、積層セラミックコンデンサのことをコンデンサと記す。
　コンデンサ本体１０１は、セラミック層１０５と内部電極層１０７とが交互に積層され誘電体部１０９と、誘電体部１０９の周囲に設けられたカバー部１１１とを備えている。
　コンデンサは、電圧が印加されると、誘電体部１０９が積層方向に伸びる電歪効果が発生するが、このとき誘電体部１０９の周囲に設けられているカバー部１１１には電歪効果が生じないため、誘電体部１０９とカバー部１１１との間に歪が生じるようになり、カバー部１１１内において歪みが集中した部分にデラミネーションが発生する場合がある（例えば、特許文献１を参照）。
特開２００２－２８９４５６号公報
　本発明の目的は、デラミネーションの発生を抑制することのできるコンデンサおよびこれを用いた信頼性の高いモジュールを提供することにある。
　本開示のコンデンサは、セラミック層と内部電極層とが交互に積層された誘電体部と、該誘電体部の周囲に設けられたカバー部とを備えている。
　このコンデンサでは、前記カバー部が気孔を有するとともに、前記カバー部のうち、前記セラミック層と前記内部電極層との積層方向に対して垂直な方向に位置する部位を側面カバー部とする。
　また、このコンデンサでは、前記側面カバー部を幅方向に誘電体部側領域、中央領域および表面側領域と３等分したときに、前記誘電体部側領域は前記中央領域および前記表面側領域よりも気孔の数が多い。
　本開示のモジュールは、配線基板の表面上にコンデンサが実装されたモジュールであって、前記コンデンサが上記のコンデンサである。
　本開示のコンデンサおよびモジュールによれば、デラミネーションが発生し難いコンデンサと、これにより信頼性の高いモジュールを得ることができる。
（ａ）は、本開示のコンデンサの第１実施形態を模式的に示す斜視図であり、（ｂ）は、（ａ）のＡ－Ａ線断面図、（ｃ）は、（ａ）のＢ－Ｂ線断面図である。（ｄ）は、（ｂ）におけるカバー部付近（Ａ部）を拡大した概略断面図である。 （ａ）は、第２実施形態のコンデンサを模式的に示す斜視図であり、（ｂ）は、（ａ）のＡ－Ａ線断面図、（ｃ）は、（ａ）のＢ－Ｂ線断面図である。 配線基板の表面上に電子部品の例として、コンデンサが実装されたモジュールの一部分を模式的に示す斜視図であり、（ｂ）は、（ａ）のＡ－Ａ線断面図、（ｃ）は、（ａ）のＢ－Ｂ線断面図である。 （ａ）は、第３実施形態のコンデンサを模式的に示す斜視図であり、（ｂ）は、（ａ）のＡ－Ａ線断面図、（ｃ）は、（ａ）のＢ－Ｂ線断面図である。 （ａ）は、第４実施形態のコンデンサを模式的に示す斜視図であり、（ｂ）は、（ａ）のＡ－Ａ線断面図、（ｃ）は、（ａ）のＢ－Ｂ線断面図である。 （ａ）は、第５実施形態のコンデンサを模式的に示す斜視図であり、（ｂ）は、（ａ）のＡ－Ａ線断面図、（ｃ）は、（ａ）のＢ－Ｂ線断面図である。 （ａ）は、第６実施形態のコンデンサを模式的に示す斜視図であり、（ｂ）は、（ａ）のＡ－Ａ線断面図、（ｃ）は、（ａ）のＢ－Ｂ線断面図である。 本実施形態のコンデンサの製造方法を示す模式図である。 （ａ）は、従来の積層セラミックコンデンサを模式的に示す斜視図であり、（ｂ）は、（ａ）のＡ－Ａ線断面図、（ｃ）は、（ａ）のＢ－Ｂ線断面図である。
　図１（ａ）は、本開示のコンデンサの第１実施形態を模式的に示す斜視図であり、（ｂ）は、（ａ）のＡ－Ａ線断面図、（ｃ）は、（ａ）のＢ－Ｂ線断面図である。（ｄ）は、（ａ）におけるカバー部付近（Ａ部）を拡大した概略断面図である。
　コンデンサは、コンデンサ本体１と、コンデンサ本体１の対向する両端部に設けられた外部電極３とを有している。
　コンデンサ本体１は、誘電体部９とその誘電体部９の周囲に設けられたカバー部１１とを有している。
　誘電体部９は、セラミック層５と内部電極層７とが交互に積層されたものである。
　ここで、誘電体部９は、静電容量の発現に寄与する部位である。カバー部１１は、静電容量を発現しない部位である。カバー部１１は、セラミック層５と同様の主成分を含む磁器によって形成されているが、コンデンサが所望の誘電特性および機械的特性を満足する範囲であれば、セラミック層５とは異なる組成であっても構わない。
　ここで、カバー部１１のうち、セラミック層５と内部電極層７との積層方向に対して垂直な方向に位置する側面側のカバー部１１Ａを、以下、側面カバー部１１Ａとする。
　一方、誘電体部９の上面側および下面側に設けられているカバー部１１を外層カバー部１１Ｂとする。
　コンデンサ本体１を構成するカバー部１１には気孔１２が存在する。気孔１２は、直径が０．１μｍ以上であるものと定義する。この場合、気孔１２の直径は、カバー部１１の断面において、気孔１２の開口径となる。
　気孔１２は、例えば、図１（ｄ）に示すような領域を電子顕微鏡によって観察したときに、カバー部１１の磁器とは異なる色彩を呈することから確認できる。電子顕微鏡による観察は、例えば、倍率２０００～５０００倍で行う。
　コンデンサの特徴部分を表す場合に、図１（ｂ）（ｄ）に示すように、側面カバー部１１Ａを幅の方向に３等分する方法を採る。
　ここで、側面カバー部１１Ａの幅ＷＡとは、図１（ｄ）に示すように、誘電体部９と側面カバー部１１Ａとの境界Ｂから側面カバー部１１Ａの外表面１１ａまでの間の間隔のことである。
　側面カバー部１１Ａを幅ＷＡの方向に３等分した各領域は、誘電体部９側から、誘電体部側領域１１Ａａ、中央領域１１Ａｂおよび表面側領域１１Ａｃである。
　誘電体部側領域１１Ａａ、中央領域１１Ａｂおよび表面側領域１１Ａｃのそれぞれの幅は、符号Ｗａ、ＷｂおよびＷｃとして表している。
　このコンデンサでは、誘電体部側領域１１Ａａは、中央領域１１Ａｂおよび表面側領域１１Ａｃよりも気孔１２の数が多い。
　ここで、気孔１２の数に差を有するとは、誘電体部側領域１１Ａａにおける気孔１２の数が、中央領域１１Ａｂの気孔１２の数および表面側領域１１Ａｃの気孔１２の数のそれぞれと比較したときに１．２倍以上ある場合を言う。
　従来のコンデンサでは、セラミック層１０５および内部電極層１０７が、さらに薄層化され、内部電極層１０７の面積比率および積層数が増大したコンデンサでは、未だ、カバー部１１１にデラミネーションが発生することがある。
　これに対し、第１実施形態のコンデンサによれば、誘電体部側領域１１Ａａにおける気孔１２の数が、中央領域１１Ａｂおよび表面側領域１１Ａｃのそれぞれにおける気孔１２の数よりも多いことから、側面カバー部１１Ａの中でも、誘電体部９に近い領域の剛性が低い。
　これにより、コンデンサに電圧が印加され、誘電体部９が電歪効果によって積層方向に伸びた場合でも、誘電体部９と側面カバー部１１Ａとの間に生じる歪を低減できる。
　その結果、側面カバー部１１Ａにデラミネーションが発生するのを抑えることができる。
　この場合、上記コンデンサにおいて、気孔１２の数が表面側領域１１Ａｃから誘電体部側領域１１Ａａに向けて次第に多くなる構造であると、側面カバー部１１Ａが誘電体部９から受ける歪の影響を側面カバー部１１Ａの全体で緩和できる効果をさらに高めることができる。
　なお、このコンデンサは、側面カバー部１１Ａの表面側領域１１Ａｃが緻密であることからコンデンサの耐湿性が高い。
　気孔１２の数は、コンデンサの断面を走査型電子顕微鏡によって観察し、撮影した写真を解析することによって求める。
　具体的には、コンデンサを図１（ｂ）に示す断面のように加工した後に、図１（ｄ）に示すような所定の領域の写真を撮る。次に、その写真から側面カバー部１１Ａを幅ＷＡの方向に３等分して誘電体部側領域１１Ａａ、中央領域１１Ａｂおよび表面側領域１１Ａｃを定め、それぞれの領域の気孔１２の数をカウントして求める。このとき、気孔１２をカウントする領域は積層方向には同じ高さ方向の位置とする。図１（ｄ）に間隔ｔとして示した位置である。この場合、各領域を区別するために引いた線上に載った気孔１２はカウントしない。
　また、このコンデンサにおいて、誘電体部側領域１１Ａａにおける気孔１２の平均径Ｄ１が表面側領域１１Ａｃにおける気孔１２の平均径Ｄ２よりも大きいときには、コンデンサにデラミネーションが発生する確率をさらに低くすることができる。
　本開示のコンデンサは、上記した第１実施形態の構成に、さらに、以下の構成を加えることができる。
　図２（ａ）は、第２実施形態のコンデンサを模式的に示す斜視図であり、（ｂ）は、（ａ）のＡ－Ａ線断面図、（ｃ）は、（ａ）のＢ－Ｂ線断面図である。
　図３は、配線基板の表面上にコンデンサが実装されたモジュールの一部分を模式的に示す斜視図であり、（ｂ）は、（ａ）のＡ－Ａ線断面図、（ｃ）は、（ａ）のＢ－Ｂ線断面図である。
　第２実施形態のコンデンサでは、図２（ｂ）（ｃ）に示すように、コンデンサ本体１を構成する側面カバー部１１Ａの気孔率が誘電体部９を積層方向に２等分したときの上層側および下層側で異なっている。
　つまり、第２実施形態のコンデンサでは、側面カバー部１１Ａの内部に存在する気孔１２の数が誘電体部９を積層方向に見たときに一方側に偏っている。
　コンデンサ本体１を構成している側面カバー部１１Ａが、上記した第１実施形態の構造に加えて、気孔１２の数が積層方向にも異なる状態になると、側面カバー部１１Ａの内部に存在する気孔１２によって、コンデンサの積層方向の一方側が拘束されてコンデンサの内部に応力が発生するような場合に、その応力を緩和することができる。
　例えば、コンデンサ２０が、図３（ａ）（ｂ）（ｃ）に示すように、配線基板２１の表面上にハンダなどの接合部材２３よって固着されている場合、コンデンサ２０は接合部材２３によって拘束されることになる。その拘束力は、コンデンサ２０の積層方向では、配線基板２１側とその反対側との間で、配線基板２１側が大きい。
　このような場合、コンデンサ２０には大きな応力が発生し、場合によっては、コンデンサ２０にクラックが発生することがある。
　第２実施形態のコンデンサ２０は、側面カバー部１１Ａに存在する気孔１２が偏っている。コンデンサ２０を配線基板２１に実装する際に、気孔１２の数の多い側が配線基板２１の表面に近くなるように実装されている。
　つまり、コンデンサ２０が図３（ａ）（ｂ）（ｃ）に示すように配線基板２１の表面上に実装されたときに、コンデンサ２０に発生する応力を側面カバー部１１Ａの配線基板２１側の内部に存在する気孔１２によって緩和することができる。
　その結果、コンデンサ２０にクラックが発生するのを抑制することができる。
　以下に示す第３実施形態のコンデンサ３０、第４実施形態のコンデンサ４０は、上記した第１実施形態の構成または第２実施形態の構成のそれぞれに対して、さらに、以下の構成を加えたものである。
　図４（ａ）は、第３実施形態のコンデンサを模式的に示す斜視図であり、（ｂ）は、（ａ）のＡ－Ａ線断面図、（ｃ）は、（ａ）のＢ－Ｂ線断面図である。
　第３実施形態のコンデンサ３０は、第１実施形態の構成を基にしたものである。コンデンサ３０は、図３（ｂ）（ｃ）に示すように、カバー部１１のうち、誘電体部９の積層方向の上面側および下面側に位置する２つのカバー部をそれぞれ外層カバー部１１Ｂａ、１１Ｂｂとしたときに、２つの外層カバー部１１Ｂａ、１１Ｂｂ間で気孔１２の数または気孔率が異なっている。以下、気孔１２の数だけで表す場合がある。
　コンデンサ３０のように、上記した第１実施形態の構造に加えて、コンデンサ本体１を構成している外層カバー部１１Ｂの気孔１２の数または気孔率が誘電体部９の上面側と下面側とで異なる状態であると、外層カバー部１１Ｂａ、１１Ｂｂのうち、気孔率が高いかまたは気孔１２の数の多い外層カバー部１１Ｂａ、Ｂｂを配線基板２１側に配置することによって、コンデンサの積層方向の一方側が拘束されてコンデンサ３０の内部に応力が発生する場合にも、その応力を小さくすることができる。これによりコンデンサ３０にクラックが発生するのを抑えることができる。
　図５（ａ）は、第４実施形態のコンデンサを模式的に示す斜視図であり、（ｂ）は、（ａ）のＡ－Ａ線断面図、（ｃ）は、（ａ）のＢ－Ｂ線断面図である。
　第４実施形態のコンデンサ４０は、第２実施形態の構成を基にしたものである。図４（ｂ）（ｃ）に示すコンデンサ２０についても、誘電体部９の積層方向の上面側および下面側に位置する外層カバー部１１Ｂａ、１１Ｂｂは、上記した第３実施形態における外層カバー部１１Ｂａ、１１Ｂｂと同様の構成である。
　つまり、コンデンサ４０は、誘電体部９の積層方向の上面側および下面側に位置する外層カバー部１１Ｂａ、１１Ｂｂ間で気孔率または気孔１２の数が異なっている。
　このコンデンサ４０においても、第３実施形態のコンデンサ３０と同様の効果を得ることができる。
　以下に示す第５実施形態のコンデンサ５０は、上記した第４実施形態の構成に対して、さらに、以下の構成を加えたものである。
　図６（ａ）は、第５実施形態のコンデンサを模式的に示す斜視図であり、（ｂ）は、（ａ）のＡ－Ａ線断面図、（ｃ）は、（ａ）のＢ－Ｂ線断面図である。
　第５実施形態のコンデンサ５０は、誘電体部９内に他のセラミック層５とは厚みｔｄの異なるセラミック層５を有する。図６（ｂ）（ｃ）では、厚みｔｄの厚いセラミック層を符号５ａとし、厚みの薄いセラミック層を符号５ｕで表している。
　図６（ａ）（ｂ）（ｃ）では、厚みｔｄの厚いセラミック層５ａが気孔１２の数が多いかまたは気孔率の高い方の外層カバー部１１Ａ側に配置されている。厚みｔｄの薄いセラミック層５ｕは気孔１２の数が少ないかまたは気孔率の低い方の外層カバー部１１Ａ側に配置されている。
　誘電体部９は、セラミック層５および内部電極層７の厚みが薄く、積層数が多くなるほど、カバー部１１との間で熱膨張係数など物性に起因した機械的特性の違いが大きくなる。
　セラミック層５の厚みｔｄを厚くした箇所は、セラミック層５の厚みｔｄが厚くなった分だけ、誘電体部９の熱膨張係数をカバー部１１の熱膨張係数に近づけることができる。これによりコンデンサ本体１のカバー部１１と誘電体部９との間に局所的に発生する応力を緩和することができる。その結果、コンデンサ５０にクラックが発生する可能性を小さくすることができる。
　また、上記した第２～第５実施形態のコンデンサにおいて、誘電体部９を積層方向に見たときに、気孔１２の数の多い側面カバー部１１Ａおよび気孔１２の数の多い外層カバー部１１Ｂ側の内部電極層７が、これとは反対側に位置する気孔１２の数の少ない側面カバー部１１Ａおよび気孔１２の数の少ない外層カバー部１１Ｂ側の内部電極層７に比べて連続性が低いときには、内部電極層７が疎になった分だけ、誘電体部９の熱膨張係数をカバー部１１の熱膨張係数に近づけることができる。このような場合にも、コンデンサ本体１のカバー部１１と誘電体部９との間に局所的に発生する応力を緩和することができる。その結果、コンデンサ５０にクラックが発生する可能性をより小さくすることができる。
　ここで、内部電極層７の連続性とは、内部電極層７の有効面積が高いか否かを意味する。内部電極層７の有効面積が高い場合が内部電極層７の連続性が高いことになる。内部電極層７の連続性は、例えば、図１（ｂ）に示すような誘電体部９の断面を観察したときに、その断面に露出した内部電極層７の単位長さ当たりに占める金属部分の長さの割合を求めて判定する。
　図７（ａ）は、第６実施形態のコンデンサを模式的に示す斜視図であり、（ｂ）は、（ａ）のＡ－Ａ線断面図、（ｃ）は、（ａ）のＢ－Ｂ線断面図である。
　第６実施形態のコンデンサ６０は、上記した第４実施形態の構成に対して、さらに、以下の構成を加えたものである。
　第６実施形態のコンデンサ６０は、気孔の数が多いかまたは気孔率の高い外層カバー部１１Ｂｂの寸法Ｗ２が、この外層カバー部１１Ｂｂに対して積層方向の反対側に位置する外層カバー部１１Ｂａの寸法Ｗ１よりも大きい。
　この場合、外層カバー部１１Ｂの長さは、図７（ｂ）（ｃ）に示す、一対の外部電極３が配置された方向および一対の外部電極３が配置された方向に対して垂直な方向のうちの少なくとも一方が大きいことが望ましい。
　例えば、図７（ｂ）（ｃ）に示すように、誘電体部９の上面側および下面側に配置されている外層カバー部１１Ｂａ、１１Ｂｂのうち、気孔率が高いかまたは気孔１２の数の多い外層カバー部１１Ｂｂの長さがその反対側の外層カバー部１１Ｂａよりも大きいときには、外層カバー部１１Ｂｂの体積が大きい分だけ、外層カバー部１１Ｂｂにクラックが発生した場合でも、そのクラックによる故障の程度を軽減することができる。これにより故障による不良の発生率を低くすることができる。
　この場合、外層カバー部１１Ｂの長さは、図７（ｂ）（ｃ）に示しているように、一対の外部電極３が配置された方向、および一対の外部電極３が配置された方向に対して垂直な方向の両方が共に大きいことが望ましい。
　なお、第３～第６実施形態のコンデンサ３０、４０、５０、６０についても、第２実施形態のコンデンサ２０と同様、コンデンサ３０、４０、５０、６０が、配線基板２１の表面上にハンダなどの接合部材２３よって実装されている場合において同様の効果を有する。
　これらのコンデンサを構成するセラミック層５およびカバー部１１の材料としては、チタン酸バリウム、チタン酸ジルコン酸バリウム、チタン酸ジルコン酸鉛および二酸化チタン等から選ばれる少なくとも１種の金属酸化物または複合酸化物が好ましい。これらの材料の熱膨張係数としては９×１０－６～１１×１０－６／℃であるのが良い。
　また、内部電極層７の材料としては、ニッケル、銅、パラジウムおよび銀から選ばれる１種の金属もしくはこれらの合金を適用することが好ましい。これらの金属の熱膨張係数としては１０×１０－６～２０×１０－６／℃であることが望ましい。
　セラミック層５の平均厚みは０．５～３μｍ、内部電極層７の平均厚みは０．２～２μｍであるのが良い。
　また、誘電体部９における内部電極層７の積層数は１００層以上、カバー部１１の厚みは誘電体部９の積層方向の厚みを１としたときに０．０１～０．１であるのが良い。
　図８は、本実施形態のコンデンサの製造方法を示す模式図である。
　ここで、図８（ａ）（ｂ）は、交互に積層するパターンシート２７ａ、２７ｂの平面図である。図８（ｃ）は、パターンシート２７ａ、２７ｂを積層して形成された母体積層体３１を模式的に示す平面図である。図８（ｃ）では、内部電極パターン２３およびセラミックパターン２５の存在位置が分かるように透かした状態を示している。図８（ｄ）は、パターンシート２７ａ、２７ｂを積層して形成された母体積層体３１を模式的に示す断面図である。
　本実施形態のコンデンサを製造する場合、まず、図８（ａ）（ｂ）に示すように、例えば、チタン酸バリウムを主成分とする誘電体粉末を含むセラミックグリーンシート２１の主面上に矩形状の内部電極パターン２３と、この内部電極パターン２３の周囲にセラミックパターン２５とを形成してパターンシート２７a、２７ｂを作製する。
　次に、パターンシート２７ａ、２７ｂを複数層重ねてコア積層体を形成する。次いで、このコア積層体の上面側および下面側に導体パターンを形成していないセラミックグリーンシート２１を所定の枚数だけ重ね、加圧加熱処理を行ってコンデンサ本体１となる積層体２９を複数個有する母体積層体３１を形成する。
　次に、この母体積層体３１を図８（ｃ）（ｄ）に示す切断線Ｃに沿って切断することにより積層体２９にする。
　このとき、積層体２９の切断にはレーザ加工機を用いる。レーザ加工機によりセラミックパターン２５に熱を与えて切断する。これにより切断線Ｃ付近であるセラミックパターン２５の周縁部２５ａと、ここから遠い内部電極パターン２３の周縁部２３ａとの間でセラミックパターン２５に含まれる有機樹脂の含有量を変化させることができる。
　このときセラミックパターン２５を構成するセラミック粒子がわずかに焼結する。これによりセラミックパターン２５の周縁部２５ａ（カバー部１１の表面１１ａ）と、ここから遠い内部電極パターン２３の周縁部２３ａ（誘電体部９）との間で気孔１２の数を変化させることができる。
　なお、側面カバー部１１Ａにおける誘電体部側領域１１Ａａの気孔１２の数を中央領域１１Ａｂおよび表面側領域１１Ａｃの気孔１２の数をよりも多くする場合、側面カバー部１１Ａの表面側領域１１Ａｃから誘電体部側領域１１Ａａにかけて気孔１２の数が多くなる状態に形成する場合、および誘電体部側領域１１Ａａにおける気孔１２の平均径を表面側領域１１Ａｃにおける気孔１２の平均径よりも大きくする場合など、側面カバー部１１Ａに気孔１２が形成される状態を変化させる場合には、レーザ加工機の出力を変更する。
　誘電体部９を積層方向に２等分したときに、側面カバー部１１Ａにおける気孔１２の数を上層側および下層側で異ならせる場合には、母体積層体３１をレーザ加工機によって切断する際に、厚み方向の真ん中あたりからレーザ加工機の出力を徐々に下げていくようにして切断する。
　誘電体部９の積層方向の上面側および下面側に位置する外層カバー部１１Ｂａ、１１Ｂｂ間で気孔１２の数を異ならせる場合には、母体積層体３１をレーザ加工機によって切断する際に母体積層体３１の上面側から水を噴霧上に拭きかけて切断する。
　母体積層体３１に水を噴霧上に拭きかけて切断すると、セラミックグリーンシート２１に含まれるバリウム（Ｂａ）成分が溶出することから、セラミックグリーンシート２１は、その表面付近や切断箇所付近が局部的にチタン（Ｔｉ）リッチになる。チタンリッチになった箇所は、これよりもバリウム成分の割合が多い箇所よりも焼結し難くなり、気孔１２が外層カバー部１１Ｂ内に多くなる。
　次に、作製した積層体２９を所定の条件にて焼成することによりコンデンサ本体１を作製する。なお、外層カバー部１１Ｂの平面方向の長さを誘電体部９の上面側および下面側で変化させる場合には、母体積層体３１に水を噴霧上に拭きかけて切断する上記の方法によって得られた積層体２９を焼成する際の最高温度を変化させる。このとき内部電極層７の連続性も同時に変化する。
　次に、焼成により得られたコンデンサ本体１の内部電極層７が露出した端面を含む端部に外部電極３を形成し、必要に応じてニッケルめっき膜およびスズめっき膜を形成する。こうして、第１～第６実施形態のコンデンサを得ることができる。
　以下、具体的に積層セラミックコンデンサを作製して本発明の効果を確認した。まず、セラミック層用およびカバー部用の材料として以下の誘電体粉末を調製した。誘電体粉末の原料粉末として、チタン酸バリウム粉末、ＭｇＯ粉末、Ｙ２Ｏ３粉末およびＭｎＣＯ３粉末を準備した。これらの各種粉末を、チタン酸バリウム粉末量を１００モルとしたときに、ＭｇＯ粉末を２モル、Ｙ２Ｏ３粉末を０．５モル、ＭｎＣＯ３粉末を０．５モル添加し、さらに、チタン酸バリウム粉末１００質量部に対して、ガラス粉末（ＳｉＯ２＝５５，ＢａＯ＝２０，ＣａＯ＝１５，Ｌｉ２Ｏ＝１０（モル％））を１質量部添加して誘電体粉末を調製した。
　次に、湿式混合した誘電体粉末を、ポリビニルブチラール樹脂を溶解させたトルエンおよびアルコールの混合溶媒中に投入し、直径１ｍｍのジルコニアボールを用いて湿式混合してセラミックスラリを調製し、ドクターブレード法により平均厚みが１μｍのセラミックグリーンシートを作製した。また、試料Ｎｏ．８のコンデンサ用に厚みが１．２μｍのセラミックグリーンシートも作製した。
　次に、このセラミックグリーンシートの上面に矩形状の内部電極パターンを形成し、次いで、内部電極パターンの周囲にセラミックパターンを形成してパターンシートを作製した。内部電極パターンを形成するための導体ペーストは、Ｎｉ粉末４５質量％に対して、共材としてチタン酸バリウム粉末を２０重量％と、エチルセルロース５質量％およびオクチルアルコール９５質量％からなる有機ビヒクル３０質量％を３本ロールで混練したものを用いた。セラミックパターン用のセラミックペーストはセラミックグリーンシートに用いた誘電体粉末を適用した。
　次に、作製したパターンシートを３３０層重ね、次いで、この積層体の上下面にそれぞれ内部電極パターンを形成していないセラミックグリーンシートを重ね、加圧加熱処理を行って母体積層体を形成した。試料Ｎｏ．８については、水を噴霧しない方になる最初に重ねる方の１０層に、厚みが１．２μｍのセラミックグリーンシートを用いて作製したパターンシートを用いた。
　この後、この母体積層体を、レーザ加工機を用いて所定の寸法に切断して積層体を形成した。
　表１の試料Ｎｏ．１は切断にカッター刃を用いた。試料Ｎｏ．２～４については、レーザ加工機を使用した。試料Ｎｏ．３は、試料Ｎｏ．２の０．９倍、試料Ｎｏ．４は試料Ｎｏ．２の０．７倍の出力で切断した。試料Ｎｏ．５～９は、試料Ｎｏ．２の条件を基にして作製した。試料Ｎｏ．６～９については、母体積層体の表面に水を噴霧状に吹きかけて切断した。試料Ｎｏ．５、７および８は、試料Ｎｏ．６の条件で厚み方向の中程まで切断したところで、レーザ加工機の出力を徐々に０．１倍まで低下させて切断を行った。
　次に、作製した積層体を大気中にて脱脂した後、水素－窒素の混合ガス雰囲気にて酸素分圧が１０－８Ｐａの条件にて、最高温度を１２８０℃に設定して２時間の焼成を行い、コンデンサ本体を作製した。なお、試料Ｎｏ．９は、焼成温度を他の試料よりも２０℃高い温度（１３００℃）に設定して作製した。この試料は、内部電極層の連続性が誘電体部の積層方向で変化していた。気孔の数の多い側の外層カバー部側の内部電極層は、これとは反対側の気孔の数の少ない側の外層カバー部側よりも連続性が低かった。
　作製したコンデンサ本体のサイズは１００５型に相当するものであり、そのサイズはおおよそ、０．９５ｍｍ×０．４８ｍｍ×０．４８ｍｍであった。また、セラミック層の平均厚みは０．７μｍ、誘電体部の内部電極層の１層の平均厚みは０．６μｍであった。側面カバー部の平均の幅および外層カバー部の平均の厚みは２０μｍであった。
　これらセラミック層および内部電極層の１層の平均厚みは、積層セラミックコンデンサを構成する誘電体部の断面の積層方向の上層、中層および下層における内部電極層の両端部（端から１μｍほど内側）および中央部（計９箇所）を測定し、平均値から求めた。
　次に、作製したコンデンサ本体の内部電極層が露出した端部に銅ペーストを塗布し、約８００℃条件で加熱して外部電極を形成した。
　次に、この外部電極の表面に、順に、電解めっき法によりＮｉメッキ膜およびＳｎメッキ膜を形成して積層セラミックコンデンサを作製した。
　次に、作製した積層セラミックコンデンサについて以下の評価を行った。
　誘電体部およびカバー部に存在する気孔の数および気孔の平均径は走査型電子顕微鏡により撮影した断面写真（５０００倍）から求めた。このとき、観察領域は、図１（ｄ）に示すように、側面カバー部を幅の方向に３等分し、誘電体部側領域、中央領域および表面側領域を設定した。各領域の面積はそれぞれ１００μｍ２とした。各領域を分けた線上に存在する気孔についてはカウントから除外した。気孔の平均径は、各領域の中央部に気孔が３０個ほど入る円を描き、画像解析によって各気孔の面積を求め、それぞれの面積から求めた直径を対応させた。
　デラミネーションの発生率は、３５０℃に加温した半田槽中に、積層セラミックコンデンサの試料を約１秒間浸漬させた後に外観を評価することによって求めた。試料数は３００個とした。
　耐湿負荷試験は、６５℃、６５％ＲＨ、印加電圧６．３Ｖにおいて１００時間放置した後に絶縁抵抗を測定して求めた。試料Ｎｏ．５～８の試料については、温度を８５℃に設定した条件でも耐湿負荷試験を行った。試料数は表１に示すように、３００個とし、絶縁抵抗が１０６Ω以下となったものを不良とした。
　絶縁破壊電圧は絶縁抵抗計を用いて測定した。試料数は１００個とした。
　外層カバー部の幅の比（Ｗ１／Ｗ２、Ｗ３／Ｗ４）は、図７（ｂ）（ｃ）に示した方向をスケール表示のできるデジタルマイクロスコープを用いて測定した値から求めた。作製した試料は、Ｗ１／Ｗ２比とＷ３／Ｗ４比とが同じであった。
　また、コンデンサを配線基板の表面上に実装した試料を作製し、耐熱衝撃試験を行った。
　配線基板としては、ＦＲ－４製の基板の表面に配線パターンが形成された配線基板を用いた。配線パターンは銅箔パターンの表面に半田めっきが施されたものであった。コンデンサは半田によって配線パターン上に実装した。
　耐熱衝撃試験は、デラミネーションの発生率を評価した条件と同じ条件で行った。試料数は各試料３０個とした。
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000002
　作製した積層セラミックコンデンサの試料における有効誘電体部を構成する誘電体セラミック層には気孔は観察されなかった。
　試料Ｎｏ．２～９では、側面カバー部の誘電体部側領域は中央領域および表面側領域に比べて気孔の数が多かった。これらの試料では、デラミネーションの発生率が３００個中１個以下であった。また、側面カバー部に存在する気孔の平均径が中央領域および表面側領域に存在する気孔の平均径よりも大きかった。
　また、試料Ｎｏ．２～９では、６５℃、６５％ＲＨ、印加電圧６．３Ｖ、１００時間の耐湿負荷試験において不良が無かった。また、これらの試料はいずれも絶縁破壊電圧が４９Ｖ／μｍ以上であった。
　さらに、試料Ｎｏ．２～９は、配線基板に実装した後に行った耐熱衝撃試験においてもクラックの発生個数が３０個中２個以下であった。
　これに対して、試料Ｎｏ．１では、デラミネーションの発生率が３００個中１２個、耐湿負荷試験での不良発生率が３００個中４個であった。
　１・・・・・・コンデンサ本体
　３・・・・・・外部電極
　５・・・・・・誘電体セラミック層
　７・・・・・・内部電極層
　９・・・・・・誘電体部
　１１・・・・・カバー部
　１１ａ・・・・カバー部の表面
　１１Ａ・・・・側面カバー部
　１１Ａａ・・・誘電体部側領域
　１１Ａｂ・・・中央領域
　１１Ａｃ・・・表面側領域
　１１Ｂ・・・・外層カバー部
　１２・・・・・気孔
　２０、３０、４０、５０、６０・・・コンデンサ
　２１・・・・・配線基板

Claims (10)

  1. 　セラミック層と内部電極層とが交互に積層された誘電体部と、該誘電体部の周囲に設けられたカバー部とを備えているコンデンサであって、前記カバー部が気孔を有するとともに、前記カバー部のうち、前記セラミック層と前記内部電極層との積層方向に対して垂直な方向に位置する部位を側面カバー部とし、該側面カバー部を幅方向に誘電体部側領域、中央領域および表面側領域と３等分したときに、前記誘電体部側領域は前記中央領域および前記表面側領域よりも気孔の数が多いことを特徴とするコンデンサ。
  2. 　前記気孔の数は、前記表面側領域から前記誘電体部側領域に向けて次第に多くなっていることを特徴とする請求項１に記載のコンデンサ。
  3. 　前記気孔の平均径は、前記誘電体部側領域が前記表面側領域よりも大きいことを特徴とする請求項１または２に記載のコンデンサ。
  4. 　前記側面カバー部における前記気孔の数は、前記誘電体部を積層方向に２等分したときの上層側および下層側で異なっていることを特徴とする請求項１乃至３のうちいずれかに記載のコンデンサ。
  5. 　前記カバー部のうち、前記誘電体部の積層方向の上面側および下面側に位置する２つのカバー部をそれぞれ外層カバー部としたときに、２つの前記外層カバー部の前記気孔の数は異なっており、前記気孔の数の多い方の前記外層カバー部が前記気孔の数の多い方の前記側面カバー部側に配置されていることを特徴とする請求項４に記載のコンデンサ。
  6. 　前記気孔の数の多い方の前記外層カバー部側に配置されている前記セラミック層は、前記気孔の数の少ない方の前記外層カバー部側に配置されている前記セラミック層よりも厚みが厚いことを特徴とする請求項５に記載のコンデンサ。
  7. 　前記気孔の数の多い方の前記外層カバー部側に配置されている前記内部電極層は、前記気孔の数の少ない方の前記外層カバー部側に配置されている前記内部電極層よりも連続性が低いことを特徴とする請求項５または６に記載のコンデンサ。
  8. 　前記セラミック層および前記内部電極層の積層方向に対して垂直な方向に、対向した一対の外部電極を有しており、前記気孔の数の多い方の前記外層カバー部は、前記外部電極が対向した方向の長さが、前記気孔の数の少ない方の前記外層カバー部よりも長さが長いことを特徴とする請求項５乃至７のうちいずれかに記載のコンデンサ。
  9. 　前記気孔の数の多い方の前記外層カバー部は、前記外部電極が対向した方向に対して垂直な方向の長さが、前記気孔の数の少ない方の前記外層カバー部よりも長さが長いことを特徴とする請求項５乃至８のうちいずれかに記載のコンデンサ。
  10. 　配線基板の表面上にコンデンサが実装されたモジュールであって、前記コンデンサが請求項１乃至９のうちいずれかに記載のコンデンサであることを特徴とするモジュール。
PCT/JP2016/052153 2015-01-29 2016-01-26 コンデンサおよびモジュール WO2016121745A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016572049A JP6216085B2 (ja) 2015-01-29 2016-01-26 コンデンサおよびモジュール
CN201680005722.3A CN107210131B (zh) 2015-01-29 2016-01-26 电容器以及模块
US15/544,136 US10014112B2 (en) 2015-01-29 2016-01-26 Capacitor and module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-015633 2015-01-29
JP2015015633 2015-01-29

Publications (1)

Publication Number Publication Date
WO2016121745A1 true WO2016121745A1 (ja) 2016-08-04

Family

ID=56543356

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/052153 WO2016121745A1 (ja) 2015-01-29 2016-01-26 コンデンサおよびモジュール

Country Status (4)

Country Link
US (1) US10014112B2 (ja)
JP (1) JP6216085B2 (ja)
CN (1) CN107210131B (ja)
WO (1) WO2016121745A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018125467A (ja) * 2017-02-02 2018-08-09 太陽誘電株式会社 積層セラミック電子部品包装体、及び積層セラミック電子部品の収容方法
JP2019175935A (ja) * 2018-03-27 2019-10-10 Tdk株式会社 積層セラミック電子部品
JP2019175936A (ja) * 2018-03-27 2019-10-10 Tdk株式会社 積層セラミック電子部品
US11387044B2 (en) * 2019-08-23 2022-07-12 Samsung Electro-Mechanics Co., Ltd. Multi-layered ceramic capacitor and method of manufacturing the same
WO2024057786A1 (ja) * 2022-09-14 2024-03-21 株式会社村田製作所 電子部品
WO2024224921A1 (ja) * 2023-04-25 2024-10-31 株式会社村田製作所 積層セラミックコンデンサ
WO2024224920A1 (ja) * 2023-04-25 2024-10-31 株式会社村田製作所 積層セラミックコンデンサ

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019102752A (ja) 2017-12-07 2019-06-24 太陽誘電株式会社 積層セラミックコンデンサ
JP7044534B2 (ja) * 2017-12-11 2022-03-30 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP7347919B2 (ja) 2017-12-15 2023-09-20 太陽誘電株式会社 積層セラミックコンデンサ
KR102597153B1 (ko) * 2018-08-03 2023-11-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102691306B1 (ko) * 2018-11-13 2024-08-05 삼성전기주식회사 적층 세라믹 전자부품
JP7494436B2 (ja) * 2020-01-21 2024-06-04 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
US11961681B2 (en) * 2020-12-28 2024-04-16 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor including internal electrodes having pores on ends thereof and board having the same mounted thereon
KR20220096546A (ko) * 2020-12-31 2022-07-07 삼성전기주식회사 적층형 전자 부품
KR20220098620A (ko) * 2021-01-04 2022-07-12 삼성전기주식회사 적층형 전자 부품
JP2023006562A (ja) * 2021-06-30 2023-01-18 太陽誘電株式会社 セラミック電子部品およびセラミック電子部品の製造方法
KR20230068722A (ko) * 2021-11-11 2023-05-18 삼성전기주식회사 복합　전자부품
CN118511237A (zh) * 2021-12-30 2024-08-16 京瓷Avx元器件公司 表面贴装多层陶瓷电容器
KR20240116216A (ko) * 2023-01-20 2024-07-29 삼성전기주식회사 적층형 전자 부품

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129485A (ja) * 1995-10-30 1997-05-16 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JPH11340082A (ja) * 1998-05-28 1999-12-10 Taiyo Yuden Co Ltd 積層チップ部品とその製造方法
JP2005123288A (ja) * 2003-10-15 2005-05-12 Tdk Corp 積層電子部品の製造方法
JP2014204116A (ja) * 2013-04-08 2014-10-27 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミックキャパシタ及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297565A (ja) * 1998-04-07 1999-10-29 Murata Mfg Co Ltd セラミック電子部品およびその製造方法
JP2001244116A (ja) * 2000-02-29 2001-09-07 Taiyo Yuden Co Ltd 電子部品及びその製造方法
JP2001250740A (ja) * 2000-03-08 2001-09-14 Murata Mfg Co Ltd セラミック電子部品
JP4688326B2 (ja) 2001-03-27 2011-05-25 京セラ株式会社 セラミック積層体およびその製法
JP2012151175A (ja) * 2011-01-17 2012-08-09 Murata Mfg Co Ltd セラミック電子部品、セラミック電子部品の実装構造、およびセラミック電子部品の製造方法
KR101376828B1 (ko) * 2012-03-20 2014-03-20 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR101412822B1 (ko) * 2012-09-06 2014-06-27 삼성전기주식회사 외부전극용 전도성 페이스트, 이를 이용한 적층 세라믹 전자부품 및 이의 제조방법
JP2015035581A (ja) * 2013-07-10 2015-02-19 株式会社村田製作所 セラミック電子部品およびその製造方法
KR102061503B1 (ko) * 2013-09-24 2020-01-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102004769B1 (ko) * 2013-09-30 2019-07-29 삼성전기주식회사 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터 실장 기판
JP2015111654A (ja) * 2013-10-28 2015-06-18 株式会社村田製作所 積層電子部品の製造方法及び積層電子部品

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129485A (ja) * 1995-10-30 1997-05-16 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JPH11340082A (ja) * 1998-05-28 1999-12-10 Taiyo Yuden Co Ltd 積層チップ部品とその製造方法
JP2005123288A (ja) * 2003-10-15 2005-05-12 Tdk Corp 積層電子部品の製造方法
JP2014204116A (ja) * 2013-04-08 2014-10-27 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミックキャパシタ及びその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018125467A (ja) * 2017-02-02 2018-08-09 太陽誘電株式会社 積層セラミック電子部品包装体、及び積層セラミック電子部品の収容方法
JP2019175935A (ja) * 2018-03-27 2019-10-10 Tdk株式会社 積層セラミック電子部品
JP2019175936A (ja) * 2018-03-27 2019-10-10 Tdk株式会社 積層セラミック電子部品
JP7040206B2 (ja) 2018-03-27 2022-03-23 Tdk株式会社 積層セラミック電子部品
JP7069935B2 (ja) 2018-03-27 2022-05-18 Tdk株式会社 積層セラミック電子部品
US11387044B2 (en) * 2019-08-23 2022-07-12 Samsung Electro-Mechanics Co., Ltd. Multi-layered ceramic capacitor and method of manufacturing the same
US11581145B2 (en) 2019-08-23 2023-02-14 Samsung Electro-Mechanics Co., Ltd. Multi-layered ceramic capacitor and method of manufacturing the same
US11763991B2 (en) 2019-08-23 2023-09-19 Samsung Electro-Mechanics Co., Ltd. Multi-layered ceramic capacitor and method of manufacturing the same
WO2024057786A1 (ja) * 2022-09-14 2024-03-21 株式会社村田製作所 電子部品
WO2024224921A1 (ja) * 2023-04-25 2024-10-31 株式会社村田製作所 積層セラミックコンデンサ
WO2024224920A1 (ja) * 2023-04-25 2024-10-31 株式会社村田製作所 積層セラミックコンデンサ

Also Published As

Publication number Publication date
JPWO2016121745A1 (ja) 2017-11-24
US20180012702A1 (en) 2018-01-11
JP6216085B2 (ja) 2017-10-18
CN107210131A (zh) 2017-09-26
US10014112B2 (en) 2018-07-03
CN107210131B (zh) 2018-09-25

Similar Documents

Publication Publication Date Title
JP6216085B2 (ja) コンデンサおよびモジュール
KR101862396B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP6371365B2 (ja) 積層セラミックコンデンサ
KR101751079B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
US9870866B2 (en) Multilayer electronic component
US9865397B2 (en) Multilayer electronic component
JP6342122B2 (ja) 積層セラミック電子部品
US9165712B2 (en) Multilayer ceramic electronic component and fabrication method thereof
JP5694249B2 (ja) 積層セラミック電子部品
KR101912266B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP6224853B2 (ja) 積層セラミックコンデンサ
US8947849B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
JP2022067608A (ja) 積層型電子部品
KR101558025B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP5780856B2 (ja) 積層セラミックコンデンサ
WO2018105333A1 (ja) 多層セラミック基板及び電子装置
JP2022105266A (ja) 積層型電子部品
KR101477334B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR102724891B1 (ko) 적층형 전자 부품
US20230215647A1 (en) Multilayer electronic component
JP6117557B2 (ja) 積層型電子部品
EP4390994A2 (en) Multilayer electronic component
JP6455633B2 (ja) 多層セラミック基板及び電子装置
JP2005268290A (ja) 積層セラミック電子部品およびその製造方法
KR20240106097A (ko) 적층형 전자 부품

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16743348

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016572049

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15544136

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16743348

Country of ref document: EP

Kind code of ref document: A1