JP2018125840A - 撮像システム及び撮像装置 - Google Patents

Abstract

【課題】異常を検出するための各種試験をより効率的に実行可能とする。【解決手段】車両に搭載され、車両の周辺領域を撮像して画像を生成する撮像装置と、車両に搭載され、車両を制御する機能に関する処理を実行する処理装置と、を備え、撮像装置は、複数の画素と、複数の画素それぞれによる露光を制御する制御部と、所定の試験を実行する処理部と、を有し、制御部は、複数の画素のうち少なくとも一部の画素による１回以上の露光が実行される第１の期間において画素信号の読み出しが完了した後に、１回以上の露光が実行される第２の期間において画素信号の読み出しが開始されるように露光を制御し、処理部は、第１の期間における画素信号の読み出しと第２の期間における画素信号の読み出しとの間である第３の期間に、所定の試験を実行し、処理装置は、所定の試験の結果に基づいて、車両を制御する機能を制限する、撮像システム。【選択図】図２４

Description

本開示は、撮像システム及び撮像装置に関する。

固体撮像装置として、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）等のＭＯＳ型イメージセンサに代表される増幅型固体撮像装置が知られている。また、ＣＣＤ（Charge Coupled Device）イメージセンサに代表される電荷転送型固体撮像装置が知られている。これら固体撮像装置は、デジタルスチルカメラ、デジタルビデオカメラなどに広く用いられている。近年、カメラ付き携帯電話やＰＤＡ（Personal Digital Assistant）などのモバイル機器に搭載される固体撮像装置としては、電源電圧が低く、消費電力の観点などからＭＯＳ型イメージセンサが多く用いられている。

ＭＯＳ型の固体撮像装置は、単位画素が光電変換素子（例えば、フォトダイオード）と複数の画素トランジスタで形成され、この複数の単位画素が２次元アレイ状に配列された画素アレイ（画素領域）と、周辺回路領域を有して構成される。複数の画素トランジスタは、ＭＯＳトランジスタで形成され、転送トランジスタ、リセットトランジスタ、増幅とトランジスタの３トランジスタ、あるいは選択トランジスタを加えた４トランジスタで構成される。

また、近年では、固体撮像装置の用途も多様化してきており、例えば、画像解析技術や各種認識技術の発展に伴い、単に画像を撮像するのみに限らず、撮像された画像に基づき、人や物などのような所定の対象を認識する各種認識システムへの応用も検討されている。

米国特許出願公開第２００８／０１５８３６３号明細書

ところで、固体撮像装置を各種認識システムに応用するような状況下においては、当該固体撮像装置に異常が生じた場合に、当該異常を検出するための仕組みが重要となる。例えば、特許文献１には、故障検出回路を用いて固体撮像装置の故障を検出するための仕組みの一例が開示されている。

一方で、特許文献１では、画像検出チップの電源オン時もしくは外部検査機器からの信号受信時に故障検出回路を用いて各種試験を実行するため、例えば撮像中に発生した故障をrun-timeで検出することが困難である。

そこで、本開示では、異常を検出するための各種試験をより効率的に実行することが可能な、撮像システム及び撮像装置を提案する。

本開示によれば、車両に搭載され、前記車両の周辺領域を撮像して画像を生成する撮像装置と、前記車両に搭載され、前記車両を制御する機能に関する処理を実行する処理装置と、を備え、前記撮像装置は、複数の画素と、前記複数の画素それぞれによる露光を制御する制御部と、所定の試験を実行する処理部と、を有し、前記制御部は、前記複数の画素のうち少なくとも一部の画素による１回以上の露光が実行される第１の期間において画素信号の読み出しが完了した後に、１回以上の露光が実行される第２の期間において画素信号の読み出しが開始されるように露光を制御し、前記処理部は、前記第１の期間における画素信号の読み出しと前記第２の期間における画素信号の読み出しとの間である第３の期間に、前記所定の試験を実行し、前記処理装置は、前記所定の試験の結果に基づいて、前記車両を制御する機能を制限する、撮像システムが提供される。

また、本開示によれば複数の画素と、前記複数の画素それぞれによる露光を制御する制御部と、所定の試験を実行する処理部と、を備え、前記制御部は、前記複数の画素のうち少なくとも一部の画素による１回以上の露光が実行される第１の期間において画素信号の読み出しが完了した後に、１回以上の露光が実行される第２の期間において画素信号の読み出しが開始されるように露光を制御し、前記処理部は、前記第１の期間における画素信号の読み出しと前記第２の期間における画素信号の読み出しとの間である第３の期間に、前記所定の試験を実行する、撮像装置が提供される。

また、本開示によれば、複数の画素と、前記複数の画素それぞれによる露光を制御する制御部と、前記複数の画素のうち少なくとも一部の画素による１回以上の露光が実行される第１の期間のうちの最後の露光結果
に基づく画素信号の読み出しの完了後から、前記第１の期間よりも後の前記１回以上の露光が実行される第２の期間における最初の露光が開始されるまでの第３の期間に、所定の試験を実行する処理部と、を備える撮像装置が提供される。

以上説明したように本開示によれば、異常を検出するための各種試験をより効率的に実行することが可能な、撮像システム及び撮像装置が提供される。

なお、上記の効果は必ずしも限定的なものではなく、上記の効果とともに、または上記の効果に代えて、本明細書に示されたいずれかの効果、または本明細書から把握され得る他の効果が奏されてもよい。

本開示の一実施形態に係る固体撮像装置の構成の一例として、ＣＭＯＳ固体撮像装置の概略構成を示した図である。 本開示に係る技術を適用し得る積層型の固体撮像装置の構成例の概要を示す図である。 本開示の一実施形態に係る固体撮像装置の一部の機能構成の一例を示すブロック図である。 本開示の一実施形態に係る固体撮像装置の機能構成の他の一例を示したブロック図である。 本開示の一実施形態に係る固体撮像装置の構成の他の一例を示した図である。 本開示の一実施形態に係る単位画素の回路構成の一例を示した図である。 本開示の一実施形態に係る固体撮像装置の駆動制御の一例について示した概略的なタイミングチャートである。 本開示の一実施形態に係る固体撮像装置の駆動制御の一例について示した概略的なタイミングチャートである。 本開示の第１の実施形態に係る固体撮像装置の概略的な構成の一例を示したブロック図である。 同実施形態に係る固体撮像装置の概略的な構成の一例を示したブロック図である。 同実施形態に係る固体撮像装置の駆動制御の一例について示した概略的なタイミングチャートである。 同実施形態に係る固体撮像装置の駆動制御の一例について説明するための説明図である。 同実施形態に係る固体撮像装置の駆動制御の一例について説明するための説明図である。 同実施形態に係る固体撮像装置の駆動制御の一例について説明するための説明図である。 同実施形態に係る固体撮像装置における画素信号の補正に係る動作の一例について説明するための説明図である。 同実施形態の変形例に係る固体撮像装置における単位画素の回路構成の一例を示した図である。 同実施形態の変形例に係る固体撮像装置の駆動制御の一例について示した概略的なタイミングチャートである。 同実施形態の変形例に係る固体撮像装置の駆動制御の一例について説明するための説明図である。 同実施形態の応用例に係る固体撮像装置の駆動制御の一例について説明するための説明図である。 同実施形態に係る固体撮像装置の駆動制御の一例について示した概略的なタイミングチャートである。 本開示の第２の実施形態に固体撮像装置の概略的な構成の一例を示したブロック図である。 同実施形態に係る固体撮像装置における画素信号の補正に係る動作の一例について説明するための説明図である。 同実施形態に係る固体撮像装置における画素信号の補正に係る動作の一例について説明するための説明図である。 同実施形態に係る固体撮像装置の駆動制御の一例について示した概略的なタイミングチャートである。 同実施形態に係る固体撮像装置における各画素からの画素信号の読み出しに係る概略的な制御の一例について説明するための説明図である。 同実施形態に係る固体撮像装置における各画素からの画素信号の読み出しに係る概略的な制御の一例について説明するための説明図である。 同実施形態に係る固体撮像装置における露光時間の制約と垂直ブランク期間との関係について説明するためのタイミングチャートである。 フロントカメラECUと撮像素子のハードウェアの構成について説明するための説明図である。 フロントカメラECUと撮像素子のハードウェアの構成について説明するための説明図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。 移動体に適用される撮像装置の概略的な構成の一例について示したブロック図である。

以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

なお、説明は以下の順序で行うものとする。
１．固体撮像装置の構成例
１．１．概略構成
１．２．機能構成
１．３．単位画素の回路構成
１．４．駆動制御
２．第１の実施形態
２．１．構成
２．２．駆動制御
２．３．変形例
２．４．評価
３．第２の実施形態
３．１．構成
３．２．駆動制御
３．３．露光時間の制約と垂直ブランク期間との関係
３．４．評価
４．応用例
４．１．移動体への応用例１
４．２．移動体への応用例２
５．むすび

＜＜１．固体撮像装置の構成例＞＞
本実施形態に係る固体撮像装置の一構成例について以下に説明する。

＜１．１．概略構成＞
図１に、本開示の一実施形態に係る固体撮像装置の構成の一例として、ＣＭＯＳ固体撮像装置の概略構成を示す。このＣＭＯＳ固体撮像装置は、各実施の形態の固体撮像装置に適用される。

図１に示すように、本例の固体撮像装置１は、画素アレイ部３、アドレスレコーダ４、画素タイミング駆動回路５、カラム信号処理回路６、センサコントローラ７、及びアナログ電位生成回路８を含む。

画素アレイ部３には、複数の画素２がアレイ状に配置されており、それぞれの画素２は、水平信号線を介して画素タイミング駆動回路５に接続されるとともに、垂直信号線ＶＳＬを介してカラム信号処理回路６に接続される。複数の画素２は、図示しない光学系を介して照射される光の光量に応じた画素信号をそれぞれ出力し、それらの画素信号から、画素アレイ部３に結像する被写体の画像が構築される。

画素２は、光電変換部となる例えばフォトダイオードと、複数の画素トランジスタ（いわゆるＭＯＳトランジスタ）を有して成る。複数の画素トランジスタは、例えば転送トランジスタ、リセットトランジスタ及び増幅トランジスタの３つのトランジスタで構成することができる。その他、選択トランジスタ追加して４つのトランジスタで構成することもできる。なお、単位画素の等価回路の一例については別途後述する。画素２は、１つの単位画素として構成することができる。また、画素２は、共有画素構造とすることもできる。この共有画素構造は、複数のフォトダイオードと、複数の転送トランジスタと、共有する１つのフローティングディフージョンと、共有する１つずつの他の画素トランジスタとから構成される。すなわち、共有画素では、複数の単位画素を構成するフォトダイオード及び転送トランジスタが、他の１つずつの画素トランジスタを共有して構成される。

また、画素アレイ部３の一部（例えば、非表示領域）には、表示に寄与しないダミー画素２ａが配置されていてもよい。ダミー画素２ａは、固体撮像装置１に関する各種情報の取得に利用される。例えば、ダミー画素２ａは、表示に寄与する画素２が駆動されている期間中に、白輝度に相当する電圧が印可される。このとき、例えば、ダミー画素２ａに流れる電流を電圧に変換し、この変換により得られる電圧を計測することで、表示に寄与する画素２の劣化を予測することも可能である。即ち、ダミー画素２ａは、固体撮像装置１の電気的特性を検出可能なセンサに相当し得る。

アドレスレコーダ４は、画素アレイ部３の垂直方向のアクセスを制御し、画素タイミング駆動回路５は、アドレスレコーダ４からの制御信号と画素駆動パルスとの論理和に従って画素２を駆動する。

カラム信号処理回路６は、複数の画素２から垂直信号線ＶＳＬを介して出力される画素信号に対してCDS(Correlated Double Sampling：相関２重サンプリング)処理を施すことで、画素信号のＡＤ変換を行うとともにリセットノイズを除去する。例えば、カラム信号処理回路６は、画素２の列数に応じた複数のＡＤ変換器を有して構成され、画素２の列ごとに並列的にCDS処理を行うことができる。また、カラム信号処理回路６は、ソースフォロワ回路の負荷MOS部を形成する定電流回路、垂直信号線ＶＳＬの電位をアナログデジタル変換するためのシングルスロープ型のＤＡコンバータを備える。

センサコントローラ７は、固体撮像装置１の全体の駆動を制御する。例えば、センサコントローラ７は、固体撮像装置１を構成する各ブロックの駆動周期に従ったクロック信号を生成して、それぞれのブロックに供給する。

アナログ電位生成回路８は、固体撮像装置１に関する各種情報を取得するために、ダミー画素２ａを所望の態様で駆動するためのアナログ電位を生成する。例えば、アナログ電位生成回路８により生成されたアナログ電位に基づき、画素タイミング駆動回路５がダミー画素２ａを駆動することで、当該ダミー画素２ａからの出力信号に基づき、固体撮像装置１に関する各種情報が取得される。

ここで、図２を参照して、本技術の固体撮像装置１の基本的な概略構成について説明する。

第１の例として、図２上段に示される固体撮像装置３３０は、１つの半導体チップ３３１内に、画素領域３３２、制御回路３３３、上述した信号処理回路を含むロジック回路３３４とを搭載して構成される。

第２の例として、図２中段に示される固体撮像装置３４０は、第１の半導体チップ部３４１と第２の半導体チップ部３４２とから構成される。第１の半導体チップ部３４１には、画素領域３４３と制御回路３４４が搭載され、第２の半導体チップ部３４２には、上述した信号処理回路を含むロジック回路３４５が搭載される。そして、第１の半導体チップ部３４１と第２の半導体チップ部３４２とが相互に電気的に接続されることで、１つの半導体チップとしての固体撮像装置３４０が構成される。

第３の例として、図２下段に示される固体撮像装置３５０は、第１の半導体チップ部３５１と第２の半導体チップ部３５２とから構成される。第１の半導体チップ部３５１には、画素領域３５３が搭載され、第２の半導体チップ部３５２には、制御回路３５４と、上述した信号処理回路を含むロジック回路３５５が搭載される。そして、第１の半導体チップ部３５１と第２の半導体チップ部３５２とが相互に電気的に接続されることで、１つの半導体チップとしての固体撮像装置３５０が構成される。

＜１．２．機能構成＞
続いて、図３を参照して、本開示の一実施形態に係る固体撮像装置の機能構成の一例について説明する。図３は、本開示の一実施形態に係る固体撮像装置の一部の機能構成の一例を示すブロック図である。図３に示される固体撮像装置１は、例えば、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサやＣＣＤ（Charge Coupled Device）イメージセンサ等の、被写体を撮像し、撮像画像のデジタルデータを得る撮像素子である。

図３に示されるように、固体撮像装置１は、制御部１０１、画素アレイ部１１１、選択部１１２、Ａ／Ｄ変換部（ＡＤＣ（Analog Digital Converter））１１３、及び定電流回路部１１４を有する。

制御部１０１は、固体撮像装置１の各部を制御し、画像データ（画素信号）の読み出し等に関する処理を実行させる。

画素アレイ部１１１は、フォトダイオード等の光電変換素子を有する画素構成が行列（アレイ）状に配置される画素領域である。画素アレイ部１１１は、制御部１０１に制御されて、各画素で被写体の光を受光し、その入射光を光電変換して電荷を蓄積し、所定のタイミングにおいて、各画素に蓄積された電荷を画素信号として出力する。

画素１２１および画素１２２は、その画素アレイ部１１１に配置される画素群の中の、上下に隣接する２画素を示している。画素１２１および画素１２２は、互いに同じカラム（列）の連続する行の画素である。図３の例の場合、画素１２１および画素１２２に示されるように、各画素の回路には、光電変換素子並びに４つのトランジスタが用いられている。なお、各画素の回路の構成は、任意であり、図３に示される例以外であってもよい。

一般的な画素アレイには、カラム（列）毎に、画素信号の出力線が設けられる。画素アレイ部１１１の場合、１カラム（列）毎に、２本（２系統）の出力線が設けられる。１カラムの画素の回路は、１行おきに、この２本の出力線に交互に接続される。例えば、上から奇数番目の行の画素の回路が一方の出力線に接続され、偶数番目の行の画素の回路が他方の出力線に接続される。図３の例の場合、画素１２１の回路は、第１の出力線（ＶＳＬ１）に接続され、画素１２２の回路は、第２の出力線（ＶＳＬ２）に接続される。

なお、図３においては、説明の便宜上、１カラム分の出力線のみ示されているが、実際には、各カラムに対して、同様に２本ずつ出力線が設けられる。各出力線には、そのカラムの画素の回路が１行おきに接続される。

選択部１１２は、画素アレイ部１１１の各出力線をＡＤＣ１１３の入力に接続するスイッチを有し、制御部１０１に制御されて、画素アレイ部１１１とＡＤＣ１１３との接続を制御する。つまり、画素アレイ部１１１から読み出された画素信号は、この選択部１１２を介してＡＤＣ１１３に供給される。

選択部１１２は、スイッチ１３１、スイッチ１３２、およびスイッチ１３３を有する。スイッチ１３１（選択SW）は、互いに同じカラムに対応する２本の出力線の接続を制御する。例えば、スイッチ１３１がオン（ＯＮ）状態になると、第１の出力線（ＶＳＬ１）と第２の出力線（ＶＳＬ２）が接続され、オフ（ＯＦＦ）状態になると切断される。

固体撮像装置１においては、各出力線に対してＡＤＣが１つずつ設けられている（カラムＡＤＣ）。したがって、スイッチ１３２およびスイッチ１３３がともにオン状態であるとすると、スイッチ１３１がオン状態になれば、同カラムの２本の出力線が接続されるので、１画素の回路が２つのＡＤＣに接続されることになる。逆に、スイッチ１３１がオフ状態になると、同カラムの２本の出力線が切断されて、１画素の回路が１つのＡＤＣに接続されることになる。つまり、スイッチ１３１は、１つの画素の信号の出力先とするＡＤＣ（カラムＡＤＣ）の数を選択する。

このようにスイッチ１３１が画素信号の出力先とするＡＤＣの数を制御することにより、固体撮像装置１は、そのＡＤＣの数に応じてより多様な画素信号を出力することができる。つまり、固体撮像装置１は、より多様なデータ出力を実現することができる。

スイッチ１３２は、画素１２１に対応する第１の出力線（ＶＳＬ１）と、その出力線に対応するＡＤＣとの接続を制御する。スイッチ１３２がオン（ＯＮ）状態になると、第１の出力線が、対応するＡＤＣの比較器の一方の入力に接続される。また、オフ（ＯＦＦ）状態になるとそれらが切断される。

スイッチ１３３は、画素１２２に対応する第２の出力線（ＶＳＬ２）と、その出力線に対応するＡＤＣとの接続を制御する。スイッチ１３３がオン（ＯＮ）状態になると、第２の出力線が、対応するＡＤＣの比較器の一方の入力に接続される。また、オフ（ＯＦＦ）状態になるとそれらが切断される。

選択部１１２は、制御部１０１の制御に従って、このようなスイッチ１３１〜スイッチ１３３の状態を切り替えることにより、１つの画素の信号の出力先とするＡＤＣ（カラムＡＤＣ）の数を制御することができる。

なお、スイッチ１３２やスイッチ１３３（いずれか一方もしくは両方）を省略し、各出力線と、その出力線に対応するＡＤＣとを常時接続するようにしてもよい。ただし、これらのスイッチによって、これらの接続・切断を制御することができるようにすることにより、１つの画素の信号の出力先とするＡＤＣ（カラムＡＤＣ）の数の選択の幅が拡がる。つまり、これらのスイッチを設けることにより、固体撮像装置１は、より多様な画素信号を出力することができる。

なお、図３においては、１カラム分の出力線に対する構成のみ示されているが、実際には、選択部１１２は、カラム毎に、図３に示されるのと同様の構成（スイッチ１３１〜スイッチ１３３）を有している。つまり、選択部１１２は、各カラムについて、制御部１０１の制御に従って、上述したのと同様の接続制御を行う。

ＡＤＣ１１３は、画素アレイ部１１１から各出力線を介して供給される画素信号を、それぞれＡ／Ｄ変換し、デジタルデータとして出力する。ＡＤＣ１１３は、画素アレイ部１１１からの出力線毎のＡＤＣ（カラムＡＤＣ）を有する。つまり、ＡＤＣ１１３は、複数のカラムＡＤＣを有する。１出力線に対応するカラムＡＤＣは、比較器、Ｄ／Ａ変換器（ＤＡＣ）、およびカウンタを有するシングルスロープ型のＡＤＣである。

比較器は、垂直信号線ＶＳＬを介して供給される画素信号の信号値（電位）と、ＤＡＣから供給されるランプ波の電位とを比較して、それらの電位が交差するタイミングにおいて反転する反転パルスを出力する。カウンタは、アナログ値をデジタル値に変換するために、画素信号の電位とランプ波の電位とが交差するタイミングに応じたＡＤ期間をカウントする。カウンタは、画素信号の信号値とＤＡＣから供給されるランプ波の電位とが等しくなるまで、カウント値（デジタル値）をインクリメントする。比較器は、ＤＡＣ出力が信号値に達すると、カウンタを停止する。その後カウンタ１，２によってデジタル化された信号をＤＡＴＡ１およびＤＡＴＡ２より固体撮像装置１の外部に出力する。

カウンタは、次のＡ／Ｄ変換のためデータ出力後、カウント値を初期値（例えば０）に戻す。

ＡＤＣ１１３は、各カラムに対して２系統のカラムＡＤＣを有する。例えば、第１の出力線（ＶＳＬ１）に対して、比較器１４１（ＣＯＭＰ１）、ＤＡＣ１４２（ＤＡＣ1）、およびカウンタ１４３（カウンタ１）が設けられ、第２の出力線（ＶＳＬ２）に対して、比較器１５１（ＣＯＭＰ２）、ＤＡＣ１５２（ＤＡＣ2）、およびカウンタ１５３（カウンタ２）が設けられている。図示は省略しているが、ＡＤＣ１１３は、他のカラムの出力線に対しても同様の構成を有する。

ただし、これらの構成の内、ＤＡＣは、共通化することができる。ＤＡＣの共通化は、系統毎に行われる。つまり、各カラムの互いに同じ系統のＤＡＣが共通化される。図３の例の場合、各カラムの第１の出力線（ＶＳＬ１）に対応するＤＡＣがＤＡＣ１４２として共通化され、各カラムの第２の出力線（ＶＳＬ２）に対応するＤＡＣがＤＡＣ１５２として共通化されている。なお、比較器とカウンタは、各出力線の系統毎に設けられる。

定電流回路部１１４は、各出力線に接続される定電流回路であり、制御部１０１により制御されて駆動する。定電流回路部１１４の回路は、例えば、ＭＯＳ（Metal Oxide Semiconductor）トランジスタ等により構成される。この回路構成は任意であるが、図３においては、説明の便宜上、第１の出力線（ＶＳＬ１）に対して、ＭＯＳトランジスタ１６１（ＬＯＡＤ１）が設けられ、第２の出力線（ＶＳＬ２）に対して、ＭＯＳトランジスタ１６２（ＬＯＡＤ２）が設けられている。

制御部１０１は、例えばユーザ等の外部から要求を受け付けて読み出しモードを選択し、選択部１１２を制御して、出力線に対する接続を制御する。また、制御部１０１は、選択した読み出しモードに応じて、カラムＡＤＣの駆動を制御したりする。さらに、制御部１０１は、カラムＡＤＣ以外にも、必要に応じて、定電流回路部１１４の駆動を制御したり、例えば、読み出しのレートやタイミング等、画素アレイ部１１１の駆動を制御したりする。

つまり、制御部１０１は、選択部１１２の制御だけでなく、選択部１１２以外の各部も、より多様なモードで動作させることができる。したがって、固体撮像装置１は、より多様な画素信号を出力することができる。

ここで、図３に示す画素１２１及び１２２が、図１における画素２に相当する。また、選択部１１２、ＡＤＣ１１３、及び定電流回路部１１４が、図１を参照して説明したカラム信号処理回路６に相当する。また、図３に示す制御部１０１が、図１を参照して説明したセンサコントローラ７に相当する。

なお、図３に示す各部の数は、不足しない限り任意である。例えば、各カラムに対して、出力線が３系統以上設けられるようにしてもよい。また、図３に示した、スイッチ１３２から出力される画素信号の並列数や、スイッチ１３２自体の数を増やすことで、外部に並列して出力される画素信号の数を増やしてもよい。

例えば、図４は、本開示の一実施形態に係る固体撮像装置の機能構成の他の一例を示したブロック図である。図４において、参照符号６ａ及び６ｂは、図１を参照して説明したカラム信号処理回路６に相当する構成をそれぞれ示している。即ち、図４に示す例では、カラム信号処理回路６に相当する構成（例えば、比較器１４１及び１５１、カウンタ１４３及び１５３、並びに、定電流回路部１１４）を複数系統設けている。また、図４に示すように、カラム信号処理回路６ａ及び６ｂ間において、ＤＡＣ１４２及び１５２が共通化されていてもよい。

また、図５は、本開示の一実施形態に係る固体撮像装置の構成の他の一例を示した図である。図５に示す例では、積層型の固体撮像装置において、上側の半導体チップに複数の画素２が配列された画素アレイ部１１１を設け、下側のチップにＡＤＣ１１３を設けた場合の一例を示している。また、図５に示す例では、画素アレイ部１１１を、それぞれが複数の画素２を含む複数のエリア１１１１に分割し、当該エリア１１１１ごとにＡＤＣ１１３１が設けられている。より具体的な一例として、図５に示す例では、１０画素×１６画素をエリア１１１１の単位として、画素アレイ部１１１を複数のエリア１１１１に分割している。

また、エリア１１１１に含まれる各画素２と、当該エリア１１１１に対応して設けられたＡＤＣ１１３１との間は、半導体チップ間が積層されることで電気的に接続される。具体的な一例として、エリア１１１１に含まれる各画素２に接続された配線と、当該エリアに対応して設けられたＡＤＣ１１３１に接続された配線との間が、所謂Ｃｕ−Ｃｕ接合に基づき直接接合されていてもよいし、所謂ＴＳＶ（Through−Silicon Via）により接続されていてもよい。

以上のように、エリア１１１１ごとにＡＤＣ１１３１を設けることで、例えば、列ごとにＡＤＣ１１３が設けられる場合に比べて、各画素２からの画素信号をＡ／Ｄ変換し、デジタルデータとして出力する処理の並列数を増加させることが可能となる。そのため、例えば、各画素２から画素信号の読み出しに係る時間をより短縮することが可能となる。また、エリア１１１１ごとのＡＤＣ１１３１を個々に独立して駆動させることも可能である。そのため、例えば、所望のタイミングで一部のエリア１１１１に含まれる画素２からの画素信号の読み出しを個別に行う等のように、各画素２からの画素信号の読み出しをより柔軟に制御することも可能となる。

また、図３を参照して説明した構成のうち、一部の構成が固体撮像装置１の外部に設けられていてもよい。具体的な一例として、図３に示す制御部１０１の少なくとも一部の機能を担う構成が、固体撮像装置１の外部から当該固体撮像装置１内の各構成に対して制御信号を送信することで当該構成の動作を制御してもよい。この場合における、制御部１０１に相当する構成が、「制御装置」の一例に相当する。

以上、図３〜図５を参照して、本開示の一実施形態に係る固体撮像装置の機能構成の一例について説明した。

＜１．３．単位画素の回路構成＞
続いて、図６を参照して、単位画素の回路構成の一例について説明する。図６は、本開示の一実施形態に係る単位画素の回路構成の一例を示した図である。図６に示すように、本開示の一実施形態に係る単位画素２は、光電変換素子（例えばフォトダイオード）ＰＤと、４つの画素トランジスタとを含む。４つの画素トランジスタは、例えば、転送トランジスタＴｒ１１、リセットトランジスタＴｒ１２、増幅トランジスタＴｒ１３、及び選択トランジスタＴｒ１４である。これらの画素トランジスタは、例えば、ｎチャネルのＭＯＳトランジスタにより構成され得る。

転送トランジスタＴｒ１１は、光電変換素子ＰＤのカソードとフローティングディフュージョン部ＦＤとの間に接続される。光電変換素子ＰＤで光電変換され、ここに蓄積された信号電荷（ここでは、電子）を、ゲートに転送パルスＴＲＧが与えられることによってフローティングディフュージョン部ＦＤに転送する。

リセットトランジスタＴｒ１２は、電源ＶＤＤにドレインが、フローティングディフュージョン部ＦＤにソースがそれぞれ接続される。そして、光電変換素子ＰＤからフローティングディフュージョン部ＦＤへの信号電荷の転送に先立って、ゲートにリセットパルスＲＳＴが与えられることによってフローティングディフュージョン部ＦＤの電位をリセットする。

増幅トランジスタＴｒ１３は、フローティングディフュージョン部ＦＤにゲートが、電源ＶＤＤにドレインが、選択トランジスタＴｒ１４のドレインにソースがそれぞれ接続される。増幅トランジスタＴｒ１３は、リセットトランジスタＴｒ１２によってリセットした後のフローティングディフュージョン部ＦＤの電位をリセットレベルとして選択トランジスタＴｒ１４に出力する。さらに増幅トランジスタＴｒ１３は、転送トランジスタＴｒ１１によって信号電荷を転送した後のフローティングディフュージョン部ＦＤの電位を信号レベルとして選択トランジスタＴｒ１４に出力する。

選択トランジスタＴｒ１４は、例えば、増幅トランジスタＴｒ１３のソースにドレインが、垂直信号線ＶＳＬにソースがそれぞれ接続される。そして選択トランジスタＴｒ１４のゲートに選択パルスＳＥＬが与えられることによってオン状態となり、増幅トランジスタＴｒ１３から出力される信号を垂直信号線ＶＳＬに出力する。なお、この選択トランジスタＴｒ１４については、電源ＶＤＤと増幅トランジスタＴｒ１３のドレインとの間に接続した構成を採ることも可能である。

本実施形態に係る固体撮像装置１を、積層型の固体撮像装置として構成する場合には、例えば、フォトダイオード及び複数のＭＯＳトランジスタ等の素子が、図２の中段または下段における第１の半導体チップ部３４１に形成される。また、転送パルス、リセットパルス、選択パルス、電源電圧は、図２の中段または下段における第２の半導体チップ部３４２から供給される。また、選択トランジスタのドレインに接続される垂直信号線ＶＳＬから後段の素子は、選択トランジスタのドレインに接続される垂直信号線ＶＳＬから後段の素子は、ロジック回路３４５に構成されており、第２の半導体チップ部３４２に形成される。

以上、図６を参照して、単位画素の回路構成の一例について説明した。

＜１．４．駆動制御＞
続いて、本開示の一実施形態に係る固体撮像装置１の駆動制御の一例として、画素の駆動と、当該画素から供給される画素信号をデジタル信号に変換するＡＤＣの駆動と、についてそれぞれ説明する。

（画素の駆動）
まず、図７を参照して、画素２の駆動について説明する。図７は、本開示の一実施形態に係る固体撮像装置１の駆動制御の一例について示した概略的なタイミングチャートであり、画素２の駆動制御の一例について示している。

図７には、１水平同期期間を示す水平同期信号（ＸＨＳ）、転送トランジスタＴｒ１１を駆動するＴＲＧ駆動パルス（読み出し時転送パルスおよび電子シャッタ時転送パルス）、リセットトランジスタＴｒ１２を駆動するＲＳＴ駆動パルス（電子シャッタ時リセットパルスおよび読み出し時リセットパルス）、及び、選択トランジスタＴｒ１４を駆動するＳＥＬ駆動パルス（読み出し時選択パルス）が示されている。

電子シャッタ時には、電子シャッタ時転送パルス及び電子シャッタ時リセットパルスをオンすることで光電変換素子ＰＤの電位をリセット状態にする。その後、蓄積時間中に光電変換素子ＰＤに電荷を蓄積し、センサコントローラ７から読み出しパルスが発行される。

読み出し時には、読み出し時リセットパルスをオンすることでフローティングディフュージョン部ＦＤの電位をリセットさせた後、プリデータ相（Ｐ相）の電位をＡＤ変換する。その後、読み出し時転送パルスにて光電変換素子ＰＤの電荷をフローティングディフュージョン部ＦＤへ転送させデータ相（Ｄ相）をＡＤ変換する。なお、読み出し時には読み出し時選択パルスはオン状態になっている。

なお、上記はあくまで一例であり、電子シャッタや読み出しの動作に応じて、少なくとも一部の駆動タイミングが変更されてもよい。具体的な一例として、図７において破線で示すように、読み出し時転送パルスにて光電変換素子ＰＤの電荷をフローティングディフュージョン部ＦＤへ転送させた後に、電子シャッタ時転送パルス及び電子シャッタ時リセットパルスをオンすることで光電変換素子ＰＤの電位をリセット状態にしてもよい。

以上、図７を参照して、画素２の駆動について説明した。

次いで、図８を参照して、図３に示したＡＤＣ１１３の一般的な駆動について説明する。図８は、本開示の一実施形態に係る固体撮像装置１の駆動制御の一例について示した概略的なタイミングチャートであり、ＡＤＣ１１３の駆動制御の一例について示している。なお、本説明では、図３に示したＡＤＣ１１３のうち、ＤＡＣ１４２、比較器１４１、及びカウンタ１４３の動作に着目して、当該ＡＤＣ１１３の駆動について説明する。

図８には、１水平同期期間を示す水平同期信号（ＸＨＳ）、ＤＡＣ１４２から出力されるランプ信号の電位（実線）、垂直信号線ＶＳＬから出力される画素信号の電位（破線）、比較器１４１から出力される反転パルス、およびカウンタ１４３の動作イメージが示されている。

一般的に、ＤＡＣ１４２は、画素信号のリセットレベルを読み出すためのＰ相において一定の勾配で電位が順次降下する第１の傾斜を有し、画素信号のデータレベルを読み出すためのＤ相において一定の勾配で電位が順次降下する第２の傾斜を有するランプ波を生成する。また、比較器１４１は、画素信号の電位とランプ波の電位とを比較して、画素信号の電位とランプ波の電位とが交差するタイミングにおいて反転する反転パルスを出力する。そして、カウンタ１４３は、Ｐ相においてランプ波が降下し始めたタイミングから、ランプ波の電位が画素信号の電位以下になったタイミングまでをカウント（Ｐ相カウント値）した後、Ｄ相においてランプ波が降下し始めたタイミングから、ランプ波の電位が画素信号の電位以下になったタイミングまでをカウント（Ｄ相カウント値）する。これにより、Ｐ相カウント値とＤ相カウント値との差分が、リセットノイズが除去された画素信号として取得される。以上のようにして、ランプ波を利用して画素信号のＡＤ変換が行われる。

以上、図８を参照して、図３に示したＡＤＣ１１３の一般的な駆動について説明した。

＜＜２．第１の実施形態＞＞
続いて、本開示の第１の実施形態について説明する。本実施形態では、固体撮像装置１の各画素２に含まれる光電変換素子ＰＤの状態（例えば、飽和特性）を認識することで、当該光電変換素子ＰＤの故障検出を可能とする仕組みの一例について説明する。なお、以降の説明において、本実施形態に係る固体撮像装置１を、他の実施形態に係る固体撮像装置１と区別するために、「固体撮像装置１ａ」と称する場合がある。

＜２．１．構成＞
まず、図９及び図１０を参照して、本実施形態に係る固体撮像装置１ａの概略的な構成の一例について説明する。図９及び図１０は、本実施形態に係る固体撮像装置１ａの概略的な構成の一例を示したブロック図である。なお、本説明では、当該固体撮像装置１ａの構成について、図１〜図８を参照して説明した固体撮像装置１と異なる部分に着目して説明し、当該固体撮像装置１と実質的に同様の部分については詳細な説明は省略する。

図９は、本実施形態に係る固体撮像装置１の電源構成の一例を示している。なお、図９に示す例では、主に、画素タイミング駆動回路５が画素２に対して駆動信号を供給する部分の構成について示しており、その他の構成については図示を省略している。

図９に示すように、本実施形態に係る固体撮像装置１ａでは、画素２に対して電源電圧を供給する電源と、画素タイミング駆動回路５が画素２に対して駆動信号を供給するために当該画素タイミング駆動回路５に対して電源電圧を供給する電源とが個別に設けられている。そこで、以降では、画素２に対して電源電圧を供給する電源を「電源ＶＤＤＨＰＸ」とも称し、画素タイミング駆動回路５に対して電源電圧（即ち、画素２に対して駆動信号を供給するための電源電圧）を供給する電源を「電源ＶＤＤＨＶＳ」とも称する。

なお、固体撮像装置１ａを積層型の固体撮像装置として構成する場合には、電源ＶＤＤＨＰＸ及びＶＤＤＨＶＳが互いに異なる半導体チップに設けられていてもよい。具体的な一例として、電源ＶＤＤＨＰＸは、画素２が配列された半導体チップ（例えば、図２に示す第１の半導体チップ部３４１）に設けられていてもよい。また、電源ＶＤＤＨＶＳについては、画素タイミング駆動回路５が設けられた半導体チップ（例えば、図２に示す第２の半導体チップ部３４２）に設けられていてもよい。この構成の場合、画素２が配列された半導体チップと画素タイミング駆動回路５が設けられた半導体チップとは、接続部（例えばＴＳＶ（Through−Silicon Via）等）を介して接続される。

また、図１０は、本実施形態に係る固体撮像装置１ａの構成のうち、画素２からの画素信号の読み出しに係る部分の構成の一例を示している。即ち、図１０に示す例では、主に、定電流回路部１１４及びＡＤＣ１１３に相当する部分について示しており、その他の構成については図示を省略している。なお、図１０において、ＭＯＳトランジスタ１６１、比較器１４１、ＤＡＣ１４２、及びカウンタ１４３については、図３に示すＭＯＳトランジスタ１６１、比較器１４１、ＤＡＣ１４２、及びカウンタ１４３と実質的に同様のため詳細な説明は省略する。また、図１０において、比較器１４１、ＤＡＣ１４２、及びカウンタ１４３が、図３に示すＡＤＣ１１３の部分に相当する。また、図１０において、ＭＯＳトランジスタ１６１が、図３に示す定電流回路部１１４の部分に相当する。

図１０に示すように、本実施形態に係る固体撮像装置１ａは、センサデータユニット２１１を含む。センサデータユニット２１１は、カウンタ１４３から出力される信号、即ち、画素２から供給される画素信号が変換されたデジタル信号に基づき当該画素２の状態を認識し、当該認識結果を利用して各種処理を実行する。

具体的な一例として、センサデータユニット２１１は、画素２の状態の認識結果を利用することで、所謂故障検出に係る各種処理を行ってもよい。特に、本実施形態に係る固体撮像装置１ａにおいては、センサデータユニット２１１は、画素２に含まれる光電変換素子ＰＤに故障が生じた場合に、当該光電変換素子ＰＤの故障を画素２ごとに個別に認識することが可能である。なお、画素２ごとに、当該画素２に含まれる光電変換素子ＰＤの故障を検出するための仕組みの詳細については、画素２の状態を認識するための駆動制御の一例とあわせて別途後述する。また、センサデータユニット２１１のうち、画素２の認識に係る部分が、「認識部」の一例に相当する。

また、センサデータユニット２１１は、上記故障検出の結果として、一部の画素２に異常が生じていることを検出した場合に、当該異常の検出結果を固体撮像装置１ａの外部に通知してもよい。具体的な一例として、センサデータユニット２１１は、所定の出力端子（即ち、Errorピン）を介して、異常を検出したことを示す所定の信号を固体撮像装置１ａの外部に出力してもよい。また、他の一例として、固体撮像装置１ａの外部に設けられた所定のＤＳＰ（Digital Signal Processor）４０１に、異常を検出したことを通知してもよい。このような構成により、当該ＤＳＰ４０１は、例えば、所定の出力部を介して、固体撮像装置１ａに異常が生じたことをユーザに報知することが可能となる。また、固体撮像装置１ａに異常が検出された場合、当該ＤＳＰ４０１は、車両の安全に関する機能（ＡＤＡＳ機能）の全部または一部を制限するよう制御しても良い。また、他の一例として、ＤＳＰ４０１は、異常が検出された画素２の出力を、当該画素２とは異なる他の画素２（例えば、隣接する画素）の出力を利用して補正することも可能となる。なお、センサデータユニット２１１のうち、画素２の異常の検出結果が所定の出力先（例えば、ＤＳＰ４０１等）に出力されるように制御する部分が、「出力制御部」の一例に相当する。

また、センサデータユニット２１１自体が、故障検出の結果を利用することで、異常が検出された画素２の出力を補正してもよい。なお、補正方法については、ＤＳＰ４０１が補正を行う場合と同様である。また、センサデータユニット２１１のうち、異常が検出された画素２の出力を補正する部分が、「補正処理部」の一例に相当する。

以上、図９及び図１０を参照して、本実施形態に係る固体撮像装置１ａの概略的な構成の一例について説明した。

＜２．２．駆動制御＞
続いて、本実施形態に係る固体撮像装置１ａの駆動制御の一例として、特に、各画素２に含まれる光電変換素子ＰＤの状態を認識し、ひいては当該光電変換素子ＰＤの異常を検出するための制御の一例について説明する。なお、本説明では、図６に示すように、画素２が所謂４トランジスタ構成の場合を例に、固体撮像装置１ａの駆動制御の一例について説明する。例えば、図１１は、本実施形態に係る固体撮像装置１ａの駆動制御の一例について示した概略的なタイミングチャートであり、画素２に含まれる光電変換素子ＰＤの状態を認識するための制御の一例について示している。

図１１において、ＶＤＤＨＰＸは、電源ＶＤＤＨＰＸから画素２に対して印可される電源電圧を示している。また、ＩＮＣＫは、同期信号を示しており、当該同期信号の１パルス分が、固体撮像装置１ａ内において実行される各種処理の期間の最小単位となる。また、ＸＶＳ及びＸＨＳは、垂直同期信号及び水平同期信号を示している。即ち、１ＸＶＳが、１フレーム期間に相当する。また、ＴＲＧ、ＲＳＴ、及びＳＥＬは、転送トランジスタＴｒ１１、リセットトランジスタＴｒ１２、及び選択トランジスタＴｒ１４それぞれに供給される駆動信号（即ち、ＴＲＧ駆動パルス、ＲＳＴ駆動パルス、及びＳＥＬ駆動パルス）を示している。

本実施形態に係る固体撮像装置１ａにおいて、光電変換素子ＰＤの状態の認識に係る制御は、主に、対象となる画素２の光電変換素子ＰＤに対して電荷を蓄積する第１の制御と、当該光電変換素子ＰＤに蓄積された電荷を読み出す第２の制御とを含む。例えば、図１１に示す例では、当該第１の制御及び当該第２の制御それぞれに対して、１フレーム期間を割り当てている。そこで、本説明では、図１１に示すように、第１の制御が割り当てられたフレーム期間を「蓄積フレーム」とも称し、第２の制御が割り当てられたフレーム期間を「読み出しフレーム」とも称する。

まず、蓄積フレームについて説明する。図１１に示すように、蓄積フレームでは、まず、電源ＶＤＤＨＰＸから画素２に対して印可される電源電圧が０Ｖに制御され、その後に、当該電源電圧が所定の電圧ＶＤＤに制御されることで当該画素２に対して当該電圧ＶＤＤが印可される。

ここで、図１２を参照して、図１１において参照符号Ｔ１１で示された期間における、画素２の動作について説明する。図１２は、本実施形態に係る固体撮像装置１ａの駆動制御の一例について説明するための説明図であり、図１１の期間Ｔ１１における画素２の状態を模式的に示している。

図１１に示すように、期間Ｔ１１においては、ＴＲＧ駆動パルス及びＲＳＴ駆動パルスがオン状態に制御され、ＳＥＬ駆動パルスがオフ状態に制御され、電源ＶＤＤＨＰＸから画素２に印加される電圧は０Ｖに制御される。これにより、図１２に示すように、フローティングディフュージョン部ＦＤの電位が０Ｖに制御され、光電変換素子ＰＤのアノード及びカソード間に電位差が生じ、当該光電変換素子ＰＤに電荷が注入される。なお、図１２に示す制御の結果として光電変換素子ＰＤに保持される電荷量は、当該光電変換素子ＰＤの受光状態に関わらず、当該光電変換素子ＰＤの飽和特性によって決定されることとなる。即ち、光電変換素子ＰＤに何らかの異常が生じている場合には、当該光電変換素子ＰＤに保持される電荷量が正常時に比べて変化する（例えば、低下する）こととなる。なお、図１２に示すように、光電変換素子ＰＤに対して電荷を注入する制御については、所定のタイミングで全画素２について実行されてもよいし（所謂グローバルリセット）、各画素２について時分割で個別に実行されてもよい。

次いで、図１３を参照して、図１１において参照符号Ｔ１３で示された期間における、画素２の動作について説明する。図１３は、本実施形態に係る固体撮像装置１ａの駆動制御の一例について説明するための説明図であり、図１１の期間Ｔ１３における画素２の状態を模式的に示している。

図１１に示すように、期間Ｔ１３においては、ＲＳＴ駆動パルスはオン状態が保持され、ＴＲＧ駆動パルスについてはオフ状態に制御される。なお、ＳＥＬ駆動パルスについてはオフ状態が保持される。また、電源ＶＤＤＨＰＸから画素２に印加される電圧はＶＤＤに制御される。このような制御により、図１３に示すように、フローティングディフュージョン部ＦＤと光電変換素子ＰＤとの間が非導通状態となり、当該フローティングディフュージョン部ＦＤの電位がＶＤＤに制御される。

次いで、読み出しフレームについて説明する。読み出しフレームでは、所定のタイミングで対象となる画素２が駆動され、当該画素２の光電変換素子ＰＤに蓄積された電荷に応じた画素信号が読み出される。具体的な一例として、図１１に示す例では、参照符号Ｔ１５で示された期間において画素２が駆動され、当該画素２の光電変換素子ＰＤに蓄積された電荷に応じた画素信号が読み出される。ここで、図１４を参照して、図１１において参照符号Ｔ１５で示された期間における、画素２の動作について説明する。図１４は、本実施形態に係る固体撮像装置１ａの駆動制御の一例について説明するための説明図であり、図１１の期間Ｔ１５における画素２の状態を模式的に示している。

図１１に示すように、読み出しフレームの開始時に、ＴＲＧ駆動パルス、ＲＳＴ駆動パルス、及びＳＥＬ駆動パルスのそれぞれはオフ状態となるように制御される。また、読み出しフレームでは、画素２に対して電圧ＶＤＤが印可された状態が保持される。次いで、期間Ｔ１５において、ＴＲＧ駆動パルス、ＲＳＴ駆動パルス、及びＳＥＬ駆動パルスのそれぞれがオン状態に制御される。このような制御により、期間Ｔ１５においては、図１４に示すように、転送トランジスタＴｒ１１及びリセットトランジスタＴｒ１２が導通状態となり、光電変換素子ＰＤに蓄積された電荷が、フローティングディフュージョン部ＦＤに転送され、当該フローティングディフュージョン部ＦＤに蓄積される。また、選択トランジスタＴｒ１４が導通状態に制御される。そのため、フローティングディフュージョン部ＦＤに蓄積された電荷（換言すると、光電変換素子ＰＤからリークした電荷）に応じた電圧が増幅トランジスタＴｒ１３のゲートに印加され、当該増幅トランジスタＴｒ１３が導通状態に制御される。これにより、画素２からは、増幅トランジスタＴｒ１３のゲートに印加された電圧に応じた画素信号が、垂直信号線ＶＳＬを介して出力される。即ち、光電変換素子ＰＤの飽和特性に応じた電荷が、当該光電変換素子ＰＤから読み出され、当該電荷の読み出し結果に応じた画素信号が、垂直信号線ＶＳＬを介して画素２から出力されることとなる。

なお、垂直信号線ＶＳＬを介して画素２から出力された画素信号は、ＡＤＣ１１３によりデジタル信号に変換され、例えば、図１０を参照して説明したセンサデータユニット２１１に出力される。このとき、センサデータユニット２１１に出力されるデジタル信号は、当該画素２に含まれる光電変換素子ＰＤの飽和特性に応じた電位を示すこととなる。即ち、センサデータユニット２１１は、当該デジタル信号に基づき、画素２の状態（ひいては、当該画素２に含まれる光電変換素子ＰＤの状態）を、画素２ごとに個別に認識することが可能となる。そのため、例えば、センサデータユニット２１１は、画素２に異常が生じた場合に、当該異常を画素２ごとに個別に検出することが可能となる。このような構成に基づき、例えば、センサデータユニット２１１は、異常が生じた画素２に関する情報を所定の出力先に出力することが可能である。

また、他の一例として、センサデータユニット２１１は、異常が生じた画素２から出力される画素信号を、他の画素２から出力される画素信号に基づき補正してもよい。例えば、図１５は、本実施形態に係る固体撮像装置１ａにおける画素信号の補正に係る動作の一例について説明するための説明図である。図１５に示す例では、異常が生じた画素２から出力される画素信号を、当該画素２に隣接する他の画素２から出力される画素信号に基づき補正する場合の一例を示している。この場合には、センサデータユニット２１１は、例えば、異常が生じた画素２からの画素信号が読み出されたタイミングに基づき、当該画素２の位置と、当該画素２に隣接する他の画素２の位置とを認識すればよい。

なお、上記に説明した各画素２に含まれる光電変換素子ＰＤの状態の認識に係る制御（例えば、光電変換素子ＰＤの異常を検出するための制御）については、例えば、対象となる画素２が通常駆動を行っていないタイミングで実行されるとよい。具体的な一例として、固体撮像装置１の起動時に上記制御が実行してもよい。また、他の一例として、一部の画素２のみが画像の撮像に使用されている場合において、当該画像の撮像に使用されていない他の画素２を対象として上記制御が実行されてもよい。

以上、図１１〜図１５を参照して、本実施形態に係る固体撮像装置１ａの駆動制御の一例として、特に、各画素２に含まれる光電変換素子ＰＤの状態を認識し、ひいては当該光電変換素子ＰＤの異常を検出するための制御の一例について説明した。

＜２．３．変形例＞
続いて、本実施形態に係る固体撮像装置１の変形例について説明する。本変形例では、画素２が所謂共有画素構造を構成する場合の一例について説明する。

（回路構成）
まず、図１６を参照して、共有画素構造を構成する場合の単位画素の回路構成の一例について説明する。前述したように、共有画素構造は、複数のフォトダイオードと、複数の転送トランジスタと、共有する１つのフローティングディフージョンと、共有する１つずつの他の画素トランジスタとから構成される。例えば、図１６は、本実施形態の変形例に係る固体撮像装置における単位画素の回路構成の一例を示した図であり、１つの画素に対して高感度のフォトダイオード（ＰＤ１）と、低感度のフォトダイオード（ＰＤ２）と、画素内容量（ＦＣ）とを配置した７トランジスタ構成の一例を示している。なお、本説明では、本実施形態に変形例に係る固体撮像装置を、前述した実施形態に係る固体撮像装置１ａと区別するため、「固体撮像装置１ｃ」と称する場合がある。また、本実施形態の変形例に係る固体撮像装置１ｃの画素、即ち、共有画素構造を構成する画素を、前述した実施形態に係る固体撮像装置１ａの画素２と区別する場合に、「画素２ｃ」または「単位画素２ｃ」と称する場合がある。

図１６に示すように、単位画素２ｃは、光電変換素子ＰＤ１、第１転送ゲート部Ｔｒ２１、光電変換素子ＰＤ２、第２転送ゲート部Ｔｒ２２、第３転送ゲート部Ｔｒ２３、第４転送ゲート部Ｔｒ２５、電荷蓄積部ＦＣ、リセットゲート部Ｔｒ２４、フローティングディフュージョン部ＦＤ、増幅トランジスタＴｒ２６、及び、選択トランジスタＴｒ２７を含むように構成される。

また、単位画素２ｃに対して、各種駆動信号を供給するための複数の駆動線が、例えば画素行毎に配線される。そして、図１に示した画素タイミング駆動回路５から複数の駆動線を介して、各種の駆動信号ＴＧ１、ＴＧ２、ＦＣＧ、ＲＳＴ、ＳＥＬが供給される。これらの駆動信号は、例えば、単位画素２ｃの各トランジスタがＮＭＯＳトランジスタの場合には、高レベル（例えば、電源電圧ＶＤＤ）の状態がアクティブ状態となり、低レベルの状態（例えば、負電位）が非アクティブ状態となるパルス信号である。

光電変換素子ＰＤ１は、例えば、ＰＮ接合のフォトダイオードからなる。光電変換素子ＰＤ１は、受光した光量に応じた電荷を生成し、蓄積する。

第１転送ゲート部Ｔｒ２１は、光電変換素子ＰＤ１とフローティングディフュージョン部ＦＤとの間に接続されている。第１転送ゲート部Ｔｒ２１のゲート電極には、駆動信号ＴＧ１が印加される。駆動信号ＴＧ１がアクティブ状態になると、第１転送ゲート部Ｔｒ２１が導通状態になり、光電変換素子ＰＤ１に蓄積されている電荷が、第１転送ゲート部Ｔｒ２１を介してフローティングディフュージョン部ＦＤに転送される。

光電変換素子ＰＤ２は、光電変換素子ＰＤ１と同様に、例えば、ＰＮ接合のフォトダイオードからなる。光電変換素子ＰＤ２は、受光した光量に応じた電荷を生成し、蓄積する。

光電変換素子ＰＤ１と光電変換素子ＰＤ２を比較すると、例えば、光電変換素子ＰＤ１の方が受光面の面積が広く、感度が高く、光電変換素子ＰＤ２の方が受光面の面積が狭く、感度が低い。

第２転送ゲート部Ｔｒ２２は、電荷蓄積部ＦＣとフローティングディフュージョン部ＦＤとの間に接続されている。第２転送ゲート部Ｔｒ２２のゲート電極には、駆動信号ＦＣＧが印加される。駆動信号ＦＣＧがアクティブ状態になると、第２転送ゲート部Ｔｒ２２が導通状態になり、電荷蓄積部ＦＣとフローティングディフュージョン部ＦＤのポテンシャルが結合する。

第３転送ゲート部Ｔｒ２３は、光電変換素子ＰＤ２と電荷蓄積部ＦＣとの間に接続されている。第３転送ゲート部Ｔｒ２３のゲート電極には、駆動信号ＴＧ２が印加される。駆動信号ＴＧ２がアクティブ状態になると、第３転送ゲート部Ｔｒ２３が導通状態になり、光電変換素子ＰＤ２に蓄積されている電荷が、第３転送ゲート部Ｔｒ２３を介して、電荷蓄積部ＦＣ、或いは、電荷蓄積部ＦＣとフローティングディフュージョン部ＦＤのポテンシャルが結合した領域に転送される。

また、第３転送ゲート部Ｔｒ２３のゲート電極の下部は、ポテンシャルが若干深くなっており、光電変換素子ＰＤ２の飽和電荷量を超え、光電変換素子ＰＤ２から溢れた電荷を電荷蓄積部ＦＣに転送するオーバーフローパスが形成されている。なお、以下、第３転送ゲート部Ｔｒ２３のゲート電極の下部に形成されているオーバーフローパスを、単に第３転送ゲート部Ｔｒ２３のオーバーフローパスと称する。

第４転送ゲート部Ｔｒ２５は、第２転送ゲート部Ｔｒ２２及びリセットゲート部Ｔｒ２４と、フローティングディフュージョン部ＦＤとの間に接続されている。第４転送ゲート部Ｔｒ２５のゲート電極には、駆動信号ＦＤＧが印加される。駆動信号ＦＤＧがアクティブ状態になると、第４転送ゲート部Ｔｒ２５が導通状態になり、第２転送ゲート部Ｔｒ２２、リセットゲート部Ｔｒ２４、及び、第４転送ゲート部Ｔｒ２５の間のノード１５２と、フローティングディフュージョン部ＦＤとのポテンシャルが結合する。

電荷蓄積部ＦＣは、例えば、キャパシタからなり、第２転送ゲート部Ｔｒ２２と第３転送ゲート部Ｔｒ２３との間に接続されている。電荷蓄積部ＦＣの対向電極は、電源電圧ＶＤＤを供給する電源ＶＤＤの間に接続されている。電荷蓄積部ＦＣは、光電変換素子ＰＤ２から転送される電荷を蓄積する。

リセットゲート部Ｔｒ２４は、電源ＶＤＤとフローティングディフュージョン部ＦＤとの間に接続されている。リセットゲート部Ｔｒ２４のゲート電極には、駆動信号ＲＳＴが印加される。駆動信号ＲＳＴがアクティブ状態になると、リセットゲート部Ｔｒ２４が導通状態になり、フローティングディフュージョン部ＦＤの電位が、電源電圧ＶＤＤのレベルにリセットされる。

フローティングディフュージョン部ＦＤは、電荷を電圧信号に電荷電圧変換して出力する。

増幅トランジスタＴｒ２６は、ゲート電極がフローティングディフュージョン部ＦＤに接続され、ドレイン電極が電源ＶＤＤに接続されており、フローティングディフュージョン部ＦＤに保持されている電荷を読み出す読出し回路、所謂ソースフォロワ回路の入力部となる。すなわち、増幅トランジスタＴｒ２６は、ソース電極が選択トランジスタＴｒ２７を介して垂直信号線ＶＳＬに接続されることにより、当該垂直信号線ＶＳＬの一端に接続される定電流源とソースフォロワ回路を構成する。

選択トランジスタＴｒ２７は、増幅トランジスタＴｒ２６のソース電極と垂直信号線ＶＳＬとの間に接続されている。選択トランジスタＴｒ２７のゲート電極には、駆動信号ＳＥＬが印加される。駆動信号ＳＥＬがアクティブ状態になると、選択トランジスタＴｒ２７が導通状態になり、単位画素２ｃが選択状態となる。これにより、増幅トランジスタＴｒ２６から出力される画素信号が、選択トランジスタＴｒ２７を介して、垂直信号線ＶＳＬに出力される。

なお、本説明では、各駆動信号がアクティブ状態になることを、各駆動信号がオンする、または、各駆動信号をオン状態に制御するともいい、各駆動信号が非アクティブ状態になることを、各駆動信号がオフする、または、各駆動信号をオフ状態に制御するともいう。また、以下、各ゲート部又は各トランジスタが導通状態になることを、各ゲート部又は各トランジスタがオンするともいい、各ゲート部又は各トランジスタが非導通状態になることを、各ゲート部又は各トランジスタがオフするともいう。

（駆動制御）
続いて、本変形例に係る固体撮像装置における駆動制御の一例にとして、特に、各画素２に含まれる光電変換素子ＰＤ１及びＰＤ２の状態を認識し、ひいては当該光電変換素子ＰＤ１及びＰＤ２の異常を検出するための制御の一例について説明する。

例えば、図１７は、本実施形態の変形例に係る固体撮像装置１ｃの駆動制御の一例について示した概略的なタイミングチャートであり、画素２ｃに含まれる光電変換素子ＰＤ１及びＰＤ２の状態を認識するための制御の一例について示している。

図１１において、ＶＤＤＨＰＸは、電源ＶＤＤＨＰＸから画素２ｃに対して印可される電源電圧を示している。また、ＩＮＣＫは、同期信号を示しており、当該同期信号の１パルス分が、固体撮像装置１ｃ内において実行される各種処理の期間の最小単位となる。また、ＸＶＳ及びＸＨＳは、垂直同期信号及び水平同期信号を示している。即ち、１ＸＶＳが、１フレーム期間に相当する。また、ＴＧ１、ＦＣＧ、ＴＧ２、及びＦＤＧは、第１転送ゲート部Ｔｒ２１、第２転送ゲート部Ｔｒ２２、第３転送ゲート部Ｔｒ２３、及び第４転送ゲート部Ｔｒ２５それぞれに供給される駆動信号（以下、「ＴＧ１駆動パルス」、「ＦＣＧ駆動パルス」、「ＴＧ２駆動パルス」、及び「ＦＤＧ駆動パルス」とも称する）を示している。また、ＲＳＴ及びＳＥＬは、リセットゲート部Ｔｒ２４及び選択トランジスタＴｒ２７それぞれに供給される駆動信号（即ち、ＲＳＴ駆動パルス及びＳＥＬ駆動パルス）を示している。

本実施形態に係る固体撮像装置１ｃにおいて、光電変換素子ＰＤ１及びＰＤ２の状態の認識に係る制御は、対象となる画素２ｃの光電変換素子ＰＤ１及びＰＤ２に対して電荷を蓄積する第１の制御と、当該光電変換素子ＰＤに蓄積された電荷を読み出す第２の制御とを含む。例えば、図１７に示す例では、当該第１の制御及び当該第２の制御それぞれに対して、１フレーム期間を割り当てている。即ち、第１の制御が割り当てられたフレーム期間が「蓄積フレーム」に相当し、第２の制御が割り当てられたフレーム期間が「読み出しフレーム」に相当する。

まず、蓄積フレームについて説明する。図１７に示すように、蓄積フレームでは、まず、電源ＶＤＤＨＰＸから画素２ｃに対して印可される電源電圧が０Ｖに制御され、その後に、当該電源電圧が所定の電圧ＶＤＤに制御されることで当該画素２ｃに対して当該電圧ＶＤＤが印可される。

ここで、図１８を参照して、図１７において参照符号Ｔ２１で示された期間における、画素２ｃの動作について説明する。図１８は、本実施形態の変形例に係る固体撮像装置１ｃの駆動制御の一例について説明するための説明図であり、図１７の期間Ｔ２１における画素２ｃの状態を模式的に示している。

図１８に示すように、期間Ｔ２１においては、ＴＧ１駆動パルス、ＦＣＧ駆動パルス、ＴＧ２駆動パルス、ＦＤＧ駆動パルス、及びＲＳＴ駆動パルスがオン状態に制御され、ＳＥＬ駆動パルスがオフ状態に制御される。また、前述の通り、電源ＶＤＤＨＰＸから画素２に印加される電圧は０Ｖに制御される。これにより、フローティングディフュージョン部ＦＤ及び電荷蓄積部ＦＣそれぞれの電位が０Ｖに制御され、光電変換素子ＰＤ１及びＰＤ２それぞれのアノード及びカソード間に電位差が生じ、当該光電変換素子ＰＤに電荷が注入される。なお、図１８に示す制御の結果として光電変換素子ＰＤ１及びＰＤ２それぞれに保持される電荷量は、当該光電変換素子ＰＤ１及びＰＤ２それぞれの受光状態に関わらず、当該光電変換素子ＰＤ１及びＰＤ２それぞれの飽和特性によって決定されることとなる。即ち、光電変換素子ＰＤ１に何らかの異常が生じている場合には、当該光電変換素子ＰＤ１に保持される電荷量が正常時に比べて変化する（例えば、低下する）こととなる。これは、光電変換素子ＰＤ２についても同様である。なお、図１８に示すように、光電変換素子ＰＤ１及びＰＤ２それぞれに対して電荷を注入する制御については、所定のタイミングで全画素２ｃについて実行されてもよいし（即ち、グローバルリセット）、各画素２ｃについて時分割で個別に実行されてもよい。

次いで、図１９を参照して、図１７において参照符号Ｔ２３で示された期間における、画素２ｃの動作について説明する。図１９は、本実施形態の応用例に係る固体撮像装置１ｃの駆動制御の一例について説明するための説明図であり、図１７の期間Ｔ２３における画素２ｃの状態を模式的に示している。

図１７に示すように、期間Ｔ２３においては、ＦＤＧ駆動パルス及びＲＳＴ駆動パルスのそれぞれはオン状態が保持され、ＴＧ１駆動パルス、ＦＣＧ駆動パルス、及びＴＧ２駆動パルスのそれぞれについてはオフ状態に制御される。なお、ＳＥＬ駆動パルスについてはオフ状態が保持される。また、電源ＶＤＤＨＰＸから画素２ｃに印加される電圧はＶＤＤに制御される。このような制御により、フローティングディフュージョン部ＦＤと光電変換素子ＰＤ１との間と、電荷蓄積部ＦＣと光電変換素子ＰＤ２との間と、フローティングディフュージョン部ＦＤと電荷蓄積部ＦＣとの間と、のそれぞれが非導通状態となる。また、フローティングディフュージョン部ＦＤの電位はＶＤＤに制御される。

次いで、読み出しフレームについて説明する。読み出しフレームでは、所定のタイミングで対象となる画素２ｃが駆動され、当該画素２ｃの光電変換素子ＰＤ１及びＰＤ２に蓄積された電荷に応じた画素信号が読み出される。例えば、図２０は、本実施形態に係る固体撮像装置１ｃの駆動制御の一例について示した概略的なタイミングチャートであり、画素２ｃの光電変換素子ＰＤ１及びＰＤ２に蓄積された電荷の読み出しに係る制御の一例について示している。

図２０において、ＸＨＳ、ＳＥＬ、ＲＳＴ、ＴＧ１、ＦＣＧ、ＴＧ２、及びＦＤＧは、図１７において同様の符号が付された信号をそれぞれ示している。また、ＶＳＬは、垂直信号線を介して出力される信号（即ち、画素２ｃから出力される画素信号）の電位を示している。なお、図２０に示す例では、ＶＳＬとして示した信号を、暗状態と明状態とのそれぞれについて個別に示している。また、ＲＡＭＰは、ＡＤＣ内のＤＡＣから比較器に出力されるランプ波の電位を示している。なお、図２０に示す例では、ランプ波の電位の変化を示すパルスに対して、垂直信号線を介して出力される信号の比較器内における電位の変化を示すパルスを重畳させて示している。また、ＶＣＯは、ＡＤＣ内のカウンタから出力される電圧信号を示している。

また、図２０において、Ｐ相は、画素２ｃから出力される画素信号のリセットレベルを読み出すためのプリデータ相を示している。また、Ｄ相は、当該画素信号のデータレベルを読み出すためのデータ相を示している。

図２０に示すように、本実施形態に変形例に係る固体撮像装置１ｃでは、まず光電変換素子ＰＤ１に蓄積された電荷に応じた第１の画素信号を読み出し、その後、光電変換素子ＰＤ２に蓄積された電荷に応じた第２の画素信号を読み出す。また、このとき第１の画素信号の読み出しについては、まずＰ相を読み出し、その後にＤ相を読み出す。これに対して、第２の画素信号の読み出しについては、Ｐ相の読み出しに伴い電荷蓄積部ＦＣに蓄積された電荷がリセットされるため、まず先にＤ相を読み出したうえで、その後にＰ相を読み出す。なお、以降では、第１の画素信号及び第２の画素信号それぞれの読み出しに係る固体撮像装置１ｃの動作について、Ｐ相の読み出しに係る動作と、Ｄ相の読み出しに係る動作とに分けてそれぞれ説明する。

まず、図１７に示すように、読み出しフレームの開始時に、ＦＤＧ駆動パルス及びＲＳＴ駆動パルスはオフ状態に制御される。即ち、読み出しフレームの開始時においては、ＴＧ１駆動パルス、ＦＣＧ駆動パルス、ＴＧ２駆動パルス、ＦＤＧ駆動パルス、ＲＳＴ駆動パルス、及びＳＥＬ駆動パルスのそれぞれはオフ状態となっている。その後、読み出しフレーム中の所定のタイミング（所定の水平同期期間）で、対象となる画素２ｃからの画素信号の読み出しが開始される。

図２０に示すように、まず、光電変換素子ＰＤ１に蓄積された電荷に応じた第１の画素信号についてＰ相の読み出しが行われる。具体的には、ＦＤＧ駆動パルス及びＳＥＬ駆動パルスがオン状態に制御された状態で、ＲＳＴ駆動パルスが一時的にオン状態に制御されることで、フローティングディフュージョン部ＦＤの電位が、電源電圧ＶＤＤのレベルにリセットされる。このとき、ＴＧ１駆動パルス、ＦＣＧ駆動パルス、及びＴＧ２駆動パルスは、オフ状態が維持されている。即ち、光電変換素子ＰＤ１とフローティングディフュージョン部ＦＤとの間と、電荷蓄積部ＦＣ（ひいては、光電変換素子ＰＤ２）とフローティングディフュージョン部ＦＤとの間と、のそれぞれは非導通状態となる。そのため、このとき画素２ｃから垂直信号線ＶＳＬを介して読み出される画素信号は、当該画素２ｃから出力される画素信号のリセットレベルを示している。

次いで、光電変換素子ＰＤ１に蓄積された電荷に応じた第１の画素信号についてＤ相の読み出しが行われる。具体的には、ＴＧ１駆動パルスが一時的にオン状態に制御され、当該ＴＧ１駆動パルスがオン状態を示す期間中に、光電変換素子ＰＤ１とフローティングディフュージョン部ＦＤとの間が導通状態となる。これにより、光電変換素子ＰＤ１に蓄積された電荷が、フローティングディフュージョン部ＦＤに転送され、当該フローティングディフュージョン部ＦＤに蓄積される。そのため、フローティングディフュージョン部ＦＤに蓄積された電荷（換言すると、光電変換素子ＰＤ１からリークした電荷）に応じた電圧が増幅トランジスタＴｒ２６のゲートに印加され、当該増幅トランジスタＴｒ２６が導通状態に制御される。これにより、画素２ｃからは、増幅トランジスタＴｒ２６のゲートに印加された電圧に応じた画素信号（即ち、第１の画素信号）が、垂直信号線ＶＳＬを介して出力される。即ち、光電変換素子ＰＤ１の飽和特性に応じた電荷が、当該光電変換素子ＰＤ１から読み出され、当該電荷の読み出し結果に応じた第１の画素信号が、垂直信号線ＶＳＬを介して画素２ｃから出力されることとなる。

なお、第１の画素信号についてＤ相の読み出しが完了すると、ＳＥＬ駆動信号がオフ状態に制御されたうえで、まずＦＤＧ駆動信号が一時的にオフ状態に制御され、次いで、ＲＳＴ駆動信号が一時的にオン状態に制御される。これにより、フローティングディフュージョン部ＦＤの電位が、電源電圧ＶＤＤのレベルにリセットされる。また、ＦＣＧ駆動信号がオン状態に制御され、フローティングディフュージョン部ＦＤと電荷蓄積部ＦＣとの間が導通状態となる。その後、ＳＥＬ駆動信号がオン状態に制御され、光電変換素子ＰＤ２に蓄積された電荷に応じた第２の画素信号の読み出しが開始される。

光電変換素子ＰＤ２に蓄積された電荷に応じた第２の画素信号の読み出しについては、前述した通り、まずＤ相の読み出しが行われる。具体的には、ＴＧ１駆動パルスが一時的にオン状態に制御され、当該ＴＧ２駆動パルスがオン状態を示す期間中に、光電変換素子ＰＤ２と電荷蓄積部ＦＣとの間が導通状態となる。即ち、当該期間中においては、光電変換素子ＰＤ２、電荷蓄積部ＦＣ、及びフローティングディフュージョン部ＦＤそれぞれの間が導通状態となる。これにより、電荷蓄積部ＦＣとフローティングディフュージョン部ＦＤのポテンシャルが結合するとともに、光電変換素子ＰＤ２に蓄積された電荷が結合した領域に転送され、当該領域に蓄積される。そのため、上記領域に蓄積された電荷（換言すると、光電変換素子ＰＤ２からリークした電荷）に応じた電圧が増幅トランジスタＴｒ２６のゲートに印加され、当該増幅トランジスタＴｒ２６が導通状態に制御される。これにより、画素２ｃからは、増幅トランジスタＴｒ２６のゲートに印加された電圧に応じた画素信号（即ち、第２の画素信号）が、垂直信号線ＶＳＬを介して出力される。即ち、光電変換素子ＰＤ２の飽和特性に応じた電荷が、当該光電変換素子ＰＤ２から読み出され、当該電荷の読み出し結果に応じた第２の画素信号が、垂直信号線ＶＳＬを介して画素２ｃから出力されることとなる。

次いで、光電変換素子ＰＤ２に蓄積された電荷に応じた第２の画素信号についてＰ相の読み出しが行われる。具体的には、まず、ＳＥＬ駆動信号がオフ状態に制御されたうえで、ＲＳＴ駆動信号が一時的にオン状態に制御される。これにより、電荷蓄積部ＦＣとフローティングディフュージョン部ＦＤのポテンシャルが結合した領域の電位が、電源電圧ＶＤＤのレベルにリセットされる。その後、ＳＥＬ駆動信号がオン状態に制御され、当該領域の電位に応じた電圧が増幅トランジスタＴｒ２６のゲートに印加され、当該電圧に応じた画素信号（即ち、第２の画素信号）が、垂直信号線ＶＳＬを介して出力される。このとき、ＴＧ１駆動パルス、ＦＣＧ駆動パルス、及びＴＧ２駆動パルスは、オフ状態が維持されている。即ち、光電変換素子ＰＤ１とフローティングディフュージョン部ＦＤとの間と、電荷蓄積部ＦＣとフローティングディフュージョン部ＦＤとの間（ひいては、光電変換素子ＰＤ２とフローティングディフュージョン部ＦＤとの間）と、のそれぞれは非導通状態となる。そのため、このとき画素２ｃから垂直信号線ＶＳＬを介して読み出される画素信号は、当該画素２ｃから出力される画素信号のリセットレベルを示している。

なお、垂直信号線ＶＳＬを介して画素２ｃから順次出力される第１の画素信号及び第２の画素信号は、ＡＤＣ１１３によりデジタル信号に変換され、例えば、図１０を参照して説明したセンサデータユニット２１１に出力される。このとき、センサデータユニット２１１に順次出力されるデジタル信号は、当該画素２ｃに含まれる光電変換素子ＰＤ１及びＰＤ２の飽和特性に応じた電位をそれぞれ示すこととなる。即ち、センサデータユニット２１１は、当該デジタル信号に基づき、画素２ｃの状態（ひいては、当該画素２ｃに含まれる光電変換素子ＰＤ１及びＰＤ２それぞれの状態）を、画素２ｃごとに個別に認識することが可能となる。

以上、本実施形態に係る固体撮像装置の変形例として、図１６〜図２０を参照して、画素が共有画素構造を構成する場合の一例について説明した。

＜２．４．評価＞
以上説明したように、本実施形態に係る固体撮像装置では、複数の画素のうち少なくとも一部の画素の光電変換素子に電荷が注入されるように当該画素への電源電圧の印加を制御し、その後に、当該光電変換素子から注入された当該電荷に応じた画素信号が読み出されるように当該画素への駆動信号の供給を制御する。以上のような構成に基づき、本実施形態に係る固体撮像装置は、上記少なくとも一部の画素の光電変換素子からの電荷に応じた画素信号の読み出し結果に応じて、当該画素の状態を認識する。

以上のような構成により、本実施形態に係る固体撮像装置に依れば、各画素から出力される画素信号に基づき当該画素（ひいては、当該画素に含まれる光電変換素子）の状態を個別に認識することが可能である。そのため、当該固体撮像装においては、例えば、一部の画素に故障が生じた場合に、当該異常を画素ごとに検出することが可能である。また、このような仕組みを利用することで、例えば、一部の画素に異常が生じた場合に、当該画素に関する情報を所定の出力先に出力することが可能である。また、他の一例として、故障が生じた画素の位置を特定することが可能であるため、画像の撮像時に当該画素から出力される画素信号を、他の画素（例えば、隣接画素）から出力される画素信号に基づき補正することも可能となる。

また、本実施形態に係る固体撮像装置においては、上述の通り、各画素への電源電圧の印加を制御することで当該画素の光電変換素子に電荷を注入する。即ち、当該制御の結果として光電変換素子に保持される電荷量は、当該光電変換素子の受光状態に関わらず、当該光電変換素子ＰＤ１及びＰＤ２それぞれの飽和特性によって決定される。このような特性により、本実施形態に係る固体撮像装置に依れば、外部環境の光量に関わらず、各画素の状態の認識に係る制御（例えば、故障画素を検出するための試験）を実行することが可能である。即ち、本実施形態に係る固体撮像装置に依れば、例えば、外部環境の光量がより少ない環境下においても、各画素２の故障検出のための試験を実行することが可能となる。

＜＜３．第２の実施形態＞＞
続いて、本開示の第２の実施形態に係る固体撮像装置について説明する。本実施形態では、固体撮像装置１が、画像（特に、動画像）の撮像期間中に、故障検出等のような各種試験をより効率的に実行するための仕組みの一例について説明する。なお、以降の説明において、本実施形態に係る固体撮像装置１を、他の実施形態に係る固体撮像装置１と区別する場合ために、「固体撮像装置１ｄ」と称する場合がある。

＜３．１．構成＞
まず、図２１を参照して、本実施形態に係る固体撮像装置１ｄの概略的な構成の一例について説明する。図２１は、本実施形態に係る固体撮像装置１ｄの概略的な構成の一例を示したブロック図である。なお、本説明では、当該固体撮像装置１ａの構成について、図１〜図８を参照して説明した固体撮像装置１と異なる部分に着目して説明し、当該固体撮像装置１と実質的に同様の部分については詳細な説明は省略する。

図２１は、本実施形態に係る固体撮像装置１ｄの構成のうち、画素２からの画素信号の読み出しに係る部分の構成の一例を示している。即ち、図２１に示す例では、主に、定電流回路部１１４及びＡＤＣ１１３に相当する部分について示しており、その他の構成については図示を省略している。なお、図２１において、ＭＯＳトランジスタ１６１、比較器１４１、ＤＡＣ１４２、及びカウンタ１４３については、図３に示すＭＯＳトランジスタ１６１、比較器１４１、ＤＡＣ１４２、及びカウンタ１４３と実質的に同様のため詳細な説明は省略する。また、図２１において、比較器１４１、ＤＡＣ１４２、及びカウンタ１４３が、図３に示すＡＤＣ１１３の部分に相当する。また、図２１において、ＭＯＳトランジスタ１６１が、図３に示す定電流回路部１１４の部分に相当する。

図２１に示すように、本実施形態に係る固体撮像装置１ｄは、センサデータユニット２２１を含む。センサデータユニット２２１は、図１０を参照して説明した第１の実施形態に係る固体撮像装置１ａにおけるセンサデータユニット２１１に相当する。

本実施形態に係る固体撮像装置１ｄでは、例えば、図３に示す制御部１０１が、各画素２による露光のタイミングや、当該画素２からの露光結果に基づく画素信号の読み出しのタイミングを制御する。また、当該制御部１０１は、少なくとも一部の画素２において、所定のフレームレートに応じた単位フレーム期間中の、当該画素２による露光と、当該露光結果に基づく画素信号の読み出しと、が行われていない期間を利用して、故障検出等の所定の試験が実行されるように、固体撮像装置１ｄ内の所定の構成（例えば、センサデータユニット２２１）の動作を制御する。なお、制御部１０１が、センサデータユニット２２１等の所定の構成に、上記所定の試験を実行させるタイミングについては、固体撮像装置１ｄの駆動制御の一例とあわせて詳細を別途後述する。

センサデータユニット２２１は、制御部１０１からの制御に基づき、故障検出等の所定の試験を実行する。具体的には、センサデータユニット２２１は、カウンタ１４３から出力される信号、即ち、画素２から供給される画素信号が変換されたデジタル信号に基づき、固体撮像装置１ｄ内の所定の構成の状態を認識することで、当該構成に異常が生じた場合に当該異常を検出する。

例えば、センサデータユニット２２１は、カウンタ１４３から出力されるデジタル信号に基づき、少なくとも一部の画素２、各画素２に駆動信号を供給するための構成（例えば、画素タイミング駆動回路５やアドレスデコーダ４等）、及びＡＤＣ１１１のうち少なくともいずれかに生じた異常を検出することが可能である。具体的な一例として、一部の画素２についてのみデジタル信号に異常が生じている場合には、当該画素２に異常が生じたものと認識することが可能である。なお、この場合には、センサデータユニット２２１は、例えば、デジタル信号の出力元となるＡＤＣ１１３や、当該デジタル信号の出力タイミングに応じて、異常が生じた画素２を特定すればよい。また、複数の画素２についてデジタル信号に異常が生じている場合には、当該複数の画素２それぞれからの画素信号の出力に関する構成（例えば、アドレスデコーダ４、画素タイミング駆動回路５、ＡＤＣ１１３等）に異常が生じたものと認識することが可能である。

また、センサデータユニット２２１は、カウンタ１４３からのデジタル信号の出力状況に応じて、少なくとも一部の画素２に接続された配線、各画素２に駆動信号を供給するための構成、及びＡＤＣ１１３のうち少なくともいずれかに生じた異常を検出することが可能である。具体的な一例として、一部の列についてデジタル信号の出力状況に異常が生じた場合（例えば、デジタル信号が出力されない場合）には、当該列に対応する垂直信号線や、当該列に対応するＡＤＣ１１３に異常が生じたものと認識することが可能である。また、他の一例として、一部の行についてデジタル信号の出力状況に異常が生じた場合には、当該行に対応する水平信号線に異常が生じたものと認識することが可能である。

なお、上述した例はあくまで一例であり、固体撮像装置１ａ内の少なくとも一部の構成を対象として試験を実行し、当該構成に生じた異常を検出することが可能であれば、当該検出の主体はセンサデータユニット２２１に限定されず、検出方法についても限定されない。例えば、試験の対象となる構成に応じて、当該構成に生じた異常を検出するためのユニットが、センサデータユニット２２１とは別に追加で設けられていてもよい。また、他の一例として、各画素２からの画素信号に基づくデジタル信号の出力に対して、所定のフィルタ（例えば、ＬＰＦ）を適用することで、少なくとも一部の画素２や、当該画素２に関連して駆動する他の構成に生じた異常が検出されてもよい。

また、センサデータユニット２２１は、固体撮像装置１ｄの少なくとも一部の構成に異常が生じたことを検出した場合に、当該検出結果に応じて所定の処理を実行してもよい。

具体的な一例として、センサデータユニット２２１は、少なくとも一部の構成に生じた異常の検出結果を固体撮像装置１ｄの外部に通知してもよい。具体的な一例として、センサデータユニット２１１は、所定の出力端子（即ち、Errorピン）を介して、異常を検出したことを示す所定の信号を固体撮像装置１ｄの外部に出力してもよい。また、他の一例として、固体撮像装置１ｄの外部に設けられた所定のＤＳＰ（Digital Signal Processor）４０１に、異常を検出したことを通知してもよい。なお、センサデータユニット２２１のうち、少なくとも一部の構成に生じた異常の検出結果が所定の出力先（例えば、ＤＳＰ４０１等）に出力されるように制御する部分が、「出力制御部」の一例に相当する。

また、他の一例として、センサデータユニット２２１は、少なくとも一部の構成に異常が生じ、結果として、少なくとも一部の画素２からの出力に異常が生じたことを認識した場合には、当該画素２からの出力を、他の画素２からの出力に基づき補正してもよい。

例えば、図２２及び図２３は、本実施形態に係る固体撮像装置１ｄにおける画素信号の補正に係る動作の一例について説明するための説明図である。例えば、図２２は、一部の列に対応する画素信号の出力に異常が生じた場合の一例を示している。図２２に示す例では、異常が生じた列に対応する画素信号を、当該列に隣接する他の列に対応する画素信号に基づき補正する場合の一例を示している。この場合には、センサデータユニット２２１は、例えば、デジタル信号の出力に異常が検出されたＡＤＣ１１３を特定することで、異常が生じた列と、当該列に隣接する他の列とを特定すればよい。

また、他の一例として、図２３は、一部の行に対応する画素信号の出力に異常が生じた場合の一例を示している。図２３に示す例では、異常が生じた行に対応する画素信号を、当該行に隣接する他の行に対応する画素信号に基づき補正する場合の一例を示している。この場合には、センサデータユニット２２１は、例えば、異常が生じた画素信号が読み出されたタイミングに基づき、異常が生じた行と、当該行に隣接する他の行とを特定すればよい。

また、図１５を参照して前述した例と同様に、異常が生じた画素２から出力される画素信号を、当該画素２に隣接する他の画素２から出力される画素信号に基づき補正することも可能である。

なお、センサデータユニット２２１のうち、少なくとも一部の画素２からの出力（即ち、異常が生じた出力）を補正する部分が、「補正処理部」の一例に相当する。

以上、図２１を参照して、本実施形態に係る固体撮像装置１ｄの概略的な構成の一例について説明した。

＜３．２．駆動制御＞
続いて、本実施形態に係る固体撮像装置１ｄの駆動制御の一例として、特に、当該固体撮像装置１ｄの所定の試験が実行されるタイミングの制御に着目して説明する。例えば、図２４は、本実施形態に係る固体撮像装置１ｄの駆動制御の一例について示した概略的なタイミングチャートであり、当該固体撮像装置１ｄの所定の試験が実行されるタイミングの制御の一例について示している。図２４において、横軸は時間方向を示しており、縦軸は２次元配列された画素２の行方向の位置を示している。なお、本説明では、本実施形態に係る固体撮像装置１ｄの特徴をよりわかりやすくするために、各画素２が単位フレーム期間（即ち、１垂直同期期間）中に、露光と、当該露光結果の読み出しと、を複数回実行する場合に着目して、当該固体撮像装置１ｄの駆動制御について説明する。

例えば、図２４に示す例では、固体撮像装置１ｄは、単位フレーム期間中に互いに露光時間の異なる第１の露光（Long exposure）、第２の露光（Middle exposure）、及び第３の露光（Short exposure）を時分割で順次実行している。具体的には、図２４において、参照符号Ｔ１１１及びＴ１１２は、第１の露光における露光期間（Long Shutter）を示しており、参照符号Ｔ１２１及びＴ１２２は、第１の露光の結果に基づく画素信号の読み出し期間（Long Read）を示している。また、参照符号Ｔ１３１及びＴ１３２は、第２の露光における露光期間（Middle Shutter）を示しており、参照符号Ｔ１４１及びＴ１４２は、第２の露光の結果に基づく画素信号の読み出し期間（Middle Read）を示している。また、参照符号Ｔ１５１及びＴ１５２は、第３の露光における露光期間（Short Shutter）を示しており、参照符号Ｔ１６１及びＴ１６２は、第３の露光の結果に基づく画素信号の読み出し期間（Short Read）を示している。

また、参照符号ＶＢＬＫは、垂直ブランク（Ｖブランク）期間を示している。なお、垂直ブランク期間ＶＢＬＫにおいては、例えば、カラム信号線の故障検出やTSVの故障検出等のような所定の試験が実行され、当該期間中には、いずれの画素２からも画素信号の読み出しが行われない。即ち、垂直ブランク期間ＶＢＬＫは、あるフレーム期間における一連の画素２からの画素信号の読み出しが完了してから、次のフレーム期間における当該一連の画素２からの画素信号の読み出しが開始されるまでの期間に相当する。

また、参照符号Ｔ１７１及びＴ１７２は、各行の画素２において、当該画素２による露光（例えば、第１の露光〜第３の露光）と、当該露光結果に基づく画素信号の読み出しと、が行われていない期間に相当する。本実施形態に係る固体撮像装置１ｄは、この期間Ｔ１７１及びＴ１７２を利用して所定の試験（例えば、ＢＩＳＴ：Built−In Self−Test）を実行する。所定の試験の具体例としては、各画素に対する故障検出等が挙げられる。なお、以降では、参照符号Ｔ１７１及びＴ１７２で示された期間を「ＢＩＳＴ期間」とも称する。また、ＢＩＳＴ期間Ｔ１７１及びＴ１７２を特に区別しない場合には、「ＢＩＳＴ期間Ｔ１７０」とも称する。

具体的には、図２４に示すように、ＢＩＳＴ期間Ｔ１７０は、ある行の画素による１回以上の露光（例えば、第１の露光〜第３の露光）が実行される単位フレーム期間における最後の露光（例えば、第３の露光）の結果に基づく画素信号の読み出しが終了した後に開始される。また、当該ＢＩＳＴ期間Ｔ１７０は、当該単位フレーム期間の次のフレーム期間における最初の露光（例えば、第１の露光）が開始される前に終了する。より具体的な一例として、図２４に示すＢＩＳＴ期間Ｔ１７１は、第３の露光結果に基づく画素信号の読み出し期間Ｔ１６１の終了後から、次の単位フレーム期間における第１の露光の露光期間Ｔ１１２の開始までの期間となる。なお、当該ＢＩＳＴ期間Ｔ１７０は、第１の露光と第２の露光との間や、第２の露光と第３の露光との間に設定されていても良い。詳細は後述するが、ＢＩＳＴ期間Ｔ１７０は、垂直ブランク期間ＶＢＬＫが設定されることで発生する。

次いで、図２５及び図２６を参照して、単位フレーム期間（即ち、１垂直同期期間）中に、露光と、当該露光結果の読み出しと、を複数回実行する場合における、各画素２からの画素信号の読み出しに係る駆動制御の一例について説明する。図２５及び図２６は、本実施形態に係る固体撮像装置１ｄにおける各画素２からの画素信号の読み出しに係る概略的な制御の一例について説明するための説明図である。

図２５において、縦軸は垂直同期期間ＸＶＳを模式的に示しており、横軸は水平同期期間ＸＨＳを模式的に示している。また、図２５において、参照符号Ｌ、Ｍ、Ｓで示された方形状の領域は、２次元配列された複数の画素２それぞれからの露光結果の読み出しタイミングを模式的に示しており、第１の露光、第２の露光、及び第３の露光のそれぞれに対応している。また、方形状の領域Ｌ、Ｍ、及びＳそれぞれにおいて、横方向は、２次元配列された複数の画素２の列方向に対応しており、縦方向は、当該複数の画素２の行方向に対応している。

即ち、図２５に示す例では、１水平同期期間ごとに、行単位で当該行に含まれる画素２からの画素信号の読み出しが実行される。また、図２５に示す例では、１水平同期期間ごとに、第１の露光、第２の露光、及び第３の露光の順で、各露光結果に基づく画素信号の読み出しが順次実行される。

なお、第１の露光、第２の露光、及び第３の露光それぞれの結果に基づく画素信号が順次読み出される場合に、必ずしも同じ行に含まれる画素２から画素信号の読み出しが行われなくてもよい。例えば、図２５における参照符号Ｒ１１１は、垂直同期期間中の一部の期間を模式的に示している。即ち、図２５に示す例では、期間Ｒ１１１において、第１の露光、第２の露光、及び第３の露光の結果に基づく画素信号については、それぞれα行目の画素２、β行目の画素２、及びγ行目の画素２から読み出される。

また、図２６は、図２５に示す例における、各画素２からの画素信号の読み出しに係る概略的なタイミングチャートを示している。具体的には、図２６に示す例では、α行目の画素２からの第１の露光結果に基づく画素信号の読み出し、β行目の画素２からの第２の露光結果に基づく画素信号の読み出し、及びγ行目の画素２からの第３の露光結果に基づく画素信号の読み出しが順次実行される。また、その次には、α＋１行目の画素２からの第１の露光結果に基づく画素信号の読み出し、β＋１行目の画素２からの第２の露光結果に基づく画素信号の読み出し、及びγ＋１行目の画素２からの第３の露光結果に基づく画素信号の読み出しが順次実行されることとなる。

なお、上述した駆動制御はあくまで一例であり、少なくともＢＩＳＴ期間Ｔ１７０が設けられ、当該ＢＩＳＴ期間Ｔ１７０中に所定の試験が実行可能であれば、本実施形態に係る固体撮像装置１ｄの駆動制御は、必ずしも図２４〜図２６を参照して説明した例には限定されない。具体的な一例として、本実施形態に係る固体撮像装置１ｄは、各画素２が単位フレーム期間中に、露光と、当該露光結果の読み出しと、を１回だけ実行するように構成されていてもよい。この場合には、ＢＩＳＴ期間Ｔ１７０は、ある単位フレーム期間における露光結果に基づく画素信号の読み出しの終了後に開始され、次の単位フレーム期間における露光が開始されるまでに終了することとなる。

以上、図２４〜図２６を参照して、本実施形態に係る固体撮像装置１ｄの駆動制御の一例として、特に、当該固体撮像装置１ｄの所定の試験が実行されるタイミングの制御に着目して説明した。

＜３．３．露光時間の制約と垂直ブランク期間との関係＞
続いて、図２７を参照して、本実施形態に係る固体撮像装置１ｄにおける、露光時間の制約と垂直ブランク期間ＶＢＬＫとの関係について、具体的な例を挙げて説明する。図２７は、本実施形態に係る固体撮像装置１ｄにおける露光時間の制約と垂直ブランク期間との関係について説明するためのタイミングチャートである。なお、図２７に示す例では、図２４に示す例と同様に、単位フレーム期間中に互いに露光時間の異なる第１の露光（Long exposure）、第２の露光（Middle exposure）、及び第３の露光（Short exposure）が順次実行される場合の一例を示している。また、図２７における横軸及び縦軸は、図２４における横軸及び縦軸と同様である。

図２７に示すように、フレームレートを４０ｆｐｓとした場合に、単位フレーム期間（即ち、１垂直同期期間）は２５ｍｓとなる。また、第１の露光〜第３の露光それぞれの間における露光期間（換言すると、画素２への電荷の蓄積期間）の比率（以下、「露光比」とも称する）を１６倍とした場合に、第１の露光期間（Long Shutter）をＡとすると、第２の露光期間間（Middle Shutter）はＡ／１６となり、第３の露光期間間（Short Shutter）は１／２５６となる。

ここで、垂直ブランク期間ＶＢＬＫ＝０となる場合における第１の露光期間Ａは、例えば、以下に示す（式１）に基づき算出され、当該（式１）を解くと（式２）となる。

即ち、図２７に示す例の場合には、上述した条件よりも露光比が大きく設定された場合か、または、第１の露光期間Ａが（式２）に示す条件よりも短く設定された場合に、垂直ブランク期間ＶＢＬＫが発生し、ＢＩＳＴ期間Ｔ１７０を確保することが可能となる。

＜３．４．評価＞
以上説明したように、本実施形態に係る固体撮像装置は、所定のフレームレートに応じた単位フレーム期間中の、少なくとも一部の画素による露光や、当該露光結果に基づく画素信号の読み出しが行われていないＢＩＳＴ期間に所定の試験を実行する。当該ＢＩＳＴ期間は、少なくとも一部の画素（例えば、ある行の画素）による１回以上の露光が実行される単位フレーム期間における最後の露光の結果に基づく画素信号の読み出しが終了した後に開始される。また、当該ＢＩＳＴ期間は、当該単位フレーム期間の次のフレーム期間における最初の露光が開始される前に終了する。

このような構成により、本実施形態に係る固体撮像装置に依れば、例えば、各行に含まれる画素２の故障検出のための試験を、当該行に対応して規定されるＢＩＳＴ期間で実行することが可能となる。特に、従来の固体撮像装置においては、全行について故障検出を実行する場合には、試験の実行に少なくとも１フレーム以上の期間を要し、当該試験のために画像の撮像が行われない専用のフレームを設ける必要があった。これに対して、本実施形態に係る固体撮像装置に依れば、画像の撮像と並行して各行についての故障検出のための試験を実行することが可能となり、従来の固体撮像装置に比べて、試験のための画像の撮像が行われない専用のフレームを設ける必要がない。

また、本実施形態に係る固体撮像装置に依れば、垂直ブランク期間で実行されていた試験のうち少なくとも一部の試験を、ＢＩＳＴ期間中に実行することも可能である。このような構成により、垂直ブランク期間をより短くすることが可能となり、ひいてはフレームレートをより向上させることも可能となる。一方、TSVに対する故障検出やカラム信号線の故障検出等を垂直ブランク期間に実行させても良い。このような構成により、フレームレートを維持しつつ十分な露光時間を確保しながら、各故障検出を実行することが可能となる。

以上のように、本実施形態に係る固体撮像装置に依れば、ＢＩＳＴ期間を利用して所定の試験を実行することで、画像の撮像期間中に故障検出等のような各種試験をより既往率的に実行することが可能となる。

＜ハードウェアの構成例＞
次に、図２８を参照して、フロントカメラECUと撮像素子のハードウェアの構成について説明する。フロントカメラECUと撮像素子のハードウェアは、下チップ１０９１、および上チップ１０９２が積層された構成からなる。尚、図２８の右部は、下チップ１０９１のハードウェア構成であるフロアプランを表しており、図２８の左部は、上チップ１０９２のハードウェア構成であるフロアプランを表している。

下チップ１０９１および上チップ１０９２には、それぞれの図中左右端部にTCV（Through Chip Via：貫通電極）１０９３−１，１０９３−２が設けられており、下チップ１０９１および上チップ１０９２が貫通して電気的に接続されている。下チップ１０９１において、TCV１０９３−１の図中の右隣には、行駆動部１１０２（図２９）が配置され、電気的に接続されている。TCV１０９３−２の図中の左隣には、フロントカメラECU７３の制御線ゲート１１４３(図２９)が配置され、電気的に接続されている。尚、行駆動部１１０２および制御線ゲート１１４３については、図２９を参照して詳細を後述する。また、本明細書では、TCVとTSVは同義として扱う。

また、下チップ１０９１および上チップ１０９２には、それぞれの図中上下端部にTCV１０９３−１１，１０９３−１２が設けられており、下チップ１０９１および上チップ１０９２が貫通して電気的に接続されている。下チップ１０９１において、TCV１０９３−１１の図中の下部には、カラムADC（Analog to Digital Converter）１１１１−１が配設され、電気的に接続されており、TCV１０９３−１２の図中の上部には、カラムADC（Analog to Digital Converter）１１１１−２が配設されており、電気的に接続されている。

カラムADC１１１１−１，１１１１−２の図中の右端部の間であって、制御線ゲート１１４３の左隣に、DAC（Digital to Analog Converter）１１１２が設けられており、図中の矢印Ｃ１，Ｃ２で示されるように、カラムADC１１１１−１，１１１１−２にランプ電圧を出力する。尚、カラムADC１１１１−１，１１１１−２およびDAC１１１２が、図２９における画像信号出力部１１０３に対応する構成となる。また、DAC１１１２は、カラムADC１１１１−１，１１１１−２に対して同一特性のランプ電圧を出力することが望ましいので、カラムADC１１１１−１，１１１１−２のいずれからも等距離であることが望ましい。さらに、DAC１１１２は、図２８の例では、１個の例が示されているが、カラムADC１１１１−１，１１１１−２に対して、それぞれ同一特性のものを１個ずつ、合計２個設けるようにしてもよい。尚、画像信号出力部１１０３については、図２９を参照して詳細を後述する。

さらに、上下のカラムADC１１１１−１，１１１１−２の間であって、行駆動部１１０２およびDAC１１１２の間には、信号処理回路１１１３が設けられており、図２９における制御部１１２１、画像処理部１１２２、出力部１１２３、および故障検出部１１２４に対応する機能を実現する。

上チップ１０９２においては、上下左右の端部に設けられたTCV１０９３−１，１０９３−２，１０９３−１１，１０９３−１２で囲まれた方形状の範囲の、略全面が画素アレイ１１０１により構成されている。

画素アレイ１１０１は、TCV１０９３−１より画素制御線Ｌ（図２９）を介して、行駆動部１１０２より供給される制御信号に基づいて、画素信号のうち、図中の上半分の画素の画素信号を、TCV１０９３−１１を介して、下チップ１０９１に出力し、図中の下半分の画素の画素信号を、TCV１０９３−１２を介して、下チップ１０９１に出力する。

制御信号は、図中の矢印Ｂ１で示されるように、行駆動部１１０２を実現する信号処理回路１１１３より、TCV１０９３−１を介して上チップ１０９２の画素アレイの画素制御線Ｌを介して制御線ゲート１１４３（図２９）に出力される。制御線ゲート１１４３（図２９）は、制御部１１２１（図２９）からの指令情報である行アドレスに対する行駆動部１１０２（図２９）からの画素制御線Ｌを介した制御信号に応じて制御線ゲート１１４３より出力される信号と、制御部１１２１より供給された行アドレスに対応する制御信号の検出パルスとの比較により画素制御線Ｌ、およびTCV１０９３−１，１０９３−２の断線による故障の有無を検出する。そして、制御線ゲート１１４３は、図中の矢印Ｂ２で示されるように、故障の有無の情報を信号処理回路１１１３により実現される故障検出部１１２４に出力する。

カラムADC１１１１−１は、図中の矢印Ａ１で示されるように、TCV１０９３−１１を介して供給される、画素アレイ１１０１の図中の上半分の画素の画素信号を、列単位でデジタル信号に変換して信号処理回路１１１３に出力する。また、カラムADC１１１１−２は、図中の矢印Ａ２で示されるように、TCV１０９３−１２を介して供給される、画素アレイ１１０１の図中の下半分の画素の画素信号を、列単位でデジタル信号に変換して信号処理回路１１１３に出力する。

このように２層化することにより、上チップ１０９２が画素アレイ１１０１のみとなるため、画素に特化した半導体プロセスを導入することが可能となる。例えば、上チップ１０９２には、回路のトランジスタがないため、1000℃のアニール工程などによる特性変動に注意を払う必要がなくなるので、白点対策の高温プロセスなどを導入することができ、結果として、特性を改善することが可能となる。

また、下チップ１０９１に故障検出部１１２４を配置することにより、下チップ１０９１乃至上チップ１０９２および上チップ１０９２乃至下チップ１０９１におけるTCV１０９３−１，１０９３−２の通過後の信号を検出することができるので、適切に故障を検出することが可能となる。なお、なお、上チップ１０９２が「第１の基板」の一例に相当し、下チップ１０９１が「第２の基板」の一例に相当する。

＜＜４．応用例＞＞
続いて、本開示に係る固体撮像装置の応用例について説明する。

＜４．１．移動体への応用例１＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。

図３０は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。

車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図３０に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。

駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。

ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。

車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。

撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。

車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。

マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。

また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。

音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図３０の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。

図３１は、撮像部１２０３１の設置位置の例を示す図である。

図３１では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。

撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。

なお、図３１には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。

撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。

例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。

撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。

以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、図１に示す固体撮像装置１は、撮像部１２０３１に適用され得る。撮像部１２０３１に対して本開示に係る技術を適用することにより、例えば、当該撮像部１２０３１を構成する固体撮像装置の各画素のうち少なくとも一部の画素に異常が生じた場合に、当該異常を検出することが可能となる。また、このような仕組みを利用することで、例えば、一部の画素に異常が生じた場合に、当該異常が生じたことを示す情報を、所定の出力部を介してユーザに報知することが可能となる。また、車両制御システム７０００では、認識結果に基づいて、車両を制御する機能を制限することができる。車両を制御する機能の具体例としては、車両の衝突回避あるいは衝撃緩和機能、車間距離に基づく追従走行機能、車速維持走行機能、車両の衝突警告機能、又は車両のレーン逸脱警告機能等が挙げられる。認識処理の結果、撮像部７４１０に不具合が生じたと判定された場合、車両を制御する機能を制限あるいは禁止することができる。これにより、撮像部７４１０の不具合に基づく誤検知に起因した事故を防止することができる。また、他の一例として、異常が生じた画素から出力される画素信号を、正常に動作している他の画素からの画素信号に基づき補正を行うことも可能となる。

＜４．２．移動体への応用例２＞
続いて、移動体に適用される撮像装置を利用して実現される制御のより具体的な一例について説明する。

例えば、図３２は、移動体に適用される撮像装置の概略的な構成の一例について示したブロック図である。なお、図３２に示す撮像装置８００は、例えば、図３０に示す撮像部１２０３１に相当する。図３２に示すように、撮像装置８００は、光学系８０１と、固体撮像素子８０３と、制御ユニット８０５と、通信部８０７とを含む。

固体撮像素子８０３は、例えば、図３０に示す撮像部１２０３１に相当し得る。即ち、レンズ等のような光学系８０１を介して撮像装置８００内に入射した光は、固体撮像素子８０３により電気信号に光電変換され、当該電気信号に応じた画像や、当該電気信号に応じた測距の情報が、制御ユニット８０５に出力される。

制御ユニット８０５は、例えば、ＥＣＵ（Electronic Control Unit）として構成され、固体撮像素子８０３から出力される画像や測距の情報に基づき各種処理を実行する。具体的な一例として、制御ユニット８０５は、固体撮像素子８０３から出力される画像に対して各種解析処理を施すことで、解析結果に基づき外部の人、車両、障害物、標識又は路面上の文字等の物体の認識や、当該物体までの距離の測定を行う。

また、制御ユニット８０５は、通信部８０７を介して車載ネットワーク（ＣＡＮ：Controller Area Network）に接続される。通信部８０７は、所謂ＣＡＮ通信とのインタフェースに相当する。このような構成に基づき、例えば、制御ユニット８０５は、車載ネットワークに接続された他の制御ユニット（例えば、図３０に示した統合制御ユニット１２０５０）との間で各種情報を送受信する。

以上のような構成に基づき、制御ユニット８０５は、例えば、上述したような物体の認識結果や当該物体までの距離の測定結果を利用することで、多様な機能を提供することが可能である。

上述した機能の具体的な一例として、以下に示すような機能が挙げられる。
・ＦＣＷ（Pedestrian Detection for Forward Collision Warning）
・ＡＥＢ（Automatic Emergency Braking）
・Vehicle Detection for FCW/AEB
・ＬＤＷ（Lane Departure Warning）
・ＴＪＰ（Traffic Jam Pilot）
・ＬＫＡ（Lane Keeping Aid）
・ＶＯ ＡＣＣ（Vision Only Adaptive Cruise Control）
・ＶＯ ＴＳＲ（Vision Only Traffic Sign Recognition）
・ＩＨＣ（Intelligent Head Ramp Control）

より具体的な一例として、制御ユニット８０５は、車両が、人や他の車両等のような外部の物体に衝突しそうな状況下において、当該物体に衝突するまでの時間を算出することが可能である。そのため、例えば、このような時間の算出結果が統合制御ユニット１２０５０に通知されることで、当該統合制御ユニット１２０５０は、通知された情報を、上記ＦＣＷの実現に利用することが可能となる。

また、他の一例として、制御ユニット８０５は、車両の前方の画像の解析結果に基づき、先行車のブレーキランプを検出することが可能である。即ち、当該検出結果が統合制御ユニット１２０５０に通知されることで、統合制御ユニット１２０５０は、通知された情報を、上記ＡＥＢの実現に利用することが可能である。

また、他の一例として、制御ユニット８０５は、車両の前方の画像の解析結果に基づき、当該車両が走行中のレーンの認識や、当該レーンの端や縁石等を認識することが可能である。そのため、当該認識結果が統合制御ユニット１２０５０に通知されることで、統合制御ユニット１２０５０は、通知された情報を、上記ＬＤＷの実現に利用することが可能である。

また、制御ユニット８０５は、車両の前方の画像の解析結果に基づき先行車の存在の有無を認識し、当該認識結果を統合制御ユニット１２０５０に通知してもよい。これにより、統合制御ユニット１２０５０は、例えば、上記ＴＪＰの実行時において、先行車の有無に応じて車速を制御することも可能となる。また、制御ユニット８０５は、車両の前方の画像の解析結果に基づき標識を認識し、当該認識結果を統合制御ユニット１２０５０に通知してもよい。これにより、統合制御ユニット１２０５０は、例えば、上記ＴＪＰの実行時において、標識の認識結果に応じて制限速度を認識し、当該制限速度に応じて車速を制御することも可能となる。同様に、制御ユニット８０５は、高速道路の入口及び出口の認識や、走行中の車両がカーブに差し掛かったか否かの認識等を行うことも可能であり、当該認識結果は、統合制御ユニット１２０５０による車両制御に利用することが可能である。

また、制御ユニット８０５は、車両の前方の画像の解析結果に基づき、当該車両の前方に位置する光源を認識することも可能である。即ち、当該光源の認識結果が統合制御ユニット１２０５０に通知されることで、当該統合制御ユニット１２０５０は、通知された情報を、上記ＩＨＣの実現に利用することが可能である。具体的な一例として、統合制御ユニット１２０５０は、認識された光源の光量に応じて、ヘッドランプの光量を制御することが可能である。また、他の一例として、統合制御ユニット１２０５０は、認識された光源の位置に応じて、左右のヘッドランプのうちいずれかの光量を制限することも可能となる。

また、前述したように、本実施形態に係る固体撮像素子を応用することで、例えば、固体撮像素子８０３に異常が発生した場合に、制御ユニット８０５は、固体撮像素子８０３から出力される情報に基づき当該異常を検知することが可能である。そのため、例えば、制御ユニット８０５が固体撮像素子８０３の異常の検知結果を、車載ネットワークを介して統合制御ユニット１２０５０に通知することで、当該統合制御ユニット１２０５０は、安全を確保するための各種制御を実行することが可能となる。

具体的な一例として、統合制御ユニット１２０５０は、ユーザに対して、各種出力装置を介して、固体撮像素子８０３に異常が発生したことを報知してもよい。なお、当該出力装置としては、例えば、図３０に示す、オーディオスピーカ１２０６１、表示部１２０６２、及びインストルメントパネル１２０６３等が挙げられる。

また、他の一例として、統合制御ユニット１２０５０は、固体撮像素子８０３に異常が発生したことを認識した場合に、認識結果に応じて車両の動作を制御してもよい。より具体的な一例として、統合制御ユニット１２０５０は、上述したＴＪＰやＬＫＡ等のような所謂自動制御の機能を制限してもよい。また、統合制御ユニット１２０５０は、車速を制限する等のような、安全を確保するための制御を実行してもよい。

以上のように、本開示に係る技術を車等の移動体の車載システムに応用することにより、固体撮像素子８０３に異常が生じ、各種認識処理を正常に動作させることが困難となった場合においても、当該異常を検出することが可能となる。そのため、例えば、当該異常の検出結果に応じて、当該異常に関する報知情報をユーザに報知したり、各種認識処理に関連する構成の動作を制御する等のような、安全確保ための各種処置の実行を実現することが可能となる。

＜＜５．むすび＞＞
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。

また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。

なお、以下のような構成も本開示の技術的範囲に属する。
（１）
複数の画素と、
前記複数の画素それぞれによる露光を制御する制御部と、
前記複数の画素のうち少なくとも一部の画素による１回以上の露光が実行される第１の期間のうちの最後の露光結果に基づく画素信号の読み出しの完了後から、前記第１の期間よりも後の前記１回以上の露光が実行される第２の期間における最初の露光が開始されるまでの第３の期間に、所定の試験を実行する処理部と、
を備える撮像装置。
（２）
前記第１の期間及び前記第２の期間は、所定のフレームレートに応じた単位フレーム期間である、前記（１）に記載の撮像装置。
（３）
前記第３の期間は、前記単位フレーム期間における垂直ブランキング期間に応じて設定される、前記（２）に記載の撮像装置。
（４）
前記単位フレーム期間において前記画素により複数回の露光が実行され、
前記複数回の露光間における露光時間の合計が、前記単位フレーム期間よりも短い、
前記（３）に記載の撮像装置。
（５）
前記垂直ブランキング期間は、前記複数回の露光間における露光比に応じて決定される、前記（４）に記載の撮像装置。
（６）
前記制御部は、行列状に２次元配列された前記複数の画素それぞれによる露光の開始タイミングを行ごとに制御し、
前記処理部は、前記行ごとに、当該行に含まれる画素による前記第１の期間のうちの前記最後の露光結果に基づく前記画素信号の読み出しの完了後から、前記第２の期間における前記最初の露光が開始されるまでの前記第３の期間に、前記試験を実行する、
前記（１）〜（５）のいずれか一項に記載の撮像装置。
（７）
前記処理部は、前記試験として、前記一部の画素を対象とした試験を実行する、前記（１）〜（６）のいずれか一項に記載の撮像装置。
（８）
前記複数の画素それぞれに対して駆動信号を供給する駆動回路を備え、
前記処理部は、前記試験として、前記駆動回路を対象とした試験を実行する、前記（１）〜（７）のいずれか一項に記載の撮像装置。
（９）
前記画素から読み出されたアナログの前記画素信号をデジタル信号に変換するＡＤ変換部を備え、
前記処理部は、前記試験として、前記ＡＤ変換部を対象とした試験を実行する、前記（１）〜（８）のいずれか一項に記載の撮像装置。
（１０）
前記処理部は、前記試験として、前記一部の画素に接続された配線を対象とした試験を実行する、前記（１）〜（９）のいずれか一項に記載の撮像装置。
（１１）
前記試験の結果に応じた情報が所定の出力先に出力されるように制御する出力制御部を備える、前記（１）〜（１０）のいずれか一項に記載の撮像装置。
（１２）
前記試験の結果に応じて、少なくとも一部の前記画素から出力される前記画素信号を補正する補正処理部を備える、前記（１）〜（１１）のいずれか一項に記載の撮像装置。
（１３）
複数の画素それぞれによる露光を制御する制御部と、
前記複数の画素のうち少なくとも一部の画素による１回以上の露光が実行される第１の期間のうちの最後の露光結果に基づく画素信号の読み出しの完了後から、前記第１の期間よりも後の前記１回以上の露光が実行される第２の期間における最初の露光が開始されるまでの第３の期間に、前記一部の画素を対象とした試験を実行する処理部と、
を備える制御装置。
（１４）
前記試験の結果に応じた情報が、所定の出力部に提示されるように制御する出力制御部を備える、前記（１３）に記載の制御装置。
（１５）
前記試験の結果に応じて、前記複数の画素からの前記画素信号の読み出し結果に基づく画像を補正する補正処理部を備える、前記（１３）または（１４）に記載の制御装置。
（１６）
コンピュータが、
複数の画素それぞれによる露光を制御することと、
前記複数の画素のうち少なくとも一部の画素による１回以上の露光が実行される第１の期間のうちの最後の露光結果に基づく画素信号の読み出しの完了後から、前記第１の期間よりも後の前記１回以上の露光が実行される第２の期間における最初の露光が開始されるまでの第３の期間に、前記一部の画素を対象とした試験を実行することと、
を含む制御方法。

１、１ａ、１ｃ、１ｄ 固体撮像装置
２、２ｃ 画素
２ａ ダミー画素
３ 画素アレイ部
４ アドレスレコーダ
５ 画素タイミング駆動回路
６ カラム信号処理回路
７ センサコントローラ
８ アナログ電位生成回路
１０１ 制御部
１１１ 画素アレイ部
１１２ 選択部
１１４ 定電流回路部
１２１、１２２ 画素
１３１、１３２、１３３ スイッチ
１４１ 比較器
１４３ カウンタ
１５２ ノード
１５３ カウンタ
１６１、１６２ ＭＯＳトランジスタ
２１１ センサデータユニット
２２１ センサデータユニット
４０１ ＤＳＰ

Claims (35)

1. 車両に搭載され、前記車両の周辺領域を撮像して画像を生成する撮像装置と、
   前記車両に搭載され、前記車両を制御する機能に関する処理を実行する処理装置と、を備え、
   前記撮像装置は、複数の画素と、前記複数の画素それぞれによる露光を制御する制御部と、所定の試験を実行する処理部と、を有し、
   前記制御部は、前記複数の画素のうち少なくとも一部の画素による１回以上の露光が実行される第１の期間において画素信号の読み出しが完了した後に、１回以上の露光が実行される第２の期間において画素信号の読み出しが開始されるように露光を制御し、
   前記処理部は、前記第１の期間における画素信号の読み出しと前記第２の期間における画素信号の読み出しとの間である第３の期間に、前記所定の試験を実行し、
   前記処理装置は、前記所定の試験の結果に基づいて、前記車両を制御する機能を制限する、
   撮像システム。
2. 前記処理部は、前記所定の試験の結果に基づいて、前記撮像装置の故障状態を検出し、
   前記処理装置は、前記撮像装置の故障状態を検出した場合に、前記車両を制御する機能を制限する、請求項１に記載の撮像システム。
3. 前記車両を制御する機能が制限された場合、前記車両を制御する機能が制限された旨を乗員に通知する、請求項１に記載の撮像システム。
4. 前記第１の期間及び前記第２の期間は、所定のフレームレートに応じた単位フレーム期
   間である、請求項１に記載の撮像システム。
5. 前記第３の期間は、前記単位フレーム期間における垂直ブランキング期間に応じて設定される、請求項４に記載の撮像システム。
6. 前記単位フレーム期間において前記複数の画素により複数回の露光が実行され、
   前記複数回の露光間における露光時間の合計が、前記単位フレーム期間よりも短い、請求項４に記載の撮像システム。
7. 前記垂直ブランキング期間は、複数回の露光間における露光比に応じて決定される、請求項５に記載の撮像システム。
8. 前記処理部は、前記第３の期間のうち、前記第１の期間における画素信号の読み出しと前記第２の期間における画素信号のシャッターとの間に、前記所定の試験を実行する、請求項１に記載の撮像システム。
9. 前記制御部は、行列状に２次元配列された前記複数の画素それぞれによる露光の開始タ
   イミングを行ごとに制御し、
   前記処理部は、前記行ごとに、前記第３の期間に、前記試験を実行する、
   請求項８に記載の撮像システム。
10. 前記第３の期間は、垂直ブランキング期間である、請求項１に記載の撮像システム。
11. 前記処理部は、前記試験として、前記一部の画素を対象とした試験を実行する、請求項
    １に記載の撮像システム。
12. 前記複数の画素それぞれに対して駆動信号を供給する駆動回路を備え、
    前記処理部は、前記試験として、前記駆動回路を対象とした試験を実行する、請求項１
    に記載の撮像システム。
13. 前記画素から読み出されたアナログの前記画素信号をデジタル信号に変換するＡＤ変換
    部を備え、
    前記処理部は、前記試験として、前記ＡＤ変換部を対象とした試験を実行する、請求項
    １に記載の撮像システム。
14. 前記処理部は、前記試験として、前記一部の画素に接続された配線を対象とした試験を
    実行する、請求項１に記載の撮像システム。
15. 前記試験の結果に応じた情報が所定の出力先に出力されるように制御する出力制御部を
    備える、請求項１に記載の撮像システム。
16. 前記試験の結果に応じて、少なくとも一部の前記画素から出力される前記画素信号を補
    正する補正処理部を備える、請求項１に記載の撮像システム。
17. 前記複数の画素は、第１の基板に配置され、
    前記制御部および前記処理部は、前記第１の基板と積層される第２の基板に配置される、請求項１に記載の撮像システム。
18. 前記第１の基板に配置され、前記複数の画素に接続される画素制御線と、
    前記第２の基板に配置され、前記複数の画素それぞれに対して駆動信号を供給する駆動回路を備え、
    前記画素制御線の一端は、第１の接続電極を介して前記駆動回路に接続され、
    前記画素制御線の他端は、第２の接続電極を介して前記処理部に接続され、
    前記駆動回路は、前記第１の接続電極を介して前記画素制御線に前記駆動信号を供給し、
    前記処理部は、前記第１の接続電極、前記画素制御線、および前記第２の接続電極を介して供給される前記駆動信号に基づいて前記試験を実行する、請求項１７に記載の撮像システム。
19. 前記所定の試験の結果に応じた情報を出力する出力部を備える、請求項１に記載の撮像システム。
20. 前記所定の試験の結果に応じて、前記複数の画素からの前記画素信号の読み出し結果に基づく画像を補正する補正処理部を備える、請求項１に記載の撮像システム。
21. 複数の画素と、
    前記複数の画素それぞれによる露光を制御する制御部と、
    所定の試験を実行する処理部と、を備え、
    前記制御部は、前記複数の画素のうち少なくとも一部の画素による１回以上の露光が実行される第１の期間において画素信号の読み出しが完了した後に、１回以上の露光が実行される第２の期間において画素信号の読み出しが開始されるように露光を制御し、
    前記処理部は、前記第１の期間における画素信号の読み出しと前記第２の期間における画素信号の読み出しとの間である第３の期間に、前記所定の試験を実行する、
    撮像装置。
22. 前記第１の期間及び前記第２の期間は、所定のフレームレートに応じた単位フレーム期
    間である、請求項２１に記載の撮像装置。
23. 前記第３の期間は、前記単位フレーム期間における垂直ブランキング期間に応じて設定
    される、請求項２２に記載の撮像装置。
24. 前記単位フレーム期間において前記複数の画素により複数回の露光が実行され、
    前記複数回の露光間における露光時間の合計が、前記単位フレーム期間よりも短い、
    請求項２３に記載の撮像装置。
25. 前記垂直ブランキング期間は、前記複数回の露光間における露光比に応じて決定される、請求項２４に記載の撮像装置。
26. 前記処理部は、前記第３の期間のうち、前記第１の期間における画素信号の読み出しと前記第２の期間における画素信号のシャッターとの間に、前記所定の試験を実行する、請求項２１に記載の撮像装置。
27. 前記制御部は、行列状に２次元配列された前記複数の画素による露光の開始タイミングを行ごとに制御し、
    前記処理部は、前記行ごとに、前記第３の期間に、前記試験を実行する、
    請求項２１に記載の撮像装置。
28. 前記第３の期間は、垂直ブランキング期間である、請求項２１に記載の撮像装置。
29. 前記処理部は、前記試験として、前記一部の画素を対象とした試験を実行する、請求項２１に記載の撮像装置。
30. 前記複数の画素それぞれに対して駆動信号を供給する駆動回路を備え、
    前記処理部は、前記試験として、前記駆動回路を対象とした試験を実行する、請求項２１に記載の撮像装置。
31. 前記画素から読み出されたアナログの前記画素信号をデジタル信号に変換するＡＤ変換部を備え、
    前記処理部は、前記試験として、前記ＡＤ変換部を対象とした試験を実行する、請求項
    ２１に記載の撮像装置。
32. 前記処理部は、前記試験として、前記一部の画素に接続された配線を対象とした試験を実行する、請求項２１に記載の撮像装置。
33. 前記試験の結果に応じた情報が所定の出力先に出力されるように制御する出力制御部を備える、請求項２１に記載の撮像装置。
34. 前記試験の結果に応じて、少なくとも一部の前記画素から出力される前記画素信号を補正する補正処理部を備える、請求項２１に記載の撮像装置。
35. 複数の画素と、
    前記複数の画素それぞれによる露光を制御する制御部と、
    前記複数の画素のうち少なくとも一部の画素による１回以上の露光が実行される第１の期間のうちの最後の露光結果
    に基づく画素信号の読み出しの完了後から、前記第１の期間よりも後の前記１回以上の露光が実行される第２の期間における最初の露光が開始されるまでの第３の期間に、所定の試験を実行する処理部と、
    を備える撮像装置。

Images