JP2017519318A - フレーム内ブランキング - Google Patents

Abstract

フレーム内ブランキングを実行するためのシステム、装置、及び方法。フレームの第１の部分をディスプレイに対して駆動した後に、第１のフレーム内ブランキングインターバルが生成される。この第１のフレーム内ブランキングインターバルに続いて、フレームの第２の部分をディスプレイに対して駆動し、第２のフレーム内ブランキングインターバルがそれに続き、フレームの第３の部分等がそれに続く。任意の数のフレーム内ブランキングインターバルを所与のフレームに導入してもよい。インセルタッチ型ディスプレイに対しては、各フレーム内ブランキングインターバル中に、タッチ検知を行ってスクリーン上のタッチイベントを検出する。タッチセンサがディスプレイ共通電圧層から電気的に分離されているディスプレイの場合、特別なセンススキャンステップをフレーム内ブランキングインターバル中に行う。フレームの終了時のみではなくフレーム中にタッチ検知又は特別なセンススキャンステップを実行することによって、タッチ検知の性能が向上する。

Description

（技術分野）
本明細書で説明する実施形態は、ディスプレイを駆動することに関し、より詳細には、ディスプレイを駆動するときにフレーム内ブランキングを実行することに関する。

（従来技術）
モバイル機器例えばスマートフォン及びタブレットが、様々なエンドユーザアプリケーションの増加に伴って用いられている。モバイル機器は小型のハンドヘルド型コンピューティングデバイスであり、通常は、タッチ入力を伴うディスプレイスクリーンを有している。ハンドヘルド型コンピューティングデバイスは、オペレーティングシステムを有しており、種々のタイプのアプリケーションソフトウェア（すなわち、アプリ）を実行することができる。モバイル機器は、従来のコンピュータの機能性のいくつかを、従来のコンピュータを持ち運ぶことが非現実的であろう環境で用いることが必要な人々にとって有用である。ほとんどのモバイル機器では、ユーザがモバイル機器に接続して制御できるようにするためのタッチスクリーンインターフェースを用いている。タッチスクリーンインターフェースの反応性及び使いやすさがユーザエクスペリエンスの大きな割合を占めている。

「インセルタッチ型ディスプレイ」又は他の類似のタッチスクリーンディスプレイの場合、タッチセンサはディスプレイ共通電圧層と一体化されているか又はこれに密に結合されており、画素を能動的に駆動すると、ディスプレイ上でタッチ検知を実行する能力に干渉する可能性がある。したがって、これらのタイプのディスプレイの場合、タッチ検知は典型的に、フレーム間の垂直ブランキング期間に行われる。しかし、この結果、タッチ検知の周波数がフレームリフレッシュレートに制限される。非インセルタッチ型ディスプレイ又は他の類似タイプのタッチスクリーンディスプレイの場合、ディスプレイ共通電圧層から電気的に分離されたディスプレイ一体型タッチセンサによって、ディスプレイリフレッシュの進行中にタッチスキャンを実行できる場合がある。これらのタイプのディスプレイの場合であっても、アクティブディスプレイリフレッシュによって、性能を低下させ得るノイズ干渉が生じる可能性があるため、ある特別なセンススキャンステップをディスプレイブランキング中に行う場合がある。これらのスキャンステップの例としては、スタイラススキャン、相互キャパシタンススキャン、及び自己キャパシタンススキャンが挙げられる。

場合によっては、タッチスクリーンデバイス上で実行されるアプリケーションは、ディスプレイフレームリフレッシュレートと比較して高いタッチ検知周波数を必要とする場合がある、又は、そこから利益を得る場合がある。例えば、ユーザが本人の署名をタブレットにスタイラスを用いて加える場合がある。このような場合、タッチ検知周波数が高くなれば、署名をキャプチャする精度を上げることができるであろう。

次のことに注意されたい。すなわち、用語「タッチ検知」は、種々のタイプのセンス入力のいずれかを検出及びキャプチャすることを包含することが意図されている。したがって、本明細書で用いる場合、用語「タッチ検知」はタッチスクリーンディスプレイとの種々のタイプのユーザ対話のいずれかを検出すること（例えば、位置、力、及びディスプレイに対するユーザ入力又は対話のタイプを検出すること）を指してもよく、対話は、１本以上の指、スタイラス、又は他の機器のタッチ、並びにスクリーンとの他のタイプの対話及び／又はこれらの対話と関連付けられる他の測定値（例えば、力、傾き）という形を取ってもよい。また次のことにも注意されたい。すなわち、用語「タッチ検知ディスプレイ」は、ディスプレイとして、これらの種々のタイプのユーザ対話のいずれかを検出し、これらの対話に基づいて種々のタイプの測定値のいずれかをキャプチャする能力を有するものを指す。

フレーム内ブランキングを実行するためのシステム、装置、及び方法が開示されている。

各種実施形態において、デバイスには、ディスプレイ、ディスプレイパイプライン、及びディスプレイと一体化されたタッチセンサが含まれている。ソースフレーム画素をディスプレイパイプラインによって処理して、宛先フレームとしてディスプレイ上に示してもよい。いくつかのタイプのディスプレイ（例えば、インセルタッチディスプレイ）の場合、ディスプレイパイプラインがディスプレイに対して出力画素を能動的に駆動している間、タッチセンサは、スクリーン上でのタッチイベントを検出するタッチ検知が実行できない場合がある。したがって、タッチセンサを、ディスプレイパイプラインがディスプレイを能動的に駆動していないときにタッチ検知を実行するように構成してもよい。しかし、こうすると、タッチ検知を行うことができる頻度が制限される場合があり、タッチ検知の性能が抑えられる場合がある。他のタイプのディスプレイの場合、タッチセンサがディスプレイ共通電圧層から電気的に分離されているときには、タッチスキャンをディスプレイリフレッシュの進行中に行ってもよい。これらのタイプのディスプレイの場合、ある特別なセンススキャンステップ（例えば、スタイラススキャン、相互キャパシタンススキャン、自己キャパシタンススキャン）をディスプレイブランキング中に行ってもよい。

フレームリフレッシュレートを増加させることなくタッチ検知の周波数を増加させるために、タッチ検知をディスプレイフレーム当たり１回より多く行ってもよい。このような粒度の細かいタッチ検知は、スクリーン上でペン、スタイラス、力の検出、又は他のタッチ機器を用いることを検出したときに行ってもよい。例えば、ユーザが本人の名前を署名フィールドに署名することを想定して、アプリケーションが署名フィールドを生成することがある。このような実施形態では、システムを、アプリケーションの実行の検出に応じて、フレーム内ブランキングを実行することによってタッチ検知の周波数を増加させるように構成してもよい。他の実施形態では、他のイベントが、ディスプレイパイプラインにフレーム内ブランキングを実行させることによって、タッチ検知の周波数の増加をトリガーしてもよい。しかし他の実施形態では、フレーム内ブランキングは、継続的に行ってもよく、必要に応じてタッチサブシステムによる利用のために使用可能であってもよい。

フレーム内ブランキングを実行するために、ディスプレイパイプラインは、ディスプレイに対して駆動されているフレームの垂直アクティブ期間（「アクティブ期間」）に割り込んで、フレームの第１の部分が表示された後にフレーム内ブランキングインターバルを導入してもよい。次に、このフレーム内ブランキングインターバルが満了した後に、フレームの次の部分をディスプレイに対して駆動してもよく、その後に別のフレーム内ブランキングインターバルを導入してもよい。任意の数のフレーム内ブランキングインターバルを所与のフレーム内に導入してもよく、フレーム内ブランキングインターバルの数が大きいほど、実行できるタッチ検知の周波数が高くなる。

これら及び他の機能並びに利点は、本明細書に提示されたアプローチの以下の詳細説明を考慮することで、当業者には明白となるであろう。

方法及びメカニズムの上記の利点及び更なる利点は、添付図面と併せて以下の説明を参照することでより理解され得る。

メモリ及び１つ以上のディスプレイデバイスに結合されたシステムオンチップ（ＳＯＣ）の一実施形態を例示するブロック図である。 ディスプレイパイプラインの一実施形態を例示するブロック図である。 フレーム内ブランキングを実施するための制御ロジックの一実施形態を例示するブロック図である。 所与のフレーム内でフレーム内ブランキングインターバルを実施する一実施形態を例示するブロック図である。 フレーム内ブランキングを行ったときに用いるフレーム構成要素の一実施形態を例示するブロック図である。 フレーム内ブランキングを実行するタイミング図の一実施形態を例示する図である。 フレーム内ブランキングを実行するための方法の一実施形態を例示する一般化されたフロー図である。 タッチ検知ディスプレイのタッチ検知周波数をいつ増加させるかを決定するための方法の一実施形態を例示する一般化されたフロー図である。 システムの一実施形態のブロック図である。 フレーム内ブランキングを用いるフレームリフレッシュレートの調整を例示する図である。

以下の説明では、本明細書に提示された方法及びメカニズムの完全な理解を提供するために、数多くの具体的な詳細が記載される。しかし、様々な実施形態が、これら具体的な詳細なく実施され得ることを当業者は認識するはずである。いくつかのインスタンスでは、本明細書に説明するアプローチが不明瞭となることを回避するため、既知の構造、構成要素、信号、コンピュータプログラム命令、及び技術は詳細に示されていない。例示の簡素化及び明瞭さのため、図に示す各要素は必ずしも縮尺通りに描かれていないことが理解されよう。例えば、いくつかの要素の寸法は、他の要素に対して誇張され得る。

本明細書は、「一実施形態」に対する参照を含む。異なる文脈において、表現「一実施形態では」が用いられている場合は、必ずしも同じ実施形態を参照しない。特定の特徴、構造、又は特性を、本開示に一致する任意の好適な仕方で組み合わせてもよい。更に、本出願全体を通じて使用されるとき、「〜してもよい（may）」という語は、義務的な意味（すなわち、〜なければならない（must）を意味する）ではなく、許容的な意味で使用される（すなわち、〜する可能性を有していることを意味する）。同様に、用語「含む（include）」、「含んでいる（including）」、及び「含む（includes）」は、含んでいるがこれに限定されないことを意味する。

用語。以下の段落は、（付随する特許請求の範囲を含む）本開示内に見られる用語の定義及び／又は文脈を提供する。

「備える、含む（Comprising）」。この用語はオープンエンドである。特許請求の範囲で用いられているこの用語は、追加の構造又は手順を除外しない。「ディスプレイパイプラインを備える装置．．．」と説明する請求項について考える。このような請求項は、装置が追加の構成要素（例えば、プロセッサ、メモリコントローラ）を備えることを排除するものではない。

「構成される」。様々なユニット、回路、又はその他の構成要素は、タスク又はタスク群を実行する「ように構成される」と記載又は請求される場合がある。このような文脈において、「構成される」は、ユニット／回路／構成要素が、動作中に１つ又は複数のタスクを実行する構造体（例えば、回路）を含むことを示すことによって構造体を暗示するときに使用される。こうして、ユニット／回路／構成要素を、たとえ特定されたユニット／回路／構成要素が現時点で動作していない（例えばオンでない）ときでも、タスクを実行するように構成されていると言うことができる。「構成される」という言葉とともに用いられるユニット／回路／構成要素には、ハードウェア、例えば、動作を実施することが実行可能なプログラム命令を記憶する回路、メモリなどが含まれる。ユニット／回路／構成要素が１つ以上のタスクを実行するように「構成される」と説明した場合、そのユニット／回路／構成要素に対して米国特許法第１１２条、段落（ｆ）が適用されないことが明示的に意図されている。更に、「構成される」は、ソフトウェア及び／又はファームウェア（例えば、ＦＰＧＡ又はソフトウェアを実行する汎用プロセッサ）によって操作され、問題のタスクを実行可能な方法で動作する一般的な構造体（例えば、一般的な回路）を含む。また、「構成される」は、１つ以上のタスクを実施又は実行するのに適した装置（例えば、集積回路）を組み立てるように製造工程（例えば、半導体組み立て設備）を構成することも含み得る。

「基づく」。本明細書で使用されるとき、この用語は、判定に影響を及ぼす１つ以上の要因を述べるために使用される。この用語は、判定に影響を及ぼし得る追加の要因を排除しない。即ち、判定はこれらの要因だけに基づくか、又は、少なくとも部分的にこれらの要因に基づき得る。語句「Ｂに基づいてＡを決定する」について考える。ＢはＡの決定に影響する要因であってもよいが、このような語句は、Ｃにも基づいてＡを決定することを排除するものではない。他の場合ではＢのみに基づいてＡを決定してもよい。

図１に示すように、システムオンチップ（ＳＯＣ）１１０の一実施形態のブロック図が示され、メモリ１１２及びディスプレイデバイス１２０に結合されている。ディスプレイデバイスは、本明細書ではより簡単にディスプレイと言う場合がある。名前により示されるように、ＳＯＣ１１０の構成要素は、集積回路「チップ」として単一の半導体基板の上に集積化することができる。いくつかの実施形態では、構成要素は、システムの２以上の個別のチップ上に、実装されてもよい。しかし、本明細書では、ＳＯＣ１１０を例として用いる。例示した実施形態では、ＳＯＣ１１０の構成要素には、中央処理装置（ＣＰＵ）複合体１１４、ディスプレイパイプ１１６、周辺装置構成要素１１８Ａ〜１１８Ｂ（より簡単に「周辺装置」）、メモリコントローラ１２２、及び通信ファブリック１２７が含まれる。構成要素１１４、１１６、１１８Ａ〜１１８Ｂ、及び１２２はすべて、通信ファブリック１２７に結合されていてもよい。メモリコントローラ１２２は、使用中に、メモリ１１２に結合されていてもよい。同様に、ディスプレイパイプ１１６は、使用中に、ディスプレイ１２０に結合されていてもよい。例示した実施形態では、ＣＰＵ複合体１１４には、１つ以上のプロセッサ１２８及びレベル２（Ｌ２）キャッシュ１３０が含まれる。

ディスプレイパイプ１１６には、ディスプレイ１２０上に表示するための１つ以上の静止画像及び／又は１つ以上のビデオシーケンスを処理するためのハードウェアが含まれていてもよい。概して、各ソース静止画像又はビデオシーケンスに対して、ディスプレイパイプ１１６を、リードメモリ動作を生成して、フレーム／ビデオシーケンスを表すデータをメモリ１１２からメモリコントローラ１２２を介して読むように構成してもよい。

ディスプレイパイプ１１６を、任意のタイプの処理を画像データ（静止画像、ビデオシーケンスなど）に対して実行するように構成してもよい。一実施形態では、ディスプレイパイプ１１６を、静止画像をスケール変更するように、またビデオシーケンスのフレーム上でディザリングし、スケール変更し、及び／又は色空間変換を実行するように構成してもよい。ディスプレイパイプ１１６を、静止画像フレームとビデオシーケンスフレームとをブレンドして表示用の出力フレームを生成するように構成してもよい。またディスプレイパイプ１１６は、より一般的には、ディスプレイパイプライン、ディスプレイ制御ユニット、又はディスプレイコントローラと言ってもよい。ディスプレイ制御ユニットは概して、表示用のフレームを１つ以上のソース例えば静止画像及び／又はビデオシーケンスから用意するように構成された任意のハードウェアであってもよい。

より詳細には、ディスプレイパイプ１１６を、メモリ１１２に記憶された１つ以上のソースバッファ１２６Ａ〜１２６Ｂからソースフレームを取得し、ソースバッファからフレームを合成し、結果として得られるフレームをディスプレイ１２０上で表示するように構成してもよい。ソースバッファ１２６Ａ及び１２６Ｂは、メモリ１１２に記憶してもよい任意の数のソースバッファを代表している。したがって、ディスプレイパイプ１１６を、複数のソースバッファ１２６Ａ〜１２６Ｂを読み、画像データを合成して出力フレームを生成するように構成してもよい。

ディスプレイ１２０は、任意の種類の視覚ディスプレイデバイスであってもよい。ディスプレイは、例えば、モバイル機器例えばスマートフォン、タブレット用のタッチスクリーンスタイルディスプレイなどであってもよい。ディスプレイ１２０は、液晶ディスプレイ（ＬＣＤ）、発光ダイオード（ＬＥＤ）、プラズマ、陰極線管（ＣＲＴ）などであってもよい。ディスプレイ１２０は、ＳＯＣ１１０を含むシステム（例えば、スマートフォン又はタブレット）に一体化されていてもよく、及び／又は別々に収容されるデバイス例えばコンピュータモニタ、テレビ、又は他のデバイスであってもよい。

いくつかの実施形態では、ディスプレイ１２０をＳＯＣ１１０に直接接続してもよく、ディスプレイパイプ１１６によって制御してもよい。すなわち、ディスプレイパイプ１１６には、ディスプレイに種々の制御／データ信号（例えば、タイミング信号例えば１つ以上のクロック及び／又は垂直ブランキング期間及び水平ブランキングインターバル制御）を与え得るハードウェア（「バックエンド」）が含まれていてもよい。クロックには、画素が送信されていることを示す画素クロックが含まれていてもよい。データ信号には、カラー信号例えば赤色、緑色、及び青色などが含まれていてもよい。ディスプレイパイプ１１６は、ディスプレイ１２０をリアルタイムで制御して、フレームによって示される画像をディスプレイが表示しているときに表示すべき画素を示すデータを与えてもよい。このようなディスプレイ１２０に対するインターフェースは、例えば、ＶＧＡ、ＨＤＭＩ（登録商標）、デジタルビデオインターフェース（ＤＶＩ）、液晶ディスプレイ（ＬＣＤ）インターフェース、プラズマインターフェース、陰極線管（ＣＲＴ）インターフェース、任意の独自のディスプレイインターフェースなどであってもよい。

ディスプレイ１２０には、タッチセンサ回路１４０とディスプレイ駆動回路１４５とが含まれていてもよい。タッチセンサ回路１４０には、ディスプレイ１２０上のタッチイベントを検知し、検出したタッチイベントに関する情報をＳＯＣ１１０に伝えるための回路及びロジックが含まれていてもよい。タッチセンサ回路１４０は、ディスプレイ１２０のスクリーン上に重ねられたタッチセンサのタッチ検知領域内でのタッチ又は物体の接近の存在及び位置を検出するように構成してもよい。タッチセンサ回路１４０は、センサ構成要素及び検知技術の任意の組み合わせを用いて、タッチ検知ディスプレイ１２０上のタッチイベントを検出してもよい。ディスプレイ駆動回路１４５には、画素をディスプレイ１２０上に駆動するための回路及びロジックが含まれていてもよい。一実施形態では、タッチセンサ回路１４０とディスプレイ駆動回路１４５とを一体化して単一のパネル又は層にしてもよい。別の実施形態では、タッチセンサ回路１４０とディスプレイ駆動回路１４５とを個別の層で互いに積層してもよい。

いくつかの実施形態では、インセルタッチ型ディスプレイ又は他の類似のタッチスクリーンディスプレイを用いるときに、タッチセンサ回路１４０がタッチイベントの検出を試みているのと同時にディスプレイ駆動回路１４５がディスプレイ１２０に対する画素を駆動している場合に、タッチセンサ回路１４０は干渉及び動作不良に対して敏感であり得る。したがって、これらの実施形態では、タッチセンサ回路１４０がタッチ検知を実行し得るのは、ディスプレイ駆動回路１４５がディスプレイ１２０に対する画素を駆動していないときだけである。したがって、タッチ検知は典型的にはフレーム間の垂直ブランキング期間に行う。しかし、あるアプリケーションが、１回／フレームよりも多いタッチ検知周波数から利益を得る場合がある。タッチ検知周波数を増加させるために、ディスプレイ駆動回路１４５がディスプレイ１２０に対する画素を能動的に駆動しているときにフレーム内ブランキングを行って垂直アクティブ期間（本明細書において「アクティブ期間」と言う）に割り込み、ディスプレイ１２０に対する同じフレームの書き込み部分中にフレーム内ブランキングインターバルを挿入してもよい。他の実施形態では、タッチセンサ回路１４０がディスプレイ駆動回路１４５から電気的に分離されている場合には、タッチスキャンをディスプレイリフレッシュの進行中に行ってもよい。これらの実施形態においても、アクティブディスプレイリフレッシュによって、性能を低下させるノイズ干渉が生じる可能性があるため、ある特別なセンススキャンステップ（例えば、スタイラススキャン、相互キャパシタンススキャン、自己キャパシタンススキャン）をフレーム内ブランキングインターバル中に行ってもよい。

したがって、フレームをディスプレイ１２０上で第１のフレームレートで表示してもよい。フレーム内ブランキングを実施する結果、タッチ検知をディスプレイ１２０上で第２のレート（第１のフレームレートよりも高い周波数である）で行い得る。言い換えれば、タッチセンサ１４０の連続的なアクティブタッチ検知間隔の間の時間を１フレーム期間未満にしてもよい。例えば、一実施形態では、フレームをディスプレイ１２０上で６０フレーム／秒のフレームレートで表示してもよい。タッチ検知を２４０回／秒行える場合がある。これはフレームレートよりも４倍速い。タッチ検知をフレームレートよりも４倍速く行うことを、フレーム当たり３つのフレーム内ブランキングインターバルを導入して、タッチ検知を各フレーム内で３つの個別の間隔で、更に各フレームの終わりに行うことによって実現してもよい。例えば、スタイラススキャンをレート２４０ヘルツ（Ｈｚ）以上で行ってもよく、タッチセンサ回路１４０がディスプレイ駆動回路１４５から電気的に分離されている場合であっても、スタイラススキャンをフレーム内ブランキングインターバル中に行ってもよい。他の実施形態では、他のフレームレート、他の数のフレーム内ブランキングインターバルを用いてもよく、タッチ検知周波数がフレームレートの倍数となるようにタッチ検知及びフレームレート周波数間の他の比率を有してもよい。

ＣＰＵ複合体１１４は、ＳＯＣ１１０のＣＰＵの役割を果たす１つ以上のＣＰＵプロセッサ１２８を含むことができる。システムのＣＰＵには、オペレーティングシステムなどのシステムの主制御ソフトウェアを実行するプロセッサ（１つ又は複数）が含まれる。概して、使用時にＣＰＵによって実行されるソフトウェアは、システムの所望の機能性を実現するためにシステムの他の構成要素を制御してもよい。ＣＰＵプロセッサ１２８は他のソフトウェア、例えばアプリケーションプログラムを実行してもよい。アプリケーションプログラムは、ユーザ機能を提供することができ、より下位のデバイス制御に関して、オベレーティングシステムに依存してもよい。したがって、ＣＰＵプロセッサ１２８をアプリケーションプロセッサと言ってもよい。ＣＰＵ複合体には更に、他のハードウェア例えばＬ２キャッシュ１３０及び／又はシステムの他の構成要素に対するインターフェース（例えば、通信ファブリック１２７に対するインターフェース）が含まれていてもよい。

周辺装置１１８Ａ〜１１８Ｂは、ＳＯＣ１１０に含まれる任意の組の追加のハードウェア機能性であってもよい。例えば、周辺装置１１８Ａ〜１１８Ｂには、ビデオ周辺装置（例えばビデオエンコーダ／デコーダ）、画像センサデータ用の画像信号プロセッサ（例えばカメラ、スケーラ、ローテータ、ブレンダ、グラフィック処理ユニット）などが含まれていてもよい。周辺装置１１８Ａ〜１１８Ｂには、音声周辺装置（例えばマイクロフォン、スピーカ、マイクロフォン及びスピーカに対するインターフェース、オーディオプロセッサ、デジタル信号プロセッサ、ミキサなど）が含まれていてもよい。周辺装置１１８Ａ〜１１８Ｂには、ＳＯＣ１１０の外部の種々のインターフェース（例えばユニバーサルシリアルバス（ＵＳＢ）、ＰＣＩエクスプレス（ＰＣＩｅ）を含むペリフェラルコンポーネントインターコネクト（ＰＣＩ）、シリアル及びパラレルポートなど）に対するインターフェースコントローラなどが含まれていてもよい。周辺装置１１８Ａ〜１１８Ｂには、ネットワーキング周辺装置（例えばメディアアクセスコントローラー（ＭＡＣ））が含まれていてもよい。ハードウェアの任意の集合が含まれてもよい。

メモリコントローラ１２２は、ＳＯＣ１１０の他の構成要素からのメモリ動作を受信して、メモリ動作を完了するためにメモリ１１２にアクセスする回路を、通常、含むことができる。メモリコントローラ１２２は、任意の形式のメモリ１１２にアクセスするように構成することができる。例えば、メモリ１１２は、スタティックランダムアクセスメモリ（ＳＲＡＭ）、ダイナミックＲＡＭ（ＤＲＡＭ）例えば同期ＤＲＡＭ（ＳＤＲＡＭ）（ダブルデータレート（ＤＤＲ、ＤＤＲ２、ＤＤＲ３など）ＤＲＡＭを含む）であってもよい。ＤＤＲ ＤＲＡＭの低電力／モバイルバージョンをサポートすることができる（例えば、ＬＰＤＤＲ、ｍＤＤＲ、その他）。メモリコントローラ１２２には、メモリ動作、動作に対するデータなどをバッファリングするための種々のキュー、及び、それら動作を順番に並べ、メモリ１１２に対して規定されたインターフェースに従ってメモリ１１２にアクセスする回路が含まれていてもよい。

通信ファブリック１２７は、ＳＯＣ１１０の構成要素間で通信するための任意の通信相互接続及びプロトコルとすることができる。通信ファブリック１２７は、共有バス構成、クロスバー構成、及び、ブリッジを有する階層化されたバス、を含むバスベースとすることができる。通信ファブリック１２７は、またパケットベースとすることもでき、ブリッジを有する階層構造、クロスバー、ポイントツーポイント、又は他の相互接続とすることもできる。

次のことに注意されたい。すなわち、ＳＯＣ１１０の構成要素の数（及び図１に示す構成要素に対する下位構成要素の数（例えばＣＰＵ複合体１１４内の））は実施形態毎に変わってもよい。それぞれの下位構成要素が図１に示す数より多く存在してもよく、少なくてもよい。また次のことにも注意されたい。すなわち、ＳＯＣ１１０には図１に示さない他の多くの構成要素が含まれていてもよい。各種実施形態において、ＳＯＣ１１０を集積回路（ＩＣ）、特定用途向け集積回路（ＡＳＩＣ）、又は装置と言ってもよい。

次に図２を参照して、ディスプレイパイプライン２１０の一実施形態の一般化されたブロック図を示す。ディスプレイパイプライン２１０を相互接続インターフェース２５０とディスプレイ（図示せず）とに結合してもよい。一実施形態では、ディスプレイパイプライン２１０から、レンダリングされたグラフィカル情報がディスプレイに送られてもよい。相互接続インターフェース２５０には、ディスプレイパイプライン２１０と最上位レベルのファブリックとの間で信号及びパケットを配信するためのマルチプレクサ及び制御ロジックが含まれていてもよい。相互接続インターフェース２５０は、図１の通信ファブリック１２７に対応していてもよい。

ディスプレイパイプライン２１０には、割り込みインターフェースコントローラ２１２が含まれていてもよい。割り込みインターフェースコントローラ２１２には、多数のソース又は外部デバイスを展開して、内部画素処理パイプライン２１４に対して示すべき割り込みを生成するロジックが含まれていてもよい。コントローラ２１２は、エンコード方式と、割り込みベクトルアドレスを記憶するためのレジスタと、割り込みをチェックし、イネーブルにし、確認応答するための制御ロジックとを提供してもよい。割り込みの数及び選択されるプロトコルは構成変更可能であってもよい。

ディスプレイパイプライン２１０には、１つ以上の内部画素処理パイプライン２１４が含まれていてもよい。内部画素処理パイプライン２１４には、ユーザインタフェース（ＵＩ）層を処理及び表示するための１つ以上のＡＲＧＢ（アルファ、赤色、緑色、青色）パイプラインが含まれていてもよい。内部画素処理パイプライン２１４にはまた、ビデオコンテンツ例えばＹＵＶコンテンツを処理及び表示するための１つ以上のパイプラインが含まれていてもよい。いくつかの実施形態では、内部画素処理パイプライン２１４には、グラフィカル情報を、この情報を出力として後処理ロジック２２０へ送る前にブレンドするためのブレンディング回路が含まれていてもよい。

ディスプレイパイプライン２１０には後処理ロジック２２０が含まれていてもよい。後処理ロジック２２０を、色管理、環境適応画素（ambient-adaptive pixel：ＡＡＰ）変更、動的バックライト制御（ＤＰＢ）、パネルガンマ補正、及びディザリングに対して用いてもよい。後処理ロジック２２０にはまた、フレームの垂直アクティブ期間が表示されている間にフレーム内ブランキングを実行するように構成されたロジックが含まれていてもよい。ディスプレイインターフェース２３０は、内部パネルディスプレイと通信するためのプロトコルを取り扱ってもよい。例えば、モバイル業界プロセッサインターフェース（ＭＩＰＩ）ディスプレイシリアルインターフェイス（ＤＳＩ）仕様を用いてもよい。代替的に、４レーン埋め込みディスプレイポート（Embedded Display Port：ｅＤＰ）仕様を用いてもよい。後処理ロジック２２０及びディスプレイインターフェース２３０はディスプレイバックエンドと呼ばれることがある。

後処理ロジック２２０は、表示されている各フレーム内に１つ以上のフレーム内ブランキングインターバルを挿入することによって垂直アクティブ期間に割り込むように構成してもよい。ディスプレイパイプライン２１０には、フレーム内ブランキングインターバルを所与のフレーム内にいつ挿入するか及びフレーム内ブランキングインターバルの持続時間を決定する制御ロジックが含まれていてもよい。一実施形態では、フレームの中間のブランキングをサポートするためにラインカウンタを実装してもよい。ブランキングの開始位置及び持続時間の両方ともプログラム可能であってもよい。開始位置に達したときに、ディスプレイパイプライン２１０の画素処理ブロックに対する水平同期及びデータイネーブル信号を、ブランキングの持続時間の間、マスキングしてもよい。しかし、ディスプレイインターフェース２３０に対して駆動されている水平同期及びデータイネーブル信号を依然として生成してもよく、ダミー画素をディスプレイインターフェース２３０に送ってもよい。各種実施形態において、生成されるダミー画素はプログラム可能であってもよい。

ディスプレイパイプラインの画素処理ブロック２１０は、フレーム内ブランキング中にストール（stall）されてもよい。ディスプレイインターフェース２３０は、ダミー画素をそれらが正規の画素であった場合と同じ方法で受信してもよい。このようにして、フレーム内ブランキングは、ディスプレイインターフェース２３０に対して透明であってもよい。ディスプレイインターフェース２３０内のロジックに中間フレームブランキング期間のプログラミングを知らせて、ダミー画素を廃棄又は無視してもよい。

一実施形態では、フレーム内ブランキングを、一組のパラメータ（例えば、中間ポーチ位置、中間ポーチ幅）をプログラミングして垂直アクティブ期間中に発効させることによって、イネーブルにしてもよい。パラメータの中間ポーチ幅及び中間ポーチ位置をラインカウントの単位で表現してもよい。複数のフレーム内ブランキングインターバルを、単一フレーム中に発効するようにプログラムしてもよい。一実施形態では、最大で「Ｎ」組のプログラム可能なフレーム内ブランキングインターバル値を保持することができるバッファを実装してもよい。「Ｎ」は、実施形態により変化する正の整数である。以後の組の開始位置は、ラインカウンタが単調増加するにつれて、単調増加していてもよい。

一実施形態では、ラインカウントは、垂直アクティブ領域の始まりで値「０」から開始してもよく、垂直アクティブ領域の終了までライン毎に「１」ずつ増加してもよい。垂直アクティブ期間は、ラインの数の形で表現されてもよく、中間ポーチ幅の総数を含む値にプログラムされてもよい。一実施形態では、中間ポーチ位置は次の式に従って狭義単調増加してもよい。中間ポーチ位置［ｎ＋１］＞中間ポーチ位置［ｎ］＋中間ポーチ幅［ｎ］＞０。

図３に示すように、フレーム内ブランキングを実施するための制御ロジックの一実施形態のブロック図を示す。ディスプレイパイプライン（例えば、ディスプレイパイプライン２１０）の制御ロジックにはタイミングユニット３１０が含まれていてもよい。タイミングユニット３１０は、画素データを画素処理パイプライン（図示せず）から受信して垂直及び水平タイミング信号を生成するように構成されてもよい。一実施形態では、タイミングユニット３１０を、画素処理パイプラインの出力において先入れ先出しバッファ（ＦＩＦＯ）（図示せず）から画素を取得するように構成してもよい。画素処理パイプラインを、画素をＦＩＦＯ内に可変レートでプッシュするように構成してもよい。一実施形態では、タイミングユニット３１０を、水平タイミング信号によって決定された固定レートで画素をＦＩＦＯから出させるように構成してもよい。

またタイミングユニット３１０を、ディスプレイパイプラインのデータパイプ段階を制御するための水平同期信号を生成するように構成してもよい。ＦＩＦＯから取り出された水平同期信号及び画素を後処理段階３３５にＡＮＤゲート３３０を介して結合してもよい。後処理段階３３５には、色管理、環境適応画素（ＡＡＰ）変更、動的バックライト制御（ＤＰＢ）、パネルガンマ補正、ディザリング、及び他の段階のうちの１つ以上が含まれていてもよい。

制御ロジックにはまた、表示中のフレームに挿入すべき任意の数のフレーム内ブランキングインターバルのためのフレーム内（又は中間ポーチ）の位置及び幅の値を記憶する表３５０が含まれていてもよい。表３５０は、ホスト装置のプロセッサ（例えば、図１のプロセッサ１２８）上で実行される制御ソフトウェアを介してプログラム可能であってもよい。表３５０には、中間ポーチの位置及び幅の値を記憶するための任意の数のエントリが含まれていてもよく、各エントリには、フレーム内ブランキングインターバルをフレームの垂直アクティブ期間に挿入するためにエントリ内の値を用いるべきか否かを示す有効ビットが含まれていてもよい。表３５０は、中間ポーチの位置及び幅の値を記憶するために用いてもよい任意のタイプのロジック又は構造（例えば、バッファする、レジスタ）を代表している。

各フレームの始まりにおいて、第１のエントリが有効であるならば、制御ロジックは、中間ポーチの位置及び幅の値（すなわち、中間ポーチ位置［０］及び中間ポーチ幅［０］）を表３５０の第１のエントリからロードしてもよい。制御ロジックは、中間ポーチ位置を用いて、第１のフレーム内ブランキングインターバルを挿入すべき位置を決定してもよく、制御ロジックは、中間ポーチ幅を用いて、どのくらいの時間、フレーム内ブランキングインターバルが続くべきかを決定してもよい。第１のフレーム内ブランキングインターバルが満了した後に、制御ロジックは次のエントリが有効か否かを判定してもよく、そうである場合には、制御ロジックはこのエントリの中間ポーチ位置値（すなわち、中間ポーチ位置［１］）を用いて、次のフレーム内ブランキングインターバルをいつ挿入するのかを決定してもよい。制御ロジックは、表３５０内のそれぞれの追加の有効エントリに対して新しいフレーム内ブランキングインターバルを挿入し続けてもよい。制御ロジックが、表３５０内の次のエントリが無効であると検出したときには、追加のフレーム内ブランキングインターバルを現在フレームに対して挿入することはしない。

タイミングユニット３１０には、現在フレームに対して表示されたラインの数を追跡するように構成されたラインカウンタ３１２が含まれていてもよい（又はこれに結合されていてもよい）。フレーム内ブランキングインターバルを現在フレームの垂直アクティブ期間にいつ挿入するかを決定するために、ラインカウンタ３１２からのラインカウント出力を比較器３１５に伝えてもよい。比較器３１５は、現在のラインカウント値を現在の中間ポーチ位置値と比較してもよい。比較器３１５は、現在のラインカウントが中間ポーチ位置に等しいときにトリガー（中間ポーチ開始）を生成してもよく、中間ポーチ開始信号を制御ユニット３２０に結合してもよい。

制御ユニット３２０を、トリガー「中間ポーチ開始」がフレーム内ブランキングインターバルの開始を示すときにダミー画素及び同期信号を生成するように構成してもよい。ダミー画素は任意の好適な値（例えば、すべてゼロ）を呈してもよく、ダミー画素は、ディスプレイに対して駆動されずに、ディスプレイインターフェース（図示せず）によってドロップされてもよい。また制御ユニット３２０は、タイミングユニット３１０によって生成された水平タイミング及び同期信号を受信してもよい。更に、後処理段階３３５によって生成されたタイミング信号を制御ユニット３２０に結合してもよい。また制御ユニット３２０は現在の中間ポーチ幅値を表３５０から受信してもよい。制御ユニット３２０にはまた、比較器３２５に結合される信号「中間ポーチカウント」を生成するように構成されてもよい中間ポーチカウンタ３４５が含まれていてもよい（又はこれに結合されていてもよい）。フレーム内ブランキングインターバルを開始したときに、中間ポーチカウンタ３４５を現在の中間ポーチ幅値に設定してもよい。次に、フレーム内ブランキングインターバル中に生成されたダミー画素の各ライン毎に、中間ポーチカウンタ３４５をデクリメントさせてもよい。制御ユニット３２０によって生成されたダミー画素と水平タイミング及び同期信号とを、ＯＲゲート３４０を通してディスプレイインターフェースに伝えてもよい。更に、信号「中間ポーチイネーブル」をディスプレイインターフェースに伝えることで、ディスプレイインターフェースが、ダミー画素をディスプレイに送るのではなくて、フレーム内ブランキングインターバル中にダミー画素をドロップできるようにしてもよい。

一実施形態では、比較器３２５は「中間ポーチカウント」を０と比較してもよい。「中間ポーチカウント」が０よりも大きいとき、比較器３２５は、信号「中間ポーチイネーブル」をＡＮＤゲート３３０に対してｈｉｇｈにして、後処理段階３３５でデータ処理ブロックをストール（又はクロックゲーティング）してもよい。「中間ポーチカウント」が０に等しい（フレーム内ブランキングインターバルの終了を示す）ときには、比較器３２５が信号「中間ポーチイネーブル」をＡＮＤゲート３３０に対してｌｏｗにしてもよく、その結果、後処理段階３３５におけるデータ処理ブロックがオンに戻る。また信号「中間ポーチイネーブル」を他のロジック及び段階（例えば、画素処理パイプライン）に結合して、フレーム内ブランキングインターバル中に、他のロジック及び段階をストールするか、クロックゲーティングするか、又はパワーゲーティングしてもよい。

後処理段階３３５を通るレイテンシは、どの段階が起動されたかに依存して変わってもよい。しかし、レイテンシは所与のアプリケーションシナリオに対して一定であってもよい。一実施形態では、制御ユニット３２０のレイテンシをデータパイプ段階３３５のレイテンシと一致するように構成してもよい。制御ユニット３２０が非アクティブであるとき（フレーム内ブランキングが行われていないとき）、カウンタ（図示せず）によって後処理段階３３５の入力と後処理段階３３５の出力との間のレイテンシを測定してもよい。「中間ポーチ開始」がフレーム内ブランキングインターバルの開始時にトリガーされたときに、測定されたレイテンシをレジスタ（図示せず）にキャプチャしてもよい。制御ユニット３２０は次に、この測定されたレイテンシを用いて、後処理段階３３５のレイテンシに一致する出力信号を生成してもよい。

次のことに注意されたい。すなわち、図３は単に、フレーム内ブランキングインターバルを生成するためにディスプレイパイプライン内で用いてもよいロジックの配置の一例にすぎない。他の実施形態は、他の制御ロジックを含んでいてもよく、他の好適な仕方で配置してもよい。

次に図４を参照して、所与のフレーム４１０内でフレーム内ブランキングインターバルを実施する一実施形態のブロック図を示す。フレーム４０５は、フレーム内ブランキングインターバルを用いずにディスプレイに書き込まれ得る画像又はビデオフレームの例である。フレーム４１０に例示するのは、フレーム４０５に示すものと同じソース画像であるが、今回はフレーム４１０内に導入される２つのフレーム内ブランキングインターバルを用いている。

フレーム内ブランキングインターバルが、フレームの垂直アクティブ期間４１０内の中間ポーチ位置［０］及び中間ポーチ位置［１］によって示す位置に挿入されている。次のことに注意されたい。すなわち、２つのフレーム内ブランキングインターバルをフレーム４１０内で用いることは単に説明を目的として示しているだけである。他の実施形態では、他の数のフレーム内ブランキングインターバルを用いてもよい。

一実施形態では、フレーム内ブランキングインターバルを伴わずにフレームを表示するときに用いるフレーム期間は、フレーム内ブランキングインターバルを伴ってフレームを表示するときに用いるフレーム期間と同じであってもよい。例えば、図４に示すように、フレーム４０５に対する垂直ブランキング期間と垂直アクティブ期間との合計は、フレーム４１０に対する垂直ブランキング期間と垂直アクティブ期間との合計に等しくてもよい。したがって、２つのフレーム内ブランキングインターバルをフレームの垂直アクティブ期間４１０に加えたので、フレーム４１０の垂直ブランキング期間をこれら２つのフレーム内ブランキングインターバルの幅の合計だけ短くしてもよい。フレーム４０５の場合、単一の垂直ブランキング期間と単一の垂直アクティブ期間との合計はＶｔｏｔａｌ（すなわち、１つのフレーム時間）に等しい。同様に、フレーム４１０の場合、垂直ブランキング期間、フレームの３つの部分のディスプレイ駆動の３つの期間、及び２つのフレーム内ブランキングインターバルの幅の合計も、Ｖｔｏｔａｌに等しい。

概して言えば、フレーム４０５の単一の垂直ブランキング期間と単一の垂直アクティブ期間とが、より小さい部片に分解されて、フレーム４１０のフレーム時間全体に渡って分配される。したがって、フレーム４１０の垂直ブランキング期間とフレーム内ブランキングインターバルとの合計は、フレーム４０５の単一の垂直ブランキング期間に等しい。このように、フレームレート全体は概ね変化がなくてもよい。一実施形態では、垂直アクティブ信号はフレーム内ブランキングインターバル中、アサートされたままである。ディスプレイバックエンド内では、これは水平ブランキングを延ばすことによって行ってもよい。次のことに注意されたい。すなわち、時間期間に関連して前述で用いた用語「等しい」は必ずしも、おそらく差が全く認識できない程度と同一であることを意味することを意図していない。むしろ、特定の技術に付随する差が可能であり意図されている。例えば、２つの時間期間が等しいと言うことは、信号ノイズ、ジッター、クロックスキュー、又は他のものに起因するわずかな変動があり得ることを想定している。しかし、このような差は、大部分、設計制約内であり、デバイスの意図された動作を中断するほど十分ではない。

一実施形態では、ディスプレイ一体型タッチセンサがディスプレイ共通電圧層から分離されていないときには、フレーム内ブランキングインターバルをフレーム４１０内に挿入して、対応するタッチ検知ディスプレイ上で行うことができるタッチ検知の周波数を増加させてもよい。各フレーム内ブランキングインターバル中に、タッチ検知をディスプレイ上で行ってもよい。更に、タッチ検知を、ディスプレイが能動的に駆動されていない各フレームの開始の前の垂直ブランキング期間中に行ってもよい。他の実施形態では、ディスプレイ一体型タッチセンサがディスプレイ共通電圧層から電気的に分離されているときには、タッチスキャンをアクティブディスプレイリフレッシュ中に行ってもよく、特別なスキャンステップを垂直及びフレーム内ブランキング中に行ってもよい。これらの特別なスキャンステップには、スタイラススキャン、相互キャパシタンススキャン、及び自己キャパシタンススキャンが含まれていてもよい。各種実施形態において、フレーム内ブランキングをイベントの検出に応じてトリガーしてもよい。例えば、イベントを検出することは、アプリケーションとして、タッチセンス周波数の増加、圧力の検出、タッチの検出、力の検出、あるタッチ位置から別の位置への移動の検出、所与の時間期間内でのタッチの繰り返しの検出、又は任意の他の状態若しくは信号の検出を要求する（か、そうでなければ必要としてもよい）アプリケーションに応じて行ってもよい。各種実施形態において、フレーム内ブランキングを初期設定によってイネーブルにしてもよい。多くのこのような実施形態が可能であり意図されている。

図４に示すように、フレーム４０５及び４１０は同じディスプレイ幅であり、このディスプレイ幅は、フレーム４１０に対して示す水平アクティブ（すなわちＨａｃｔｉｖｅ）期間に対応している。フレーム４１０に対して図示するように、各ラインに対するＨａｃｔｉｖｅ期間の前に、水平ブランキング（又はＨｂｌａｎｋ）期間が存在する。同様に、フレーム４１０に対する垂直アクティブ（すなわちＶａｃｔｉｖｅ）期間の前（すなわち、以前のフレームに対する垂直アクティブ期間の後）に、垂直ブランキング（又はＶｂｌａｎｋ）期間が存在する。水平ブランキング期間は、水平ラインの最後の画素がディスプレイ上に描かれたときから次の水平ラインの第１の画素がディスプレイ上に描かれるときまでの期間である。垂直ブランキング期間は、フレームの最後の画素がディスプレイ上に描かれたときから次のフレームの第１の画素がディスプレイ上に描かれるときまでの期間である。垂直アクティブ期間は、所与のフレームの第１の画素がディスプレイ上に描かれたときから所与のフレームの最後の画素がディスプレイ上に描かれるときまでの期間である。垂直アクティブ期間を、ディスプレイを駆動するために割り当てられた時間と言ってもよい。垂直アクティブ期間と垂直ブランキング期間とをライン単位で測定してもよく、一方で、水平アクティブ期間と水平ブランキング期間とを画素単位で測定してもよい。

フレーム内ブランキングインターバルを所与のフレームに対して用いるとき、垂直アクティブ期間は、フレームのディスプレイ高さ＋１つ以上の中間ポーチ幅の両方を含んでよい。したがって、垂直アクティブ期間は、ディスプレイ高さ＋フレーム中に導入されたフレーム内ブランキングインターバルに対応する中間ポーチ幅の合計に等しくてもよい。フレーム４１０の場合、垂直アクティブ期間は、ディスプレイ高さ＋中間ポーチ幅［０］＋中間ポーチ幅［１］に等しい。

一実施形態では、垂直タイミングを、アクティブ及びブランキング期間の合計が所与のリフレッシュレートに対する一定の期間（例えば、１／（６０ヘルツ））になるように選択してもよい。一実施形態では、フレーム内ブランキングインターバルのための時間を、垂直ブランキング期間のために本来は利用可能な時間から取り去ってもよい。したがって、各フレームに対して導入されるフレーム内ブランキングインターバルを考慮して垂直ブランキング期間を短くしてもよい。次のことに注意されたい。すなわち、いくつかの実施形態では、フレームパラメータのタイミング及び持続時間を、垂直ブランキング期間とフレーム内ブランキングインターバルとが同じ持続時間となって規則的な時間間隔で配置されるように選択してもよい。また次のことにも注意されたい。すなわち、垂直ブランキング期間には、垂直前部ポーチ、垂直同期パルス、及び垂直後部ポーチが含まれていてもよい。同様に、水平ブランキング期間には、水平前部ポーチ、水平同期パルス、及び水平後部ポーチが含まれていてもよい。

図５に示すように、フレーム内ブランキングインターバルを実施するときのフレーム構成要素の一実施形態のブロック図を示す。単一フレームの垂直構成要素を図５の最上部に示す。この構成要素には、垂直ブランキング期間５０５、フレームの第１の部分からの行５１０、第１のフレーム内ブランキングインターバル５１５、フレームの第２の部分からの行５２０、第２のフレーム内ブランキングインターバル５２５、フレームの第３の部分からの行５３０が含まれている。次のことに注意されたい。すなわち、これら２つのフレーム内ブランキングインターバル５１５及び５２５は、所与のフレームの表示内に挿入してもよい任意の数のフレーム内ブランキングインターバルを代表している。

各フレームは垂直ブランキング期間５０５から始まってもよい。垂直ブランキング期間５０５中に、タッチ検知を、対応するタッチスクリーンディスプレイ上で行ってもよい。またタッチ検知をフレーム内ブランキングインターバル５１５及び５２５の両方の期間中に行ってもよい。フレームレートを一実施形態において６０ヘルツ（Ｈｚ）で実行していた場合、２つのフレーム内ブランキングインターバル５１５及び５２５を導入することによって、タッチ検知を１８０Ｈｚで行ってタッチ検知の周波数を劇的に増加させることができ、その結果、タッチ検知の性能が向上する。

フレーム行５１０の一行を図５の最下部に拡大して示して、行の水平構成要素を例示する。拡大された行は水平ブランキング期間５３５から始まり、表示される画素列５４０がそれに続く。この水平タイミングを、フレームの各行に対して、フレーム内ブランキングインターバルが導入されるまで又はフレームの最下部に達するまで繰り返してもよい。

一実施形態では、垂直ブランキング期間５０５とフレーム内ブランキングインターバル５１５及び５２５とを、それらが同じ持続時間となるように選択してもよい。垂直ブランキング期間５０５とフレーム内ブランキングインターバル５１５及び５２５との位置を、それらが、固定された規則的な時間間隔で配置されるように選択して、タッチ検知を一定の周波数で実行できるようにしてもよい。

次に、図６を参照して、フレーム内ブランキングを実行するタイミング図の一実施形態を示す。ディスプレイに対して画素が駆動されていない第１のフレームの開始と第２のフレームの開始とを、垂直ブランキング期間と言ってもよい。垂直ブランキング期間において費やされていないフレームの時間を、垂直アクティブ期間と言ってもよい。垂直ブランキング期間中に、タッチ検知を図６の最下部に示すように行ってもよい。垂直ブランキング期間の開始時に、デバイスは、タッチ検知を実行する前に短時間が経過するのを待って、電圧が安定するのを可能にし、及び／又はわずかでも残留ノイズがタッチ検知に干渉することを防止してもよい。

図６に示すように、第１のフレームの画素は３つの個別の間隔で駆動され、それぞれの間隔において第１のフレームの一部がディスプレイに書き込まれる。フレームの第１の部分をディスプレイに対して駆動した後で、第１のフレーム内ブランキングインターバルを挿入してもよい。このインターバル中に、ディスプレイパイプラインが、ディスプレイに対する画素の駆動をストール及び停止してもよい。この第１のフレーム内ブランキングインターバル中に、ディスプレイパイプラインの一部をクロックゲーティングしてもよく、一方で、ダミー画素が実際の画素の代わりに生成される。

第１のフレーム内ブランキングインターバルの後で、ディスプレイパイプラインを起動して、フレームの第２の部分をディスプレイに対して駆動してもよい。第１のフレームの第２の部分をディスプレイに対して駆動した後に、ディスプレイパイプラインは、第２のフレーム内ブランキングインターバル中にディスプレイの駆動を停止して、ディスプレイパイプラインの一部をクロックゲーティングしてもよく、一方で、ダミー画素が生成される。第２のフレーム内ブランキングインターバルの後に、ディスプレイパイプラインは、第１のフレームの第３の部分をディスプレイに対して駆動してもよい。

第１のフレームに対して用いたディスプレイ駆動及びフレーム内ブランキングインターバルの同じタイミングを第２のフレームに対して継続してもよい。このフレームタイミングのパターンが、中間ポーチの位置及び幅の値がソフトウェアを介して変わるまで無期限に続いてもよい。図６に示すフレームタイミングの例は単に、フレーム内ブランキングを実行するときに用いてもよいフレームタイミングの一例である。当然のことながら、他の実施形態では、他の数のフレーム内ブランキングインターバルを用いてもよく、及び／又は代替的なタイミングパラメータを有してもよい。

「インセルタッチ型ディスプレイ」の場合、タッチ検知はディスプレイが能動的に駆動されていないときにのみ行ってもよい。こうして、タッチ検知を垂直ブランキング期間中に行ってもよい。これを「インセルタッチ型ディスプレイ」と標示した波形として示す。垂直ブランキング期間の開始時に、デバイスは、タッチ検知を実行する前に短時間が経過するのを待って、電圧が安定するのを可能にし、及び／又はわずかでも残留ノイズがタッチ検知に干渉することを防止してもよい。また「インセルタッチ型ディスプレイ」の場合に、タッチ検知を第１及び第２のフレーム内ブランキングインターバル中に行ってもよい。

非インセルタッチ型ディスプレイの場合、ディスプレイ一体型タッチセンサはディスプレイ共通電圧層から電気的に分離されており、ディスプレイが能動的に駆動されているか否かにかかわらず、タッチスキャンをフレーム中の任意の時点で行ってもよい。これを、図６の最下部に「非インセルタッチ型ディスプレイ」と標示した波形で示す。しかし、ある特別なセンススキャンステップを垂直ブランキング期間とフレーム内ブランキングインターバルとの期間中に行ってもよい。これらのスキャンステップの例としては、スタイラススキャン、相互キャパシタンススキャン、及び自己キャパシタンススキャンが挙げられる。これらの非インセルタッチ型のディスプレイの場合、異なるタイプのスキャンを、ディスプレイが動作しているモードに依存して行ってもよい。例えば、タッチスキャンを、デバイスがタッチモードにある間に１本以上の指によって行われるタッチイベントを検出するために行ってもよい。代替的に、スタイラススキャンを、スタイラスモードの間にスタイラスによって送信されるデータを受信するために行ってもよい。

図７に示すように、フレーム内ブランキングを実行するための方法７００の一実施形態を示す。説明のために、この実施形態での各ステップは、順番に示されている。以下に説明する方法の様々な実施形態では、説明された１つ又はそれ以上の要素は、同時に示されたものとは異なる順序で行われることができ、又は、全体が省略され得ることに注意するべきである。所望に応じて他の追加の要素が実行されてもよい。本明細書で説明する種々のデバイス及びディスプレイパイプラインのいずれかを、方法７００を実施するように構成してもよい。

表示用にフレームの処理を開始するときに、ディスプレイパイプラインがラインカウンタを初期化してもよい（ブロック７０５）。ラインカウンタは、現在フレームに対して生成された画素のラインの数を追跡してもよい。次に、ディスプレイパイプラインが現在フレームを表示することを始めてもよい（ブロック７１０）。現在フレームの画素が表示されている間、ラインカウンタを、ディスプレイに対して駆動される画素の各ライン毎にインクリメントさせてもよい（ブロック７１５）。

次に、ディスプレイパイプラインが、ラインカウンタが現在の中間ポーチ位置に等しいか否かを判定してもよい（条件ブロック７２０）。現在の中間ポーチ位置は、フレーム内ブランキングインターバル値を伴う表の現在のエントリに記憶された中間ポーチ値を指す。ラインカウンタが中間ポーチ位置に等しくない場合（条件ブロック７２０で「ｎｏ」肢）、方法７００はブロック７１５に戻ってもよい。ラインカウンタが中間ポーチ位置に等しい場合（条件ブロック７２０で「ｙｅｓ」肢）、ディスプレイパイプラインはディスプレイの駆動を停止してフレーム内ブランキングインターバルを開始してもよい（ブロック７２５）。フレーム内ブランキングインターバル中に、タッチ検知をタッチスクリーンディスプレイ上で行ってもよい（ブロック７３０）。また、フレーム内ブランキングインターバルの開始時に、中間ポーチカウンタを中間ポーチ幅に設定してもよい（ブロック７３５）。フレーム内ブランキングインターバル中に生成されるダミー画素の各ライン毎に、中間ポーチカウンタをデクリメントさせてもよい（ブロック７４０）。

次に、ディスプレイパイプラインが、中間ポーチカウンタがゼロに等しいか否かを判定してもよい（条件ブロック７４５）。中間ポーチカウンタがゼロに等しくない場合（条件ブロック７４５で「ｎｏ」肢）、方法７００はブロック７４０に戻ってもよい。中間ポーチカウンタがゼロに等しい場合（条件ブロック７４５で「ｙｅｓ」肢）、ディスプレイパイプラインは、フレーム内ブランキングインターバルを終了させて、ディスプレイパイプラインが停止させた行においてディスプレイに対して実際の画素を駆動することに戻ってもよい（ブロック７５０）。次に、ディスプレイパイプラインが、フレームに対する別のフレーム内ブランキングインターバルがあるか否かを判定してもよい（条件ブロック７５５）。いくつかの実施形態では、フレーム当たり単一のフレーム内ブランキングインターバルだけがあってもよい。他の実施形態では、フレーム当たり複数のフレーム内ブランキングインターバルがあってもよい。一実施形態では、ディスプレイパイプラインの制御ロジックは、フレームに対して別のフレーム内ブランキングインターバルが存在するか否かの判定を、各フレーム内ブランキングインターバルに対するフレーム内ブランキングの位置及び幅を記憶する表を読むことによって行ってもよい。

現在フレームに対して他のフレーム内ブランキングインターバルが存在しない場合（条件ブロック７５５で「ｎｏ」肢）、ディスプレイパイプラインは、フレームの終了に達するまで実際の画素を表示し続けてもよい（ブロック７６０）。ブロック７６０の後、方法７００はブロック７０５に戻って次のフレームを表示してもよい。現在フレームに対して別のフレーム内ブランキングインターバルが存在する場合（条件ブロック７５５で「ｙｅｓ」肢）、次のフレーム内ブランキングインターバルに対する中間ポーチ位置及び幅を表からロードしてもよい（ブロック７６５）。次に、ブロック７６５の後で、方法７００はブロック７１５に戻ってもよい。

次に図８を参照して、タッチ検知ディスプレイのタッチ検知周波数をいつ増加させるかを決定するための方法８００の一実施形態を示す。説明のために、この実施形態での各ステップは、順番に示されている。以下に説明する方法の様々な実施形態では、説明された１つ又はそれ以上の要素は、同時に示されたものとは異なる順序にて行われることができ、又は、全体が省略され得ることに注意するべきである。所望に応じて他の追加の要素が実行されてもよい。本明細書で説明する種々のデバイス及びディスプレイパイプラインのいずれかを、方法８００を実施するように構成してもよい。

デバイスには、タッチスクリーンディスプレイとディスプレイパイプラインとが含まれていてもよい。一実施形態では、デバイスをデフォルトモードで実行してもよい。デフォルトモードでは、タッチ検知を各フレームの開始時（垂直ブランキング期間中）にのみ行う（ブロック８０５）。次に、デバイスは、現時点でデバイス上で実行されているアプリケーションが、タッチ検知周波数の増加から利益を得るであろうか否かを判定してもよい（条件ブロック８１０）。例えば、デバイス上で実行されているアプリケーションが、ユーザがスタイラス又は他の類似デバイスを用いてタッチスクリーンディスプレイ上で署名を入力するのを待っている場合がある。このアプリケーションの場合、タッチ検知周波数が高くなれば、ユーザの署名をキャプチャする精度を上げることができるであろう。また他のアプリケーションがタッチ検知周波数の増加から利益を得ることが、ユーザがディスプレイ上で描いているか、力を検出しているか、タッチ位置間の移動を検出しているか、又はスタイラス若しくは指の迅速な移動を必要とするタスクを実行している場合に生じる場合がある。

アプリケーションがタッチ検知周波数の増加から利益を得ないであろう場合（条件ブロック８１０で「ｎｏ」肢）、方法８００はブロック８０５に戻ってもよい。アプリケーションがタッチ検知周波数の増加から利益を得るであろう場合（条件ブロック８１０で「ｙｅｓ」肢）、ディスプレイパイプラインは第２の動作モードに入って、フレーム内ブランキングをディスプレイに対して実施してもよい（ブロック８１５）。各フレームに対して導入されるフレーム内ブランキングインターバルの数は、アプリケーションのタイプ及びタッチ検知周波数をどのくらい増加させるべきかに依存して変化してもよい。各フレーム内ブランキングインターバル中に、タッチ検知を行ってディスプレイ上のタッチイベントを検出してもよい（ブロック８２０）。ブロック８２０の後に、方法８００はブロック８１０に戻って、アプリケーションが依然としてより高いレートのタッチ検知を必要としているか否かを判定してもよい。

次に図９を参照して、フレーム内ブランキングを用いてフレームリフレッシュレートを調整する例を示す。図１０の破線は、１／６０秒に等しい時間を表すことを意味している。図１０の最上部のフレームのフレームタイミングはこの期間に正確に収まり、このフレームのフレームリフレッシュレートは６０Ｈｚである。このフレームではフレーム内ブランキングを用いていないが、その代わりに垂直ブランキング期間とそれに続いて単一の連続期間のディスプレイ駆動とを有している。ディスプレイ駆動期間の長さに加えた垂直ブランキング期間の長さは１秒の１／６０に等しい。

図１０の中央部に示すフレームタイミングの第２の例は、同じ持続時間の垂直ブランキング期間及び同じ総量のディスプレイ駆動にフレーム内ブランキングインターバルを加えたものが、どのようにフレームリフレッシュレートを６０Ｈｚから５８Ｈｚに変化させ得るかを示している。ディスプレイ駆動はここで２つの部分に分割され、フレーム内ブランキングインターバルがディスプレイ駆動の２つの部分間に挿入されている。この説明の目的上、フレーム内ブランキングインターバルの持続時間を、フレームリフレッシュレートを６０Ｈｚから５８Ｈｚに調整するように選択したということを想定してもよい。フレームリフレッシュレートにこの変化を起こすために必要なフレーム内ブランキングインターバルの持続時間を（１／５８）−（１／６０）秒と計算することができる。

同様に、図１０の中央部に示すフレームタイミングの第３の例は、（６０Ｈｚフレームレートの例と）同じ持続時間の垂直ブランキング期間及び同じ総量のディスプレイ駆動＋付加されたフレーム内ブランキングインターバルが、どのようにフレームリフレッシュレートを６０Ｈｚから５７Ｈｚへと変化させ得るかを示している。このフレーム内ブランキングインターバルの持続時間を（１／５７）−（１／６０）秒と計算することができる。

他の実施形態では、フレーム内ブランキングインターバルの持続時間を、他のフレームリフレッシュレートを形成するように調整してもよい。また２つ以上のフレーム内ブランキングインターバルを用いて、フレームリフレッシュレートを変化させてもよい。複数のフレーム内ブランキングインターバルの合計時間がフレームリフレッシュレートの変化を決める。フレーム内ブランキングを実行することによって、ディスプレイパイプラインは、フレームリフレッシュレートに所望の変化を起こすようにフレーム内ブランキングインターバルの長さを選択してもよい。このようにして、ディスプレイパイプラインは、ディスプレイのフレームリフレッシュレートを、ソース画素コンテンツがレンダリングされている任意のレートに一致するように変えることができる。

次に図１０を参照すると、システム１０００の一実施形態のブロック図が示されている。図示のように、システム１０００は、デスクトップコンピュータ１０１０、ラップトップコンピュータ１０２０、タブレットコンピュータ１０３０、携帯電話１０４０、テレビ１０５０（若しくは、テレビに結合されるよう構成されたセットトップボックス）、又はその他のものの、チップ、回路、構成要素、等を表すことができる。他のデバイスが可能であり意図されている（例えば、ウェラブルデバイス例えば携帯時計、フィットネスバンド、ペンダント、ガラス、耳装着型デバイスなど）。例示した実施形態では、システム１０００には、外部メモリ１００２に結合されたＳｏＣ１１０（図１）の少なくとも１つのインスタンスが含まれている。

ＳｏＣ１１０は１つ以上の周辺装置１００４と外部メモリ１００２とに結合されている。電源１００６も設けられている。電源１００６は、電源電圧をＳｏＣ１１０に供給し並びに１つ以上の電源電圧をメモリ１００２及び／又は周辺装置１００４に供給する。様々な実施形態では、電源１００６は、バッテリ（例えば、スマートフォン、ラップトップ又はタブレットコンピュータの充電式バッテリ）を表すことができる。いくつかの実施形態では、ＳｏＣ１１０の２つ以上のインスタンスが含まれていてもよい（また２つ以上の外部メモリ１００２が含まれていてもよい）。

メモリ１００２は任意のタイプのメモリであってもよく、例えばダイナミックランダムアクセスメモリ（ＤＲＡＭ）、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）、ダブルデータレート（ＤＤＲ、ＤＤＲ２、ＤＤＲ３など）ＳＤＲＡＭ（ＳＤＲＡＭの携帯版例えばｍＤＤＲ３など、及び／又はＳＤＲＡＭの低電力版例えばＬＰＤＤＲ２などを含む）、ＲＡＭＢＵＳ ＤＲＡＭ（ＲＤＲＡＭ）、スタティックＲＡＭ（ＳＲＡＭ）などであってもよい。１つ以上のメモリデバイスを回路基板上に結合して、メモリモジュール例えばシングルインラインメモリーモジュール（ＳＩＭＭ）、デュアルインラインメモリモジュール（ＤＩＭＭ）などを形成してもよい。代替的に、これらのデバイスを、ＳｏＣ１１０とともに、チップオンチップ構成、パッケージオンパッケージ構成、又はマルチチップモジュール構成で実装してもよい。

周辺装置１００４には、システム１０００のタイプに応じて任意の所望の回路が含まれていてもよい。例えば、一実施形態では、周辺装置１００４には、種々のタイプの無線通信（例えばＷｉＦｉ（登録商標）、Ｂｌｕｅｔｏｏｔｈ（商標登録）、携帯電話、全地球測位システム）に対するデバイスなどが含まれていてもよい。周辺装置１００４にはまた、追加の記憶装置、例えば、ＲＡＭ記憶装置、ソリッドステート記憶装置、又はディスク記憶装置が含まれていてもよい。周辺装置１００４には、ユーザインタフェースデバイス例えばディスプレイスクリーン（例えば、タッチディスプレイスクリーン又はマルチタッチディスプレイスクリーン）、キーボード又は他の入力デバイス、マイクロフォン、スピーカなどが含まれていてもよい。

各種実施形態において、ソフトウェアアプリケーションのプログラム命令を用いて、前述した方法及び／又はメカニズムを実施してもよい。プログラム命令は、ハードウェアの挙動を高水準プログラミング言語（例えばＣ）で記述してもよい。代替的に、ハードウェア設計言葉（ＨＤＬ）を用いてもよく、例えばＶｅｒｉｌｏｇである。プログラム命令を非一時的コンピュータ可読記憶媒体上に記憶してもよい。多くのタイプの記憶媒体が利用可能である。記憶媒体は、プログラム命令及び添付データをコンピュータに与えてプログラムを実行するために、使用中にコンピュータによってアクセス可能であってもよい。いくつかの実施形態では、合成ツールがプログラム命令を読んで、合成ライブラリからゲートのリストを含むネットリストを生成する。

上記の実施形態は、実現形態の単なる非限定的な例であることが強調されるべきである。前述の開示内容が十分に理解されれば、多くの変形及び修正が当業者にとって明らかになる。以下の請求項はこのような変形及び修正をすべて受け入れるように解釈すべきであることが意図されている。

Claims (20)

1. タッチ検知ディスプレイと、
   前記ディスプレイに対してフレームを駆動するように構成された回路と、
   を含む装置であって、
   前記ディスプレイに対して所与のフレームの一部を駆動することであって、前記一部は前記所与のフレームの全部未満に相当する、ことと、
   第１のフレーム内ブランキングインターバルを、前記一部を駆動した後でかつ前記所与のフレーム全体を駆動する前に挿入することと、
   前記第１のフレーム内ブランキングインターバル中に前記ディスプレイ上でのタッチ検知をイネーブルにすることと、
   前記所与のフレームの駆動を再開することと、
   を行うように構成されている、装置。
2. 前記ディスプレイに対してフレームを駆動している間、タッチ検知はディセーブルにされ、前記表示回路は、前記ディスプレイに対して駆動される複数のフレームの各フレームに対して複数のフレーム内ブランキングインターバルを挿入するように構成されている、請求項１に記載の装置。
3. 前記ディスプレイに対してフレームデータを駆動している間、タッチスキャンがイネーブルにされ、前記第１のフレーム内ブランキングインターバル中、スタイラススキャンがイネーブルにされる、請求項１に記載の装置。
4. 前記装置は、第１の動作モードの検出に応じて、前記フレーム内ブランキングインターバルを挿入するように構成されている、請求項１に記載の装置。
5. 前記装置は、第２の動作モードの検出に応じて、全体フレーム間の期間中にのみタッチ検知をイネーブルにするように構成されている、請求項４に記載の装置。
6. 所与のフレームレートに対して、前記装置は、
   前記第２のモードで動作している間、第１の持続時間を有する第１の垂直ブランキングインターバルを生成することと、
   前記第１のモードで動作している間、第２の垂直ブランキングインターバル及び１つ以上のフレーム内ブランキングインターバルを生成することと、を行うように構成されており、前記第２の垂直ブランキングインターバル及び前記１つ以上のフレーム内ブランキングインターバルの累積持続時間は、前記第１の持続時間に等しい、請求項５に記載の装置。
7. 前記回路は１つ以上の画素処理パイプラインを含み、前記回路は、
   前記第１のフレーム内ブランキングインターバル中に前記１つ以上の画素処理パイプラインをストールすることと、
   前記第１のフレーム内ブランキングインターバル中にダミー画素を生成することと、
   前記ダミー画素が前記ディスプレイに達する前に、前記ダミー画素を廃棄又は無視することと、を行うように構成されている、請求項１に記載の装置。
8. タッチ検知ディスプレイと、
   前記ディスプレイに対してフレームを駆動するように構成されたロジックと、
   を含むデバイスであって、
   所与のフレームに対するアクティブ期間に第１のフレーム内ブランキングインターバルを挿入することと、
   前記第１のフレーム内ブランキングインターバル中に前記ディスプレイ上でタッチ検知を実行することと、
   を行うように構成されている、デバイス。
9. 前記ロジックは、
   前記第１のフレーム内ブランキングインターバルの前に、前記ディスプレイに対して前記所与のフレームの第１の部分を駆動することと、
   前記第１のフレーム内ブランキングインターバルの後に、前記ディスプレイに対して前記所与のフレームの第２の部分を駆動することと、
   を行うように構成されている、請求項８に記載のデバイス。
10. 前記ロジックは、前記ディスプレイに対して駆動される複数のフレームの各フレームに対する前記アクティブ期間に、複数のフレーム内ブランキングインターバルを挿入するように構成されている、請求項８に記載のデバイス。
11. 前記複数のフレーム内ブランキングインターバルの各フレーム内ブランキングインターバルは位置及び幅によって規定され、前記位置は、前記所与のフレームのどこに前記フレーム内ブランキングインターバルを挿入すべきかを指定し、前記幅は、前記フレーム内ブランキングインターバルの持続時間を指定し、各フレーム内ブランキングインターバルの前記位置及び幅はプログラム可能である、請求項１０に記載のデバイス。
12. 前記ロジックは、タッチ検知の周波数の増加から利益を得るであろうアプリケーションを前記デバイスが実行しているという指示に応じて、前記アクティブ期間に挿入されるフレーム内ブランキングインターバルの数を増加させるように更に構成されている、請求項１０に記載のデバイス。
13. 前記ロジックは前記ディスプレイに対して第１の周波数でフレームを駆動するように構成され、タッチ検知は前記ディスプレイ上で第２の周波数で行われ、前記第２の周波数は前記第１の周波数の倍数である、請求項８に記載のデバイス。
14. 前記ロジックは１つ以上の画素処理パイプラインを含み、前記ロジックは、
    前記第１のフレーム内ブランキングインターバル中に前記１つ以上の画素処理パイプラインをストールすることと、
    前記第１のフレーム内ブランキングインターバル中にダミー画素を生成することと、
    を行うように構成されている、請求項８に記載のデバイス。
15. ディスプレイに対して所与のフレームの一部を駆動することであって、前記一部は前記所与のフレームの全部未満に相当する、ことと、
    第１のフレーム内ブランキングインターバルを、前記一部を駆動した後でかつ前記所与のフレーム全体を駆動する前に挿入することと、
    前記第１のフレーム内ブランキングインターバル中に前記ディスプレイ上でのタッチ検知をイネーブルにすることと、
    前記所与のフレームを再開することと、
    を含む方法。
16. 前記アクティブ期間中に前記ディスプレイ上でのタッチ検知をディセーブルにすることを更に含む、請求項１５に記載の方法。
17. 前記ディスプレイに対して駆動される複数のフレームの各フレームに対して複数のフレーム内ブランキングインターバルを挿入することを更に含む、請求項１５に記載の方法。
18. 第１の動作モードの検出に応じて、前記フレーム内ブランキングインターバルを挿入することを更に含む、請求項１７に記載の方法。
19. 第２の動作モードの検出に応じて、全体フレーム間の期間中にのみタッチ検知をイネーブルにすることを更に含む、請求項１８に記載の方法。
20. 前記第２のモードで動作している間、第１の持続時間を有する第１の垂直ブランキングインターバルを生成することと、
    前記第１のモードで動作している間、第２の垂直ブランキングインターバル及び１つ以上のフレーム内ブランキングインターバルを生成することと、
    を更に含み、前記第２の垂直ブランキングインターバル及び前記１つ以上のフレーム内ブランキングインターバルの累積持続時間は、前記第１の持続時間に等しい、請求項１５に記載の方法。

Images