JP2016103895A - Ｄｃ−ｄｃコンバータ - Google Patents

Abstract

【課題】電源電圧がＤＣ−ＤＣコンバータの所望の出力電圧よりも低い電圧から正常な電圧に上昇したときでも、出力電圧にオーバーシュートが発生しないＤＣ−ＤＣコンバータを提供すること。【解決手段】ＰＷＭコンパレータの１００％ＤＵＴＹ状態を検出する１００％ＤＵＴＹ検出回路と、電源電圧の上昇を検出する電源電圧上昇検出回路と、誤差増幅器の出力電圧を低下させる放電制御回路と、を備え、１００％ＤＵＴＹ状態であって誤差増幅器の出力電圧が所定の電圧をより高いときに電源電圧上昇検出信号が出力されると誤差増幅器の出力電圧を低下させる構成とした。【選択図】図１

Description

本発明は、定電圧を出力するＤＣ−ＤＣコンバータに関し、より詳しくは、出力電圧のオーバーシュートを防止する技術に関する。

図６は、従来のＤＣ−ＤＣコンバータの回路図である。
従来のＤＣ−ＤＣコンバータは、電源端子１０１と、接地端子１０２と、基準電圧ＶＲＥＦを出力する基準電圧回路１１１と、出力端子１０３の出力電圧ＶＯＵＴを分圧する分圧回路１１２と、分圧電圧ＶＦＢと基準電圧ＶＲＥＦを比較した結果の電圧ＶＥＲＲを出力する誤差増幅器１１０と、ランプ波ＶＲＡＭＰを発生するランプ波発生回路１１４と、電圧ＶＥＲＲとランプ波ＶＲＡＭＰを比較して信号ＰＷＭを出力するＰＷＭコンパレータ１１３と、出力バッファ１１５と、出力トランジスタ１１６と、ソフトスタート回路１１９とからなる。

従来のＤＣ−ＤＣコンバータの動作について説明する。
電源端子１０１に電圧ＶＤＤが印加されると、誤差増幅器１１０は分圧電圧ＶＦＢと基準電圧ＶＲＥＦとを比較して、電圧ＶＥＲＲを出力する。ＰＷＭコンパレータ１１３は、電圧ＶＥＲＲとランプ波ＶＲＡＭＰ比較し、出力バッファ１１５に信号ＰＷＭを出力する。出力バッファ１１５は、ソフトスタート回路１１９の出力信号の制御下において、信号ＰＷＭを出力トランジスタ１１６に出力する。ソフトスタート回路１１９は、電源端子１０１に電圧ＶＤＤが印加されると、出力が徐々に上昇する機能を有する。従って、出力バッファ１１５が徐々に出力トランジスタ１１６をオンすることによって、ＤＣ−ＤＣコンバータの出力電圧ＶＯＵＴのオーバーシュートは抑制される。

特開２０１１−５５６９２号公報

しかしながら、従来のＤＣ−ＤＣコンバータは、以下のような課題を有している。
電源電圧ＶＤＤがＤＣ−ＤＣコンバータの出力設定電圧よりも低い場合、誤差増幅器１１０が出力する電圧ＶＥＲＲは電源電圧ＶＤＤに近い値になっていて、ＰＷＭコンパレータ１１３は１００％ＤＵＴＹ状態、即ち出力トランジスタ１１６はスイッチングされずに常にオン状態になっている。この状態から電源電圧ＶＤＤが急激に上昇すると、電圧ＶＥＲＲが定常値に戻るまでの時間に、ＤＣ−ＤＣコンバータの出力電圧ＶＯＵＴがオーバーシュートしてしまう。

本発明は、以上のような課題を解決するために考案されたものであり、ＰＷＭコンパレータ１１３が１００％ＤＵＴＹ状態であっても、出力電圧ＶＯＵＴのオーバーシュートを防止することが出来るＤＣ−ＤＣコンバータを提供するものである。

従来の課題を解決するために、本発明のＤＣ−ＤＣコンバータは以下のような構成とした。
ＰＷＭコンパレータの１００％ＤＵＴＹ状態を検出する１００％ＤＵＴＹ検出回路と、電源電圧の上昇を検出する電源電圧上昇検出回路と、誤差増幅器の出力電圧を低下させる放電制御回路と、を備え、１００％ＤＵＴＹ状態であって誤差増幅器の出力電圧が所定の電圧をより高いときに電源電圧上昇検出信号が出力されると誤差増幅器の出力電圧を低下させるＤＣ−ＤＣコンバータ。

本発明のＤＣ−ＤＣコンバータは、上述のように構成したので、電源電圧がＤＣ−ＤＣコンバータの所望の出力電圧よりも低い電圧から正常な電圧に上昇したときでも、出力電圧にオーバーシュートが発生しないという効果がある。

本実施形態のＤＣ−ＤＣコンバータの回路図である。 １００％ＤＵＴＹ検出回路の一例を示す回路図である。 本発明のＤＣ−ＤＣコンバータの動作を示す図である。 本実施形態のＤＣ−ＤＣコンバータの他の例を示す回路図である。 図４に係るＤＣ−ＤＣコンバータの動作を示す図である。 従来のＤＣ−ＤＣコンバータの回路図である。

図１は、本実施形態のＤＣ−ＤＣコンバータの回路図である。
本実施形態のＤＣ−ＤＣコンバータ１００は、電源端子１０１と、接地端子１０２と、基準電圧ＶＲＥＦを出力する基準電圧回路１１１と、出力端子１０３の出力電圧ＶＯＵＴを分圧する分圧回路１１２と、分圧電圧ＶＦＢと基準電圧ＶＲＥＦを比較した結果の電圧ＶＥＲＲを出力する誤差増幅器１１０と、ランプ波ＶＲＡＭＰを発生するランプ波発生回路１１４と、電圧ＶＥＲＲとランプ波ＶＲＡＭＰを比較して信号ＰＷＭを出力するＰＷＭコンパレータ１１３と、出力バッファ１１５と、出力トランジスタ１１６と、１００％ＤＵＴＹ検出回路１１８と、電源電圧上昇検出回路１２０と、放電制御回路１２１と、位相補償容量Ｃｃと位相補償抵抗Ｒｃを備えた位相補償回路１１７とを備えている。

１００％ＤＵＴＹ検出回路１１８は、入力端子をＰＷＭコンパレータ１１３の出力端子と接続され、出力端子を放電制御回路１２１の入力端子と接続する。
電源電圧上昇検出回路１２０は、電源端子１０１と接地端子１０２の間に直列に接続されたスイッチ１３１と容量１３０を備え、それらの接続点をｎｏｄｅＡとする。

放電制御回路１２１は、ｎｏｄｅＡの電圧で制御されるスイッチ１３５と、ランプ波の波高値より多少高い第二の基準電圧ＶＲＥＦ２を発生する第二の基準電圧回路１３２と、第二の基準電圧ＶＲＥＦ２と電圧ＶＥＲＲを比較するコンパレータ１３３と、コンパレータ１３３の出力と１００％ＤＵＴＹ検出回路１１８の検出信号を入力するＮＡＮＤ１３４と、を備える。

スイッチ１３５は、一端が接地端子１０２と接続され、他端が位相補償回路１１７の容量Ｃｃと抵抗Ｒｃとの接続点と接続されている。ＮＡＮＤ１３４は、放電制御信号を電源電圧上昇検出回路１２０のスイッチ１３１に出力する。

図２は、１００％ＤＵＴＹ検出回路１１８の一例を示す回路図である。
１００％ＤＵＴＹ検出回路１１８は、容量２０１と、定電流回路２０２と、スイッチ２０３とを備え、スイッチ２０３の制御端子が入力端子、定電流回路２０２とスイッチ２０３の接続点が出力端子である。定電流回路２０２は、容量２０１を充電するように接続される。スイッチ２０３は、容量２０１を放電するように接続される。

１００％ＤＵＴＹ検出回路１１８は、定電流回路２０２によって容量２０１が充電され、スイッチ２０３によって容量２０１が放電される。スイッチ２０３は、信号ＰＷＭによって制御される。従って、信号ＰＷＭがＨｉとＬｏを繰り返している通常の動作状態では、容量２０１は放電され、出力端子はＬｏの状態を維持する。そして、信号ＰＷＭが１００％ＤＵＴＹになってＨｉを維持すると、容量２０１は放電されないので、容量２０１の電圧が反転回路の閾値を越えたときに、出力端子はＨｉを出力する。即ち、１００％ＤＵＴＹ検出回路１１８は、１００％ＤＵＴＹ検出状態になる。

次に、本実施形態のＤＣ−ＤＣコンバータの動作を説明する。
図３は、本実施形態のＤＣ−ＤＣコンバータの動作を示す図である。
時刻Ｔ１までは、電源電圧ＶＤＤは、ＤＣ−ＤＣコンバータの所望の出力電圧ＶＯＵＴｔａｒよりも低い電圧になっていて、分圧電圧ＶＦＢは基準電圧ＶＲＥＦよりも低い電圧になっている。誤差増幅器１１０の出力電圧ＶＥＲＲはＨｉであり、ランプ波ＶＲＡＭＰと交差しないので信号ＰＷＭはＨｉ状態を維持する。従って、出力トランジスタ１１６はオン状態なので、出力電圧ＶＯＵＴは電源電圧ＶＤＤである。このとき、１００％ＤＵＴＹ検出回路１１８は、１００％ＤＵＴＹ検出状態であり、出力はＨｉとなる。また、コンパレータ１３３の反転入力である第二の基準電圧ＶＲＥＦ２よりも電圧ＶＥＲＲは高いので、コンパレータ１３３の出力はＨｉである。従って、１００％ＤＵＴＹ検出回路１１８の出力とコンパレータ１３３の出力とを入力とするＮＡＮＤ１３４の出力はＬｏとなり、電源電圧上昇検出回路１２０のスイッチ１３１はオフとなっている。また、ｎｏｄｅＡはスイッチ１３１がオンの時の接地電位を維持している。

時刻Ｔ１から時刻Ｔ２の間では、電源電圧ＶＤＤが徐々に上昇すると、電源電圧上昇検出回路１２０のｎｏｄｅＡは、容量１３０のカップリングにより電源電圧ＶＤＤに追従して上昇する。ｎｏｄｅＡが上昇することで放電制御回路１２１のスイッチ１３５がｎｏｄｅＡに追従するようにオンし、位相補償容量Ｃｃの電荷を放電し、電圧ＶＥＲＲを下降させる。

時刻Ｔ２において、電圧ＶＥＲＲが基準電圧ＶＲＥＦ２よりも低い電圧になると、コンパレータ１３３の出力がＬｏとなる。ＮＡＮＤ１３４の出力がＨｉとなり、電源電圧上昇検出回路１２０のスイッチ１３１をオンさせるので、ｎｏｄｅＡは接地電位になる。従って、放電制御回路１２１は、スイッチ１３５がオフして位相補償容量Ｃｃの放電を停止する。即ち、誤差増幅器１１０は、入力される分圧電圧ＶＦＢに応じた電圧ＶＥＲＲを出力する。

時刻Ｔ３において、電圧ＶＥＲＲがランプ波ＶＲＡＭＰと交差し、ＰＷＭコンパレータ１１３の出力ＶＰＷＭは矩形波になり、ＤＣ−ＤＣコンバータのスイッチング動作が開始される。出力電圧ＶＯＵＴは、電源電圧ＶＤＤの上昇中に電圧ＶＥＲＲが正常値に近い値になっているため、比較的緩やかに所望の出力電圧ＶＯＵＴの値に近づく。従って、電源電圧ＶＤＤが正常値に復帰しても、出力電圧ＶＯＵＴにオーバーシュートは発生しない。

以上説明したように、本実施形態のＤＣ−ＤＣコンバータによれば、電源電圧ＶＤＤがＤＣ−ＤＣコンバータの所望の出力電圧よりも低い電圧から、即ちＰＷＭコンパレータ１１３が１００％ＤＵＴＹ状態になっている状態から、正常な電源電圧に復帰したときでも、出力電圧ＶＯＵＴのオーバーシュートを防止することが出来る。

図４は、本実施形態のＤＣ−ＤＣコンバータの他の例を示す回路図である。
図４のＤＣ−ＤＣコンバータ１００は、電源端子１０１と、接地端子１０２と、基準電圧ＶＲＥＦを出力する基準電圧回路１１１と、出力端子１０３の出力電圧ＶＯＵＴを分圧する分圧回路１１２と、分圧電圧ＶＦＢと基準電圧ＶＲＥＦを比較した結果の電圧ＶＥＲＲを出力する誤差増幅器１１０と、ランプ波ＶＲＡＭＰを発生するランプ波発生回路１１４と、電圧ＶＥＲＲとランプ波ＶＲＡＭＰを比較し信号ＰＷＭを出力するＰＷＭコンパレータ１１３と、出力バッファ１１５と、出力トランジスタ１１６と、１００％ＤＵＴＹ検出回路１１８と、電源電圧上昇検出回路１２０と、放電制御回路１２１ａと、位相補償回路１１７とを備えている。

１００％ＤＵＴＹ検出回路１１８は、入力端子をＰＷＭコンパレータ１１３の出力端子に接続し、反転出力端子を電源電圧上昇検出回路１２０のスイッチ１３１の制御端子に接続される。

放電制御回路１２１ａは、ランプ波の波高値より多少高い第二の基準電圧ＶＲＥＦ２を発生する第二の基準電圧１３２と、第二の基準電圧１３２と電圧ＶＥＲＲを比較するコンパレータ１３３と、非反転入力端子がｎｏｄｅＡと接続され、オフセット電圧Ｖｏｓを有する反転入力端子が接地端子１０２と接続されたコンパレータ１３６と、コンパレータ１３３の出力とコンパレータ１３６の出力とをＡＮＤ演算するＡＮＤ１３７と、ＡＮＤ１３７の出力ｎｏｄｅＢで制御されるスイッチ１３５を備える。

次に、図４のＤＣ−ＤＣコンバータの動作を説明する。
図５は、図４に係るＤＣ−ＤＣコンバータの動作を示す図である。
時刻Ｔ１までは、電源電圧ＶＤＤは、ＤＣ−ＤＣコンバータの所望の出力電圧ＶＯＵＴｔａｒよりも低い電圧になっていて、分圧電圧ＶＦＢは基準電圧ＶＲＥＦよりも低い電圧になっている。誤差増幅器１１０の出力電圧ＶＥＲＲはＨｉであり、ランプ波ＶＲＡＭＰと交差しないので信号ＰＷＭはＨｉ状態を維持する。従って、出力トランジスタ１１６はオン状態なので、出力電圧ＶＯＵＴは電源電圧ＶＤＤである。このとき、１００％ＤＵＴＹ検出回路１１８は、１００％ＤＵＴＹ検出状態であり、反転出力はＬｏとなる。電源電圧上昇検証回路１２０のスイッチ１３１は、１００％ＤＵＴＹ検出回路の出力信号を受けてオフとなる。また、ｎｏｄｅＡはスイッチ１３１がオンの時の電圧接地電位を維持している。即ち、放電制御回路１２１ａのコンパレータ１３６の出力はＬｏとなっている。また、コンパレータ１３３の反転入力である第二の基準電圧ＶＲＥＦ２よりも電圧ＶＥＲＲは高いので、コンパレータ１３３の出力はＨｉである。従って、ＡＮＤ１３７の出力ｎｏｄｅＢはＬｏであり、スイッチ１３５はオフとなっている。

時刻Ｔ１から時刻Ｔ２の間では、電源電圧ＶＤＤが徐々に上昇すると、電源電圧上昇検出回路１２０のｎｏｄｅＡは、容量１３０のカップリングにより電源電圧ＶＤＤに追従して上昇する。ｎｏｄｅＡの電圧が上昇してコンパレータ１３６のオフセット電圧Ｖｏｓより高くなると、コンパレータ１３６の出力はＨｉとなる。また、コンパレータ１３３の出力は、Ｈｉを維持している。即ち、ＡＮＤ１３７の出力ｎｏｄｅＢはＨｉとなる。従って、放電制御回路１２１ａのスイッチ１３５がオンするので、位相補償容量Ｃｃの電荷を放電し、電圧ＶＥＲＲを下降させる。

時刻Ｔ２において、電圧ＶＥＲＲが基準電圧ＶＲＥＦ２よりも低い電圧になると、コンパレータ１３３の出力がＬｏとなる。ＡＮＤ１３７の出力ｎｏｄｅＢはＬｏとなり、位相補償容量Ｃｃの放電を停止する。即ち、誤差増幅器１１０は、入力される分圧電圧ＶＦＢに応じた電圧ＶＥＲＲを出力する。

時刻Ｔ３において、電圧ＶＥＲＲがランプ波ＶＲＡＭＰと交差し、ＰＷＭコンパレータ１１３の出力ＶＰＷＭは矩形波になり、ＤＣ−ＤＣコンバータのスイッチング動作が開始される。出力電圧ＶＯＵＴは、電源電圧ＶＤＤの上昇中に電圧ＶＥＲＲが正常値に近い値になっているため、比較的緩やかに正常な出力電圧ＶＯＵＴの値に近づく。従って、電源電圧ＶＤＤが正常値に復帰しても、出力電圧ＶＯＵＴにオーバーシュートは発生しない。

以上説明したように、本実施形態のＤＣ−ＤＣコンバータによれば、電源電圧ＶＤＤがＤＣ−ＤＣコンバータの所望の出力電圧よりも低い電圧から、即ちＰＷＭコンパレータ１１３が１００％ＤＵＴＹ状態になっている状態から、正常な電圧に復帰したときでも、出力電圧ＶＯＵＴのオーバーシュートを防止することが出来る。

なお、本発明は、電圧モードのＤＣ−ＤＣコンバータの回路を用いて説明したが、電流モードのＤＣ−ＤＣコンバータであっても適用することが出来き、同様の効果が得られる。電流モードの場合は、図３の動作説明の図において、三角波で説明したランプ波ＶＲＡＭＰは、出力トランジスタ１１６の電流を帰還した電圧である。

１１０ 誤差増幅器
１１１、１３２ 基準電圧回路
１１２ 分圧回路
１１３ ＰＷＭコンパレータ
１１４ ランプ波発生回路
１１５ 出力バッファ
１１６ 出力トランジスタ
１１７ 位相補償回路
１１８ １００％ＤＵＴＹ検出回路
１２０ 電源電圧上昇検出回路
１２１、１２１ａ 放電制御回路
１３３、１３６ コンパレータ
２０２ 電流源

Claims (5)

1. 出力トランジスタの出力する電圧を分圧した分圧電圧と基準電圧の差を増幅して電圧ＶＥＲＲを出力する誤差増幅器と、
   ランプ波を発生するランプ波発生回路と、
   前記電圧ＶＥＲＲと前記ランプ波を比較し、信号ＰＷＭを出力するＰＷＭコンパレータと、
   前記信号ＰＷＭが１００％ＤＵＴＹになったことを検出し、１００％ＤＵＴＹ検出信号を出力する１００％ＤＵＴＹ検出回路と、
   前記誤差増幅器の出力端子に設けられた位相補償容量及び位相補償抵抗と、
   電源電圧の上昇を検出する電源電圧上昇検出回路と、
   前記電源電圧上昇検出回路の出力信号をうけて前記位相補償容量の電荷を放電する放電制御回路と、
   を備えたことを特徴とするＤＣ−ＤＣコンバータ。
2. 前記放電制御回路は、
   前記電圧ＶＥＲＲが所定の電圧より高い時に前記１００％ＤＵＴＹ検出信号が入力されると放電制御信号を出力する
   ことを特徴する請求項１に記載のＤＣ−ＤＣコンバータ。
3. 前記電源電圧上昇検出回路は、
   一端が電源端子と接続された容量と、
   一端が前記容量の他端と接続され、他端が接地端子と接続され、前記放電制御信号で制御されるスイッチと、を備え、
   前記スイッチと前記容量の接続点を出力端子とする、
   ことを特徴する請求項２に記載のＤＣ−ＤＣコンバータ。
4. 前記電源電圧上昇検出回路は、
   一端が電源端子と接続された容量と、
   一端が前記容量の他端と接続され、他端が接地端子と接続され、前記１００％ＤＵＴＹ検出信号で制御されるスイッチと、を備え、
   前記スイッチと前記容量の接続点を出力端子とする、
   ことを特徴する請求項１に記載のＤＣ−ＤＣコンバータ。
5. 前記放電制御回路は、
   前記電圧ＶＥＲＲが所定の電圧より高い時に前記電源電圧上昇検出回路から検出信号が入力されると前記位相補償容量の電荷を放電する
   ことを特徴する請求項４に記載のＤＣ−ＤＣコンバータ。

Images