JP2011055692A - スイッチングレギュレータ - Google Patents

Abstract

【課題】
スイッチングレギュレータにおいて入力電圧の変動によるオーバーシュートの発生を防止する。
【解決手段】
入力電圧をパルス電圧に変換するスイッチング素子と、パルス電圧を平滑化させる平滑手段と、出力電圧を検出する検出手段と、検出手段により検出された前記出力電圧によってスイッチング素子を制御する第１の制御手段と、スイッチング素子のスイッチングデューティ比を検出する検出手段と、入力電圧を検出する検出手段と、検出手段により検出されたスイッチングデューティ比と入力電圧によってスイッチング素子を制御する第２の制御手段とを備えるスイッチングレギュレータである。
【選択図】図１

Description

本発明は、出力電圧のオーバーシュートを防止する機能を備えるスイッチングレギュレータに関するものである。

スイッチングレギュレータはスイッチング素子を駆動するスイッチングパルスのデューティ比（以下スイッチングデューティ比）によって任意の出力電圧を得ることができるため、広く採用されているものである。一般にスイッチングレギュレータは、出力電圧を上昇させるときにオーバーシュートが発生する傾向がある。特に電源投入時に出力電圧が急速に上昇すると、オーバーシュートが発生しやすくなる。このためスイッチングレギュレータには一般にソフトスタート回路などが設けられ、出力電圧を徐々に上昇させる方式が採用されている。

また、スイッチング素子に流れる電流の変化や出力側にかかる負荷などが変化することを想定し、過電流保護などの回路が設けられている。特に前記スイッチング素子に流れる電流検知してスイッチングレギュレータが破壊や劣化しないよう保護している。

（従来の実施の形態）
図７は、従来のスイッチングレギュレータの電気的構成を示している。

スイッチングレギュレータ７００は、スイッチング素子７０２、ドライバ７０４、フリップフロップ７０６、ＰＷＭ変調器７０８、誤差増幅器７０９、ソフトスタート回路７１２、基準電圧源７１４、スロープ補償回路７１６及び発振機７１８とからなる。また、スイッチングレギュレータ７００には入力電源７２４とこれに接続するコンデンサ７２２及び抵抗７２０、リアクトル７２６、ダイオード７２８、コンデンサ７３０及び抵抗ＲＢ１，ＲＢ２を備える。

第１の制御装置７１０は、ＰＷＭ変調器７０８、誤差増幅器７０９から構成される。出力電圧検出回路７３４は、抵抗ＲＢ１，ＲＢ２から構成される。平滑回路７３２は、リアクトル７２６及びコンデンサ７３０から構成される。

電源７２４から抵抗７２０を介して入力電圧Ｖｉｎがスイッチングレギュレータ７００に加わると誤差増幅器７０９の反転入力端子に入力されるモニター電圧Ｖｆｂｉは基準電圧Ｖｒｅｆかソフトスタート回路７１２の電圧ＶＳＳのいずれか低い方の電圧と比較され誤差増幅される。起動時においては、図８示のソフトスタート回路７１２のコンデンサＣ２０には電荷が充電されておらず、ソフトスタート回路７１２のソフトスタート電圧ＶＳＳはグランドレベルになる。このため、基準電圧Ｖｒｅｆよりも低いソフトスタート回路７１２のソフトスタート電圧ＶＳＳが誤差増幅器７０９の反転入力側の電圧として差動増幅が行われる。

ソフトスタート回路７１２は、コンデンサＣ２０と定電流源ＣＣとトランジスタＱ２０とから構成される。

入力電圧Ｖｉｎがスイッチングレギュレータ７００に加わり、起動開始後にトランジスタＱ２０にリセットパルスＶＰが入力されると、トランジスタＱ２０はオン状態からオフ状態となり、コンデンサＣ２０に充電された電荷がリセットされる。このため定電流源ＣＣからコンデンサＣ２０に充電が始まる。コンデンサＣ２０に充電された電荷に応じてソフトスタート回路７１２のソフトスタート電圧ＶＳＳは０Ｖから徐々に電圧が上昇する。ソフトスタート電圧ＶＳＳは例えば数十ｍＳの時間をかけて最終的に基準電圧Ｖｒｅｆにまで到達する。ソフトスタート電圧ＶＳＳが基準電圧Ｖｒｅｆにまで到達する時間長さは、コンデンサＣ２０の容量や定電流源ＣＣの電流により設定される。

ソフトスタート回路７１２のソフトスタート電圧ＶＳＳが起動開始後、０Ｖから数十ｍＳの時間をかけて緩やかに上昇すると、これに同期して出力電圧Ｖｏのモニター電圧Ｖｆｉｂも緩やかに上昇する。仮に基準電圧Ｖｒｅｆにより起動した場合は、出力電圧Ｖｏがグランドレベルからの起動になるため、スイッチングデューティ比はほぼ最大値（例えば１００％）になる。

しかし、ソフトスタート回路７１２によりスイッチングデューティ比が徐々に大きくなるため、コンデンサ７３０に電流が急速に流れることを防止できる。コンデンサ７３０はスイッチング素子７０２により生成されたパルス電圧を平滑しており、コンデンサ７３０に溜まった電荷に応じた出力電圧Ｖｏを供給する。このため電流が急激に流れ込むことを防止することで出力電圧Ｖｏのオーバーシュートは抑制される。

スイッチングレギュレータ７００が起動すると、出力電圧Ｖｏが抵抗ＲＢ１，ＲＢ２により分圧され、モニター電圧Ｖｆｂｉを発生させる。誤差増幅器７０９の反転入力端子には前記モニター電圧Ｖｆｂｉが入力されるため、負帰還による制御がなされる。誤差増幅器７０９から出力されるフィードバック電圧ＶＦＢがスロープ補償回路７１６のスロープ電圧Ｖｓｌよりも高い場合、ＰＷＭ変調器７０８はスイッチング素子７０２をオンするリセットパルスをフリップフロップ７０６のリセット端子Ｒに入力する。フリップフロップ７０６のセット端子Ｓには発振器７１８よりクロック信号が入力される。フリップフロップ７０６はスイッチング素子７０２をスイッチングすることでパルス電圧を発生させる。前記パルス電圧は、リアクトル７２６を通じて電流を流し、コンデンサ７３０に充電することで前記パルス電圧を平滑な出力電圧Ｖｏとして出力する。

コンデンサ７３０の充電量が増加すると出力電圧Ｖｏも上昇するためモニター電圧Ｖｆｂｉも上昇する。モニター電圧Ｖｆｂｉが基準電圧Ｖｒｅｆを上回ると、スイッチング素子７０２をオフするための制御がなされるため、出力電圧Ｖｏが一定に保たれる。また、従来のスイッチングレギュレータの一例として出願人が提案した特許文献１に記載のものがある。このスイッチングレギュレータはソフトスタート回路を備え、出力電圧に対する負荷が変動などした場合に発生する過電流からスイッチングレギュレータを保護するものである。

前述の入力電圧Ｖｉｎと出力電圧Ｖｏとスイッチングデューティ比などの関係については図９により説明する。

図９は、出力電圧Ｖｏ、誤差増幅器７０９のフィードバック電圧ＶＦＢ、スロープ電圧Ｖｓｌ及びスイッチングパルスＳＷとの関係を示すタイミングチャートである。

図９（ａ）は、スイッチングレギュレータ７００に入力される入力電圧Ｖｉｎを示す。

図９（ｂ）は、誤差増幅回路７０９の電圧ＶＦＢを示す。

図９（ｃ）は、スロープ補償回７１６のスロープ電圧Ｖｓｌを示す。

図９（ｄ）は、スイッチング素子７０２に入力されるスイッチングパルス信号ＳＷを示す。スイッチング素子７０２は、スイッチングパルス信号ＳＷのハイでオンし、ローでオフする。

図９（ｅ）は、出力電圧Ｖｏを示す。

図９（ｆ）は、期間Ｔを表す。期間Ｔ１において入力電圧Ｖｉｎは出力電圧Ｖｏの設定電圧以下に低下し、スイッチングデューティ比がほぼ最大値（例えば１００％）になる。期間Ｔ２では入力電圧Ｖｉｎが上昇してからスイッチングデューティ比がほぼ最低値（例えば０％）になる。期間Ｔ３はスイッチングデューティ比がほぼ最低値（例えば０％）になった以降の期間を示す。期間Ｔ４は定常状態を示す。期間Ｔ５はフィードバック電圧ＶＦＢが高くスイッチングパルスＳＷがほぼ１００％に近い状態を示す。

期間Ｔ１において、入力電圧Ｖｉｎは出力電圧Ｖｏの設定値、例えば５Ｖよりも低い電圧、例えば４Ｖとなっている。

このためモニター電圧Ｖｆｂｉは基準電圧Ｖｒｅｆよりも低い電圧値になり、誤差増幅器７０９から出力されるフィードバック電圧ＶＦＢはハイの状態になる。フィードバック電圧ＶＦＢが入力されるＰＷＭ変調器７０８ではスロープ補償回路７１６のスロープ電圧Ｖｓｌがフィードバック電圧ＶＦＢよりも低い場合に、スイッチング素子７０２をオンするようにスイッチングデューティ比を設定している。このため、前記フィードバック電圧ＶＦＢがスロープ補償回路７１６から出力されるスロープ電圧Ｖｓｌよりも高くなり、スイッチング素子７０２はオンの状態を維持し続ける。

この結果期間Ｔ１においては、出力電圧Ｖｏは入力電圧Ｖｉｎとほぼ同じ値を維持し続ける。

特開２００５−３２３４１３号公報

期間Ｔ２においては、入力電圧Ｖｉｎが急速に立ち上がるため、出力電圧Ｖｏの値も上昇する。出力電圧Ｖｏが上昇すると、モニター電圧Ｖｆｂｉも上昇し始める。しかし、誤差増幅器７０９の反転入力端子にモニター電圧Ｖｆｂｉが入力されても、フィードバック電圧ＶＦＢがローレベルになるまで一定の時間を要する。

これは誤差増幅器７０９の応答性に起因するものである。図９（ｂ）にあるようにフィードバック電圧ＶＦＢが十分に下がるまでには、所定の時間を要する。このためスロープ電圧Ｖｓｌに対してフィードバック電圧ＶＦＢが完全に低下するまでの間、スイッチングデューティ比が最低値、例えば０％にはならない。特に期間Ｔ２の前半においては、スイッチングデューティ比がほぼ最大値を維持し続けており、この期間で出力電圧Ｖｏにオーバーシュートが発生する。

期間Ｔ３においてはスイッチングデューティ比がほぼ最低値、例えば０％に到達し、出力電圧Ｖｏが目標値である、例えば５Ｖになるように、モニター電圧Ｖｆｂｉによる通常の制御がなされる。

期間Ｔ４においては出力電圧Ｖｏがほぼ設定電圧に達し、スイッチングデューティ比は定常状態になる。なお、定常状態は、スイッチングデューティ比がＶｏ／Ｖｉｎ、例えば５Ｖ／１２Ｖ＝約４０％の付近で安定している状態を示す。

前述の通り、入力電圧Ｖｉｎは一定でなく、入力電圧Ｖｉｎが設定電圧以下にまで低下するような場合が発生する。具体的には、車載用として用いられる電源回路は、バッテリの電圧、例えば１２Ｖを降圧して、例えば５Ｖとしてメーターなどの電子機器に供給している。電源が起動した後に、エンジンを起動するためにバッテリの電圧が一時的に設定電圧、例えば５Ｖよりも低下し、例えば４Ｖとなる。この様な場合には、出力電圧Ｖｏと入力電圧Ｖｉｎがほぼ同じ電圧（例えば４Ｖ）になり、スイッチングデューティ比も最大値（例えば１００％）になる。

ここで車のエンジンの起動が終わると入力電圧Ｖｉｎが急速に回復するため、出力電圧Ｖｏも急速に上昇する。理論上は出力電圧Ｖｏの上昇に伴ってモニター電圧Ｖｆｂｉも上昇するため、スイッチング素子７０２をオフにする制御が機能し、出力電圧Ｖｏの上昇は抑えられる。

しかし、前述の通りフィードバック電圧ＶＦＢが低下し、前記制御が機能するまでには所定の時間を要するため、この間にオーバーシュートが発生する。この前記制御が機能するまでの時間においてスイッチングデューティ比が最大値（例えば１００％）の状態で入力電圧Ｖｉｎが通常の電圧値（例えば１２Ｖ）に回復するため、これに伴い出力電圧Ｖｏが上昇し、いわゆるオーバーシュートが発生する。

前記オーバーシュートは、入力電圧Ｖｉｎと出力電圧Ｖｏがほぼ同じ電圧値である状態において、入力電圧Ｖｉｎが上昇するため、出力電圧Ｖｏも入力電圧Ｖｉｎと同じ電圧（例えば１２Ｖ）になるような挙動を示す。このため、スイッチングレギュレータ７００に接続されている図示しない電子機器に対し定格（例えば５Ｖ±１０％）を上回る電圧（例えば１２Ｖ）が印加されることになる。電圧の定格（例えば５Ｖ±１０％）を超える電圧（例えば１２Ｖ）が加わると前記電子機器は不具合な状態に置かれることになる。

こうした不具合は、誤差増幅器７０９の応答性が遅く、フィードバック電圧ＶＦＢがローレベルに下がるのに時間がかかることが１つの原因である。

誤差増幅器７０９のフィードバック電圧ＶＦＢがローレベルになるまでに０．１〜１０００μｓｅｃ程度の時間を要する。この間もスイッチング素子７０２はオン状態を維持しているため、前述した入力電圧Ｖｉｎ（例えば１２Ｖ）と出力電圧Ｖｏがほぼ同じ電圧（例えば１２Ｖ）になり、いわゆるオーバーシュートが発生する。

本発明は、このオーバーシュートを抑制することにより、入力電圧Ｖｉｎの変動による出力電圧Ｖｏのオーバーシュートを防止し、安定した出力電圧を供給することができるスイッチングレギュレータを提供することを目的とする。

本発明におけるスイッチングレギュレータは、（ａ）入力電圧をパルス電圧に変換するスイッチング素子と、（ｂ）パルス電圧を平渇して出力電圧を生成する平滑手段と、（ｃ）出力電圧を検出する第１の検出手段と、（ｄ）出力電圧を検出する第１の検出手段と、（ｅ）第１の検出手段によって検出された出力電圧によってスイッチング素子を制御する第１の制御手段と、（ｆ）スイッチング素子を駆動するスイッチングパルス信号のデューティ比を検出する第２の検出手段と入力電圧の大きさを検出する第３の検出手段とを備える第２の制御手段とを備え、（ｇ）第１の制御手段と第２の制御手段の出力信号によってスイッチング素子を駆動するスイッチングレギュレータである。この構成によれば、スイッチングパルス信号のデューティ比が定常状態の場合は出力電圧による制御がなされ、入力電圧が降下しスイッチングデューティ比が最大値に近くなった状態から急速に入力電圧が上昇することによるオーバーシュートの発生を防止することができる。また、定常状態においては、瞬間的な入力電圧Ｖｉｎの変動を検出しても第二の制御手段は働かず、誤動作を防止できる。

他の実施例におけるスイッチングレギュレータは、第２の検出手段はスイッチングパルス信号のデューティ比が最大値の５０％以上の任意の値を検出する前記のスイッチングレギュレータである。この構成によれば、第二の制御手段の起動後に際し、スイッチングデューティ比が最大値の５０％以上を閾値として起動するため、瞬間的な入力電圧などの変動による誤動作を防止できる。

他の実施例におけるスイッチングレギュレータは、第１の制御手段はソフトスタート回路で制御される前記のスイッチングレギュレータである。この構成によれば、第２の制御手段が動作した際にソフトスタート回路による再起動することができる。

他の実施例におけるスイッチングレギュレータは、第２の検出手段は第１の検出手段の出力電圧を検出し、スイッチングパルス信号のデューティ比を検出する前記のスイッチングレギュレータである。この構成によれば、フィードバック電圧のレベルを把握することによりスイッチングパルス信号のデューティ比が閾値を超えているか判断することができる。

他の実施例におけるスイッチングレギュレータは、第２の制御手段は第２の検出手段の出力信号と第３の検出手段の出力信号との論理積信号を出力する前記のスイッチングレギュレータである。この構成によれば、出力電圧に応じた適切なスイッチングパルス信号を発生することができる。

他の実施例におけるスイッチングレギュレータは、スイッチング素子は前記第１の制御手段の出力信号と第２の制御手段の出力信号の論理和信号によって駆動される前記のスイッチングレギュレータである。この構成によれば、第１の制御手段による制御がなされている場合にも、第２の制御手段による制御を介入させることができる。

他の実施例におけるスイッチングレギュレータは、第１の制御手段は、誤差増幅器と誤差増幅器の出力電圧が入力されるＰＷＭ変調器を有する前記のスイッチングレギュレータである。この構成によれば、スイッチング素子を制御するためのスイッチングパルス信号のデューティ比を適切により出力することができる。

他の実施例におけるスイッチングレギュレータは、誤差増幅器の出力電圧は、第２の検出手段に入力される前記のスイッチングレギュレータである。この構成によれば、誤差増幅器の出力電圧であるフィードバック電圧のレベルを把握することによりスイッチングパルス信号のデューティ比が閾値を超えているか判断することができる。

他の実施例におけるスイッチングレギュレータは、論理和信号はフリップフロップのリセット端子に入力され、前記フリップフロップのセット端子にはクロック信号が入力され、フリップフロップの出力信号によってスイッチング素子を駆動するスイッチングパルス信号が生成される前記のスイッチングレギュレータである。この構成によればフリップフロップによるフィードバックループが構成でき出力電圧が安定させることができる。

本発明のスイッチングレギュレータは、フィードバック電圧と入力電圧を検知することにより、誤動作することなくオーバーシュートを防止する制御を可能とする。これにより入力電圧の影響を受け難い安定した出力電圧特性を有するスイッチングレギュレータを提供することが可能となる。

本発明にかかるスイッチングレギュレータの第１の実施の形態を示す。 本発明にかかるスイッチングレギュレータの第１の実施の形態に係るタイミングチャートを示す。 本発明にかかるスイッチングレギュレータのフィードバック電圧検出回路を示す。 本発明にかかるスイッチングレギュレータの入力電圧検出回路を示す。 本発明にかかるスイッチングレギュレータの第２の実施の形態を示す。 本発明にかかるスイッチングレギュレータの第２の実施の形態に係るタイミングチャートを示す。 従来のスイッチングレギュレータの実施の形態を示す。 従来のソフトスタート回路の実施の形態を示す。 従来のスイッチングレギュレータの実施の形態に係るタイミングチャートを示す。

（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る降圧型のスイッチングレギュレータを示している。スイッチングレギュレータ１００は、スイッチング素子１０２、ドライバ１０４、フリップフロップ１０６、ＰＷＭ変調器１０８、誤差増幅器１１０、ソフトスタート回路１１２、基準電圧源１１４、スロープ補償回路１１６、発振器１１８、抵抗１２０，ＲＢ１，ＲＢ２、コンデンサ１２２，１３０、電源１２４、リアクトル１２６、ダイオード１２８及び制御装置１４０から構成される。

電源１２４からスイッチングレギュレータ１００に入力電圧Ｖｉｎが加わると、誤差増幅器１０９の反転入力端子に入力されるモニター電圧Ｖｆｂｉは第１及び第２の非反転入力端子に入力される基準電圧及びソフトスタート電圧Ｖｓｌのいずれか低い方と比較され、誤差増幅される。ぞ差増幅された出力電圧はフィードバック電圧ＶＦＢとして出力される。ここでモニター電圧Ｖｆｂｉは（１）の式で表される。
Ｖｆｂｉ ＝ Ｖｏ × ＲＢ２ ／ （ＲＢ１＋ＲＢ２）・・・（１）

ソフトスタート回路１１２の一例として図８に記載のソフトスタート回路７１２により説明する。まず、起動時にソフトスタート回路１１２のトランジスタＱ２０にリセットパルスＶＰが与えられるため、コンデンサＣ２０の電荷がリセットされ、ソフトスタート回路１１２のソフトスタート電圧ＶＳＳはグランドレベルになる。このため、モニター電圧Ｖｆｂｉは基準電圧Ｖｒｅｆよりも低いソフトスタート回路１１２のソフトスタート電圧ＶＳＳが誤差増幅器１１０と比較され誤差増幅された出力電圧は誤差増幅器１０９の出力端子に出力される。

入力電圧Ｖｉｎが加わると定電流源ＣＣからソフトスタート回路１１２のコンデンサＣ２０に充電が始まる。ソフトスタート回路１１２から供給されるソフトスタート電圧ＶＳＳはこれに従って徐々に増加し、最終的に基準電圧Ｖｒｅｆに達する。ソフトスタート回路１１２のソフトスタート電圧ＶＳＳの上昇に伴ってスイッチング素子１１２に印加されるスイッチングパルス信号のスイッチングデューティ比も徐々に増加する。これにより起動直後においてコンデンサ１３０に電流が急速に流れ込むのを防止している。コンデンサ１３０の電荷が徐々に蓄積されることで、スイッチングレギュレータ１００の出力電圧Ｖｏも徐々に増加し起動時のオーバーシュートは抑制される。

ソフトスタート電圧ＶＳＳが基準電圧Ｖｒｅｆに達した後においては、出力電圧Ｖｏを抵抗ＲＢ１，ＲＢ２により分圧し、モニター電圧Ｖｆｂｉを発生させる。誤差増幅器１１０には前記モニター電圧Ｖｆｂｉが入力されるため、負帰還による制御がなされる。モニター電圧Ｖｆｂｉが基準電圧Ｖｒｅｆよりも低い場合は、誤差増幅器１０９から出力されるフィードバック電圧ＶＦＢは上昇する。フィードバック電圧ＶＦＢがスロープ補償回路１１６からのスロープ電圧Ｖｓｌよりも高い場合、ＰＷＭ変調器１０８はスイッチング素子１０２をオンするリセットパルスをフリップフロップ１０６のリセット端子Ｒに入力する。リセットパルスに応じてフリップフロップ１０６はスイッチング素子１０２をオンオフすることでパルス電圧を発生させる。

前記パルス電圧は、平滑手段の一例であるリアクトル１２８、コンデンサ１３０に供給され、図示しない出力端子に繋がる負荷に対してエネルギが供給される。コンデンサ１３０は供給された電荷を一旦蓄え、この電荷に応じた電圧を出力電圧Ｖｏとして供給する平滑用コンデンサとして機能する。また、スイッチング素子１０２がオフしている期間において、負荷が増加した場合などには、リアクトル１２８に蓄えられたエネルギが、ダイオード１２８によって還流させられて負荷に与えられる。これらの平滑手段により前記パルス電圧が平滑な出力電圧Ｖｉｎとして出力される。

そして出力電圧Ｖｏが増加する場合には、モニター電圧Ｖｆｂｉも増加する。モニター電圧Ｖｆｂｉが基準電圧Ｖｒｅｆを上回ると、フィードバック電圧ＶＦＢが低下し、スイッチング素子１０２をオフする制御がなされることで出力電圧Ｖｏは一定に維持される。

ここで入力電圧Ｖｉｎが設定電圧以下に低下するような場合には、出力電圧Ｖｏは入力電圧Ｖｉｎを超えて出力することができず、モニター電圧Ｖｆｂｉもこれに併せて低下する。出力電圧Ｖｏを設定電圧に近づけるためにスイッチング素子１０２をオンする制御が働く。

この様な場合、スイッチングデューティ比がほぼ最大値（例えば１００％）になり、入力電圧Ｖｉｎと出力電圧Ｖｏがほぼ同じ値（例えば４Ｖ）になり得る。そして入力電圧Ｖｉｎが急速に通常の電圧値にまで回復した場合（例えば４Ｖから１２Ｖに回復）には、前述したようにフィードバック電圧ＶＦＢの遅延によりスイッチング素子１０２のオフするタイミングが遅れオーバーシュートが発生する。しかし、スイッチングレギュレータ１００は、制御装置１４０により、前記オーバーシュートの発生を防止する制御を可能としている。

ＶＦＢ検出装置１４６がフィードバック電圧ＶＦＢの上昇を検知することで、スイッチング素子１０２のスイッチングデューティ比が最大値またはこれに近い状態であることを検知することが可能である。

Ｖｉｎ検出装置１４８は、入力電圧Ｖｉｎの立ち上がりを検出する装置である。

まず、ＦＢ検出装置１４６がフィードバック電圧ＶＦＢのレベルを検出し、スイッチング素子１０２のスイッチングデューティ比が最大値に近いことを検知する。そして、Ｖｉｎ検出装置１４８が入力電圧Ｖｉｎの上昇を検知した場合には、ＡＮＤ回路１４４からスイッチング素子１０２をオフする信号がＯＲ回路に入力される。ＯＲ回路はスイッチング素子１０２をオフするリセットパルスをフリップフロップ１０６に入力する。これによりフィードバック電圧ＶＦＢの低下を待たずにスイッチング素子１０２をオフにすることができる。

このような構成によれば、誤差変調器１０８の応答性に関係なくスイッチング素子１０２をオフすることが可能となり、オーバーシュートの発生は抑制される。

ＶＦＢ検出装置１４６によりスイッチング素子１０２のスイッチングデューティ比を把握する事により、スイッチングデューティ比が定常状態（例えば４０％程度）において、瞬間的な入力電圧Ｖｉｎの上昇を検知しても、誤動作することなく通常の制御を維持し続けることができる。仮に誤動作により、スイッチングデューティ比が最低値(例えば０％)にする制御が発生すると、出力電圧Ｖｏがスイッチングレギュレータ１００に接続している電子機器による負荷によっては下限側の定格（例えば５Ｖ±１０％）を下回る電圧（例えば３Ｖ）にまで低下する可能性がある。

前述のスイッチングデューティ比の最大値については、入力電圧Ｖｉｎや出力電圧Ｖｏの関係において変わる。安定状態におけるスイッチングデューティ比は、入力電圧Ｖｉｎと出力電圧Ｖｏの比率（Ｖｏ／Ｖｉｎ）で決まる。例えば入力電圧Ｖｉｎが１２Ｖで出力電圧Ｖｏが５Ｖの場合のスイッチングデューティ比は約４０％となる。また、入力電圧Ｖｉｎが３６Ｖで出力電圧が５Ｖの場合は約１５％となるため、想定されるスイッチングデューティ比の最大値は個々に異なる。定常状態におけるスイッチングデューティ比の値によっては、１％という値も想定されうる。また、ＶＦＢ検出回路を動作させる閾値も最大値に対し適切な値が異なるが、好ましくは閾値を最大値の５０％以上となる。

図２において前記制御と入力電圧Ｖｉｎ、出力電圧Ｖｏなどの関係について説明する。

図２（ａ）は、入力電圧Ｖｉｎを示す。

図２（ｂ）は、誤差増幅回路１０９のフィードバック電圧ＶＦＢを示す。

図２（ｃ）は、スロープ補償回１１６の出力電圧Ｖｓｌを示す。

図２（ｄ）は、スイッチング素子１０２に入力されるスイッチングパルス信号のスイッチングデューティ比ＳＷを示す。ハイでスイッチング素子１０２がオンし、ローでスイッチング素子１０２がオフしている状態を示す。

図２（ｅ）は、出力電圧Ｖｏを示す。

図２（ｆ）は、期間Ｔを表す。期間Ｔ１は入力電圧Ｖｉｎが低下している期間を示す。期間Ｔ２は入力電圧Ｖｉｎが上昇してからオーバーシュートを抑制する前記制御が機能している期間を示す。期間Ｔ３はフィードバック電圧ＶＦＢによる制御が機能している期間を示す。

期間Ｔ１において、入力電圧Ｖｉｎは出力電圧Ｖｏの目標値、例えば５Ｖよりも低い電圧、例えば４Ｖとなっている。このためモニター電圧Ｖｆｂｉは基準電圧Ｖｒｅｆよりも低い値になり、誤差増幅器１０９から出力される電圧ＶＦＢはハイの状態になる。このためＶＦＢ電圧検出装置は、フィードバック電圧ＶＦＢの値からスイッチング素子１０２のスイッチングパルス信号ＳＷのデューティ比が最大値、例えば１００％になっているのを感知し、オン状態になる。このときＶｉｎ検出装置１４８は入力電圧Ｖｉｎの立ち上りを検知していないため、オフ状態であるため、アンド回路１４４は作動しない。ＰＷＭ変調器１０８ではスロープの電圧がフィードバック電圧ＶＦＢよりも低い場合に、スイッチング素子１０２をオンするようにスイッチングパルス信号ＳＷを設定している。このため、前記フィードバック電圧ＶＦＢがスロープ補償回路１１６から出力されるスロープ電圧Ｖｓｌよりも高く、スイッチング素子１０２はオン（この場合はハイ）の状態を維持し続ける。

この結果、期間Ｔ１において、出力電圧Ｖｏは入力電圧Ｖｉｎとほぼ同じ値を維持し続ける。

期間Ｔ２においては、入力電圧Ｖｉｎが急速に立ち上がっている。このためＶｉｎ検出回路１４８が入力電圧Ｖｉｎの立ち上りを検知し、オン状態になる。ＶＦＢ検出回路１４６とＶｉｎ検出回路１４８の両方がオン状態になるため、ＡＮＤ回路１４４からスイッチング素子１０２をオフするリセットパルスがＯＲ回路１４２に入力される。ＯＲ回路１４２は、スイッチング素子１０２をオフするリセットパルスをコンパレータ１０６のリセット端子に入力する。このためスイッチング素子１０２はオフ状態となり、コンデンサ１３０に対しエネルギが供給されず、入力電圧Ｖｉｎが急速に立ち上がる場合におけるオーバーシュートは抑制される。

期間Ｔ３においては、モニター電圧Ｖｆｂｉによる制御が機能を始めるため、誤差増幅装置１０９において基準電圧Ｖｒｅｆと前記モニター電圧Ｖｆｂｉとによる制御が機能する。

図２示の期間Ｔ３において、瞬間的に入力電圧Ｖｉｎが発生した場合にはＶｉｎ検出装置１４８がオン状態になるが、フィードバック電圧ＶＦＢは定常状態にあるため、誤動作は防止されている。このような電圧の変動があった場合にスイッチング素子１０２をオフする前述の制御が働くと、出力電圧Ｖｏが大幅に低下することになる。しかし、スイッチングデューティ比が定常状態、例えば４０％であれば、瞬間的な入力電圧Ｖｉｎの降下や上昇による影響を受け難いため、このような場合における誤動作を防止できる。

図３は、ＶＦＢ検出装置１４６の一例を示す。ＶＦＢ検出装置１４６は、電源Ｖ２及び定電流源ＣＣ２と抵抗Ｒ２、Ｒ４、及びＲ６と、トランジスＱ２、Ｑ４、Ｑ６、及びＱ８から構成される。

電源Ｖ２の電圧は例えば３Ｖに設定される。抵抗Ｒ２とＲ４により分圧され、例えばＲ２：Ｒ４＝１：４に分圧されてトランジスタＱ６のベースに例えば２．４Ｖが印加される。トランジスタＱ２のベースにはトランジスタＱ６のＶｆ分である、例えば０．６Ｖ低下した電圧、例えば１．８Ｖが印加される。

定常状態において、フィードバック電圧ＶＦＢはほぼ一定の電圧値、例えば１Ｖを維持する。トランジスタＱ０２のエミッタにかかる電圧、例えば１Ｖがベースにかかる電圧、例えば１．８Ｖよりも低いため、トランジスタＱ２はオフ状態になる。このためトランジスタＱ４に電流が流れず、カレントミラー回路を構成するトランジスタＱ８も電流は流れない。このときＶＦＢ検出回路１４６の出力電圧Ｖ４は電源Ｖ２と同じ電圧、すなわち３Ｖとなる。

スイッチング素子１０２のスイッチングデューティ比がほぼ最大値、例えば１００％になるような状況では、フィードバック電圧ＶＦＢが上昇し、トランジスタＱ２のベース電圧、すなわち２．４Ｖよりも高い電圧値になり、トランジスタＱ２はオン状態になる。トランジスタＱ２がオン状態になるとトランジスタＱ４もオンする。このときカレントミラー回路を構成するトランジスタＱ８にも電流が流れる。これにより抵抗Ｒ６に電流が流れ、ＶＦＢ検出回路１４６の出力電圧Ｖ４は、例えば０．７Ｖとなる。ＶＦＢ検出回路１４６の出力電圧Ｖ４の閾値を電圧Ｖ２の１／２すなわち１．５Ｖに設定しておくと、このとき出力電圧Ｖ４はこの閾値よりも低いので、スイッチングデューティ比が最大値又はこれに近い値であることを検知することができる。

図４は、Ｖｉｎ検出装置１４８の一例を示す。Ｖｉｎ検出装置１４８は、電源Ｖ２、抵抗Ｒ１２、Ｒ１４、及びＲ１６、トランジスＱ１２、Ｑ１４、及びＱ１６、コンデンサＣ１２から構成される。

定常状態においては、入力電圧Ｖｉｎは一定状態を保っているため、コンデンサＣ１２は抵抗Ｒ１２を介して充電状態にある。このときトランジスタＱ１２のベースとエミッタ間の電位差が無い状態となるので、トランジスタＱ１２はオフ状態であり電流が流れない。このとき、カレントミラー回路を構成するトランジスタＱ１４，Ｑ１６についても電流が流れず、Ｖｉｎ検出回路１４８の出力電圧Ｖ１４は電圧Ｖ１２と同じ電圧、例えば３Ｖを示す。

入力電圧Ｖｉｎが降下した場合でも、コンデンサＣ１２は依然として充電状態にあり、トランジスタＱ１２のベースの電位がエミッタの電位よりも下がることはない。このためトランジスタＱ１２に電流は流れず、前述と同様にＶｉｎ検出回路１４８からの出力電圧Ｖ１４は電圧Ｖ１２と同じ電圧、すなわち３Ｖを示す。

入力電圧Ｖｉｎが上昇した場合には、コンデンサＣ１２にかかる電圧が増加する。コンデンサＣ１２に充電するために抵抗Ｒ１２に電流が流れる。このとき、トランジスタＱ１２のベース電圧がエミッタ電圧よりも低下するため、トランジスタＱ１２はオン状態となり電流が流れる。この結果、カレントミラー回路を構成するトランジスタＱ１４、Ｑ１６にも電流が流れる。Ｖｉｎ検出回路１４８の出力電圧Ｖ１４は電圧Ｖ１２よりも抵抗Ｒ１６にかかる電圧の分だけ低下する。このため、閾値、例えば１．５Ｖを下回る出力電圧Ｖ１４となるような場合に、入力電圧Ｖｉｎの上昇を検知することが出来る。

入力電圧Ｖｉｎを検知している時間は、コンデンサＣ１２に充電する時間などにより決まる。このためコンデンサＣ１２の容量や抵抗Ｒ１２〜Ｒ１６の抵抗値を変更することにより調整が可能である。また、入力電圧Ｖｉｎの立ち上りを検知する閾値は、トランジスタＱ１４，Ｑ１６により構成される前記カレントミラー回路により抵抗Ｒ１６に流れる電流値を変更することで調整することができる。

（第２の実施の形態）
図５は、本発明の第２の実施の形態に係る降圧型のスイッチングレギュレータを示している。スイッチングレギュレータ５００は、スイッチング素子５０２、ドライバ５０４、フリップフロップ５０６、ＰＷＭ変調器５０８、誤差増幅器５０９、ソフトスタート回路５１２、基準電圧Ｖｒｅｆ、スロープ補償回路５１６、発振器５１８、抵抗５２０，ＲＢ１，ＲＢ２、コンデンサ５２２，５３０、電源５２４、リアクトル５２６、ダイオード５２８及び制御装置５４０から構成される。制御装置５４０はＯＲ回路５４２、ＡＮＤ回路５４４、ＶＦＢ検出装置５４５及びＶｉｎ検出装置５４８から構成される。第１の実施の形態とは、制御装置５４０のフィードバックループがソフトスタート回路５１２に接続されている点で相違する。制御装置５４０によりオーバーシュートを防止する制御がなされた後は、ソフトスタート回路５１２により再起動できるよう構成されている。

第１の制御装置５１０は、ＰＷＭ変調器５０８、誤差増幅器５０９から構成される。第２の制御装置５４０は、ＡＮＤ回路５４４、フィードバック電圧ＶＦＢが閾値以下であることを検出するＶＦＢ検出装置５４６及び入力電圧Ｖｉｎの上昇を検出するＶｉｎ検出装置５４８から構成される。出力電圧検出回路５３４は、抵抗ＲＢ１，ＲＢ２から構成される。平滑回路５３２は、リアクトル５２６及びコンデンサ５３０から構成される。

まず、電源５２４から入力電圧Ｖｉｎが加わると誤差増幅器５０９は基準電圧Ｖｒｅｆかソフトスタート回路５１２のソフトスタート電圧ＶＳＳのいずれか低い方の電圧を反転入力側の電圧として差動増幅を行う。なお、ソフトスタート回路５１２の一例として図８示のソフトスタート回路７１２により説明する。起動時において、ソフトスタート回路５１２のトランジスタＱ２０にリセットパルスＶＰが与えられるため、コンデンサＣ２０の電荷がリセットされ、ソフトスタート回路５１２のソフトスタート電圧ＶＳＳはグランドレベルになる。このため基準電圧Ｖｒｅｆよりも低いソフトスタート回路５１２のソフトスタート電圧ＶＳＳが誤差増幅回路５０９の反転入力側の電圧として差動増幅が行われる。

入力電圧Ｖｉｎが加わると定電流源ＣＣからソフトスタート回路５１２のコンデンサＣ２０に充電が始まる。ソフトスタート回路５１２から供給される電圧ＶＳＳはこれに従って徐々に増加し、最終的に基準電圧Ｖｒｅｆに達する。ソフトスタート回路５１２のソフトスタート電圧ＶＳＳの上昇に伴ってスイッチング素子５１２に印加されるスイッチングデューティ比も徐々に増加する。これにより起動直後においてコンデンサ５３０に電流が急速に流れ込むのを防止している。コンデンサ５３０の電荷が徐々に蓄積されることで、スイッチングレギュレータ５０２の出力電圧Ｖｏも徐々に増加し起動時のオーバーシュートは抑制される。

ソフトスタート回路５１２のソフトスタート電圧ＶＳＳが基準電圧Ｖｒｅｆに達した後においては、出力電圧が抵抗ＲＢ１，ＲＢ２により分圧されたモニター電圧Ｖｆｂｉを誤差増幅器５０９に入力し、基準電圧Ｖｒｅｆと比較される。モニター電圧Ｖｆｂｉが基準電圧Ｖｒｅｆよりも低い場合は、ＰＷＭ変調器５０８において誤差変換器５０９から出力されるフィードバック電圧ＶＦＢに応じたリセットパルスがフリップフロップ５０６に入力される。リセットパルスに応じてフリップフロップ５０６はスイッチング素子５０２をオンすることでリアクトル５２６を通じてコンデンサ５３０に充電する。

充電量の漸増に従って出力電圧Ｖｏも漸増するため、モニター電圧Ｖｆｂｉも漸増する。モニター電圧Ｖｆｂｉが基準電圧Ｖｒｅｆを上回ると、フィードバック電圧ＶＦＢが低下し、スイッチング素子５０２をオフするための制御がなされることで定電圧が維持される。

ここで入力電圧Ｖｉｎが目標の出力電圧値Ｖｏ以下に低下するような場合には、モニター電圧Ｖｆｂｉが基準電圧Ｖｒｅｆよりも低下するため、フィードバック電圧ＶＦＢがハイになる。このため、スイッチング素子５０２のスイッチングデューティ比は、ほぼ最大値、例えば１００％になる。

前記状態で入力電圧Ｖｉｎが急速に通常の電圧値にまで回復した場合には、前述したオーバーシュートが発生する。しかし、スイッチングレギュレータ５００は、制御装置５４０により、前記オーバーシュートの発生を防止する制御を可能としている。

ＶＦＢ検出装置５４６はフィードバック電圧ＶＦＢを検出する装置である。フィードバック電圧ＶＦＢが上昇を検知することで、スイッチング素子５０２のスイッチングデューティ比が最大値（例えば１００％）又はこれに近い状態であることを検知することが可能である。

Ｖｉｎ検出装置５４８は、入力電圧Ｖｉｎを検出する装置である。入力電圧Ｖｉｎの立ち上がりを検知することが可能である。

まず、ＦＢ検出装置５４６がフィードバック電圧ＶＦＢのレベルを検知し、スイッチング素子５０２のスイッチングデューティ比が最大値に近いことを検知し、かつ、Ｖｉｎ検出装置５４８が入力電圧Ｖｉｎの上昇を検知した場合には、ＡＮＤ回路５４４からスイッチング素子５０２をオフする信号がＯＲ回路に入力される。ＯＲ回路はスイッチング素子５０２をオフするリセットパルスを優先してフリップフロップ５０６に入力する。これによりスイッチング素子５０２はオフになり、リアクタンス５２６を通じて流れる電流が遮断され、オーバーシュートの発生は抑制される。

ＡＮＤ回路５４４は、前記スイッチングで素子５０２をオフする信号は、ソフトスタート回路５１２にも送られる。詳しくは後述するが、スイッチング素子５０２を一定時間、例えば０．０１〜１００ｍｓｅｃの間オフした後、ソフトスタート回路５１２による出力電圧Ｖｏの立上げが行われる。

このような構成によれば、誤差変調器５０８の応答性に関係なくスイッチング素子５０２をオフすることが可能となり、オーバーシュートの発生は抑制される。スイッチング素子５０２がオフすることで低下した出力電圧Ｖｏが、例えば０Ｖから設定電圧値である例えば５Ｖに回復するような、出力電圧Ｖｏの上昇に伴い発生するオーバーシュートを抑制することができる。また、低下した出力電圧Ｖｏのレベルに応じてソフトスタート回路５１２か基準電圧Ｖｒｅｆまた別の手段による制御を選択的に選ぶことも考えられる。

ＶＦＢ検出装置５４６によりスイッチング素子５０２のスイッチングデューティ比を把握する理由は、誤動作によりスイッチング素子５０２をオフする制御が働いた場合に、スイッチングレギュレータに接続５００に接続される図示しない電子機器の下限側の定格（例えば４Ｖ）を下回る電圧（例えば２Ｖ）にまで低下し、前記電子機器が不都合な状態になり得ることを防ぐ事にある。この構成によればスイッチングデューティ比が定常状態（例えばスイッチングデューティが５０％程度の場合において）、瞬間的な入力電圧Ｖｉｎの上昇を検知しても、誤動作することなく通常の制御を維持し続けることが可能である。

図６において前記制御と入力電圧Ｖｉｎ、出力電圧Ｖｏなどの関係について説明する。

図６は、出力電圧Ｖｏ、誤差増幅回路の出力ＶＦＢ、スロープ電圧Ｖｓｌ及びスイッチングデューティ比ＳＷとの関係を示すタイミングチャートである。

図６（ａ）は、入力電圧Ｖｉｎを示す。

図６（ｂ）は、誤差増幅回路５０９の電圧ＶＦＢを示す。

図６（ｃ）は、スロープ補償回５１６の出力を示す。

図６（ｄ）は、スイッチングデューティ比ＳＷを示す。ハイでスイッチング素子５０２がオンし、ローでスイッチング素子５０２がオフしている状態を示す。

図６（ｆ）は、期間Ｔを表す。Ｔ１は入力電圧Ｖｉｎが低下している期間である。Ｔ２は入力電圧Ｖｉｎが上昇してからオーバーシュートを抑制する前記制御が機能している期間である。Ｔ３はフィードバック電圧ＶＦＢによる制御が機能している期間である。

期間Ｔ１において、入力電圧Ｖｉｎは出力電圧Ｖｏの目標値として、例えば５Ｖよりも低い電圧である、例えば４Ｖとなっている。このためフィードバック電圧Ｖｆｂｉは基準電圧Ｖｒｅｆよりも低い値になり、誤差増幅器５０９から出力される電圧ＶＦＢはハイの状態になる。このためＶＦＢ電圧検出装置５４６は、フィードバック電圧ＶＦＢの値からスイッチング素子５０２のスイッチングデューティ比が最大値、例えば１００％になっているのを感知し、オン状態になる。このときＶｉｎ検出装置５４８は入力電圧Ｖｉｎの立ち上りを検知していないため、オフ状態であるため、アンド回路５４４は作動しない。ＰＷＭ変調器５０８ではスロープの電圧がフィードバック電圧ＶＦＢよりも低い場合に、スイッチング素子５０２をオンするようにスイッチングデューティ比を設定している。このため、前記フィードバック電圧ＶＦＢがスロープ補償回路５１６から出力されるスロープ電圧Ｖｓｌよりも高く、スイッチング素子５０２はオン（この場合はハイ）の状態を維持し続ける。

この結果、期間Ｔ１において、出力電圧Ｖｏは入力電圧Ｖｉｎとほぼ同じ値を維持し続ける。

期間Ｔ２においては、入力電圧Ｖｉｎが急速に立ち上がっている。このためＶｉｎ検出回路５４８が入力電圧Ｖｉｎの立ち上りを検知し、オン状態になる。ＶＦＢ検出回路５４６とＶｉｎ検出回路５４８の両方がオン状態になるため、ＡＮＤ回路５４４からスイッチング素子５０２をオフにするリセットパルスがＯＲ回路５４２に入力される。ＯＲ回路５４２は、スイッチング素子５０２をオフするリセットパルスがコンパレータ５０６に入力される。このため制御を開始した後は、スイッチング素子５０２は期間Ｔ２においてオフ状態になり、出力電圧Ｖｏは低下し始める。このスイッチング素子５０２をオフする制御は、タイマーなどにより期間Ｔ２の間維持される。期間Ｔ２が十分に長い場合には、出力電圧Ｖｏは起動時と同じ電圧値、例えば０Ｖにまで低下するようにも設定できる。

期間Ｔ３においては、ソフトスタート回路５１２による制御が行われる。ソフトスタート回路５１２にリセットパルスＶＰが入力されるため、ソフトスタート回路内のコンデンサＣ２０の電荷はリセットされ、ソフトスタート電圧ＶＳＳもグランドレベルになる。そして定電流原ＣＣから電荷がコンデンサＣ２０に供給される。コンデンサＣ２０が充電されるに従ってソフトスタート電圧ＶＳＳが漸増するため、起動時と同様にリアクトル５２６に急速に電流が流れることを防止できる。

期間Ｔ４においては、ソフトスタート回路５１２による起動が終了し、定常状態の期間を示す。モニター電圧Ｖｆｂｉがフィードバックされ定電圧を維持する。前述したように瞬間的に入力電圧Ｖｉｎが変動した場合にはＶｉｎ検出装置５４８がオン状態になる。しかし、フィードバック電圧ＶＦＢはスイッチングデューティ比をＶｏ／Ｖｉｎ（例えば４０％）になるような値になっているため、ＶＦＢ検出回路５４６はオフ状態となる。このため、前述にもあるが瞬間的な入力電圧Ｖｉｎの変化によって制御装置５４０は起動せず、誤動作を防止することができる。

以上に説明したとおり、本発明にかかるスイッチングレギュレータは、入力電圧の変動によるオーバーシュートを抑制することができる。また、スイッチングレギュレータが安定的に動作している定常状態において、入力電圧が変動しても誤動作を防止することができるため、これに接続される電子機器などを安定的に動作させることが可能となる。

本発明は、入力電圧の変動が起こった場合にも安定した電圧を供給することができるため、その産業上の利用可能性は極めて高い。

１００，５００，７００ スイッチングレギュレータ
１０２，５０２，７０２ スイッチング素子
１０４，５０４，７０４ ドライバ
１０６，５０６，７０６ フリップフロップ
１０８，５０８，７０８ ＰＷＭ変調器
１０９，５０９，７０９ 誤差増幅器
１１０，５１０，７１０ 第１の制御装置
１１２，５１２，７１２ ソフトスタート回路
１１４，１２４，５１４，５２４，７１４，７２４ 基準電源
１１６，５１６，７１６ スロープ補償回路
１１８，５１８，７１８ 発振器
１２０，５２０，７２０，ＲＢ１，ＲＢ２ 抵抗
１２２，１３０，５２２，５３０，７２２，７３０ コンデンサ
１２６，５２６，７２６ リアクトル
１２８，５２８，７２８ ダイオード
１３２，５３２，７３２ 平滑回路
１３４，５３４，７３４ 出力電圧検出回路
１４０，５４０ 第２の制御装置
１４２，５４２ ＯＲ回路
１４４，５４４ ＡＮＤ回路
１４６，５４６ ＶＦＢ検出装置
１４８，５４８ Ｖｉｎ検出装置

Claims (9)

1. 入力電圧をパルス電圧に変換するスイッチング素子と、前記パルス電圧を平渇して出力電圧を生成する平滑手段と、前記出力電圧を検出する第１の検出手段と、前記出力電圧を検出する第１の検出手段と、前記第１の検出手段によって検出された前記出力電圧によって前記スイッチング素子を制御する第１の制御手段と、前記スイッチング素子を駆動するスイッチングパルス信号のデューティ比を検出する第２の検出手段と前記入力電圧の大きさを検出する第３の検出手段とを備える第２の制御手段とを備え、前記第１の制御手段と前記第２の制御手段の出力信号によって前記スイッチング素子を駆動するスイッチングレギュレータ。
2. 前記第２の検出手段は前記スイッチングパルス信号のデューティ比が最大値の５０％以上の任意の値を検出する請求項１に記載のスイッチングレギュレータ。
3. 前記第１の制御手段はソフトスタート回路で制御される請求項１に記載のスイッチングレギュレータ。
4. 前記第２の検出手段は前記第１の検出手段の出力電圧を検出し、前記スイッチングパルス信号のデューティ比を検出する請求項１に記載のスイッチングレギュレータ。
5. 前記第２の制御手段は前記第２の検出手段の出力信号と前記第３の検出手段の出力信号との論理積信号を出力する請求項１に記載のスイッチングレギュレータ。
6. 前記スイッチング素子は前記第１の制御手段の出力信号と前記第２の制御手段の出力信号の論理和信号によって駆動される請求項１に記載のスイッチングレギュレータ。
7. 前記第１の制御手段は、誤差増幅器と前記誤差増幅器の出力電圧が入力されるＰＷＭ変調器を有する請求項１に記載のスイッチングレギュレータ。
8. 前記誤差増幅器の出力電圧は、前記第２の検出手段に入力される請求項７に記載のスイッチングレギュレータ。
9. 前記論理和信号はフリップフロップのリセット端子に入力され、前記フリップフロップのセット端子にはクロック信号が入力され、前記フリップフロップの出力信号によって前記スイッチング素子を駆動するスイッチングパルス信号が生成される請求項６に記載のスイッチングレギュレータ。
   
   

Images