Nothing Special   »   [go: up one dir, main page]

JP2016194831A - 制御装置 - Google Patents

制御装置 Download PDF

Info

Publication number
JP2016194831A
JP2016194831A JP2015074631A JP2015074631A JP2016194831A JP 2016194831 A JP2016194831 A JP 2016194831A JP 2015074631 A JP2015074631 A JP 2015074631A JP 2015074631 A JP2015074631 A JP 2015074631A JP 2016194831 A JP2016194831 A JP 2016194831A
Authority
JP
Japan
Prior art keywords
program
control
control program
execution
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015074631A
Other languages
English (en)
Inventor
知行 島村
Tomoyuki Shimamura
知行 島村
哲司 若年
Tetsuji Wakatoshi
哲司 若年
矢尾板 宏心
Koji Yaoita
宏心 矢尾板
達矢 小島
Tatsuya Kojima
達矢 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP2015074631A priority Critical patent/JP2016194831A/ja
Priority to CN201510813069.0A priority patent/CN106020010A/zh
Priority to CN201910758697.1A priority patent/CN110456707B/zh
Priority to US14/951,620 priority patent/US10579031B2/en
Priority to EP15196273.5A priority patent/EP3086230A1/en
Publication of JP2016194831A publication Critical patent/JP2016194831A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423Input/output
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0421Multiprocessor system
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0426Programming the control sequence
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/48Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806Task transfer initiation or dispatching
    • G06F9/4843Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
    • G06F9/4887Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues involving deadlines, e.g. rate based, periodic
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/54Interprogram communication
    • G06F9/544Buffers; Shared memory; Pipes
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/20Pc systems
    • G05B2219/25Pc structure of the system
    • G05B2219/25482Synchronize several sequential processes, adjust
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/30Nc systems
    • G05B2219/34Director, elements to supervisory
    • G05B2219/34013Servocontroller

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Programmable Controllers (AREA)

Abstract

【課題】本発明は、複数のモータの制御を複数の制御プログラムで並列に実行することで実現する場合に、容易に制御プログラム間の同期を図ることが可能な制御装置を提供することを目的とする。【解決手段】複数の制御プログラムを並列に所定の実行周期で周期的に実行させる。制御プログラムの実行開始のタイミングが揃うタイミングデータの受け渡しを行う。制御プログラム1の実行終了後、制御プログラム2が参照する軸変数を制御プログラム1のメモリ上の実行領域から、制御プログラム2のバッファ領域へコピーする。【選択図】図1

Description

本発明は、機械や設備の動作を制御するために用いられる制御装置において、マルチコアプロセッサを用いて複数のモータの制御を制御プログラムで並列に実行することで実現する場合の複数の制御プログラム間のデータの同期に関する。
機械、設備などの動作の制御としては、モータの運動を制御するためのモーション制御が含まれる場合がある。このようなモーション制御、典型的には、モータを駆動するモータドライバに対して周期的に指令値を出力するモーション演算プログラムの実行と、シーケンス演算とを1つのCPUで実行するプログラマブルコントローラが知られている。
例えば特許文献1には、モータを駆動するモータドライバに対して周期的に指令値を出力するモーション演算プログラムを実行するプログラマブルコントローラを開示する。
特許文献1では、第1のモーション演算プログラムを含み第1の制御サイクルで動作する制御プログラム1(短周期モーションプログラム)と、第2のモーション演算プログラム(長周期モーションプログラム)とを含む。第1の制御サイクルの整数倍の周期でモータに対して指令値を出力する制御プログラム2との実行にあたり、第1の制御プログラムの実行が終了した後に第2の制御プログラムの実行を開始させる。
第2の制御プログラムが所定の制御周期内で終了しなかった場合には、第1の制御プログラムの次の制御サイクルにおいて、第1の制御プログラムの実行が終了した後に第2の制御プログラムの未処理部分を実行させる。
特許4752984公報
これらの制御装置が用いられるモータを制御する機械においては、制御対象機器である機器から入力される入力データの演算、演算結果としてモータに対する指令値を出力するまでの時間の短縮が求められている。
引用文献に記載の発明は、複数のモータの制御を含む制御プログラムを、短周期モーションプログラムと長周期モーションプログラムに分割することにより、より短い周期で制御プログラムを実行できる可能性を示唆する。
しかしながら、制御指令値を出力する周期が比較的長くても良いモータを制御する制御プログラムであっても、短周期で制御指令値を出力する必要があるモータに対する制御と同期した制御プログラムを作成したい場合がある。
引用文献の記載の発明は、短周期モーションプログラムと長周期モーションプログラムで指令値を演算するモータについては、互いに独立していることが前提とされている。すなわち、短周期モーション制御プログラムと長周期モーション制御プログラムとを実行するにあたって、モータへの制御指令値、モータの現在状態の制御データの受け渡しが行われないことを前提としている。
複数の制御プログラムにおいて実行が開始されるタイミング、制御プログラムにおいて参照する値が更新されるタイミングを把握し、その中でデータの受け渡しを記述することとなると、ユーザの負担となる。
本発明は、複数のモータの制御を複数の制御プログラムで並列に実行することで実現する場合に、容易に制御プログラム間の同期を図ることが可能な制御装置を提供することを目的とする。
上記の課題を解決するために、本発明の制御装置は、複数の制御プログラムを所定の周期で繰り返し実行することによって制御対象を制御する、制御装置であって、マルチコアプロセッサと、前記制御プログラム、システムプログラム、スケジューラプログラムの格納に用いられるメモリと、を備える。複数の制御プログラムは、実行周期1で周期的に実行させる、モータに対する制御指令値を演算するモーション演算プログラム1を含む、制御プログラム1と実行周期2で周期的に実行される、モータに対する制御指令値を演算するモーション演算プログラム2を含む制御プログラム2とを含む。スケジューラプログラムは、制御プログラム1および制御プログラム2とを並行して、マルチコアプロセッサに実行を開始させる命令を含む。システムプログラムは、制御プログラム1の実行が完了した時点で、制御プログラム1が演算に用いたモータの制御に関する変数を、制御プログラム2のバッファメモリに格納させる命令と、制御プログラム2が実行を開始するタイミングで、制御プログラム2のバッファメモリから読み出し、制御プログラムの作業領域へコピーさせる命令とを含む。制御プログラムの実行の周期に対して、予め定められたタイミングで前記制御プログラム間のデータの受け渡しを実行させる。
本発明は、複数のモータの制御を複数の制御プログラムで並列に実行することで実現する場合に、容易に制御プログラム間の同期を図ることができるといった効果を奏する。
本発明の実施の形態に係る制御装置システムの概略構成を示す模式図である。 CPUユニットのハードウェア構成を示す図である。 本発明の実施の形態に係るCPUユニットで実行されるソフトウェア構成を示す模式図である。 本発明の実施の形態に係る制御装置のハードウェア構成を示す模式図である。 制御装置における制御装置の設定手順の一例を示す図である。 制御プログラムの設定を行う画面例を示す図である。 プログラムの割り当て設定の画面例を示す図である。 制御プログラムへの割り当てのイメージを示す図である。 制御プログラム1と制御プログラム2を定周期で複数のコアで実行される例を示す。 軸変数の受け渡しのタイミングを示した例である。
<システム構成>
本実施の形態に係る制御装置は、機械や設備などの制御対象を制御する。本実施の形態に係る制御装置は、その構成要素としてCPUユニットを含む。CPUユニットは、マイクロプロセッサと、マイクロプロセッサのメインメモリを含む記憶手段と、通信回路とを含む。本実施の形態に係る制御装置のCPUユニットは、出力データの送信と、入力データの受信と、入力データを使用して出力データを生成する制御プログラムの実行とを繰り返すことによって制御対象を制御するように構成されている。
記憶手段は、制御プログラム、および当該制御プログラムの実行と入力データおよび出力データの入出力とを制御するシステムプログラムの格納に用いられる。マイクロプロセッサは、記憶手段に格納されたシステムプログラムおよび制御プログラムを実行する。
通信回路は、出力データを送信しおよび入力データを受信する。後述するように、本実施の形態に係る制御装置は、通信回路として、制御装置システムバスによって出力データの送信および入力データの受信を行う第1通信回路と、フィールドネットワークによって出力データの送信および入力データの受信を行う第2通信回路とを有している。
まず、図1を参照して、本実施の形態に係る制御装置1のシステム構成について説明する。図は、本発明の実施の形態に係る制御装置システムの概略構成を示す模式図である。図1を参照して、制御装置システムSYSは、制御装置1と、制御装置1とフィールドネットワーク2を介して接続されるサーボモータドライバ3およびリモートIOターミナル5と、フィールド機器であるセンサ6およびリレー7とを含む。また、制御装置1には、接続ケーブル10などを介して制御装置8が接続される。
制御装置1は、主たる演算処理を実行するCPUユニット13と、1つ以上のIOユニット14と、特殊ユニット15とを含む。これらのユニットは、制御装置システムバス11を介して、データを互いに遣り取りできるように構成される。また、これらのユニットには、電源ユニット12によって適切な電圧の電源が供給される。なお、制御装置1として構成される各ユニットは、制御装置メーカーが提供するものであるので、制御装置システムバス11は、一般に制御装置メーカーごとに独自に開発され、使用されている。これに対して、後述するようにフィールドネットワーク2については、異なるメーカーの製品同士が接続できるように、その規格などが公開されている場合も多い。
CPUユニット13の詳細については、図2を参照して後述する。
IOユニット14は、一般的な入出力処理に関するユニットであり、オン/オフといった2値化されたデータの入出力を司る。すなわち、IOユニット14は、センサ6などのセンサが何らかの対象物を検出している状態(オン)および何らの対象物も検出していない状態(オフ)のいずれであるかという情報を収集する。また、IOユニット14は、リレー7やアクチュエータといった出力先に対して、活性化するための指令(オン)および不活性化するための指令(オフ)のいずれかを出力する。
特殊ユニット15は、アナログデータの入出力、温度制御、特定の通信方式による通信といった、IOユニット14ではサポートしない機能を有する。
フィールドネットワーク2は、CPUユニット13と遣り取りされる各種データを伝送する。フィールドネットワーク2としては、典型的には、各種の産業用イーサネット(登録商標)を用いることができる。産業用イーサネット(登録商標)としては、たとえば、EtherCAT(登録商標)、Profinet IRT、MECHATROLINK(登録商標)−III、Powerlink、SERCOS(登録商標)−III、CIP Motionなどが知られており、これらのうちのいずれを採用してもよい。さらに、産業用イーサネット(登録商標)以外のフィールドネットワークを用いてもよい。たとえば、モーション制御を行わない場合であれば、DeviceNet、CompoNet/IP(登録商標)などを用いてもよい。本実施の形態に係る制御装置システムSYSでは、典型的に、本実施の形態においては、産業用イーサネット(登録商標)であるEtherCAT(登録商標)をフィールドネットワーク2として採用する場合の構成について例示する。
なお、制御装置1は、CPUユニット13にIOユニット14の機能やサーボモータドライバ3の機能を持たせることにより、そのような内蔵機能でまかなえる範囲については、IOユニット14やサーボモータドライバ3などを介さずにCPUユニット13が直接制御対象を制御する構成でもよい。
サーボモータドライバ3は、フィールドネットワーク2を介してCPUユニット13と接続されるとともに、CPUユニット13からの指令値に従ってサーボモータ4を駆動する。より具体的には、サーボモータドライバ3は、制御装置1から一定周期で、位置指令値、速度指令値、トルク指令値といった指令値を受ける。また、サーボモータドライバ3は、サーボモータ4の軸に接続されている位置センサ(ロータリーエンコーダ)やトルクセンサといった検出器から、位置、速度(典型的には、今回位置と前回位置との差から算出される)、トルクといったサーボモータ4の動作に係る実測値を取得する。そして、サーボモータドライバ3は、CPUユニット13からの指令値を目標値に設定し、実測値をフィードバック値として、フィードバック制御を行う。すなわち、サーボモータドライバ3は、実測値が目標値に近づくようにサーボモータ4を駆動するための電流を調整する。なお、サーボモータドライバ3は、サーボモータアンプと称されることもある。
また、図1には、サーボモータ4とサーボモータドライバ3とを組み合わせたシステム例を示すが、その他の構成、たとえば、パルスモータとパルスモータドライバとを組み合わせたシステムを採用することもできる。
図1に示す制御装置システムSYSのフィールドネットワーク2には、さらに、リモートIOターミナル5が接続されている。リモートIOターミナル5は、基本的には、IOユニット14と同様に、一般的な入出力処理に関する処理を行う。より具体的には、リモートIOターミナル5は、フィールドネットワーク2でのデータ伝送に係る処理を行うための通信カプラ52と、1つ以上のIOユニット53とを含む。これらのユニットは、リモートIOターミナルバス51を介して、データを互いに遣り取りできるように構成される。
制御装置サポート装置8については後述する。
<CPUユニットのハードウェア構成>
次に、図2を参照して、CPUユニット13のハードウェア構成について説明する。図2は、本発明の実施の形態に係るCPUユニット13のハードウェア構成を示す模式図である。図2を参照して、CPUユニット13は、マイクロプロセッサ100と、マイクロプロセッサ100のプロセッサコア140と、チップセット102と、メインメモリ104と、不揮発性メモリ106と、システムタイマ108と、通信コントローラ150と、システムバスコントローラ120と、フィールドネットワークコントローラ140と、USBコネクタ(不図示)とを含む。チップセット102と他のコンポーネントとの間は、各種のバスを介してそれぞれ結合されている。
マイクロプロセッサ100およびチップセット102は、典型的には、汎用的なコンピュータアーキテクチャに準じて構成される。すなわち、マイクロプロセッサ100は、チップセット102から内部クロックに従って順次供給される命令コードを解釈して実行する。チップセット102は、接続されている各種コンポーネントとの間で内部的なデータを遣り取りするとともに、マイクロプロセッサ100に必要な命令コードを生成する。さらに、チップセット102は、マイクロプロセッサ100での演算処理の実行の結果得られたデータなどをキャッシュする機能を有する。
CPUユニット13は、記憶手段として、メインメモリ104および不揮発性メモリ106を有する。
メインメモリ104は、揮発性の記憶領域(RAM)であり、CPUユニット13へ電源投入後にマイクロプロセッサ100で実行されるべき各種プログラムを保持する。また、メインメモリ104は、マイクロプロセッサ100による各種プログラムの実行時の作業用メモリとしても使用される。このようなメインメモリ104としては、DRAM(Dynamic Random Access Memory)やSRAM(Static Random Access Memory)といったデバイスが用いられる。
一方、不揮発性メモリ106は、リアルタイムOS(Operating System)、制御装置1のシステムプログラム、ユーザプログラム、モーション演算プログラム、システム設定パラメータといったデータを不揮発的に保持する。これらのプログラムやデータは、必要に応じて、マイクロプロセッサ100がアクセスできるようにメインメモリ104にコピーされる。このような不揮発性メモリ106としては、フラッシュメモリのような半導体メモリを用いることができる。あるいは、ハードディスクドライブのような磁気記録媒体や、DVD−RAM(Digital Versatile Disk Random Access Memory)のような光学記録媒体などを用いることもできる。
通信コントローラは、典型的には、FPGAやASIC等のハードウェアで構成され、チップセットを介して、メインメモリとのデータの送受信が可能に構成される。通信制御コントローラは、メインメモリとのデータの通信に用いられるメモリ領域を有し、後述するシステムバスコントローラやフィールドネットワークコントローラに対して、メインメモリから転送されたデータの転送を行う。また、システムバスコントローラ及びフィールドネットワークコントローラに対して、メインメモリから転送したデータを送信させる命令を発行する。
通信制御コントローラは、さらにシステムタイマ108を備える。システムタイマ108は、一定周期ごとに割り込み信号を発生してマイクロプロセッサ100に提供する。典型的には、ハードウェアの仕様によって、複数の異なる周期でそれぞれ割り込み信号を発生するように構成されるが、OS(Operating System)やBIOS(Basic Input Output System)などによって、任意の周期で割り込み信号を発生するように設定することもできる。このシステムタイマ108が発生する割り込み信号を利用して、後述するような制御サイクルごとの制御動作が実現される。
通信回路として、システムバスコントローラ120およびフィールドネットワークコントローラ140を有する。これらの通信回路は、出力データの送信および入力データの受信を行う。
なお、CPUユニット13自体にIOユニット14やサーボモータドライバ3の機能を持たせる場合は、制御装置システムバスコントローラ120による出力データの送信および入力データの受信は、それらの機能を担う部分を通信の相手方としてCPUユニット13の内部で行われる送信および受信となる。
通信コントローラ150は、制御装置システムバス11を介したデータの遣り取りを制御する。より具体的には、システムバスコントローラ120と、DMA(Dynamic Memory Access)制御回路122と、バッファ126とを含む。
バッファ126は、制御装置システムバス11を介して他のユニットへ出力されるデータ(以下「出力データ」または「第1出力データ」とも称す。)の送信バッファ、および、制御装置システムバス11を介して他のユニットから入力されるデータ(以下「入力データ」または「第1入力データ」とも称す。)の受信バッファとして機能する。なお、マイクロプロセッサ100による演算処理によって作成された第1出力データは、原始的にはメインメモリ104に格納される。そして、特定のユニットへ転送されるべき第1出力データは、メインメモリ104から読み出されて、バッファ126に一次的に保持される。また、他のユニットから転送された第1入力データは、バッファ126に一次的に保持された後、メインメモリ104に移される。
DMA制御回路122は、メインメモリ104からバッファ126への第1出力データの転送、および、バッファ126からメインメモリ104への第1入力データの転送を行う。
通信コントローラは、制御装置システムバス11に接続される他のユニットとの間で、バッファ126の第1出力データを送信する処理および第1入力データを受信してバッファ126に格納する処理を行う。典型的には、システムバス通信制御コントローラは、制御装置システムバス11における物理層およびデータリンク層の機能を提供する。
フィールドネットワークコントローラ140は、フィールドネットワーク2を介したデータの遣り取りを制御する。すなわち、フィールドネットワークコントローラ140は、用いられるフィールドネットワーク2の規格に従い、出力データの送信および入力データの受信を制御する。上述したように、本実施の形態においてはEtherCAT(登録商標)規格に従うフィールドネットワーク2が採用されるので、通常のイーサネット(登録商標)通信を行うためのハードウェアを含む、フィールドネットワークコントローラ140が用いられる。EtherCAT(登録商標)規格では、通常のイーサネット(登録商標)規格に従う通信プロトコルを実現する一般的なイーサネット(登録商標)コントローラを利用できる。但し、フィールドネットワーク2として採用される産業用イーサネット(登録商標)の種類によっては、通常の通信プロトコルとは異なる専用仕様の通信プロトコルに対応した特別仕様のイーサネット(登録商標)コントローラが用いられる。また、産業用イーサネット(登録商標)以外のフィールドネットワークを採用した場合には、当該規格に応じた専用のフィールドネットワークコントローラが用いられる。
バッファは、フィールドネットワーク2を介して他の装置などへ出力されるデータ(以下「出力データ」または「第2出力データ」と称す。)の送信バッファ、および、フィールドネットワーク2を介して他の装置などから入力されるデータ(以下「入力データ」または「第2入力データ」とも称す。)の受信バッファとして機能する。マイクロプロセッサ100による演算処理によって作成された第2出力データは、原始的にはメインメモリ104に格納される。そして、特定の装置へ転送されるべき第2出力データは、メインメモリ104から読み出されて、第2通信回路バッファ146に一次的に保持される。また、他の装置から転送された第2入力データは、バッファ146に一次的に保持された後、メインメモリ104に移される。
DMA制御回路142は、メインメモリ104からバッファへの第2出力データの転送、および、バッファからメインメモリ104への第2入力データの転送を行う。
フィールドネットワーク通信制御コントローラ144は、フィールドネットワーク2に接続される他の装置との間で、バッファの第2出力データを送信する処理および第2入力データを受信して第2通信回路バッファに格納する処理を行う。典型的には、フィールドネットワーク通信制御コントローラ144は、フィールドネットワーク2における物理層およびデータリンク層の機能を提供する。
USBコネクタは、制御装置サポート装置8とCPUユニット13とを接続するためのインターフェイスである。典型的には、制御装置サポート装置8から転送される、CPUユニット13のマイクロプロセッサ100で実行可能なプログラムなどは、USBコネクタ110を介して制御装置1に取込まれる。
<C.CPUユニットのソフトウェア構成>
次に、図3を参照して、本実施の形態に係る各種機能を提供するためのソフトウェア群について説明する。これらのソフトウェアに含まれる命令コードは、適切なタイミングで読み出され、CPUユニット13のマイクロプロセッサ100、プロセッサコア140によって実行される。
図3は、本発明の実施の形態に係るCPUユニット13で実行されるソフトウェア構成を示す模式図である。図3を参照して、CPUユニット13で実行されるソフトウェアとしては、リアルタイムOS200と、システムプログラム210と、ユーザプログラム236との3階層になっている。
リアルタイムOS200は、CPUユニット13のコンピュータアーキテクチャに応じて設計されており、マイクロプロセッサ100がシステムプログラム210およびユーザプログラム236を実行するための基本的な実行環境を提供する。
システムプログラム210は、制御装置1としての機能を提供するためのソフトウェア群である。具体的には、システムプログラム210は、スケジューラプログラム212と、出力処理プログラム214と、入力処理プログラム216と、シーケンス命令演算プログラム232と、モーション演算プログラム234と、その他のシステムプログラム220とを含む。なお、一般には出力処理プログラム214および入力処理プログラム216は、連続的(一体として)に実行されるので、これらのプログラムを、IO処理プログラム218と総称する場合もある。
ユーザプログラム236は、ユーザにおける制御目的に応じて作成される。すなわち、制御装置システムSYSを用いて制御する対象のライン(プロセス)などに応じて、任意に設計されるプログラムである。
後述するように、ユーザプログラム236は、シーケンス命令演算プログラム232およびモーション演算プログラム234と協働して、ユーザにおける制御目的を実現する。すなわち、ユーザプログラム236は、シーケンス命令演算プログラム232およびモーション演算プログラム234によって提供される命令、関数、機能モジュールなどを利用することで、プログラムされた動作を実現する。そのため、ユーザプログラム236、シーケンス命令演算プログラム232、およびモーション演算プログラム234を、制御プログラム230と総称する場合もある。
このように、CPUユニット13のマイクロプロセッサ100は、記憶手段に格納されたシステムプログラム210および制御プログラム230を実行する。
以下、各プログラムについてより詳細に説明する。ユーザプログラム236は、上述したように、ユーザにおける制御目的(たとえば、対象のラインやプロセス)に応じて作成される。ユーザプログラム236は、典型的には、CPUユニット13のマイクロプロセッサ100で実行可能なオブジェクトプログラム形式になっている。このユーザプログラム236は、制御装置サポート装置8などにおいて、ラダー言語などによって記述されたソースプログラムがコンパイルされることで生成される。そして、生成されたオブジェクトプログラム形式のユーザプログラム236は、制御装置サポート装置8から接続ケーブル10を介してCPUユニット13へ転送され、不揮発性メモリ106などに格納される。
スケジューラプログラム212は、出力処理プログラム214、入力処理プログラム216、および制御プログラム230について、各実行サイクルでの処理開始および処理中断後の処理再開を制御する。より具体的には、スケジューラプログラム212は、ユーザプログラム236およびモーション演算プログラム234の実行を制御する。
本実施の形態に係るCPUユニット13では、モーション演算プログラム234に適した一定周期の実行サイクル(制御サイクル)を処理全体の共通サイクルとして採用する。そのため、1つの制御サイクル内で、すべての処理を完了することは難しいので、実行すべき処理の優先度などに応じて、各制御サイクルにおいて実行を完了すべき処理と、複数の制御サイクルに亘って実行してもよい処理とが区分される。スケジューラプログラム212は、これらの区分された処理の実行順序などを管理する。より具体的には、スケジューラプログラム212は、各制御サイクル期間内において、より高い優先度が与えられているプログラムほど先に実行する。
出力処理プログラム214は、ユーザプログラム236(制御プログラム230)の実行によって生成された出力データを通信コントローラへ転送するのに適した形式に再配置する。システムバスコントローラ120またはフィールドネットワークコントローラ140が、マイクロプロセッサ100からの、送信を実行するための指示を必要とする場合は、出力処理プログラム214がそのような指示を発行する。
入力処理プログラム216は、制御装置システムバスコントローラ120および/またはフィールドネットワークコントローラ140によって受信された入力データを、制御プログラム230が使用するのに適した形式に再配置する。
シーケンス命令演算プログラム232は、ユーザプログラム236で使用されるある種のシーケンス命令が実行されるときに呼び出されて、その命令の内容を実現するために実行されるプログラムである。
モーション演算プログラム234は、ユーザプログラム236による指示に従って実行され、サーボモータドライバ3やパルスモータドライバといったモータドライバに対して出力する指令値を実行されるごとに算出するプログラムである。
その他のシステムプログラム220は、図3に個別に示したプログラム以外の、制御装置1の各種機能を実現するためのプログラム群をまとめて示したものである。例えば機械の制御制御装置との通信や外部の機器からの要求からの処理、自己診断処理をマイクロプロセッサに実行させるプログラムである。また外部記憶媒体にメインメモリのデータを転送させる処理や外部記憶媒体からデータを読み出す処理も実行その他システムプログラムに含まれる。
リアルタイムOS200は、複数のプログラムを時間の経過に従い切り替えて実行するための環境を提供する。本実施の形態に係る制御装置1においては、CPUユニット13のプログラム実行によって生成された出力データを他のユニットまたは他の装置へ出力(送信)するためのイベント(割り込み)として、制御サイクル開始の割り込みが初期設定される。リアルタイムOS200は、制御サイクル開始の割り込みが発生すると、マイクロプロセッサ100での実行対象を、割り込み発生時点で実行中のプログラムからスケジューラプログラム212に切り替える。なお、リアルタイムOS200は、スケジューラプログラム212およびスケジューラプログラム212がその実行を制御するプログラムが何ら実行されていない場合に、その他のシステムプログラム210に含まれているプログラムを実行する。このようなプログラムとしては、たとえば、CPUユニット13と制御装置サポート装置8との間の接続ケーブル10(USB)などを介した通信処理に関するものが含まれる。
なお、制御プログラム230およびスケジューラプログラム212は、記憶手段であるメインメモリ104および不揮発性メモリ106に格納される。
<サポート装置のハードウェア構成>
次に、制御装置1で実行されるプログラムの作成および制御装置1のメンテナンスなどを行うための制御装置8について説明する。
図4は、本発明の実施の形態に係る制御装置8のハードウェア構成を示す模式図である。図4を参照して、制御装置8は、典型的には、汎用のコンピュータで構成される。なお、メンテナンス性の観点からは、可搬性に優れたノート型のパーソナルコンピュータが好ましい。
図4を参照して、制御装置8は、OSを含む各種プログラムを実行するCPU81と、BIOSや各種データを格納するROM(Read Only Memory)82と、CPU81でのプログラムの実行に必要なデータを格納するための作業領域を提供するメモリRAM83と、CPU81で実行されるプログラムなどを不揮発的に格納するハードディスク(HDD)84とを含む。CPU81が制御装置8の演算部に相当し、ROM82、RAM83およびハードディスク84が制御装置8の記憶部に相当する。
制御装置8は、さらに、ユーザからの操作を受付けるキーボード85およびマウス86と、情報をユーザに提示するためのモニタ87とを含む。さらに、制御装置8は、制御装置1(CPUユニット13)などと通信するための通信インターフェイス(IF)89を含む。
後述するように、制御装置8で実行される各種プログラムは、CDROM9に格納されて流通する。このCD−ROM9に格納されたプログラムは、CDROM(Compact Disk-Read Only Memory)ドライブ88によって読取られ、ハードディスク(HDD)84などへ格納される。あるいは、上位のホストコンピュータなどからネットワークを通じてプログラムをダウンロードするように構成してもよい。
<制御プログラム>
本実施の形態では、制御プログラムは、IO処理プログラム、ユーザプログラム、ユーザプログラムの実行に伴って実行させる、シーケンス演算プログラム、モーション演算プログラムを含む、一連の動作が実行される単位として取り扱う。
並列実行されるプログラムについてプログラミングすることは、実行開始のタイミングや実行終了、データのコピー処理などのタイミングを考慮する必要がありユーザによって負担となる。
本実施形態では、制御プログラムごとに実行させる周期、実行される優先度、より短い周期での実行が可能なように、複数の制御プログラムごとに実行開始のタイミング、制約条件を設定している。図は、制御装置で実行される制御プログラムの種類を示している。スケジューラプログラムは制御プログラムの実行優先度、実行周期にしたがって、マイクロプロセッサに制御プログラムを実行させる。
制御プログラム1は、最も高優先で実行されるプログラムであり出力処理プログラム1、入力処理プログラム1の実行を含み出力データの生成、入力データの取り込み、割り当てられたユーザプログラム1の実行、モーション演算プログラム1の実行、モータへの指令値の算出をこの順序で実行する。
制御プログラム2は、制御プログラム1に次いで優先的に実行させる制御プログラムであり、出力処理プログラム2、入力処理プログラム2を含み、出力データの生成、入力データの取り込み、割り当てられたユーザプログラム2の実行、モーションプログラム2の実行をこの順序で実行する。
制御プログラム3は、定周期で実行させるプログラムであり、上述の制御プログラム1で実行させる出力データや入力データを読み込むことを前提とする制御プログラムである。具体的には、制御プログラム1のIOリフレッシュで取り込んだ入力データの受け渡しを受け、設定された周期毎に出力データを生成する制御プログラムである。
制御プログラム3は、制御プログラム1の実行周期を短縮するため、制御プログラム1に含まれる、やや長周期で実行する場合もある制御プログラムを割り当てるのに適したプログラムである。制御プログラム4は、ユーザプログラムのみで構成されるプログラムである。高速な制御演算には関係しない、通信処理やバックアップ処理などを記述するのに適したプログラムである。
次にコントローラサポート装置を用いた制御装置におけるプログラミングの手順を示す。図5は、制御装置における制御装置の設定手順の一例を示す。
STEP1において、フィールドネットワークやシステムバスを介して接続される機器を特定する。具体的にはフィールドネットワーク乃至はシステムバスに接続されている機器について通信を行うための情報を設定する。図示しないが、フィールドネットワーク又はシステムバスを介して接続されている機器と通信を行いフィールドネットワークやシステムバスを介して接続されている機器、接続順序などの情報を自動的に取得しても良い。
STEP2において、ユーザはコントローラサポート装置を用いて、上述したように制御目的に合わせてユーザプログラムを作成する。STEP1で登録した、フィールドネットワーク乃至はシステムバスに接続されている機器から入力されるデータを用いて、シーケンス演算、モーション演算を実行し、出力データを生成するプログラムを作成する。このユーザプログラムは、複数のプログラムモジュールに分割されて作成されても良い。
STEP3において、ユーザは制御プログラムの設定を行う。ユーザの制御目的に合わせて、制御プログラムを実行する周期を設定する。
STEP4において、STEP1で設定したネットワークを介して接続される機器それぞれについて、IOリフレッシュを行う制御プログラムを登録する。図6は、制御プログラムの設定を行う画面例を示す。フィールドネットワーク乃至はシステムバスに接続されている機器それぞれについて、IOリフレッシュを行う制御プログラムを登録する。制御対象機器が一覧で表示され、ユニット名称とともに表示される。それぞれについてIOリフレッシュを行う制御プログラムをプルダウン形式でユーザに選択させる。
STEP5において、作成したユーザザプログラムを制御プログラムに割り当てる。
図8は、制御プログラムへの割り当てのイメージを示す。図7では、制御プログラムそれぞれについて、作成したユーザプログラム(Program0-Program6)を制御プログラムに割り当てる。複数のユーザプログラムを制御プログラムに割り当てる場合には、ユーザプログラムの実行順序を登録させる。図7の例では、制御プログラム1にユーザプログラムProgram0、Program2が割り当てされている。制御プログラム2には、ユーザプログラムProgram4、Program5、Program6が割り当てられている。制御プログラム3には、Program1が割り当てされている。
上述の操作によって、制御プログラム毎に、実行される周期、制御プログラムに含まれるIO制御プログラムにてデータ交換を行う機器を示す設定パラメータ、実行されるユーザプログラムを含む制御プログラムが生成される。制御装置のスケジューラプログラムは、転送された設定パラメータを参照し、制御プログラムの実行周期などを参照し、プログラムの実行開始や終了のタイミングを制御する。
また、本実施形態では制御プログラムの実行周期は、フィールドネットワーク乃至はシステムバスを介して外部の機器と通信(IOリフレッシュ)を行う周期となるため、設定パラメータに基づいて、通信プログラムは通信周期および当該周期にてIOリフレッシュを行う対象と機器を特定する。
次に図8を用いて、モーション演算プログラムを含む複数の制御プログラムでモータを制御する実例に関して説明する。図6に示す物理構成では、軸1(モータ1以下軸1とも称する)と軸2(モータ2、以下軸2とも称する)と軸3(モータ3、以下軸3とも称する)で構成される。軸1と軸2、軸3を同期させて制御する場合、軸1の指令値乃至はフィードバック値を参照して、軸2、軸3の制御指令値を計算することで軸2、軸3を制御する。例えば軸1の回転に対して、所定の比率で軸2、軸3の制御指令値を与えることにより、軸1に対するギア動作を実現することができる。これは主軸となる軸1の現在値乃至は、従軸のフィードバック値を参照し、従軸となる軸2、軸3への制御指令値を与えることで実現できる。
この軸1を主軸として、軸2、軸3を従軸としたギア動作を複数のモーション演算プログラムを含む制御プログラムで実現する場合を考える。後述するとおり、制御プログラム1では軸1、軸2に関する変数の値をIO制御プログラムを実行することにより、取得する。モーション演算プログラム1の命令に従い、取得した入力データを参照し、軸1の現在値乃至は指令値に基づいて軸2の指令値を算出して、出力する。これにより軸1と軸2のギア動作を実現する。
制御プログラム2では、軸1の状態を示すパラメータを制御プログラム1から転送し、制御装置上で仮想的に扱う、軸4に指令値として出力し、軸4を主軸として軸3の指令値を行う。
このように構成することにより、制御プログラム間で軸に関数変数の受け渡しができれば、制御プログラム1で制御する軸1と制御プログラム2で制御する軸3を同期させることが可能となる。
<実施の形態1>
図9は制御プログラム1と制御プログラム2を定周期で複数のコアで実行される例を示す。制御プログラム1と及び制御プログラム2はそれぞれ、IO処理プログラム1、IO処理プログラム2、ユーザプログラム1、ユーザプログラム2、モーション演算プログラム1、モーション演算プログラム2を含む。
次にマルチコアプロセッサを用いた、制御プログラム1、2の実行の開始のタイミングに関して説明する。図9は、制御プログラム1の実行のタイミングを示す図である。スケジューラプログラムは、所定の時刻の到来を検出すると、制御プログラム1、制御プログラム2の実行を開始させる。
図中に示す、制御プログラム1のIOはIO制御プログラムの命令に従った動作を示す。プロセッサのコア1はIO制御プログラム1の命令に従い、出力データの送信、入力データの取り込みを行う。具体的には、マイクロプロセッサのコア1は、IO制御プログラム1の出力処理プログラムの命令に従い、制御プログラム1に関連付けされた外部機器への出力データ1をメインメモリ上の通信バッファから通信コントローラ150のバッファメモリへ転送する処理を行う。また入力処理プログラムの命令に従い、通信コントローラから転送された通信バッファに格納された入力データ1をユーザプログラム1の作業領域へ転送する。
図中に示す、制御プログラム1のUPGは、ユーザプログラム1の命令に従った動作を示す。ユーザプログラム1の命令に従い、マイクロプロセッサのコア1は、ユーザプログラム1の作業領域に格納された入力データを用いてシーケンス演算を行い、出力データを通信バッファへ格納する処理を行うと共に、モーション演算プログラム1が演算する領域へ格納する。
図中に示す、制御プログラム1のMCは、モーション演算プログラム1の命令に従った動作を示す。マイクロプロセッサのコア1は、制御プログラム1の実行周期に対するモータへの指令値を演算し、出力データを算出し、出力データを通信コントローラへ転送するためのバッファへ格納する。
次に制御プログラム2の動作について説明する。図中に示す、制御プログラム2のIOはIO制御プログラム2の命令に従った動作を示す。プロセッサのコア2はIO制御プログラム2の命令に従い、出力データの送信、入力データの取り込みを行う。
具体的には、マイクロプロセッサのコア2は、IO制御プログラム2の出力処理プログラム2の命令に従い、制御プログラム2に関連付けされた外部機器への出力データをメインメモリ上の通信バッファから通信コントローラ150のバッファメモリへ転送する処理を行う。また入力処理プログラム2の命令に従い、通信コントローラから転送された通信バッファに格納された入力データをユーザプログラム2の作業領域へ転送する。
図中に示す、制御プログラム2のUPGは、ユーザプログラム2の命令に従った動作を示す。ユーザプログラム2の命令に従い、マイクロプロセッサのコア2は、ユーザプログラム2の作業領域に格納された入力データを用いてシーケンス演算を行い、出力データを通信バッファへ格納する処理を行うと共に、モーション演算プログラム2が演算する領域へ格納する。
図中に示す、制御プログラム2のMCは、モーション演算プログラム2の命令に従った動作を示す。マイクロプロセッサのコア2は、制御プログラム2の実行周期に対するモータへの指令値を演算し、出力データを算出し、出力データを通信コントローラへ転送するためのバッファへ格納する。
制御プログラム2に関して、IO制御プログラム2、ユーザプログラム2、モーション演算プログラム2を周期的に実行する。
<制御プログラム間のデータの受け渡し>
制御プログラムの間でデータの送受信を実行したい場合は、制御プログラム中に軸変数受け渡し命令を記述する。変数受け渡し命令では、他の制御プログラムで用いられている軸変数について、受信をしたい変数について定義される。この例では制御プログラム2に軸変数受け渡し命令が記述されている。
図9の例では、制御プログラム2のユーザプログラム2の命令に従って、軸変数受け渡し命令が起動される。
軸変数受け渡し命令が起動されると、システムプログラムが制御プログラムが実行開始されるタイミングが揃ったタイミングの1つ前周期の制御プログラム1の実行完了後、軸変数受け渡し命令で定義された変数について、制御プログラム2のバッファ領域へコピーする処理を実行させる。
図9では、制御プログラム2を制御プログラム1の実行周期の3倍の周期で並列に実行する例を示している。ここでは制御プログラム1の周期の3回に一度制御プログラム2と実行開始のタイミングが揃う。図中の矢印で示しているとおり、軸変数受け渡し命令で定義された軸変数について、制御プログラム1の実行が完了後、制御プログラム2のバッファ領域へコピーする処理を実行させる。
図10は、軸変数の受け渡しのタイミングを示した例である。図中のIO、UPG、MCは図9と同様であるため繰り返さない。図中に(A)で示しているとおり、制御プログラム1と制御プログラム2の実行開始のタイミングが揃う1つ前の制御プログラム1の軸変数が制御プログラム2に受け渡される。図中(B)で示しているとおり、制御プログラム1の実行終了のタイミング後で、制御プログラム2のユーザプログラム2の実行が開始されるが、軸変数を受け渡す処理は実行しない。
これにより、必ず制御周期の開始タイミングが揃う周期の1つ前の周期の軸変数を受け渡すことができるため、制御プログラム1、制御プログラム2の実行状況に影響されず、所定の周期で演算を実行することができる。
218 IO処理プログラム
234 モーション演算プログラム
236 ユーザプログラム
214 出力処理プログラム
230 制御プログラム
1、8 制御装置
11 制御装置システムバス
216 入力処理プログラム
14、53 IOユニット
122、142 DMA制御回路
210、220 システムプログラム

Claims (1)

  1. 複数制御プログラムを所定の周期で繰り返し実行することによって制御対象を制御する、制御装置であって、
    マルチコアプロセッサと、
    前記制御プログラム、システムプログラム、スケジューラプログラムの格納に用いられるメモリと、を備え、
    前記複数の制御プログラムは、
    実行周期1で周期的に実行させる、モータに対する制御指令値を演算するモーション演算プログラム1を含む、制御プログラム1と、
    実行周期2で周期的に実行される、モータに対する制御指令値を演算するモーション演算プログラム2を含む制御プログラム2とを含み、
    前記スケジューラプログラムは、前記制御プログラム1および前記制御プログラム2を並行して、マルチコアプロセッサに実行を開始させる命令を含み、
    前記システムプログラムは、前記制御プログラム1の実行が完了した時点で、前記制御プログラム1が演算に用いた前記モータの制御に関する変数を、前記制御プログラム2のバッファメモリに格納させる命令と、
    前記制御プログラム2が実行を開始するタイミングで、前記制御プログラム2のバッファメモリから読み出し、前記制御プログラムの作業領域へコピーさせる命令とを含み、
    前記制御プログラムの実行の周期に対して、予め定められたタイミングで前記制御プログラム間のデータの受け渡しを実行させる、制御装置。
JP2015074631A 2015-03-31 2015-03-31 制御装置 Pending JP2016194831A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015074631A JP2016194831A (ja) 2015-03-31 2015-03-31 制御装置
CN201510813069.0A CN106020010A (zh) 2015-03-31 2015-11-20 控制装置
CN201910758697.1A CN110456707B (zh) 2015-03-31 2015-11-20 控制装置
US14/951,620 US10579031B2 (en) 2015-03-31 2015-11-25 Controller
EP15196273.5A EP3086230A1 (en) 2015-03-31 2015-11-25 Controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015074631A JP2016194831A (ja) 2015-03-31 2015-03-31 制御装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019073572A Division JP6729746B2 (ja) 2019-04-08 2019-04-08 制御装置

Publications (1)

Publication Number Publication Date
JP2016194831A true JP2016194831A (ja) 2016-11-17

Family

ID=55066273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015074631A Pending JP2016194831A (ja) 2015-03-31 2015-03-31 制御装置

Country Status (4)

Country Link
US (1) US10579031B2 (ja)
EP (1) EP3086230A1 (ja)
JP (1) JP2016194831A (ja)
CN (2) CN110456707B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3462255A1 (en) 2017-09-29 2019-04-03 Omron Corporation Synchronization of control programs
JP2020198674A (ja) * 2019-05-31 2020-12-10 ファナック株式会社 スレーブユニット、及びサーボ駆動システム

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6903275B2 (ja) * 2017-09-14 2021-07-14 オムロン株式会社 制御装置および制御方法
JP2019153201A (ja) * 2018-03-06 2019-09-12 株式会社東芝 モータ制御システム
JP7172397B2 (ja) * 2018-10-02 2022-11-16 オムロン株式会社 制御システム、サポート装置およびプログラム
JP7091986B2 (ja) * 2018-10-05 2022-06-28 オムロン株式会社 制御システム、制御方法、および開発支援プログラム
JP6761158B1 (ja) * 2019-12-16 2020-09-23 株式会社安川電機 プログラム作成装置、プログラム作成方法、及びプログラム
WO2023174550A1 (en) * 2022-03-18 2023-09-21 Telefonaktiebolaget Lm Ericsson (Publ) Methods, computing nodes and system for controlling a physical entity

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012194666A (ja) * 2011-03-15 2012-10-11 Omron Corp Plcのcpuユニット、plc用のシステムプログラムおよびplc用のシステムプログラムを格納した記録媒体

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5765000A (en) * 1994-12-29 1998-06-09 Siemens Energy & Automation, Inc. Dynamic user interrupt scheme in a programmable logic controller
US6377012B1 (en) 1998-12-03 2002-04-23 Mitsubishi Denki Kabushiki Kaisha Servo system controller
JP2003111151A (ja) * 2001-09-27 2003-04-11 Fuji Electric Co Ltd 遠隔監視制御用通信アダプタ及び遠隔監視制御方法
JP5516728B2 (ja) * 2010-06-10 2014-06-11 富士通株式会社 マルチコアプロセッサシステム、制御プログラム、および制御方法
JP4877423B1 (ja) * 2011-03-15 2012-02-15 オムロン株式会社 Plcのcpuユニット、plc用システムプログラムおよびplc用システムプログラムを格納した記録媒体
US8504176B2 (en) * 2011-03-15 2013-08-06 Omron Corporation CPU unit of PLC, system program for PLC, and recording medium storing system program for PLC
US8706262B2 (en) * 2011-03-15 2014-04-22 Omron Corporation CPU unit of PLC, system program for PLC, and recording medium storing system program for PLC
JP4752983B1 (ja) * 2011-03-15 2011-08-17 オムロン株式会社 Plcのcpuユニット、plc用のシステムプログラムおよびplc用のシステムプログラムを格納した記録媒体
JP4894961B1 (ja) * 2011-03-15 2012-03-14 オムロン株式会社 Plcのcpuユニット、plc用システムプログラムおよびplc用システムプログラムを格納した記録媒体
US8977534B2 (en) * 2011-03-15 2015-03-10 Omron Corporation Controller support apparatus, controller support program executed on the apparatus, storage medium storing the program, and method of estimating execution time of control program
JP4752984B1 (ja) * 2011-03-15 2011-08-17 オムロン株式会社 Plcのcpuユニット、plc用のシステムプログラムおよびplc用のシステムプログラムを格納した記録媒体
JP4973792B1 (ja) * 2011-03-15 2012-07-11 オムロン株式会社 演算ユニット、出力制御方法、およびプログラム
JP5099251B1 (ja) 2011-07-15 2012-12-19 オムロン株式会社 Plcのcpuユニット、plc用のシステムプログラム、plc用のシステムプログラムを格納した記録媒体、plcシステム、plcサポート装置、plcサポートプログラム、および、plcサポートプログラムを格納した記録媒体

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012194666A (ja) * 2011-03-15 2012-10-11 Omron Corp Plcのcpuユニット、plc用のシステムプログラムおよびplc用のシステムプログラムを格納した記録媒体

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3462255A1 (en) 2017-09-29 2019-04-03 Omron Corporation Synchronization of control programs
US10908577B2 (en) 2017-09-29 2021-02-02 Omron Corporation Control device
JP2020198674A (ja) * 2019-05-31 2020-12-10 ファナック株式会社 スレーブユニット、及びサーボ駆動システム
JP7244364B2 (ja) 2019-05-31 2023-03-22 ファナック株式会社 スレーブユニット、及びサーボ駆動システム

Also Published As

Publication number Publication date
CN110456707A (zh) 2019-11-15
CN106020010A (zh) 2016-10-12
EP3086230A1 (en) 2016-10-26
CN110456707B (zh) 2023-05-23
US10579031B2 (en) 2020-03-03
US20160291556A1 (en) 2016-10-06

Similar Documents

Publication Publication Date Title
JP6540166B2 (ja) 制御装置
JP6488830B2 (ja) 制御装置
JP4894961B1 (ja) Plcのcpuユニット、plc用システムプログラムおよびplc用システムプログラムを格納した記録媒体
JP4807475B1 (ja) 演算ユニット、出力制御方法、およびプログラム
JP2016194831A (ja) 制御装置
JP6409557B2 (ja) 制御装置、コントローラ・システム、出力制御方法、およびプログラム
JP4752984B1 (ja) Plcのcpuユニット、plc用のシステムプログラムおよびplc用のシステムプログラムを格納した記録媒体
JP4957853B1 (ja) Plcのcpuユニット、plc用のシステムプログラムおよびplc用のシステムプログラムを格納した記録媒体
JP6729746B2 (ja) 制御装置
US8504176B2 (en) CPU unit of PLC, system program for PLC, and recording medium storing system program for PLC
JP6299064B2 (ja) 制御装置、制御方法、およびプログラム
JP6828482B2 (ja) 制御システム、およびパルス出力装置
WO2013145940A1 (ja) 情報処理装置、情報処理方法、およびプログラム
US9568905B2 (en) CPU of PLC, system program for PLC, and recording medium storing system program for PLC
CN111095138A (zh) 控制装置、控制装置的控制方法、信息处理程序及记录介质
JP2012194955A (ja) 支援装置、表示制御方法、およびプログラム
JP2020071520A (ja) コントローラおよびコントローラの備える通信制御部の制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180717

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190108