Nothing Special   »   [go: up one dir, main page]

JP2014116478A - 半導体モジュール及び半導体モジュールの製造方法並びに電力変換装置 - Google Patents

半導体モジュール及び半導体モジュールの製造方法並びに電力変換装置 Download PDF

Info

Publication number
JP2014116478A
JP2014116478A JP2012269912A JP2012269912A JP2014116478A JP 2014116478 A JP2014116478 A JP 2014116478A JP 2012269912 A JP2012269912 A JP 2012269912A JP 2012269912 A JP2012269912 A JP 2012269912A JP 2014116478 A JP2014116478 A JP 2014116478A
Authority
JP
Japan
Prior art keywords
electrode
internal electrode
semiconductor module
semiconductor
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012269912A
Other languages
English (en)
Inventor
Shinichi Yamada
真一 山田
Tetsuya Nishiguchi
哲也 西口
Tsuyoshi Noyori
剛示 野寄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp, Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Corp
Priority to JP2012269912A priority Critical patent/JP2014116478A/ja
Publication of JP2014116478A publication Critical patent/JP2014116478A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】半導体モジュールを構成する各部材に作用させる圧接力に対する、半導体モジュールを構成する各部材の熱膨張の影響を低減する。
【解決手段】スイッチング素子２、ダイオード３、ソース電極４、ドレイン電極５及び筐体６を備える半導体モジュール１である。ソース電極４は、ソース内部電極４ａとソース外部電極４ｂとを有する。ソース内部電極４ａとソース外部電極４ｂを離間して設け、このソース内部電極４ａとソース外部電極４ｂとの間に接続導体１３を設ける。接続導体１３は、ソース内部電極４ａやソース外部電極４ｂと同じ材料からなる導体若しくはソース内部電極４ａやソース外部電極４ｂと同程度の熱膨張率を有する導体であり、ワイヤ状やリボン状に形成される。接続導体１３とソース内部電極４ａとの接合（または接続導体１３とソース外部電極４ｂとの接合）は、超音波接合や抵抗溶接などで行う。
【選択図】図１

Description

本発明は、圧接により半導体素子の電極層と電極とを電気的に接続する半導体モジュール及びこの半導体モジュールの製造方法並びに当該半導体モジュールを用いた電力変換装置に関する。
近年、産業用・車両用システム、変電設備やインバータなどの電力変換装置の分野に用いられる絶縁形パワー半導体モジュールに対して、高耐圧、大容量のＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）の適用が行われている。このＩＧＢＴモジュールに代表される「絶縁形パワー半導体モジュール」若しくは「Isolated power semiconductor devices」は、それぞれＪＥＣ−２４０７−２００７、ＩＥＣ６０７４７−１５にて規格が制定されている。
一般的な絶縁形パワー半導体モジュールにおいて、ＩＧＢＴやダイオードなどの半導体素子は、半導体素子の下面に設けられた電極層を介してＤＢＣ（Direct Bond Copper）基板の銅回路箔上にはんだ付けされる（例えば、非特許文献１）。ＤＢＣ基板は、セラミックスなどの絶縁板に銅回路箔を直接接合したものである。
半導体素子の上面に設けられる電極層には、超音波ボンディングなどの方法によりアルミワイヤが接続される。このアルミワイヤは、例えば、ＤＢＣ基板上の銅回路箔に結線される。そして、ＤＢＣ基板の銅回路箔から外部へ接続するための銅端子（リードフレームやブスバー）は、銅回路箔とはんだ付けや超音波ボンディングにより接続される。さらに、この周りは（スーパー）エンジニアリングプラスチックのケースで囲まれ、その中を電気絶縁のためのシリコーンゲルが充填される。
はんだを用いた絶縁形パワー半導体モジュールでは、ＲｏＨＳ（Restriction of Hazardous Substances）に対応するためのはんだの鉛フリー化や温度サイクル、パワーサイクルを繰り返した場合の信頼性の向上などの課題がある。
はんだの鉛フリー化の課題に対しては、鉛フリーのはんだ材料として、金属系高温はんだ（Ｂｉ，Ｚｎ，Ａｕ）、化合物系高温はんだ（Ｓｎ−Ａｇ系、Ｓｎ−Ｃｕ系）、低温焼結金属（Ａｇナノペースト）などが提案されている。また、はんだを用いない半導体モジュール構造として平型圧接構造パッケージが提案されている（例えば、非特許文献１、２)。
平型圧接構造パッケージは、圧接により半導体素子の電極層とコンタクト端子との電気的接続や、半導体素子の電極層と基板との電気的接続が行われる。一般的な平型圧接構造パッケージは、半導体素子の端部に半導体素子及びコンタクト端子の位置決めをするガイドが設けられる。そして、半導体素子の上面電極層がコンタクト端子に接触した状態で半導体素子がＭｏなどの基板上に設けられる。つまり、コンタクト端子と基板とが半導体素子を挟圧した状態で半導体モジュール内に設けられる。
平型圧接構造パッケージは、平型構造であることから半導体素子を両面から冷却することができる。このため、一般的に平型圧接構造パッケージの両端をヒートシンクで圧接することで、平型圧接構造パッケージの両面を冷却するとともに、そのヒートシンクを導電部材として用いる。さらに、平型圧接構造パッケージは、圧接により半導体素子と電極端子などを接続するので、はんだを用いることなく半導体素子が電気的、熱的に外部と接続される。
ヒートシンクと平型圧接構造パッケージの圧接は、主にユーザが実施する。平型圧接構造パッケージでは、平型圧接構造パッケージ上下のヒートシンクを電気的に絶縁したり、板バネで平型圧接構造パッケージを圧接するときに設計された圧接力が平型圧接構造パッケージの電極ポストに均等にかかるようにしたりする必要がある。これらにはノウハウがあり、圧接が不良であった場合は半導体素子の破壊の原因となるおそれがある。また、平型圧接構造の半導体モジュールは、回路を構成するのに、このヒートシンクや圧接のための板バネが小型化の妨げとなるなど、使いこなすのには熟練が要求される。このような理由により、平型圧接構造パッケージは限られた装置への適用となり、代わりに使い勝手の良い従来型の絶縁形パワー半導体モジュールが広く使われている。
温度サイクル、パワーサイクルに対する信頼性の向上の課題に対しては、半導体モジュールを構成する各部材（半導体、金属、セラミックスなど）の熱膨張の違いにより生じる課題を解決する必要がある。例えば、ＤＢＣ基板と銅ベースとをはんだで接合した場合や、ＤＢＣ基板と銅端子間をはんだで接合した場合、セラミックスと銅との熱膨張係数の差によって、はんだにせん断応力が働き、はんだに亀裂が生じるおそれがある。その結果、ＤＢＣ基板と銅ベース（または銅端子）との間の熱抵抗が増大したり、銅ベース（または銅端子）が剥離したりするおそれが生じる。同様の理由により、半導体素子とＤＢＣ基板をはんだで接合した場合も、はんだに亀裂が生じるおそれがある。また、半導体モジュールの使用条件によっては、半導体素子上のアルミワイヤの接続部でも、半導体素子とアルミニウムの熱膨張率の差で応力が発生し、アルミワイヤが疲労切断するおそれがある。
年々半導体モジュールの電力密度が増加し、半導体モジュール内部の接合温度が上昇している。その結果、はんだのせん断応力やアルミワイヤにかかる応力が大きくなってきている。そこで、熱膨張の影響が半導体モジュールの設計寿命に至るまでの期間に顕在化しないようにする必要がある。ＳｉＣ半導体やＧａＮ半導体のような高温で使用することができるワイドギャップ半導体素子の出現により、さらに熱膨張の低減が要求されている。また、ＳｉＣ半導体やＧａＮ半導体などの高温で使用可能な半導体素子の性能を活かすためにも、半導体モジュールにおいて温度サイクル、パワーサイクルなどの信頼性を向上することが求められている。
そこで、半導体モジュールの高信頼性、環境性、利便性を同時に実現するために、はんだ接合、あるいはワイヤーボンドを用いず、かつ両面冷却が容易に実現可能であり、放熱性の面で有利な圧接型絶縁形パワーモジュールが再び脚光を浴びてきた。
図３に示すように、圧接型絶縁形パワー半導体モジュール２２では、半導体モジュール２２の外周部にスプリングあるいはボルト、ねじなどの締結部材１９を設け、これら締結部材１９で冷却器１６，１８を締結して均一な圧接応力をスイッチング素子２やダイオード３に作用させる。
主電極であるソース電極２３は、スイッチング素子２の表面に形成されたソース電極層８及びダイオード３の表面に形成されたアノード層１１に設けられる。同様に、主電極であるドレイン電極２４は、スイッチング素子２の表面に形成されたドレイン電極層７及びダイオード３の表面に形成されたカソード層１２に設けられる。ソース電極２３やドレイン電極２４は、これら電極層７，８，１１，１２に直接あるいはモリブデン（Ｍｏ）などの応力緩和部材１４を介して設けられる。ソース電極２３やドレイン電極２４は、冷却器１６，１８間に設けられる筐体２５を貫通して設けられ、半導体モジュール２２の外部の回路と接続される。そして、冷却器１６，１８間を締結部材１９で締結することで、ソース電極２３やドレイン電極２４が、スイッチング素子２（及びダイオード３）方向に圧接される。
信号電極であるゲート電極２６は、スイッチング素子２の表面に形成されたゲート電極層１０に設けられ、スイッチング素子２方向に圧接される。ゲート電極２６は、筐体２５を貫通して設けられ、半導体モジュール２２の外部の回路と接続される。
圧接型の半導体モジュール２２は、ワイヤーボンド及びはんだを用いずにスイッチング素子２やダイオード３の電極層とソース電極２３やドレイン電極２４とを電気的に接続する。その結果、半導体モジュール２２は、半導体モジュールの寿命を決定する要因となるおそれのあるワイヤーボンド、はんだ接合を用いることなくスイッチング素子２とソース電極２３（またはドレイン電極２４）などの電気的接続を行うことができるので、半導体モジュール２２の設計寿命を向上させることができる。
実開平６−６２５４９号公報 特開平４−３０６８５５号公報
電気学会高性能高機能パワーデバイス・パワーＩＣ調査専門委員会、「パワーデバイス・パワーＩＣハンドブック」、コロナ社、１９９６年７月、ｐ２８９、ｐ３３６ 森睦宏，関康和、「大容量ＩＧＢＴの最近の進歩」、電気学会誌、社団法人電気学会、１９９８年５月、Ｖｏｌ．１１８（５）、ｐｐ．２７４−２７７
半導体モジュール２２において、ソース電極２３、ドレイン電極２４及びゲート電極２６は、筐体２５を貫通して半導体モジュール２２の外部に取り出される。したがって、半導体モジュール２２を気密封止する場合は、例えば、ろう付けや高温接着剤などの封止材１７で筐体２５と電極２３，２４，２６との間が封止される。つまり、筐体２５と電極２３，２４，２６とは一体に固定される。
ソース電極２３やドレイン電極２４が筐体２５の同一面に固定される構造の場合、セラミックスで形成された筐体２５の熱膨張率（例えば、アルミナでは７ｐｐｍ／℃）とソース電極２３やドレイン電極２４の熱膨張率（例えば、銅では１７ｐｐｍ／℃）の差から、ソース電極２３やドレイン電極２４が固定されている側から遠ざかるに従い横方向の応力が強くなり、スイッチング素子２やダイオード３にかかる圧接力が半導体モジュール２２の温度変化により不均一となるおそれがある。
また、図４に示す半導体モジュール２７ように、ソース電極２３とドレイン電極２４とが対面する筐体２５に各々固定される構造の場合、セラミックスで形成された筐体２５とソース電極２３やドレイン電極２４の熱膨張率の差から、圧接されているスイッチング素子２やダイオード３の上下で、互い違いの応力が加えられることとなり、スイッチング素子２やダイオード３にかかる圧接力が半導体モジュール２７の温度変化により不均一となるおそれがある。
また、セラミックスで形成された筐体２５の熱膨張率とソース電極２３やドレイン電極２４の熱膨張率の差から、スイッチング素子２（またはダイオード３）、ソース電極２３及びドレイン電極２４を積層した積層体の熱膨張率と筐体２５の熱膨張率の違いにより、ソース電極２３やドレイン電極２４の位置がスイッチング素子２やダイオード３の圧接方向にずれ、スイッチング素子２やダイオード３にかかる圧接力が半導体モジュール２２，２７の温度変化により不均一となるおそれがある。
上記事情に鑑み、本発明は、半導体モジュールを構成する各部材に作用させる圧接力に対する、半導体モジュールを構成する各部材の熱膨張の影響を低減することに貢献する技術を提供することを目的とする。
上記目的を達成する本発明の半導体モジュールの一態様は、半導体素子と、前記半導体素子に形成された電極層と電気的に接続される内部電極と、を有し、前記半導体素子が設けられる空間を不活性ガスで気密封止し、前記半導体素子と前記内部電極が圧接により接続される半導体モジュールであって、前記半導体モジュールの外周に設けられる筐体と、当該筐体を貫通して設けられ、前記内部電極と前記半導体モジュールの外部の回路とを接続する外部電極と、前記内部電極と前記外部電極とを接続する接続導体と、を有することを特徴としている。
また、上記目的を達成する本発明の半導体モジュールの他の態様は、上記半導体モジュールにおいて、前記筐体は、無機絶縁材料により形成されることを特徴としている。
また、上記目的を達成する本発明の半導体モジュールの他の態様は、上記半導体モジュールにおいて、前記内部電極及び前記外部電極の両面に前記接続導体を設けることを特徴としている。
また、上記目的を達成する本発明の半導体モジュールの他の態様は、上記半導体モジュールにおいて、前記接続導体を、ワイヤ状若しくはリボン状に形成することを特徴としている。
また、上記目的を達成する本発明の半導体モジュールの他の態様は、上記半導体モジュールにおいて、前記接続導体を、前記内部電極若しくは前記外部電極と同程度の熱膨張率を有する材質で形成することを特徴としている。
また、上記目的を達成する本発明の半導体モジュールの他の態様は、上記半導体モジュールにおいて、前記内部電極と前記外部電極とを、前記半導体モジュールの動作温度範囲における熱膨張により干渉しない距離だけ離間して設けることを特徴としている。
また、上記目的を達成する本発明の半導体モジュールの他の態様は、上記半導体モジュールにおいて、前記内部電極を、半導体素子の熱膨張率に近い熱膨張率を有する材料で構成することを特徴としている。
また、上記目的を達成する本発明の半導体モジュールの他の態様は、上記半導体モジュールにおいて、前記内部電極の前記接続導体との接合面に金属めっき層を形成することを特徴としている。
また、上記目的を達成する本発明の半導体モジュールの他の態様は、上記半導体モジュールにおいて、前記内部電極と前記接続導体の接合及び前記外部電極と前記接続導体の接合を、超音波接合若しくは抵抗溶接により行うことを特徴としている。
また、上記目的を達成する本発明の半導体モジュールの製造方法の一態様は、半導体素子と、前記半導体素子に形成された電極層と電気的に接続される内部電極と、前記内部電極と離間して設けられ、当該内部電極と外部の回路とを接続する外部電極と、前記内部電極と前記外部電極とを電気的に接続する接続導体と、前記外部電極が挿通される筐体と、を有し、前記半導体素子が設けられる空間を不活性ガスで気密封止し、前記半導体素子と前記内部電極が圧接により接続される半導体モジュールの製造方法であって、前記内部電極と前記外部電極とを前記接続導体で接合し、前記内部電極に前記半導体素子を設け、前記内部電極端子を前記半導体素子方向に圧接することを特徴としている。
また、上記目的を達成する本発明の電力変換装置は、上記いずれかの半導体モジュールを有することを特徴としている。
以上の発明によれば、半導体モジュールを構成する各部材に作用させる圧接力に対する、半導体モジュールを構成する各部材の熱膨張の影響を低減することに貢献することができる。
（ａ）本発明の第１実施形態に係る半導体モジュールの上面図、（ｂ）本発明の第１実施形態に係る半導体モジュールの要部断面図である。 （ａ）本発明の第２実施形態に係る半導体モジュールの上面図、（ｂ）本発明の第２実施形態に係る半導体モジュールの要部断面図である。 従来技術に係る半導体モジュールの要部断面図である。 従来技術に係る半導体モジュールの要部断面図である。
本発明の半導体モジュール及び半導体モジュールの製造方法並びに電力変換装置について、図を参照して詳細に説明する。なお、図１及び図２は、本発明の実施形態に係る半導体モジュールを模式的に示したものであり、図面上の寸法比と実際の寸法比とは必ずしも一致するものではない。
（第１実施形態）
［半導体モジュール］
図１（ａ），（ｂ）に示すように、本発明の第１実施形態に係る半導体モジュール１は、スイッチング素子２、ダイオード３、ソース電極（エミッタ電極）４、ドレイン電極（コレクタ電極）５及び筐体６を備える。
スイッチング素子２は、例えば、ＩＧＢＴやＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などの半導体素子である。スイッチング素子２の下面には、ドレイン電極５と電気的に接続されるドレイン電極層７が設けられる。また、スイッチング素子２の上面には、ソース電極４と電気的に接続されるソース電極層８及びゲート電極９と電気的に接続されるゲート電極層１０が設けられる。なお、実施形態の説明では、便宜上、上面及び下面とするが、上下方向は、本発明をなんら限定するものではない。
ダイオード３は、例えば、ＦＷＤ（Free Wheeling Diode）などの半導体素子である。ダイオード３の上面には、ソース電極４と電気的に接続されるアノード層１１が設けられ、ダイオード３の下面にはドレイン電極５と電気的に接続されるカソード層１２が設けられる。
ソース電極４は、ソース内部電極４ａとソース外部電極４ｂとを有する。ソース内部電極４ａとソース外部電極４ｂは、半導体モジュール１の動作温度範囲においてソース内部電極４ａとソース外部電極４ｂの熱膨張によってお互い干渉しない距離離間して設けられる。例えば、ソース内部電極４ａとソース外部電極４ｂが銅で形成され、筐体６の長さが１００ｍｍの場合、２２５℃まで用いるとすると、室温での距離は０．２ｍｍ以上（０．２５ｍｍ程度）必要である。そして、ソース内部電極４ａとソース外部電極４ｂは、接続導体１３により電気的に接続される。このとき、ソース内部電極４ａとソース外部電極４ｂとの距離を短くすることで、接続導体１３の抵抗による発熱を低減することができる。
ソース内部電極４ａ及びソース外部電極４ｂは、銅またはアルミニウム若しくは銅またはアルミニウムを含有する合金などで形成される。また、ソース内部電極４ａ（またはソース外部電極４ｂ）を筐体６やスイッチング素子２（またはダイオード３）を構成する材料に近い熱膨張率を有する材料（例えば、タングステン（Ｗ）やモリブデン（Ｍｏ）若しくはこれらの元素を含有する合金）を用いて形成すると、スイッチング素子２（または筐体６）とソース内部電極４ａとの間の熱膨張率の違いより生じる応力をさらに緩和することができる。この場合、少なくともソース内部電極４ａの接続導体１３が接合される部分をニッケル（Ｎｉ）や金（Ａｕ）などの金属でめっきするとソース内部電極４ａと接続導体１３の接合が容易となり、ソース内部電極４ａと接続導体１３の接合部の信頼性も向上する。
ソース内部電極４ａは、スイッチング素子２のソース電極層８やダイオード３のアノード層１１にタングステンやモリブデンなどで形成される応力緩和部材１４を介して設けられる。ソース内部電極４ａの上面には絶縁板１５を介して冷却器１６が設けられる。そして、ソース内部電極４ａは、冷却器１６によりスイッチング素子２（及びダイオード３）方向に圧接される。
ソース外部電極４ｂは筐体６に貫設され、ソース内部電極４ａと外部の回路（図示せず）とを電気的に接続する。半導体モジュール１を気密封止する場合、ろう付けや高温接着剤などの封止材１７で筐体６とソース外部電極４ｂとの間が封止され、ソース外部電極４ｂは筐体６と一体に固定される。
接続導体１３は、ソース内部電極４ａやソース外部電極４ｂと同じ材料若しくはこれら電極と同程度の熱膨張率を有する導体であり、例えば、ワイヤ状やリボン状に形成される。接続導体１３とソース内部電極４ａとの接合（または接続導体１３とソース外部電極４ｂとの接合）は、超音波接合や抵抗溶接などにより行われる。なお、接続導体１３とソース内部電極４a（またはソース外部電極４ｂ）との接合部を銀ナノペーストなどの高温用接合材料やはんだで接合してもよい。接続導体１３の長さを、半導体モジュールの動作温度範囲において、接続導体１３かかる張力が低くなる長さに形成することで、熱膨張によりソース内部電極４ａとソース外部電極４ｂの距離が変化してもソース外部電極４ｂの熱膨張の影響がソース内部電極４ａに作用することを抑制することができる。つまり、ソース内部電極４ａとソース外部電極４ｂ間に接続導体１３を設けることで、ソース内部電極４ａがスイッチング素子２（またはダイオード３）を圧接する方向に作用する圧接力に対するソース内部電極４ａやソース外部電極４ｂの熱膨張による応力変化の影響が緩和される。なお、接続導体１３は、接続導体１３部分における寄生インダクタンスが増大しないように、相互インダクタンスで打ち消す構造とすることが望ましい。
ドレイン電極５は、ドレイン内部電極５ａとドレイン外部電極５ｂとを有する。ドレイン内部電極５ａとドレイン外部電極５ｂとは、半導体モジュール１の動作温度範囲においてドレイン内部電極５ａとドレイン外部電極５ｂの熱膨張によってお互い干渉しない距離離間して設けられる。そして、ドレイン内部電極５ａとドレイン外部電極５ｂは、接続導体１３により電気的に接続される。
ソース内部電極４ａ及びソース外部電極４ｂと同様に、ドレイン内部電極５ａ及びドレイン外部電極５ｂは、銅またはアルミニウム若しくは銅またはアルミニウムを含有する合金などで形成される。また、ドレイン内部電極５ａ（またはドレイン外部電極５ｂ）を筐体６やスイッチング素子２（またはダイオード３）を構成する材料に近い熱膨張率を有する材料を用いて形成し、スイッチング素子２（または筐体６）とドレイン内部電極５ａとの間の熱膨張率の違いより生じる応力を緩和してもよい。この場合、少なくともドレイン内部電極５ａの接続導体１３が接合される部分は、ニッケル（Ｎｉ）や金（Ａｕ）などの金属でめっきされる。
ドレイン内部電極５ａは、スイッチング素子２のドレイン電極層７やダイオード３のカソード層１２に設けられる。ドレイン内部電極５ａの下面には絶縁板１５を介して冷却器１８が設けられる。ドレイン内部電極５ａは、冷却器１８によりスイッチング素子２方向（及びダイオード３方向）に圧接される。
ドレイン外部電極５ｂは筐体６に貫設され、ドレイン内部電極５ａと外部の回路（図示せず）とを電気的に接続する。ソース外部電極４ｂと同様に、ドレイン外部電極５ｂは封止材１７で筐体６と一体に固定される。
ゲート電極９は、ゲート内部電極９ａとゲート外部電極９ｂとを有する。ゲート内部電極９ａとゲート外部電極９ｂは、半導体モジュール１の動作温度範囲においてゲート内部電極９ａとゲート外部電極９ｂの熱膨張によってお互い干渉しない距離離間して設けられる。そして、ゲート内部電極９ａとゲート外部電極９ｂは、接続導体１３により電気的に接続される。
ソース内部電極４ａ及びソース外部電極４ｂと同様に、ゲート内部電極９ａ及びゲート外部電極９ｂは、銅またはアルミニウム若しくは銅またはアルミニウムを含有する合金などで形成される。また、ゲート内部電極９ａ（またはゲート外部電極９ｂ）を筐体６やスイッチング素子２（またはダイオード３）を構成する材料に近い熱膨張率を有する材料を用いて形成し、スイッチング素子２（または筐体６）とゲート内部電極９ａとの間の熱膨張率の違いより生じる応力を緩和してもよい。この場合、少なくともゲート内部電極９ａの接続導体１３が接合される部分は、ニッケル（Ｎｉ）や金（Ａｕ）などの金属でめっきされる。
ゲート内部電極９ａは、スイッチング素子２のゲート電極層１０に設けられる。ゲート内部電極９ａは図示省略の圧接部材によりスイッチング素子２方向に圧接される。
ゲート外部電極９ｂは筐体６に貫設され、ゲート内部電極９ａと外部の回路（図示せず）とを電気的に接続する。ソース外部電極４ｂと同様に、ゲート外部電極９ｂは封止材１７で筐体６と一体に固定される。
冷却器１６，１８は、ボルトとナット（またはねじ）などの締結部材１９により固定される。冷却器１６及び冷却器１８にはそれぞれ冷媒路１６ａ，１８ａが形成されており、この冷媒路１６ａ，１８ａを流通する冷媒により半導体モジュール１（スイッチング素子２及びダイオード３）の冷却が行われる。また、冷却器１６，１８の間であって、半導体モジュール１の側部には、筐体６が設けられる。半導体モジュール１を気密封止する場合は、冷却器１６（及び冷却器１８）と筐体６との間にそれぞれ封止部材２０が設けられ、冷却器１６（及び冷却器１８）と筐体６との接続部の封止が行われる。
筐体６は、樹脂や無機絶縁材料で構成される。筐体６として、セラミックス材料などの無機絶縁材料を用いると、半導体モジュール１の気密性を向上させることができる。そして、気密封止した半導体モジュール１内に窒素などの不活性ガスを充填することで、例えば、２００℃を超える温度で半導体モジュール１を動作させた場合においても、銅やアルミニウムなど半導体モジュール１を構成する材料（ソース電極４やドレイン電極５など）の酸化を抑制し、半導体モジュール１の動作信頼性が向上する。
［半導体モジュール製造方法］
本発明の第１実施形態に係る半導体モジュール１の製造方法について図１（ｂ）を参照して説明する。
まず、筐体６にソース外部電極４ｂ及びゲート外部電極９ｂを挿通し、それぞれの挿通部を封止材１７により封止し、筐体６にソース外部電極４ｂ及びゲート外部電極９ｂを一体に固定する。同様に、筐体６にドレイン外部電極５ｂを挿通し、ドレイン外部電極５ｂの挿通部を封止材１７により封止し、筐体６にドレイン外部電極５ｂを一体に固定する。
次に、各外部電極（ソース外部電極４ｂ、ドレイン外部電極５ｂ、ゲート外部電極９ｂ）とこの外部電極に対応する内部電極（ソース内部電極４ａ、ドレイン内部電極５ａ、ゲート内部電極９ａ）に接続導体１３をそれぞれ接合し、各外部電極とこの外部電極に対応する内部電極とを、接続導体１３を介して電気的に接続する。
そして、冷却器１８に絶縁板１５を介してドレイン内部電極５ａを設ける。ドレイン内部電極５ａ上にスイッチング素子２及びダイオード３を設け、スイッチング素子２のソース電極層８及びダイオード３のアノード層１１に応力緩和部材１４を介してソース内部電極４ａを設ける。また、スイッチング素子２のゲート電極層１０にゲート内部電極９ａを設ける。
ソース内部電極４ａに絶縁板１５を介して冷却器１６を設け、冷却器１６と冷却器１８とを締結部材１９で締結し、ソース内部電極４ａ及びドレイン内部電極５ａをスイッチング素子２（及びダイオード３）方向に圧接する。
（第２実施形態）
［半導体モジュール］
本発明の第２実施形態に係る半導体モジュール２１について図２を参照して詳細に説明する。第２実施形態に係る半導体モジュール２１は、第１実施形態に係る半導体モジュール１において、内部電極（ソース内部電極４ａ、ドレイン内部電極５ａ、ゲート内部電極９ａ）と、外部電極（ソース外部電極４ｂ、ドレイン外部電極５ｂ、ゲート外部電極９ｂ）とを電気的に接続する接続導体１３を各内部電極と外部電極の複数の面に設けた形態である。よって、第１実施形態の半導体モジュール１と同じ構成については同じ符号を付し、その詳細な説明を省略する。また、第２実施形態に係る半導体モジュール２１の製造方法は、第1実施形態に係る半導体モジュール１の製造方法と同じであるので、その説明を省略する。
図２（ａ），（ｂ）に示すように、半導体モジュール２１は、スイッチング素子２、ダイオード３、ソース電極４、ドレイン電極５及び筐体６を備える。
ソース電極４のソース内部電極４ａは、スイッチング素子２のソース電極層８（及びダイオード３のアノード層１１）に応力緩和部材１４を介して設けられる。そして、ソース内部電極４ａ及びソース外部電極５ｂの上面と下面に接続導体１３，１３が接合され、接続導体１３，１３を介してソース内部電極４ａがソース外部電極４ｂと電気的に接続される。
ドレイン電極５のドレイン内部電極５ａは、スイッチング素子２のドレイン電極層７（及びダイオード３のカソード層１２）に設けられる。そして、ドレイン内部電極５ａ及びドレイン外部電極５ｂの上面と下面に接続導体１３，１３が接合され、接続導体１３，１３を介してドレイン内部電極５ａがドレイン外部電極５ｂと電気的に接続される。
ゲート電極９のゲート内部電極９ａは、スイッチング素子２のゲート電極層１０に設けられる。そして、ゲート内部電極９ａ及びゲート外部電極９ｂの上面と下面に接続導体１３，１３が接合され、接続導体１３，１３を介してゲート内部電極９ａがゲート外部電極９ｂと電気的に接続される。
接続導体１３が接合される領域は、できるだけ狭くすることで半導体モジュール２１の小型化、低インダクタンス化を図ることができる。一方で、接続導体１３が接続される接合面積が少ないと施工できる接続導体１３の本数が制限され、そこで寄生抵抗や寄生インダクタンスが生じることとなる。寄生抵抗は、その部分でのジュール損となり、半導体モジュール２１における電力損失の要因やスイッチング素子２やダイオード３の発熱要因となるので、できる限り少ないことが望まれる。また、寄生インダクタンスは、スイッチング素子２のスイッチング時のサージ電圧の原因となるので、できる限り少ないことが望まれる。そこで、内部電極（及び外部電極）の両面に接続導体１３を設けることで、第１実施形態に係る半導体モジュール１と比較して、同じ接合面積で２倍の接続面積を得ることができる。その結果、第１実施形態に係る半導体モジュール１よりも接続導体１３部分における寄生抵抗が半減でき、寄生インダクタンスが低減されることとなる。
以上、具体的な実施形態を例示して説明したように、本発明の半導体モジュールによれば、半導体素子の電極層と接続される内部電極と、内部電極と外部の回路とを接続する外部電極とを離間して設けることで、半導体モジュール内の各半導体素子に均一な圧接力を作用させることができる。つまり、筐体に固定される外部電極と、半導体素子を圧接する内部電極とを個別に設けることで、熱膨張の違いによる外部電極及び内部電極の位置のずれが半導体素子の圧接に与える影響を低減することができる。その結果、各半導体素子が均一に動作することとなり、それぞれの半導体素子を均一な発熱損失で動作させることができる。
また、内部電極が外部電極（及び筐体）の熱膨張の影響を受けないことで、内部電極とこの内部電極と電気的に接続される半導体素子の電極層との位置精度も向上する。
このように、本発明の半導体モジュールは、半導体素子と電極の圧接に及ぼす半導体モジュールを構成する部材の熱膨張の影響を低減することができる。よって、半導体素子としてＳｉＣ半導体やＧａＮ半導体などのワイドギャップ半導体を用いた場合でも、半導体素子と電極との圧接力を半導体モジュールの動作温度範囲でより均一にすることができる。その結果、ＳｉＣ半導体やＧａＮ半導体を２００℃を超える高温で動作させ、半導体モジュールの電力密度を向上させることができる。
さらに、筐体に固定される外部電極と半導体素子と積層体を構成する内部電極とを個別に設けることで、半導体素子を圧接する方向に積層された積層体の熱膨張率と筐体の熱膨張率の違いにより、外部電極と内部電極の位置が半導体素子の圧接方向にずれた場合でも、内部電極が半導体素子を設計圧力で圧接することができる。
なお、従来技術に係る半導体モジュールにおいて、外部電極と半導体素子との間をワイヤで接続する場合がある。この場合、半導体素子から直接端子にワイヤ配線する場合と、半導体素子から一旦ＤＢＣ基板上の銅パターンにワイヤ配線し、その銅パターンからさらに外部端子へ接続する場合がある。これらの構造では、半導体素子上のアルミパターンとアルミワイヤは同じ熱膨張係数（２３ｐｐｍ／℃）であるが、半導体素子上のアルミパターンは半導体素子（熱膨張係数：３ｐｐｍ／℃）の熱膨張の影響を強く受け、ワイヤとの間で大きな熱膨張率のミスマッチが起こる。また、ＤＢＣ基板上の銅パターンはＤＢＣ基板に用いられているセラミックス（熱膨張係数：５−７ｐｐｍ／℃）に影響を受け、これに銅配線してもワイヤとの間で大きな熱膨張率のミスマッチが起こる。この熱膨張率のミスマッチは接合に作用し、ヒートサイクルなどにより半導体素子とセラミックスと銅パターン間で接合剥離がおこり、半導体モジュールの寿命を決定する要因となるおそれがある。
これに対し、内部電極と外部電極とを同じ材質で形成し、これら電極と同じ材質の接続導体（若しくは、同程度の熱膨張率を有する材質の導体）で両電極間を接合すると、熱膨張率のミスマッチは起こることがなく、接続導体の接合部が半導体モジュールの寿命に及ぼす影響が、従来構造と比較して著しく低下する。なお、ここでいう同程度の熱膨張率を有するとは、例えば熱膨張差による変形がフックの法則となる範囲となる程度の熱膨張率を有することである。また、接続導体と内部電極（または外部電極）とを超音波溶接、抵抗溶接で接合することで、接合部に接合材料が介在しないので接続導体と内部電極（または外部電極）の接合寿命をさらに向上させることができる。
また、内部電極と外部電極とを接合する接続導体を内部電極及び外部電極の両面に設けることで、接続導体の接合に伴う寄生抵抗、寄生インダクタンスの影響を低減することができる。つまり、接続導体を内部電極と外部電極の両面に配置することで、内部電極と外部電極との接合部における損失を低減し、接合部の信頼性を向上することができる。また、接触抵抗が低減され、接続導体の接合部からの発熱を抑制することができる。その結果、半導体モジュールのヒートサイクルの振幅が低減され、半導体モジュールの信頼性が向上する。なお、従来技術に係る半導体モジュールでは、半導体素子やＤＢＣ基板は、対向する面に形成される電極がそれぞれ別の電位であるため、電極の両面から配線をする構造はとることができない。
また、内部電極（または外部電極）を形成する材料に、半導体素子（または筐体）を構成する材料と熱膨張率の近い材料を用いることで、半導体モジュールの動作温度範囲において、半導体モジュールを構成する部材と内部電極の熱膨張率の違いによる応力を低減することができる。
また、本発明の半導体モジュールの製造方法によれば、内部電極と外部電極とを接続導体で接合した後に、半導体素子の電極層に内部電極を設けることで、半導体素子への機械的、電気的、熱的なダメージを低減することができる。つまり、半導体素子に内部電極を設ける前に、内部電極（及び外部電極）と接続導体の接合を行うことで、超音波接合や抵抗溶接などにより生じる機械的、電気的、熱的なダメージが半導体素子に作用することを防止することができる。なお、実施形態の説明では、外部電極を筐体に固定した後に内部電極と外部電極の電気的な接合を行っているが、予め内部電極と外部電極とを電気的に接合した後に、外部電極を筐体に固定してもよい。
また、本発明の半導体モジュール、ダイオード及びコンデンサなどを組み合わせて、インバータやコンバータなどの電力変換装置を構成することができる。本発明の半導体モジュールは、圧接により半導体素子と電極との電気的接続を行っているので、高温で動作させても温度変化によるはんだなどの接合部材の剥離などが生じることがない。また、温度変化による圧接力の変化を低減することができるので、各半導体素子をより均一に動作させることができる。ゆえに、本発明の半導体モジュールを用いて構成された電力変換装置は、高温での動作信頼性を向上することができる。また、内部電極と外部電極とを電気的に接続する接続導体を複数面に設けることで、内部電極や外部電極の接続導体接合部の面積を小さくしても寄生抵抗や寄生インダクタンスを小さくすることができるので、半導体モジュールを小さくすることができる。その結果、本発明の半導体モジュールを有する電力変換装置は、従来の電力変換装置より小型化することができる。
以上、本発明の半導体モジュール及び半導体モジュールの製造方法並びに電力変換装置について、具体例を示して詳細に説明したが、本発明の半導体モジュール及半導体モジュールの製造方法並びに電力変換装置は、上述した実施形態に限らず、本発明の特徴を損なわない範囲で適宜設計変更が可能であり、そのように変更された形態も本発明に技術的範囲に属する。
例えば、本発明は、圧接により半導体素子の電極層と外部の回路に接続するための電極とを電気的に接続する半導体モジュールに適用可能であるので、半導体素子（スイッチング素子）の種類や数は、実施形態に限定されるものではない。よって、適宜周知の半導体素子を用い、所定の回路を構成するために必要な数の半導素子を用いて半導体モジュールを構成しても、同様の効果を得ることができる。
また、半導体モジュールの圧接方法は、締結部材（締結部材と弾性部材）による圧接に限定されるものではなく、適宜周知の圧接方法で固定した場合においても、本発明の効果を得ることができる。
また、内部電極と外部電極の構造は、ソース電極４、ドレイン電極５、ゲート電極９の個々に適用することで、それぞれ本発明の半導体モジュールの効果を部分的に得ることができる。よって、本発明の内部電極と外部電極の構造を、ソース電極４、ドレイン電極５、ゲート電極９の個々に適用しても、それぞれ組み合わせて適用してもよい。
１，２１，２２，２７…半導体モジュール
２…スイッチング素子（半導体素子）
３…ダイオード（半導体素子）
４…ソース／エミッタ電極
４ａ…ソース内部電極、４ｂ…ソース外部電極
５…ドレイン／コレクタ電極
５ａ…ドレイン内部電極、５ｂ…ドレイン外部電極
６，２５…筐体
７…ドレイン電極層
８…ソース電極層
９…ゲート電極
９ａ…ゲート内部電極、９ｂ…ゲート外部電極
１０…ゲート電極層
１１…アノード層
１２…カソード層
１３…接続導体
１４…応力緩和部材
１５…絶縁板
１６，１８…冷却器
１７…封止材
１９…締結部材
２０…封止部材
２３…ソース／エミッタ電極
２４…ドレイン／コレクタ電極
２６…ゲート電極

Claims (11)

  1. 半導体素子と、
    前記半導体素子に形成された電極層と電気的に接続される内部電極と、
    を有し、前記半導体素子が設けられる空間を不活性ガスで気密封止し、前記半導体素子と前記内部電極が圧接により接続される半導体モジュールであって、
    前記半導体モジュールの外周に設けられる筐体と、
    当該筐体を貫通して設けられ、前記内部電極と前記半導体モジュールの外部の回路とを接続する外部電極と、
    前記内部電極と前記外部電極とを接続する接続導体と、
    を有する
    ことを特徴とする半導体モジュール。
  2. 前記筐体は、無機絶縁材料により形成される
    ことを特徴とする請求項１に記載の半導体モジュール。
  3. 前記内部電極及び前記外部電極の両面に前記接続導体を設ける
    ことを特徴とする請求項１または請求項２に記載の半導体モジュール。
  4. 前記接続導体を、ワイヤ状若しくはリボン状に形成する
    ことを特徴とする請求項１から請求項３のいずれか１項に記載の半導体モジュール。
  5. 前記接続導体を、前記内部電極若しくは前記外部電極と同程度の熱膨張率を有する材質で形成する
    ことを特徴とする請求項１から請求項４のいずれか１項に記載の半導体モジュール。
  6. 前記内部電極と前記外部電極とを、前記半導体モジュールの動作温度範囲における熱膨張により干渉しない距離だけ離間して設ける
    ことを特徴とする請求項１から請求項５のいずれか１項に記載の半導体モジュール。
  7. 前記内部電極を、半導体素子の熱膨張率に近い熱膨張率を有する材料で構成する
    ことを特徴とする請求項１から請求項６のいずれか1項に記載の半導体モジュール。
  8. 前記内部電極の前記接続導体との接合面に金属めっき層を形成する
    ことを特徴とする請求項７に記載の半導体モジュール。
  9. 前記内部電極と前記接続導体の接合及び前記外部電極と前記接続導体の接合を、超音波接合若しくは抵抗溶接により行う
    ことを特徴とする請求項１から請求項８のいずれか１項に記載に半導体モジュール。
  10. 半導体素子と、
    前記半導体素子に形成された電極層と電気的に接続される内部電極と、
    前記内部電極と離間して設けられ、当該内部電極と外部の回路とを接続する外部電極と、
    前記内部電極と前記外部電極とを電気的に接続する接続導体と、
    前記外部電極が挿通される筐体と、
    を有し、前記半導体素子が設けられる空間を不活性ガスで気密封止し、前記半導体素子と前記内部電極が圧接により接続される半導体モジュールの製造方法であって、
    前記内部電極と前記外部電極とを前記接続導体で接合し、
    前記内部電極に前記半導体素子を設け、
    前記内部電極を前記半導体素子方向に圧接する
    ことを特徴とする半導体モジュールの製造方法。
  11. 請求項１から請求項９のいずれか１項に記載の半導体モジュールを有する
    ことを特徴とする電力変換装置。
JP2012269912A 2012-12-11 2012-12-11 半導体モジュール及び半導体モジュールの製造方法並びに電力変換装置 Pending JP2014116478A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012269912A JP2014116478A (ja) 2012-12-11 2012-12-11 半導体モジュール及び半導体モジュールの製造方法並びに電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012269912A JP2014116478A (ja) 2012-12-11 2012-12-11 半導体モジュール及び半導体モジュールの製造方法並びに電力変換装置

Publications (1)

Publication Number Publication Date
JP2014116478A true JP2014116478A (ja) 2014-06-26

Family

ID=51172174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012269912A Pending JP2014116478A (ja) 2012-12-11 2012-12-11 半導体モジュール及び半導体モジュールの製造方法並びに電力変換装置

Country Status (1)

Country Link
JP (1) JP2014116478A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018512742A (ja) * 2015-04-13 2018-05-17 アーベーベー・シュバイツ・アーゲー パワーエレクトロニクスモジュール
JP2020505792A (ja) * 2017-02-01 2020-02-20 アーベーベー・シュバイツ・アーゲー 短絡故障モードを有するパワー半導体モジュール
WO2022239154A1 (ja) * 2021-05-12 2022-11-17 三菱電機株式会社 パワーモジュールおよび電力変換装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018512742A (ja) * 2015-04-13 2018-05-17 アーベーベー・シュバイツ・アーゲー パワーエレクトロニクスモジュール
JP2020505792A (ja) * 2017-02-01 2020-02-20 アーベーベー・シュバイツ・アーゲー 短絡故障モードを有するパワー半導体モジュール
JP7030846B2 (ja) 2017-02-01 2022-03-07 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト 短絡故障モードを有するパワー半導体モジュール
WO2022239154A1 (ja) * 2021-05-12 2022-11-17 三菱電機株式会社 パワーモジュールおよび電力変換装置
JPWO2022239154A1 (ja) * 2021-05-12 2022-11-17

Similar Documents

Publication Publication Date Title
JP4569473B2 (ja) 樹脂封止型パワー半導体モジュール
US11756857B2 (en) Electronic circuit, power converter, and method for producing an electronic circuit
US9129932B2 (en) Semiconductor module
JP6120704B2 (ja) 半導体装置
JP6300386B2 (ja) 半導体装置
US9129931B2 (en) Power semiconductor module and power unit device
JP5863602B2 (ja) 電力用半導体装置
CN108735692B (zh) 半导体装置
EP3157053B1 (en) Power module
US9385107B2 (en) Multichip device including a substrate
JP6093455B2 (ja) 半導体モジュール
JP2012119651A (ja) 半導体モジュール及び電極部材
JP2014022579A (ja) パワーモジュール半導体装置
JP2010283053A (ja) 半導体装置及びその製造方法
JP5899952B2 (ja) 半導体モジュール
WO2018151010A1 (ja) 半導体装置
JP2006253516A (ja) パワー半導体装置
JP6056286B2 (ja) 半導体モジュール及び半導体モジュール製造方法
JP2013102065A (ja) 半導体モジュール及び電極部材
JP2014116478A (ja) 半導体モジュール及び半導体モジュールの製造方法並びに電力変換装置
JPWO2018020640A1 (ja) 半導体装置
JP2015002273A (ja) 半導体モジュール
JP2013033876A (ja) 半導体モジュール及びスペーサ
JP2015026667A (ja) 半導体モジュール
JP2013236035A (ja) 半導体モジュール及び半導体モジュールの製造方法