JP2014192351A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】本発明は、エミッタ電極の上面の凹凸を抑制できる半導体装置の製造方法を提供することを目的とする。
【解決手段】レジストをマスクとして半導体基板上の絶縁膜に該半導体基板の一部を露出する開口を形成するエッチング工程と、該レジストを除去するレジスト除去工程と、該レジスト除去工程の後に該絶縁膜に異方性ドライエッチングを施し該開口の幅を広げる追加エッチング工程と、該追加エッチング工程の後に全面にバリアメタルを形成する工程と、スパッタ法により該バリアメタルの上に該開口を充填しかつ該バリアメタルを覆う金属膜を形成する工程と、該金属膜の一部を該金属膜の上面と該バリアメタルの上面が１つの平坦面を形成するようにエッチングする工程と、スパッタ法により該金属膜と同じ材料で該平坦面の上にエミッタ電極を形成する工程を備える。
【選択図】図１

Description

本発明は、例えば大電力のスイッチングなどに用いられる半導体装置の製造方法に関する。

環境保護の観点から、車載用の原動機はＣＯ_２を排出するエンジンから電気的に駆動するモータに置き換わりつつある。モータ制御を行なうためのパワーモジュール等にＩＧＢＴ（パワーデバイス）が使用されている。車載用のパワーデバイスは、低損失でしかも高い信頼性を有する必要がある。特に低損失のパワーデバイスを実現するために、例えば１５０μｍ以下にまで薄くした半導体基板に対し処理を施すことがある。

薄くした半導体基板、つまり薄厚ウエハの処理（プロセス）における課題はウエハに無視できない反りが発生することである。ウエハが反ると処理装置等での搬送時にウエハが割れたりクラックを生じたりしてしまい、プロセス加工歩留を低下させる。また、ウエハに生じたクラックはその検出（発見）が困難であるため、品質及び信頼性の低下要因となっていた。

ウエハの反りは、ウエハ内に複数形成されるＩＧＢＴ、具体的には個々のＩＧＢＴを構成する半導体基板に形成されたエミッタ領域とエミッタ領域の上方に形成されたエミッタ電極を接続するコンタクトプラグがタングステンで形成されることにより生じる。タングステンは強い応力を有するので薄厚ウエハにあっては無視できない反りを生じさせる。しかし、タングステンはＣＶＤ法を用いて縦長（アスペクト比が１以上）の開口を充填することができるので微細化が要求されるデバイスでは広く用いられている。

その一方では、エミッタ電極はＡｌ等をスパッタして形成することが多いので、コンタクトプラグもエミッタ電極と同じ材料及び同じ形成方法で形成してコンタクト抵抗を低減することが好ましいといえる。

特許文献１には、コンタクトプラグ形成のための開口（コンタクトホール）の開口端を後退させて開口幅を広げる技術が開示されている。開口幅の広いコンタクトホールを上部電極で充填するので埋め込み不良が抑制される。

特開２０１０−１４７３８０号公報

特許文献１に開示の技術では、コンタクトプラグとエミッタ電極が同一工程で一体的に形成される。この場合、幅の広いコンタクトホールを充填するために多量の金属材料を要するので、エミッタ電極の上面の凹凸が大きくなる。

パワーモジュール等にアセンブリを行う際、エミッタ電極の上面にはワイヤ又はリード電極を電気的に接続する必要がある。ところが、エミッタ電極の上面の凹凸が大きくなると、エミッタ電極上に十分な接触面積でワイヤ又はリード電極を接続できない問題があった。

本発明は、上述のような課題を解決するためになされたもので、エミッタ電極の上面の凹凸を抑制できる半導体装置の製造方法を提供することを目的とする。

本願の発明に係る半導体装置の製造方法は、半導体基板の上に絶縁膜を形成する工程と、該絶縁膜の上にパターニングされたレジストを形成する工程と、該レジストをマスクとして該絶縁膜をドライエッチングして該半導体基板の一部を露出する開口を形成するエッチング工程と、該エッチング工程の後に該レジストを除去するレジスト除去工程と、該レジスト除去工程の後に該絶縁膜に異方性ドライエッチングを施し該開口の幅を広げる追加エッチング工程と、該追加エッチング工程の後に、該開口の底面に露出した該半導体基板、該開口の側面に露出した該絶縁膜の側面、及び該絶縁膜の上にバリアメタルを形成する工程と、スパッタ法により、該バリアメタルの上に、該開口を充填しかつ該バリアメタルを覆うように金属膜を形成する工程と、該金属膜の一部を、該金属膜の上面と該バリアメタルの上面が１つの平坦面を形成するようにエッチングする工程と、スパッタ法により、該金属膜と同じ材料で、該平坦面の上にエミッタ電極を形成する工程と、を備えたことを特徴とする。

本発明によれば、金属膜（コンタクトプラグ）の上面とバリアメタルの上面とで１つの平坦面を形成させてからエミッタ電極を形成するのでエミッタ電極の上面の凹凸を抑制できる。

本発明の実施の形態に係る半導体装置の製造方法で製造した半導体装置の断面図である。 絶縁膜を形成したことを示す半導体装置の断面図である。 パターニングされたレジストを形成したことを示す半導体装置の断面図である。 絶縁膜に開口を形成したことを示す半導体装置の断面図である。 レジストを除去したことを示す半導体装置の断面図である。 追加エッチング工程後の半導体装置の断面図である。 バリアメタルを形成したことを示す半導体装置の断面図である。 金属膜を形成したことを示す半導体装置の断面図である。 金属膜の一部をエッチングした後の半導体装置の断面図である。

本発明の実施の形態に係る半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。

実施の形態．
図１は、本発明の実施の形態に係る半導体装置の製造方法で製造した半導体装置の断面図である。この半導体装置は上面と下面の間で電流を流す所謂縦型のＩＧＢＴを構成している。この半導体装置（ＩＧＢＴ）は、その製造過程ではウエハの一部であり、個々のＩＧＢＴを構成する半導体基板はドリフト層となるｎ−層１０を備えている。そして、ｎ−層１０の上面側には、ｐ型のｐベース層１１、及びｐベース層１１の上面の定められた領域に形成された高濃度ｎ型（ｎ＋）のｎ＋エミッタ領域１３が設けられている。ｐベース層１１を貫通してｎ−層１０に達するようにゲートトレンチ１２、１４が形成されている。ゲートトレンチ１２はゲート電圧が印加されるアクティブゲートトレンチであり、ゲートトレンチ１４はゲート電圧が印加されないダミーゲートトレンチである。

ゲートトレンチ１２、１４はポリシリコンで形成され、ゲート絶縁膜１６を介してｐベース層１１及びｎ−層１０と接している。ゲートトレンチ１２についてはｎ＋エミッタ領域１３とも接している。ゲートトレンチ１２、１４の上面には絶縁膜１８が接している。ｎ−層１０、ｐベース層１１、ｎ＋エミッタ領域１３、ゲートトレンチ１２、１４、及び絶縁膜１６、１８をまとめて半導体基板と称することがある。

ｎ−層１０の下面側にはｎ型のバッファ層１９ａが形成されている。バッファ層１９ａの下面側にはｐ型のコレクタ層１９ｂが形成されている。コレクタ層１９ｂの下面側にはコレクタ電極１９ｃが形成されている。

ゲートトレンチ１２、１４の上には絶縁膜１８を介して層間絶縁膜２０が形成されている。層間絶縁膜２０は、主にゲートトレンチ１２、１４と後述するエミッタ電極との間の絶縁を確保するためにゲートトレンチ１２、１４の上面を覆うように形成されている。層間絶縁膜２０は断面視で複数形成されている。層間絶縁膜２０の側面は曲面２０ａになっている。

層間絶縁膜２０を覆うようにバリアメタル２２が形成されている。バリアメタル２２は、層間絶縁膜２０、及び半導体基板のうち層間絶縁膜２０で覆われていない部分に一体的に形成されている。バリアメタル２２は層間絶縁膜２０の形状を反映した凹部を形成しており、この凹部は金属膜３０によって充填されている。金属膜３０はＡｌで形成されている。

半導体基板と金属膜３０が接触すると相互反応による結晶欠陥を生じる。この結晶欠陥は、コンタクト抵抗を不安定にしたり、リーク電流を増加させたりする。そこで、本発明の実施の形態に係る半導体装置では、半導体基板と金属膜３０の間にバリアメタル２２を形成して半導体基板と金属膜３０が接触しないようにしている。

金属膜３０の下端の幅はＬ１であり、上端の幅はＬ１より大きいＬ２である。このＬ２が大きな値となっており、平面視（半導体装置の上方からみることをいう、以下同じ）でゲートトレンチ１２、１４の一部と金属膜３０の一部が重なっている。金属膜３０の厚さを金属膜３０の幅（Ｌ１又はＬ２）で除した値（以後アスペクト比という）は１以上となっている。つまり、金属膜３０はアスペクト比の高い縦長の形状となっている。

金属膜３０の上面とバリアメタル２２の上面が１つの平坦面を形成している。この平坦面の上にエミッタ電極３２が形成されている。エミッタ電極３２の上にはワイヤ３４が圧着されている。なお、エミッタ電極３２は金属膜３０を介して半導体基板に形成されたエミッタ領域に接する。

続いて、図１に示す半導体装置の製造方法を説明する。まず、半導体基板の上に絶縁膜を形成する。なお、ここでの半導体基板は、先に述べているとおりｎ−層１０、ｐベース層１１、ｎ＋エミッタ領域１３、ゲートトレンチ１２、１４、及び絶縁膜１６、１８を備える。この半導体基板を形成するための一連の製造方法は周知技術であるので説明を省略する。図２は、絶縁膜を形成したことを示す半導体装置の断面図である。ここで形成した層間絶縁膜２０Ａの膜厚はＨ_１（例えば１５００ｎｍ）である。層間絶縁膜２０Ａは例えばＣＶＤ法又はスパッタ法で形成する。

次いで、層間絶縁膜２０Ａの上にパターニングされたレジストを形成する。図３は、パターニングされたレジストを形成したことを示す半導体装置の断面図である。レジスト１００は写真製版プロセスにより、層間絶縁膜２０Ａのうちゲートトレンチ１２、１４の直上部分を覆うようにパターニングする。

次いで、レジスト１００をマスクとして層間絶縁膜２０Ａをドライエッチングして半導体基板の一部を露出する開口を形成する。エッチングには異方性ドライエッチングを用いる。図４は、絶縁膜に開口を形成したことを示す半導体装置の断面図である。開口２０Ｂの底面には半導体基板が露出している。層間絶縁膜２０Ａは、ゲートトレンチ１２、１４のキャップ層として機能するようにこれらの上に残す。この工程をエッチング工程と称する。

次いで、レジストを除去する。図５は、レジストを除去したことを示す半導体装置の断面図である。この工程をレジスト除去工程と称する。開口２０Ｂの下端の幅はＬ３であり、上端の幅はＬ３より大きいＬ４である。

次いで、層間絶縁膜２０Ａに異方性ドライエッチングを施すことで開口２０Ｂの幅を広げる。この工程を追加エッチング工程と称する。図６は、追加エッチング工程後の半導体装置の断面図である。追加エッチング工程後の層間絶縁膜２０の開口２０Ｂ´の下端の幅はＬ３より大きいＬ５であり、上端の幅はＬ４より大きいＬ６である。また、層間絶縁膜２０の膜厚は、Ｈ_１より薄いＨ_２となる。従って、追加エッチング工程により絶縁膜の開口のアスペクト比が低下する。

追加エッチング工程では、マイクロローディング効果により、層間絶縁膜２０Ａの下端側よりも上端側でエッチングが進む。従って、Ｌ６とＬ４の差は、Ｌ５とＬ３の差よりも大きい。言い換えれば、追加エッチング工程では開口２０Ｂ´の下端側の幅に比べて上端側の幅を重点的に広げる。なお、層間絶縁膜２０は追加エッチング工程前の層間絶縁膜２０Ａよりも膜厚が減少するので、層間絶縁膜２０Ａはこの減少分だけ厚く形成しておく必要がある。

次いで、開口２０Ｂ´の底面に露出した半導体基板、開口２０Ｂ´の側面に露出した層間絶縁膜２０の側面、及び層間絶縁膜２０の上にバリアメタルを形成する。図７は、バリアメタルを形成したことを示す半導体装置の断面図である。バリアメタル２２の形成のためには、まず、例えばスパッタ法により５０−１５０ｎｍ程度の膜厚でＴｉ、ＴｉＮ、又はＴｉとＴｉＮの積層構造を形成する。その後、ランプアニール等の熱処理を用いてＴｉ等を半導体基板(シリコン)と反応させてシリサイド化する。こうして金属で充填すべき開口２２Ｂができる。

次いで、スパッタ法により、バリアメタル２２の上に、開口２２Ｂを充填しかつバリアメタル２２を覆うように金属膜を形成する。図８は、金属膜を形成したことを示す半導体装置の断面図である。この工程では、例えば３００−３０００ｎｍの膜厚のＡｌで金属膜３０Ａを形成する。

次いで、開口２２Ｂにおける金属膜の上面と、層間絶縁膜２０上部におけるバリアメタル２２の上面が１つの平坦面を形成するように金属膜３０Ａの一部をエッチングする。図９は、金属膜の一部をエッチングした後の半導体装置の断面図である。バリアメタル２２の上面は外部に露出する。このエッチングにより図８の金属膜３０Ａは、開口を充填するコンタクトプラグとして機能する金属膜３０となる。

次いで、スパッタ法により、金属膜３０と同じ材料であるＡｌで、平坦面の上にエミッタ電極３２を形成する。次いで、エミッタ電極３２の上面にワイヤ３４を圧着してエミッタ電極３２とワイヤ３４を電気的に接続する。このようにして図１に示す半導体装置が完成する。なお、ウエハ製造プロセスはエミッタ電極３２の形成までであり、ワイヤ３４の接続はアセンブリプロセスに属する。そのため、半導体装置はワイヤ３４を含まないものとしてもよい。

本発明の実施の形態に係る半導体装置の製造方法によれば、金属膜３０の上面とバリアメタル２２の上面とが形成する１つの平坦面の上にエミッタ電極３２を形成するので、エミッタ電極３２の上面の平坦性を高めることができる。そして、エミッタ電極３２の平坦な上面に対してワイヤ３４を圧着するので、十分な接合面積でワイヤ３４とエミッタ電極３２を接続できることから、安定して高い接合強度が得られる。従って、半導体装置の歩留まりと信頼性を高めることができる。

しかも、追加エッチング工程で、開口の下端側の幅に比べて上端側の幅を重点的に広げたので、開口のアスペクト比を低減させることができる。これにより、スパッタ法を用いて埋め込み性よく金属膜３０を形成できる。金属膜３０とエミッタ電極３２は、同一材料（Ａｌ）を用いた同一形成方法（スパッタ法）で形成した。従って、異なる材料及び形成方法で金属膜とエミッタ電極を形成した場合と比較して、金属膜３０とエミッタ電極３２の接触抵抗（コンタクト抵抗）を低くできる。

本発明の実施の形態に係る半導体装置の製造方法によれば、追加エッチング工程により開口のアスペクト比を低減させたので、タングステンよりも応力が小さい材料であるＡｌなどで開口を充填できる。よって、ウエハの反りを抑制できる。

追加エッチング工程で層間絶縁膜２０Ａの開口幅を広げてからバリアメタル２２、及び金属膜３０Ａを形成するので、追加エッチング工程がない場合と比較してバリアメタル２２、及び金属膜３０Ａのカバレッジを改善できる。また、層間絶縁膜２０Ａの開口幅を広げた分だけ金属膜３０の幅も広がるのでコンタクト抵抗を低減できる。

ここで、エッチング工程及び追加エッチング工程では、ウェットエッチングを採用できないことを説明する。図３に示すレジスト１００を形成した後にウェットエッチングを実施するとレジスト１００の下のエッチングが進むアンダーカットが起こる。従って、本発明のように細く深いコンタクトホール（アスペクト比が高いコンタクトホール）を形成する場合にはレジスト１００がリフトオフしてしまう。特にゲートトレンチ間隔が狭い場合にはレジスト１００の幅が狭くなるので、レジスト１００が容易にリフトオフしてしまう。また、ウェットエッチングでは等方的にエッチングが進むので、追加エッチング工程でウェットエッチングを実施すると、開口の下端側の幅に比べて上端側の幅を重点的に広げることができない。

ところで、図４の開口２０Ｂは平面視でゲートトレンチ１２、１４と重ならない。従って、仮に開口２０Ｂを充填するように金属膜を形成した場合は平面視でゲートトレンチ１２、１４の一部と金属膜の一部が重ならない。他方、本発明の実施の形態に係る半導体装置の製造方法では追加エッチング工程で開口の下端側の幅に比べて上端側の幅を重点的に広げる。これにより平面視でゲートトレンチ１２、１４の一部と金属膜３０の下端が重なることを回避してゲートトレンチ１２、１４の絶縁性を確保できる。金属膜３０下端で狭い幅を維持できるので追加エッチング工程を追加することによる設計変更は不要となる。そして、平面視でゲートトレンチ１２、１４の一部と金属膜３０の上端を重ならせることで開口上端側の幅が非常に広くなるので、金属膜３０Ａの充填が、スパッタ法による場合でも容易となる。

なお、平面視でゲートトレンチ１２、１４の一部と金属膜３０の一部が重なるのは、主としてゲートトレンチ１２、１４が高密度で形成された場合に関するものであり、そうでない場合は平面視でゲートトレンチの一部と金属膜の一部が重ならなくても十分に広い開口が確保できる。

金属膜３０とエミッタ電極３２の材料はＡｌに限定されない。金属膜３０とエミッタ電極３２の材料としては、半導体基板に反りを生じさせるような大きい応力を有しておらず、かつ電気抵抗を低減できれば特に限定されない。金属膜３０とエミッタ電極３２は、例えばＡｌ、ＡｌＳｉ、ＡｌＳｉＣｕ、又はＡｌＣｕの中から選択された材料で形成することが好ましい。

本発明の実施の形態に係る半導体装置の製造方法では、エミッタ電極３２にワイヤ３４を圧着したが、本発明はこれに限定されない。例えばエミッタ電極３２の上にＴｉ等でバリアメタルを形成し、このバリアメタルの上にＮｉ層を形成し、このＮｉ層の上に金等で保護層を形成し、この保護層にリード電極をはんだ付けしてもよい。つまり、エミッタ電極３２の平坦な上面に対し直接的又は間接的にワイヤ又はリード電極を固定する限り、ワイヤ又はリード電極の接合面積を確保できるので半導体装置の歩留りと信頼性を高めることができる。従って、エミッタ電極３２の上の構造は、エミッタ電極３２の上面にワイヤ又はリード電極を電気的に接続するものである限り特に限定されない。また、半導体基板の構成も上記のものに限定されない。

１０ ｎ−層、 １１ ｐベース層、 １２,１４ ゲートトレンチ、 １３ ｎ＋エミッタ領域、 １６,１８,２０ 絶縁膜、 ２０ａ 曲面、 ２０Ｂ 開口、 ２２ バリアメタル、 ２２Ｂ 開口、 ３０,３０Ａ 金属膜、 ３２ エミッタ電極、 ３４ ワイヤ、 １００ レジスト

Claims (5)

1. 半導体基板の上に絶縁膜を形成する工程と、
   前記絶縁膜の上にパターニングされたレジストを形成する工程と、
   前記レジストをマスクとして前記絶縁膜をドライエッチングして前記半導体基板の一部を露出する開口を形成するエッチング工程と、
   前記エッチング工程の後に前記レジストを除去するレジスト除去工程と、
   前記レジスト除去工程の後に前記絶縁膜に異方性ドライエッチングを施し前記開口の幅を広げる追加エッチング工程と、
   前記追加エッチング工程の後に、前記開口の底面に露出した前記半導体基板、前記開口の側面に露出した前記絶縁膜の側面、及び前記絶縁膜の上にバリアメタルを形成する工程と、
   スパッタ法により、前記バリアメタルの上に、前記開口を充填しかつ前記バリアメタルを覆うように金属膜を形成する工程と、
   前記金属膜の一部を、前記金属膜の上面と前記バリアメタルの上面が１つの平坦面を形成するようにエッチングする工程と、
   スパッタ法により、前記金属膜と同じ材料で、前記平坦面の上にエミッタ電極を形成する工程と、を備えたことを特徴とする半導体装置の製造方法。
2. 前記金属膜と前記エミッタ電極は、Ａｌ、ＡｌＳｉ、ＡｌＳｉＣｕ、又はＡｌＣｕの中から選択された材料で形成されたことを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記半導体基板にはゲートトレンチが形成され、
   平面視で前記ゲートトレンチの一部と前記金属膜の下端が重なることを回避しつつ、平面視で前記ゲートトレンチの一部と前記金属膜の上端が重なることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
4. 前記金属膜の厚さを前記金属膜の幅で除した値は１以上であることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
5. 前記エミッタ電極の上面にリード電極又はワイヤを電気的に接続する工程を備えたことを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。

Images