Nothing Special   »   [go: up one dir, main page]

JP2014029990A - 窒化物半導体装置の電極構造およびその製造方法並びに窒化物半導体電界効果トランジスタ - Google Patents

窒化物半導体装置の電極構造およびその製造方法並びに窒化物半導体電界効果トランジスタ Download PDF

Info

Publication number
JP2014029990A
JP2014029990A JP2013127605A JP2013127605A JP2014029990A JP 2014029990 A JP2014029990 A JP 2014029990A JP 2013127605 A JP2013127605 A JP 2013127605A JP 2013127605 A JP2013127605 A JP 2013127605A JP 2014029990 A JP2014029990 A JP 2014029990A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
insulating film
electrode
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013127605A
Other languages
English (en)
Inventor
Daisuke Kurita
大佑 栗田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2013127605A priority Critical patent/JP2014029990A/ja
Priority to PCT/JP2013/067483 priority patent/WO2014003047A1/ja
Priority to US14/406,553 priority patent/US20150179823A1/en
Priority to CN201380031752.8A priority patent/CN104380445A/zh
Publication of JP2014029990A publication Critical patent/JP2014029990A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/83—FETs having PN junction gate electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/852—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs being Group III-V materials comprising three or more elements, e.g. AlGaN or InAsSbP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Weting (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】オン抵抗およびリーク電流を低減できる窒化物半導体装置の電極構造および窒化物半導体電界効果トランジスタを提供する。
【解決手段】この窒化物半導体装置の電極構造によれば、オーミック電極（１１１,１１２）は窒化物半導体積層体（１０５）の凹部（１１６,１１９）からＡｌＧａＮバリア層（１０４）の表面（１０４Ａ）に接さずに絶縁膜（１０７）の表面（１０７Ｃ）に亘って形成されており、絶縁膜（１０７）がＡｌＧａＮバリア層（１０４）の表面（１０４Ａ）を覆っている。したがって、オーミック電極（１１１,１１２）を、ドライエッチングによって形成する際に絶縁膜（１０７）でＡｌＧａＮバリア層（１０４）の表面（１０４Ａ）を保護できる。
【選択図】図１

Description

この発明は、ヘテロ界面を有する窒化物半導体積層体に形成された凹部にオーミック電極が形成された窒化物半導体装置の電極構造およびその製造方法並びに上記窒化物半導体装置の電極構造を備えた窒化物半導体電界効果トランジスタに関する。
従来、窒化物半導体装置の電極構造としては、特許文献１(特許第４３３３６５２号公報)に示されるように、窒化物半導体積層体に凹部を形成し、この凹部にオーミック電極を形成してコンタクト抵抗の低減を図ったものがある。
また、このような電極構造を備えた窒化物半導体電界効果トランジスタが特許文献２(特開２０１１−２４９４３９号公報)に示されている。この窒化物半導体電界効果トランジスタは、図９に示すように、Ｓｉ基板５０１上に窒化物半導体積層体５０２が形成され、この窒化物半導体積層体５０２上にソース電極５０５,ドレイン電極５０６,ゲート電極５０７が形成されている。
上記窒化物半導体積層体５０２は、ＡｌＮバッファ層５２１,アンドープＧａＮ層５２３,アンドープＡｌＧａＮ層５２４がＳｉ基板５０１上に順に形成されて構成されている。この窒化物半導体積層体５０２は、表面から上記アンドープＧａＮ層５２３とアンドープＡｌＧａＮ層５２４とのヘテロ界面を貫通する凹部が形成され、この凹部にソース電極５０５とドレイン電極５０６が形成されている。また、アンドープＡｌＧａＮ層５２４には、上記ソース電極５０５とドレイン電極５０６との間の箇所に上記ヘテロ界面に達していない凹部が形成され、この凹部にゲート電極５０７が形成されている。
上記ソース電極５０５およびドレイン電極５０６は、上記アンドープＡｌＧａＮ層５２４の上面に接するように延在している鍔部５０５Ａ,５０６Ａを有している。このソース電極５０５の鍔部５０５Ａ上から上記ドレイン電極５０６の鍔部５０６Ａ上に亘って上記アンドープＡｌＧａＮ層５２４の上面と上記ゲート電極５０７を覆うように窒化アルミニウムからなる第１の絶縁膜５１１が形成されている。さらに、この第１の絶縁膜５１１上に窒化シリコンからなる第２の絶縁膜５１２が形成されている。この第２の絶縁膜５１２は、ゲート電極５０７とドレイン電極５０６との間で第１の絶縁膜５１１を露出させる貫通穴が形成されている。この第２の絶縁膜５１２の貫通穴を埋めると共に上記第２の絶縁膜５１２上に延在してソース電極５０５に達するフィールドプレート５１５が形成されている。
ところが、上記従来の電界効果トランジスタでは、次のような問題がある。
(１) ソース電極５０５およびドレイン電極５０６をなすオーミックメタルをリフトオフによって形成しているので、大口径化や量産に際し、リフトオフ時間が長くなる等の問題が生じる。
(２) 上記(１)の問題を解決するために、ドライエッチングによってオーミックメタルを形成すると、アンドープＡｌＧａＮ層５２４の表面にエッチングダメージが入るという問題が生じる。
すなわち、上記エッチングダメージにより切断された結合は電荷のトラップ準位となり、オン抵抗の増加を引き起こすという問題がある。また、上記エッチング時にアンドープＡｌＧａＮ層の膜厚が減少し、２次元電子ガスの濃度が減少することによってもオン抵抗が増加する。さらに、上記ドライエッチングによって形成された準位を伝導することによってリーク電流も増加するという問題がある。
特許第４３３３６５２号公報 特開２０１１−２４９４３９号公報
そこで、この発明の課題は、オン抵抗およびリーク電流を低減できる窒化物半導体装置の電極構造とその製造方法および窒化物半導体電界効果トランジスタを提供することにある。
上記課題を解決するため、この発明の窒化物半導体装置の電極構造は、ヘテロ界面を有すると共に表面から上記ヘテロ界面に向かって窪んだ凹部を有する窒化物半導体積層体と、
上記窒化物半導体積層体の表面上かつ上記凹部外に形成された絶縁膜と、
上記窒化物半導体積層体の凹部から上記絶縁膜の表面に亘って上記窒化物半導体積層体の表面に接しないように形成されたオーミック電極と
を備えたことを特徴としている。
この発明の窒化物半導体装置の電極構造によれば、上記絶縁膜が上記窒化物半導体積層体の表面を覆っており、上記オーミック電極は上記凹部から上記窒化物半導体積層体の表面に接することなく上記絶縁膜の表面に亘って形成されている。したがって、上記オーミック電極となるオーミックメタルをドライエッチングによって形成する際に、上記絶縁膜で上記窒化物半導体積層体の表面を保護できる。よって、この発明によれば、上記窒化物半導体積層体の表面にエッチングダメージを与えることなく、量産,大口径化が可能なドライエッチングによってオーミックメタルを形成でき、オン抵抗およびリーク電流を低減できる窒化物半導体装置の電極構造を実現できる。
また、一実施形態の窒化物半導体装置の電極構造では、上記窒化物半導体積層体は、
第１のＧａＮ系半導体層と、
上記第１のＧａＮ系半導体層上に積層されていると共に上記第１のＧａＮ系半導体層と上記ヘテロ界面を形成する第２のＧａＮ系半導体層とを有する。
この実施形態によれば、上記窒化物半導体積層体を、第１のＧａＮ系半導体層と第２のＧａＮ系半導体層とで構成することにより、高周波,高出力デバイスに好適な窒化物半導体装置の電極構造を提供できる。
また、一実施形態の窒化物半導体装置の電極構造では、上記絶縁膜は、
シリコン窒化膜を含む絶縁膜またはシリコン窒化膜からなる絶縁膜、あるいは、シリコン酸化窒化膜からなる絶縁膜、シリコン窒化炭化膜からなる絶縁膜、酸化アルミニウムまたは窒化アルミニウムからなる絶縁膜である。
この実施形態によれば、上記絶縁膜を用いることにより、電流コラプスの低減を図れる。電流コラプスとは、低電圧動作でのトランジスタのオン抵抗と比べて、高電圧動作でのトランジスタのオン抵抗が高くなってしまう現象である。
また、一実施形態の窒化物半導体電界効果トランジスタでは、上記窒化物半導体装置の電極構造を備え、
上記オーミック電極で構成されたソース電極と、
上記オーミック電極で構成されたドレイン電極と、
上記窒化物半導体積層体上に形成されたゲート電極と
を備えた。
この実施形態によれば、オン抵抗およびリーク電流を低減できる窒化物半導体電界効果トランジスタを提供できる。
また、本発明の窒化物半導体装置の電極構造の製造方法では、ヘテロ界面を有する窒化物半導体積層体上に絶縁膜を形成し、
上記絶縁膜の予め定められた領域をエッチングで除去して上記窒化物半導体積層体の表面を露出させ、
上記絶縁膜をマスクとして、上記窒化物半導体積層体をエッチングして、上記窒化物半導体積層体に上記ヘテロ界面に向かって窪んだ凹部を形成し、
上記絶縁膜を熱処理し、
上記熱処理された絶縁膜上および上記凹部に金属膜を形成し、
上記金属膜をエッチングし、熱処理して、上記凹部から上記絶縁膜の表面に亘って存在する一方、上記窒化物半導体積層体の表面に接しないオーミック電極を形成することを特徴としている。
本発明の電極構造の製造方法によれば、上記金属膜をエッチングする際に、上記絶縁膜が上記窒化物半導体積層体の表面を覆っており、上記オーミック電極は、上記窒化物半導体積層体の表面に接しないように上記凹部から上記絶縁膜の表面に亘って形成される。したがって、上記オーミック電極となるオーミックメタルをエッチングによって形成する際に、上記絶縁膜で上記窒化物半導体積層体の表面を保護できる。よって、この発明によれば、上記窒化物半導体積層体の表面にエッチングダメージを与えることなく、量産,大口径化が可能なドライエッチングによってオーミックメタルを形成でき、オン抵抗およびリーク電流を低減できる窒化物半導体装置の電極構造を製造できる。
また、一実施形態の窒化物半導体装置の電極構造の製造方法では、上記金属膜を熱処理する温度を、上記絶縁膜を熱処理する温度よりも低い温度にした。
この実施形態によれば、上記金属膜の熱処理による上記絶縁膜への電極メタルの拡散が抑制され、上記絶縁膜を経由するリーク電流を低減できる。
この発明の窒化物半導体装置の電極構造によれば、窒化物半導体積層体の表面にエッチングダメージを与えることなく、量産,大口径化が可能なドライエッチングによってオーミックメタルを形成でき、オン抵抗およびリーク電流を低減できる窒化物半導体装置の電極構造を実現できる。
この発明の第１実施形態の窒化物半導体装置の電極構造の実施形態を備えたＧａＮ系電界効果トランジスタの断面図である。 上記ＧａＮ系電界効果トランジスタの製造工程を説明する工程断面図である。 図２に続く工程断面図である。 図３に続く工程断面図である。 図４に続く工程断面図である。 図５に続く工程断面図である。 図６に続く工程断面図である。 図７に続く工程断面図である。 従来の窒化物半導体装置の電極構造を備えた電界効果トランジスタの断面図である。
以下、この発明を図示の実施の形態により詳細に説明する。
（第１実施形態）
図１はこの発明の第１実施形態の電極構造の実施形態を備えた窒化物半導体装置の断面図を示しており、この窒化物半導体装置はＧａＮ系ＨＦＥＴ(Hetero-junction Field Effect Transistor；ヘテロ接合電界効果トランジスタ)である。
この窒化物半導体装置は、図１に示すように、Ｓｉ基板１０１上に、アンドープＡｌＧａＮバッファ層１０２、第１のＧａＮ系半導体層の一例としてのアンドープＧａＮチャネル層１０３と、第２のＧａＮ系半導体層の一例としてのアンドープＡｌＧａＮバリア層１０４を形成している。このアンドープＧａＮチャネル層１０３とアンドープＡｌＧａＮバリア層１０４とのヘテロ界面近傍に２ＤＥＧ(２次元電子ガス)層１０６が発生する。上記アンドープＧａＮチャネル層１０３とアンドープＡｌＧａＮバリア層１０４とが窒化物半導体積層体１０５を構成している。
なお、上記ＧａＮチャネル層１０３に替えて、上記ＡｌＧａＮバリア層１０４よりもバンドギャップの小さい組成を有するＡｌＧａＮ層としてもよい。また、上記ＡｌＧａＮバリア層１０４上にキャップ層として例えばＧａＮからなる約１ｎｍの厚さの層を設けてもよい。
上記窒化物半導体積層体１０５には、凹部１１６と凹部１１９とが互いに間隔をあけて形成されている。この凹部１１６と凹部１１９は、上記ＡｌＧａＮバリア層１０４の表面１０４Ａから上記ＡｌＧａＮバリア層１０４と上記２ＤＥＧ層１０６を貫通して上記ＧａＮチャネル層１０３まで達している。また、絶縁膜１０７が、上記ＡｌＧａＮバリア層１０４の表面１０４Ａ上に形成されている。この絶縁膜１０７は、上記凹部１１６および凹部１１９の外に形成されている。すなわち、この絶縁膜１０７は、上記凹部１１６に連なる開口部１０７Ａと上記凹部１１９に連なる開口部１０７Ｂとを有し、この開口部１０７Ａ,１０７Ｂは、上記凹部１１６,１１９の側壁１１６Ａ,１１９Ａに対して略同一面上にある側壁１０７Ａ-１,１０７Ｂ-１を有している。
また、上記凹部１１６にオーミック電極であるソース電極１１１が形成され、上記凹部１１９にドレイン電極１１２が形成されている。上記ソース電極１１１は、上記凹部１１６を埋めていると共に上記絶縁膜１０７の開口部１０７Ａを貫通している。このソース電極１１１は、上記絶縁膜１０７の開口部１０７Ａから上記絶縁膜１０７の表面１０７Ｃに亘って延在している鍔部１１１Ａを有する。また、上記ドレイン電極１１２は、上記絶縁膜１０７の開口部１０７Ｂを貫通していると共に上記凹部１１９を埋めている。このドレイン電極１１２は、上記絶縁膜１０７の開口部１０７Ｂから上記絶縁膜１０７の表面１０７Ｃに亘って延在している鍔部１１２Ａを有する。
図１に示すように、上記ＡｌＧａＮバリア層１０４の表面１０４Ａは、上記絶縁膜１０７で覆われている。したがって、上記ソース電極１１１,ドレイン電極１１２は、上記凹部１１６,１１９の側壁１１６Ａ,１１９Ａを構成する上記ＡｌＧａＮバリア層１０４の側壁１０４Ｂに接しているが上記ＡｌＧａＮバリア層１０４の表面１０４Ａには接していない。
上記ソース電極１１１およびドレイン電極１１２は、一例として、Ｔｉ,Ａｌ,ＴｉＮを順に積層したＴｉ/Ａｌ/ＴｉＮで構成されている。
また、上記ソース電極１１１とドレイン電極１１２との間の上記絶縁膜１０７上にゲート電極１１３が形成されている。このゲート電極１１３は、例えば、ＴｉＮまたはＷＮなどで作製される。なお、ゲート電極１１３を、上記絶縁膜１０７を貫通して上記ＡｌＧａＮバリア層１０４に達するショットキー電極としてもよい。
上記構成の窒化物半導体装置において、ＧａＮ層１０３とＡｌＧａＮ層１０４との界面近傍に発生した２次元電子ガス(２ＤＥＧ)層１０６でチャネルが形成され、このチャネルを、ゲート電極１１３に電圧を印加することにより制御して、ソース電極１１１とドレイン電極１１２とゲート電極１１３を有するＨＦＥＴをオンオフさせる。このＨＦＥＴは、ゲート電極１１３に負電圧が印加されているときにゲート電極１１３下のＧａＮ層１０３に空乏層が形成されてオフ状態となる一方、ゲート電極１１３の電圧がゼロのときにゲート電極１１３下のＧａＮ層１０３に空乏層がなくなってオン状態となるノーマリーオンタイプのトランジスタである。
次に、上記窒化物半導体装置の製造方法を図２〜図８に従って説明する。なお、図２〜図８では、図を見やすくするためにＳｉ基板やアンドープＡｌＧａＮバッファ層を図示していない。
まず、図２に示すように、Ｓｉ基板(図示せず)上に、ＭＯＣＶＤ(Metal Organic Chemical Vapor Deposition：有機金属気相成長)法を用いて、アンドープＡｌＧａＮバッファ層(図示せず)、アンドープＧａＮチャネル層１０３とアンドープＡｌＧａＮバリア層１０４を順に形成する。アンドープＧａＮチャネル層１０３の厚さは例えば１μｍ、アンドープＡｌＧａＮバリア層１０４の厚さは例えば３０ｎｍとする。このＧａＮチャネル層１０３とＡｌＧａＮバリア層１０４が窒化物半導体積層体１０５を構成している。図２において、１０６は、ＧａＮチャネル層１０３とＡｌＧａＮバリア層１０４とのヘテロ界面近傍に形成される２次元電子ガス(２ＤＥＧ)層１０６である。
次に、上記ＡｌＧａＮバリア層１０４上に、絶縁膜１０７とする例えば窒化シリコン膜１０７を例えばプラズマＣＶＤ(Chemical Vapor Deposition：化学的気相成長))法により２００ｎｍの膜厚に成膜する。この絶縁膜１０７の成長温度は、一例として、２２５℃としたが、２００℃〜４００℃の範囲で設定してもよい。また、上記絶縁膜１０７の膜厚は、一例として、２００ｎｍとしたが、２０ｎｍ〜４００ｎｍの範囲で設定してもよい。
次に、図３に示すように、上記絶縁膜１０７上にフォトレジスト層１２６を形成し、露光,現像することにより、上記フォトレジスト層１２６に開口１２６Ａ,１２６Ｂを形成し、上記開口１２６Ａ,１２６Ｂを形成したフォトレジスト層１２６をマスクとして、ウェットエッチングを行なう。これにより、図４に示すように、上記絶縁膜１０７に開口部１０７Ａ,１０７Ｂを形成する。なお、上記ウェットエッチングに替えてドライエッチングによって、上記絶縁膜１０７に開口部１０７Ａ,１０７Ｂを形成してもよい。
次に、図５に示すように、上記フォトレジスト層１２６を除去する。
次に、図６に示すように、上記絶縁膜１０７をマスクとしてドライエッチングもしくはウェットエッチングを行い、上記ＡｌＧａＮバリア層１０４からＧａＮチャネル層１０３まで達する凹部１１６,１１９を形成する。次に、酸素プラズマ処理や酸洗浄を行う。なお、この酸素プラズマ処理や酸洗浄は、必ずしも行わなくてもよい。
次に、上記絶縁膜１０７を熱処理する。この熱処理は、例えば、窒素雰囲気において、５００℃で５分間とした。また、上記熱処理の温度は、一例として、５００℃〜８５０℃の範囲で設定してもよい。
次に、図７に示すように、上記絶縁膜１０７上および凹部１１６,１１９にスパッタリングにより、Ｔｉ,Ａｌ,ＴｉＮを順に積層することで、Ｔｉ/Ａｌ/ＴｉＮを積層して、オーミック電極となる積層金属膜１２８を形成する。ここで、ＴｉＮ層は、後工程からＴｉ/Ａｌ層を保護するためのキャップ層である。
また、この実施形態では、上記スパッタリングにおいて、上記Ｔｉ層の層厚α(ｎｍ)と上記Ａｌ層の層厚β(ｎｍ)との比α/βを、例えば、２/１００〜４０/１００として、後述するオーミックアニール工程の後に形成されるオーミック電極のＴｉＡｌ合金のＡｌに対するＴｉの原子数比が、２.０〜４０atom％の範囲内(例えば８atom％)となるようにした。
尚、上記スパッタリングに替えて上記Ｔｉ,Ａｌを蒸着してもよい。
次に、図８に示すように、通常のフォトリソグラフィおよびドライエッチングを用いて、オーミック電極１１１,１１２のパターンを形成する。
そして、オーミック電極１１１,１１２が形成された基板を例えば４００℃以上かつ５００℃以下で１０分間以上アニールすることによって、２次元電子ガス(２ＤＥＧ)層１０６とオーミック電極１１１,１１２との間にオーミックコンタクトが得られる。この場合、５００℃を超える高温(例えば６００℃以上)でアニールした場合に比べて、コンタクト抵抗を大幅に低減できる。また、４００℃以上かつ５００℃以下の低温でアニールすることにより絶縁膜１０７への電極金属の拡散を抑制できて、絶縁膜１０７の特性に悪影響を与えることがない。また、上記低温のアニールにより、ＧａＮ層１０３からの窒素抜けによる電流コラプスの悪化や特性変動を防ぐことができる。なお、ここでは、上記アニール時間を１０分間以上としたが、上記アニール時間は、ＡｌにＴｉが十分に拡散する時間に設定すればよい。また、「電流コラプス」とは、低電圧動作でのトランジスタのオン抵抗と比べて高電圧動作でのトランジスタのオン抵抗が高くなってしまう現象である。
上記オーミック電極１１１,１１２がソース電極１１１とドレイン電極１１２となり、後の工程でソース電極１１１とドレイン電極１１２の間にＴｉＮまたはＷＮなどからなるゲート電極１１３が形成される。
上記実施形態の電極構造によれば、上記オーミック電極１１１,１１２は上記凹部１１６,１１９から上記窒化物半導体積層体１０５の表面つまり上記ＡｌＧａＮバリア層１０４の表面１０４Ａに接さずに上記絶縁膜１０７の表面１０７Ｃに亘って形成されており、上記絶縁膜１０７が上記ＡｌＧａＮバリア層１０４の表面１０４Ａを覆っている。したがって、上記オーミック電極１１１,１１２を、ドライエッチングによって形成する際に、上記絶縁膜１０７で上記窒化物半導体積層体１０５の表面を保護できる。よって、この電極構造によれば、上記窒化物半導体積層体１０５の表面にエッチングダメージを与えることなく、量産,大口径化が可能なドライエッチングによってオーミック電極１１１,１１２を形成でき、オン抵抗およびリーク電流を低減できる。
また、上記窒化物半導体装置によれば、ＡｌＧａＮバリア層１０４を貫通してＧａＮチャネル層１０３の上側の一部まで形成された凹部１１６,１１９にオーミック電極１１１,１１２の一部が埋め込まれたリセス構造の窒化物半導体装置において、ＧａＮチャネル層１０３とＡｌＧａＮバリア層１０４とのヘテロ界面近傍の２次元電子ガス(２ＤＥＧ)層１０６とオーミック電極１１１,１１２とのコンタクト抵抗を低減できた。例えば、上記オーミック電極１１１,１１２をアニールする温度を５００℃とした場合、上記コンタクト抵抗を０.６６Ωｍｍとすることができた。上記絶縁膜１０７をマスクとしたエッチング(ドライエッチングもしくはウェットエッチング)でもって、凹部１１６,１１９を形成することによって、ＡｌＧａＮバリア層１０４の表面１０４Ａへのエッチングの回り込みを抑え、ＡｌＧａＮバリア層１０４の表面１０４Ａへのダメージを抑えて、コンタクト抵抗を低減できたと考えられる。
また、上記窒化物半導体装置の製造方法によれば、上記ＡｌＧａＮバリア層１０４上に絶縁膜１０７を形成し、この絶縁膜１０７を熱処理(例えば、５００℃で５分間)により改質してから、オーミック電極となる積層金属膜１２８を形成し、熱処理(オーミックアニール)して、ソース電極１１１,ドレイン電極１１２を形成することによって、電極メタルが絶縁膜１０７に拡散することを抑制でき、上記絶縁膜１０７を経由するリーク電流を低減できる。また、上記熱処理(オーミックアニール)の温度を、上記絶縁膜１０７の熱処理温度よりも低温(たとえば、４００℃)とすることで電極メタルの絶縁膜１０７への拡散をより抑えて、リーク電流を低減できる。
また、この実施形態の電極構造によれば、オーミック電極であるドレイン電極１１２の鍔部１１２ＡがＡｌＧａＮ層１０４との間に絶縁膜１０７を挟んだ構造としたことで、ドレイン電極の鍔部がＡｌＧａＮ層の表面に直に接している従来例の電極構造に比べて、オン耐圧を向上できる。このオン耐圧とは、スイッチングデバイスとしての電界効果トランジスタをオフからオンに切り替えた時のソース-ドレイン間電圧の耐圧を表す。例えば、ノーマリオンの電界効果トランジスタにおいて、ソース電極に０Ｖ、ゲート電極に−１０Ｖ、ドレイン電極に高電圧(例えば６００Ｖ)をそれぞれ印加したオフ状態から、ゲート電極に０Ｖを印加して、オンに切り替えたときに、ドレイン電極のゲート電極側の端近傍に高電界領域が形成されることが本発明者らによって見出された。上記オン耐圧がスイッチングデバイスとしての電界効果トランジスタの耐圧として、オフ時の耐圧(オフ耐圧)だけでなく、オン時の耐圧(オン耐圧)を向上させることが重要になる。
尚、上記窒化物半導体装置では、上記窒化物半導体積層体１０５に形成した凹部１１６,１１９がＡｌＧａＮバリア層１０４と２ＤＥＧ層１０６を貫通するものとしたが、この凹部１１６,１１９はＡｌＧａＮバリア層１０４を貫通するが上記２ＤＥＧ層１０６を貫通しないものであってもよい。また、上記凹部１１６,１１９は、上記ＡｌＧａＮバリア層１０４を貫通していなくてもよい。
また、上記窒化物半導体装置では、上記絶縁膜１０７上にゲート電極１１３を形成してＭＯＳ構造としたが、上記絶縁膜１０７に形成した開口に露出したＡｌＧａＮバリア層１０４にショットキー電極としてのゲート電極１１３を形成してもよい。
また、上記実施形態では、Ｔｉ/Ａｌ/ＴｉＮを積層してオーミック電極としたが、これに限らず、ＴｉＮはなくともよく、また、Ｔｉ/Ａｌを積層した後、その上にＡｕ,Ａｇ,Ｐｔなどを積層してもよい。
また、上記実施形態では、Ｓｉ基板を用いた窒化物半導体装置について説明したが、Ｓｉ基板に限らず、サファイヤ基板やＳｉＣ基板を用いてもよく、サファイヤ基板やＳｉＣ基板上に窒化物半導体層を成長させてもよいし、ＧａＮ基板にＡｌＧａＮ層を成長させる等のように、窒化物半導体からなる基板上に窒化物半導体層を成長させてもよい。また、基板と窒化物半導体層との間にバッファ層を形成してもよいし、窒化物半導体積層体１０５のＡｌＧａＮバリア層１０４とＧａＮチャネル層１０３との間に層厚１ｎｍ程度のＡｌＮヘテロ特性改善層を形成してもよい。
上記窒化物半導体装置の絶縁膜１０７の材料としては、一例として、ＳｉＮｘ，ＳｉＯ２，ＡｌＮ，Ａｌ２Ｏ３などが用いられる。特に、電流コラプス抑制のためにＡｌＧａＮバリア層１０４の表面にストイキオメトリックを崩したＳｉＮ膜を形成し、このＳｉＮ膜上に、表面保護のためのＳｉＯ２またはＳｉＮで作製した保護膜を積層した、多層膜構造の絶縁膜１０７とすることが好ましい。さらに、上記絶縁膜１０７の材料としては、例えば、ＳｉＯＮまたはＳｉＣＮを採用してもよい。また、ＳｉＮ膜上にＡｌＮ膜を挟んでＳｉＯＮ膜を形成したものを絶縁膜１０７としてもよい。
（第２実施形態）
第２実施形態の窒化物半導体装置の電極構造は、第１実施形態における絶縁膜１０７を、シリコン酸窒化膜（ＳｉＯＮ）を含む絶縁膜、または、シリコン炭窒化膜（ＳｉＣＮ）を含む絶縁膜としたものである。この絶縁膜としてＳｉＯＮ膜またはＳｉＣＮ膜を含むことにより、電流コラプスの低減を図れる。
なお、ＳｉＯＮ膜を含む絶縁膜の代わりに、ＳｉＯＮ膜からなる絶縁膜を用いてもよい。
また、ＳｉＣＮ膜を含む絶縁膜の代わりに、ＳｉＣＮ膜からなる絶縁膜を用いてもよい。
（第３実施形態）
第３実施形態の窒化物半導体装置の電極構造は、第１実施形態における絶縁膜１０７を、酸化アルミニウム膜（Ａｌ２Ｏ３）を含む絶縁膜、または、シリコン酸化膜（ＳｉＯ２）を含む絶縁膜としたものである。この絶縁膜としてＡｌ２Ｏ３膜またはＳｉＯ２膜を含むことにより、電流コラプスの低減を図れる。
なお、Ａｌ２Ｏ３膜を含む絶縁膜の代わりに、Ａｌ２Ｏ３膜からなる絶縁膜を用いてもよい。
また、ＳｉＯ２膜を含む絶縁膜の代わりに、ＳｉＯ２膜からなる絶縁膜を用いてもよい。
（第４実施形態）
第４実施形態の窒化物半導体装置の電極構造は、第１実施形態における絶縁膜１０７を、ＡｌＮ膜を含む絶縁膜としたものである。この絶縁膜としてＡｌＮ膜を含むことにより、電流コラプスの低減を図れる。
なお、ＡｌＮ膜を含む絶縁膜の代わりに、ＡｌＮ膜ｓからなる絶縁膜を用いてもよい。
また、上記窒化物半導体装置では、ノーマリーオンタイプのＨＦＥＴについて説明したが、ノーマリーオフタイプの窒化物半導体装置にこの発明を適用してもよい。また、ショットキー電極に限らず、絶縁ゲート構造の電界効果トランジスタにこの発明を適用してもよい。
この発明の窒化物半導体装置の窒化物半導体は、ＡｌxＩnyＧａ１−x−yＮ(ｘ≧０、ｙ≧０、０≦ｘ＋ｙ≦１)で表されるものであればよい。
この発明の具体的な実施の形態について説明したが、この発明は上記実施形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。
１０１ Ｓｉ基板
１０２ アンドープＡｌＧａＮバッファ層
１０３ アンドープＧａＮチャネル層
１０４ アンドープＡｌＧａＮバリア層
１０４Ａ 表面
１０４Ｂ
１０５ 窒化物半導体積層体
１０６ ２次元電子ガス層
１０７ 絶縁膜
１０７Ａ,１０７Ｂ 開口部
１０７Ａ-１,１０７Ｂ-１ 側壁
１１１ ソース電極
１１２ ドレイン電極
１１３ ゲート電極
１１６,１１９ 凹部
１１６Ａ,１１９Ａ 側壁
１２６ フォトレジスト層
１２８ 積層金属膜

Claims (5)

  1. ヘテロ界面を有すると共に表面から上記ヘテロ界面に向かって窪んだ凹部を有する窒化物半導体積層体と、
    上記窒化物半導体積層体の表面上かつ上記凹部外に形成された絶縁膜と、
    上記窒化物半導体積層体の凹部から上記絶縁膜の表面に亘って上記窒化物半導体積層体の表面に接しないように形成されたオーミック電極と
    を備えたことを特徴とする窒化物半導体装置の電極構造。
  2. 請求項１に記載の窒化物半導体装置の電極構造において、
    上記窒化物半導体積層体は、
    第１のＧａＮ系半導体層と、
    上記第１のＧａＮ系半導体層上に積層されていると共に上記第１のＧａＮ系半導体層と上記ヘテロ界面を形成する第２のＧａＮ系半導体層とを有することを特徴とする窒化物半導体装置の電極構造。
  3. 請求項１または２に記載の窒化物半導体装置の電極構造を備え、
    上記オーミック電極で構成されたソース電極と、
    上記オーミック電極で構成されたドレイン電極と、
    上記窒化物半導体積層体上に形成されたゲート電極と
    を備えたことを特徴とする窒化物半導体電界効果トランジスタ。
  4. ヘテロ界面を有する窒化物半導体積層体上に絶縁膜を形成し、
    上記絶縁膜の予め定められた領域をエッチングで除去して上記窒化物半導体積層体の表面を露出させ、
    上記絶縁膜をマスクとして、上記窒化物半導体積層体をエッチングして、上記窒化物半導体積層体に上記ヘテロ界面に向かって窪んだ凹部を形成し、
    上記絶縁膜を熱処理し、
    上記熱処理された絶縁膜上および上記凹部に金属膜を形成し、
    上記金属膜をエッチングし、熱処理して、上記凹部から上記絶縁膜の表面に亘って存在する一方、上記窒化物半導体積層体の表面に接しないオーミック電極を形成することを特徴とする窒化物半導体装置の電極構造の製造方法。
  5. 請求項４に記載の窒化物半導体装置の電極構造の製造方法において、
    上記金属膜を熱処理する温度を、上記絶縁膜を熱処理する温度よりも低い温度にしたことを特徴とする窒化物半導体装置の電極構造の製造方法。
JP2013127605A 2012-06-29 2013-06-18 窒化物半導体装置の電極構造およびその製造方法並びに窒化物半導体電界効果トランジスタ Pending JP2014029990A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013127605A JP2014029990A (ja) 2012-06-29 2013-06-18 窒化物半導体装置の電極構造およびその製造方法並びに窒化物半導体電界効果トランジスタ
PCT/JP2013/067483 WO2014003047A1 (ja) 2012-06-29 2013-06-26 窒化物半導体装置の電極構造およびその製造方法並びに窒化物半導体電界効果トランジスタ
US14/406,553 US20150179823A1 (en) 2012-06-29 2013-06-26 Electrode structure for nitride semiconductor device, production method therefor, and nitride semiconductor field-effect transistor
CN201380031752.8A CN104380445A (zh) 2012-06-29 2013-06-26 氮化物半导体器件的电极构造及其制造方法以及氮化物半导体场效应晶体管

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012147116 2012-06-29
JP2012147116 2012-06-29
JP2013127605A JP2014029990A (ja) 2012-06-29 2013-06-18 窒化物半導体装置の電極構造およびその製造方法並びに窒化物半導体電界効果トランジスタ

Publications (1)

Publication Number Publication Date
JP2014029990A true JP2014029990A (ja) 2014-02-13

Family

ID=49783188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013127605A Pending JP2014029990A (ja) 2012-06-29 2013-06-18 窒化物半導体装置の電極構造およびその製造方法並びに窒化物半導体電界効果トランジスタ

Country Status (4)

Country Link
US (1) US20150179823A1 (ja)
JP (1) JP2014029990A (ja)
CN (1) CN104380445A (ja)
WO (1) WO2014003047A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016092892A1 (ja) * 2014-12-12 2016-06-16 シャープ株式会社 化合物半導体装置
JP7535258B2 (ja) 2020-03-31 2024-08-16 豊田合成株式会社 半導体素子および装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6888224B2 (ja) * 2017-10-16 2021-06-16 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
CR20200178A (es) 2017-11-01 2020-06-28 Arrowhead Pharmaceuticals Inc Ligandos de integrina y usos de estos
CN108447780A (zh) * 2018-02-11 2018-08-24 厦门市三安集成电路有限公司 一种氮化物半导体器件的欧姆接触结构及其制作方法
US10756207B2 (en) 2018-10-12 2020-08-25 Transphorm Technology, Inc. Lateral III-nitride devices including a vertical gate module
CN113939918A (zh) * 2019-06-18 2022-01-14 三菱电机株式会社 半导体装置及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165446A (ja) * 2005-12-12 2007-06-28 Oki Electric Ind Co Ltd 半導体素子のオーミックコンタクト構造
WO2010092768A1 (ja) * 2009-02-16 2010-08-19 日本電気株式会社 電界効果トランジスタ
JP2012109492A (ja) * 2010-11-19 2012-06-07 Sanken Electric Co Ltd 化合物半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016092892A1 (ja) * 2014-12-12 2016-06-16 シャープ株式会社 化合物半導体装置
JP7535258B2 (ja) 2020-03-31 2024-08-16 豊田合成株式会社 半導体素子および装置

Also Published As

Publication number Publication date
WO2014003047A1 (ja) 2014-01-03
US20150179823A1 (en) 2015-06-25
CN104380445A (zh) 2015-02-25

Similar Documents

Publication Publication Date Title
CN104821340B (zh) 半导体器件
JP5776217B2 (ja) 化合物半導体装置
US9620599B2 (en) GaN-based semiconductor transistor
JP5166576B2 (ja) ＧａＮ系半導体素子の製造方法
JP6462456B2 (ja) 半導体装置および半導体装置の製造方法
JP2014029990A (ja) 窒化物半導体装置の電極構造およびその製造方法並びに窒化物半導体電界効果トランジスタ
JP6272557B2 (ja) 窒化物半導体電界効果トランジスタ
JP2014045174A (ja) 窒化物半導体装置
JP5306438B2 (ja) 電界効果トランジスタおよびその製造方法
JP2013168433A (ja) 窒化物半導体装置および窒化物半導体装置の製造方法
JP2013149851A (ja) 窒化物半導体装置
US9917187B2 (en) Semiconductor device and manufacturing method
JP5827529B2 (ja) 窒化物半導体装置およびその製造方法
JPWO2014148255A1 (ja) 窒化物半導体装置および窒化物半導体装置の製造方法
JP2014029991A (ja) 窒化物半導体装置の電極構造および窒化物半導体電界効果トランジスタ
CN103597582B (zh) 氮化物半导体装置及其制造方法
JP5750382B2 (ja) 窒化物半導体装置
JP2013115323A (ja) 電界効果トランジスタ
JP5917990B2 (ja) 窒化物半導体装置
JP6524888B2 (ja) 化合物半導体装置及びその製造方法
JP2013222800A (ja) 窒化物半導体装置およびその製造方法
JP2015073002A (ja) 化合物半導体装置及びその製造方法
JP6018809B2 (ja) 窒化物半導体装置
JP2014007389A (ja) ヘテロ接合型ｆｅｔ
WO2013125589A1 (ja) 窒化物半導体装置およびその製造方法