Nothing Special   »   [go: up one dir, main page]

JP2013511155A - クラックストップを備えたデバイス - Google Patents

クラックストップを備えたデバイス Download PDF

Info

Publication number
JP2013511155A
JP2013511155A JP2012539008A JP2012539008A JP2013511155A JP 2013511155 A JP2013511155 A JP 2013511155A JP 2012539008 A JP2012539008 A JP 2012539008A JP 2012539008 A JP2012539008 A JP 2012539008A JP 2013511155 A JP2013511155 A JP 2013511155A
Authority
JP
Japan
Prior art keywords
substrate
crack stop
crack
devices
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012539008A
Other languages
English (en)
Inventor
ヴァン アレン ミーコフスキー，
ダニエル， ジェームス ナミーシア，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2013511155A publication Critical patent/JP2013511155A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

基板上のデバイスと基板内のクラックストップとを備える装置である。デバイスを形成する方法も開示される。これらの方法は、半導体デバイスのようなデバイスを第１の厚さを有する基板上に設けることと、基板の厚さを第２の厚さまで低減することと、クラックストップを基板内に設けることとを含み得る。基板の厚さを低減することは、この基板を支持用の担体基板に取り付けることと、その後、この担体基板を取り外すこととを含み得る。クラックストップは、クラックがデバイスに到達することを妨げ得る。

Description

本発明は、半導体デバイスなどのデバイスと、このようなデバイスの製造とに関する。
半導体デバイス内の基板の厚さは、所与の電流レベルでデバイスを動作させるために必要とされる順方向電圧に影響を与える可能性がある。一部の用途では、ＳｉＣショットキーデバイス、ＭＯＳＦＥＴ、ＢＪＴ、ＰＩＮダイオード、ｎチャネルＩＧＢＴ、サイリスタ、縦型ＪＦＥＴ、ＧａＮ ＨＥＭＴ、および／または、発光ダイオード（ＬＥＤ）などのようなデバイスの性能および／または動作は、厚い基板の比較的高い抵抗による影響を受けることがある。たとえば、ｎ型４Ｈ−ＳｉＣ基板は、様々なデバイスの特性オン抵抗である約１ｍΩ・ｃｍ２に相当することがある。この特性オン抵抗は、６００Ｖ ＳｉＣショットキーダイオードのオン抵抗の約５０％、および／または、３００Ｖ ＳｉＣショットキーダイオードのオン抵抗の約９０％を構成することがある。ｐ型４Ｈ−ＳｉＣ基板は、約５０〜１００ｍΩ・ｃｍ２をデバイス・オン抵抗に付加することがある。このような理由で、ＧＴＯおよびｎチャネルＩＧＢＴのような縦型デバイスをｐ型ＳｉＣ基板上に開発することは、実際的ではなかった。したがって、デバイスが設けられている基板の厚さを低減することが望ましいこともある。ＧａＮ ＨＥＭＴ、および／またはＳｉＣ ＭＭＩＣのようなモノリシックマイクロ波集積回路（ＭＭＩＣ）の場合、基板厚さは、デバイスの表側への低インピーダンス接地接続を行うことがあるバイアホールの使用を可能にすることにより、伝送路インピーダンスを制御するために薄くされることがある。基板の厚さを低減することは、たとえば、米国特許第７，５４７，５７８号明細書において検討され、この開示内容は、参照によって内容全体が本願明細書に組み込まれる。
基板の厚さを低減する本デバイス製造技術は、典型的に、デバイスが上に載っている基板を支持用の担体基板に取り付けることと、その後、基板をエッチング、ポリッシュ、または、研磨することとを用いる。一部の加工ステップでは、担体基板の取り外しは、望ましくない歪みを厚さが低減された基板に導入することがあり、基板上に配置されたデバイスを伝搬し、これを破損するクラックが基板の内部に導入されることがある。クラックは、他の加工ステップ中にも導入されることがある。
本発明の実施形態は、基板上のデバイスと、クラック形成を低減または妨害し、それによって、基板上のデバイスを保護するために作用することがある基板内の、および／または、基板に一体化したクラックストップと、を備える装置を提供する。複数のクラックストップが、基板の周囲に沿った位置、および／または、基板上の複数のデバイスの間の位置のような基板内の様々な位置に配置されることがある。実施形態に依存して、クラックストップは、基板の一方の表面から、基板の別の表面の中に部分的または完全に延在することがある。クラックストップは、基板内の空隙または溝でもよい。クラッキングまたは異なった型のクラックもしくは欠陥の形成を低減することがある異なった型のクラックストップが、基板内で一緒に使用されることがある。
本発明の一部の実施形態は、少なくとも基板内または基板上のデバイス内に、実施形態に依存して基板の表面に対して９０度より小さいか、または、大きい角度で方向付けられたクラックストップを提供する。
本発明の一部の実施形態は、基板上のデバイスと、デバイスから離れた、基板内のクラックストップとを備える装置を製造する方法を記載する。方法は、少なくとも２個のデバイスを第１の厚さを有する基板上に設けることと、基板の厚さを第２の厚さまで低減することと、基板の周囲に沿って、および／または、デバイスの間で、少なくとも２個のデバイスから離れて配置されている少なくとも１個のクラックストップを基板内に設けることと、を備える。方法は、担体基板を基板と反対側で少なくとも２個のデバイスに取り付けることと、基板をエッチング、ポリッシュ、または、研磨することとをさらに備えることがある。方法は、デバイスをシンギュレーションすることをさらに含むことがある。一部の実施形態では、方法は、基板およびデバイスを貫く１個または複数のバイアホールを設けるときと同時にクラックストップを基板内に設けることを含むことがある。
発明のさらなる理解をもたらすために添えられ、本願に組み込まれ、本願の一部を構成する添付図面は、発明のある一定の（複数の）実施形態を例示する。
発明の一部の実施形態による装置の実施例を示した図である。 発明の一部の実施形態による装置の実施例を示した図である。 発明の一部の実施形態による装置の実施例を示した図である。 発明の実施例を示した図である。 発明の実施例を示した図である。 発明の実施例を示した図である。 発明の実施例を示した図である。 発明の一部の実施形態による装置の実施例を示した図である。 発明の一部の実施形態による装置の実施例を示した図である。 発明の一部の実施形態による装置の実施例を示した図である。 発明の一部の実施形態による装置の実施例を示した図である。 発明の一部の実施形態による装置の実施例を示した図である。 発明の一部の実施形態による装置の実施例を示した図である。 発明の一部の実施形態による装置の実施例を示した図である。 発明の一部の実施形態による装置の実施例を示した図である。 発明の一部の実施形態による装置および製造方法の実施例を示した断面図である。 発明の一部の実施形態による装置および製造方法の実施例を示した断面図である。 発明の一部の実施形態による装置および製造方法の実施例を示した断面図である。 発明の一部の実施形態による装置および製造方法の実施例を示した断面図である。 発明の一部の実施形態による装置および製造方法の実施例を示した断面図である。 発明の一部の実施形態による装置および製造方法の実施例を示した断面図である。 発明の一部の実施形態による装置および製造方法の実施例を示した断面図である。
発明は、今度は、発明の実施形態が示された添付図面を参照してより十分に記載されることになる。しかし、この本発明は、本明細書に記載された実施形態に限定されるものとして解釈されるべきではない。むしろ、これらの実施形態は、本開示が十分かつ完全であり、発明の範囲を当業者へ十分に伝達するように提供される。図面中、層および領域の厚さは、明確にするために誇張されている。類似した符号は、全体を通じて類似した要素を指す。本明細書で使用されるように、用語「および／または」は、関連したリストに掲載された項目のうちの１つまたは複数の項目のありとあらゆる組み合わせを含む。
本明細書で使用される用語法は、特有の実施形態を記載することだけを目的とし、発明の限定であることが意図されていない。本明細書で使用されるように、単数形「ａ」、「ａｎ」および「ｔｈｅ」は、文脈がそうではないことを明瞭に示唆しない限り、同様に複数形を含むことが意図されている。用語「ｃｏｍｐｒｉｓｅ」および／または「ｃｏｍｐｒｉｓｉｎｇ」は、本明細書中で使用されるとき、記載された特徴、整数、ステップ、動作、要素、および／または、コンポーネントの存在を指定するが、１つまたは複数の他の特徴、整数、ステップ、動作、要素、コンポーネント、および／または、これらの群の存在または付加を除外しないことがさらに理解されるであろう。
層、領域または基板などの要素が別の要素の「上に」ある、または、別の要素「方向に」延在すると言われるとき、この要素は、他の要素の「直ぐ上に」あること、もしくは、他の要素の「方向へ真っ直ぐに」延在することが可能であり、または、介在要素が存在してもよいことが理解されることになる。対照的に、要素が別の要素の「直ぐ上に」ある、または、別の要素の「方向へ真っ直ぐに」延在すると言われるとき、介在要素が存在しない。要素が別の要素に「接続」されている、または、「連結」されていると言われるとき、この要素は、他の要素に直接的に接続もしくは連結される可能性があり、または、介在要素が存在してもよいことがさらに理解されるであろう。対照的に、要素が別の要素に「直接的に接続」されている、または、「直接的に連結」されていると言われるとき、介在要素が存在しない。類似した符号は、明細書の全体を通じて類似した要素を指す。
本発明の実施形態は、本発明の理想的な実施形態の概略図である断面（および／または平面図）例図を参照して本明細書に記載される。したがって、たとえば、製造技術および／または公差の結果としての例図の形状からの変動が予期される。本発明の実施形態は、本明細書に例示された領域の特有の形状に限定されるものとして解釈されるべきではなく、たとえば、製造からの形状の変動を含むべきである。たとえば、矩形として例示または記載されたエッチングされた領域は、典型的に、丸みを帯びた特徴または湾曲した特徴を有することになる。このように、図示された領域は、本質的に概略的であり、これらの形状は、デバイスの領域の精密な形状を例示することが意図されることなく、本発明の範囲を限定することが意図されていない。
別段の定めがなければ、本明細書で使用されるすべての用語（技術用語および科学用語を含む）は、本発明が属する技術分野における当業者によって一般に理解されているのと同じ意味をもつ。一般に用いられる辞書に定義された用語などの用語は、本明細書の文脈および従来の技術における意味と整合した意味をもつものとして解釈されるべきであり、本明細書で別段の定めがなければ、理想的または過度に形式的な意味で解釈されるものではないことがさらに理解されるであろう。別の特徴に「隣接」して配置された構造または特徴の参照は、隣接する特徴に重なる、または、隣接する特徴の下にある部分を有することが当業者にさらに理解されるであろう。
本明細書により詳細に記載されるように、発明による一部の実施形態は、基板上のデバイスと、基板（すなわち、ウェハ）内のクラックストップと、を含む装置を提供することができる。本明細書で使用されるように、クラックストップは、基板および／またはデバイスの中を伝搬するクラックを終わらせるような、クラック形成を阻害または低減するために役立つどんな構造でも含むことができる。クラックストップは、基板および／またはデバイスの中に部分的または完全に延在するホール、ノッチ、溝などのような基板および／またはデバイス内の空隙でもよい。クラックストップは、基板上または基板内に、クラックの伝搬を止めるためにも役立つ他の材料をさらに含むことがあり、たとえば、空隙は、金属、絶縁体、誘電体などのような異なった材料で充填されることがある。クラックストップは、基板上または基板内に多結晶材料をさらに含むことがある。一部の実施形態では、特定の基板が作り出すことがあるデバイスの量を増加させるために、基板の周囲、および／または、デバイス間のようなデバイスから離れた場所に限り、基板内にクラックストップを設けることが望ましい。クラックは、基板材料の結晶面を辿ることがあり、一部の実施形態では、クラックストップは、クラック形成の可能性が最も高い領域に設けられることがある。
図１Ａ〜図１Ｅに示されるように、装置１００は、基板１０１上の１個または複数のデバイス１０２と、基板１０１上または基板１０１内の１個または複数のクラックストップ１０３とを有する基板１０１を含むことがある。１個または複数のデバイス１０２は、窒化ガリウムおよび／または窒化ガリウムの合金と、炭化珪素と、砒化ガリウムおよび／または砒化ガリウムの合金と、燐化ガリウムおよび／または燐化ガリウムの合金とを含むいずれかの既知の半導体材料で作られた、化合物半導体デバイスと、ＨＥＭＴと、ＧａＮ ＨＥＭＴと、ＬＥＤと、ＰＩＮダイオードと、ＭＯＳＦＥＴと、ＩＧＢＴと、ＢＪＴと、サイリスタと、ＪＦＥＴと、ＧＴＯと、ショットキーダイオードと、ＧａＮ ＨＥＭＴおよび／またはＳｉＣデバイスを含むＭＭＩＣなどのような半導体デバイスでもよいことが理解されるであろう。デバイス１０２は、他の型のデバイスを含むことがあり、よって、前述のリストは、限定的であることが意図されていない。デバイス１０２は、ウェハ１０１上に形成された１個または複数のエピタキシャル層／領域を含むことがある。層／領域は、たとえば、エピタキシャル成長によって、および／または、イオン注入によって設けられ、その後に、メサ形成、あるいは、たとえば、接合分離、溝分離、および／または、注入分離のような他の方法によってデバイス分離が続けられることがある。
発明による一部の実施形態では、基板および／または関連したエピタキシャル層は、４Ｈ、６Ｈ、１５Ｒまたは３Ｃポリタイプの炭化珪素、または、当業者に知られた別の型の化合物半導体材料、たとえば、窒化珪素と、砒化ガリウムおよび／または砒化ガリウムの合金と、燐化ガリウムおよび／または燐化ガリウムの合金と、窒化ガリウムおよび／または窒化ガリウムの合金と、窒化アルミニウムと、窒化アルミニウムガリウムと、窒化インジウムおよび／または窒化インジウムの合金と、窒化インジウムガリウムと、窒化アルミニウム・インジウム・ガリウムと、酸化マグネシウム（ＭｇＯ）と、アルミン酸マグネシウム（ＭｇＡｌ２Ｏ４）と、ガリウム酸リチウム（ＬｉＧａＯ２）と、アルミン酸リチウム（ＬｉＡｌＯ２）と、酸化亜鉛（ＺｎＯ）と、アルミン酸ニッケル（ＮｉＡｌ２Ｏ４）、および／または、サファイアなどを含むことがある。一部の実施形態では、基板は、珪素を備える。用語「基板」および「ウェハ」は、互換的に使用されてもよいことが理解されるであろう。一部の実施形態では、基板は、１つまたは複数のエピタキシャル層のような付加層を含むことがある。たとえば、基板は、１つまたは複数のＧａＮベース層が上に設けられたシリコンウェハまたはサファイアウェハを含むことがある。一部の実施形態では、基板自体は、デバイスを支持するために十分である１つまたは複数のエピタキシャル層でもよい。
図１Ａは、基板１０１の周囲に沿って円形パターンに形成されたクラックストップ１０３を備えた装置１００を示す。１個または複数のデバイスがクラックストップ１０３から離れた場所において基板の上に設けられている。一部の事例では、クラック１０４は、基板１０１のエッジに沿って始まり、内方へ伝搬することがある。１個または複数のクラックストップ１０３は、クラック１０４が１個または複数のデバイス１０２に到達する可能性を低減するために配置されることがある。図１Ｂに示されるように、クラックストップ１０３は、基板の周囲に沿って、複数の列、または、複数の円形パターンに設けられることがある。複数の列または円形の配置は、偶然に第１の円形パターン１０３ａのクラックストップ１０３の間に伝搬するクラック１０４ｂが、次の円形パターン１０３ｂで終わるようにされることがある。他のクラック１０４ａは、第１の円形パターン１０３ａで同様に終わることがある。３列以上の列、ランダム配列、および／または、デバイス１０２の周囲および／または間にある、順序付けられたもしくは千鳥状のパターンのようなクラックストップ１０３のための複数の他の配置が存在してもよいことが認められるであろう（たとえば、図１Ｃおよび／または図３Ｃに示されるように）。
前述の通り、クラックストップは、基板内の空隙またはホールでもよい。図２Ａ〜図２Ｄは、楕円形（図２Ａ）または細長い楕円形、円形（図２Ｂ）、正方形（図２Ｃ）、または、三日月形（図２Ｄ）を含むクラックストップの考えられる形状を示す。クラックストップは、クラックの伝搬を低減するのに十分である他の形状を含むことがあるので、前述のリストは、限定的であることが意図されていない。クラックストップの形状は、マスク内のパターン状開口を通して基板を加工することによって決定されることがある。クラックストップの形状は、六角形などのような基板の結晶構造によって影響されることもある。一部の実施形態では、クラックは、時に鋭いエッジで、または、鋭いエッジの近くで起こることがあるので、クラックストップに丸みを帯びたエッジを与えることが望ましいことがある。一部の実施形態では、クラックストップの断面直径、または、他の断面距離のパラメータは、１〜１００μｍの間に入ることがある。一部の実施形態では、クラックストップの断面直径または他の断面距離パラメータは、１０〜２０μｍの間に入ることがある。
図３Ａおよび図３Ｂに示されるように、クラックストップ１０３は、細長い溝の形状で設けられることもある。クラックストップ１０３は、図３Ａに示されるように完全に基板１０１の周りに延在することがあり、または、クラックストップ１０３は、図３Ｂに示されるように、主平面３２０に対して右側３０１および／または左側３０２の近くのような、クラック形成の可能性が比較的高い基板１０１のある一定の領域に配置されることがある。所与の場所でのクラック形成の可能性は、異なった基板、加工、および／または、デバイスに対して異なることがあり、したがって、あらゆる寸法のクラックストップが基板の上、下、左側、右側および／または中央を含む基板上および／または基板内のどこに配置されてもよいことが理解されるであろう。たとえば、炭化珪素が基板材料として使用されることがある一部の実施形態では、クラックは、主平面側に対して基板の左側および右側に形成する可能性が高くなることがある。図３Ｄに示されるように、様々な型のクラックストップが基板１０１内で一緒に使用されることがある。たとえば、空隙またはホール１０３Ｃ、および、溝１０３ｄの形状をしたクラックストップが同じ基板上に設けられることもある。基板の周囲に沿ったホール１０３ｃ、および、デバイス１０２間の溝１０３ｄ、または、デバイス１０２間のホール１０３ｃ、および、周囲に沿った溝１０３ｄ、ならびに／あるいは、これらの組み合わせのような種々の型のクラックストップの様々な構成が使用されてもよいことが理解されるであろう。
図４Ａ〜図４Ｂ、図５Ａ〜５図Ｂ、および図６Ａ〜図６Ｂは、それぞれ、クラックストップ１０３を含むことがある基板１０１上のデバイス１０２を含む装置の考えられる構成の平面図および断面図を示す。他の構成も同様に考えられる。ここで、図４Ａ〜４Ｂを参照すると、図４Ｂは、図４Ａの点線Ｘに沿った断面図であり、１個または複数のデバイス１０２が基板１０１の第１の表面１０１ａ上に設けられ、基板１０１は、１個または複数のクラックストップ１０３を含む。１個または複数のクラックストップ１０３は、基板の第２の表面１０１ｂから基板の第１の表面１０１ａへ向かって、しかし、基板の第１の表面１０１ａを通ることなく延在することがあり、したがって、１個または複数のクラックストップ１０３は、図４Ａの平面図から見えないことがある。１個または複数のクラックストップ１０３は、基板の第１の表面１０１ａから基板の第２の表面１０１ｂへ向かって、しかし、第２の表面を通ることなく延在することもあり、したがって、１個または複数のクラックストップ１０３は、図４Ａの平面図から見えないことがある（図示せず）。図示されるように、１個または複数のクラックストップ１０３は、基板の周囲に沿って、および／または、デバイスの間に配置されることがある。クラックストップは、基板の周囲に沿うだけ、または、デバイスの間だけといった図示された構成とは異なった構成で設けられてもよいことが理解されるであろう。クラックストップは、第２の表面１０１ｂから第１の表面１０１ａへ向かって、基板１０１の厚さの０〜２５％、または、基板厚さの２５〜５０％、もしくは、５０〜７５％、および／または、基板厚さの７５〜１００％のような任意の距離で、延在してもよいことがさらに理解されるであろう。
ここで図５Ａ〜図５Ｂを参照すると、図５Ｂは、図５Ａの点線Ｘに沿った断面図であり、１個または複数のデバイス１０２が基板１０１の第１の表面１０１ａ上に設けられ、１個または複数のクラックストップ１０３が基板１０１内に設けられている。１個または複数のクラックストップ１０３は、基板１０１の第２の表面１０１ｂから基板の第１の表面１０１ａへ向かって、かつ、第１の面の中に完全に延在することがあり、したがって、１個または複数のクラックストップ１０３は、図５Ａの平面図から見えることになる。１個または複数のクラックストップ１０３は、基板１０１の第１の表面１０１ａから、基板１０１の第２の表面１０１ｂへ向かって、かつ、第２の面の中に完全にさらに延在することがある。前述の実施形態の場合と同様に、１個または複数のクラックストップ１０３は、基板の周囲に沿って、および／または、デバイスの間に配置されることがある。クラックストップは、基板の周囲に沿うだけ、または、デバイスの間だけといった図示された構成とは異なった構成で設けられてもよいことが理解されるであろう。
ここで図６Ａ〜図６Ｂを参照すると、図６Ｂは、図６Ａの点線Ｘに沿った断面図であり、１個または複数のデバイス１０２が基板１０１の第１の表面１０１ａ上に設けられ、１個または複数のクラックストップ６０１〜６０４が前述された通りの類似した配置で基板１０１内に設けられている。一部の実施形態では、１個または複数のクラックストップ６０１〜６０４の側壁は、基板１０１の第２の表面１０１ｂに対して９０度より小さい、または、９０度より大きい角度に方向付けられることがある。クラックストップ側壁は、クラックストップ６０１および６０４に示されるように、互いに平行でもよい。クラックストップ側壁は、クラックストップ６０２および６０３に示されるように、互いに平行でなくてもよい。前述されたような様々なエッチング技術は、様々な形状および方向を備えたクラックストップを作ることがある。一部の実施形態では、クラックストップ６０４は、基板１０１およびデバイス１０２の少なくとも一方の中に設けられることがある。クラックストップ６０４は、基板１０１の第２の表面１０１ｂに対してどのような角度で方向が合わされてもよい。
本明細書により詳細に記載されるように、発明による一部の実施形態は、たとえば、基板の裏側から基板を加工することによりデバイスが上に形成された基板の厚さを低減または薄膜化することによってクラックストップおよびデバイスを備えた基板を加工する方法を提供することができる。基板は、おおむね２つの主要な平行面を有している。本明細書で使用されるように、基板の「裏側」という用語は、１個または複数のデバイスが形成される基板の「表側」表面の反対側の基板表面を指す。クラックストップは、基板の薄膜化、および／または担体基板からの薄膜化された基板の取り外しなどの様々な加工ステップの際に形成することがある、基板および／またはデバイスを通って伝搬するクラックなどの種々のクラックを低減するために、加工中に設けられることがある。
図７Ａに示されるように、基板１０１は、典型的に、約３００ミクロンから約５００ミクロン、または、それ以上の厚さ（ｔ１）を有することがあるが、他の厚さが可能である。１個または複数のデバイス１０２が基板１０１の裏側１０１ｂの反対側にある基板１０１の表側１０１ａ上に形成される。前述されている通り、デバイス１０２は、基板の表側１０１ａ上でエピタキシャル成長されることがあり、その後の表側加工は、メサ形成のようなデバイス分離ステップを含むことがある。担体基板１０５は、接着面１２０が上に設けられている。接着面１２０は、たとえば、熱プラスチックと、静電接着と、架橋エポキシなどのエポキシと、ＵＶ硬化接着剤と、ワックスおよび／または接着テープと、または、他の適切な材料とを含むことがある。図７Ａにおける矢印は、（デバイス１０２を含む）基板１０１の表側１０１ａが担体基板１０５上の接着面１２０と接触させられることを示唆する。担体基板１０５は、その後の加工ステップ中に、基板上のデバイス１０２を含む基板１０１のための機械的支持を提供する能力がある適切な材料を含むことがある。担体基板１０５は、たとえば、サファイア、珪素、炭化珪素、アルミニウム、アルミナ、および／または、他の適切な支持材料を含むことがある。
図７Ｂに示されるように、発明による一部の実施形態では、（１個または複数のデバイス１０２を含む）基板１０１と担体基板１０５とは、１個または複数のデバイス１０２と接触した接着層１２０を介して一体として連結されているので、組立体は、たとえば、基板１０１の裏側１０１ｂにアクセスできるように担体基板１０５を研磨機（図示せず）に取り付けることによって加工できる。複数のデバイス１０２を上に組み込む基板１０１は、ワックスのような当業者に知られている技術を使用して、担体基板１０５に連結できること、および、接着層１２０は、複数のデバイス１０２、または、担体基板１０５に塗布されてもよいことが理解されるであろう。用語「接触」は、直接的な接触ならびに間接的な接触を含み、間接的な接触では、たとえば、１個または複数の（前述された接着層などの）介在要素が基板１０１と担体基板１０５との間に存在するので、これらの２個の要素は、一体として連結することが可能であり、基板１０１の裏側１０１ｂは、基板１０１が担体基板１０５によって支持されている間に加工できることがさらに理解されるであろう。
図７Ｃを参照すると、発明による一部の実施形態では、基板１０１の裏側１０１ｂは、薄膜化された基板１０１’を形成するために、基板１０１をｔ１より薄い厚さｔ２まで低減するように加工される。
発明による一部の実施形態では、基板１０１の厚さは、インフィード研磨機またはクリープフィード研磨機のような研磨機を使用して低減される。発明による他の実施形態では、基板１０１の厚さは、研磨の有無を問わずにラップ仕上げ、化学的または反応性イオンエッチング、または、これらのアプローチの組み合わせを使用して、または、他の適切な方法によって低減される。発明によるさらに他の実施形態では、エッチングは、薄膜化工程から生じることがある基板の破損を低減するために、薄膜化された基板の裏側を処理するために使用されることがある。ウェハを薄膜化する方法は、たとえば、Ｓｌａｔｅｒらによって２００４年１１月１２日付けで出願された、「Ｍｅｔｈｏｄｓ ｏｆ Ｐｒｏｃｅｓｓｉｎｇ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗａｆｅｒ Ｂａｃｋｓｉｄｅｓ Ｈａｖｉｎｇ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｅｖｉｃｅ （ＬＥＤｓ） Ｔｈｅｒｅ ｏｎ ａｎｄ ＬＥＤｓ ｓｏ Ｆｏｒｍｅｄ」と題する同一出願人に譲渡された米国特許出願第１０／９８７，１３５号明細書と、Ｅｄｍｏｎｄらによって２００５年２月２３日付けで出願された、「Ｓｕｂｓｔｒａｔｅ Ｒｅｍｏｖａｌ Ｐｒｏｃｅｓｓｉｎｇ ｆｏｒ Ｈｉｇｈ Ｌｉｇｈｔ Ｅｘｔｒａｃｔｉｏｎ ＬＥＤｓ」と題する米国特許出願第１１／０６４，７９８号明細書と、Ｅｄｍｏｎｄらによって２００４年９月２２日付けで出願された、「Ｈｉｇｈ Ｅｆｆｉｃｉｅｎｃｙ Ｇｒｏｕｐ ＩＩＩ Ｎｉｔｒｉｄｅ−Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ」と題する米国特許出願第１０／９５１，０４２号明細書と、Ｅｄｍｏｎｄらによって２００５年１月１８日付けで出願された、「Ｈｉｇｈ Ｏｕｔｐｕｔ Ｓｍａｌｌ Ａｒｅａ Ｇｒｏｕｐ ＩＩＩ Ｎｉｔｒｉｄｅ ＬＥＤｓ」と題する米国特許出願第１１／０３７，９６５号明細書に記載され、これらの開示内容は、参照によって全体が本明細書に組み込まれる。
発明による一部の実施形態では、基板１０１は、約１５０ミクロン未満の厚さまで薄膜化される。発明による他の実施形態では、基板１０１は、約１２０ミクロン未満の厚さまで薄膜化される。発明によるさらなる実施形態では、基板１０１は、約１００ミクロンから約８０ミクロンまたはこれ未満の厚さまで薄膜化される。
図７Ｄの実施形態によれば、窒化ガリウムＨＥＭＴのようなあるデバイスの加工は、裏側から表側への連通のために薄膜化された基板１０１’および１個または複数のデバイス１０２を通るバイアホール１０６を提供することがある。製造ステップを少なくするために、前述された通りの１個または複数のクラックストップ１０３は、バイアホール１０６の形成と同じ加工ステップ中に基板１０１’内に設けられることがある。クラックストップ１０３を作るステップは、適切な技術を含むことがある。たとえば、バイアホール１０６およびクラックストップ１０３を提供する加工ステップは、フォトレジストのマスク（図示せず）のような標準的なパターン状マスクを使って基板１０１’の裏側１０１ｂをパターニングすることと、別個のマスク開口部を通して同時にバイアホール１０６およびクラックストップ１０３をエッチングすることと、その後にパターン状マスクを取り外すことと、を含むことがある。パターン状マスク内の開口部の形状および寸法は、結果として得られるバイア１０６およびクラックストップ１０３の形状および深さを決定することがある。所与のエッチングステップに対し、より大きいマスク開口部がより高速なエッチングをもたらし、その結果、基板１０１’および／またはデバイス１０２の中に完全に延在するバイア１０６またはクラックストップ１０３を生じることがある。同じエッチングステップに対し、より小さいマスク開口部は、基板１０１’の中に一部分だけ延在するバイア１０６またはクラックストップ１０３をもたらすことがある。様々な既知のエッチング技術、たとえば、ＣＦ４、ＣＣｌ２Ｆ２、ＢＣｌ３、ＳＦ６、Ｎ２Ｏ、Ｏ２などを使うドライ・プラズマ・エッチング、反応性イオンエッチング（ＲＩＥ）などが使用されることがある。一部の実施形態では、ドライエッチングは、基板の結晶面と整列しないクラックストップを提供することがある。エッチングステップは、ＨＣＬ、硫酸、過酸化水素などを使うウェットエッチングをさらに含むことがある。他の実施形態では、クラックストップ１０３は、バイア１０６形成とは別個の加工ステップ中に設けられることがある。一部の実施形態では、ウェットエッチングは、基板の結晶面に沿ってクラックストップを提供することがある。図７Ｄ〜図７Ｆのいずれかのクラックストップの平面図（図示せず）は、図５Ａのような先の図に示されたクラックストップの平面図に類似していてもよいことが理解されるであろう。一部の実施形態では、クラックストップ空隙は、場合によっては、クラックを阻止し続けたままで構造的な完全性を提供することがある金属、絶縁体、誘電体などのような材料で充填されることがある。
図７Ｅの実施形態を参照すると、オーム性接触を備えることがある接触１０７が、たとえば、Ｓｌａｔｅｒらによって２００４年８月１１日付けで出願され、本譲受人と同一人に譲渡され、開示内容が参照によって本明細書に組み込まれた、「Ｌｏｃａｌｉｚｅｄ Ａｎｎｅａｌｉｎｇ ｏｆ Ｍｅｔａｌ−Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｏｈｍｉｃ Ｃｏｎｔａｃｔｓ ａｎｄ Ｄｅｖｉｃｅｓ Ｓｏ Ｆｏｒｍｅｄ」と題する米国特許出願第１０／９１６，１１３号明細書で検討されているような局所アニーリングを使用して、基板１０１’の裏側１０１ｂ上に形成されることがある。接触は、基板１０１’が担体基板１０５に連結されている間に、薄膜化された基板１０１’上に形成できることが理解されるであろう。発明による一部の実施形態では、接触１０７は、薄膜化された基板１００’が担体基板１０５から取り外された後、この基板上に形成することができる。
接触１０７を形成するために、金属層がデバイス１０２と反対側の基板１０１’の裏側１０ｂ上に形成されることがある。具体的には、白金、チタニウム、またはニッケルの層を約４００オングストロームから約１１００オングストロームの厚さまで形成することができる。一部の実施形態では、他の適切な接触材料が使用されることがある。
金属層は、その後、レーザアニーリングなどの局所アニーリング技術、または他の適切な技術を使用してアニール処理されることがある。たとえば、基板が炭化珪素である場合、金属ＳｉＣオーム性接触をアニール処理するために使用されるレーザ光は、金属層と薄膜化された基板１０１’との界面に金属−珪化物材料を形成するために十分な波長および強度を有するレーザ光とされる可能性がある。たとえば、基板として６Ｈ−ＳｉＣを使用する実施形態では、レーザアニーリングは、約２４８ナノメートルから約３０８ナノメートルの波長を有するレーザ光を約３０ナノ秒の持続時間を有する単一パルス中に１平方センチメートル当たり約２．８ジュールのエネルギーで衝突させることにより達成されることがある。たとえば、ＳｉＣ基板が４Ｈ−ＳｉＣである発明による他の実施形態では、レーザ光は、約２４８ナノメートルから約３０８ナノメートルまでの波長と、個々のパルスが約３０ナノ秒の持続時間を有する約５パルス中に印加される１平方センチメートル当たり約４．２ジュールのエネルギーとを有することがある。発明によるさらに他の実施形態では、他の適切な波長およびエネルギーがＳｉＣ基板のバンドギャップを上回る光子エネルギーを含む光の吸収によって金属層とＳｉＣ基板との界面位置でアニーリングを行うため使用されることがある。パルス状レーザおよび／または連続ループレーザが利用されてもよいことが理解されるであろう。
電子ビームアニーリングは、レーザ光の代替として使用されることがある。したがって、電子ビームは、この界面位置をアニール処理して金属ＳｉＣ材料を金属層とＳｉＣ基板との界面位置に形成するために使用されることがある。
裏側１０１ｂが基板１０１を十分に薄膜化するために加工されると（結果として薄膜化された基板１０１’の形成をもたらす）、担体基板１０５は、接着層１２０を加熱することにより組立体から取り外すことができ、その結果、たとえば、薄膜化されたウェハ１０１’およびウェハ上の複数のデバイス１０２が図７Ｆに示されるように取り外されることがある。発明による他の実施形態では、担体基板１０５は、適切な溶剤を使用して、および／または、構造体を紫外線に暴露することによって組立体から取り外すことができる。たとえば、接着層１２０は、基板１０１’から担体基板１０５を切り離すために溶解および／または融解されることがある。
図７Ｆおよび図７Ｇの実施形態を参照すると、複数のデバイス１０２は、たとえば、薄膜化された基板１０１’をスクライビングおよび／または破壊することにより、および／または、ダイシングソーを使って基板１０１’全体を部分的にもしくは完全に切り開くことにより、または、他の適切な技術によって互いに切り離されることがある。たとえば、ソーブレード１３０は、パッケージングのために複数のデバイス１０２を切り離すため、ダイシングストリート１１２に沿って基板１００’を切断するために使用することができる。一部の実施形態では、ダイシングストリート１１２は、ダイシングラインおよび／または１個または複数の予め形成された溝を備えることがある。ソーブレード１３０は、切り離される複数のデバイス１０２の間で薄膜化された基板１０１’上に直線エッジを形成するために基板１０１’全体を切り開くこと、または、薄膜化された基板１０１’を実質的に切り開くことができ、その結果、デバイス１０２は、ソーブレード３０によって形成された切り込み線に沿って圧力を加えることによって互いに切り離されることが理解されるであろう。一部の実施形態では、ソーブレード１３０は、１５μｍから１７５μｍの範囲に入る幅ｗを有することがある。他の実施形態では、ソーブレードは、３０μｍから５０μｍの範囲に入る幅ｗを有することがある。一部の実施形態では、クラックストップ１０３は、デバイス１０２の間でダイシングストリート１１２と整列されることがある。ソーブレード１３０は、クラックストップ１０３の直径ｄより大きい、直径ｄに等しい、または、直径ｄより小さい幅ｗを有することがある。ダイシングテープ７１０のような可撓性材料７１０が場合によってはシンギュレーション加工中に使用されることがある。一部の実施形態では、シンギュレーション加工は、シンギュレーションされたデバイスと、可撓性材料７１０上の基板の周囲のシンギュレーションされた部分とを両方共に残すことがある。基板の周囲のシンギュレーションされた部分は、クラックストップを備えることがある。
発明による一部の実施形態では、１つまたは複数の層が、基板と基板内に位置するいずれかのクラックストップとが一体として層から取り除かれるような厚さで基板上に形成されることがある。一部の実施形態では、これらの層は、基板上に成長されたエピタキシャル層および／または注入層を含むことがある。他の実施形態では、基板薄膜化加工は、クラックストップを含まない基板の一部を残したままの状態で、クラックストップを含む基板の一部を取り除くことがある。
発明の実施形態による方法は、たとえば、ＨＥＭＴと、ＧａＮ ＨＥＭＴと、ＬＥＤと、ＳｉＣ ＭＯＳＦＥＴと、ＭＥＳＦＥＴと、ＢＪＴと、ＰＩＮダイオードと、ｎチャネルＩＧＢＴと、サイリスタおよび縦型ＪＧＥＴと、ＧＴＯおよびｐ型基板上のｎチャネルＩＧＢＴなどの半導体デバイスと、ならびに、ＧａＮ ＨＥＭＴおよび／またはＳｉＣデバイスを含むＭＭＩＣとを含む多種多様なデバイスを製作するために利用されることが理解されるであろう。
図面および明細書では、発明の典型的な実施形態が開示され、特定の用語が用いられているが、これらの用語は、限定の目的のためではなく、包括的かつ記述的な意味だけで用いられ、発明の範囲は、次の特許請求の範囲に記載されている。

Claims (31)

  1. 基板上のデバイスと、
    前記デバイスから離れている前記基板内のクラックストップと、
    を備える装置。
  2. 前記クラックストップは、前記基板の周囲に沿って配置されている、請求項１に記載の装置。
  3. 前記クラックストップは、前記デバイスの周りの１つまたは複数の列に整列された複数のクラックストップを備える、請求項１に記載の装置。
  4. 前記デバイスは、少なくとも２個のデバイスを備える、請求項１に記載の装置。
  5. 前記クラックストップは、前記少なくとも２個のデバイスの間に配置されている第１のクラックストップを備える、請求項４に記載の装置。
  6. 前記クラックストップは、前記基板の周囲に沿って配置されている第２のクラックストップを備える、請求項５に記載の装置。
  7. 前記デバイスは、前記基板の第１の表面上にあり、前記クラックストップは、前記基板の第２の表面から前記基板の前記第１の表面へ向かって延在する、請求項１に記載の装置。
  8. 前記クラックストップは、前記基板の中に完全に延在する、請求項７に記載の装置。
  9. 前記クラックストップは、前記基板内のホールを備える、請求項１に記載の装置。
  10. 前記ホールの断面直径が１〜１００μｍの間に入る、請求項９に記載の装置。
  11. 前記ホールの断面形状が円形、楕円形、細長い楕円形、三日月形、または丸みを帯びたエッジを備えた他の形状である、請求項９に記載の装置。
  12. 前記クラックストップは、前記基板内に溝を備える、請求項１に記載の装置。
  13. 前記溝は、前記基板の周囲に沿って延在する、請求項１２に記載の装置。
  14. 前記クラックストップは、前記基板内に溝を備え、前記少なくとも２個のデバイスの間に延在する、請求項４に記載の装置。
  15. 前記デバイスおよび前記クラックストップは、テープのような可撓性材料上で互いに離れている、請求項１に記載の装置。
  16. 前記基板は、薄膜化された基板を備える、請求項１に記載の装置。
  17. 第１の表面および第２の表面を備える基板と、
    前記基板の前記第１の表面上のデバイスと、
    前記第２の表面に対して９０度より小さいか、または、大きい角度で方向付けられた、前記基板と前記デバイスとのうちの少なくとも一方の中のクラックストップと、
    を備える装置。
  18. 第１の厚さを有する基板上に少なくとも２個のデバイスを設けることと、
    前記基板の前記厚さを第２の厚さまで低減することと、
    前記少なくとも２個のデバイスから離れて配置されている少なくとも１個のクラックストップを前記基板内に設けることと、
    を備える、装置を製造する方法。
  19. 前記少なくとも２個のデバイスをシンギュレーションすることをさらに備える、請求項１８に記載の方法。
  20. 前記基板の前記厚さを低減することは、担体基板を前記基板の反対側で前記少なくとも２個のデバイスに取り付けることと、前記基板をエッチング、ポリッシュ、または研磨することと、を備える、請求項１８に記載の方法。
  21. 少なくとも１個のクラックストップを設けることがドライエッチングまたはウェットエッチングすることを備える、請求項１８に記載の方法。
  22. 前記少なくとも２個のデバイスをシンギュレーションすることが、前記担体基板を取り外すことと、前記基板をソーイングまたは破壊することとを備える、請求項１９に記載の方法。
  23. 前記基板内にクラックストップを設けることが、前記基板および前記デバイスのうちの少なくとも１個を通る１個または複数のバイアホールを設けることと同時に行われる、請求項１８に記載の方法。
  24. クラックストップと、
    前記基板上のデバイスと、
    を含み、前記クラックストップは、前記デバイスから離れている、基板。
  25. 前記クラックストップは、前記基板上に多結晶材料を備える、請求項２４に記載の基板。
  26. 薄膜化された基板を備える、請求項２４に記載の基板。
  27. 前記クラックストップは、前記基板の周囲に沿って配置されている、請求項２４に記載の基板。
  28. 前記クラックストップは、前記デバイスの周りに１つまたは複数の列に整列された複数のクラックストップを備える、請求項２４に記載の基板。
  29. 前記デバイスは、少なくとも２個のデバイスを備える、請求項２４に記載の基板。
  30. 前記クラックストップは、前記少なくとも２個のデバイスの間に配置されている第１のクラックストップを備える、請求項２９に記載の基板。
  31. 前記クラックストップは、前記基板の周囲に沿って配置されている第２のクラックストップを備える、請求項３０に記載の基板。
JP2012539008A 2009-11-17 2010-11-12 クラックストップを備えたデバイス Pending JP2013511155A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/620,266 US8357996B2 (en) 2009-11-17 2009-11-17 Devices with crack stops
US12/620,266 2009-11-17
PCT/US2010/056497 WO2011062845A1 (en) 2009-11-17 2010-11-12 Devices with crack stops

Publications (1)

Publication Number Publication Date
JP2013511155A true JP2013511155A (ja) 2013-03-28

Family

ID=43531160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012539008A Pending JP2013511155A (ja) 2009-11-17 2010-11-12 クラックストップを備えたデバイス

Country Status (5)

Country Link
US (2) US8357996B2 (ja)
EP (1) EP2502270B1 (ja)
JP (1) JP2013511155A (ja)
CN (1) CN102668072A (ja)
WO (1) WO2011062845A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150057779A (ko) * 2013-11-20 2015-05-28 삼성전자주식회사 반도체 소자의 제조 방법
JP2016127358A (ja) * 2014-12-26 2016-07-11 京セラクリスタルデバイス株式会社 水晶素子の製造方法
KR20160110688A (ko) * 2015-03-10 2016-09-22 삼성디스플레이 주식회사 가요성 표시 장치
JP2018006575A (ja) * 2016-07-01 2018-01-11 株式会社ディスコ 積層ウエーハの加工方法
JP2018120197A (ja) * 2017-01-26 2018-08-02 ソニーセミコンダクタソリューションズ株式会社 積層レンズ構造体およびその製造方法、並びに電子機器
JP2018137309A (ja) * 2017-02-21 2018-08-30 株式会社ディスコ ウエーハの加工方法
JP2021103725A (ja) * 2019-12-25 2021-07-15 東京エレクトロン株式会社 基板処理方法及び基板処理システム
JP2021158194A (ja) * 2020-03-26 2021-10-07 株式会社ディスコ ウエーハの加工方法

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8357996B2 (en) 2009-11-17 2013-01-22 Cree, Inc. Devices with crack stops
US9224496B2 (en) 2010-08-11 2015-12-29 Shine C. Chung Circuit and system of aggregated area anti-fuse in CMOS processes
US9818478B2 (en) 2012-12-07 2017-11-14 Attopsemi Technology Co., Ltd Programmable resistive device and memory using diode as selector
US9236141B2 (en) 2010-08-20 2016-01-12 Shine C. Chung Circuit and system of using junction diode of MOS as program selector for programmable resistive devices
US10229746B2 (en) 2010-08-20 2019-03-12 Attopsemi Technology Co., Ltd OTP memory with high data security
US9070437B2 (en) 2010-08-20 2015-06-30 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices with heat sink
US9019742B2 (en) 2010-08-20 2015-04-28 Shine C. Chung Multiple-state one-time programmable (OTP) memory to function as multi-time programmable (MTP) memory
US9431127B2 (en) 2010-08-20 2016-08-30 Shine C. Chung Circuit and system of using junction diode as program selector for metal fuses for one-time programmable devices
US9496033B2 (en) 2010-08-20 2016-11-15 Attopsemi Technology Co., Ltd Method and system of programmable resistive devices with read capability using a low supply voltage
US9460807B2 (en) 2010-08-20 2016-10-04 Shine C. Chung One-time programmable memory devices using FinFET technology
US9042153B2 (en) 2010-08-20 2015-05-26 Shine C. Chung Programmable resistive memory unit with multiple cells to improve yield and reliability
US10249379B2 (en) 2010-08-20 2019-04-02 Attopsemi Technology Co., Ltd One-time programmable devices having program selector for electrical fuses with extended area
US9711237B2 (en) 2010-08-20 2017-07-18 Attopsemi Technology Co., Ltd. Method and structure for reliable electrical fuse programming
US8854859B2 (en) 2010-08-20 2014-10-07 Shine C. Chung Programmably reversible resistive device cells using CMOS logic processes
US9824768B2 (en) 2015-03-22 2017-11-21 Attopsemi Technology Co., Ltd Integrated OTP memory for providing MTP memory
US9251893B2 (en) 2010-08-20 2016-02-02 Shine C. Chung Multiple-bit programmable resistive memory using diode as program selector
US8488359B2 (en) 2010-08-20 2013-07-16 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices
US10923204B2 (en) 2010-08-20 2021-02-16 Attopsemi Technology Co., Ltd Fully testible OTP memory
US8830720B2 (en) 2010-08-20 2014-09-09 Shine C. Chung Circuit and system of using junction diode as program selector and MOS as read selector for one-time programmable devices
US10916317B2 (en) 2010-08-20 2021-02-09 Attopsemi Technology Co., Ltd Programmable resistance memory on thin film transistor technology
US9025357B2 (en) 2010-08-20 2015-05-05 Shine C. Chung Programmable resistive memory unit with data and reference cells
US9076513B2 (en) 2010-11-03 2015-07-07 Shine C. Chung Low-pin-count non-volatile memory interface with soft programming capability
US8913449B2 (en) 2012-03-11 2014-12-16 Shine C. Chung System and method of in-system repairs or configurations for memories
US9019791B2 (en) 2010-11-03 2015-04-28 Shine C. Chung Low-pin-count non-volatile memory interface for 3D IC
US8988965B2 (en) 2010-11-03 2015-03-24 Shine C. Chung Low-pin-count non-volatile memory interface
TWI478168B (zh) 2010-12-08 2015-03-21 Chien Shine Chung 反熔絲記憶體及電子系統
US10586832B2 (en) 2011-02-14 2020-03-10 Attopsemi Technology Co., Ltd One-time programmable devices using gate-all-around structures
US10192615B2 (en) 2011-02-14 2019-01-29 Attopsemi Technology Co., Ltd One-time programmable devices having a semiconductor fin structure with a divided active region
US8848423B2 (en) 2011-02-14 2014-09-30 Shine C. Chung Circuit and system of using FinFET for building programmable resistive devices
JP5916336B2 (ja) * 2011-10-17 2016-05-11 株式会社ディスコ ウエーハの研削方法
US9324849B2 (en) 2011-11-15 2016-04-26 Shine C. Chung Structures and techniques for using semiconductor body to construct SCR, DIAC, or TRIAC
US8912576B2 (en) 2011-11-15 2014-12-16 Shine C. Chung Structures and techniques for using semiconductor body to construct bipolar junction transistors
US9136261B2 (en) 2011-11-15 2015-09-15 Shine C. Chung Structures and techniques for using mesh-structure diodes for electro-static discharge (ESD) protection
US8861249B2 (en) 2012-02-06 2014-10-14 Shine C. Chung Circuit and system of a low density one-time programmable memory
US9007804B2 (en) 2012-02-06 2015-04-14 Shine C. Chung Circuit and system of protective mechanisms for programmable resistive memories
US8917533B2 (en) 2012-02-06 2014-12-23 Shine C. Chung Circuit and system for testing a one-time programmable (OTP) memory
JP5914060B2 (ja) * 2012-03-09 2016-05-11 三菱電機株式会社 炭化珪素半導体装置の製造方法
KR20130137475A (ko) * 2012-06-07 2013-12-17 삼성전자주식회사 기판 처리방법 및 그에 사용되는 서포트 기판
US9076526B2 (en) 2012-09-10 2015-07-07 Shine C. Chung OTP memories functioning as an MTP memory
US9183897B2 (en) 2012-09-30 2015-11-10 Shine C. Chung Circuits and methods of a self-timed high speed SRAM
US9324447B2 (en) 2012-11-20 2016-04-26 Shine C. Chung Circuit and system for concurrently programming multiple bits of OTP memory devices
US9412473B2 (en) 2014-06-16 2016-08-09 Shine C. Chung System and method of a novel redundancy scheme for OTP
US9831214B2 (en) * 2014-06-18 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices
US10177032B2 (en) * 2014-06-18 2019-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Devices, packaging devices, and methods of packaging semiconductor devices
US20150371956A1 (en) * 2014-06-19 2015-12-24 Globalfoundries Inc. Crackstops for bulk semiconductor wafers
US9793182B2 (en) * 2014-09-12 2017-10-17 Infineon Technologies Ag Semiconductor device arrangement and a method for forming a semiconductor device arrangement
KR20160032791A (ko) 2014-09-16 2016-03-25 삼성디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제조방법
CN104319319A (zh) * 2014-10-31 2015-01-28 广东德力光电有限公司 一种led芯片的研切方法
US9589895B2 (en) 2015-04-15 2017-03-07 Globalfoundries Inc. Whole wafer edge seal
JP6967830B2 (ja) * 2015-07-31 2021-11-17 ソニーセミコンダクタソリューションズ株式会社 半導体装置、レンズモジュール及びその製造方法、並びに、電子機器
DE102016008509A1 (de) * 2016-07-13 2018-01-18 Siltectra Gmbh Laserkonditionierung von Festkörpern mit Vorwissen aus vorherigen Bearbeitungsschritten
CN110087870B (zh) * 2017-01-26 2022-03-18 索尼半导体解决方案公司 层叠透镜结构、其制造方法和电子设备
US10083917B1 (en) 2017-03-22 2018-09-25 Toyota Motor Engineering & Manufacturing North America, Inc. Power electronics assemblies and vehicles incorporating the same
US11062786B2 (en) 2017-04-14 2021-07-13 Attopsemi Technology Co., Ltd One-time programmable memories with low power read operation and novel sensing scheme
US10726914B2 (en) 2017-04-14 2020-07-28 Attopsemi Technology Co. Ltd Programmable resistive memories with low power read operation and novel sensing scheme
US10535413B2 (en) 2017-04-14 2020-01-14 Attopsemi Technology Co., Ltd Low power read operation for programmable resistive memories
US11615859B2 (en) 2017-04-14 2023-03-28 Attopsemi Technology Co., Ltd One-time programmable memories with ultra-low power read operation and novel sensing scheme
US10770160B2 (en) 2017-11-30 2020-09-08 Attopsemi Technology Co., Ltd Programmable resistive memory formed by bit slices from a standard cell library
GB2592905A (en) * 2020-01-31 2021-09-15 Smart Photonics Holding B V Processing a wafer of a semiconductor material
KR20220006929A (ko) 2020-07-09 2022-01-18 삼성전자주식회사 반도체 패키지
US11887945B2 (en) * 2020-09-30 2024-01-30 Wolfspeed, Inc. Semiconductor device with isolation and/or protection structures
US11798899B2 (en) 2021-05-19 2023-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. Crack stop ring trench to prevent epitaxy crack propagation
US20230280530A1 (en) * 2022-03-07 2023-09-07 Meta Platforms, Inc. Nanophotonic crack stop design

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275713A (ja) * 1993-03-19 1994-09-30 Hitachi Ltd 半導体ウエハおよび半導体チップならびにダイシング方法
JP2004055852A (ja) * 2002-07-19 2004-02-19 Ricoh Co Ltd 半導体装置及びその製造方法
JP2004304081A (ja) * 2003-03-31 2004-10-28 Fujitsu Ltd 半導体チップ、半導体装置及びその製造方法
JP2005302985A (ja) * 2004-04-12 2005-10-27 Nec Electronics Corp 半導体ウェーハおよび半導体チップ
JP2007096115A (ja) * 2005-09-29 2007-04-12 Fujitsu Ltd 半導体装置の製造方法
JP2008010639A (ja) * 2006-06-29 2008-01-17 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2008113382A (ja) * 2006-10-31 2008-05-15 Nippon Dempa Kogyo Co Ltd 圧電振動子の製造方法、圧電振動子及び電子部品
JP2008147412A (ja) * 2006-12-11 2008-06-26 Matsushita Electric Ind Co Ltd 半導体ウェハ，半導体装置及び半導体ウェハの製造方法ならびに半導体装置の製造方法
JP2009094451A (ja) * 2007-10-09 2009-04-30 Nepes Corp 耐クラック性半導体パッケージ及びその製造方法
JP2009260323A (ja) * 2008-03-27 2009-11-05 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH540053A (de) 1972-01-10 1973-08-15 Ratrac Ag Schleppwalze
US4161814A (en) * 1975-12-08 1979-07-24 Cornell Research Foundation, Inc. Tunnel injection of minority carriers in semi-conductors
US5789302A (en) 1997-03-24 1998-08-04 Siemens Aktiengesellschaft Crack stops
JP2000022213A (ja) 1998-06-30 2000-01-21 Sharp Corp 窒化ガリウム系半導体素子及びその製造方法
JP3795298B2 (ja) 2000-03-31 2006-07-12 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法
JP2003017790A (ja) 2001-07-03 2003-01-17 Matsushita Electric Ind Co Ltd 窒化物系半導体素子及び製造方法
CN1241253C (zh) * 2002-06-24 2006-02-08 丰田合成株式会社 半导体元件的制造方法
JP4217434B2 (ja) * 2002-07-04 2009-02-04 キヤノン株式会社 スルーホールの形成方法及びこれを用いたインクジェットヘッド
US6951801B2 (en) 2003-01-27 2005-10-04 Freescale Semiconductor, Inc. Metal reduction in wafer scribe area
JP2005123263A (ja) * 2003-10-14 2005-05-12 Shinko Electric Ind Co Ltd 半導体ウェハの加工方法
WO2005091389A1 (en) 2004-03-19 2005-09-29 Showa Denko K.K. Compound semiconductor light-emitting device and production method thereof
KR20050109725A (ko) * 2004-05-17 2005-11-22 삼성전자주식회사 반도체 제조설비의 가드링
US7566634B2 (en) 2004-09-24 2009-07-28 Interuniversitair Microelektronica Centrum (Imec) Method for chip singulation
EP1935007B1 (en) 2005-09-16 2023-02-22 Wolfspeed, Inc. Methods of processing semiconductor wafers having silicon carbide power devices thereon
US20070221613A1 (en) * 2006-03-23 2007-09-27 Gutsche Martin U Structure for stopping mechanical cracks in a substrate wafer, use of the structure and a method for producing the structure
JP2008109015A (ja) * 2006-10-27 2008-05-08 Disco Abrasive Syst Ltd ウエーハの分割方法および分割装置
US8629532B2 (en) * 2007-05-08 2014-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor wafer with assisting dicing structure and dicing method thereof
US7732932B2 (en) 2007-08-03 2010-06-08 International Business Machines Corporation Semiconductor chips with crack stop regions for reducing crack propagation from chip edges/corners
US7871902B2 (en) * 2008-02-13 2011-01-18 Infineon Technologies Ag Crack stop trenches
JP5155685B2 (ja) * 2008-02-15 2013-03-06 セイコーインスツル株式会社 圧電振動片の製造方法
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
JP2009206291A (ja) * 2008-02-28 2009-09-10 Panasonic Corp 半導体基板、半導体装置、およびその製造方法
US8357996B2 (en) 2009-11-17 2013-01-22 Cree, Inc. Devices with crack stops
TW201040485A (en) 2010-07-21 2010-11-16 Asia Vital Components Co Ltd Improved heat-dissipation structure

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275713A (ja) * 1993-03-19 1994-09-30 Hitachi Ltd 半導体ウエハおよび半導体チップならびにダイシング方法
JP2004055852A (ja) * 2002-07-19 2004-02-19 Ricoh Co Ltd 半導体装置及びその製造方法
JP2004304081A (ja) * 2003-03-31 2004-10-28 Fujitsu Ltd 半導体チップ、半導体装置及びその製造方法
JP2005302985A (ja) * 2004-04-12 2005-10-27 Nec Electronics Corp 半導体ウェーハおよび半導体チップ
JP2007096115A (ja) * 2005-09-29 2007-04-12 Fujitsu Ltd 半導体装置の製造方法
JP2008010639A (ja) * 2006-06-29 2008-01-17 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2008113382A (ja) * 2006-10-31 2008-05-15 Nippon Dempa Kogyo Co Ltd 圧電振動子の製造方法、圧電振動子及び電子部品
JP2008147412A (ja) * 2006-12-11 2008-06-26 Matsushita Electric Ind Co Ltd 半導体ウェハ，半導体装置及び半導体ウェハの製造方法ならびに半導体装置の製造方法
JP2009094451A (ja) * 2007-10-09 2009-04-30 Nepes Corp 耐クラック性半導体パッケージ及びその製造方法
JP2009260323A (ja) * 2008-03-27 2009-11-05 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150057779A (ko) * 2013-11-20 2015-05-28 삼성전자주식회사 반도체 소자의 제조 방법
KR102250130B1 (ko) * 2013-11-20 2021-05-11 삼성전자주식회사 반도체 소자의 제조 방법
JP2016127358A (ja) * 2014-12-26 2016-07-11 京セラクリスタルデバイス株式会社 水晶素子の製造方法
KR20160110688A (ko) * 2015-03-10 2016-09-22 삼성디스플레이 주식회사 가요성 표시 장치
KR102323242B1 (ko) * 2015-03-10 2021-11-08 삼성디스플레이 주식회사 가요성 표시 장치
JP2018006575A (ja) * 2016-07-01 2018-01-11 株式会社ディスコ 積層ウエーハの加工方法
KR20190105596A (ko) * 2017-01-26 2019-09-17 소니 세미컨덕터 솔루션즈 가부시키가이샤 적층 렌즈 구조체 및 그 제조 방법, 및 전자기기
JP2018120197A (ja) * 2017-01-26 2018-08-02 ソニーセミコンダクタソリューションズ株式会社 積層レンズ構造体およびその製造方法、並びに電子機器
US11454746B2 (en) 2017-01-26 2022-09-27 Sony Semiconductor Solutions Corporation Laminated lens structure and method of manufacturing the same, and electronic apparatus
KR102459876B1 (ko) * 2017-01-26 2022-10-26 소니 세미컨덕터 솔루션즈 가부시키가이샤 적층 렌즈 구조체 및 그 제조 방법, 및 전자기기
JP2018137309A (ja) * 2017-02-21 2018-08-30 株式会社ディスコ ウエーハの加工方法
JP2021103725A (ja) * 2019-12-25 2021-07-15 東京エレクトロン株式会社 基板処理方法及び基板処理システム
JP7386075B2 (ja) 2019-12-25 2023-11-24 東京エレクトロン株式会社 基板処理方法及び基板処理システム
JP2021158194A (ja) * 2020-03-26 2021-10-07 株式会社ディスコ ウエーハの加工方法
JP7401372B2 (ja) 2020-03-26 2023-12-19 株式会社ディスコ ウエーハの加工方法

Also Published As

Publication number Publication date
EP2502270A1 (en) 2012-09-26
US8877611B2 (en) 2014-11-04
CN102668072A (zh) 2012-09-12
US20110115058A1 (en) 2011-05-19
EP2502270B1 (en) 2020-04-22
US8357996B2 (en) 2013-01-22
US20130189829A1 (en) 2013-07-25
WO2011062845A1 (en) 2011-05-26

Similar Documents

Publication Publication Date Title
US8877611B2 (en) Devices with crack stops
US9349596B2 (en) Methods of processing semiconductor wafers having silicon carbide power devices thereon
US8216867B2 (en) Front end scribing of light emitting diode (LED) wafers and resulting devices
US7008861B2 (en) Semiconductor substrate assemblies and methods for preparing and dicing the same
US7291529B2 (en) Methods of processing semiconductor wafer backsides having light emitting devices (LEDs) thereon
US7977133B2 (en) Method of fabricating vertical structure compound semiconductor devices
US8148240B2 (en) Method of manufacturing semiconductor chips
US9530930B2 (en) Method of fabricating semiconductor devices
US8921204B2 (en) Method for fabricating semiconductor dice by separating a substrate from semiconductor structures using multiple laser pulses
TW201535779A (zh) 半導體發光元件的製作方法
JP2001156332A (ja) 窒化ガリウム系化合物半導体発光素子

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131015

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140114

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140630

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140715

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140808