JP2013150053A - スイッチ回路、および電力供給装置 - Google Patents

Abstract

【課題】電源を逆接続した場合に、出力ＭＯＳトランジスタに流れる電流を抑制することが可能なスイッチ回路を提供する。
【解決手段】スイッチ回路は、ドレインが第１の端子に接続され、ソースが負荷接続端子に接続され、ゲートが第１のＭＯＳトランジスタのゲートに接続され、バッグゲートが第１のＭＯＳトランジスタのソースに接続された、第１のＭＯＳトランジスタと同じ導電型の第２のＭＯＳトランジスタを備える。スイッチ回路は、第１のＭＯＳトランジスタのソースの電位と第２のＭＯＳトランジスタのソースの電位とが等しくなるように、第１のＭＯＳトランジスタのソースと抵抗接続端子との間に流れる電流を制御する電位制御回路を備える。スイッチ回路は、第１のＭＯＳトランジスタのゲートおよび第２のＭＯＳトランジスタのゲートに制御信号を出力して、第１のＭＯＳトランジスタおよび第２のＭＯＳトランジスタの動作を制御するスイッチング制御回路を備える。
【選択図】図２

Description

スイッチ回路、および電力供給装置に関する。

従来のスイッチ回路（ハイサイドスイッチ）では、例えば、パワーＭＯＳＦＥＴ（出力ＭＯＳトランジスタ）のバックゲートの電位をソースの電位とする。このため、パワーＭＯＳＦＥＴのバックゲートとソースが短絡している。すなわち、パワーＭＯＳＦＥＴのバックゲート−ソース間の寄生ダイオードが短絡されている。したがって、電源が逆接続（接地端子電圧＞電源端子電圧)となった場合に、パワーＭＯＳＦＥＴのバックゲート−ドレイン間の寄生ダイオードを介して、負荷に大電流が流れ得る。

特開２００１−１７７３８７号公報

電源を逆接続した場合に、出力ＭＯＳトランジスタに流れる電流を抑制することが可能なスイッチ回路および電力供給装置を提供する。

実施形態に従ったスイッチ回路は、スイッチ回路は、ドレインが第１の端子に接続され、ソースが負荷接続端子に接続され、ゲートが前記第１のＭＯＳトランジスタのゲートに接続され、バッグゲートが前記第１のＭＯＳトランジスタのソースに接続された、前記第１のＭＯＳトランジスタと同じ導電型の第２のＭＯＳトランジスタを備える。スイッチ回路は、前記第１のＭＯＳトランジスタのソースの電位と前記第２のＭＯＳトランジスタのソースの電位とが等しくなるように、前記第１のＭＯＳトランジスタのソースと抵抗接続端子との間に流れる電流を制御する電位制御回路を備える。スイッチ回路は、前記電源が逆接続された場合に、前記第１のＭＯＳトランジスタのゲートおよび前記第２のＭＯＳトランジスタのゲートに制御信号を出力して、前記第１のＭＯＳトランジスタおよび前記第２のＭＯＳトランジスタをオフするスイッチング制御回路を備える。

図１は、第１の実施形態に係る電力供給装置１０００の構成の一例を示す回路図である。 図２は、図１に示す第２のＭＯＳトランジスタＭ２の回路図である。 図３は、図２に示す第２のＭＯＳトランジスタＭ２の構成の一例を示す断面図である。 図４は、第２の実施形態に係る電力供給装置２０００の構成の一例を示す回路図である。 図５は、図４に示す第２のＭＯＳトランジスタＭ２の構成の一例を示す断面図である。

以下、実施形態について図面に基づいて説明する。

第１の実施形態

図１は、第１の実施形態に係る電力供給装置１０００の構成の一例を示す回路図である。

図１に示すように、電力供給装置１０００は、スイッチ回路１００と、抵抗Ｒと、を備える。

抵抗Ｒは、抵抗接続端子ＴＲと第２の電位線Ｌ２との間に接続されている。

スイッチ回路１００は、接続された電源から供給された電圧を負荷１０１に供給するようになっている。

このスイッチ回路１００は、図１に示すように、第１の端子（電源端子）Ｔ１と、第２の端子（接地端子）Ｔ２と、負荷接続端子Ｔｏｕｔと、抵抗接続端子ＴＲと、信号入力端子Ｔｉｎと、第１のＭＯＳトランジスタ（ｎＭＯＳトランジスタ）Ｍ１と、出力ＭＯＳトランジスタである第２のＭＯＳトランジスタ（ｎＭＯＳトランジスタ）Ｍ２と、電位制御回路ＶＣと、スイッチング制御回路ＣＯＮと、を備える。

第１の端子（電源端子）Ｔ１は、第１の電位線Ｌ１に接続されるようになっている。

第２の端子（接地端子）Ｔ２は、第２の電位線Ｌ２に接続されるようになっている。

負荷接続端子Ｔｏｕｔは、第２の電位線Ｌ２との間に負荷１０１が接続されるようになっている。

抵抗接続端子ＴＲは、第２の電位線Ｌ２との間に抵抗Ｒが接続されるようになっている。

信号入力端子Ｔｉｎは、外部から指令信号Ｓｃが入力されるようになっている。

第１のＭＯＳトランジスタＭ１は、ドレインが第１の端子Ｔ１に接続され、ソースとバッグゲートとが電気的に接続されている。

第２のＭＯＳトランジスタＭ２は、第１のＭＯＳトランジスタＭ１と同じ導電型のＭＯＳトランジスタである。この第２のＭＯＳトランジスタＭ２は、ドレインが第１の端子Ｔ１に接続され、ソースが負荷接続端子Ｔｏｕｔに接続され、ゲートが第１のＭＯＳトランジスタＭ１のゲートに接続され、バッグゲートが第１のＭＯＳトランジスタＭ１のソースに接続されている。

なお、第２のＭＯＳトランジスタＭ２のサイズは、第１のＭＯＳトランジスタＭ１のサイズよりも大きくなるように設定されている。

また、電位制御回路ＶＣは、第１のＭＯＳトランジスタＭ１のソースの電位と第２のＭＯＳトランジスタＭ２のソースの電位とが等しくなるように、第１のＭＯＳトランジスタＭ１のソースと抵抗接続端子ＴＲとの間に流れる電流を制御するようになっている。

この電位制御回路ＶＣは、例えば、図１に示すように、バイポーラトランジスタ（ＰＮＰ型バイポーラトランジスタ）Ｔｒと、アンプＡと、を有する。

バイポーラトランジスタＴｒは、第１のＭＯＳトランジスタＭ１のソースと抵抗接続端子ＴＲとの間に接続されている。

アンプＡは、第１のＭＯＳトランジスタＭ１のソースの電位と第２のＭＯＳトランジスタＭ２のソースの電位とを比較し、この比較結果に応じてバイポーラトランジスタＴｒのベースに信号を出力してバイポーラトランジスタＴｒに流れる電流を制御するようになっている。

スイッチング制御回路ＣＯＮは、外部から信号入力端子Ｔｉｎを介して指令信号Ｓｃが入力されるようになっている。

また、スイッチング制御回路ＣＯＮは、第１の端子Ｔ１と第２の端子Ｔ２との間に接続され、第１の端子Ｔ１の電位および第２の端子Ｔ２の電位を検出することができるようになっている。

そして、スイッチング制御回路ＣＯＮは、外部から信号入力端子Ｔｉｎを介して入力された指令信号Ｓｃまたは検出された電圧に応じて、制御信号Ｓｇを出力するようになっている。

すなわち、スイッチング制御回路ＣＯＮは、第１のＭＯＳトランジスタＭ１のゲートおよび第２のＭＯＳトランジスタＭ２のゲートに制御信号Ｓｇを出力して、第１のＭＯＳトランジスタＭ１および第２のＭＯＳトランジスタＭ２の動作を制御するようになっている。

ここで、電源が正常に接続された場合は、本実施形態においては（以下の実施形態においても同様）、第１の電位線Ｌ１に電源が接続され、且つ、第２の電位線Ｌ２に接地が接続された場合であるものとする。

一方、電源が逆接続された場合は、本実施形態においては（以下の実施形態においても同様）、第１の電位線Ｌ１に接地が接続され、且つ、第２の電位線Ｌ２に電源が接続された場合であるものとする。この場合、第２の端子Ｔ２の電位が第１の端子Ｔ１の電位よりも高くなる。

例えば、スイッチング制御回路ＣＯＮは、電源が逆接続された場合には、制御信号Ｓｇにより、第１のＭＯＳトランジスタＭ１および第２のＭＯＳトランジスタＭ２をオフする。

すなわち、スイッチング制御回路ＣＯＮは、第２の端子Ｔ２の電位が第１の端子Ｔ１の電位よりも高い場合には、制御信号Ｓｇにより、第１のＭＯＳトランジスタＭ１および第２のＭＯＳトランジスタＭ２をオフする。

ここで、図２は、図１に示す第２のＭＯＳトランジスタＭ２の回路図である。また、図３は、図２に示す第２のＭＯＳトランジスタＭ２の構成の一例を示す断面図である。

図３に示すように、第２のＭＯＳトランジスタＭ２は、半導体基板１と、高濃度の第１導電型（ｎ＋型）の第１の半導体層２と、低濃度の第１導電型（ｎ−型）の第２の半導体層３と、第２導電型（ｐ型）の第３の半導体層４と、第１のゲート絶縁膜６ａｇと、第１のゲート電極７ａと、第２のゲート絶縁膜６ｂｇと、第２のゲート電極７ｂと、高濃度の第１導電型（ｎ＋型）の第１の拡散層８ａと、高濃度の第１導電型（ｎ＋型）の第２の拡散層８ｂと、ソース電極９と、第２の絶縁層１０ａと、第３の絶縁層１０ｂと、層間絶縁膜１１と、を有する。

半導体基板１は、例えば、シリコン等の半導体材料により構成されている。

第１の半導体層２は、半導体基板１上に形成されている。この第１の半導体層２は、第２のＭＯＳトランジスタＭ２のドレインＤ（図２）として機能するようになっている。

第２の半導体層３は、第１の半導体層２上に形成されている。

第３の半導体層４は、第２の半導体層３上に形成されている。この第３の半導体層４は、第２のＭＯＳトランジスタＭ２のバッグゲート（図２）として機能するようになっている。

第１のゲート絶縁膜６ａｇは、第３の半導体層４の上面から第２の半導体層３の上面に達する第１のトレンチ６ａの内面に成膜されている。

第１のゲート電極７ａは、第１のゲート絶縁膜６ａｇが成膜された第１のトレンチ６ａ内に形成されている。この第１のゲート電極７ａは、第２のＭＯＳトランジスタＭ２のゲートとして機能するようになっている（図２）。

第２のゲート絶縁膜６ｂｇは、第３の半導体層４の上面から第２の半導体層３の上面に達する第２のトレンチ６ｂの内面に成膜されている。

第２のゲート電極７ｂは、第２のゲート絶縁膜６ｂｇが成膜された第２のトレンチ６ｂ内に形成されている。この第２のゲート電極７ｂは、第２のＭＯＳトランジスタＭ２のゲートとして機能するようになっている（図２）。

第１の拡散層８ａは、第３の半導体層４の上面に形成され、第１のゲート絶縁膜６ａｇを介して第１のゲート電極７ａに隣接するようにレイアウトされている。

第２の拡散層８ｂは、第３の半導体層４の上面に形成され、第２のゲート絶縁膜６ｂｇを介して第２のゲート電極７ｂに隣接するようにレイアウトされている。

第１の絶縁層５は、第３の半導体層４の上面に形成された第３のトレンチ５ａ内に形成され、第１の拡散層８ａと第２の拡散層８ｂとの間を絶縁するようになっている。

ソース電極９は、第１の拡散層８ａ上、第１の絶縁層５上、および第２の拡散層８ｂ上に連続して形成されている。このソース電極９は、第２のＭＯＳトランジスタＭ２のソースとして機能するようになっている（図２）。

第２の絶縁層１０ａは、第１のトレンチ６ａの開口部（すなわち、第１のゲート電極７ａの上面）を覆うようになっている。

第３の絶縁層１０ｂは、第２のトレンチ６ｂの開口部（すなわち、第２のゲート電極７ｂの上面）を覆うようになっている。

層間絶縁膜１１は、ソース電極９上、第２の絶縁層１０ａ上、および第３の絶縁層１０ｂ上に、連続して形成されている。

なお、第１導電型の第２の半導体層３と第２導電型の第３の半導体層４とにより、寄生ダイオードＤＰ１（図２）が構成される。

また、第１導電型の第１、第２の拡散層８ａ、８ｂと第２導電型の第３の半導体層４とにより、寄生ダイオードＤＰ２（図２）が構成される。

ここで、以上のような構成を有する本実施形態に係るスイッチ回路１００の動作特性について説明する。

例えば、電源が正常に接続された場合は、スイッチング制御回路ＣＯＮは、外部から信号入力端子Ｔｉｎを介して入力された指令信号Ｓｃに応じて、第１のＭＯＳトランジスタＭ１のゲートおよび第２のＭＯＳトランジスタＭ２のゲートに制御信号Ｓｇを出力して、第１のＭＯＳトランジスタＭ１および第２のＭＯＳトランジスタＭ２の動作を制御する。

これにより、指令信号Ｓｃに応じて、第１、第２のＭＯＳトランジスタＭ１、Ｍ２の動作が制御される。

すなわち、スイッチ回路１００は、通常動作時はパワーソースの電位とセンスソースの電位およびバックゲートの電位を同電位とでき、一般的なハイサイドＩＰＤと同様の動作が可能である。

一方、スイッチング制御回路ＣＯＮは、電源が逆接続された場合には、既述のように、制御信号Ｓｇにより、第１のＭＯＳトランジスタＭ１および第２のＭＯＳトランジスタＭ２をオフする。

すなわち、スイッチング制御回路ＣＯＮは、第２の端子Ｔ２の電位が第１の端子Ｔ１の電位よりも高い場合には、制御信号Ｓｇにより、第１のＭＯＳトランジスタＭ１および第２のＭＯＳトランジスタＭ２をオフする。

このとき、電源が逆接続された時には、第２のＭＯＳトランジスタのバックゲート−ソース間の寄生ダイオードＤＰ２が、第２のＭＯＳトランジスタＭ２に逆電流が流れるのを妨げる。

以上のように、本実施形態に係るスイッチ回路によれば、電源を逆接続した場合に、出力ＭＯＳトランジスタに流れる電流を抑制することができる。

第２の実施形態

本第２の実施形態においては、電源の逆接続時に、第２のＭＯＳトランジスタＭ２に逆電流が流れるのを抑制する寄生ダイオードＤＰ２を保護して耐圧を向上する構成の一例について、説明する。

ここで、図４は、第２の実施形態に係る電力供給装置２０００の構成の一例を示す回路図である。なお、この図４において、図１の符号と同じ符号は、第１の実施形態と同様の構成を示す。

図４に示すように、電力供給装置２０００は、既述の第１の実施形態の電力供給装置１０００と同様に、スイッチ回路２００と、抵抗Ｒと、を備える。

スイッチ回路２００は、既述の第１の実施形態のスイッチ回路１００と比較して、ダイオード（ツェナーダイオード）ＤＸをさらに備える。

このダイオードＤＸは、第２のＭＯＳトランジスタＭ２のバッグゲートにアノードが接続され、第２のＭＯＳトランジスタＭ２のソースにカソードが接続されている。

このダイオードＤＸの降伏電圧は、寄生ダイオードＤＰ２の降伏電圧よりも低く設定されている。これにより、耐圧を向上して、逆接続時に、寄生ダイオードＤＰ２の破壊を抑制することができる。

なお、このダイオードＤＸは、スイッチ回路２００の外部に外付されていてもよい。

ここで、図５は、図４に示す第２のＭＯＳトランジスタＭ２の構成の一例を示す断面図である。なお、この図５において、図３の符号と同じ符号は、第１の実施形態と同様の構成を示す。

図５に示すように、第２のＭＯＳトランジスタＭ２は、第１の実施形態と比較して、コンタクト配線２０１をさらに有する。

このコンタクト配線２０１は、第１の絶縁層５の上面から第３の半導体層４の上面に達する第４のトレンチ２０１ａ内に形成されている。このコンタクト配線２０１は、下面が第３の半導体層４に電気的に接続されている。

そして、図４に示すダイオードＤＸは、アノードがコンタクト配線２０１の上面に電気的に接続され、カソードがソース電極９に電気的に接続される。

このように、スイッチ回路２００は、ダイオードＤＸにより、耐圧を向上して、逆接続時に、寄生ダイオードＤＰ２の破壊を抑制することができる。

なお、スイッチ回路２００のその他の構成および機能は、第１の実施形態のスイッチ回路１００と同様である。

すなわち、本実施形態に係るスイッチ回路によれば、第１の実施形態と同様に、電源を逆接続した場合に、出力ＭＯＳトランジスタに流れる電流を抑制することができる。

なお、実施形態は例示であり、発明の範囲はそれらに限定されない。

１００ スイッチ回路
１０００ 電力供給装置
Ｔ１ 第１の端子（電源端子）
Ｔ２ 第２の端子（接地端子）
Ｔｏｕｔ 負荷接続端子
ＴＲ 抵抗接続端子
Ｍ１ 第１のＭＯＳトランジスタ（ｎＭＯＳトランジスタ）
Ｍ２ 第２のＭＯＳトランジスタ（ｎＭＯＳトランジスタ）
ＶＣ 電位制御回路
ＣＯＮ スイッチング制御回路

Claims (12)

1. 接続された電源から供給された電圧を負荷に供給するスイッチ回路であって、
   ドレインが第１の端子に接続され、ソースとバッグゲートとが接続された第１のＭＯＳトランジスタと、
   ドレインが前記第１の端子に接続され、ソースが負荷接続端子に接続され、ゲートが前記第１のＭＯＳトランジスタのゲートに接続され、バッグゲートが前記第１のＭＯＳトランジスタのソースに接続された、前記第１のＭＯＳトランジスタと同じ導電型の第２のＭＯＳトランジスタと、
   前記第１のＭＯＳトランジスタのソースの電位と前記第２のＭＯＳトランジスタのソースの電位とが等しくなるように、前記第１のＭＯＳトランジスタのソースと抵抗接続端子との間に流れる電流を制御する電位制御回路と、
   前記電源が逆接続された場合に、前記第１のＭＯＳトランジスタのゲートおよび前記第２のＭＯＳトランジスタのゲートに制御信号を出力して、前記第１のＭＯＳトランジスタおよび前記第２のＭＯＳトランジスタをオフするスイッチング制御回路と、を備えることを特徴とするスイッチ回路。
2. 前記第２のＭＯＳトランジスタのバッグゲートにダイオードのアノードが接続され、前記第２のＭＯＳトランジスタのソースに前記ダイオードのカソードが接続されることを特徴とする請求項１に記載のスイッチ回路。
3. 前記第１の端子は、第１の電位線に接続される端子であり、
   前記負荷接続端子は、第２の電位線との間に負荷が接続される端子であり、
   前記抵抗接続端子は、前記第２の電位線との間に抵抗が接続される抵抗接続端子である
   ことを特徴とする請求項１または２に記載のスイッチ回路。
4. 前記第１のＭＯＳトランジスタおよび前記第２のＭＯＳトランジスタは、ｎＭＯＳトランジスタであることを特徴とする請求項３に記載のスイッチ回路。
5. スイッチング制御回路は、前記第２の電位線に接続される第２の端子の電位が前記第１の端子の電位よりも高い場合には、前記制御信号により、前記第１のＭＯＳトランジスタおよび前記第２のＭＯＳトランジスタをオフすることを特徴とする請求項４に記載のスイッチ回路。
6. 前記電源が正常に接続された場合は、前記第１の電位線に前記電源が接続され、且つ、前記第２の電位線に接地が接続されており、
   一方、前記電源が逆接続された場合は、前記第１の電位線に接地が接続され、且つ、前記第２の電位線に前記電源が接続されていることを特徴とする請求項３ないし５のいずれか一項に記載のスイッチ回路。
7. 前記電位制御回路は、
   前記第１のＭＯＳトランジスタのソースと前記抵抗接続端子との間に接続されたバイポーラトランジスタと、
   前記第１のＭＯＳトランジスタのソースの電位と前記第２のＭＯＳトランジスタのソースの電位とを比較し、この比較結果に応じて前記バイポーラトランジスタのベースに信号を出力して前記バイポーラトランジスタに流れる電流を制御するアンプと、を有することを特徴とする請求項１に記載のスイッチ回路。
8. 前記第２のＭＯＳトランジスタは、
   半導体基板上に形成され、前記第２のＭＯＳトランジスタのドレインとして機能する高濃度の第１導電型の第１の半導体層と、
   前記第１の半導体層上に形成された低濃度の第１導電型の第２の半導体層と、
   前記第２の半導体層上に形成され、前記第２のＭＯＳトランジスタのバッグゲートとして機能する第２導電型の第３の半導体層と、
   前記第３の半導体層の上面から前記第２の半導体層の上面に達する第１のトレンチの内面に成膜された第１のゲート絶縁膜と、
   前記第１のゲート絶縁膜が成膜された前記第１のトレンチ内に形成され、前記第２のＭＯＳトランジスタのゲートとして機能する第１のゲート電極と、
   前記第３の半導体層の上面から前記第２の半導体層の上面に達する第２のトレンチの内面に成膜された第２のゲート絶縁膜と、
   前記第２のゲート絶縁膜が成膜された前記第２のトレンチ内に形成され、前記第２のＭＯＳトランジスタのゲートとして機能する第２のゲート電極と、
   前記第３の半導体層の上面に形成され、前記第１のゲート絶縁膜を介して前記第１のゲート電極に隣接する第１導電型の第１の拡散層と、
   前記第３の半導体層の上面に形成され、前記第２のゲート絶縁膜を介して前記第２のゲート電極に隣接する第１導電型の第２の拡散層と、
   前記第３の半導体層の上面に形成された第３のトレンチ内に形成され、前記第１の拡散層と前記第２の拡散層との間を絶縁する第１の絶縁層と、
   前記第１の拡散層上および前記第２の拡散層上に形成され、前記第２のＭＯＳトランジスタのソースとして機能するソース電極と、を有することを特徴とする請求項１ないし７のいずれか一項に記載のスイッチ回路。
9. 前記第２のＭＯＳトランジスタは、
   前記第１の絶縁層の上面から前記第３の半導体層の上面に達する第４のトレンチ内に形成され、下面が前記第３の半導体層に接続されたコンタクト配線をさらに有することを特徴とする請求項８に記載のスイッチ回路。
10. アノードが前記コンタクト配線の上面に電気的に接続され、カソードが前記ソース電極に電気的に接続されたダイオードを、さらに備えることを特徴とする請求項８に記載のスイッチ回路。
11. 外部から指令信号が入力される信号入力端子をさらに備え、
    スイッチング制御回路は、外部から前記信号入力端子を介して入力された指令信号に応じて、前記制御信号を出力することを特徴とする請求項１ないし１０のいずれか一項に記載のスイッチ回路。
12. 負荷接続端子に接続された電源から供給された電圧を負荷に供給するスイッチ回路と、
    前記スイッチ回路の抵抗接続端子と前記第２の電位線との間に接続された抵抗と、を備え、
    前記スイッチ回路は、
    ドレインが第１の端子に接続され、ソースとバッグゲートとが接続された第１のＭＯＳトランジスタと、
    ドレインが前記第１の端子に接続され、ソースが負荷接続端子に接続され、ゲートが前記第１のＭＯＳトランジスタのゲートに接続され、バッグゲートが前記第１のＭＯＳトランジスタのソースに接続された、前記第１のＭＯＳトランジスタと同じ導電型の第２のＭＯＳトランジスタと、
    前記第１のＭＯＳトランジスタのソースの電位と前記第２のＭＯＳトランジスタのソースの電位とが等しくなるように、前記第１のＭＯＳトランジスタのソースと抵抗接続端子との間に流れる電流を制御する電位制御回路と、
    前記電源が逆接続された場合に、前記第１のＭＯＳトランジスタのゲートおよび前記第２のＭＯＳトランジスタのゲートに制御信号を出力して、前記第１のＭＯＳトランジスタおよび前記第２のＭＯＳトランジスタをオフするスイッチング制御回路と、を備えることを特徴とする電力供給装置。

Images