Nothing Special   »   [go: up one dir, main page]

JP2013069714A - 窒化物半導体素子及び製造方法 - Google Patents

窒化物半導体素子及び製造方法 Download PDF

Info

Publication number
JP2013069714A
JP2013069714A JP2011204981A JP2011204981A JP2013069714A JP 2013069714 A JP2013069714 A JP 2013069714A JP 2011204981 A JP2011204981 A JP 2011204981A JP 2011204981 A JP2011204981 A JP 2011204981A JP 2013069714 A JP2013069714 A JP 2013069714A
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
doped
gan
gan layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011204981A
Other languages
English (en)
Other versions
JP5546514B2 (ja
Inventor
Masayuki Iwami
正之 岩見
Takuya Furukawa
拓也 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Power Device Research Association
Original Assignee
Advanced Power Device Research Association
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Power Device Research Association filed Critical Advanced Power Device Research Association
Priority to JP2011204981A priority Critical patent/JP5546514B2/ja
Priority to CN2012103343837A priority patent/CN103022120A/zh
Priority to US13/617,156 priority patent/US8860038B2/en
Publication of JP2013069714A publication Critical patent/JP2013069714A/ja
Application granted granted Critical
Publication of JP5546514B2 publication Critical patent/JP5546514B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】耐圧が高く、かつ、リーク電流が効果的に低減された窒化物半導体素子及びその製造方法を提供する。
【解決手段】ベース基板２１０と、ベース基板の上方に形成されたバッファ層２８０と、バッファ層２８０上に形成された活性層２９０と、活性層の上方に形成された少なくとも２つの電極２９２および２９４とを備え、バッファ層２８０は格子定数の異なる複数の窒化物半導体層を含む複合層を１層以上有し、複合層の少なくとも１層は、複数の窒化物半導体層のうち格子定数が最も大きい窒化物半導体層のキャリア領域に予め定められた濃度の炭素原子及び予め定められた濃度の酸素原子が意図的にドープされている窒化物半導体素子。
【選択図】図９

Description

本発明は、窒化物半導体素子及び製造方法に関する。
従来、オフ耐圧の高いパワーデバイスとして窒化物系化合物半導体素子として、基板と窒化物系化合物半導体との格子定数差及び熱膨張係数差による歪みを緩和するバッファ層を有する素子が知られている（例えば、特許文献１−５参照）。当該バッファ層は、ＡｌＮ層とＧａＮ層を含む複合層を繰り返し有する。
特許文献１ 特開２００７−８８４２６号公報
特許文献２ 特開２００９−２８９９５６号公報
特許文献３ 特許第４５２５８９４号公報
特許文献４ 特開２０１０−２３９０３４号公報
特許文献５ 特表２００７−５１８２６６号公報
しかし、ＡｌＮ層とＧａＮ層との間の格子定数差により、バッファ層に２次元電子ガス的なキャリアが生じてしまう。このため、ＡｌＮ層とＧａＮ層との界面に、横方向のリークパスが形成され、リーク電流が増大してしまう。これに対し、ＡｌＮ層とＧａＮ層の間にＡｌＧａＮ層を設ける方法がある（特許文献３参照）。しかし、当該構成を採用しても、ＡｌＮ層およびＧａＮ層の格子定数差は変わらないので、バッファ層全体に発生するキャリアの総量は変わらない。従って、リーク電流を十分に抑制できない。
また、バッファ層中のＧａＮ層へ不純物を添加することでＧａＮ層を高抵抗化し、バッファ層に起因するリーク電流の影響を小さくする方法がある（特許文献４、５参照）。当該不純物として、炭素、並びに、鉄およびニッケル等の遷移金属が知られている。しかしながら、エピタキシャル層に高濃度の不純物を添加すると、エピタキシャル層にクラックが生じ、かつ、転位密度が増大し、電子移動度が低下してしまう。また、遷移金属の添加は、電流コラプスおよび電流スランプといった、オン抵抗を悪化させる現象を生じさせる。
本発明の第１の態様においては、基板と、基板の上方に形成されたバッファ層と、バッファ層上に形成された活性層と、活性層の上方に形成された少なくとも２つの電極とを備え、バッファ層は格子定数の異なる複数の窒化物半導体層を含む複合層を１層以上有し、複合層の少なくとも１層は、複数の窒化物半導体層のうち格子定数が最も大きい窒化物半導体層において、直上の窒化物半導体層との格子定数の差によりキャリアが生じるキャリア領域の少なくとも一部に、炭素原子及び酸素原子がドープされている窒化物半導体素子が提供する。
本発明の第２の態様においては、窒化物半導体素子の製造方法であって、基板の上方にバッファ層を形成する段階と、バッファ層上に活性層を形成する段階と、活性層の上方に少なくとも２つの電極を形成する段階とを備え、バッファ層を形成する段階は、格子定数の異なる複数の窒化物半導体層を含む複合層を１層以上積層する積層段階と、複合層の少なくとも１層の複数の窒化物半導体層のうち格子定数が最も大きい窒化物半導体層において、直上の窒化物半導体層との格子定数の差によりキャリアが生じるキャリア領域の少なくとも一部に、炭素原子及び酸素原子を同時にドープするドープ段階とを有する製造方法を提供する。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
窒化物半導体素子に用いられるバッファ層の一部を示す断面図である。 シミュレーションに用いたＧａＮ／ＡｌＮ／ＧａＮ積層構造の原子モデルを示す。 不純物を含まない場合のＧａＮ層の上部における状態密度とエネルギーの関係を示すグラフである。 不純物の種類と、図２に示す原子モデルの系の凝集エネルギーとの関係を示すグラフである。 炭素及び酸素を同時にドープした場合のＡｌＮ層直下のＧａＮ層の上部における状態密度とエネルギーの関係を示すグラフである。 本発明の第１実施形態にかかるエピタキシャル基板の断面図である。 電極及び電極を形成したエピタキシャル基板の平面図である。 エピタキシャル基板のリーク電流特性を測定したグラフである。 本発明の第２実施形態にかかる窒化物半導体素子の断面図である。 本発明の第３実施形態にかかる窒化物半導体素子の断面図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、窒化物半導体素子に用いられるバッファ層４００の一部を示す断面図である。バッファ層４００は、例えばシリコン基板と、ＧａＮ層等の活性層との間に形成される。ＧａＮとシリコンの格子定数差（〜１７％）及び熱膨張係数差（〜５６％）が大きいため、シリコン基板上に直接ＧａＮ等の活性層を成長させると、エピタキシャル成長膜にクラックが生じるか、あるいは、基板が割れてしまう。そこで、シリコン基板とＧａＮ層との間に、ＡｌＮ層とＧａＮ層を繰り返した複合層を複数回積層したバッファ層４００が設けられる。図１は、バッファ層４００の一部として、ＧａＮ層１０、ＡｌＮ層１２、及びＧａＮ層１４を示す。
ＧａＮ層１０上にＡｌＮ層１２を積層すると、層間の格子定数差により、ＧａＮ層１０の上部に２次元電子ガスが生じる場合がある。ＨＥＭＴ等においては、当該２次元電子ガスをチャネルとして用いる。しかし、ＡｌＮ層１２の厚さが大きくなると、当該格子定数差による歪みが緩和される。ＡｌＮ層１２の厚さが大きくなると、ＧａＮ層１０には層間の格子定数差によりキャリアが生じるものの、２次元電子ガスほどキャリアが高密度に局在しない場合も考えられる。本明細書では、ＨＥＭＴのチャネルとして用いられる２次元電子ガスほどキャリアが高密度に局在していない状態を含め、層間の格子定数差により生じるキャリアを２次元電子ガス的なキャリアと称する。また、２次元電子ガス的なキャリアが存在する領域をキャリア領域と称する。
上述したように、ＧａＮ層１０には、層間の格子定数差により２次元電子ガス的なキャリアが生じてしまう。このため、ＡｌＮ層１２とＧａＮ層１０との界面に、横方向のリークパスが形成され、リーク電流が増大してしまう。本発明の実施形態においては、バッファ層４００の複合層に含まれる複数の窒化物半導体層のうち、格子定数が最も大きい窒化物半導体層に炭素原子及び酸素原子を同時にドープすることで、２次元電子ガス的なキャリアを補償する。これらのドーパント原子は、２次元電子ガス的なキャリアが生じるキャリア領域の少なくとも一部にドープされる。次に、バッファ層４００における２次元電子ガス的な準位の発生、および、不純物原子による補償効果を検証するシミュレーションについて説明する。
図２は、シミュレーションに用いたＧａＮ／ＡｌＮ／ＧａＮの積層構造の原子モデルを示す。原子モデルは、単位構造２層分のＧａＮ層１０と、単位構造２層分のＡｌＮ層１２と、単位構造２層分のＧａＮ層１４を積層したスーパーセルを有する。ＧａＮ層１０の厚さは約１ｎｍ、ＡｌＮ層の厚さは約１ｎｍ、ＧａＮ層１４の厚さは約１ｎｍとした。図２の原子モデルは、ガリウム原子１７、窒素原子１８、アルミニウム原子１９によって構成され、全部で９６個の原子を有する。シミュレーションは、９６個の原子に対して、局所密度近似に基づいた第一原理電子状態計算をすることにより行った。不純物添加の効果は、ガリウム原子１７または窒素原子１８を、炭素原子または酸素原子と適宜置換することで検証した。
シミュレーションには、Ａｄｖａｎｃｅ／ＰＨＡＳＥを使用した。また、計算には、Ｖａｎｄｅｒｂｉｌｔ型のウルトラソフト擬ポテンシャルを用いた。交換相互作用は、一般化勾配近似の範囲で計算を行った。電子密度分布の計算は、電子のスピンを考慮して、次の条件で行った。カットオフエネルギーは波動関数及び電荷密度分布でそれぞれ２５Ｒｙ及び２３０Ｒｙとした。ｋ点サンプルは３×３×２で行い、計算したバンド数は２８０である。まず、図２に示した原子モデルが不純物を含まない場合のシミュレーション結果について説明する。
図３は、不純物を含まない場合のＧａＮ層１０の上部における状態密度とエネルギーの関係を示すグラフである。縦軸は、ＡｌＮ層１２直下のＧａＮ層１０の上部における層分割局所電子密度の和を示す。横軸はフェルミレベルを０ｅＶとしたときのエネルギーを示す。エネルギーが約２ｅＶ〜３ｅＶ付近（すなわち、伝導帯下約０ｅＶ〜１ｅＶ）に浅いドナー準位２０が存在することがわかる。この浅いドナー準位２０は、ＡｌＮとＧａＮとの格子定数差に起因するピエゾ分極によって形成されたものであり、２次元電子ガス準位として機能する。
図３に示すシミュレーションは、絶対零度で不純物の添加もない条件のため、キャリアが存在しない。したがって、浅いドナー準位２０は空である。温度が上昇し、不純物が添加されてキャリアが供給されると、浅いドナー準位２０にはキャリア電子１５がトラップされる。この結果、フェルミレベルＥＦが上昇し、浅いドナー準位２０にトラップされたキャリア電子１５は２次元電子ガスとして振る舞う。一般に、ＡｌＮ層１２直下のＧａＮ層１０の表面から基板方向へ約１０ｎｍの深さの場所に２次元電子ガスとして振る舞うキャリアが存在すると考えられている。このキャリアがバッファ層のリーク電流源となっている。浅いドナー準位２０の総数（密度）は、シートキャリア濃度に換算して５．６×１０１３ｃｍ−２となった。次に、図２に示した原子モデルの系に不純物を添加した場合のシミュレーション結果について説明する。
図４は、不純物の種類と、図２に示す原子モデルの系の凝集エネルギーとの関係を示すグラフである。縦軸は、図２に示す原子モデルの９６個の原子の凝集エネルギーの総和を示す。横軸は、添加する不純物のモデルを示す。モデルＡは、不純物原子をドープしない場合を示す。モデルＢは、ＡｌＮ層１２直下のＧａＮ層１０の上部におけるキャリア領域に炭素をドープし、炭素原子が窒素原子と置換した場合を示す。この場合、ドープされた炭素はアクセプタ原子として機能し、アクセプタ準位を形成する。
モデルＣは、ＡｌＮ層１２直下のＧａＮ層１０の上部のキャリア領域に酸素をドープし、酸素原子がガリウム原子と置換した場合を示す。この場合、ドープされた酸素はアクセプタ原子として機能し、アクセプタ準位を形成する。モデルＤは、ＡｌＮ層１２直下のＧａＮ層１０の上部のキャリア領域に酸素をドープし、酸素原子が窒素原子と置換した場合を示す。この場合、ドープされた酸素はドナー原子として機能し、ドナー準位を形成する。モデルＥは、ＡｌＮ層１２直下のＧａＮ層１０の上部のキャリア領域に炭素及び酸素を同時にドープし、炭素原子が窒素原子と置換し、酸素原子がガリウム原子と置換した場合を示す。この場合、ドープされた炭素原子及び酸素原子はアクセプタ原子として機能し、アクセプタ準位を形成する。
図４のグラフより、モデルＡに比べ、モデルＢ及びモデルＣの方が凝集エネルギーは高いことがわかる。モデルＢは、炭素のみをドープすると、何もドープしない場合に比べ系が不安定になることを示している。つまり、炭素を窒素サイトに置換することでアクセプタ準位は形成されるものの、系の凝集エネルギーが増加するため高濃度の炭素をドープすることが困難であることを示している。したがって、炭素をドープするのみでは２次元電子ガス準位を充分に補償することが困難である。
モデルＣについても、酸素のみをドープしてガリウムサイトに置換すると、何もドープしない場合に比べ系が不安定になることを示している。従って、酸素をガリウムサイトに置換することでアクセプタ準位は形成されるものの、系の凝集エネルギーが何もドープしない場合に比べ増加するため高濃度の酸素をドープすることは困難である。
一方、モデルＡに比べ、モデルＤ及びモデルＥは凝集エネルギーが低いことがわかる。モデルＤは、酸素を窒素サイトに置換した場合に、系がモデルＡより安定になることを示している。ただし、窒素サイトに置換した酸素はドナー準位を形成する。つまり、２次元電子ガス準位にキャリアを供給してしまい、２次元電子ガス準位の補償にはならない。
これに対し、モデルＥは凝集エネルギーが最も小さく、炭素及び酸素を同時にドープすることで系が最も安定な状態になることを示している。これは、以下の理由によるものと考えられる。
アルミニウムと酸素は結合しやすい。また、ガリウムと炭素は結合しやすい。一方、アルミニウムと炭素は結合しにくいという性質がある。ＡｌＮ層１２とＧａＮ層１０とのヘテロ界面付近には、アルミニウムが存在するので、炭素原子はＧａＮ層の窒素サイトに入りにくい。しかし、酸素が存在することによりアルミニウムに酸素が引きつけられてアルミニウムの影響をスクリーニングすることができる。その結果、炭素が窒素サイトに入りやすくなる。なお、各モデルにおいては、全ての浅いドナー準位を補償している。
図５は、炭素及び酸素を同時にドープした場合のＡｌＮ層１２直下のＧａＮ層１０の上部のキャリア領域における状態密度とエネルギーの関係を示すグラフである。縦軸は、ＡｌＮ層１２直下のＧａＮ層１０の上部のキャリア領域における層分割局所電子密度の和を示す。横軸はフェルミレベルを０ｅＶとしたときのポテンシャルエネルギーを示す。約２ｅＶから約３ｅＶに浅いドナー準位２０が形成されている。また、約−１ｅＶから約１ｅＶに炭素及び酸素に起因するアクセプタ準位２２が形成されている。したがって、窒素サイトに置換される炭素ＣＮ及びガリウムサイトに置換される酸素ＯＧａのつくるアクセプタ準位または深い準位によって、２次元電子ガス準位を充分に補償することができる。
炭素ＣＮ及び酸素ＯＧａを同時にドープすることにより、この原子モデルの系において、すべての浅いドナー準位２０が補償される。また、図には示していないが、ＡｌＮ層１２の直上のＧａＮ層１４のヘテロ界面付近に形成される浅いアクセプタ準位の状態密度も、モデルＡの１／３０以下となることがわかっている。つまり、２次元電子ガス準位と同様に形成される２次元ホールガス準位も補償される。したがって、リーク電流を低減することが可能である。
ここで、ドープする酸素原子の濃度が炭素原子の濃度より高い場合、酸素は窒素サイトに置換しドナー準位を形成する。そのため、２次元電子ガス準位を充分に補償することができない。したがって、ドープする炭素原子の濃度は、酸素原子の濃度より高いことが好ましい。以上のシミュレーション結果から、ＡｌＮ層１２直下のＧａＮ層１０の上部のキャリア領域に、炭素原子の濃度が酸素原子の濃度より高くなるように、炭素原子及び酸素原子を同時にドープすることにより、系を安定化しつつ２次元電子ガス準位を補償することが可能となることがわかった。結果として、バッファ層４００のリーク電流を効果的に低減することができる。
図６は、本発明の第１実施形態にかかるエピタキシャル基板１００の断面図である。エピタキシャル基板１００は、ベース基板３０と、シード層３１と、バッファ層３７と、ＧａＮ層３６とを備える。ベース基板３０は、例えば厚さが５００μｍで直径２インチのサファイア基板である。ベース基板３０は、シリコンまたはシリコンカーバイドにより形成されてもよい。
シード層３１は、ベース基板３０上に形成される。本例のシード層３１は、ベース基板３０上にエピタキシャル成長されたＧａＮを含む。バッファ層３７は、ベース基板３０の上方に形成される。本例のバッファ層３７は、シード層３１上に形成される。なお「上方」とは、直上で接している状態、および、上の方で接していない状態を含む。また、「上」とは、直上で接している状態を指す。バッファ層３７は、シード層３１上にエピタキシャル成長される。
バッファ層３７は格子定数の異なる複数の窒化物半導体層を含む複合層を１層以上有する。本例においてバッファ層３７の複合層は１層である。本例のバッファ層３７は、ＧａＮ層３２およびＡｌＮ層３４を有する。バッファ層３７は、ベース基板３０と、ベース基板３０の上方にエピタキシャル成長するＧａＮ層３６との間の格子定数差及び熱膨張差に起因する、エピタキシャル基板１００の反り及び転位密度を低減する。ＧａＮ層３２の厚さは、例えば、１．４μｍである。ＡｌＮ層３４の厚さは、例えば、２０ｎｍである。ＧａＮ層３６は、バッファ層の最上層として機能する。ＧａＮ層３６は、例えば、１μｍの厚さを有する。バッファ層３７は、ＧａＮ層３２及びＡｌＮ層３４がこの順でエピタキシャル成長した複合層を繰り返し積層して有してもよい。
バッファ層３７において、少なくとも１つの複合層においては、複数の窒化物半導体層（ＧａＮ層３２、ＡｌＮ層３４）のうち、格子定数が最も大きい窒化物半導体層（ＧａＮ層３２）のキャリア領域３３に炭素原子及び酸素原子がドープされている。炭素原子及び酸素原子は、キャリア領域３３の少なくとも一部にドープされ、好ましくは、キャリア領域３３の全体にわたってドープされる。キャリア領域３３は、格子定数が大きい窒化物半導体層（ＧａＮ層３２）において、直上の窒化物半導体層（ＡｌＮ層３４）との格子定数の差により２次元電子ガス的なキャリアが生じる領域を指す。具体的には、炭素原子及び酸素原子がドープされるドープ領域は、ＧａＮ層３２の表面から所定の深さまで形成される。ドープ領域の深さは、１０ｎｍ以上であってよい。ただし、ドープ領域の深さが１００ｎｍ以上になると、転位密度が増加する。したがって、ドープ領域の深さは、１０ｎｍ以上でかつ１００ｎｍ以下とするのが好ましい。ＧａＮ層３２は、キャリア領域３３とは異なる領域に、炭素原子及び酸素原子がドープされない非ドープ領域を有してよい。非ドープ領域は、キャリア領域３３よりもベース基板３０側に位置する。つまり、ＧａＮ層３２は、ドープ領域の深さよりも厚くてよい。
炭素原子のドープ濃度は、例えば１×１０１８ｃｍ−３から５×１０１９ｃｍ−３である。炭素原子を５×１０１９ｃｍ−３以上の濃度でドープした場合、ＧａＮ層３２の表面の結晶品質が劣化する。炭素原子をさらに高濃度でドープしようとするとベース基板３０にクラックが生じる。酸素原子のドープ濃度は、例えば１×１０１８ｃｍ−３から５×１０１９ｃｍ−３である。なお、炭素原子および酸素原子は、意図的にドープされる。意図的なドープとは、炭素原子及び酸素原子を設計された所定の濃度でドープすることを指す。
また、ドープ領域における炭素原子のドープ濃度は、ドープ領域における酸素原子のドープ濃度より高い。ドープされる酸素原子の濃度が炭素原子の濃度より高いと、窒素サイトに酸素原子が置換してドナー準位を形成する。そのため、２次元電子ガス準位を充分に補償することができず、結果としてリーク電流を十分に抑制することができない。したがって、ドープする炭素原子の濃度を酸素原子の濃度より高くするのが好ましい。例えば、炭素濃度は１×１０１９ｃｍ−３、酸素濃度は５×１０１８ｃｍ−３である。エピタキシャル基板１００のリーク電流特性を検証するために、ＧａＮ層３６上に電極３８及び電極３９を形成した。
図７は、電極３８及び電極３９を形成したエピタキシャル基板１００の平面図である。本例の電極３９は、直径が約１６０μｍの円形電極である。本例の電極３８は、電極３９から半径方向に３０μｍだけ離隔されて、電極３９を取り囲むように設けられる。
図８は、エピタキシャル基板１００のリーク電流特性を測定したグラフである。縦軸は、電極３８及び電極３９間に流れるリーク電流を示し、横軸は、電極３８及び電極３９間に印加した電圧を示す。リーク電流特性は、カーブ・トレーサーにより測定した。曲線４０は、キャリア領域３３に不純物を添加しない場合のリーク電流特性を示す。曲線４２は、キャリア領域３３に不純物を添加した場合のリーク電流特性を示す。曲線４０では、印加電圧が０Ｖから１００Ｖに増加するに従い、リーク電流が急峻に増加し、その後リーク電流は１Ｅ−５Ａ程度となる。また、曲線４０では、６００Ｖ付近から印加電圧の増加に伴いリーク電流が徐々に増加している。これに対して、曲線４２に示されるエピタキシャル基板１００では、印加電圧が０Ｖから約１５００Ｖの範囲においてリーク電流は比較例に比べ４桁も小さい１Ｅ−９Ａ程度で略一定である。
この結果から、ドープする酸素原子よりも炭素原子の濃度を高くし、炭素原子及び酸素原子を同時にドープすることにより、ＡｌＮ層３４直下のＧａＮ層３２のキャリア領域３３に形成される２次元電子ガス的な準位が効果的に補償されることがわかる。したがって、本例によれば、高耐圧で、リーク電流が充分に抑制されたエピタキシャル基板１００を提供することができる。なお、酸素原子のみをドープした場合は、曲線４０と比べ顕著なリーク電流の低下は見られなかった。また、炭素原子のみをドープした場合は、曲線４２と同程度のリーク電流低減効果を得るためには、炭素原子を本例の３倍以上の濃度でドープしなければならず、結晶品質が劣化し転位密度が増加する。
次に、エピタキシャル基板１００の製造方法を説明する。エピタキシャル基板１００の製造方法は、ベース基板３０を用意する段階と、ベース基板３０上にシード層３１をエピタキシャル成長する段階と、シード層３１上にバッファ層３７を形成する段階とを備える。ベース基板３０は、例えば、厚さが５００μｍで直径２インチのサファイア基板である。本例においてエピタキシャル成長は、ＭＯＣＶＤ法により行う。シード層３１をエピタキシャル成長する段階は、ＧａＮをエピタキシャル成長する段階を含む。ＧａＮのエピタキシャル成長は、反応室内に、トリメチルガリウム（ＴＭＧａ）及びアンモニア（ＮＨ３）をそれぞれ１４μｍｏｌ／ｍｉｎ、１２Ｌ／ｍｉｎの流量で導入し、成長温度を５５０℃に設定して、層厚が３０ｎｍとなるように行う。
バッファ層３７を形成する段階は、格子定数の異なる複数の窒化物半導体層を含む複合層を１層以上積層する段階を有する。複合層を積層する段階は、複合層の少なくとも１層の複数の窒化物半導体層のうち格子定数が最も大きい窒化物半導体層のキャリア領域に予め定められた濃度の炭素原子及び予め定められた濃度の酸素原子を同時にドープする段階を含む。複合層は、ＧａＮ層及びＡｌＸＧａ（１−Ｘ）Ｎ（０＜Ｘ≦１）層を含む。本例では、複合層は、ＧａＮ層３２及びＡｌＮ層３４を含んでよい。
複合層を積層する段階は、シード層３１上にＧａＮ層３２をエピタキシャル成長する段階と、ＧａＮ層３２のキャリア領域３３に炭素原子及び酸素原子を同時にドープする段階と、ＧａＮ層３２上にＡｌＮ層３４をエピタキシャル成長する段階とを有する。ＧａＮ層３２のエピタキシャル成長は、ＴＭＧａ及びＮＨ３を、それぞれ５８μｍｏｌ／ｍｉｎ、１２Ｌ／ｍｉｎの流量で導入し、成長温度を１０５０℃。成長圧力を５０Ｔｏｒｒに設定して層厚が１．４μｍになるように行ってよい。ＧａＮ層３２のキャリア領域３３とは、少なくとも２次元電子ガスが形成される領域を含む。具体的には、ＧａＮ層３２のキャリア領域３３は、ＧａＮ層３２の表面から下方に１０ｎｍ以上１００ｎｍ以下の深さの範囲の領域であってよい。
ＧａＮ層３２のキャリア領域３３に炭素原子及び酸素原子を同時にドープする段階は、ＧａＮ層３２のエピタキシャル成長の残りが５０ｎｍに達したときに、例えばプロパンガスのような炭化水素ガスと、例えば酸素ガスを希釈した窒素ガスまたは水素ガスを同時に導入することにより行う。同時にドープする段階において、ドープされる炭素原子の濃度は酸素原子の濃度より高い。例えば、プロパンガスの流量を調節して炭素濃度が１×１０１９ｃｍ−３となるようにする。また、窒素ガス流量を調節して酸素濃度が５×１０１８ｃｍ−３となるようにする。ＡｌＮ層３４のエピタキシャル成長は、トリメチルアルミニウム（ＴＭＡｌ）及びＮＨ３を、それぞれ９５μｍｏｌ／ｍｉｎ、１２Ｌ／ｍｉｎの流量で導入し、層厚が２０ｎｍになるように行う。
バッファ層３７を形成する段階は、ＡｌＮ層３４上にＧａＮ層３６をエピタキシャル成長させる段階をさらに有する。ＧａＮ層３６のエピタキシャル成長は、ＴＭＧａ及びＮＨ３を、それぞれ１９μｍｏｌ／ｍｉｎ、１２Ｌ／ｍｉｎの流量で導入し、成長温度を１０５０℃、成長圧力を２００Ｔｏｒｒに設定して層厚が１μｍになるように行ってよい。尚、エピタキシャル基板１００のリーク電流特性を検証するために、ＧａＮ層３６の上部に２つの電極３８及び電極３９を形成した。電極３８及び電極３９は厚さ２０ｎｍのＴｉと厚さ３００ｎｍのＡｌをこの順にスパッタ蒸着してリフトオフ法により形成したものである。
図８に示すように、この製造方法により製造したエピタキシャル基板１００は、不純物添加のない比較例に比べリーク電流を４桁程度抑制することができた。したがって、炭素及び酸素を同時ドープすることで２次元電子ガス準位は補償され、バッファ層３７内に２次元電子ガス的なキャリアは実質的に存在しない。また、リーク電流の抑制効果は、印加電圧が１５００Ｖになるまで持続した。よって、エピタキシャル基板１００は、１５００Ｖの高耐圧を有する。
図９は、本発明の第２実施形態にかかる窒化物半導体素子２００の断面図である。窒化物半導体素子２００は、ベース基板２１０、介在層２１２、バッファ層２８０、チャネル層２９０、電極２９２および電極２９４を備える。ベース基板２１０は、ベース基板３０と同一である。本例のベース基板２１０は、面方位（１１１）のシリコン基板である。
介在層２１２は、ベース基板２１０上にエピタキシャル成長される。本例の介在層２１２はＳｉＮである。介在層２１２は、ベース基板２１０とその上に形成されるバッファ層２８０との間で化学反応が生じることを防止する。
バッファ層２８０は、ベース基板２１０の上方に形成される。本例のバッファ層２８０は、介在層２１２上に形成される。本例のバッファ層２８０は、ＡｌＮ層２１４、複数の複合層（２２０−１、２２０−２、２２０−３、２２０−４、２２０−５、２２０−６）及びＧａＮ層２８２を有する。ＡｌＮ層２１４は、介在層２１２上に成長される。ＡｌＮ層２１４はバッファ層の最下層として機能する。ＡｌＮ層２１４の層厚は、例えば４０ｎｍである。
本例のバッファ層２８０は、複合層２２０を６層連続して有する。それぞれの複合層２２０は、ＧａＮ層及びＡｌＸＧａ（１−Ｘ）Ｎ（０＜Ｘ≦１）層を含む。本例の複合層２２０は、ＧａＮ層２２２およびＡｌＮ層２２４を、ベース基板２１０側から順に積層して有する。ＧａＮ層２２２およびＡｌＮ層２２４は、ＧａＮ層３２およびＡｌＮ層３４に対応する。
それぞれの複合層２２０におけるＡｌＮ層２２４の層厚は、例えば５０ｎｍである。第１複合層２２０−１におけるＧａＮ層２２２の層厚は、例えば２９０ｎｍである。第２複合層２２０−２におけるＧａＮ層２２２の層厚は、例えば３３０ｎｍである。第３複合層２２０−３におけるＧａＮ層２２２の層厚は、例えば３９０ｎｍである。第４複合層２２０−４におけるＧａＮ層２２２の層厚は、例えば４７０ｎｍである。第５複合層２２０−５におけるＧａＮ層２２２の層厚は、例えば５８０ｎｍである。第６複合層２２０−６におけるＧａＮ層２２２の層厚は、例えば７４０ｎｍである。
少なくとも一つの複合層２２０におけるＧａＮ層２２２には、ドープ領域２６３が形成される。ドープ領域２６３は、ＧａＮ層２２２の上部におけるキャリア領域全体に形成されてよい。ドープ領域２６３は、全てのＧａＮ層２２２に形成されてよく、チャネル層２９０に近い側から所定数のＧａＮ層２２２に形成されてもよい。本例のバッファ層２８０においては、第６複合層２２０−６および第５複合層２２０−５にドープ領域２６３が形成される。ドープ領域２６３は、図６に関連して説明したドープ領域に対応する。
ＧａＮ層２８２は、第６複合層２２０−６のＡｌＮ層２２４上に形成される。ＧａＮ層２８２は、バッファ層２８０の最上層として機能する。チャネル層２９０は、ＧａＮ層２８２上にエピタキシャル成長した形成される。本例のチャネル層２９０は、ｎ型ＧａＮ層を含む。チャネル層２９０は、ＧａＮにドナー原子としてＳｉを添加することにより電子が多数キャリアの電子走行層を構成する。
チャネル層２９０の上方には、少なくとも２つの電極が形成される。本例では、チャネル層２９０上に電極２９２および電極２９４が形成される。電極２９２および電極２９４の一方は、チャネル層２９０にショットキー接続する材料で形成され、他方はオーミック接続する材料で形成される。本例の窒化物半導体素子２００は、ショットキーバリアダイオードとして動作する。なお、チャネル層２９０の上方に形成される複数の電極および絶縁膜等の構造によって、窒化物半導体素子２００は、多様な素子として動作することができる。
次に、窒化物半導体素子２００の製造方法について説明する。窒化物半導体素子２００の製造方法は、ベース基板２１０を用意する段階と、ベース基板２１０上に介在層２１２をエピタキシャル成長させる段階と、ベース基板２１０の上方にバッファ層２８０を形成する段階と、バッファ層２８０上にチャネル層２９０を形成する段階と、チャネル層２９０の上方に少なくとも２つの電極（２９２、２９４）を形成する段階とを備える。ベース基板２１０は、ＣＺ（チョコラルスキー）法で成長された直径４インチ、厚さ１ｍｍのシリコン基板であってよい。シリコン基板のＳｉ結晶の面方位は（１１１）であってよい。ベース基板２１０は、サファイア、または、シリコンカーバイドにより形成されてもよい。尚、本例においてエピタキシャル成長は、ＭＯＣＶＤ法によって行う。
介在層２１２のエピタキシャル成長は、ＮＨ３を３５Ｌ／ｍｉｎの流量で０．３分間導入して、成長温度１０００℃で行ってよい。バッファ層２８０を形成する段階は、介在層２１２上にＡｌＮ層２１４をエピタキシャル成長する段階を有する。ＡｌＮ層２１４のエピタキシャル成長は、ＴＭＡｌ及びＮＨ３を、それぞれ１７５μｍｏｌ／ｍｉｎ、３５Ｌ／ｍｉｎの流量で導入し、成長温度１０００℃で、層厚４０ｎｍになるように行う。
バッファ層２８０を形成する段階は、格子定数の異なる複数の窒化物半導体層を含む複合層２２０を１層以上積層する段階を有する。複合層２２０を積層する段階は、ＧａＮ層２２２及びＡｌＮ層２２４を交互に例えば６周期積層する段階を含む。それぞれの複合層２２０を積層する条件は、エピタキシャル基板１００において複合層を積層する条件と同様である。なお、ＧａＮ層２２２の成長時間を調節することにより、６段の複合層におけるそれぞれのＧａＮ層２２２の層厚が下から上に向かって徐々に厚くなるように制御してもよい。
バッファ層２８０を形成する段階は、複合層の最上面にＧａＮ層２８２をエピタキシャル成長する段階を有する。ＧａＮ層２８２のエピタキシャル成長は、ＴＭＧａ及びＮＨ３をそれぞれ５８μｍｏｌ／ｍｉｎ、１２Ｌ／ｍｉｎの流量で導入し、成長温度１０５０℃、成長圧力５０Ｔｏｒｒで、層厚２００ｎｍとなるように行う。バッファ層２８０の上方にチャネル層２９０を形成する段階は、ＴＭＧａ及びＮＨ３をそれぞれ１９μｍｏｌ／ｍｉｎ、１２Ｌ／ｍｉｎの流量で導入し、同時に、シランガス（ＳｉＨ４）を添加し、成長温度１０５０℃、成長圧力２００Ｔｏｒｒで、層厚５００ｎｍとなるようにｎ型ＧａＮ層をエピタキシャル成長する段階を含む。電子のキャリア濃度が、例えば、２×１０１６ｃｍ−３となるように、シランガスの流量を調整し、ドナー原子としてＳｉをドープする。このキャリア濃度において窒化物半導体素子２００の設計耐圧は７００Ｖとなる。
チャネル層２９０上に少なくとも２つの電極（２９２、２９４）を形成する段階は、チャネル層２９０上にフォトリソグラフィー技術により電極パターンを形成する段階と、スパッタ法により金属を蒸着する段階と、リフトオフ法により電極を形成する段階を有する。アノード電極２９４は、例えば直径約１６０μｍの円形の開口部を有するレジストパターンを窒化物半導体素子２００の表面略中央に形成し、Ｎｉ及びＡｕをこの順にスパッタ蒸着し、レジストをリフトオフして形成してよい。カソード電極２９２は、電極間隔が１０μｍの場合、直径約１８０μｍの円形のレジストパターンを窒化物半導体素子２００の表面中央部に形成し、Ｔｉ及びＡｌをこの順でスパッタ蒸着し、レジストをリフトオフして形成してよい。カソード電極２９２の形成後に、例えば７００℃で３０分の熱処理を行ってもよい。熱処理を行うことで、チャネル層２９０とカソード電極２９２との間で良好なオーミック特性を得ることができる。
以上の製造方法により形成した窒化物半導体素子２００は、バッファ層に不純物を添加しない従来の素子に比べ、リーク電流が低く、かつ、オフ耐圧の高いショットキーバリアダイオードを提供することができる。尚、本例では、バッファ層２８０のうち第５複合層２２０−５及び第６複合層２２０−６に不純物を添加したが、いずれの複合層に不純物を添加してもよい。また、不純物を添加する複合層は２層に限定されず、少なくとも１つの複合層に不純物を添加することで、程度の差はあるが、リーク電流の低減効果が得られる。
図１０は本発明の第３実施形態にかかる窒化物半導体素子３００の断面図である。窒化物半導体素子３００は、ベース基板３１０、介在層３１２、バッファ層３８０、チャネル層２９０、電子供給層３９２、電極３９４、電極３９６および電極３９８を備える。ベース基板３１０および介在層３１２は、ベース基板２１０および介在層２１２と同一である。
バッファ層３８０は、ＡｌＮ層３１４、複数の複合層（３２０−１、３２０−２、３２０−３、３２０−４、３２０−５、３２０−６）およびＧａＮ層３８２を有する。ＡｌＮ層３１４およびＧａＮ層３８２は、ＡｌＮ層２１４およびＧａＮ層３８２と同一である。それぞれの複合層３２０は、ＧａＮ層３２２およびＡｌＮ層３２４を有する。ＧａＮ層３２２およびＡｌＮ層３２４は、ＧａＮ層２２２およびＡｌＮ層２２４と同一である。
バッファ層３８０は、少なくとも一つ複合層３２０が、ＧａＮ層３２２およびＡｌＮ層３２４に加え、ＡｌＧａＮ層３４３を更に有する点で、バッファ層２８０と相違する。バッファ層３８０は、チャネル層３９０側から所定の数の複合層３２０がＡｌＧａＮ層３４３を有する。本例では、第６複合層３２０−６および第５複合層３２０−５が、ＡｌＧａＮ層３４３を有する。ＡｌＧａＮ層３４３は、ＡｌＮ層３２４とＧａＮ層３２２との間に設けられ、Ａｌ組成が連続的、あるいは、段階的に変化するＡｌＸＧａ（１−Ｘ）Ｎ（０＜Ｘ＜１）層であってよい。
それぞれの複合層３２０におけるＡｌＮ層３２４の層厚は、例えば５０ｎｍである。第１複合層３２０−１におけるＧａＮ層３２２の層厚は、例えば２９０ｎｍである。第２複合層３２０−２におけるＧａＮ層３２２の層厚は、例えば３３０ｎｍである。第３複合層３２０−３におけるＧａＮ層３２２およびＡｌＧａＮ層３４３の層厚は、例えば３９０ｎｍおよび５０ｎｍである。第４複合層３２０−４におけるＧａＮ層３２２およびＡｌＧａＮ層３４３の層厚は、例えば４５０ｎｍおよび４０ｎｍである。第５複合層３２０−５におけるＧａＮ層３２２およびＡｌＧａＮ層３４３の層厚は、例えば５６０ｎｍおよび４０ｎｍである。第６複合層３２０−６におけるＧａＮ層３２２およびＡｌＧａＮ層３４３の層厚は、例えば７２０ｎｍおよび４０ｎｍである。
本例においても、少なくとも一つの複合層３２０におけるＧａＮ層３２２には、ドープ領域３６５が形成される。ドープ領域３６５は、ＧａＮ層３２２の上部におけるキャリア領域全体に形成されてよい。本例では、第６複合層３２０−６および第５複合層３２０−５にドープ領域３６５が形成される。ドープ領域３６５は、図６に関連して説明したドープ領域に対応する。
また、すべての複合層３２０がＧａＮ層３２２とＡｌＮ層３２４との間にＡｌＧａＮ層３４３を有してもよい。さらに、各複合層３２０を構成するＧａＮ層３２２の層厚が、ベース基板３１０側からチャネル層３９０に向かって徐々に厚くなってもよい。バッファ層３８０をこのように構成することにより、転位密度を減少させ、基板の反り量を抑制し、エピタキシャル膜をより厚く積層して高耐圧な窒化物半導体素子３００を形成することができる。
電子供給層３９２は、チャネル層３９０上にエピタキシャル成長した層厚３０ｎｍのＡｌＸＧａ（１−Ｘ）Ｎ層であってよい。電子供給層３９２は、アルミニウム組成Ｘ＝０．２２のＡｌ０．２２Ｇａ０．７８Ｎ層であってよい。チャネル層３９０と電子供給層３９２との格子定数差に起因して、ヘテロ界面においてピエゾ電界が生じる。ピエゾ電界によってチャネル層３９０の表面から深さ約２ｎｍの領域に２次元電子ガスが発生する。
チャネル層３９０の上方には、少なくとも２つの電極が形成される。本例では、電子供給層３９２上に、ソース電極３９４、ゲート電極３９６およびドレイン電極３９８が形成される。ソース電極３９４及びドレイン電極３９８は電子供給層３９２とオーミック接合するオーミック電極であってよい。ゲート電極３９６は電子供給層３９２とショットキー接合するショットキー電極であってよい。ゲート電極３９６は、ゲート長が２μｍ、ゲート幅が０．２ｍｍであってよい。また、ソース・ドレイン間距離は１５μｍ、ゲート・ドレイン間距離は１０μｍであってよい。窒化物半導体素子３００は、１０００Ｖ以上の耐圧を有し、リーク電流を効果的に低減することができる電界効果トランジスタとして動作する。なお、窒化物半導体素子３００を製造する場合、ＡｌＧａＮ層３４３直下のＧａＮ層３２２のキャリア領域に酸素原子および炭素原子を同時にドープする。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０、１４、３２、３６、２２２、２８２、３２２、３８２・・・ＧａＮ層、１２、３４、２１４、２２４、３１４、３２４・・・ＡｌＮ層、１７・・・ガリウム原子、１８・・・窒素原子、１９・・・アルミニウム原子、２０・・・ドナー準位、２２・・・アクセプタ準位、３０、２１０、３１０・・・ベース基板、３１・・・シード層、３３・・・キャリア領域、３７、２８０、３８０、４００・・・バッファ層、３８、３９、２９２、２９４、３９４、３９６、３９８・・・電極、４０、４２・・・曲線、１００・・・エピタキシャル基板、２００、３００・・・窒化物半導体素子、２１２、３１２・・・介在層、２２０、３２０・・・複合層、２６３、３６５・・・ドープ領域、２９０、３９０・・・チャネル層、３４３・・・ＡｌＧａＮ層、３９２・・・電子供給層

Claims (15)

  1. ベース基板と、
    前記ベース基板の上方に形成されたバッファ層と、
    前記バッファ層上に形成された活性層と、
    前記活性層の上方に形成された少なくとも２つの電極と、
    を備え、
    前記バッファ層は格子定数の異なる複数の窒化物半導体層を含む複合層を１層以上有し、
    前記複合層の少なくとも１層は、前記複数の窒化物半導体層のうち格子定数が最も大きい窒化物半導体層において、直上の窒化物半導体層との格子定数の差によりキャリアが生じるキャリア領域の少なくとも一部に、炭素原子及び酸素原子がドープされている窒化物半導体素子。
  2. 前記炭素原子及び前記酸素原子がドープされた前記窒化物半導体層は、前記キャリア領域とは異なる領域に、前記炭素原子及び前記酸素原子がドープされない非ドープ領域を有する
    請求項１に記載の窒化物半導体素子。
  3. 前記非ドープ領域は、前記キャリア領域よりも前記ベース基板側に位置する
    請求項２に記載の窒化物半導体素子。
  4. 前記窒化物半導体層における前記炭素原子の濃度は、前記酸素原子の濃度より高い
    請求項１から３のいずれか一項に記載の窒化物半導体素子。
  5. 前記炭素原子及び前記酸素原子がドープされた前記窒化物半導体層には、直上の前記窒化物半導体層との格子定数の差異により生じるキャリアが、実質的に存在しない
    請求項１から４のいずれか一項に記載の窒化物半導体素子。
  6. 前記複合層は、ＧａＮ層、及び、前記ＧａＮ層上に形成されたＡｌＸＧａ（１−Ｘ）Ｎ（０＜Ｘ≦１）層を含み、
    前記ＧａＮ層に前記炭素原子及び前記酸素原子がドープされている
    請求項１から５のいずれか一項に記載の窒化物半導体素子。
  7. 前記複合層は、ＧａＮ層、前記ＧａＮ層上に形成されたＡｌＧａＮ層、及び、前記ＡｌＧａＮ層上に形成されたＡｌＮ層を含み、
    前記ＧａＮ層に前記炭素原子及び前記酸素原子がドープされている
    請求項１から５のいずれか一項に記載の窒化物半導体素子。
  8. 前記ベース基板は、シリコン、サファイア、または、シリコンカーバイドを含む
    請求項１から７のいずれか一項に記載の窒化物半導体素子。
  9. 前記窒化物半導体素子は、ダイオードまたは電界効果トランジスタである
    請求項１から８のいずれか一項に記載の窒化物半導体素子。
  10. 前記炭素原子及び前記酸素原子は、前記窒化物半導体層に同時にドープされた
    請求項１から９のいずれか一項に記載の窒化物半導体素子。
  11. 窒化物半導体素子の製造方法であって、
    ベース基板の上方にバッファ層を形成する段階と、
    前記バッファ層上に活性層を形成する段階と、
    前記活性層の上方に少なくとも２つの電極を形成する段階と、
    を備え、
    前記バッファ層を形成する段階は、
    格子定数の異なる複数の窒化物半導体層を含む複合層を１層以上積層する積層段階と、
    前記複合層の少なくとも１層の前記複数の窒化物半導体層のうち格子定数が最も大きい窒化物半導体層において、直上の窒化物半導体層との格子定数の差によりキャリアが生じるキャリア領域の少なくとも一部に、炭素原子及び酸素原子を同時にドープするドープ段階と
    を有する製造方法。
  12. 前記ドープ段階において、前記窒化物半導体層において前記キャリア領域とは異なる領域に、前記炭素原子及び前記酸素原子がドープされない非ドープ領域が存在するように、前記炭素原子及び前記酸素原子を同時にドープする
    請求項１１に記載の製造方法。
  13. 前記窒化物半導体層にドープする前記炭素原子の濃度は、前記窒化物半導体層にドープする前記酸素原子の濃度より高い
    請求項１１または１２に記載の製造方法。
  14. 前記複合層は、ＧａＮ層、及び、前記ＧａＮ層上に形成されたＡｌＸＧａ（１−Ｘ）Ｎ（０＜Ｘ≦１）層を含み、
    前記ドープ段階において、前記ＧａＮ層に前記炭素原子及び前記酸素原子を同時にドープする
    請求項１１から１３のいずれか一項に記載の製造方法。
  15. 前記複合層は、ＧａＮ層、前記ＧａＮ層上に形成されたＡｌＧａＮ層、及び、前記ＡｌＧａＮ層上に形成されたＡｌＮ層を含み、
    前記ドープ段階において、前記ＧａＮ層に前記炭素原子及び前記酸素原子を同時にドープする
    請求項１１から１４のいずれか一項に記載の製造方法。
JP2011204981A 2011-09-20 2011-09-20 窒化物半導体素子及び製造方法 Active JP5546514B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011204981A JP5546514B2 (ja) 2011-09-20 2011-09-20 窒化物半導体素子及び製造方法
CN2012103343837A CN103022120A (zh) 2011-09-20 2012-09-11 氮化物半导体元件及制造方法
US13/617,156 US8860038B2 (en) 2011-09-20 2012-09-14 Nitride semiconductor device and manufacturing method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011204981A JP5546514B2 (ja) 2011-09-20 2011-09-20 窒化物半導体素子及び製造方法

Publications (2)

Publication Number Publication Date
JP2013069714A true JP2013069714A (ja) 2013-04-18
JP5546514B2 JP5546514B2 (ja) 2014-07-09

Family

ID=47879810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011204981A Active JP5546514B2 (ja) 2011-09-20 2011-09-20 窒化物半導体素子及び製造方法

Country Status (3)

Country Link
US (1) US8860038B2 (ja)
JP (1) JP5546514B2 (ja)
CN (1) CN103022120A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014222716A (ja) * 2013-05-14 2014-11-27 コバレントマテリアル株式会社 窒化物半導体基板
WO2016143381A1 (ja) 2015-03-09 2016-09-15 エア・ウォーター株式会社 化合物半導体基板
JP2016195248A (ja) * 2015-04-01 2016-11-17 環球晶圓股▲ふん▼有限公司 半導体デバイス
JP2018014457A (ja) * 2016-07-22 2018-01-25 株式会社東芝 半導体装置、電源回路、及び、コンピュータ
JP2019208068A (ja) * 2019-08-07 2019-12-05 株式会社東芝 半導体装置、電源回路、及び、コンピュータ

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140022136A (ko) * 2012-08-13 2014-02-24 삼성전자주식회사 반도체 발광소자
JP2015176936A (ja) * 2014-03-13 2015-10-05 株式会社東芝 半導体装置
US9608103B2 (en) * 2014-10-02 2017-03-28 Toshiba Corporation High electron mobility transistor with periodically carbon doped gallium nitride
CN106025026B (zh) * 2016-07-15 2018-06-19 厦门乾照光电股份有限公司 一种用于发光二极管的AlN缓冲层及其制作方法
JP6781095B2 (ja) * 2017-03-31 2020-11-04 エア・ウォーター株式会社 化合物半導体基板
US20200075314A1 (en) * 2018-08-29 2020-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. Doped buffer layer for group iii-v devices on silicon
CN113690351B (zh) * 2021-06-30 2024-05-07 华灿光电（浙江）有限公司 微型发光二极管外延片及其制造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000044400A (ja) * 1998-05-28 2000-02-15 Sumitomo Electric Ind Ltd 窒化ガリウム単結晶基板及びその製造方法
JP2006332367A (ja) * 2005-05-26 2006-12-07 Sumitomo Electric Ind Ltd 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法
JP2008171843A (ja) * 2007-01-05 2008-07-24 Furukawa Electric Co Ltd:The 半導体電子デバイス
JP2008227479A (ja) * 2007-02-16 2008-09-25 Sumitomo Chemical Co Ltd 電界効果トランジスタ用エピタキシャル基板
JP2011018844A (ja) * 2009-07-10 2011-01-27 Sanken Electric Co Ltd 半導体装置
JP2011077386A (ja) * 2009-09-30 2011-04-14 Sumitomo Electric Ind Ltd 高電子移動度トランジスタ、エピタキシャル基板、及び高電子移動度トランジスタを作製する方法
JP2011077400A (ja) * 2009-09-30 2011-04-14 Sumitomo Electric Ind Ltd ヘテロ接合トランジスタ、及びヘテロ接合トランジスタを作製する方法
JP2011082218A (ja) * 2009-10-02 2011-04-21 Sumitomo Electric Ind Ltd 半導体ヘテロ電界効果トランジスタ
JP2013038157A (ja) * 2011-08-05 2013-02-21 Covalent Materials Corp 化合物半導体基板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6639255B2 (en) * 1999-12-08 2003-10-28 Matsushita Electric Industrial Co., Ltd. GaN-based HFET having a surface-leakage reducing cap layer
US6586781B2 (en) * 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
US6849882B2 (en) * 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
TWI230978B (en) * 2003-01-17 2005-04-11 Sanken Electric Co Ltd Semiconductor device and the manufacturing method thereof
JP4525894B2 (ja) 2003-11-21 2010-08-18 サンケン電気株式会社 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
US7135715B2 (en) 2004-01-07 2006-11-14 Cree, Inc. Co-doping for fermi level control in semi-insulating Group III nitrides
US7033912B2 (en) * 2004-01-22 2006-04-25 Cree, Inc. Silicon carbide on diamond substrates and related devices and methods
US20060073621A1 (en) * 2004-10-01 2006-04-06 Palo Alto Research Center Incorporated Group III-nitride based HEMT device with insulating GaN/AlGaN buffer layer
US7326971B2 (en) * 2005-06-08 2008-02-05 Cree, Inc. Gallium nitride based high-electron mobility devices
JP2007088426A (ja) 2005-08-25 2007-04-05 Furukawa Electric Co Ltd:The 半導体電子デバイス
JP5117283B2 (ja) 2008-05-29 2013-01-16 古河電気工業株式会社 半導体電子デバイス
US20100219452A1 (en) * 2009-02-27 2010-09-02 Brierley Steven K GaN HIGH ELECTRON MOBILITY TRANSISTOR (HEMT) STRUCTURES
JP2010239034A (ja) 2009-03-31 2010-10-21 Furukawa Electric Co Ltd:The 半導体装置の製造方法および半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000044400A (ja) * 1998-05-28 2000-02-15 Sumitomo Electric Ind Ltd 窒化ガリウム単結晶基板及びその製造方法
JP2006332367A (ja) * 2005-05-26 2006-12-07 Sumitomo Electric Ind Ltd 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法
JP2008171843A (ja) * 2007-01-05 2008-07-24 Furukawa Electric Co Ltd:The 半導体電子デバイス
JP2008227479A (ja) * 2007-02-16 2008-09-25 Sumitomo Chemical Co Ltd 電界効果トランジスタ用エピタキシャル基板
JP2011018844A (ja) * 2009-07-10 2011-01-27 Sanken Electric Co Ltd 半導体装置
JP2011077386A (ja) * 2009-09-30 2011-04-14 Sumitomo Electric Ind Ltd 高電子移動度トランジスタ、エピタキシャル基板、及び高電子移動度トランジスタを作製する方法
JP2011077400A (ja) * 2009-09-30 2011-04-14 Sumitomo Electric Ind Ltd ヘテロ接合トランジスタ、及びヘテロ接合トランジスタを作製する方法
JP2011082218A (ja) * 2009-10-02 2011-04-21 Sumitomo Electric Ind Ltd 半導体ヘテロ電界効果トランジスタ
JP2013038157A (ja) * 2011-08-05 2013-02-21 Covalent Materials Corp 化合物半導体基板

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014222716A (ja) * 2013-05-14 2014-11-27 コバレントマテリアル株式会社 窒化物半導体基板
US9117743B2 (en) 2013-05-14 2015-08-25 Covalent Materials Corportion Nitride semiconductor substrate
WO2016143381A1 (ja) 2015-03-09 2016-09-15 エア・ウォーター株式会社 化合物半導体基板
KR20170122267A (ko) 2015-03-09 2017-11-03 에어 워터 가부시키가이샤 화합물 반도체 기판
US10186421B2 (en) 2015-03-09 2019-01-22 Air Water Inc. Composite semiconductor substrate
JP2016195248A (ja) * 2015-04-01 2016-11-17 環球晶圓股▲ふん▼有限公司 半導体デバイス
JP2018014457A (ja) * 2016-07-22 2018-01-25 株式会社東芝 半導体装置、電源回路、及び、コンピュータ
US10388742B2 (en) 2016-07-22 2019-08-20 Kabushiki Kaisha Toshiba Semiconductor device, power circuit, and computer
US11101355B2 (en) 2016-07-22 2021-08-24 Kabushiki Kaisha Toshiba Semiconductor device, power circuit, and computer
JP2019208068A (ja) * 2019-08-07 2019-12-05 株式会社東芝 半導体装置、電源回路、及び、コンピュータ

Also Published As

Publication number Publication date
CN103022120A (zh) 2013-04-03
US8860038B2 (en) 2014-10-14
JP5546514B2 (ja) 2014-07-09
US20130069076A1 (en) 2013-03-21

Similar Documents

Publication Publication Date Title
JP5546514B2 (ja) 窒化物半導体素子及び製造方法
JP5671127B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法
JP4525894B2 (ja) 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
JP5787417B2 (ja) 窒化物半導体基板
US20130307023A1 (en) Semiconductor device and method for manufacturing semiconductor device
CN103066103B (zh) 硅衬底上的iii族氮化物的衬底击穿电压改进方法
JP5495069B2 (ja) 半導体素子及びその製造方法
JP5580009B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法
US8853735B2 (en) Epitaxial substrate for semiconductor device and semiconductor device
JPWO2004066393A1 (ja) 半導体装置及びその製造方法
JP2011166067A (ja) 窒化物半導体装置
JP5702058B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法
WO2013168371A1 (ja) エピタキシャル基板、半導体装置及び半導体装置の製造方法
JP2013074045A (ja) 半導体装置
JP2018117064A (ja) 窒化物半導体デバイス及び窒化物半導体デバイスの製造方法
US10332975B2 (en) Epitaxial substrate for semiconductor device and method for manufacturing same
JP5436819B2 (ja) 高周波用半導体素子、高周波用半導体素子形成用のエピタキシャル基板、および高周波用半導体素子形成用エピタキシャル基板の作製方法
JP6089122B2 (ja) 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置
JP2007088252A5 (ja)
KR20150000753A (ko) 질화물 반도체 소자 및 그 제조 방법
JP2012060110A (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
WO2022014592A1 (ja) 化合物半導体基板および化合物半導体基板の製造方法
JP5711320B2 (ja) 窒化物半導体素子及びその製造方法
JP2012151234A (ja) 電界効果型トランジスタ
JP2009231302A (ja) 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20130124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140212

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20140218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140408

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20140423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140430

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140513

R151 Written notification of patent or utility model registration

Ref document number: 5546514

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350