Nothing Special   »   [go: up one dir, main page]

JP2013062397A - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP2013062397A
JP2013062397A JP2011200305A JP2011200305A JP2013062397A JP 2013062397 A JP2013062397 A JP 2013062397A JP 2011200305 A JP2011200305 A JP 2011200305A JP 2011200305 A JP2011200305 A JP 2011200305A JP 2013062397 A JP2013062397 A JP 2013062397A
Authority
JP
Japan
Prior art keywords
layer
silicon carbide
semiconductor device
type
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011200305A
Other languages
English (en)
Inventor
Toru Hiyoshi
透 日吉
Takeyoshi Masuda
健良 増田
Keiji Wada
圭司 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2011200305A priority Critical patent/JP2013062397A/ja
Priority to CN201280037160.2A priority patent/CN103718299A/zh
Priority to KR1020137034950A priority patent/KR20140060266A/ko
Priority to PCT/JP2012/070681 priority patent/WO2013038862A1/ja
Priority to US13/613,785 priority patent/US20130065384A1/en
Publication of JP2013062397A publication Critical patent/JP2013062397A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】特性の安定した高品質の半導体装置を得ることができる、半導体装置の製造方法を提供する。
【解決手段】炭化珪素層上に堆積法によってマスク層１７が形成される。マスク層１７がパターニングされる。パターニングされたマスク層１７をマスクとして用いたエッチングによって炭化珪素層を部分的に除去することで、側壁２０を有するゲート溝６が形成される。ゲート溝６の側壁２０上にゲート絶縁膜が形成される。ゲート絶縁膜上にゲート電極が形成される。炭化珪素層は六方晶および立方晶のいずれかの結晶型を有し、ゲート溝の側壁は、炭化珪素層の結晶型が六方晶の場合には実質的に{０−３３−８}面および{０１−１−４}面のいずれか一方を含み、炭化珪素層の結晶型が立方晶の場合には実質的に{１００}面を含む。
【選択図】図７

Description

この発明は、炭化半導体装置の製造方法に関し、より特定的には、炭化珪素層を有する炭化珪素半導体装置の製造方法に関する。
従来、半導体装置の材料として炭化珪素（ＳｉＣ）を用いることが提案されている。たとえば、炭化珪素を用いてトレンチゲート型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を形成することが提案されている（特開２００８−２３５５４６号公報（特許文献１）参照）。
この公報では、トレンチゲート型のＭＯＳＦＥＴにおけるゲート絶縁膜の耐圧を向上させるため、ゲート電極およびゲート絶縁膜が内部に配置されるゲート溝の側壁をテーパ状にすることが提案されている。具体的には、開口パターンを有するエッチングマスクを用いて炭化珪素からなる半導体層を異方性エッチングにより部分的に除去した後、等方性エッチングを行うことで、半導体層に形成されるゲート溝の側壁をテーパ状にしている。
特開２００８−２３５５４６号公報
ここで、たとえば結晶型が六方晶の炭化珪素については、面方位が{０−３３−８}となっている面などの、いわゆる半極性面をＭＯＳＦＥＴなどの半導体装置のチャネルとして利用すると大きなチャネル移動度を実現できることが従来報告されている。しかし、上述のような半極性面を、トレンチゲート型のＭＯＳＦＥＴのチャネルとして形成する（つまりゲート溝の側壁を半極性面により構成する）ことは、上述した特許文献１には開示されていない。この公報に開示されているように、溝の側壁を等方性エッチングにより単にテーパ状に加工するのみでは、形成された側壁が正確に上記半極性面とはならない。この場合、形成された半導体装置の特性（たとえばチャネル移動度）が十分向上しないという問題があった。
また上記公報においては、ゲート溝を形成するためのエッチングマスクの具体的な形成方法が開示されていない。本発明者らは、この形成方法が不適切であると、ゲート溝の内面に窪みが生じることで耐圧が低下し得ることを見出した。
本発明は、上記のような課題を解決するために成されたものであり、この発明の目的は、特性の安定した高品質の半導体装置を得ることができる、半導体装置の製造方法を提供することである。
本発明の炭化珪素半導体装置の製造方法は、次の工程を有する。主表面を有する炭化珪素層が準備される。主表面上に堆積法によってマスク層が形成される。マスク層がパターニングされる。パターニングされたマスク層をマスクとして用いたエッチングによって炭化珪素層を部分的に除去することで、側壁を有するゲート溝が形成される。ゲート溝の側壁上にゲート絶縁膜が形成される。ゲート絶縁膜上にゲート電極が形成される。炭化珪素層は六方晶および立方晶のいずれかの結晶型を有し、ゲート溝の側壁は、炭化珪素層の結晶型が六方晶の場合には実質的に{０−３３−８}面および{０１−１−４}面のいずれか一方を含み、炭化珪素層の結晶型が立方晶の場合には実質的に{１００}面を含む。
ここで、側壁が実質的に{０−３３−８}面および{０１−１−４}面のいずれか一方を含む、とは、側壁を構成する結晶面が{０−３３−８}面および{０１−１−４}面のいずれか一方となっている場合、および側壁を構成する結晶面について、＜１−１００＞方向における｛０−３３−８｝面または{０１−１−４}面に対するオフ角が−３°以上３°以下の面となっていることを意味する。なお、「＜１−１００＞方向における{０−３３−８}面または{０１−１−４}面に対するオフ角」とは、＜１−１００＞方向および＜０００１＞方向の張る平面への上記側壁の法線の正射影と、{０−３３−８}面または{０１−１−４}面の法線とのなす角度であり、その符号は、上記正射影が＜１−１００＞方向に対して平行に近づく場合が正であり、上記正射影が＜０００１＞方向に対して平行に近づく場合が負である。また、側壁が実質的に{１００}面を含む、とは、側壁を構成する結晶面が{１００}面となっている場合、および側壁を構成する結晶面が{１００}面から任意の結晶方位において−３°以上３°以下のオフ角を有する結晶面となっている場合を意味する。
この製造方法によれば、ゲート溝の側壁が実質的に上記{０−３３−８}面、{０１−１−４}面および{１００}面のいずれか、すなわち安定的な半極性面となっている。このような側壁をチャネルとして利用することで、高品質の半導体装置を製造することができる。
さらに、この製造方法によればマスク層が堆積法によって形成されるので、マスク層が熱酸化法によって形成される場合に比して、ゲート溝の内面に窪みが生じることを防止することができる。これにより、この窪みにおいて生じる電界集中に起因した耐圧の低下を避けることができる。
好ましくは上記マスク層を形成する工程は、酸化珪素、窒化珪素、酸化アルミニウム、窒化アルミニウム、および窒化ガリウムから選ばれる１種以上の材料を堆積させることによって行われる。これらの材料は高温での耐食性に優れるため、これらの材料から作られたマスク層は、高温下で腐食性雰囲気を用いるエッチング用のマスク層に適している。
好ましくはゲート溝を形成する工程は、熱エッチングを行う工程を含む。これにより、上述した面方位を有する側壁を自己形成的に形成することができる。また側壁に加工変質層が形成されることを防止することができる。
好ましくは熱エッチングを行う工程は、炭化珪素層に酸素および塩素を含有する反応ガスを接触させながら炭化珪素層を加熱することによって行われる。本発明者らは、炭化珪素層（炭化珪素の単結晶層）に対して、酸素及び塩素を含有する反応ガスを接触させながら、当該炭化珪素層を加熱することで、炭化珪素においてエッチング速度の最も遅い結晶面が自己形成されるという知見を得た。そして、反応ガスの組成（たとえば酸素と塩素との割合）や加熱温度を調節することで、上述した{０−３３−８}面、{０１−１−４}面または{１００}面を自己形成できることを見出した。
好ましくはゲート溝を形成する工程は、熱エッチングを行う前に、スパッタリング作用を有するエッチングを行う工程を含む。より好ましくはスパッタリング作用を有するエッチングは、反応性イオンエッチングである。これにより、マスク層の開口パターン中に残渣が発生していた場合であっても、この残渣は、スパッタリング作用を有するエッチングにおいて炭化珪素層の一部とともに除去される。このため、その後の熱エッチングの際には当該残渣は既に除去されている。よって上記残渣に起因した熱エッチングのばらつきを抑えることができる。
本発明によれば、特性の安定した高品質の半導体装置を得ることができる
本発明による半導体装置の実施の形態１を示す断面模式図である。 図１に示した半導体装置の製造方法を説明するための断面模式図である。 図１に示した半導体装置の製造方法を説明するための断面模式図である。 図１に示した半導体装置の製造方法を説明するための断面模式図である。 図１に示した半導体装置の製造方法を説明するための断面模式図である。 図１に示した半導体装置の製造方法を説明するための断面模式図である。 図１に示した半導体装置の製造方法を説明するための断面模式図である。 図１に示した半導体装置の製造方法を説明するための断面模式図である。 図１に示した半導体装置の製造方法を説明するための断面模式図である。 図１に示した半導体装置の製造方法を説明するための断面模式図である。 図１に示した半導体装置の製造方法を説明するための断面模式図である。 比較例の半導体装置の製造方法を説明するための断面模式図である。 図１２のＸＩＩＩ領域の拡大図である。 比較例の半導体装置の製造方法を説明するための断面模式図である。 比較例の半導体装置を説明するための断面模式図である。 図１に示した半導体装置の製造方法の変形例を説明するための断面模式図である。 図１に示した半導体装置の製造方法の変形例を説明するための断面模式図である。 図１に示した半導体装置の変形例を示す断面模式図である。 本発明による半導体の実施の形態２を示す断面模式図である。 図１９に示した半導体装置の製造方法を説明するための断面模式図である。 図１９に示した半導体装置の製造方法を説明するための断面模式図である。 図１９に示した半導体装置の製造方法を説明するための断面模式図である。 図１９に示した半導体装置の製造方法を説明するための断面模式図である。 図１９に示した半導体装置の製造方法を説明するための断面模式図である。 図１９に示した半導体装置の製造方法を説明するための断面模式図である。 図１９に示した半導体装置の製造方法を説明するための断面模式図である。 図１９に示した半導体装置の製造方法を説明するための断面模式図である。 図１９に示した半導体装置の変形例を示す断面模式図である。 炭化珪素層の側壁の部分拡大断面模式図である。 試料１についての実験の結果を示す走査型電子顕微鏡写真である。 試料２についての実験の結果を示す走査型電子顕微鏡写真である。
以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。また、本明細書中における結晶学的説明においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
（実施の形態１）
図１を参照して、本発明による半導体装置は、傾斜した側壁を有するゲート溝を利用した縦型のデバイスである縦型ＭＯＳＦＥＴである。この半導体装置は、ｎ型の導電型を有する基板１と、基板１の主表面（図中、上面）上にエピタキシャルに形成された炭化珪素層とを有する。基板１は結晶型が六方晶の炭化珪素あるいは結晶型が立方晶の炭化珪素からなる。これに対応して、基板１上にエピタキシャルに形成される炭化珪素層も、結晶型が六方晶の炭化珪素あるいは結晶型が立方晶の炭化珪素からなる。炭化珪素層は、導電型がｎ型であるエピタキシャル層である耐圧保持層２と、導電型がｐ型であるｐ型ボディ層３と、導電型がｎ型であるｎ型ソースコンタクト層４と、導電型がｐ型であるコンタクト領域５とを有する。また半導体装置は、ゲート絶縁膜８と、ゲート電極９と、層間絶縁膜１０と、ソース電極１２と、ソース配線電極１３と、ドレイン電極１４と、裏面保護電極１５とを有する。
耐圧保持層２は、基板１の一方の主表面上に形成されている。耐圧保持層２上にはｐ型ボディ層３が形成されている。ｐ型ボディ層３上には、ｎ型ソースコンタクト層４が形成されている。このｎ型ソースコンタクト層４に取り囲まれるように、ｐ型のコンタクト領域５が形成されている。ｎ型ソースコンタクト層４、ｐ型ボディ層３および耐圧保持層２を部分的に除去することによりゲート溝６が形成されている。ゲート溝６の側壁は基板１の主表面（図中、上面）に対して傾斜している。言い換えると、ゲート溝６の側壁は炭化珪素層の主表面（図中、上面）に対して傾斜している。炭化珪素層の、傾斜した側壁により囲まれた凸部（ｎ型ソースコンタクト層４およびコンタクト領域５の上部）の平面形状は、基板１の結晶型が六方晶である場合にはたとえば六角形になっていてもよい。また、基板１の結晶型が立方晶である場合、上記凸部の平面形状はたとえば四角形状となっていてもよい。
ゲート溝６の側壁および底壁上にはゲート絶縁膜８が形成されている。このゲート絶縁膜８はｎ型ソースコンタクト層４の上部表面上にまで延在している。このゲート絶縁膜８上であって、ゲート溝６の内部を充填するようにゲート電極９が形成されている。ゲート電極９の上部表面は、ゲート絶縁膜８においてｎ型ソースコンタクト層４の上部表面上に位置する部分の上面とほぼ同じ高さになっている。
ゲート絶縁膜８のうちｎ型ソースコンタクト層４の上部表面上に延在する部分と、ゲート電極９とを覆うように、層間絶縁膜１０が形成されている。層間絶縁膜１０とゲート絶縁膜８の一部とを除去することにより、ｎ型ソースコンタクト層４の一部とｐ型のコンタクト領域５とを露出するように開口部１１が形成されている。この開口部１１の内部を充填するとともに、ｐ型のコンタクト領域５およびｎ型ソースコンタクト層４の一部と接触するようにソース電極１２が形成されている。ソース電極１２の上部表面と接触するとともに、層間絶縁膜１０の上部表面上に延在するようにソース配線電極１３が形成されている。また、基板１において耐圧保持層２が形成された主表面とは反対側の裏面上には、ドレイン電極１４が形成されている。このドレイン電極１４はオーミック電極である。このドレイン電極１４において、基板１と対向する面とは反対側の面上に裏面保護電極１５が形成されている。
図１に示した半導体装置においては、ゲート溝６の側壁が傾斜するとともに、当該側壁は、ｐ型ボディ層３などを構成する炭化珪素の結晶型が六方晶の場合には実質的に{０−３３−８}面および{０１−１−４}面のいずれか一方となっている。また、ｐ型ボディ層３などを構成する炭化珪素の結晶型が立方晶の場合には、当該ゲート溝６の傾斜した側壁は実質的に{１００}面となっている。図１から分かるように、これらのいわゆる半極性面となっている側壁を半導体装置の能動領域であるチャネル領域として利用することができる。そして、これらの側壁は安定な結晶面であるため、当該側壁をチャネル領域に利用した場合、他の結晶面（たとえば（０００１）面）をチャネル領域に利用した場合より、リーク電流を十分低減できるとともに、高い耐圧を得ることができる。
次に、図１に示した半導体装置の動作について簡単に説明する。図１を参照して、ゲート電極９にしきい値以下の電圧を与えた状態、すなわちオフ状態では、ｐ型ボディ層３と導電型がｎ型である耐圧保持層２との間が逆バイアスとなり、非導通状態となる。一方、ゲート電極９に正の電圧を印加すると、ｐ型ボディ層３においてゲート絶縁膜８と接触する領域の近傍であるチャネル領域において、反転層が形成される。その結果、ｎ型ソースコンタクト層４と耐圧保持層２とが電気的に接続された状態となる。この結果、ソース電極１２とドレイン電極１４との間に電流が流れる。
次に、図２〜図１１を参照して、図１に示した本発明による半導体装置の製造方法を説明する。
まず、図２を参照して、炭化珪素からなる基板１の主表面上に、導電型がｎ型である炭化珪素のエピタキシャル層を形成する。当該エピタキシャル層は耐圧保持層２となる部分を含む。耐圧保持層２を形成するためのエピタキシャル成長は、たとえば原料ガスとしてシラン（ＳｉＨ4）とプロパン（Ｃ3Ｈ8）との混合ガスを用い、キャリアガスとしてたとえば水素ガス（Ｈ2）を用いたＣＶＤ法により実施することができる。また、このとき導電型がｎ型の不純物としてたとえば窒素（Ｎ）やリン（Ｐ）を導入することが好ましい。この耐圧保持層２のｎ型不純物の濃度は、たとえば５×１０15ｃｍ-3以上５×１０16ｃｍ-3以下とすることができる。
次に、耐圧保持層２の上部表面層にイオン注入を行なうことにより、ｐ型ボディ層３およびｎ型ソースコンタクト層４を形成する。ｐ型ボディ層３を形成するためのイオン注入においては、たとえばアルミニウム（Ａｌ）などの導電型がｐ型の不純物をイオン注入する。このとき、注入するイオンの加速エネルギーを調整することによりｐ型ボディ層３が形成される領域の深さを調整することができる。
次に導電型がｎ型の不純物を、ｐ型ボディ層３が形成された耐圧保持層２へイオン注入することにより、ｎ型ソースコンタクト層４を形成する。ｎ型の不純物としてはたとえばリンなどを用いることができる。このようにして、図３に示す構造を得る。
次に、図４に示すように、ｎ型ソースコンタクト層４上に、すなわち炭化珪素層の主表面（図中、上面）上に、マスク層１７が堆積法によって形成される。ここで堆積法とは、形成される膜の材料のすべてが外部から供給されることを特徴とする方法である。よって堆積法は、熱酸化法、すなわち、膜が形成されることになる領域に既に存在していた元素を材料の一部として利用する方法を含まない。堆積法としては、たとえば、ＣＶＤ（Chemical Vapor Deposition）法、スパッタ法、または抵抗加熱型蒸着法を用いることができる。好ましくは、マスク層１７を形成する工程は、酸化珪素、窒化珪素、酸化アルミニウム、窒化アルミニウム、および窒化ガリウムから選ばれる１種以上の材料を堆積させることによって行われる。
次に、図５に示すように、マスク層１７がパターニングされる。マスク層１７のパターニングは、たとえばフォトリソグラフィ法によって行われ得る。なお、マスク層１７の開口パターンの幅は、たとえば０．１μｍ以上２μｍ以下である。
次に、パターニングされたマスク層１７をマスクとして用いたエッチングによって炭化珪素層を部分的に除去することで、側壁を有するゲート溝６（図１）が形成される。具体的には、以下の工程が行われる。
まず、図６に示すように、マスク層１７をマスクとして用いて、ｎ型ソースコンタクト層４、ｐ型ボディ層３および耐圧保持層２の一部を、スパッタリング作用（物理的エッチング作用）を有するエッチングにより除去する。このようなエッチング方法としては、たとえば、イオンミリングまたは、反応性イオンエッチング（ＲＩＥ）、特に誘導結合プラズマ（ＩＣＰ）ＲＩＥを用いることができる。具体的には、たとえば反応ガスとしてＳＦ6またはＳＦ6とＯ2との混合ガスを用いたＩＣＰ−ＲＩＥを用いることができる。このようなエッチングにより、図１のゲート溝６が形成されるべき領域に、ゲート溝６の形成に先立って、その側壁が基板１の主表面に対してほぼ垂直な縦溝１６が形成される。
次に、図７に示すように、熱エッチングが行われる。具体的には、炭化珪素層に反応ガスを接触させながら炭化珪素層を加熱する処理が行われる。これにより耐圧保持層２、ｐ型ボディ層３およびｎ型ソースコンタクト層４において所定の結晶面が表出させられる。言い換えると、図６に示した縦溝１６の側壁に対して熱エッチングを行なうことにより、図７に示すように基板１の主表面に対して傾斜した側壁２０を有するゲート溝６を形成することができる。
所定の結晶面を形成するために好ましくは反応性ガスとして酸素ガスと塩素ガスとの混合ガスが用いられる。混合ガスの供給において、塩素の流量に対する酸素の流量の比率は、好ましくは０．１以上以上２．０以下とされ、より好ましくは０．２５以上とされる。なお反応ガスは、上述した塩素ガスと酸素ガスとに加えてキャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素（Ｎ2）ガス、アルゴンガス、ヘリウムガスなどを用いることができる。
また熱エッチングにおける熱処理温度は、好ましくは７００℃以上１２００℃以下とされる。熱処理温度を７００℃以上とすることで、ＳｉＣのエッチング速度７０μｍ／ｈｒ程度を確保し得る。下限温度は、より好ましくは８００℃以上とされ、さらに好ましくは９００℃以上とされる。上限温度は、より好ましくは１１００℃以下とされ、さらに好ましくは１０００℃以下とされる。また、この場合にマスク層１７の材料として酸化珪素、窒化珪素、酸化アルミニウム、窒化アルミニウム、または窒化ガリウムを用いると、マスク層１７の材料に対するＳｉＣのエッチング選択比を極めて大きくすることができるので、ＳｉＣのエッチング中のマスク層１７の消耗を抑制することができる。
なお、この側壁２０に表出する結晶面はたとえば{０−３３−８}面となっている。つまり、上述した条件のエッチングにおいては、エッチング速度の最も遅い結晶面である{０−３３−８}面がゲート溝６の側壁２０として自己形成される。この結果、図７に示すような構造を得る。なお、側壁２０を構成する結晶面は{０１−１−４}面となっていてもよい。また、耐圧保持層２などを構成する炭化珪素の結晶型が立方晶である場合には、側壁２０を構成する結晶面は{１００}面であってもよい。好ましくは、{０−３３−８}面としては（０−３３−８）面が用いられ、また{０１−１−４}面としては（０１−１−４）面が用いられる。
なお、縦溝１６の側壁に加工変質層が存在していた場合、上記熱エッチング工程の時間を十分長くすることにより当該加工変質層は除去され得る。変質層の除去をより確実にするためには、縦溝１６の側壁に対する熱エッチングを０．１μｍ以上の深さに渡って行うことが好ましい。
次に、マスク層１７をエッチングなど任意の方法により除去する。以上によりゲート溝６が形成される。
その後、ゲート溝６の内部からｎ型ソースコンタクト層４の上部表面上にまで延在するように、所定のパターンを有するレジスト膜（図示せず）を、フォトリソグラフィ法を用いて形成する。レジスト膜としては、ゲート溝６の底部およびｎ型ソースコンタクト層４の上部表面の一部に開口パターンが形成されているものを用いる。そして、このレジスト膜をマスクとして用いて、導電型がｐ型の不純物をイオン注入することにより、ゲート溝６の底部に電界緩和領域７を形成し、ｎ型ソースコンタクト層４の一部領域に導電型がｐ型のコンタクト領域５を形成する。その後レジスト膜を除去する。この結果、図８に示すような構造を得る。
そして、上述したイオン注入により注入された不純物を活性化するための活性化アニール工程を実施する。この活性化アニール工程においては、炭化珪素からなるエピタキシャル層の表面に特にキャップ層を形成することなくアニール処理を実施する。ここで、発明者らは、上述した{０−３３−８}面については、キャップ層などの保護膜を表面に形成することなく活性化アニール処理を行なっても表面性状が劣化することがなく、十分な表面平滑性を維持できることを見出した。このため、従来必要と考えられていた活性化アニール処理前の保護膜（キャップ層）の形成工程を省略して、直接活性化アニール工程を実施している。なお、上述したキャップ層を形成したうえで活性化アニール工程を実施してもよい。また、たとえばｎ型ソースコンタクト層４およびｐ型のコンタクト領域５の上部表面上のみにキャップ層を設けた構成として、活性化アニール処理を実施してもよい。
次に、図９に示すように、ゲート溝６の内部からｎ型ソースコンタクト層４およびｐ型のコンタクト領域５の上部表面上にまで延在するようにゲート絶縁膜８を形成する。これにともなって、ゲート溝６の側壁上にゲート絶縁膜が形成される。ゲート絶縁膜８としては、たとえば炭化珪素からなるエピタキシャル層を熱酸化することにより得られる酸化膜（酸化ケイ素膜）を用いることができる。
次に、図１０に示すように、ゲート溝６の内部を充填するように、ゲート絶縁膜８上にゲート電極９が形成される。ゲート電極９の形成方法としては、たとえば以下のような方法を用いることができる。まず、ゲート絶縁膜８上において、ゲート溝６の内部およびｐ型のコンタクト領域５上の領域にまで延在するゲート電極となるべき導電体膜を、スパッタリング法などを用いて形成する。導電体膜の材料としては導電性を有する材料であれば金属など任意の材料を用いることができる。その後、エッチバックあるいはＣＭＰ（Chemical Mechanical Polishing）法など任意の方法を用いて、ゲート溝６の内部以外の領域に形成された導電体膜の部分を除去する。この結果、ゲート溝６の内部を充填するような導電体膜が残存し、当該導電体膜によりゲート電極９が構成される。
次に、ゲート電極９の上部表面、およびｐ型のコンタクト領域５上において露出しているゲート絶縁膜８の上部表面上を覆うように層間絶縁膜１０（図１１参照）を形成する。層間絶縁膜としては、絶縁性を有する材料であれば任意の材料を用いることができる。そして、層間絶縁膜１０上に、パターンを有するレジスト膜を、フォトリソグラフィ法を用いて形成する。当該レジスト膜（図示せず）にはｐ型のコンタクト領域５上に位置する領域に開口パターンが形成されている。
そして、このレジスト膜をマスクとして用いて、エッチングにより層間絶縁膜１０およびゲート絶縁膜８を部分的にエッチングにより除去する。この結果、層間絶縁膜１０およびゲート絶縁膜８には開口部１１（図１１参照）が形成される。この開口部１１の底部においては、ｐ型のコンタクト領域５およびｎ型ソースコンタクト層４の一部が露出した状態となる。その後、当該開口部１１の内部を充填するとともに、上述したレジスト膜の上部表面上を覆うようにソース電極１２（図１１参照）となるべき導電体膜を形成する。その後、薬液などを用いてレジスト膜を除去することにより、レジスト膜上に形成されていた導電体膜の部分を同時に除去する（リストオフ）。この結果、開口部１１の内部に充填された導電体膜によりソース電極１２を形成できる。このソース電極１２はｐ型のコンタクト領域５およびｎ型ソースコンタクト層４とオーミック接触したオーミック電極である。
また、基板１の裏面側（耐圧保持層２が形成された主表面と反対側の表面側）に、ドレイン電極１４（図１１参照）を形成する。ドレイン電極１４としては、基板１とオーミック接触が可能な材料であれば任意の材料を用いることができる。このようにして、図１１に示す構造を得る。
その後、ソース電極１２の上部表面に接触するとともに、層間絶縁膜１０の上部表面上に延在するソース配線電極１３（図１参照）、およびドレイン電極１４の表面に形成された裏面保護電極１５（図１参照）をそれぞれスパッタリング法などの任意の方法を用いて形成する。この結果、図１に示す半導体装置を得ることができる。
次に比較例の製造方法について説明する。本比較例においては、堆積法によるマスク層１７（図４）が形成される代わりに、熱酸化法によってマスク層１７Ｚ（図１２）が形成される。炭化珪素層には貫通転位などの結晶欠陥ＤＦが存在することがあり、この場合、結晶欠陥ＤＦの箇所において熱酸化の進行が速くなる。この結果、マスク層１７Ｚに、炭化珪素層を侵食する突起Ｐ１（図１３）が形成される。突起Ｐ１およびその周辺がマスク層１７Ｚのパターニングによってマスク層１７Ｚの開口部とされると、突起Ｐ１に対応して炭化珪素層にくぼみＰ２（図１４）が形成される。このくぼみＰ２は、エッチングを経ても残存し、その結果、半導体装置の、ゲート絶縁膜８に被覆されたゲート電極９に突起Ｐ３が形成される。この突起Ｐ３の箇所には、半導体装置の使用中に電界集中が生じやすく、この結果、半導体装置の耐圧が低下してしまう。
これに対して本実施の形態によれば、マスク層１７（図４）が堆積法によって形成されるので、上記比較例と異なり、マスク層１７が形成される際にマスク層１７が炭化珪素層を侵食することがない。よって比較例において生じ得る耐圧の低下を避けることができる。
次に、図１６および図１７を参照して、図１に示した本発明による半導体装置の製造方法の変形例を説明する。
この変形例では、まず図２〜図６に示した工程を実施する。その後、図６に示したマスク層１７を除去する。次に、縦溝１６の内部からｎ型ソースコンタクト層４の上部表面上にまで延在するように珪素からなるＳｉ被膜２１（図１６参照）を形成する。この状態で、熱処理を行なうことにより、縦溝１６の内周面およびｎ型ソースコンタクト層４の上部表面のＳｉ被膜２１と接触した領域において炭化珪素の再構成が起きる。このようにして、図１６に示すように、溝の側壁が所定の結晶面（{０−３３−８}面）となるように炭化珪素の再構成層２２が形成される。この結果、図１６に示すような構造を得る。
この後、残存しているＳｉ被膜２１を除去する。Ｓｉ被膜２１の除去方法としては、たとえばＨＮＯ3とＨＦ等の混合液（ガス）を用いたエッチングを用いることができる。その後、さらに上述した再構成層２２をエッチングにより除去する。再構成層２２を除去するためのエッチングとしては、ＩＣＰ−ＲＩＥを用いることができる。この結果、図１７に示すように傾斜した側壁を有するゲート溝６を形成できる。
この後、先に説明した図８〜図１１に示した工程を実施することにより、図１に示した半導体装置を得ることができる。
次に、図１８を参照して、図１に示した半導体装置の変形例を説明する。図１８に示した半導体装置は、基本的には図１に示した半導体装置と同様の構成を備えるが、ゲート溝６の形状が図１に示した半導体装置とは異なっている。具体的には、図１８に示した半導体装置では、ゲート溝６の断面形状がＶ字状となっている。また、異なる観点から言えば、図１８に示した半導体装置のゲート溝６は、基板１の主表面に対して傾斜し互いに対向する側壁が、その下部で直接接続された状態になっている。ゲート溝６の底部（対向する側壁の下部が互いに接続された部分）には、電界緩和領域７が形成されている。このような構成の半導体装置によっても、図１に示した半導体装置と同様の効果を得ることができる。さらに、図１８に示した半導体装置では、ゲート溝６において図１に示したような平坦な底面が形成されていないため、図１８に示したゲート溝６の幅は図１に示したゲート溝６の幅より狭くなっている。この結果、図１８に示した半導体装置では、図１に示した半導体装置よりサイズを小さくすることが可能であり、半導体装置の微細化および高集積化に有利である。
（実施の形態２）
図１９を参照して、本発明による半導体装置の実施の形態２を説明する。
図１９を参照して、本発明による半導体装置は、傾斜した側壁を有するゲート溝を利用した縦型のデバイスであるＩＧＢＴである。図１９に示した半導体装置は、ｐ型の導電型を有する基板３１と、基板３１の主表面（図中、上面）上にエピタキシャルに形成された炭化珪素層とを有する。基板３１は、結晶型が六方晶の炭化珪素あるいは結晶型が立方晶の炭化珪素からなる。これに対応して、基板３１上にエピタキシャルに形成される炭化珪素層も、結晶型が六方晶の炭化珪素あるいは結晶型が立方晶の炭化珪素からなる。炭化珪素層は、導電型がｐ型であるバッファ層としてのｐ型エピタキシャル層３６と、導電型がｎ型である耐圧保持層としてのｎ型エピタキシャル層３２と、導電型がｐ型であるウェル領域に対応するｐ型半導体層３３と、導電型がｎ型であるｎ型エミッタコンタクト層３４と、導電型がｐ型であるコンタクト領域３５とを有する。また半導体装置は、ゲート絶縁膜８と、ゲート電極９と、層間絶縁膜１０と、エミッタ電極４２と、エミッタ配線電極４３と、コレクタ電極４４と、裏面保護電極１５とを有する。
ｐ型エピタキシャル層３６は、基板３１の一方の主表面上に形成されている。ｐ型エピタキシャル層３６上にはｎ型エピタキシャル層３２が形成されている。ｎ型エピタキシャル層３２上にはｐ型半導体層３３が形成されている。ｐ型半導体層３３上には、ｎ型エミッタコンタクト層３４が形成されている。このｎ型エミッタコンタクト層３４に取り囲まれるように、ｐ型のコンタクト領域３５が形成されている。ｎ型エミッタコンタクト層３４、ｐ型半導体層３３およびｎ型エピタキシャル層３２を部分的に除去することによりゲート溝６が形成されている。ゲート溝６の側壁は基板３１の主表面に対して傾斜している。言い換えると、ゲート溝６の側壁は炭化珪素層の主表面（図中、上面）に対して傾斜している。傾斜した側壁により囲まれた凸部（上部表面上にエミッタ電極４２が形成された凸形状部）の平面形状は、基板３１の結晶型が六方晶である場合にはたとえば六角形になっていてもよい。また、基板３１の結晶型が立方晶である場合、上記凸部の平面形状はたとえば四角形状となっていてもよい。
ゲート溝６の側壁および底壁上にはゲート絶縁膜８が形成されている。このゲート絶縁膜８はｎ型エミッタコンタクト層３４の上部表面上にまで延在している。このゲート絶縁膜８上であって、ゲート溝６の内部を充填するようにゲート電極９が形成されている。ゲート電極９の上部表面は、ゲート絶縁膜８においてｎ型エミッタコンタクト層３４の上部表面上に位置する部分の上面とほぼ同じ高さになっている。
ゲート絶縁膜８のうちｎ型エミッタコンタクト層３４の上部表面上に延在する部分とゲート電極９とを覆うように層間絶縁膜１０が形成されている。層間絶縁膜１０とゲート絶縁膜８の一部とを除去することにより、ｎ型エミッタコンタクト層３４の一部とｐ型のコンタクト領域３５とを露出するように開口部１１が形成されている。この開口部１１の内部を充填するとともに、ｐ型のコンタクト領域３５およびｎ型エミッタコンタクト層３４の一部と接触するようにエミッタ電極４２が形成されている。エミッタ電極４２の上部表面と接触するとともに、層間絶縁膜１０の上部表面上に延在するようにエミッタ配線電極４３が形成されている。
また、基板１においてｎ型エピタキシャル層３２が形成された主表面とは反対側の裏面上には、図１に示した半導体装置と同様に、コレクタ電極４４および裏面保護電極１５が形成されている。
図１９に示した半導体装置においても、図１に示した半導体装置と同様に、ゲート溝６の側壁が傾斜するとともに、当該側壁は、ｐ型半導体層３３などを構成する炭化珪素の結晶型が六方晶の場合には実質的に{０−３３−８}面および{０１−１−４}面のいずれか一方となっている。また、ｐ型半導体層３３などを構成する炭化珪素の結晶型が立方晶の場合には、当該ゲート溝６の傾斜した側壁は実質的に{１００}面となっている。この場合も、図１に示した半導体装置と同様の効果を得ることができる。
次に、図１９に示した半導体装置の動作を簡単に説明する。
ゲート電極９に負の電圧を印加し、当該負の電圧が閾値を超えると、ゲート電極９側方のゲート絶縁膜８に接するｐ型半導体層３３のゲート溝６に対向する端部領域（チャネル領域）に反転層が形成され、ｎ型エミッタコンタクト層３４と耐圧保持層であるｎ型エピタキシャル層３２とが電気的に接続される。これにより、ｎ型エミッタコンタクト層３４から耐圧保持層であるｎ型エピタキシャル層３２に電子が注入され、これに対応して基板３１からバッファ層であるｐ型エピタキシャル層３６を介して正孔がｎ型エピタキシャル層３２に供給される。その結果、ｎ型エピタキシャル層３２に伝導度変調が生じることで、エミッタ電極４２-コレクタ電極４４間の抵抗が顕著に低下する。すなわちＩＧＢＴがオン状態となる。
一方、ゲート電極９に印加される上記負の電圧が閾値以下の場合、上記チャネル領域に反転層が形成されないため、ｎ型エピタキシャル層３２とｐ型半導体層３３との間が、逆バイアスの状態に維持される。その結果、ＩＧＢＴがオフ状態となり、電流は流れない。
図２０〜図２７を参照して、本発明による半導体装置の実施の形態２の製造方法を説明する。
まず、図２０を参照して、炭化珪素からなる基板３１の主表面上に、導電型がｐ型であって炭化珪素からなるｐ型エピタキシャル層３６を形成する。そして、ｐ型エピタキシャル層３６上に導電型がｎ型である炭化珪素のｎ型エピタキシャル層３２を形成する。当該ｎ型エピタキシャル層３２は耐圧保持層となる。ｐ型エピタキシャル層３６およびｎ型エピタキシャル層３２を形成するためのエピタキシャル成長は、たとえば原料ガスとしてシラン（ＳｉＨ4）とプロパン（Ｃ3Ｈ8）との混合ガスを用い、キャリアガスとしてたとえば水素ガス（Ｈ2）を用いたＣＶＤ法により実施することができる。また、このとき、導電型がｐ型の不純物としては、たとえばアルミニウム（Ａｌ）などを導入し、導電型がｎ型の不純物としてたとえば窒素（Ｎ）やリン（Ｐ）を導入することが好ましい。
次に、ｎ型エピタキシャル層３２の上部表面層にイオン注入を行なうことにより、ｐ型半導体層３３およびｎ型エミッタコンタクト層３４を形成する。ｐ型半導体層３３を形成するためのイオン注入においては、たとえばアルミニウム（Ａｌ）などの導電型がｐ型の不純物をイオン注入する。このとき、注入するイオンの加速エネルギーを調整することによりｐ型半導体層３３が形成される領域の深さを調整することができる。
次に導電型がｎ型の不純物を、ｐ型半導体層３３が形成されたｎ型エピタキシャル層３２へイオン注入することにより、ｎ型エミッタコンタクト層３４を形成する。ｎ型の不純物としてはたとえばリンなどを用いることができる。このようにして、図２１に示す構造を得る。
次に、図２２に示すように、ｎ型エミッタコンタクト層３４の上部表面上にマスク層１７を形成する。マスク層１７として、たとえばシリコン酸化膜などの絶縁膜を用いることができる。マスク層１７の形成方法としては、図６において説明したマスク層１７の製造方法と同様の方法を用いることができる。この結果、図６に示した縦溝１６が形成されるべき領域に開口パターンを有するマスク層１７が形成される。
そして、このマスク層１７をマスクとして用いて、ｎ型エミッタコンタクト層３４、ｐ型半導体層３３およびｎ型エピタキシャル層３２の一部をエッチングにより除去する。エッチングの方法などは、図６に示した工程と同様の方法を用いることができる。このようにして、図２２に示す構造を得る。
次に、ｎ型エピタキシャル層３２、ｐ型半導体層３３およびｎ型エミッタコンタクト層３４において所定の結晶面を表出させる熱エッチング工程を実施する。この熱エッチング工程の条件は、図７を参照して説明した熱エッチング工程の条件と同様の条件を用いることができる。この結果、図２３に示すように基板３１の主表面に対して傾斜した側壁２０を有するゲート溝６を形成することができる。なお、側壁２０に表出する結晶面の面方位はたとえば{０−３３−８}となっている。このようにして、図２３に示すような構造を得る。
次に、マスク層１７をエッチングなど任意の方法により除去する。その後、図８に示した工程と同様に、ゲート溝６の内部からｎ型エミッタコンタクト層３４の上部表面上にまで延在するように、所定のパターンを有するレジスト膜（図示せず）を、フォトリソグラフィ法を用いて形成する。レジスト膜としては、ゲート溝６の底部およびｎ型エミッタコンタクト層３４の上部表面の一部に開口パターンが形成されているものを用いる。そして、このレジスト膜をマスクとして用いて、導電型がｐ型の不純物をイオン注入することにより、ゲート溝６の底部に電界緩和領域７を形成し、ｎ型エミッタコンタクト層３４の一部領域に導電型がｐ型のコンタクト領域３５を形成する。その後レジスト膜を除去する。この結果、図２４に示すような構造を得る。
そして、上述したイオン注入により注入された不純物を活性化するための活性化アニール工程を実施する。この活性化アニール工程においては、すでに説明した本発明の実施の形態１の場合と同様に、炭化珪素からなるエピタキシャル層の表面（具体的にはゲート溝６の側壁２０上）に特にキャップ層を形成することなくアニール処理を実施する。なお、上述したキャップ層を形成したうえで活性化アニール工程を実施してもよい。また、たとえばｎ型エミッタコンタクト層３４およびｐ型のコンタクト領域３５の上部表面上のみにキャップ層を設けた構成として、活性化アニール処理を実施してもよい。
次に、図２５に示すように、ゲート溝６の内部からｎ型エミッタコンタクト層３４およびｐ型のコンタクト領域５の上部表面上にまで延在するようにゲート絶縁膜８を形成する。ゲート絶縁膜８の材質や形成方法は、図９におけるゲート絶縁膜８の材質や形成方法と同様である。このようにして、図２５に示す構造を得る。
次に、図２６に示すように、ゲート溝６の内部を充填するように、ゲート絶縁膜８上にゲート電極９を形成する。ゲート電極９の形成方法としては、図１０に示したゲート電極９の形成方法と同様の形成方法を用いることができる。このようにして、図２６に示す構造を得る。
次に、ゲート電極９の上部表面、およびｐ型のコンタクト領域３５上において露出しているゲート絶縁膜８の上部表面上を覆うように層間絶縁膜１０（図２７参照）を形成する。層間絶縁膜１０としては、絶縁性を有する材料であれば任意の材料を用いることができる。そして、図１１に示した工程と同様に、層間絶縁膜１０およびゲート絶縁膜８には開口部１１（図２７参照）が形成される。当該開口部１１の形成方法は、図１１における開口部の形成方法と同様である。この開口部１１の底部においては、ｐ型のコンタクト領域３５およびｎ型エミッタコンタクト層３４の一部が露出した状態となる。
その後、図１１において説明した方法と同様の方法を用いて、開口部１１の内部に充填された導電体膜によりエミッタ電極４２を形成する。このエミッタ電極４２はｐ型のコンタクト領域３５およびｎ型エミッタコンタクト層３４とオーミック接触したオーミック電極である。
また、基板３１の裏面側（ｎ型エピタキシャル層３２が形成された主表面と反対側の表面側）に、コレクタ電極４４（図２７参照）を形成する。コレクタ電極４４としては、基板１とオーミック接触が可能な材料であれば任意の材料を用いることができる。このようにして、図２７に示す構造を得る。
その後、エミッタ電極４２の上部表面に接触するとともに、層間絶縁膜１０の上部表面上に延在するエミッタ配線電極４３（図１９参照）、およびコレクタ電極４４の表面に形成された裏面保護電極１５（図１９参照）をそれぞれスパッタリング法などの任意の方法を用いて形成する。この結果、図１９に示す半導体装置を得ることができる。
次に、図２８を参照して、図１９に示した半導体装置の変形例を説明する。図２８に示した半導体装置は、基本的には図１９に示した半導体装置と同様の構成を備えるが、ゲート溝６の形状が図１９に示した半導体装置とは異なっている。具体的には、図２８に示した半導体装置では、ゲート溝６の断面形状が図１８に示した半導体装置と同様に、Ｖ字状となっている。ゲート溝６の底部（対向する側壁の下部が互いに接続された部分）には、電界緩和領域７が形成されている。このような構成の半導体装置によっても、図１９に示した半導体装置と同様の効果を得ることができる。さらに、図２８に示した半導体装置では、ゲート溝６において図１９に示したような平坦な底面が形成されていないため、図２８に示したゲート溝６の幅は図１９に示したゲート溝６の幅より狭くなっている。この結果、図２８に示した半導体装置では、図１９に示した半導体装置よりサイズを小さくすることが可能であり、半導体装置の微細化および高集積化に有利である。
なお、上記実施の形態１または２において、マスク層の開口パターンの形状は、線状（たとえばストライプ状）、あるいは曲線状など任意の形状とすることができる。たとえば、マスク層の形状として平面形状が正六角形の複数の島状パターンが、開口パターンを介して整列配置されている（たとえば三角格子を形成するように配置される）ようにしてもよい。さらに、島状パターンの平面形状は正六角形以外の任意の形状（たとえば多角形状、円形状、楕円形状など）であってもよい。
またマスク層１７が炭化珪素層の主表面上に残存した状態で熱エッチングを行なってもよい。この場合、熱エッチングを行なうときに、炭化珪素層の主表面であって縦溝１６に隣接する領域をマスク層１７が覆った状態となるので、当該熱エッチングによって炭化珪素層の主表面がダメージを受けることを防止できる。
なお本明細書において、ゲート溝６の側壁２０が上記{０−３３−８}面、{０１−１−４}面および{１００}面のいずれかになっているという場合には、当該ゲート溝６の側壁を構成する結晶面が複数存在し、それらの複数の結晶面に上記{０−３３−８}面、{０１−１−４}面および{１００}面のいずれかが含まれる、という場合を含んでいる。以下、ゲート溝６の側壁が{０−３３−８}面となっている場合を例にして具体的に説明する。
本発明において{０−３３−８}面とは、図２９に示すように、微視的には、たとえばゲート溝６の側壁において、面方位{０−３３−８}を有する面５６ａ（第１の面）と、面５６ａにつながりかつ面５６ａの面方位と異なる面方位を有する面５６ｂ（第２の面）とが交互に設けられることによって構成された、化学的に安定な面も含む。ここで「微視的」とは、原子間隔の２倍程度の寸法を少なくとも考慮する程度に詳細に、ということを意味する。好ましくは面５６ｂは面方位{０−１１−１}を有する。また、図２９における面５６ｂの長さ（幅）は、たとえばＳｉ原子（またはＣ原子）の原子間隔の２倍であってもよい。
また、溝の側壁が{０１−１−４}面となっている場合を例にして説明すれば、本発明において{０１−１−４}面とは、図２９に示すように、微視的には、面方位{０１−１−４}を有する面５６ａ（第１の面）と、面５６ａにつながりかつ面５６ａの面方位と異なる面方位を有する面５６ｂ（第２の面）とが交互に設けられることによって構成された、化学的に安定な面も含む。また、溝の側壁が{１００}面となっている場合を例にして説明すれば、本発明において{１００}面とは、図２９に示すように、微視的には、面方位{１００}を有する面５６ａ（第１の面）と、面５６ａにつながりかつ面５６ａの面方位と異なる面方位を有する面５６ｂ（第２の面）とが交互に設けられることによって構成された、化学的に安定な面も含む。
またゲート溝６の側壁は、六方晶系の炭化珪素における６回対称となる等価な面方位のうちの少なくとも２面を含んでいてもよい。
本発明の効果を確認するため、以下のような実験を行なった。
（試料）
試料１〜３を形成するための炭化珪素からなる基板を３枚準備した。なお、当該基板の主表面は、（０００１）面からのオフ角が８°となっている。そして、当該基板の主表面上に、炭化珪素のエピタキシャル層を形成した。当該エピタキシャル層の厚みは１０μｍとした。
そして、当該エピタキシャル層の表面上に、ＣＶＤ法を用いてシリコン酸化膜からなるマスク層を形成した。マスク層の厚みは０．０５μｍとした。そして、当該マスク層上に、フォトリソグラフィ法を用いてパターンを有するレジスト膜を形成した。レジスト膜のパターンは、平面形状が正六角形の島状パターンが、開口部を介して並んだ構成とした。正六角形の一辺の長さは４．０μｍとした。開口部の幅（隣接する島状パターンの間の距離）は、試料１では４μｍ、試料２、３では２μｍとした。
（実験内容）
実験１：
試料１および試料２について、マスク層をマスクとして用いて島状パターンの間において露出している炭化珪素層を除去するべく、熱エッチングを実施した。具体的には、酸素ガスと塩素ガスとの混合ガスを反応ガスとして用い、熱処理温度を９００℃とした。また、酸素ガスの流量を１．５ｓｌｍ（Standard Liter per minute）、塩素ガスの流量を１．５ｓｌｍとした。また、処理時間は１５分とした。
実験２：
試料３について、マスク層をマスクとして用いて島状パターンの間において露出している炭化珪素を除去し溝を形成するべく、反応性イオンエッチング（ＲＩＥ）を実施した。ＲＩＥのプロセス条件はパワー：８００Ｗ、バイアス：１０Ｗ、ＳＦ6の流量を２０ｓｃｃｍ（Standard Cubic Centimeter per minute）とした。
さらに、上記ＲＩＥの後、熱エッチングを実施した。熱エッチングの条件は、基本的に上述した実験１の条件と同じであるが、処理時間が異なっている。具体的には、試料３に対して行なった熱エッチングの時間は１０分である。
（結果）
実験１の結果：
図３０および図３１を参照して、実験１の結果を説明する。図３０に示すように、試料１についてはマスク層１７の間において炭化珪素層がエッチングにより除去され、ゲート溝が確実に形成されていることがわかる。マスク層１７の間の距離である開口部の幅Ｌが４μｍである試料１では、熱エッチングによりマスク層１７の間にて露出していた炭化珪素層がエッチングにより除去され、傾斜した側壁を有するゲート溝が形成されている。
一方、図３１に示すように、マスク層１７の間の開口部の幅Ｌが２μｍである試料２では、熱エッチングのみでは当該開口部から露出した炭化珪素層を十分に除去することができず、ゲート溝が形成されていない部分が残っていた。
実験２の結果：
実験２において加工された試料３については、図３０に示した試料１と同様に、マスク層１７の間で露出していた炭化珪素層がほぼ除去され、マスク層１７の間にくまなくゲート溝が形成されていた。このように、マスク層１７の開口部の幅が２μｍと比較的狭い条件であっても、ゲート溝を確実に形成することが可能であった。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１，３１ 基板、２ 耐圧保持層、３ ｐ型ボディ層、４ ｎ型ソースコンタクト層、５，３５ コンタクト領域、６ ゲート溝、１６ 縦溝、７ 電界緩和領域、８ ゲート絶縁膜、９ ゲート電極、１０ 層間絶縁膜、１１ 開口部、１２ ソース電極、１３ ソース配線電極、１４ ドレイン電極、１５ 裏面保護電極、１７ マスク層、２０ 側壁、２１ Ｓｉ被膜、２２ ＳｉＣ再構成層、３２ ｎ型エピタキシャル層、３３ ｐ型半導体層、３６ ｐ型エピタキシャル層、４２ エミッタ電極、４３ エミッタ配線電極、４４ コレクタ電極。

Claims (6)

  1. 主表面を有する炭化珪素層を準備する工程と、
    前記主表面上に堆積法によってマスク層を形成する工程と、
    前記マスク層をパターニングする工程と、
    パターニングされた前記マスク層をマスクとして用いたエッチングによって前記炭化珪素層を部分的に除去することで、側壁を有するゲート溝を形成する工程と、
    前記ゲート溝の前記側壁上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程とを備え、
    前記炭化珪素層は六方晶および立方晶のいずれかの結晶型を有し、前記ゲート溝の前記側壁は、前記炭化珪素層の結晶型が六方晶の場合には実質的に{０−３３−８}面および{０１−１−４}面のいずれか一方を含み、前記炭化珪素層の結晶型が立方晶の場合には実質的に{１００}面を含む、炭化珪素半導体装置の製造方法。
  2. 前記マスク層を形成する工程は、酸化珪素、窒化珪素、酸化アルミニウム、窒化アルミニウム、および窒化ガリウムから選ばれる１種以上の材料を堆積させることによって行われる、請求項１に記載の炭化珪素半導体装置の製造方法。
  3. 前記ゲート溝を形成する工程は、熱エッチングを行う工程を含む、請求項１または２に記載の炭化珪素半導体装置の製造方法。
  4. 前記熱エッチングを行う工程は、前記炭化珪素層に酸素および塩素を含有する反応ガスを接触させながら前記炭化珪素層を加熱することによって行われる、請求項３に記載の炭化珪素半導体装置の製造方法。
  5. 前記ゲート溝を形成する工程は、前記熱エッチングを行う前に、スパッタリング作用を有するエッチングを行う工程を含む、請求項３または４に記載の炭化珪素半導体装置の製造方法。
  6. 前記スパッタリング作用を有するエッチングは、反応性イオンエッチングである、請求項５に記載の炭化珪素半導体装置の製造方法。
JP2011200305A 2011-09-14 2011-09-14 炭化珪素半導体装置の製造方法 Withdrawn JP2013062397A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011200305A JP2013062397A (ja) 2011-09-14 2011-09-14 炭化珪素半導体装置の製造方法
CN201280037160.2A CN103718299A (zh) 2011-09-14 2012-08-14 碳化硅半导体器件的制造方法
KR1020137034950A KR20140060266A (ko) 2011-09-14 2012-08-14 탄화규소 반도체 장치의 제조 방법
PCT/JP2012/070681 WO2013038862A1 (ja) 2011-09-14 2012-08-14 炭化珪素半導体装置の製造方法
US13/613,785 US20130065384A1 (en) 2011-09-14 2012-09-13 Method for manufacturing silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011200305A JP2013062397A (ja) 2011-09-14 2011-09-14 炭化珪素半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2013062397A true JP2013062397A (ja) 2013-04-04

Family

ID=47830210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011200305A Withdrawn JP2013062397A (ja) 2011-09-14 2011-09-14 炭化珪素半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20130065384A1 (ja)
JP (1) JP2013062397A (ja)
KR (1) KR20140060266A (ja)
CN (1) CN103718299A (ja)
WO (1) WO2013038862A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014239146A (ja) * 2013-06-07 2014-12-18 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2016127177A (ja) * 2015-01-06 2016-07-11 住友電気工業株式会社 炭化珪素基板、炭化珪素半導体装置および炭化珪素基板の製造方法
JP2016143788A (ja) * 2015-02-03 2016-08-08 住友電気工業株式会社 炭化珪素半導体装置の製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9343579B2 (en) * 2013-05-20 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015060859A (ja) * 2013-09-17 2015-03-30 住友電気工業株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN104599952A (zh) * 2015-01-22 2015-05-06 中国科学院半导体研究所 一种去除碳化硅等离子体刻蚀形成的刻蚀损伤层的方法
JP7384750B2 (ja) * 2020-06-10 2023-11-21 株式会社東芝 半導体装置
CN117063292B (zh) 2021-03-22 2024-06-07 日立能源有限公司 功率半导体器件
US20240258421A1 (en) * 2023-01-31 2024-08-01 Globalfoundries U.S. Inc. Field-effect transistors with a high-temperature hardmask and self-aligned p-shield
CN116854477B (zh) * 2023-07-04 2024-05-24 北京亦盛精密半导体有限公司 一种各向异性电阻率的碳化硅陶瓷及其制备方法、碳化硅薄片类制件
CN117637846B (zh) * 2023-11-08 2024-10-25 深圳平湖实验室 一种碳化硅晶体管、其制作方法及电子设备
CN117712155B (zh) * 2023-12-13 2024-10-01 深圳平湖实验室 一种绝缘栅双极晶体管、其制作方法及电子器件

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19636302C2 (de) * 1995-09-06 1998-08-20 Denso Corp Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung
WO2001018872A1 (fr) * 1999-09-07 2001-03-15 Sixon Inc. TRANCHE DE SiC, DISPOSITIF A SEMI-CONDUCTEUR DE SiC, ET PROCEDE DE PRODUCTION D'UNE TRANCHE DE SiC
JP4843854B2 (ja) * 2001-03-05 2011-12-21 住友電気工業株式会社 Ｍｏｓデバイス
US20030012925A1 (en) * 2001-07-16 2003-01-16 Motorola, Inc. Process for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate for materials used to form the same and including an etch stop layer used for back side processing
JP5017768B2 (ja) * 2004-05-31 2012-09-05 富士電機株式会社 炭化珪素半導体素子
JP2006303469A (ja) * 2005-03-25 2006-11-02 Shindengen Electric Mfg Co Ltd ＳｉＣ半導体装置
US20060214268A1 (en) * 2005-03-25 2006-09-28 Shindengen Electric Manufacturing Co., Ltd. SiC semiconductor device
JP5017823B2 (ja) * 2005-09-12 2012-09-05 富士電機株式会社 半導体素子の製造方法
US8664664B2 (en) * 2006-01-10 2014-03-04 Cree, Inc. Silicon carbide dimpled substrate
JP4450241B2 (ja) 2007-03-20 2010-04-14 株式会社デンソー 炭化珪素半導体装置の製造方法
JP5589263B2 (ja) * 2008-05-29 2014-09-17 富士電機株式会社 炭化珪素半導体基板のトレンチ形成方法
JP2011044513A (ja) * 2009-08-20 2011-03-03 National Institute Of Advanced Industrial Science & Technology 炭化珪素半導体装置
JP5707770B2 (ja) * 2010-08-03 2015-04-30 住友電気工業株式会社 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014239146A (ja) * 2013-06-07 2014-12-18 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2016127177A (ja) * 2015-01-06 2016-07-11 住友電気工業株式会社 炭化珪素基板、炭化珪素半導体装置および炭化珪素基板の製造方法
JP2016143788A (ja) * 2015-02-03 2016-08-08 住友電気工業株式会社 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
US20130065384A1 (en) 2013-03-14
CN103718299A (zh) 2014-04-09
KR20140060266A (ko) 2014-05-19
WO2013038862A1 (ja) 2013-03-21

Similar Documents

Publication Publication Date Title
JP5741584B2 (ja) 半導体装置の製造方法
WO2013038862A1 (ja) 炭化珪素半導体装置の製造方法
JP5699878B2 (ja) 炭化珪素半導体装置およびその製造方法
WO2012017796A9 (ja) 半導体装置およびその製造方法
US8999854B2 (en) Method for manufacturing silicon carbide semiconductor device
WO2013105349A1 (ja) 炭化珪素半導体装置の製造方法
US9000447B2 (en) Silicon carbide semiconductor device
US10192967B2 (en) Silicon carbide semiconductor with trench gate
JP2012038771A (ja) 半導体装置およびその製造方法
US8927368B2 (en) Method for manufacturing silicon carbide semiconductor device
JP5870672B2 (ja) 半導体装置
WO2014002589A1 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
WO2014027520A1 (ja) 炭化珪素半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140325

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20140523