Nothing Special   »   [go: up one dir, main page]

JP2012209590A - 電子部品搭載多層配線基板及びその製造方法 - Google Patents

電子部品搭載多層配線基板及びその製造方法 Download PDF

Info

Publication number
JP2012209590A
JP2012209590A JP2012158823A JP2012158823A JP2012209590A JP 2012209590 A JP2012209590 A JP 2012209590A JP 2012158823 A JP2012158823 A JP 2012158823A JP 2012158823 A JP2012158823 A JP 2012158823A JP 2012209590 A JP2012209590 A JP 2012209590A
Authority
JP
Japan
Prior art keywords
electronic component
opening
core material
layer
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012158823A
Other languages
English (en)
Other versions
JP5539453B2 (ja
Inventor
Kiyohiro Machida
洋弘 町田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2012158823A priority Critical patent/JP5539453B2/ja
Publication of JP2012209590A publication Critical patent/JP2012209590A/ja
Application granted granted Critical
Publication of JP5539453B2 publication Critical patent/JP5539453B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】電子部品と配線基板本体との間をワイヤボンディングで電気的に接続した電子部品搭載多層配線基板においても、電子部品の内蔵を可能とし且つ基板の薄肉化を達成する。
【解決手段】電子部品(34)と、電子部品を収容する第1の開口部(16、26)を有するコア材層(10)と、該コア材層の一方の面に積層され且つ前記第1の開口部より大きい第2の開口部(20)を有する樹脂層(18)と、前記コア材層の他方の面に積層され且つ前記電子部品を支持する支持層(30)と、前記第1の開口部の周囲で且つ第2の開口部の内側の前記コア材層の前記一方の面上に配置された複数の接続用導体部(14b)と、前記電子部品と該接続用導体部との間を電気的に接続するボンディングワイヤ(38)と、前記電子部品及び前記ボンディングワイヤを封止するべく前記第1及び第2の開口部内に充填された封止樹脂(40)と、により構成されることを特徴とする。
【選択図】図7

Description

本発明は電子部品を搭載した多層配線基板およびその製造方法、特に電子部品の複数の電極端子と基板本体の複数の接続用導体部との間をワイヤボンディングで接続した電子部品搭載多層配線基板およびその製造方法に関する。
従来、半導体素子等の電子部品を内蔵した配線基板としては、次のような特許文献1〜3に示すようなものが知られている。しかしながら、従来の電子部品内蔵配線基板では、ワイヤボンディングにより配線パターンと接続される電子部品を、好適に内蔵させる構成は示されていなかった。
本発明に関連する先行技術として、上述の特許文献1〜3がある。特許文献1(特開平11−126978号公報)には、半導体素子、コンデンサ、抵抗素子などの電気素子を搭載し、小型化と、電気素子の実装密度を高めるとともに、配線回路層の高密度化が可能な多層配線基板が開示されている。この特許文献1によると、熱硬化性樹脂を含む複数の絶縁層を積層してなる絶縁基板と、絶縁基板の表面および内部に形成された複数の配線回路層と、金属粉末の充填によって形成され、半導体層間を接続するためのバイヤホール導体を具備すると共に、絶縁基板内部に空隙部が形成され、空隙部内に電気素子を実装収納してなる配線コア基板の表面に、ビルドアップ法に基づき、感光性樹脂を含有する絶縁層と、薄膜形成法により形成された配線回路層とを順次積層してなる多層配線基板を形成する。
特許文献2(特開2001−313474号公報)では、配線基板本体に樹脂を介して電子部品を内蔵する配線基板において、樹脂や配線基板が割れたり破損せず、電子部品と内部の配線層との導通が確実に且つ安定して取り得る配線基板が開示されている。この特許文献2では、配線基板本体とその表面および裏面上に配線層を介して積層された絶縁層とを貫通する貫通孔を設け、これらの貫通孔内に内蔵され且つ樹脂を介して固着される電子部品を形成する場合において、配線基板本体、樹脂、および電子部品の熱膨張率(a1,a2,a3)をa3<a1≦a2となるようにしている。
特許文献3(特開2005−45013号公報)では、キャビティ構造をとりながら、さらなる高密度実装、高速動作および高周波動作が可能な回路モジュールが開示されている。この特許文献3では、キャビティ内に電子部品を実装し、電子部品とキャビティとの空隙を熱硬化性樹脂で充填し、表面を平滑化したセラミック多層基板と、一方の面の絶縁性接着層に開口部が設けられこの開口部に導電性樹脂が充填された樹脂配線基板と、からなり、樹脂基板とセラミック多層基板とを絶縁性接着層により接着し、かつセラミック多層基板上の上面側配線層と導電性樹脂としを電気的に接続させた構造を有する。
特開平11−126978号公報 特開2001−313474号公報 特開2005−45013号公報
上述のように、電子部品と配線基板本体との間をワイヤボンディングで電気的に接続した従来の配線基板では、ワイヤボンディングによってワイヤ回線が電子部品と基板との間でループ形状となるため、このループを収容するための封止部等に厚さが必要となり、モジュール基板を構成する場合の薄型化に支障をきたすこととなっていた。また、形成された樹脂封止材層は表面の平滑性が低く、表面実装部品のような電子部品を包封材層上へ搭載することは不可能であった。
また、上記特許文献1〜3においては、いずれも電子部品を搭載した多層配線基板において、多層基板の薄肉化、各種材料の熱膨張率の差による変形の防止等に工夫がなされているが、電子部品を配線基板に搭載し、電子部品と基板の接続用導体部との間をワイヤボンディングで電気的に接続した多層配線基板において、十分に薄肉化を達成するものは開示されていない。
そこで、本発明の課題は、電子部品と配線基板本体との間をワイヤボンディングで電気的に接続した多層配線基板においても、電子部品を好適に配線基板内に内蔵可能であり、且つ配線基板の薄肉化を達成しようとするものである。
上記の課題を達成するために、本発明によれば、電子部品と、該電子部品が収容された第1の開口部を有するコア材層と、該コア材層の一方の面に積層され且つ前記第1の開口部より大きい第2の開口部を有する樹脂層と、前記第1の開口部の周囲で且つ第2の開口部の内側の前記コア材層の前記一方の面上に配置された複数の接続用導体部と、前記電子部品と該接続用導体部との間を電気的に接続するボンディングワイヤと、前記電子部品及び前記ボンディングワイヤを封止するべく前記第1及び第2の開口部内に充填された封止樹脂と、該封止樹脂上に形成された配線パターンと、により構成される電子部品搭載多層配線基板が提供される。
このように本発明の電子部品搭載多層配線基板によると、集積回路等の電子部品をコア材層の第1の開口部に収容すると共に、樹脂層の第2の開口部を利用して電子部品と接続用導体部との間をワイヤボンディングにより電気的に接続しているので、コア材層の上面に直接電子部品を搭載してワイヤボンディング接続する場合に比べて、電子部品を搭載した多層配線基板の厚さを著しく薄くすることができ、薄型モジュール基板を構成することが可能となる。
前記コア材層の他方の面に、前記第1の開口部と同じ大きさで且つ該第1の開口部と整合する第3の開口部を有する第2の樹脂層が積層配置され、前記電子部品は、第1及び第3の開口部にて形成される開口部内に収容されていることを特徴とする。この場合、電子部品は、コア材層の第1の開口部と第2の樹脂層の第3の開口部にて形成される開口部内に収容されるので、コア材層の厚さが一定であっても電子部品の厚さに応じて第2の樹脂層の厚さを調整することにより、電子部品を第1の開口部と第3の開口部よりなる開口部の深さの範囲内に収納することができる。
前記ボンディングワイヤは前記電子部品と該接続用導体部との間でループ状に形成され、該ループの最上端は、前記第2の開口部に内部に位置することを特徴とする。このように、ボンディングワイヤのループの最上端が第2の開口部に内部に位置することにより、これらの開口部に樹脂を充填した際に、電子部品及びボンディングワイヤを樹脂により完全に封止することができる。
また、本発明によると、電子部品と、該電子部品を収容する第1の開口部を有するコア材層と、該コア材層の一方の面に積層され且つ前記第1の開口部より大きい第2の開口部を有する樹脂層と、前記コア材層の他方の面に積層され且つ前記電子部品を支持する支持層と、前記第1の開口部の周囲で且つ第2の開口部の内側の前記コア材層の前記一方の面上に配置された複数の接続用導体部と、前記電子部品と該接続用導体部との間を電気的に接続するボンディングワイヤと、前記電子部品及び前記ボンディングワイヤを封止するべく前記第1及び第2の開口部内に充填された封止樹脂と、により構成される電子部品搭載多層配線基板が提供される。
また、前記電子部品は接着フィルムを介して前記支持層に接合されていることを特徴とする。また、前記電子部品を支持する支持層は銅箔からなることを特徴とする。
電子部品は、積み重ねられた2つの半導体チップからなり、上側の半導体チップはその上面に形成された電極端子と前記接続用導体部との間がボンディングワイヤにより電気的に接続され、下側の半導体チップはその下側に形成された接続端子により、前記支持層に形成された接続用パッドとの間で接続されていることを特徴とする。このように電子部品が積み重ねられた2つの半導体チップからなる場合であっても、電子部品が第1の開口部内に確実に収容され、第1の樹脂層の第2の開口部を利用して上側の半導体チップと接続用導体部との間をワイヤボンディングにより電気的に接続され、且つ下側の半導体チップは支持層に形成された接続用パッドとの間で接続されるので、電子部品を搭載した多層配線基板の厚さを薄くすることが可能となる。
また本発明によると、配線を形成すると共に第1の開口部を形成した板状のコア材を準備する工程と、該コア材の一方の面に前記第1の開口部より大きい第2の開口部を有する樹脂層を積層し、前記第1の開口部の周囲で且つ該第2の開口部の内側の前記コア材の前記一方の面上に、前記配線の一部として形成された複数の接続用導体部を露出させる工程と、前記コア材の他方の面に支持層を接着する工程と、前記第1の開口部の内部で該支持層の面上に電子部品を搭載する工程と、該電子部品と前記複数の接続用導体部との間をボンディングワイヤにより電気的に接続する工程と、前記電子部品及び前記ボンディングワイヤを封止するべく前記第1及び第2の開口部の内部に樹脂を充填する工程と、を含む電子部品搭載多層配線基板の製造方法が提供される。
このように本発明の電子部品搭載多層配線基板の製造方法によると、集積回路等の電子部品をコア材層の第1の開口部に収容すると共に、樹脂層の第2の開口部を利用して電子部品と接続用導体部との間をワイヤボンディングにより電気的に接続しているので、コア材層の上面に直接電子部品を搭載してワイヤボンディング接続する場合に比べて、著しく厚さを薄くした電子部品搭載多層配線基板を製造することができる。
該コア材の一方の面に前記樹脂層を積層する際、該コア材の他方の面に、前記第1の開口部と同じ大きさの第3の開口部を有する第2の樹脂層を、該第3の開口部が前記第1の開口部と整合するように積層し、前記電子部品を前記支持層上に搭載する際、前記第1及び第3の開口部にて形成される開口部内に収容することを特徴とする。この場合、電子部品は、コア材層の第1の開口部と第2の樹脂層の第3の開口部にて形成される開口部内に収容されるので、コア材層の厚さが一定であっても電子部品の厚さに応じて第2の樹脂層の厚さを調整することにより、電子部品を第1の開口部と第3の開口部よりなる開口部の深さの範囲内に収納することができ、厚さを薄くした電子部品搭載多層配線基板を製造することができる。
該電子部品と前記複数の接続用導体部との間をボンディングワイヤにより電気的に接続する工程において、該ボンディングワイヤのループの最上端が前記第2の開口部の上面より下方に位置するように、接続することを特徴とする。このように、ボンディングワイヤのループの最上端が第2の開口部に内部に位置することにより、これらの開口部に樹脂を充填した際に、電子部品及びボンディングワイヤを樹脂により完全に封止することができる。
前記第1の開口部の内部で該支持層の面上に電子部品を搭載する工程において、前記電子部品を接着フィルムを介して前記支持層に接合することを特徴とする。また、前記電子部品を支持する支持層として銅箔を用いることを特徴とする。
前記電子部品を銅箔からなる支持層上に搭載し、前記第1及び第2の開口部の内部に樹脂を充填した後、該銅箔をエッチングにより除去し、該銅箔を除去した後、両面に絶縁樹脂層を形成することを特徴とする。この場合において、前記銅箔をエッチングにより除去するにあたって、電子部品を搭載した該銅箔の部分のみ該銅箔を残し、且つ両面に絶縁樹脂層を形成するにあたって、残された前記銅箔が部分的に露出されて放熱部を形成するように、前記絶縁樹脂層に開口部を形成することを特徴とする。
前記電子部品として、積み重ねられた2つの半導体チップを用い、上側の半導体チップはその上面に形成された電極端子と前記接続用導体部との間をボンディングワイヤにより電気的に接続し、下側の半導体チップはその下面に形成された接続端子を前記銅箔に接合し、その後、該銅箔をパターニングすることにより前記下側の半導体チップの接続端子に接続される配線パターンを形成することを特徴とする。
本発明によると、電子部品を搭載した多層配線基板の厚さを著しく薄くすることができる。
第一実施形態におけるパターンを形成したコア材を示す。 コア材に枠抜き加工した状態を示す。 コア材の上面及び下面に樹脂層を形成した状態を示す。 接続パッド上にニッケル・金めっきを施した状態を示す。 基板に銅箔を接合した状態を示す。 電子部品を搭載しワイヤボンディングを行った状態を示す。 封止樹脂を充填した状態を示す。 銅箔を除去し基板両面に絶縁樹脂を形成した状態を示す。 基板両面の絶縁樹脂に配線パターンを形成した状態を示す。 レジストのパターニングを行った状態を示す。 ダイシングを行う状態を示す。 第一実施形態の多層配線基板の完成した状態を示す。 第二実施形態において、銅箔を部分的に除去し基板両面に絶縁樹脂を形成した状態を示す。 基板両面の絶縁樹脂に配線パターンを形成した状態を示す。 レジストのパターニングを行った状態を示す。 ダイシングを行う状態を示す。 第二実施形態の多層配線基板の完成した状態を示す。 第三実施形態において、2つの電子部品を搭載しワイヤボンディングを行った状態を示す。 封止樹脂を充填した状態を示す。 銅箔を除去し基板両面に絶縁樹脂を形成した状態を示す。 基板両面の絶縁樹脂に配線パターンを形成した状態を示す。 レジストのパターニングを行った状態を示す。 ダイシングを行う状態を示す。 第三実施形態の多層配線基板の完成した状態を示す。
以下、添付図面を参照して本発明の実施形態を詳細に説明する。
図1〜図12は本発明の第一実施形態に係る電子部品搭載多層配線基板の製造方法を工程順に示すものである。
図1は配線パターンを形成したコア材を示す。配線基板の素材として通常用いられるガラスエボキシ材等からなる板状のコア材10を準備し、このコア材10に周知の適当な方法でスルーホール12を形成する。また、スルーホール12を含むコア材10に銅等によるめっきを施し、銅めっきの層にサブトラクト法によりパターニングし、スルーホール12を貫通する導体ビア14aを含む必要な配線パターン14を形成する。また、配線パターン14の一部として、後の工程で、搭載した電子部品との間でワイヤボンディング接続するための接続用導体部としての複数の接続パッド14bも同時に形成する。
或いはコア材10の両面に予め銅層が形成された両面銅張板を使用し、スルーホールを形成した後スルーホールめっきを施してパターニングにより導体ビア14a及び接続パッド14bを含む配線パターン14を形成しても勿論よい。
図2はコア材に枠抜き加工をした状態を示す。図示のように、板状のコア材10に枠抜き加工として、コア材10を貫通する開口部16を形成する。このような開口部16はコア材10に対して例えばルーターやドリル、打ち抜き金型を使用することにより加工形成することができる。そして、コア材10の上面で開口部16の周囲の領域に、ワイヤボンディング接続するための複数の接続パッド14bが配置されるようにする。
図3はコア材の上面に及び下面に樹脂層を形成した状態を示す。コア材10の上面にはプリプレグからなる絶縁樹脂層18を、コア材10の下面にも同様にプリプレグからなる絶縁樹脂層22をそれぞれ形成する。コア材10の上面の絶縁樹脂層18にはコア材10の開口部16より大きい開口部20が予め形成されており、同様に、コア材10の下面の絶縁樹脂層22にはコア材10の開口部16と同じ大きさ形状の開口部24が予め形成されている。これらの開口部20、24もルーターやドリル、打ち抜き金型によりプリプレグ樹脂に形成することができる。
両面の絶縁樹脂層18、22を積層するにあったては、コア材10の開口部16に対して、絶縁樹脂層18の開口部20と絶縁樹脂層22の開口部24がそれぞれ整合される。これにより、ワイヤボンディング接続するため接続用導体となる接続パッド14bがコア材10の上面で且つ絶縁樹脂層18の開口部20の内側に露出される。一方、コア材10の下面の絶縁樹脂層22の開口部24とコア材の10の開口部16とは同一の大きさ形状であるので、整合されて共通の開口部26となる。
両面の絶縁樹脂層18、22にはレーザ光を用いたヴィア加工によりヴィア孔が形成され、レジスト(図示せず)の塗布、レジストのパターニング、銅めっきによるヴィア導体部を含む配線パターン14がセミアディティブ法等の周知の方法で積み重ねるように形成される。
図4は接続パッド14b上にニッケル・金めっきを施した図を示す。接続パッド14bは後の工程でワイヤボンディングによる電気的な接続を行われる部位であることから、特に、後のワイヤボンディング工程で金ワイヤを用いる場合は、レジスト(図示せず)の塗布、レジストのパターニング、等の工程を経て、接続パッド14b上のレジストパターン開口部にニッケルめっきを施し、次いで金めっきを施すことにより、接続パッド14b上にニッケル・金めっき層28を形成するのが好適である。
図5は基板の絶縁樹脂層22に銅箔を圧着接合する工程状態を示す。まず、適当な厚さの銅箔30が準備され、その銅箔30の接着面側に接着材として機能する絶縁レジストインキ32を印刷形成し、基板の下側の絶縁樹脂層22のコア材10との接合面とは反対側、即ち下面側に、この銅箔30が圧着接合される。この銅箔30は次の工程でシリコン・デバイスや集積回路等の電子部品34を搭載する場合の支持部材となるものである。
図6は電子部品34を搭載した且つワイヤボンディングを行った状態を示す図である。電子部品34はコア材10の開口部16と絶縁樹脂層22の開口部24から成る共通の開口部26内に収納され、この開口部26により露出された銅箔30上に搭載される。電子部品34の搭載にあたっては、接着材としてのダイアッタチフィルム36を電子部品34の回路未形成面、即ち電子部品34の下面に予め貼付しておき、銅箔30上に固着させる。或いは、このようなダイアッタチフィルム36等のような接着材を使用しないで、例えばシリコンのフェースダウンによる表面実装方式により搭載し銅箔30上に固着することも可能である。
次に、電子部品34の表面上に形成されている複数の電極端子34aと、ニッケル・金めっき層28の施された複数の接続パッド14bとの間を、ボンディングワイヤ38により電気的に接続する。ボンディングワイヤ38はループ状をなすことから、このループの最も高い位置が、プリプレグの絶縁樹脂層18の開口部20の範囲内に納まるように、即ちこのループが絶縁樹脂層18の上面から上方へ突出しないよう調整する必要がある。換言すると、上側のプリプレグの絶縁樹脂層18はボンディングワイヤ38のループを吸収するに必要な程度の厚さを有することが必要となる。ボンディングワイヤ38としては、金(Au)、銅(Cu)、又はアルミニウム(Al)等を好適に使用することができる。
図7は電子部品34を樹脂封止した状態を示す。コア材10の開口部16と絶縁樹脂層22の開口部24から成る共通の開口部26及びこの開口部26の上側のワイヤボンディング領域を含む絶縁樹脂層18の開口部20に、封止樹脂40を充填する。これにより、電子部品34及びボンディングワイヤ38が絶縁封止される。封止樹脂40としては、モールド樹脂、ポッティング樹脂、又はアンダーフィル樹脂等を用いることができる。
図8は支持層としての銅箔を除去し且つ基板の両面に絶縁樹脂層を形成した状態を示す。支持層としての銅箔30を、例えば銅を溶解する適当なエッチング液を用いることにより、剥離除去する。そして、基板両面の樹脂をアッシングにより粗面化した後、基板両面にプリプレグからなる絶縁樹脂層18、22と同様の素材からなる絶縁樹脂層42、44を形成する。このように、銅箔30を除去することにより、基板の両面は同質の素材である絶縁樹脂により覆われることとなり、熱膨張率の差による基板の反りを低減できることとなる。
図9は基板両面の絶縁樹脂層に配線を形成した状態を示す。基板両面に形成した絶縁樹脂層42、44にはレーザ光を用いたヴィア加工によりヴィア孔が形成され、レジスト(図示せず)の塗布、レジストのパターニング、銅めっきによりヴィア導体部を含む配線パターン14が更に積み重ねるようにして形成される。
図10はレジストのパターニングを行った状態を示す図である。配線パターン14が形成された基板両面の絶縁樹脂層42、44にレジスト46、48をそれぞれ塗布し、これらのレジストのパターニングが行われる。レジスト46、48のパターニング開口部から露出する配線パターンの部分は、例えば次の工程で表面実装部品を実装するための接続パッド46aを形成し、或いははんだバンプ等の外部接続端子を接続するための接続パッド48aとして使用される。
図11はダイシングを行う状態を示す。少なくとも1つの電子部品34を含む基板の領域であって、1つの半導体装置を構成する単位毎に、面Lに沿ってダイシング加工により切断される。
図12は表面実装部品を実装し且つ外部接続端子を形成した状態を示す。1つの単位の半導体装置として切断された電子部品実装多層配線基板において、表面実装部品50が接続パッド46aを介して表面実装技術(SMT)により搭載され、或いははんだバンプ52が外部接続端子接続用の接続パッド48aに形成される。
このようにして形成された本発明の第一実施形態に係る電子部品搭載多層配線基板は、枠抜きの、即ち開口部16を有するコア材10及び開口部24を有するプリプレグから成る絶縁樹脂層22等を用いることにより、ワイヤボンディングによって電子部品34と基板の接続パッド14bとの間を電気的に接続する場合であっても、集積回路等の電子部品34をコア材10及び絶縁樹脂層22の共通の開口部26に収容し、且つボンディングワイヤ38を絶縁樹脂層18の開口部20に収容しているので、基板の上面に電子部品を搭載してワイヤボンディング接続する従来の電子部品搭載多層配線基板の場合に比べて、電子部品34を搭載した多層配線基板の厚さを著しく薄くすることが可能となった。
また、コア材10及び絶縁樹脂層22の枠抜き積層を行っているので、電子部品34及びワイヤボンディング部の枠抜き開口部20、26を利用して封止樹脂40の充填を行うことができ、封止樹脂40を充填させる際に開口部20、26が枠となってダム効果により溶融した樹脂の流れ出しを防止することができる。
図13〜図17は本発明の第二実施形態に係る電子部品搭載多層配線基板の製造方法を工程順に示すものである。この第二実施形態においては、図1〜図7に示したコア材10を準備して配線パターンを形成する工程(図1)から封止樹脂を充填する工程(図7)までは、第一実施形態の場合と同様であるので、説明を省略する。
図13は銅箔30を剥離除去して両面に絶縁樹脂層を形成した状態を示す。電子部品34を基板に搭載し(図6)、共通の開口部26及び開口部20に封止樹脂40を充填して電子部品34及びボンディングワイヤ38を絶縁封止した後(図7)、この第二実施形態においては、図13において、電子部品34を搭載する場合の支持層として機能していた銅箔30を、例えば銅を溶解するエッチング液を使用して、溶解除去するのであるが、銅箔30が溶解される範囲を部分的に制限し、電子部品34が搭載された下面に相当する領域のみ、銅箔30の一部の残るようにする。即ち、エッチング液を使用して銅箔30を裏面側から溶解除去する場合は、エッチングの進行過程の途中で処理を一旦停止し、適当なマスキングにて電子部品34の下面の領域のみ覆い、その他の領域のみエッチングを進行させて銅箔を完全に除去し、電子部品34の下面の領域のみ部分的に銅箔30aが残るようにする。なお、電子部品34を支持層である銅箔30に搭載する際に、電子部品の放熱性をより良好なものとするため、電子部品34と銅箔30との間に放熱シートを介在させておいても良い。
そして、第一実施形態の場合と同様、基板両面の樹脂をアッシングにより粗面化した後、基板両面に、絶縁樹脂層18、20と同様の素材からなる絶縁樹脂層42、44を形成する。このように、銅箔30は大部分の領域が除去されることにより、基板の両面は同質の素材である絶縁樹脂層42、44により覆われて、熱膨張率の差による基板の反りを低減できることとなる。
図14は基板両面の絶縁樹脂層に配線を形成した状態を示す。基板両面に形成した絶縁樹脂層42、44には、第一実施形態の場合と同様、レーザ光等を用いてヴィア加工によりヴィア孔が形成されるが、このヴィア加工の際に同時に、電子部品34下面に残された銅箔30aを覆っている絶縁樹脂層44の領域に孔又は溝44a等を形成し、銅箔30aを部分的に露出させる。これにより、残された銅箔30aは電子部品34の放熱部として機能できるようになる。
ヴィア加工後は、第一実施形態の場合と同様、レジスト(図示せず)の塗布、レジストのパターニング、銅めっきによりヴィア導体部を含む配線パターン14が更に積み重ねるようにして形成される。
図15はレジストのパターニングを行った状態を示す図である。第一実施形態の場合と同様、表面に配線パターン形成された基板両面の絶縁樹脂層42、44にレジスト46、48を塗布し、これらのレジストのパターニングが行われる。この場合において、電子部品34下面の銅箔30aに対応するレジスト48の部分は、銅箔30aによる電子部品34の放熱性を良好にするため開口部48bとなっている。レジスト46、48のその他のパターニング開口部から露出する配線パターンの部分は、例えば次の工程で表面実装部品を実装するための接続パッド46aとして形成され、或いははんだバンプ等の外部接続端子を接続するための接続パッド48aとして使用される。
図16はダイシングを行う状態を示す。第一実施形態の場合と同様、少なくとも1つの電子部品34を含む基板の領域であって、1つの半導体装置を構成する単位毎に、面Lに沿ってダイシング加工により切断される。
図17は表面実装部品を実装し且つ外部接続端子を形成した状態を示す。第一実施形態の場合と同様、1つの単位の半導体装置として切断された電子部品実装多層配線基板は、表面実装部品を実装するための接続パッド46aを介して表面実装技術(SMT)により表面実装部品50が搭載され、或いは外部接続端子接続用の接続パッド48aにはんだバンプ52が形成される。
このようにして形成された本発明の第二実施形態に係る電子部品搭載多層配線基板は、第一実施形態の場合と同様、枠抜きの、即ち開口部16を有するコア材10或いは開口部24を有するプリプレグから成る絶縁樹脂層22を用いることにより、ワイヤボンディングによって電子部品34と基板の接続パッド14bとの間を電気的に接続する場合であっても、集積回路等の電子部品34をコア材10及び絶縁樹脂層22の共通の開口部26に収容し、且つボンディングワイヤ38を絶縁樹脂層18の開口20収容しているので、基板の上面に電子部品を搭載してワイヤボンディング接続する従来の電子部品搭載多層配線基板の場合に比べて、電子部品34を搭載した多層配線基板の厚さを著しく薄くすることが可能となった。
更に、第二実施形態に係る製造方法にて製造された電子部品搭載多層配線基板では、電子部品34の下面に熱伝導率の高い銅箔30が部分的に残され、且つ銅箔30の部分に対応する絶縁樹脂層44の領域に孔又は溝44c等が形成され、銅箔30が部分的に露出していることにより、銅箔30が電子部品34の放熱部として機能し、放熱性の良好な電子部品搭載多層配線基板を得ることが可能となる。
図18〜図23は本発明の第三実施形態に係る電子部品搭載多層配線基板の製造方法を工程順に示すものである。この第三実施形態においては、図1〜図5に示したコア材10を準備して配線パターンを形成する工程(図1)から支持層としての銅箔を基板に圧着接合する工程(図5)までは、第一実施形態の場合と同様であるので、説明を省略する。
図18は基板に積み重ねられた2の電子部品(半導体チップ)60、62を搭載し且つ上側の電子部品60についてワイヤボンディングを行った状態を示す図である。2つの電子部品60、62のうち上側に搭載される電子部品60は、前述の実施形態で使用した電子部品と同様に、上面に電極端子60aを有し、ワイヤボンディングにより接続する形式のものである。ただし、前述の実施形態で使用した電子部品と比べ、厚さの薄いものである必要がある。
下側に搭載される他方の電子部品62は、表面実装型の電子部品であって、下面にバンプからなる接続用端子62aを有する形式のものである。このようなスタック型の2つの電子部品60、62は、積み重ねた状態で、コア材10及び絶縁樹脂層22の両者により形成される共通の開口部26の深さの範囲内に収まる程度の厚さのものでなければならない。スタック型の2つの電子部品60、62としては種々のものがあるが、予め両者が固着された状態で基板に搭載される。
下側の電子部品62の下面と銅箔30との間の接合は、例えば接着材としてのダイアッタチフィルム36を電子部品62の下面に接着させておき、電子部品62を銅箔30に対して加熱及び加圧することにより接合される。電子部品62の接続用端子62aと銅箔30との間は、この圧接により、電気的な接合も行われる。
上側の電子部品60はその表面上に形成されている複数の電極端子60aと、ニッケル・金めっき層28の施された複数の接続パッド14bとの間を、ボンディングワイヤ38により電気的に接続される。ボンディングワイヤ38はループ状をなすことから、前述の実施形態の場合と同様に、ループの最も高い位置がプリプレグの絶縁樹脂層18の開口部20の範囲内に納まるように、即ち絶縁樹脂層18の上面から上方へ突出しないよう調整する必要がある。換言すると、プリプレグの絶縁樹脂層18はボンディングワイヤ38のループを吸収するに必要な程度の厚さを有することが必要となる。ボンディングワイヤ38としては、金(Au)、銅(Cu)又はアルミニウム(Al)等を好適に使用することができる。
なお、スタック型の電子部品(半導体チップ)60、62を銅箔30上に搭載する際、上述のように、2つの電子部品60、62を結合させた後に一括で搭載しても良いが、下側の電子部品62を先に搭載し接続端子62aと銅箔を接合させた後、上側の電子部品60を下側の電子部品62の上に搭載し、上側の電子部品60についてワイヤボンディングを行っても良い。
図19は樹脂封止した状態を示す。共通の開口部26及び絶縁樹脂層18の開口部20に封止樹脂40を充填する。これにより、2つの電子部品60、62及びボンディングワイヤ38が絶縁封止される。封止樹脂40としては、モールド樹脂、ポッティング樹脂、又はアンダーフィル樹脂等を用いることができる。
図20は支持層としての銅箔を部分的に除去し且つ基板の両面に絶縁樹脂層を形成した状態を示す。2つの電子部品60、62を搭載する場合の支持層として機能していた銅箔30を、例えば銅を溶解するエッチング液を使用して、溶解除去するのであるが、銅箔30が溶解される範囲を部分的に制限し、下側の電子部品62の接続用端子62aと接続する配線パターン64を形成する。即ち、エッチング液を使用して銅箔30を裏面側から溶解除去する場合は、エッチングの進行過程の途中で処理を一旦停止し、適当なマスキングにて電子部品62の接続用端子62aと接続する配線パターン64に対応する部分のみを覆い、その他の領域のみエッチングを進行させて銅箔を完全に除去し、配線パターン64が残るようにする。
そして、前述の実施形態の場合と同様、基板両面の樹脂をアッシングにより粗面化した後、基板両面に絶縁樹脂層18、22と同様の素材からなる絶縁樹脂層42、44を形成する。このように、銅箔30は大部分の領域が除去されることにより、基板の両面は同質の素材である絶縁樹脂層により覆われて、熱膨張率の差による基板の反りを低減できることとなる。
図21は基板両面の絶縁樹脂層に配線を形成した状態を示す。基板両面に形成した絶縁樹脂層42、44には、前述の実施形態の場合と同様、レーザ光等を用いてヴィア加工によりヴィア孔が形成されるが、このヴィア加工の際には、電子部品62の接続用端子62aと接続する配線パターン64につながった導体ヴィアを形成するためのヴィア孔も同時に形成する。
ヴィア加工後は、前述の実施形態の場合と同様、レジスト(図示せず)の塗布、レジストのパターニング、銅めっきによりヴィア導体部を含む配線パターン14が更に積み重ねるようにして形成される。
図22はレジストのパターニングを行った状態を示す図である。前述の実施形態の場合と同様、表面に配線パターン形成された基板両面の絶縁樹脂層42、44にレジスト46、48を塗布し、これらのレジストのパターニングが行われる。レジスト46、48のパターニング開口部から露出する配線パターンの部分は、例えば次の工程で表面実装部品を実装するための接続パッド46aを形成し、或いははんだバンプ等の外部接続端子を接続するための接続パッド48aとして使用される。
図23はダイシングを行う状態を示す。少なくとも1つの電子部品34を含む基板の領域であって、1つの半導体装置を構成する単位毎に、面Lに沿ってダイシング加工により切断される。
図24は表面実装部品を実装し且つ外部接続端子を形成して電子部品実装多層配線基板を完成させた状態を示す。前述の実施形態と同様、1つの単位の半導体装置として切断された第三実施形態に係る電子部品実装多層配線基板は、表面実装部品を実装するための接続パッド46aを介して表面実装技術(SMT)により表面実装部品50が搭載され、或いは外部接続端子接続用の接続パッド48aにはんだバンプ52が形成される。
この第三実施形態に係る電子部品実装多層配線基板においては、前述の第一及び第二実施形態の場合と同様の作用効果を具備する他に、上述のようにワイヤボンディング接続形式の電子部品と表面実装式電子部品とのような搭載形式の異なるスタック型の電子部品を多層配線基板に搭載することが可能となる。
以上添付図面を参照して本発明の実施形態について説明したが、本発明は上記の実施形態に限定されるものではなく、本発明の精神ないし範囲内において種々の形態、変形、修正等が可能である。
以上説明したように、本発明によると、集積回路等の電子部品をコア材層の開口部に収容すると共に、プリプレグ樹脂層の開口部を利用して電子部品と接続用導体部との間をワイヤボンディングにより電気的に接続しているので、基板の上面に直接電子部品を搭載してワイヤボンディング接続する従来の電子部品搭載多層配線基板の場合に比べて、電子部品を搭載した多層配線基板の厚さを著しく薄くすることができ、電子部品搭載多層配線基板の薄型化を達成することができる。
また、コア材及びプリプレグ樹脂層の枠抜き積層を行っているので、電子部品及びワイヤボンディング部の枠抜き開口部を利用して封止樹脂の充填を行うことができ、封止樹脂の流れ出しを防止する、即ちダム効果を発揮させることができる。
10 コア材
12 スルーホール
14、14a 配線パターン(接続用導体部)
16、20、24 開口部
18、22 絶縁樹脂層
26 ニッケル・金めっき
30 銅箔(支持層)
34 電子部品
36 ダイアタッチフィルム
38 ボンディングワイヤ
40 封止樹脂
42、44 絶縁樹脂層
46、48 レジスト
50、60、62 表面実装部品

Claims (14)

  1. 電子部品と、該電子部品が収容された第1の開口部を有するコア材層と、該コア材層の一方の面に積層され且つ前記第1の開口部より大きい第2の開口部を有する樹脂層と、前記第1の開口部の周囲で且つ第2の開口部の内側の前記コア材層の前記一方の面上に配置された複数の接続用導体部と、前記電子部品と該接続用導体部との間を電気的に接続するボンディングワイヤと、前記電子部品及び前記ボンディングワイヤを封止するべく前記第1及び第2の開口部内に充填された封止樹脂と、該封止樹脂上に形成された配線パターンと、により構成され、
    前記コア材層の他方の面に、前記第1の開口部と同じ大きさで且つ該第1の開口部と整合する第3の開口部を有する第2の樹脂層が積層配置され、前記電子部品は、第1及び第3の開口部にて形成される開口部内に収容され、
    前記ボンディングワイヤは前記電子部品と該接続用導体部との間でループ状に形成され、該ループの最上端は、前記第2の開口部に内部に位置し、
    前記第1の開口部が、コア材層を貫通して設けられ、
    前記コア材層の両面の封止樹脂上に、配線パターンが形成されていることを特徴とする電子部品搭載多層配線基板。
  2. 前記電子部品は、積み重ねられた2つの半導体チップからなり、上側の半導体チップはその上面に形成された電極端子と前記接続用導体部との間がボンディングワイヤにより電気的に接続され、下側の半導体チップはその下側に形成された接続端子により、前記封止樹脂層に形成された接続用パッドとの間で接続されることを特徴とする請求項1に記載の電子部品搭載多層配線基板。
  3. 前記コア材層の両面の封止樹脂上に、絶縁層を介して配線パターンが形成されていることを特徴とする請求項1又は2に記載の電子部品搭載多層配線基板の製造方法。
  4. 電子部品と、該電子部品を収容する第1の開口部を有するコア材層と、該コア材層の一方の面に積層され且つ前記第1の開口部より大きい第2の開口部を有する樹脂層と、前記コア材層の他方の面に積層され且つ前記電子部品を支持する支持層と、前記第1の開口部の周囲で且つ第2の開口部の内側の前記コア材層の前記一方の面上に配置された複数の接続用導体部と、前記電子部品と該接続用導体部との間を電気的に接続するボンディングワイヤと、前記電子部品及び前記ボンディングワイヤを封止するべく前記第1及び第2の開口部内に充填された封止樹脂と、から成り、
    前記コア材層と前記支持層との間には、前記第1の開口部と同じ大きさで且つ該第1の開口部と整合する第3の開口部を有する第2の樹脂層が積層配置され、前記電子部品は、第1及び第3の開口部にて形成される開口部内に収容され、
    前記第1の開口部が、コア材層を貫通して設けられること、
    前記ボンディングワイヤは前記電子部品と該接続用導体部との間でループ状に形成され、該ループの最上端は、前記第2の開口部に内部に位置すること、を特徴とする電子部品搭載多層配線基板。
  5. 前記電子部品は接着フィルムを介して前記支持層に接合されていることを特徴とする請求項4に記載の電子部品搭載多層配線基板。
  6. 前記電子部品を支持する支持層は銅箔からなることを特徴とする請求項4又は5に記載の電子部品搭載多層配線基板。
  7. 前記コア材層の両面の封止樹脂上に、配線パターンが形成されていることを特徴とする請求項4〜6のいずれか1項に記載の電子部品搭載多層配線基板。
  8. 前記コア材層の両面の封止樹脂上に、配線パターンが形成されていることを特徴とする請求項4〜7のいずれか1項に記載の電子部品搭載多層配線基板。
  9. 配線を形成すると共に第1の開口部を形成した板状のコア材を準備する工程と、
    該コア材の一方の面に前記第1の開口部より大きい第2の開口部を有する樹脂層を積層し、前記第1の開口部の周囲で且つ該第2の開口部の内側の前記コア材の前記一方の面上に、前記配線の一部として形成された複数の接続用導体部を露出させる工程と、
    前記コア材の他方の面に支持層を接着する工程と、
    前記第1の開口部の内部で該支持層の面上に電子部品を搭載する工程と、
    該電子部品と前記複数の接続用導体部との間をボンディングワイヤにより電気的に接続する工程と、
    前記電子部品及び前記ボンディングワイヤを封止するべく前記第1及び第2の開口部の内部に樹脂を充填する工程と、を含む電子部品搭載多層配線基板の製造方法であって、
    該コア材の一方の面に前記樹脂層を積層する際、該コア材の他方の面に、前記第1の開口部と同じ大きさの第3の開口部を有する第2の樹脂層を、該第3の開口部が前記第1の開口部と整合するように積層し、前記電子部品を前記支持層上に搭載する際、前記第1及び第3の開口部にて形成される開口部内に収容すること、
    該電子部品と前記複数の接続用導体部との間をボンディングワイヤにより電気的に接続する工程において、該ボンディングワイヤのループの最上端が前記第2の開口部の上面より下方に位置するように、接続すること、
    前記第1の開口部が、コア材層を貫通して設けられ、更に、
    前記コア材層の両面の封止樹脂上に、配線パターンが形成されていることを特徴とする電子部品搭載多層配線基板の製造方法。
  10. 前記第1の開口部の内部で該支持層の面上に電子部品を搭載する工程において、前記電子部品を接着フィルムを介して前記支持層に接合することを特徴とする請求項9に記載の電子部品搭載多層配線基板の製造方法。
  11. 前記電子部品を支持する支持層として銅箔を用いることを特徴とする請求項9又は10に記載の電子部品搭載多層配線基板の製造方法。
  12. 前記電子部品を銅箔からなる支持層上に搭載し、前記第1及び第2の開口部の内部に樹脂を充填した後、該銅箔を除去し、該銅箔を除去した後、両面に絶縁樹脂層を形成することを特徴とする請求項9〜11のいずれか1項に記載の電子部品搭載多層配線基板の製造方法。
  13. 前記銅箔を除去するにあたって、電子部品を搭載した該銅箔の部分のみ該銅箔を残し、且つ両面に絶縁樹脂層を形成するにあたって、残された前記銅箔が部分的に露出されて放熱部を形成するように、前記絶縁樹脂層に開口部を形成することを特徴とする請求項12に記載の電子部品搭載多層配線基板の製造方法。
  14. 前記コア材層の両面の封止樹脂上に、配線パターンが形成されていることを特徴とする請求項9〜13のいずれか1項に記載の電子部品搭載多層配線基板。
JP2012158823A 2012-07-17 2012-07-17 電子部品搭載多層配線基板及びその製造方法 Expired - Fee Related JP5539453B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012158823A JP5539453B2 (ja) 2012-07-17 2012-07-17 電子部品搭載多層配線基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012158823A JP5539453B2 (ja) 2012-07-17 2012-07-17 電子部品搭載多層配線基板及びその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006286300A Division JP5100081B2 (ja) 2006-10-20 2006-10-20 電子部品搭載多層配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2012209590A true JP2012209590A (ja) 2012-10-25
JP5539453B2 JP5539453B2 (ja) 2014-07-02

Family

ID=47189027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012158823A Expired - Fee Related JP5539453B2 (ja) 2012-07-17 2012-07-17 電子部品搭載多層配線基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP5539453B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014170893A (ja) * 2013-03-05 2014-09-18 Taiyo Yuden Co Ltd カメラモジュール
JP2015142068A (ja) * 2014-01-30 2015-08-03 日本精工株式会社 電子制御ユニットおよび電動パワーステアリング装置
WO2023223954A1 (ja) * 2022-05-19 2023-11-23 株式会社村田製作所 高周波モジュール
CN117855206A (zh) * 2024-01-10 2024-04-09 南京航空航天大学 基于微波多层基板的多种类芯片三维异构集成结构及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11126978A (ja) * 1997-10-24 1999-05-11 Kyocera Corp 多層配線基板
JP2001015926A (ja) * 1999-06-29 2001-01-19 Nec Corp プリント配線板
JP2002217327A (ja) * 2001-01-17 2002-08-02 Kyocera Corp 半導体素子収納用パッケージおよびその製造方法
JP2003282771A (ja) * 2002-03-20 2003-10-03 Kyocera Corp 放熱板付き配線基板
JP2008103615A (ja) * 2006-10-20 2008-05-01 Shinko Electric Ind Co Ltd 電子部品搭載多層配線基板及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11126978A (ja) * 1997-10-24 1999-05-11 Kyocera Corp 多層配線基板
JP2001015926A (ja) * 1999-06-29 2001-01-19 Nec Corp プリント配線板
JP2002217327A (ja) * 2001-01-17 2002-08-02 Kyocera Corp 半導体素子収納用パッケージおよびその製造方法
JP2003282771A (ja) * 2002-03-20 2003-10-03 Kyocera Corp 放熱板付き配線基板
JP2008103615A (ja) * 2006-10-20 2008-05-01 Shinko Electric Ind Co Ltd 電子部品搭載多層配線基板及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014170893A (ja) * 2013-03-05 2014-09-18 Taiyo Yuden Co Ltd カメラモジュール
JP2015142068A (ja) * 2014-01-30 2015-08-03 日本精工株式会社 電子制御ユニットおよび電動パワーステアリング装置
WO2023223954A1 (ja) * 2022-05-19 2023-11-23 株式会社村田製作所 高周波モジュール
CN117855206A (zh) * 2024-01-10 2024-04-09 南京航空航天大学 基于微波多层基板的多种类芯片三维异构集成结构及方法

Also Published As

Publication number Publication date
JP5539453B2 (ja) 2014-07-02

Similar Documents

Publication Publication Date Title
JP5100081B2 (ja) 電子部品搭載多層配線基板及びその製造方法
JP4208631B2 (ja) 半導体装置の製造方法
JP4204989B2 (ja) 半導体装置及びその製造方法
JP3813402B2 (ja) 半導体装置の製造方法
JP2701802B2 (ja) ベアチップ実装用プリント基板
KR101985020B1 (ko) 배선기판의 제조방법
US20100193937A1 (en) Semiconductor module
US20080298023A1 (en) Electronic component-containing module and manufacturing method thereof
JP4383257B2 (ja) 回路装置およびその製造方法
JP2007207802A (ja) 電子回路モジュールとその製造方法
TWI506758B (zh) 層疊封裝結構及其製作方法
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
JP2010062199A (ja) 回路基板
JP5397012B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP4266717B2 (ja) 半導体装置の製造方法
JP6587795B2 (ja) 回路モジュール
WO2021115377A1 (zh) 封装方法、封装结构及封装模块
JP5369875B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2019029622A (ja) 放熱基板及び放熱基板の製造方法
JP4814129B2 (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP2016219535A (ja) 電子回路装置
JP2018207118A (ja) 回路モジュール
CN215266271U (zh) 基于铜箔载板的正反面芯片集成封装结构
JP5601413B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2018207079A (ja) プリント配線板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120717

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

R150 Certificate of patent or registration of utility model

Ref document number: 5539453

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140430

LAPS Cancellation because of no payment of annual fees