Nothing Special   »   [go: up one dir, main page]

CN106688084A - 氮化物半导体层叠体的制造方法和氮化物半导体层叠体 - Google Patents

氮化物半导体层叠体的制造方法和氮化物半导体层叠体 Download PDF

Info

Publication number
CN106688084A
CN106688084A CN201580048531.0A CN201580048531A CN106688084A CN 106688084 A CN106688084 A CN 106688084A CN 201580048531 A CN201580048531 A CN 201580048531A CN 106688084 A CN106688084 A CN 106688084A
Authority
CN
China
Prior art keywords
semiconductor layer
nitride semiconductor
layer
formation process
mentioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580048531.0A
Other languages
English (en)
Inventor
田尻雅之
伊藤伸之
小河淳
藤重阳介
冈崎舞
远崎学
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN106688084A publication Critical patent/CN106688084A/zh
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

氮化物半导体层叠体的制造方法包括：在反应炉内在衬底的上方形成第1氮化物半导体层(12)的第1氮化物半导体层形成工序；在第1氮化物半导体层(12)的上方形成第2氮化物半导体层(13)的第2氮化物半导体层形成工序；和在第2氮化物半导体层(13)的上表面形成与第2氮化物半导体层(13)相比带隙大的第3氮化物半导体层(14)的第3氮化物半导体层形成工序。第2氮化物半导体层形成工序与第3氮化物半导体层形成工序之间不被中断，第3氮化物半导体层形成工序与第2氮化物半导体层形成工序连续地被实施。

Description

氮化物半导体层叠体的制造方法和氮化物半导体层叠体
技术领域
本发明涉及以例如HEMT(High Electron Mobility Transistor：高电子迁移率晶体管)等半导体开关元件为代表的氮化物半导体层叠体的制造方法和氮化物半导体层叠体。
背景技术
以GaN(氮化镓)为代表的作为III-V族化合物半导体的氮化物半导体，近年来被期待应用于在功率器件等中使用的开关元件。这是因为，氮化物半导体与以往的使用Si(硅)的半导体相比具有带隙大至3.4eV左右、绝缘击穿电场高至约10倍、电子饱和速度大约2.5倍等适合于功率器件的特性。提出了在例如SiC(碳化硅)、Al2O3(蓝宝石)、Si等衬底上设置有GaN/AlGaN的异质结构的开关元件(参照例如美国专利第6,849,882号说明书(专利文献1))。此外，AlGaN是GaN与AlN(氮化铝)的混合物。
在上述开关元件中，除了由作为GaN的结晶结构的纤锌矿型的C轴方向上的非对称性结构引起的自发极化以外，还由于由AlGaN和GaN的晶格失配引起的压电效应所导致的极化，产生1×1012cm-2至1×1013cm-2左右的高电子密度的二维电子气。该开关元件通过对上述二维电子气的电子密度进行控制来切换规定的电极之间被电连接的状态(导通状态)与规定的电极之间不被电连接的状态(关断状态)。
以下，参照图7、图8对上述那样的开关元件的典型结构的一个例子进行说明。图7、图8是用于表示以往的开关元件1000的典型结构的示意性截面图。另外，图7表示导通状态的开关元件1000。另一方面，图8表示关断状态的开关元件1000。
如图7和图8所示，开关元件1000包括：衬底1001；在该衬底1001的上表面形成的缓冲层1002；在该缓冲层1002的上表面形成且由无掺杂的GaN构成的电子渡越层1003；在该电子渡越层1003的上表面形成且由AlGaN构成的电子供给层1004；源极电极1005；漏极电极1006；和栅极电极1007。该源极电极1005、漏极电极1006和栅极电极1007形成在电子供给层1004的上表面。此外，栅极电极1007位于源极电极1005与漏极电极1006之间。
该开关元件1000为常导通型。因此，如图7所示，即使栅极电极1007的电位为与源极电极1005相同的电位，即使栅极电极1007为开路，在电子渡越层1003和电子供给层1004接合的界面附近也产生二维电子气层1008，开关元件1000也成为导通状态。在导通状态的开关元件1000中，如果漏极电极1006的电位比源极电极1005的电位高，则在源极电极1005与漏极电极1006之间流动电流。
另一方面，如图8所示，当栅极电极1007的电位以源极电极1005的电位为基准低于阈值电压时，在栅极电极1007的下方，在电子渡越层1003和电子供给层1004接合的界面附近不再产生二维电子气层1008。也就是说，形成位于栅极电极1007的下方的耗尽区域1009。由此，开关元件1000成为关断状态，在源极电极1005与漏极电极1006之间不流动电流。
作为通过使上述二维电子气层1008中的电子密度和迁移率增大来实现导通电阻的降低的方法，可以考虑使用由AlGaN和AlN构成的电子供给层代替由AlGaN构成的电子供给层1004的方法。
以下，参照图9对具有由AlGaN和AlN构成的电子供给层的开关元件的一个例子进行说明。图9是用于对具有由AlGaN和AlN构成的电子供给层2004的开关元件2000进行说明的示意性截面图。另外，关于图9所示的开关元件2000，对与图7和图8所示的开关元件1000同样的部分，标注相同的符号并且省略重复的说明。
如图9所示，开关元件2000包括衬底1001、缓冲层1002、电子渡越层1003、电子供给层2004、源极电极1005、漏极电极1006和栅极电极1007。该电子供给层2004包括由AlN构成的间隔层2004A和由AlGaN构成的势垒层2004B。
上述间隔层2004A的带隙与电子渡越层1003的带隙之差大于间隔层2004A的带隙与势垒层2004B的带隙之差。此外，间隔层2004A与电子渡越层1003的晶格失配大于间隔层2004A与势垒层2004B的晶格失配。其结果，二维电子气层1008中的电子密度和迁移率增大，导通电阻降低。
现有技术文献
专利文献
专利文献1：美国专利第6,849,882号说明书
发明内容
发明要解决的技术问题
但是，在上述开关元件2000中，在形成间隔层2004A时，基底的电子渡越层1003被分解，在电子渡越层1003的上表面(电子渡越层1003与间隔层2004A的界面)产生凹凸。进一步，在电子渡越层1003的上表面形成的间隔层2004A极薄为5nm以下，因此，受到电子渡越层1003的上表面的凹凸的影响，厚度变得不均匀。而且，当这样电子渡越层1003和间隔层2004A的面内方向的状态变得不均匀时，会产生电子的迁移率降低等开关元件2000的特性劣化。
这样，上述电子渡越层1003的上表面的凹凸引起开关元件2000的特性劣化，因此是问题。
在此，参照图10对在上述电子渡越层1003的上表面产生凹凸的现象进行说明。图10是用于对在开关元件2000中的电子渡越层1003的上表面产生凹凸的现象进行说明的示意性截面图。另外，图10表示由AlN构成的间隔层2004A的形成方法是作为半导体元件的量产方法最被广泛使用的MOCVD(Metal Organic Chemical Vapor Deposition：有机金属气相沉积)法的情况。进一步，图10表示用于将作为液体的有机金属材料输送到反应炉的载气是从防止原料和生成物的氧化的观点出发最被广泛使用的H2(氢)的情况。
如图10所示，当想要在由GaN构成的电子渡越层1003的上表面形成由AlN构成的间隔层2004A时，构成电子渡越层1003的GaN被分解为Ga(镓)和N(氮)。这是因为，为了使构成间隔层2004A的AlN生长而需要的衬底温度(900℃以上)高于构成电子渡越层1003的GaN发生热分解的衬底温度(800℃以上)。由GaN的热分解产生的N变成气体的N2(氮)而脱离，或者与周围的H2反应变成NH3(氨)而脱离。
这样，在上述N从电子渡越层1003脱离时，在GaN的周围存在丰富的作为载气的H2，H(氢)与由热分解生成的N变得容易结合，因此，N的消耗被促进，热分解被促进。
此外，从抑制气相中的原料的反应而促进衬底1001上的原料的反应的观点出发，优选使反应炉内为低压(例如0.1气压以下)而使上述AlN生长，但是当使反应炉内为低压时，N2和NH3的脱离被促进，因此，热分解被促进。
这样的热分解被促进，由此，在电子渡越层1003的上表面产生凹凸。
因此，本发明要解决的技术问题在于提供能够抑制在特定的氮化物半导体层的上表面产生凹凸的氮化物半导体层叠体的制造方法和氮化物半导体层叠体。
另外，作为上述氮化物半导体层叠体的一个例子，有包括衬底和层叠在该衬底上的多个氮化物半导体层的氮化物半导体层叠衬底。
此外，作为上述氮化物半导体层叠体的另一个例子，有使用上述氮化物半导体层叠衬底形成的氮化物半导体层叠器件(例如开关元件)。
此外，图9的开关元件2000是为了使本发明要解决的技术问题明确且为了方便而示出的，不是公知技术。
用于解决技术问题的手段
为了解决上述技术问题，本发明的氮化物半导体层叠体的制造方法的特征在于，包括：
在反应炉内在衬底的上方形成第1氮化物半导体层的第1氮化物半导体层形成工序；
在上述第1氮化物半导体层的上方形成第2氮化物半导体层的第2氮化物半导体层形成工序；和
在上述第2氮化物半导体层的上表面形成与上述第2氮化物半导体层相比带隙大的第3氮化物半导体层的第3氮化物半导体层形成工序，
上述第2氮化物半导体层形成工序与上述第3氮化物半导体层形成工序之间不被中断，上述第3氮化物半导体层形成工序与上述第2氮化物半导体层形成工序连续地被实施。
在一个实施方式的氮化物半导体层叠体的制造方法中，
上述第2氮化物半导体层形成工序具有：
形成第4氮化物半导体层的第4氮化物半导体层形成工序；和
在上述第4氮化物半导体层的上方形成第5氮化物半导体层的第5氮化物半导体层形成工序，
上述第5氮化物半导体层形成工序的衬底温度比上述第4氮化物半导体层形成工序的衬底温度高，
上述第5氮化物半导体层形成工序的炉内压力比上述第4氮化物半导体层形成工序的炉内压力低。
在一个实施方式的氮化物半导体层叠体的制造方法中，
上述第2氮化物半导体层形成工序具有在上述第4氮化物半导体层与上述第5氮化物半导体层之间形成第6氮化物半导体层的第6氮化物半导体层形成工序，
上述第6氮化物半导体层形成工序的衬底温度，从与上述第4氮化物半导体层形成工序的衬底温度相同的温度逐渐变化至与上述第5氮化物半导体层形成工序的衬底温度相同的温度，
上述第6氮化物半导体层形成工序的炉内压力，从与上述第4氮化物半导体层形成工序的炉内压力相同的压力逐渐变化至与上述第5氮化物半导体层形成工序的炉内压力相同的压力。
在一个实施方式的氮化物半导体层叠体的制造方法中，
上述第2氮化物半导体层由GaN构成，
上述第3氮化物半导体层由AlxGa1-xN(0＜x＜1)构成。
本发明的氮化物半导体层叠体的特征在于，包括：
衬底；
在上述衬底的上方形成的第1氮化物半导体层；
在上述第1氮化物半导体层的上方形成的第2氮化物半导体层；和
形成在上述第2氮化物半导体层的上表面，与上述第2氮化物半导体层相比带隙大的第3氮化物半导体层，
上述第2氮化物半导体层和上述第3氮化物半导体层，以上述第2氮化物半导体层的形成与上述第3氮化物半导体层的形成之间不被中断，上述第3氮化物半导体层的形成与上述第2氮化物半导体层的形成连续地被实施的方式形成。
在一个实施方式的氮化物半导体层叠体中，
上述第2氮化物半导体层具有：
碳浓度小于5×1016/cm3的第4氮化物半导体层；和
形成在上述第4氮化物半导体层的上方，碳浓度为5×1016/cm3以上且小于1×1018/cm3的第5氮化物半导体层。
一个实施方式的氮化物半导体层叠体包括在上述第4氮化物半导体层与上述第5氮化物半导体层之间形成的第6氮化物半导体层，
上述第6氮化物半导体层的碳浓度，在上述第4氮化物半导体层与上述第6氮化物半导体层的界面附近与上述第4氮化物半导体层的碳浓度大致相等，并且在上述第5氮化物半导体层与上述第6氮化物半导体层的界面附近与上述第5氮化物半导体层的碳浓度大致相等，并且随着从上述第6氮化物半导体层的下部侧向上述第6氮化物半导体层的上部侧前进而逐渐增加。
在一个实施方式的氮化物半导体层叠体中，
上述第2氮化物半导体层由GaN构成，
上述第3氮化物半导体层由AlxGa1-xN(0＜x＜1)构成。
在一个实施方式的氮化物半导体层叠体中，
在上述第3氮化物半导体层的上表面，由原子力显微镜得到的表面粗糙度在1μm见方的扫描范围内为0.5nm以下。
发明效果
本发明的氮化物半导体层叠体的制造方法，第2氮化物半导体层形成工序与第3氮化物半导体层形成工序之间不被中断，第3氮化物半导体层形成工序与第2氮化物半导体层形成工序连续地被实施，因此，能够抑制在第2氮化物半导体的上表面产生凹凸。因此，能够抑制在特定的氮化物半导体层的上表面产生凹凸。
本发明的氮化物半导体层叠体，第2氮化物半导体层和第3氮化物半导体层以第2氮化物半导体层的形成与第3氮化物半导体层的形成之间不被中断，第3氮化物半导体层的形成与第2氮化物半导体层的形成连续地被实施的方式形成，因此，能够抑制在第2氮化物半导体的上表面产生凹凸。因此，能够抑制在特定的氮化物半导体层的上表面产生凹凸。
附图说明
图1是本发明的第1实施方式的开关元件的示意截面图。
图2是用于对本发明的第1实施方式的电子渡越层形成工序和电子供给层形成工序进行说明的时序图。
图3是本发明的第2实施方式的开关元件的示意截面图。
图4是用于对本发明的第2实施方式的电子渡越层形成工序和电子供给层形成工序进行说明的时序图。
图5是本发明的第3实施方式的开关元件的示意截面图。
图6是用于对本发明的第3实施方式的电子渡越层形成工序和电子供给层形成工序进行说明的时序图。
图7是以往的导通状态的开关元件的示意截面图。
图8是以往的关断状态的开关元件的示意截面图。
图9是参考例的开关元件的示意截面图。
图10是用于对在上述参考例的电子渡越层的上表面产生凹凸的现象进行说明的示意截面图。
具体实施方式
以下，参照附图，对本发明的一个实施方式的氮化物半导体层叠体(特别是氮化物半导体层叠衬底)及其制造方法进行说明。另外，以下为了说明的具体化，列举利用了本发明的一个实施方式的氮化物半导体层叠衬底的作为氮化物半导体层叠器件的开关元件为例进行说明。此外，在以下的说明中参照的各截面图，为了说明方便起见，以强调主要部分的方式进行了表示，因此，附图上的各构成要素的尺寸比和实际的尺寸比未必一致。此外，在以下的说明中参照的各图中，从使得说明容易理解的观点出发，对相同的构成要素标注了相同的符号。
此外，以下，对于构成本发明的实施方式的氮化物半导体层叠衬底的各个层，例示了构成该层的元素(材料)，其主旨是表示出构成该层的主要元素，而不是表示该层完全不包含该元素以外的元素(例如杂质等)。
[第1实施方式]
首先，参照附图对本发明的第1实施方式的氮化物半导体层叠衬底及其制造方法进行说明。
图1是用于表示使用本发明的第1实施方式的氮化物半导体层叠衬底10A的开关元件SA的结构的示意性截面图。
如图1所示，本发明的第1实施方式的氮化物半导体层叠衬底10A包括：衬底11；在该衬底11的上表面形成的缓冲层12；在该缓冲层12的上表面形成的电子渡越层13；和在电子渡越层13的上表面形成的电子供给层14。该衬底11上的各层的形成在未图示的反应炉内进行。此外，电子供给层14的下表面与电子渡越层13的上表面接触，在电子渡越层13与电子供给层14之间不存在其它层。另外，缓冲层12是第1氮化物半导体层的一个例子。此外，电子渡越层13是第2氮化物半导体层的一个例子。此外，电子供给层14是第3氮化物半导体层的一个例子。
上述衬底11例如由Si、SiC、Al2O3、GaN、AlN、ZnO(氧化锌)、GaAs(砷化镓)等构成。此外，缓冲层12例如由InXAlYGa1-X-YN构成(其中，0≤X+Y≤1，并且0≤X≤1，并且0≤Y≤1)。另外，衬底11和缓冲层12可以由相同的氮化物半导体构成。此外，衬底11和缓冲层12如果能够抑制氮化物半导体层叠衬底10A的翘曲和裂缝，则不限定于上述的材料，无论选择何种材料都可以。此外，在缓冲层12的上部，为了提高耐压，可以形成碳浓度为5×1016/cm3以上的耐压GaN层。
上述电子渡越层13例如由厚度为1μm以上5μm以下的无掺杂的GaN构成。此外，电子渡越层13由基底GaN层13A和在该基底GaN层13A的上表面形成的沟道GaN层13C构成。该基底GaN层13A和沟道GaN层13C的形成条件彼此不同。此外，基底GaN层13A的碳浓度小于5×1016/cm3。另一方面，沟道GaN层13C的碳浓度为5×1016/cm3以上1×1018/cm3以上。另外，基底GaN层13A为第4氮化物半导体层的一个例子。此外，沟道GaN层13C为第5氮化物半导体层的一个例子。
在上述基底GaN层13A的碳浓度为5×1016/cm3以上的情况下，在基底GaN层13A与缓冲层12的界面，位错、纳米管等的弯曲变小，该位错、纳米管等延伸到二维电子气区域，对器件特性造成不良影响。另外，在缓冲层12的上部形成有上述耐压GaN层的情况下，当基底GaN层13A的碳浓度为5×1016/cm3以上时，在基底GaN层13A与上述耐压GaN层的界面，位错、纳米管等的弯曲也变小。
在上述沟道GaN层13C的碳浓度小于5×1016/cm3的情况下，虽然详细的理由不明，但是沟道GaN层13C与间隔层14A的界面的平坦性降低，二维电子气区域的电子的迁移率降低。此外，在沟道GaN层13C的碳浓度为1×1018/cm3以上的情况下，相反由于过剩的碳，沟道GaN层13C与间隔层14A的界面的平坦性变差，二维电子气区域的电子的迁移率降低。另外，当在沟道GaN层13C与势垒层14B之间不设置间隔层14A的情况下，沟道GaN层13C与势垒层14B的界面的平坦性也变差。
上述电子供给层14具有：例如5nm以下的由AlN构成的间隔层14A；和例如5nm以上100nm以下的由AlZGa1-ZN(其中0＜Z＜1)构成的势垒层14B。此外，间隔层14A的带隙比基底GaN层13A和沟道GaN层13C中的任一者的带隙都大。此外，势垒层14B的带隙也比基底GaN层13A和沟道GaN层13C中的任一者的带隙都大。也就是说，电子供给层14具有比电子渡越层13大的带隙。在此，进一步优选上述AlZGa1-ZN的组成比Z满足0.1≤Z≤0.5。
此外，上述开关元件SA具有氮化物半导体层叠衬底10A、源极电极21、漏极电极22和栅极电极23。
上述源极电极21、漏极电极22和栅极电极23形成在电子供给层14的上表面。此外，栅极电极23配置在源极电极21与漏极电极22之间。
此外，上述源极电极21、漏极电极22和栅极电极23各自由Ti、Al、Cu、Au、Pt、W、Ta、Ru、Ir、Pd、Hf等金属元素、包含这些金属元素中的至少2种的合金、或包含这些金属元素中的至少1种的氮化物等构成。源极电极21、漏极电极22和栅极电极23各自既可以由单层构成，也可以由组成不同的多个层构成。
上述开关元件SA为常导通型。因此，即使栅极电极23的电位为与源极电极21相同的电位，即使栅极电极23为开路，在沟道GaN层13C与间隔层14A的界面附近也产生二维电子气层15，开关元件SA也成为导通状态。在开关元件SA成为导通状态时，如果漏极电极22的电位比源极电极21的电位高，则在源极电极21与漏极电极22之间流动电流。另一方面，当栅极电极23的电位以源极电极21的电位为基准低于阈值电压时，在栅极电极23的下方，在沟道GaN层13C与间隔层14A的界面附近不再产生二维电子气层15。也就是说，在栅极电极23下形成与图7的耗尽区域1009同样的区域，开关元件SA成为关断状态。在开关元件SA成为关断状态时，在源极电极21与漏极电极22之间不流动电流。
这样，在上述氮化物半导体层叠衬底10A中，需要在由GaN构成的电子渡越层13的上表面形成电子供给层14。假设在电子渡越层13形成后，提高衬底温度，降低炉内压力(收纳衬底11的上述反应炉内的压力)后，开始电子供给层14的形成，则在提高衬底温度、降低炉内压力的期间，形成电子渡越层13的GaN会热分解。当这样时，会在电子渡越层13的上表面(界面)产生凹凸。
因此，在本发明的第1实施方式的氮化物半导体层叠衬底10A中，形成能够抑制构成电子渡越层13的GaN的热分解的电子渡越层13和电子供给层14。以下参照附图进行说明。
图2是表示电子渡越层形成工序和电子供给层形成工序中的衬底温度、炉内压力和原料气体的供给量的变化的时序图。在该电子渡越层形成工序和电子供给层形成工序中，电子渡越层13和电子供给层14利用MOCVD法形成。此外，在上述反应炉内在衬底11的上表面形成缓冲层12的缓冲层形成工序后，在上述反应炉内依次进行电子渡越层形成工序和电子供给层形成工序。此外，图2的横轴表示时间，越靠该横轴的图2中的右侧，时间越靠后。此外，图2的纵轴表示衬底温度、炉内压力或原料气体的供给量。在图2的纵轴表示衬底温度时，越靠该纵轴的图2中的上侧，衬底温度越高。此外，在图2的纵轴表示炉内压力时，越靠该纵轴的图2中的上侧，炉内压力越高。此外，在图2的纵轴表示原料气体的供给量时，越靠该纵轴的图2中的上侧，原料气体的供给量越多。另外，上述缓冲层形成工序是第1氮化物半导体层形成工序的一个例子。此外，上述电子渡越层形成工序是第2氮化物半导体层形成工序的一个例子。此外，上述电子供给层形成工序是第3氮化物半导体层形成工序的一个例子。
如图2所示，首先在缓冲层12之上形成由GaN构成的基底GaN层13A(基底GaN层形成工序)。具体而言，通过分别向上述反应炉内供给作为Ga的原料的TMG(三甲基镓)和作为N的原料的NH3，形成由GaN构成的基底GaN层13A。此时，作为载气使用H2，衬底温度为T1，炉内压力为P1。该衬底温度T1例如为600℃以上1300℃以下，更加优选为700℃以上1200℃以下。此外，炉内压力P1例如为0.15气压以上。另外，上述基底GaN层形成工序为第4氮化物半导体层形成工序的一个例子。
当上述基底GaN层13A的形成结束时，停止TMG的供给，转变至沟道GaN层形成工序的条件。此时，衬底温度从T1向T2转变，炉内压力从P1向P2转变。在此，上述T2高于上述T1，例如为900℃以上1400℃以下，更优选为900℃以上1200℃以下。此外，上述P2低于上述P1，例如为0.15气压以下。此外，关于作为原料气体的TMG、NH3的供给量，当设在基底GaN层形成工序中分别为TMG1、NH31，在沟道GaN层形成工序中分别为TMG2、NH32时，优选TMG2＜TMG1、NH32＜NH31。这是因为，电子供给层14与电子渡越层13相比非常薄，因此，抑制生长速度使膜质稳定。另外，上述沟道GaN层形成工序是第5氮化物半导体层形成工序的一个例子。
然后，在上述衬底温度稳定在T2、炉内压力稳定在P2、TMG的供给量稳定在TMG2、NH3的供给量稳定在NH32后，形成沟道GaN层13C(沟道GaN层形成工序)。在此，沟道GaN层13C的碳浓度由于将压力从P1降低到P2的影响而处于变得比基底GaN层13A大的趋势。
当上述沟道GaN层13C的形成结束时，将NH3的供给量维持在NH32，将衬底温度维持在T2，将炉内压力维持在P2，另一方面，停止TMG的供给，开始供给作为Al的材料的TMA(三甲基铝)，由此形成间隔层14A(间隔层形成工序)。在间隔层14A的形成开始时，衬底温度T2、炉内压力P2已经变成适合于间隔层14A和势垒层14B的形成的条件，不需要为了特别花费时间的衬底温度和炉内压力的调整而中断形成。
当上述间隔层14A的形成结束时，再次开始TMG的供给，形成势垒层14B(势垒层形成工序)。此时的TMG的供给量当设为与沟道GaN层形成工序的TMG的供给量相同的TMG2时，不改变质量流量控制器的设定而仅通过阀的开闭即可进行从沟道GaN层形成工序到势垒层形成工序的TMG供给量的控制，因此优选。
如以上那样，在本发明的第1实施方式的氮化物半导体层叠衬底10A中，通过在电子渡越层13的形成中途将衬底温度和炉内压力变更为电子供给层14的衬底温度和炉内压力，能够在电子渡越层形成工序与电子供给层形成工序之间不产生中断而与电子渡越层形成工序连续地进行电子供给层形成工序。由此，电子渡越层13的上表面处的GaN的热分解被抑制，难以产生电子渡越层13的上表面(界面)的凹凸。其结果，由原子力显微镜得到的氮化物半导体层叠衬底10A的表面粗糙度(例如算术平均粗糙度Ra)、即由原子力显微镜得到的势垒层14B的上表面的表面粗糙度(例如算术平均粗糙度Ra)在1μm见方的扫描范围内为0.5nm以下。
此外，通过抑制在上述电子渡越层13的上表面(界面)产生凹凸，能够使例如5nm以下的极薄的间隔层14A的厚度均匀。由此，电子渡越层13和间隔层14A的面内方向的状态变得均匀，因此，能够抑制二维电子气15中的电子的迁移率下降等开关元件SA的特性劣化的产生。
在上述第1实施方式中，在衬底11的上表面形成了缓冲层12，但是也可以在衬底11的上方形成缓冲层。即，也可以在衬底11上隔着其它层形成缓冲层。
在上述第1实施方式中，电子供给层14可以具有由InJAlLGa1-J-LN(其中0＜J+L≤1且0≤J＜1、0＜L≤1)构成的势垒层来代替由AlZGa1-ZN(其中0＜Z＜1)构成的势垒层14B。
[第2实施方式]
接着，参照附图对本发明的第2实施方式的氮化物半导体层叠衬底及其制造方法进行说明。
图3是用于表示使用本发明的第2实施方式的氮化物半导体层叠衬底10B的开关元件SB的结构的示意性截面图。此外，图4是表示上述氮化物半导体层叠衬底10B的电子渡越层形成工序和电子供给层形成工序中的衬底温度、炉内压力、原料气体的供给量的变化的时序图。另外，图3和图4是用与上述第1实施方式的图1和图2的方法同样的方法对本发明的第2实施方式的氮化物半导体层叠衬底10B的结构和制造方法进行表示的图。此外，在以下的氮化物半导体层叠衬底10B的说明中，对于与上述第1实施方式的结构部相同的结构部，有时省略重复的说明。
如图3所示，本发明的第2实施方式的氮化物半导体层叠衬底10B包括：衬底11；在该衬底11的上表面形成的缓冲层12；在该缓冲层12的上表面形成的电子渡越层213；和在该电子渡越层213的上表面形成的电子供给层14。
此外，上述开关元件SB包括氮化物半导体层叠衬底10B、源极电极21、漏极电极22和栅极电极23。
上述源极电极21、漏极电极22和栅极电极23形成在电子供给层14的上表面。此外，栅极电极23配置在源极电极21与漏极电极22之间。
此外，上述氮化物半导体层叠衬底10B，在基底GaN层13A、倾斜(slope)GaN层13B和沟道GaN层13C构成电子渡越层213这一点与上述第1实施方式的氮化物半导体层叠衬底10A不同。该基底GaN层13A、倾斜GaN层13B和沟道GaN层13C的形成条件彼此不同。此外，间隔层14A的带隙比基底GaN层13A、倾斜GaN层13B和沟道GaN层13C中的任一者的带隙都大。此外，势垒层14B的带隙也比基底GaN层13A、倾斜GaN层13B和沟道GaN层13C中的任一者的带隙都大。即，电子供给层14具有比电子渡越层213大的带隙。另外，倾斜GaN层13B是第6氮化物半导体层的一个例子。
上述倾斜GaN层13B是能够通过在上述第1实施方式中从基底GaN层形成工序向沟道GaN形成工序的形成条件转变的步骤中使TMG和NH3向反应炉内的供给继续进行而形成的层。
以下，使用图4具体地对上述氮化物半导体层叠衬底10B的电子渡越层213和电子供给层14的形成方法进行说明。
如图4所示，首先，利用与上述第1实施方式的基底GaN层13A的形成方法同样的形成方法，在缓冲层12之上形成基底GaN层13A(基底GaN层形成工序)。
当上述基底GaN层13A的形成结束时，将衬底温度等转变至用于形成沟道GaN层13C的衬底温度等。此时，衬底温度从T1向T2，炉内压力从P1向P2，TMG的供给量从TMG1向TMG2，NH3的供给量从NH31向NH32花费一定时间缓慢地转变。在该转变的期间，TMG和NH3向反应炉内的供给继续，由此形成倾斜GaN层13B(倾斜GaN层形成工序)。在此，在基底GaN层13A与倾斜GaN层13B的界面附近，倾斜GaN层13B的碳浓度与基底GaN层13A的碳浓度大致相等。此外，在沟道GaN层13C与倾斜GaN层13B的界面附近，倾斜GaN层13B的碳浓度与沟道GaN层13C的碳浓度大致相等。此外，倾斜GaN层13B的碳浓度随着从倾斜GaN层13B的下部侧向倾斜GaN层13B的上部侧前进而逐渐增加。
当上述倾斜GaN层13B的形成结束时，保持将TMG的供给量维持在TMG2、将NH3的供给量维持在NH32、将衬底温度维持在T2、将炉内压力维持在P2的状态，形成沟道GAN层13C(沟道GaN层形成工序)。在此，沟道GaN层13C的碳浓度由于将炉内压力从P1降低到P2的影响而处于变得比基底GaN层13A大的趋势。
当上述沟道GaN层13C的形成结束时，与上述第1实施方式的间隔层14A的形成方法同样地，停止TMG的供给，开始TMA的供给，形成间隔层14A(间隔层形成工序)。在沟道GaN层13C的形成结束时，衬底温度为T2，炉内压力为P2。该衬底温度T2和炉内压力P2适合于间隔层14A和势垒层14B的形成，因此，在沟道GaN层13C的形成后，不中断而连续地形成间隔层14A。
当上述间隔层14A的形成结束时，与上述第1实施方式的势垒层14B的形成方法同样地，再次开始TMG的供给，形成势垒层14B(势垒层形成工序)。此时的TMG的供给量当设为与沟道GaN层形成工序的TMG的供给量相同的TMG2时，不改变质量流量控制器的设定而仅通过阀的开闭即可进行从沟道GaN层形成工序到势垒层形成工序的TMG供给量的控制，因此优选。
如以上那样，在本发明的第2实施方式的氮化物半导体层叠衬底10B中，与上述第1实施方式同样，通过在电子渡越层213的形成中途将衬底温度和炉内压力变更为电子供给层14的衬底温度和炉内压力，能够在电子渡越层形成工序与电子供给层形成工序之间不产生中断而与电子渡越层形成工序连续地进行电子供给层形成工序。由此，电子渡越层13的上表面处的GaN的热分解被抑制，难以产生电子渡越层13的上表面(界面)的凹凸。其结果，由原子力显微镜得到的氮化物半导体层叠衬底10A的表面粗糙度(例如算术平均粗糙度Ra)、即由原子力显微镜得到的势垒层14B的上表面的表面粗糙度(例如算术平均粗糙度Ra)在1μm见方的扫描范围内为0.5nm以下。
此外，通过抑制在上述电子渡越层213的上表面(界面)产生凹凸，能够使例如5nm以下的极薄的间隔层14A的厚度均匀。由此，电子渡越层213和间隔层14A的面内方向的状态变得均匀，因此，能够抑制电子的迁移率降低等开关元件SB的特性劣化的产生。
进一步，通过在上述基底GaN层13A与沟道GaN层13C之间形成倾斜GaN层13B，能抑制电子渡越层213的内部的凹凸。因此，关于结晶性和缺陷，能够使电子渡越层213对电子供给层14产生的不良影响减小。
此外，在上述倾斜GaN层形成工序中，使衬底温度、炉内压力和原料气体的供给量缓慢变化，因此，衬底温度、炉内压力和原料气体的供给量的过冲和下冲的发生被抑制。
[第3实施方式]
接着，参照附图对本发明的第3实施方式的氮化物半导体层叠衬底及其制造方法进行说明。
图5是用于表示使用本发明的第3实施方式的氮化物半导体层叠衬底10C的开关元件SC的结构的示意性截面图。此外，图6是表示上述氮化物半导体层叠衬底10C的电子渡越层形成工序和电子供给层形成工序中的衬底温度、炉内压力、原料气体的供给量的变化的时序图。另外，图5和图6是用与上述第1实施方式的图1和图2的方法同样的方法对本发明的第3实施方式的氮化物半导体层叠衬底10C的结构和制造方法进行表示的图。此外，在以下的氮化物半导体层叠衬底10C的说明中，对于与上述第1实施方式的结构部相同的结构部，有时省略重复的说明。
如图5所示，本发明的第3实施方式的氮化物半导体层叠衬底10C具有：衬底11；在该衬底11的上表面形成的缓冲层12；在该缓冲层12的上表面形成的电子渡越层13；和在该电子渡越层13的上表面形成的势垒层14B。此外，势垒层14B的下表面与电子渡越层13的上表面接触，在电子渡越层13与势垒层14B之间不存在其它层。另外，势垒层14B是第3氮化物半导体层的一个例子。
此外，上述开关元件SC具有氮化物半导体层叠衬底10C、源极电极21、漏极电极22和栅极电极23。
上述源极电极21、漏极电极22和栅极电极23形成在势垒层14B的上表面。另外，栅极电极23配置在源极电极21与漏极电极22之间。
此外，上述氮化物半导体层叠衬底10C，在基底GaN层13A、倾斜GaN层13B和沟道GaN层13C构成电子渡越层213这一点和仅由势垒层14B构成电子供给层这一点，与上述第1实施方式的氮化物半导体层叠衬底10A不同。
以下，使用图5具体地对上述氮化物半导体层叠衬底10B的电子渡越层213和电子供给层14的形成方法进行说明。
如图6所示，首先，利用与上述第2实施方式的基底GaN层13A的形成方法同样的形成方法在缓冲层12之上形成基底GaN层13A(基底GaN层形成工序)。
当上述基底GaN层13A的形成结束时，将衬底温度等转变至用于形成沟道GaN层13C的衬底温度等。此时，衬底温度从T1向T2、炉内压力从P1向P2、TMG的供给量从TMG1向TMG2、NH3的供给量从NH31向NH32花费一定时间缓慢地转变。在该转变的期间，TMG和NH3向反应炉内的供给继续，由此形成倾斜GaN层13B(倾斜GaN层形成工序)。在此，在基底GaN层13A与倾斜GaN层13B的界面附近，倾斜GaN层13B的碳浓度与基底GaN层13A的碳浓度大致相等。此外，在沟道GaN层13C与倾斜GaN层13B的界面附近，倾斜GaN层13B的碳浓度与沟道GaN层13C的碳浓度大致相等。此外，倾斜GaN层13B的碳浓度随着从倾斜GaN层13B的下部侧向倾斜GaN层13B的上部侧前进而逐渐增加。
当上述倾斜GaN层13B的形成结束时，保持将TMG的供给量维持在TMG2、将NH3的供给量维持在NH32、将衬底温度维持在T2、将炉内压力维持在P2的状态，形成沟道GAN层13C(沟道GaN层形成工序)。在此，沟道GaN层13C的碳浓度由于将炉内压力从P1降低到P2的影响而处于变得比基底GaN层13A大的趋势。
当上述沟道GaN层13C的形成结束时，在将TMG的供给量维持在TMG2、将NH3的供给量维持在NH32、将衬底温度维持在T2、将炉内压力维持在P2的同时，开始供给作为Al的材料的TMA，由此形成作为电子供给层的势垒层14B(势垒层形成工序)。此时的TMG的供给量当设为与沟道GaN层形成工序的TMG的供给量相同的TMG2时，不改变质量流量控制器的设定而仅通过阀的开闭即可进行从沟道GaN层形成工序到势垒层形成工序的TMG供给量的控制，因此优选。
如以上那样，在本发明的第2实施方式的氮化物半导体层叠衬底10C中，与上述第1实施方式同样，通过在电子渡越层213的形成中途将衬底温度和炉内压力变更为电子供给层14的衬底温度和炉内压力，能够在电子渡越层形成工序与电子供给层形成工序之间不产生中断而与电子渡越层形成工序连续地进行电子供给层形成工序。由此，电子渡越层13的上表面处的GaN的热分解被抑制，难以产生电子渡越层13的上表面(界面)的凹凸。其结果，由原子力显微镜得到的氮化物半导体层叠衬底10A的表面粗糙度(例如算术平均粗糙度Ra)、即由原子力显微镜得到的势垒层14B的上表面的表面粗糙度(例如算术平均粗糙度Ra)在1μm见方的扫描范围内为0.5nm以下。
此外，通过抑制在上述电子渡越层213的上表面(界面)产生凹凸，能够使例如5nm以下的极薄的间隔层14A的厚度均匀。由此，电子渡越层213和间隔层14A的面内方向的状态变得均匀，因此，能够抑制电子的迁移率降低等开关元件SB的特性劣化的产生。
进一步，通过在上述基底GaN层13A与沟道GaN层13C之间形成倾斜GaN层13B，电子渡越层213的内部的凹凸被抑制。因此，关于结晶性和缺陷，能够使电子渡越层213对电子供给层14产生的不良影响减小。
此外，在上述倾斜GaN层形成工序中，使衬底温度、炉内压力和原料气体的供给量缓慢地变化，因此，衬底温度、炉内压力和原料气体的供给量的过冲和下冲的发生被抑制。
此外，通过抑制上述电子渡越层213的上表面的凹凸，二维电子气层1008中的电子的迁移率被改善。因此，即使氮化物半导体层叠衬底10C不具有上述第1实施方式的间隔层14A，开关元件SC的导通电阻也充分降低。
假如在上述电子渡越层213与势垒层14B之间形成了间隔层14A，则电子渡越层213与间隔层14A之间的晶格失配变大，其结果，压电效应变大，这会对长期可靠性造成不良影响。因此，不需要会带来可靠性的风险的间隔层14A的意义重大。
对本发明的具体的实施方式进行了说明，但是本发明并不限定于上述第1～第3实施方式，能够在本发明的范围内进行各种变更而实施。例如，可以将将上述第1～第3实施方式中记载的内容适当组合而得到的方式作为本发明的一个实施方式。
即，将本发明和实施方式总结如下。
本发明的氮化物半导体层叠体的制造方法的特征在于，包括：
在反应炉内在衬底11的上方形成第1氮化物半导体层12的第1氮化物半导体层形成工序；
在上述第1氮化物半导体层12的上方形成第2氮化物半导体层13、213的第2氮化物半导体层形成工序；和
在上述第2氮化物半导体层13、213的上表面形成与上述第2氮化物半导体层13、213相比带隙大的第3氮化物半导体层14、14B的第3氮化物半导体层形成工序，
上述第2氮化物半导体层形成工序与上述第3氮化物半导体层形成工序之间不被中断，上述第3氮化物半导体层形成工序与上述第2氮化物半导体层形成工序连续地被实施。
根据上述技术方案，上述第2氮化物半导体层形成工序与第3氮化物半导体层形成工序之间不被中断，第3氮化物半导体层形成工序与上述第2氮化物半导体层形成工序连续地被实施，因此，能够抑制在第2氮化物半导体的上表面产生凹凸。
在一个实施方式的氮化物半导体层叠体的制造方法中，
上述第2氮化物半导体层形成工序具有：
形成第4氮化物半导体层13A的第4氮化物半导体层形成工序；和
在上述第4氮化物半导体层13A的上方形成第5氮化物半导体层13C的第5氮化物半导体层形成工序，
上述第5氮化物半导体层形成工序的衬底温度比上述第4氮化物半导体层形成工序的衬底温度高，
上述第5氮化物半导体层形成工序的炉内压力比上述第4氮化物半导体层形成工序的炉内压力低。
根据上述实施方式，在上述第2氮化物半导体层形成工序的后半部分，衬底温度比较高，炉内压力比较低。因此，即使在以高的衬底温度和低的炉内压力形成上述第3氮化物半导体层14、14B的情况下，也能够与第2氮化物半导体层形成工序连续地良好地进行第3氮化物半导体层形成工序。
在一个实施方式的氮化物半导体层叠体的制造方法中，
上述第2氮化物半导体层形成工序具有在上述第4氮化物半导体层13A与上述第5氮化物半导体层13C之间形成第6氮化物半导体层13B的第6氮化物半导体层形成工序，
上述第6氮化物半导体层形成工序的衬底温度，从与上述第4氮化物半导体层形成工序的衬底温度相同的温度逐渐变化至与上述第5氮化物半导体层形成工序的衬底温度相同的温度，
上述第6氮化物半导体层形成工序的炉内压力，从与上述第4氮化物半导体层形成工序的炉内压力相同的压力逐渐变化至与上述第5氮化物半导体层形成工序的炉内压力相同的压力。
根据上述实施方式，上述第6氮化物半导体层形成工序的衬底温度和炉内压力逐渐变化，因此，能够使第2氮化物半导体层13、213内的缺陷减少，能够提高第2氮化物半导体层13、213的结晶性。
此外，上述第6氮化物半导体层形成工序的衬底温度和炉内压力逐渐变化，因此，在开始第5氮化物半导体层形成工序时，能够抑制衬底温度和炉内温度的过冲和下冲的发生。
在一个实施方式的氮化物半导体层叠体的制造方法中，
上述第2氮化物半导体层13、213由GaN构成，
上述第3氮化物半导体层14B由AlxGa1-xN(0＜x＜1)构成。
根据上述实施方式，上述第2氮化物半导体层13、213与第3氮化物半导体层14B之间的晶格失配变小，因此，能够提高长期可靠性。
本发明的氮化物半导体层叠体的特征在于，包括：
衬底11；
在该衬底11的上方形成的第1氮化物半导体层12；
在上述第1氮化物半导体层12的上方形成的第2氮化物半导体层13、213；和
形成在上述第2氮化物半导体层13、213的上表面，与上述第2氮化物半导体层13、213相比带隙大的第3氮化物半导体层14、14B，
上述第2氮化物半导体层13、213和上述第3氮化物半导体层14、14B，以上述第2氮化物半导体层13、213的形成与上述第3氮化物半导体层14、14B的形成之间不被中断，上述第3氮化物半导体层14、14B的形成与上述第2氮化物半导体层13、213的形成连续地被实施的方式形成。
根据上述技术方案，第2氮化物半导体层13、213和上述第3氮化物半导体层14、14B，以上述第2氮化物半导体层13、213的形成与第3氮化物半导体层14、14B的形成之间不被中断，第3氮化物半导体层14、14B的形成与第2氮化物半导体层13、213的形成连续地被实施的方式形成，因此，能够抑制在第2氮化物半导体的上表面产生凹凸。
在一个实施方式的氮化物半导体层叠体中，
上述第2氮化物半导体层13、213具有：
碳浓度小于5×1016/cm3的第4氮化物半导体层13A；和
形成在上述第4氮化物半导体层的上方，碳浓度为5×1016/cm3以上且小于1×1018/cm3的第5氮化物半导体层13C。
根据上述实施方式，
上述第4氮化物半导体层13A的碳浓度小于5×1016/cm3，由此，能够防止在第1氮化物半导体层12与第4氮化物半导体层13A的界面产生的位错、纳米管等对器件特性产生不良影响。
此外，上述第5氮化物半导体层13C的碳浓度为5×1016/cm3以上且小于1×1018/cm3，由此，能够防止第5氮化物半导体层13C与第3氮化物半导体层14、14B的界面的平坦性的降低。
一个实施方式的氮化物半导体层叠体包括在上述第4氮化物半导体层13A与上述第5氮化物半导体层13C之间形成的第6氮化物半导体层13B，
上述第6氮化物半导体层13B的碳浓度，在上述第4氮化物半导体层13A与上述第6氮化物半导体层13B的界面附近与上述第4氮化物半导体层13A的碳浓度大致相等，并且在上述第5氮化物半导体层13C与上述第6氮化物半导体层13B的界面附近与上述第5氮化物半导体层13C的碳浓度大致相等，并且随着从上述第6氮化物半导体层13B的下部侧向上述第6氮化物半导体层13B的上部侧前进而逐渐增加。
根据上述实施方式，从与上述第4氮化物半导体层13A的碳浓度大致相等的碳浓度逐渐增加至与第5氮化物半导体层13C的碳浓度大致相等的碳浓度。因此，能够从上述第4氮化物半导体层13A的形成条件逐渐转变至第5氮化物半导体层13C的形成条件。其结果，能够使上述第2氮化物半导体层13、213内的缺陷减少，能够提高第2氮化物半导体层13、213的结晶性。
此外，能够从上述第4氮化物半导体层13A的形成条件逐渐转变至第5氮化物半导体层13C的形成条件，因此，在使第5氮化物半导体层13C的形成开始时，能够抑制衬底温度和炉内温度的过冲和下冲的发生。
在一个实施方式的氮化物半导体层叠体中，
上述第2氮化物半导体层13、213由GaN构成，
上述第3氮化物半导体层14B由AlxGa1-xN(0＜x＜1)构成。
根据上述实施方式，上述第2氮化物半导体层13、213与第3氮化物半导体层14B之间的晶格失配变小，因此，能够提高长期可靠性。
在一个实施方式的氮化物半导体层叠体中，
在上述第3氮化物半导体层14、14B的上表面，由原子力显微镜得到的表面粗糙度在1μm见方的扫描范围内为0.5nm以下。
根据上述实施方式，在上述第3氮化物半导体层14、14B的上表面例如形成源极电极21、漏极电极22和栅极电极23的情况下，能够使源极电极21、漏极电极22和栅极电极23对第3氮化物半导体层14、14B的上表面的密合性提高。
符号说明
10A、10B、10C 氮化物半导体层叠衬底
11 衬底
12 缓冲层
13、213 电子渡越层
13A 基底GaN层
13B 倾斜GaN层
13C 沟道GaN层
14 电子供给层
14A 间隔层
14B 势垒层
15 二维电子气
21 源极电极
22 漏极电极
23 栅极电极
SA、SB、SC 开关元件

Claims (9)

1.一种氮化物半导体层叠体的制造方法，其特征在于，包括：
在反应炉内在衬底(11)的上方形成第1氮化物半导体层(12)的第1氮化物半导体层形成工序；
在所述第1氮化物半导体层(12)的上方形成第2氮化物半导体层(13、213)的第2氮化物半导体层形成工序；和
在所述第2氮化物半导体层(13、213)的上表面形成与所述第2氮化物半导体层(13、213)相比带隙大的第3氮化物半导体层(14、14B)的第3氮化物半导体层形成工序，
所述第2氮化物半导体层形成工序与所述第3氮化物半导体层形成工序之间不被中断，所述第3氮化物半导体层形成工序与所述第2氮化物半导体层形成工序连续地被实施。
2.如权利要求1所述的氮化物半导体层叠体的制造方法，其特征在于：
所述第2氮化物半导体层形成工序具有：
形成第4氮化物半导体层(13A)的第4氮化物半导体层形成工序；和
在所述第4氮化物半导体层(13A)的上方形成第5氮化物半导体层(13C)的第5氮化物半导体层形成工序，
所述第5氮化物半导体层形成工序的衬底温度比所述第4氮化物半导体层形成工序的衬底温度高，
所述第5氮化物半导体层形成工序的炉内压力比所述第4氮化物半导体层形成工序的炉内压力低。
3.如权利要求2所述的氮化物半导体层叠体的制造方法，其特征在于：
所述第2氮化物半导体层形成工序具有在所述第4氮化物半导体层(13A)与所述第5氮化物半导体层(13C)之间形成第6氮化物半导体层(13B)的第6氮化物半导体层形成工序，
所述第6氮化物半导体层形成工序的衬底温度，从与所述第4氮化物半导体层形成工序的衬底温度相同的温度逐渐变化至与所述第5氮化物半导体层形成工序的衬底温度相同的温度，
所述第6氮化物半导体层形成工序的炉内压力，从与所述第4氮化物半导体层形成工序的炉内压力相同的压力逐渐变化至与所述第5氮化物半导体层形成工序的炉内压力相同的压力。
4.如权利要求1至3中任一项所述的氮化物半导体层叠体的制造方法，其特征在于：
所述第2氮化物半导体层(13、213)由GaN构成，
所述第3氮化物半导体层(14B)由AlxGa1-xN构成，其中0＜x＜1。
5.一种氮化物半导体层叠体，其特征在于，包括：
衬底(11)；
在所述衬底(11)的上方形成的第1氮化物半导体层(12)；
在所述第1氮化物半导体层(12)的上方形成的第2氮化物半导体层(13、213)；和
形成在所述第2氮化物半导体层(13、213)的上表面，与所述第2氮化物半导体层(13、213)相比带隙大的第3氮化物半导体层(14、14B)，
所述第2氮化物半导体层(13、213)和所述第3氮化物半导体层(14、14B)，以所述第2氮化物半导体层(13、213)的形成与所述第3氮化物半导体层(14、14B)的形成之间不被中断，所述第3氮化物半导体层(14、14B)的形成与所述第2氮化物半导体层(13、213)的形成连续地被实施的方式形成。
6.如权利要求5所述的氮化物半导体层叠体，其特征在于：
所述第2氮化物半导体层(13、213)具有：
碳浓度小于5×1016/cm3的第4氮化物半导体层(13A)；和
形成在所述第4氮化物半导体层(13A)的上方，碳浓度为5×1016/cm3以上且小于1×1018/cm3的第5氮化物半导体层(13C)。
7.如权利要求6所述的氮化物半导体层叠体，其特征在于：
包括在所述第4氮化物半导体层(13A)与所述第5氮化物半导体层(13C)之间形成的第6氮化物半导体层(13B)，
所述第6氮化物半导体层(13B)的碳浓度，在所述第4氮化物半导体层(13A)与所述第6氮化物半导体层(13B)的界面附近与所述第4氮化物半导体层(13A)的碳浓度大致相等，并且在所述第5氮化物半导体层(13C)与所述第6氮化物半导体层(13B)的界面附近与所述第5氮化物半导体层(13C)的碳浓度大致相等，并且随着从所述第6氮化物半导体层(13B)的下部侧向所述第6氮化物半导体层(13B)的上部侧前进而逐渐增加。
8.如权利要求5至7中任一项所述的氮化物半导体层叠体，其特征在于：
所述第2氮化物半导体层(13、213)由GaN构成，
所述第3氮化物半导体层(14B)由AlxGa1-xN构成，其中，0＜x＜1。
9.如权利要求5至8中任一项所述的氮化物半导体层叠体，其特征在于：
在所述第3氮化物半导体层(14、14B)的上表面，由原子力显微镜得到的表面粗糙度在1μm见方的扫描范围内为0.5nm以下。
CN201580048531.0A 2014-09-09 2015-08-28 氮化物半导体层叠体的制造方法和氮化物半导体层叠体 Pending CN106688084A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-183463 2014-09-09
JP2014183463 2014-09-09
PCT/JP2015/074363 WO2016039177A1 (ja) 2014-09-09 2015-08-28 窒化物半導体積層体の製造方法および窒化物半導体積層体

Publications (1)

Publication Number Publication Date
CN106688084A true CN106688084A (zh) 2017-05-17

Family

ID=55458931

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580048531.0A Pending CN106688084A (zh) 2014-09-09 2015-08-28 氮化物半导体层叠体的制造方法和氮化物半导体层叠体

Country Status (4)

Country Link
US (1) US20170256407A1 (zh)
JP (1) JP6220982B2 (zh)
CN (1) CN106688084A (zh)
WO (1) WO2016039177A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023056037A (ja) * 2020-01-20 2023-04-18 株式会社東芝 半導体装置及びその製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6268229B2 (ja) * 2016-06-27 2018-01-24 株式会社サイオクス 窒化物半導体積層物、窒化物半導体積層物の製造方法、半導体積層物の製造方法、および半導体積層物の検査方法
JP6819009B2 (ja) * 2017-01-16 2021-01-27 住友電工デバイス・イノベーション株式会社 半導体基板の製造方法
JP7019942B2 (ja) * 2016-09-28 2022-02-16 富士通株式会社 化合物半導体基板及びその製造方法、化合物半導体装置及びその製造方法、電源装置、高出力増幅器
JP6815278B2 (ja) * 2017-05-26 2021-01-20 株式会社サイオクス 窒化物半導体積層物、半導体装置、窒化物半導体積層物の製造方法および半導体装置の製造方法
EP3486939B1 (en) * 2017-11-20 2020-04-01 IMEC vzw Method for forming a semiconductor structure for a gallium nitride channel device
JP7120334B2 (ja) * 2019-02-05 2022-08-17 三菱電機株式会社 半導体装置および半導体装置の製造方法
US11101378B2 (en) 2019-04-09 2021-08-24 Raytheon Company Semiconductor structure having both enhancement mode group III-N high electron mobility transistors and depletion mode group III-N high electron mobility transistors
JP7258735B2 (ja) * 2019-12-13 2023-04-17 株式会社東芝 半導体装置
US11545566B2 (en) * 2019-12-26 2023-01-03 Raytheon Company Gallium nitride high electron mobility transistors (HEMTs) having reduced current collapse and power added efficiency enhancement
US11362190B2 (en) 2020-05-22 2022-06-14 Raytheon Company Depletion mode high electron mobility field effect transistor (HEMT) semiconductor device having beryllium doped Schottky contact layers

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060054917A1 (en) * 2004-09-14 2006-03-16 Samsung Electro-Mechanics Co., Ltd. Nitride semiconductor light emitting device and method of manufacturing the same
JP4449357B2 (ja) * 2003-07-08 2010-04-14 日立電線株式会社 電界効果トランジスタ用エピタキシャルウェハの製造方法
US20110215424A1 (en) * 2010-03-08 2011-09-08 Furukawa Electric Co., Ltd. Semiconductor device and manufacturing method thereof
JP2012119429A (ja) * 2010-11-30 2012-06-21 Sanken Electric Co Ltd 半導体装置の製造方法、半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3679914B2 (ja) * 1997-02-12 2005-08-03 株式会社東芝 半導体発光装置及びその製造方法
JP2005191477A (ja) * 2003-12-26 2005-07-14 Hitachi Cable Ltd 高電子移動度トランジスタ用エピタキシャルウェハ
JP5870574B2 (ja) * 2011-09-21 2016-03-01 住友電気工業株式会社 半導体装置、及び半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4449357B2 (ja) * 2003-07-08 2010-04-14 日立電線株式会社 電界効果トランジスタ用エピタキシャルウェハの製造方法
US20060054917A1 (en) * 2004-09-14 2006-03-16 Samsung Electro-Mechanics Co., Ltd. Nitride semiconductor light emitting device and method of manufacturing the same
US20110215424A1 (en) * 2010-03-08 2011-09-08 Furukawa Electric Co., Ltd. Semiconductor device and manufacturing method thereof
JP2012119429A (ja) * 2010-11-30 2012-06-21 Sanken Electric Co Ltd 半導体装置の製造方法、半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023056037A (ja) * 2020-01-20 2023-04-18 株式会社東芝 半導体装置及びその製造方法
JP7506207B2 (ja) 2020-01-20 2024-06-25 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20170256407A1 (en) 2017-09-07
WO2016039177A1 (ja) 2016-03-17
JP6220982B2 (ja) 2017-10-25
JPWO2016039177A1 (ja) 2017-05-25

Similar Documents

Publication Publication Date Title
CN106688084A (zh) 氮化物半导体层叠体的制造方法和氮化物半导体层叠体
JP5785103B2 (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
CN100389481C (zh) 氮化物半导体生长用衬底
JP3968566B2 (ja) 窒化物半導体結晶の製造方法及び窒化物半導体ウエハ並びに窒化物半導体デバイス
JP5874495B2 (ja) Ｇａを含むＩＩＩ族窒化物半導体の製造方法
CN108140563A (zh) 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
JP5296255B1 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
TWI685884B (zh) 半導體異質結構及其製造方法
JP6841344B2 (ja) 半導体装置の製造方法、半導体装置
TW201411699A (zh) 磊晶晶圓及其製造方法、紫外發光元件
CN104078500A (zh) 化合物半导体器件及其制造方法
JP2003151996A (ja) ２次元電子ガスを用いた電子デバイス
JP4468744B2 (ja) 窒化物半導体薄膜の作製方法
CN108231556B (zh) Iii-v族氮化物半导体外延片的制造方法
JP6173493B2 (ja) 半導体素子用のエピタキシャル基板およびその製造方法
JP2005277047A (ja) 半導体積層構造およびトランジスタ素子
CN104541359B (zh) 氮化物半导体装置的制造方法
JP2013145782A (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP6117010B2 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP2003178976A (ja) 半導体装置およびその製造方法
JP2015216311A (ja) 半導体基板、半導体基板の製造方法および半導体装置
TW201411698A (zh) 磊晶晶圓及其製造方法
JP2018137432A (ja) 窒化物半導体基板およびその製造方法
JP2013069935A (ja) 半導体基板の製造方法
JP2015103665A (ja) 窒化物半導体エピタキシャルウエハおよび窒化物半導体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170517

WD01 Invention patent application deemed withdrawn after publication