Nothing Special   »   [go: up one dir, main page]

JP2012196092A - Power supply circuit and operation control method thereof - Google Patents

Power supply circuit and operation control method thereof Download PDF

Info

Publication number
JP2012196092A
JP2012196092A JP2011059771A JP2011059771A JP2012196092A JP 2012196092 A JP2012196092 A JP 2012196092A JP 2011059771 A JP2011059771 A JP 2011059771A JP 2011059771 A JP2011059771 A JP 2011059771A JP 2012196092 A JP2012196092 A JP 2012196092A
Authority
JP
Japan
Prior art keywords
voltage
output
circuit
gate voltage
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011059771A
Other languages
Japanese (ja)
Inventor
Shinichiro Yamada
真一郎 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2011059771A priority Critical patent/JP2012196092A/en
Publication of JP2012196092A publication Critical patent/JP2012196092A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)
  • Power Conversion In General (AREA)

Abstract

PROBLEM TO BE SOLVED: To allow a switching regulator type DC/DC converter to perform high frequency operation with high power conversion efficiency and short minimum on-time while suppressing spike noise.SOLUTION: In a time portion when a switching waveform Lx is changed from a high level to a low level, an output control circuit 14 outputs a gate voltage NG at a low current capacity. A waveform detection circuit 15 detects the fact that the switching waveform Lx is gradually changed from the high level to the low level. Upon receipt of a detection signal Pup thereof, the output control circuit 14 immediately raises the gate voltage NG to the high level by applying the gate voltage NG to an output driver M1 at a high current capacity. In a time portion when the switching waveform Lx is changed from the low level to the high level, the waveform detection circuit 15 detects the fact that the gate voltage NG is changed from the high level to a mode switching reference value Va. Upon receipt of a detection signal Pup thereof, the output control circuit 14 switches the application of the gate voltage NG to the output driver M1 to the application at a low current capacity.

Description

本発明は、電源回路及びその動作制御方法に関し、特に、入力端子から入力された入力電圧を所定の電圧に変換して出力端子から出力電圧として出力する電源回路及びその動作制御方法に関するものである。本発明の電源回路及びその動作制御方法は例えばスイッチングレギュレータ方式のDC/DCコンバータに適用される。   The present invention relates to a power supply circuit and an operation control method thereof, and more particularly to a power supply circuit that converts an input voltage input from an input terminal into a predetermined voltage and outputs the voltage as an output voltage from an output terminal, and an operation control method thereof. . The power supply circuit and its operation control method of the present invention are applied to, for example, a switching regulator type DC / DC converter.

入力端子から入力された入力電圧を所定の電圧に変換して出力端子から出力電圧として出力する電源回路として、例えばスイッチングレギュレータ方式のDC/DCコンバータがある。
スイッチングレギュレータ方式のDC/DCコンバータにおいて、スパイクノイズを抑えるためスイッチング波形の高周波成分をなまらせる必要がある。
As a power supply circuit that converts an input voltage input from an input terminal into a predetermined voltage and outputs it as an output voltage from an output terminal, for example, there is a switching regulator type DC / DC converter.
In a switching regulator type DC / DC converter, it is necessary to smooth high-frequency components of a switching waveform in order to suppress spike noise.

例えば昇圧型DC/DCコンバータを例に挙げて説明すると、NMOSFET(N-channel Metal Oxide Semiconductor Field Effect Transistor)からなるNMOSドライバを駆動するためのCMOSインバータ(以下プリドライバと呼ぶ。)のドライブ能力(電流駆動能力)を低下させることで、スイッチング波形のハイレベルからロウレベルへの変化時及びロウレベルからハイレベルへの変化時における高周波成分をなまらせることが既に知られている。   For example, a step-up DC / DC converter will be described as an example. The drive capability of a CMOS inverter (hereinafter referred to as a pre-driver) for driving an NMOS driver composed of an NMOSFET (N-channel Metal Oxide Semiconductor Field Effect Transistor) (hereinafter referred to as a pre-driver). It is already known that the high-frequency component is smoothed when the switching waveform changes from a high level to a low level and when the switching waveform changes from a low level to a high level by reducing the current driving capability.

例えば、スパイクノイズを抑える目的で、駆動用スイッチング素子をオン状態からオフ状態へ移行させる際の駆動信号の遷移時間よりも、スイッチング素子をオフ状態からオン状態へ移行させる際の駆動信号の遷移時間の方が長くなるように駆動信号を生成することが提案されている(特許文献1を参照。)。具体的には、駆動用素子の駆動信号を作るCMOSインバータのPMOS(P-channel MOS)の電流駆動能力の方が、NMOSのそれより大きく、整流用素子の駆動信号を作るCMOSインバータのNMOSの電流駆動能力の方が、PMOSのそれより大きくすることで、スパイクノイズを低減する構成が特許文献1に開示されている。   For example, for the purpose of suppressing spike noise, the transition time of the drive signal when the switching element is shifted from the off state to the on state, rather than the transition time of the drive signal when the drive switching element is shifted from the on state to the off state It has been proposed to generate a drive signal so that the length of the signal becomes longer (see Patent Document 1). Specifically, the current drive capability of the PMOS (P-channel MOS) of the CMOS inverter that generates the drive signal for the drive element is larger than that of the NMOS, and the NMOS of the CMOS inverter that generates the drive signal for the rectifier element. Patent Document 1 discloses a configuration in which spike noise is reduced by making the current driving capability larger than that of PMOS.

しかし、NMOSドライバを駆動するCMOSインバータのドライブ能力を低下させる手法では、NMOSドライバのゲート電圧が低く、オン抵抗が高い状態が長くなるので、電力変換効率が低下や最小オン時間が長くなるという問題があった。   However, in the method of reducing the drive capability of the CMOS inverter for driving the NMOS driver, the gate voltage of the NMOS driver is low and the on-resistance is high, so that the power conversion efficiency is lowered and the minimum on-time is increased. was there.

具体的には、スイッチング波形のハイレベルからロウレベルへの変化部分を説明すると、ゲート電圧が0VからNMOSドライバのしきい値電圧を越えたあたりでNMOSドライバが緩やかにオフからオンとなり、スイッチング波形は緩やかにハイレベルからロウレベルとなる。これによりスパイクノイズを抑えることができる。しかし、ゲート電圧がしきい値電圧からハイレベルになるまでの時間の方が一般的に長く、しきい値電圧からハイレベルまでNMOSドライバのゲート電圧が低い状態となるため、本来のオン抵抗よりも高い状態で動作させることになり、電力変換効率が低下してしまう。   Specifically, the changing part of the switching waveform from the high level to the low level will be described. When the gate voltage exceeds the threshold voltage of the NMOS driver from 0V, the NMOS driver gradually turns from off to on. It gradually goes from high level to low level. Thereby, spike noise can be suppressed. However, the time until the gate voltage goes from the threshold voltage to the high level is generally longer, and the gate voltage of the NMOS driver is lowered from the threshold voltage to the high level. Therefore, the power conversion efficiency is lowered.

スイッチング波形のロウレベルからハイレベルへの変化時部分を説明すると、ゲート電圧がハイレベルからNMOSドライバのしきい値電圧を下回ったあたりでNMOSドライバが緩やかにオンからオフとなり、スイッチング波形は緩やかにロウレベルからハイレベルとなる。これにより、スパイクノイズを抑えることができる。しかし、ゲート電圧がハイレベルからしきい値電圧になるまでの時間の方が一般的に長く、ハイレベルからしきい値電圧になるまでNMOSドライバのゲート電圧が低い状態となるため、本来のオン抵抗よりも高い状態で動作させることになり効率が低下してしまう。   Explaining when the switching waveform changes from the low level to the high level, the NMOS driver gradually turns from on to off when the gate voltage falls below the threshold voltage of the NMOS driver from the high level, and the switching waveform gradually changes to the low level. To high level. Thereby, spike noise can be suppressed. However, the time until the gate voltage changes from the high level to the threshold voltage is generally longer, and the gate voltage of the NMOS driver is low until the gate voltage changes from the high level to the threshold voltage. Since the operation is performed in a state higher than the resistance, the efficiency is lowered.

さらに、ドライバを過電流保護、逆流防止監視用の抵抗として使用している場合に、抵抗値が高いと誤検出する恐れがあるため、十分低いオン抵抗になるオン時間までは過電流保護、逆流防止監視ができなくなり、最小オン時間が長くなってしまう。
昨今は外付け部品を小型化するために、DC/DCコンバータは高周波化してく流れであり、そのためには改善が必要である。
Furthermore, if the driver is used as a resistor for overcurrent protection and backflow prevention monitoring, there is a risk of erroneous detection that the resistance value is high. Preventive monitoring is not possible, and the minimum on-time becomes long.
In recent years, in order to reduce the size of external components, DC / DC converters have a tendency to increase the frequency, and improvement is necessary for that purpose.

本発明は、スイッチングレギュレータ方式のDC/DCコンバータに対してスパイクノイズを抑制しつつ高電力変換効率及び短い最小オン時間で高周波動作させることができる電源回路及びその制御方法を提供することを目的とする。   An object of the present invention is to provide a power supply circuit capable of operating at high frequency with high power conversion efficiency and a short minimum on-time while suppressing spike noise with respect to a switching regulator type DC / DC converter, and a control method thereof. To do.

本発明にかかる電源回路は、入力端子から入力された入力電圧を所定の電圧に変換して出力端子から出力電圧として出力する電源回路であって、制御信号に応じた動作を行なって上記出力電圧を制御するための出力トランジスタと、所定の基準電圧と上記出力電圧に比例した帰還電圧との電圧差を増幅して出力する誤差増幅回路と、上記誤差増幅回路の出力に基づいて上記出力電圧が上記所定の電圧で一定になるように上記出力トランジスタに上記制御信号としてのゲート電圧を出力する制御回路部と、を備え、上記制御回路部は、上記出力トランジスタの上記ゲート電圧を監視するための波形検出回路と、可変な電流容量で上記ゲート電圧を印加するための出力制御回路と、を備え、上記波形検出回路は、上記出力トランジスタのしきい値電圧よりも高く設定されたモード切替え用基準値を用いて上記ゲート電圧を監視し、上記ゲート電圧が上記基準値以上のときは、上記出力制御回路を、上記ゲート電圧が上記基準値未満のときに比べて高い電流容量で動作させるものである。   A power supply circuit according to the present invention is a power supply circuit that converts an input voltage input from an input terminal into a predetermined voltage and outputs the voltage as an output voltage from an output terminal, and performs an operation according to a control signal to output the output voltage. An output transistor for controlling the output, an error amplifying circuit for amplifying and outputting a voltage difference between a predetermined reference voltage and a feedback voltage proportional to the output voltage, and the output voltage based on the output of the error amplifying circuit. A control circuit unit that outputs a gate voltage as the control signal to the output transistor so as to be constant at the predetermined voltage, and the control circuit unit monitors the gate voltage of the output transistor. A waveform detection circuit; and an output control circuit for applying the gate voltage with a variable current capacity. The waveform detection circuit includes a threshold value of the output transistor. The gate voltage is monitored using a mode switching reference value set higher than the voltage, and when the gate voltage is equal to or higher than the reference value, the output control circuit is connected to the output control circuit when the gate voltage is lower than the reference value. It is operated with a higher current capacity than

本発明にかかる電源回路の動作制御方法は、制御信号に応じた動作を行なって出力電圧を制御するための出力トランジスタを備え、入力端子から入力された入力電圧を所定の電圧に変換して上記出力端子から出力する電源回路の動作制御方法であって、所定の基準電圧と上記出力電圧に比例した帰還電圧との電圧差を増幅して出力する誤差増幅回路からの出力に基づいて、上記出力電圧が上記所定の電圧で一定になるように上記出力トランジスタの動作制御を行ない、上記出力トランジスタのしきい値電圧よりも高く設定されたモード切替え用基準値を用いて上記出力トランジスタの上記ゲート電圧を監視し、上記ゲート電圧が上記基準値以上のときは、上記ゲート電圧が上記基準値未満のときに比べて高い電流容量で上記出力トランジスタに上記制御信号としてのゲート電圧を印加する。   An operation control method for a power supply circuit according to the present invention includes an output transistor for controlling an output voltage by performing an operation according to a control signal, converting the input voltage input from an input terminal into a predetermined voltage, and An operation control method for a power supply circuit that outputs from an output terminal, wherein the output is based on an output from an error amplification circuit that amplifies and outputs a voltage difference between a predetermined reference voltage and a feedback voltage proportional to the output voltage. The operation of the output transistor is controlled so that the voltage becomes constant at the predetermined voltage, and the gate voltage of the output transistor is set using a mode switching reference value set higher than the threshold voltage of the output transistor. When the gate voltage is higher than the reference value, the output transistor has a higher current capacity than when the gate voltage is lower than the reference value. Applying a gate voltage as the control signal.

本発明の電源回路及び動作制御方法は、出力トランジスタのゲート電圧を監視し、ゲート電圧レベルに応じて、印加するゲート電圧について許容電流を変化させる。   The power supply circuit and operation control method of the present invention monitor the gate voltage of the output transistor and change the allowable current for the gate voltage to be applied in accordance with the gate voltage level.

本発明の電源回路及び動作制御方法は、例えばスイッチングレギュレータ方式のDC/DCコンバータに適用される。ただし、本発明の電源回路及び動作制御方法の適用対象はこれに限定されない。
本発明の電源回路の一態様は、上記出力トランジスタは上記制御信号に応じてスイッチングを行ない、上記出力トランジスタのスイッチングによって上記入力電圧による充電が行なわれるインダクタと、上記出力トランジスタがオフして遮断状態になったときに上記インダクタの放電を行なう整流素子と、備え、上記制御回路部は、上記誤差増幅回路の出力に基づいて、上記出力電圧が上記所定の電圧で一定になるように上記出力トランジスタのスイッチング制御を行なう。
The power supply circuit and operation control method of the present invention are applied to, for example, a switching regulator type DC / DC converter. However, the application target of the power supply circuit and the operation control method of the present invention is not limited to this.
In one aspect of the power supply circuit of the present invention, the output transistor is switched according to the control signal, the inductor is charged by the input voltage by the switching of the output transistor, and the output transistor is turned off to be cut off. A rectifying element that discharges the inductor when the output transistor becomes, the control circuit unit, based on the output of the error amplifier circuit, the output transistor so that the output voltage becomes constant at the predetermined voltage Switching control is performed.

本発明の電源回路の動作制御方法の一局面で、上記出力トランジスタは上記制御信号に応じてスイッチングを行ない、上記電源回路は上記出力トランジスタのスイッチングによって上記入力電圧による充電が行なわれるインダクタと、上記出力トランジスタがオフして遮断状態になったときに上記インダクタの放電を行なう整流素子と、を備え、上記制御回路部は、上記誤差増幅回路の出力に基づいて、上記出力電圧が上記所定の電圧で一定になるように上記出力トランジスタのスイッチング制御を行なうものである。   In one aspect of the operation control method of the power supply circuit of the present invention, the output transistor performs switching according to the control signal, the power supply circuit is charged by the input voltage by switching of the output transistor, And a rectifying element that discharges the inductor when the output transistor is turned off and is in a cut-off state, and the control circuit unit is configured such that the output voltage is the predetermined voltage based on the output of the error amplifier circuit. The switching of the output transistor is controlled so as to be constant.

この態様及び局面で、DC/DCコンバータのスイッチング波形のハイレベルからロウレベルへの変化時部分を説明すると、比較的低電流容量で出力ドライバにゲート電圧が印加され、ゲート電圧が0Vから出力ドライバのしきい値電圧を越え、出力ドライバが緩やかにオフからオンとなる。この態様及び局面は、スイッチング波形が緩やかにハイレベルからロウレベルとなったことをモード切替え用基準値を用いて検出した後、比較的高電流容量で出力ドライバにゲート電圧を印加し、ゲート電圧を直ちにハイレベルとする。   In this embodiment and aspect, a description will be given of a portion of the switching waveform of the DC / DC converter when it changes from a high level to a low level. A gate voltage is applied to the output driver with a relatively low current capacity. The threshold voltage is exceeded and the output driver is slowly turned on from off. In this aspect and aspect, after detecting that the switching waveform has gradually changed from the high level to the low level by using the mode switching reference value, the gate voltage is applied to the output driver with a relatively high current capacity. Immediately set to high level.

スイッチング波形のロウレベルからハイレベルへの変化時部分を説明すると、この態様及び局面は、比較的高電流容量で出力ドライバにゲート電圧が印加された状態で、ゲート電圧がハイレベルから出力ドライバのしきい値電圧よりも少し上のモード切替え用基準値になったことを検出する。出力ドライバへのゲート電圧の印加を比較的低電流容量に切り替える。出力ドライバが緩やかにオンからオフとなり、スイッチング波形が緩やかにロウレベルからハイレベルとなる。   Describing the portion of the switching waveform when it changes from the low level to the high level, this mode and aspect is that the gate voltage is applied from the high level to the output driver while the gate voltage is applied to the output driver with a relatively high current capacity. It is detected that the reference value for mode switching is slightly higher than the threshold voltage. Switching the gate voltage application to the output driver to a relatively low current capacity. The output driver gradually turns from on to off, and the switching waveform gradually changes from low level to high level.

本発明の電源回路において、上記出力制御回路の一例は、低電流駆動能力インバータと、上記低電流駆動能力インバータよりも電流駆動能力が高い高電流駆動能力インバータとを備えている。上記ゲート電圧が上記基準値以上のときは上記低電流駆動能力インバータ及び上記高電流駆動能力インバータがオンされ、上記ゲート電圧が上記基準値未満のときは上記低電流駆動能力インバータのみがオンされる。ただし、本発明の電源回路において、出力制御回路の構成はこれに限定されず、出力制御回路は、可変な電流容量で上記ゲート電圧を印加できる構成であればどのような構成であってもよい。   In the power supply circuit of the present invention, an example of the output control circuit includes a low current drive capability inverter and a high current drive capability inverter having a higher current drive capability than the low current drive capability inverter. When the gate voltage is equal to or higher than the reference value, the low current drive capability inverter and the high current drive capability inverter are turned on. When the gate voltage is less than the reference value, only the low current drive capability inverter is turned on. . However, in the power supply circuit of the present invention, the configuration of the output control circuit is not limited to this, and the output control circuit may have any configuration as long as the gate voltage can be applied with a variable current capacity. .

本発明の電源回路において、上記波形検出回路の一例は、上記ゲート電圧と上記基準値とを比較するコンパレータで形成されている。
本発明の電源回路において、上記波形検出回路の他の例は、上記出力電圧を電源とし、かつ上記基準値をしきい値とするCMOSインバータで形成されている。
ただし、本発明の電源回路において、波形検出回路の構成はこれらに限定されず、出力トランジスタのしきい値電圧よりも高く設定されたモード切替え用基準値を用いて出力トランジスタのゲート電圧を監視できる構成であればどのような構成であってもよい。
In the power supply circuit of the present invention, an example of the waveform detection circuit is formed by a comparator that compares the gate voltage with the reference value.
In the power supply circuit of the present invention, another example of the waveform detection circuit is formed of a CMOS inverter having the output voltage as a power supply and the reference value as a threshold value.
However, in the power supply circuit of the present invention, the configuration of the waveform detection circuit is not limited to these, and the gate voltage of the output transistor can be monitored using a mode switching reference value set higher than the threshold voltage of the output transistor. Any configuration may be used as long as it is configured.

本発明にかかる電源回路及びその動作制御方法は、入力端子から入力された入力電圧を所定の電圧に変換して出力端子から出力電圧として出力する電源回路及びその動作制御方法において、出力トランジスタのしきい値電圧よりも高く設定されたモード切替え用基準値を用いて出力トランジスタのゲート電圧を監視し、出力トランジスタのゲート電圧が上記基準値以上のときは、ゲート電圧が上記基準値未満のときに比べて高い電流容量で出力トランジスタにゲート電圧を印加するようにしたので、ゲート電圧レベルに応じて、印加するゲート電圧について許容電流を変化させることができる。これにより、本発明をスイッチングレギュレータ方式のDC/DCコンバータ及びその動作制御方法に適用した場合に、そのDC/DCコンバータを、スパイクノイズを抑制しつつ高電力変換効率及び短い最小オン時間で高周波動作させることができる。   A power supply circuit and an operation control method thereof according to the present invention include a power supply circuit that converts an input voltage input from an input terminal into a predetermined voltage and outputs the output voltage as an output voltage from the output terminal, and an operation control method for the output transistor. The gate voltage of the output transistor is monitored using a mode switching reference value set higher than the threshold voltage. When the gate voltage of the output transistor is equal to or higher than the reference value, the gate voltage is lower than the reference value. Since the gate voltage is applied to the output transistor with a higher current capacity, the allowable current can be changed for the applied gate voltage in accordance with the gate voltage level. Thus, when the present invention is applied to a switching regulator type DC / DC converter and its operation control method, the DC / DC converter operates at high frequency with high power conversion efficiency and a short minimum on-time while suppressing spike noise. Can be made.

本発明の電源回路において、出力制御回路は、低電流駆動能力インバータと、低電流駆動能力インバータよりも電流駆動能力が高い高電流駆動能力インバータとを備え、ゲート電圧がモード切替え用基準値以上のときは低電流駆動能力インバータ及び高電流駆動能力インバータがオンされ、ゲート電圧が上記基準値未満のときは低電流駆動能力インバータのみがオンされるようにすれば、簡単な構成で出力制御回路を形成できる。   In the power supply circuit of the present invention, the output control circuit includes a low current drive capability inverter and a high current drive capability inverter having a higher current drive capability than the low current drive capability inverter, and the gate voltage is equal to or higher than a mode switching reference value. When the low current drive capability inverter and the high current drive capability inverter are turned on, and only the low current drive capability inverter is turned on when the gate voltage is less than the reference value, the output control circuit can be configured with a simple configuration. Can be formed.

本発明の電源回路において、波形検出回路は、ゲート電圧と基準値とを比較するコンパレータで形成されているか、出力電圧を電源とし、かつ基準値をしきい値とするCMOSインバータで形成されているようにすれば、簡単な構成で波形検出回路を形成できる。   In the power supply circuit of the present invention, the waveform detection circuit is formed by a comparator that compares a gate voltage with a reference value, or is formed by a CMOS inverter that uses an output voltage as a power supply and uses the reference value as a threshold value. In this way, the waveform detection circuit can be formed with a simple configuration.

実施例を説明するための回路図である。It is a circuit diagram for demonstrating an Example. 同実施例における出力制御回路の一例を説明するための回路図である。It is a circuit diagram for demonstrating an example of the output control circuit in the Example. 同実施例におけるNG波形検出回路の一例を説明するための回路図である。It is a circuit diagram for demonstrating an example of the NG waveform detection circuit in the Example. 同実施例における出力制御回路及びNG波形検出回路の動作を説明するためのタイミングチャートである。3 is a timing chart for explaining operations of an output control circuit and an NG waveform detection circuit in the same embodiment. NG波形検出回路の他の例を説明するための回路図である。It is a circuit diagram for demonstrating the other example of a NG waveform detection circuit.

図1は、電源回路の一実施例を説明するための回路図である。
図1において、電源回路1は、入力端子Vinに入力された入力電圧Viを所定の定電圧に昇圧し、出力電圧Voとして出力端子Voutから出力する非同期整流型の昇圧型スイッチングレギュレータをなしている。
電源回路1は、NMOSFETからなるNMOSドライバM1と、整流用のダイオードD1とを備えている。
FIG. 1 is a circuit diagram for explaining an embodiment of a power supply circuit.
In FIG. 1, a power supply circuit 1 is an asynchronous rectification type boosting switching regulator that boosts an input voltage Vi input to an input terminal Vin to a predetermined constant voltage and outputs the boosted voltage as an output voltage Vo from an output terminal Vout. .
The power supply circuit 1 includes an NMOS driver M1 made of NMOSFET and a rectifying diode D1.

さらに、電源回路1は、出力電圧検出用の抵抗R1,R2、インダクタL1、出力コンデンサCo、位相補償用の抵抗R1及びコンデンサC1、誤差増幅回路11、PWMコンパレータ12、発振回路13、出力制御回路14、NG波形検出回路15並びに基準電圧発生回路16を備えている。符号CdはNMOSドライバM1のドレイン−ゲート間容量である。符号D2はNMOSドライバM1のボディダイオードである。   Further, the power supply circuit 1 includes output voltage detection resistors R1 and R2, an inductor L1, an output capacitor Co, a phase compensation resistor R1 and a capacitor C1, an error amplification circuit 11, a PWM comparator 12, an oscillation circuit 13, and an output control circuit. 14, an NG waveform detection circuit 15 and a reference voltage generation circuit 16 are provided. A symbol Cd is a drain-gate capacitance of the NMOS driver M1. A symbol D2 is a body diode of the NMOS driver M1.

電源回路1において、NMOSドライバM1、ダイオードD1、インダクタL1及び出力コンデンサCoを除く各回路は半導体チップ10内に形成されている。ここで、NMOSドライバM1及びダイオードD1の一方又は両方は半導体チップ10内に形成されていてもよい。   In the power supply circuit 1, each circuit except the NMOS driver M1, the diode D1, the inductor L1, and the output capacitor Co is formed in the semiconductor chip 10. Here, one or both of the NMOS driver M1 and the diode D1 may be formed in the semiconductor chip 10.

なお、図1では、NMOSドライバM1が出力トランジスタを、ダイオードD1が整流素子をそれぞれなし、誤差増幅回路11、PWMコンパレータ12、発振回路13、出力制御回路14、NG波形検出回路、基準電圧発生回路16、抵抗Ra,Rb,R1及びコンデンサC1は制御回路部をなす。   In FIG. 1, the NMOS driver M1 is an output transistor, the diode D1 is a rectifier, an error amplifier circuit 11, a PWM comparator 12, an oscillation circuit 13, an output control circuit 14, an NG waveform detection circuit, and a reference voltage generation circuit. 16, resistors Ra, Rb, R1 and capacitor C1 form a control circuit section.

基準電圧発生回路16は、所定の基準電圧Vrefとモード切替え用基準値Vaを生成して出力する。基準電圧Vrefとモード切替え用基準値Vaは互いに異なる値であってもよいし、同じ値であってもよい。出力電圧検出用の抵抗R1,R2は、出力電圧Voを分圧して帰還電圧Vfbを生成して出力する。誤差増幅回路11は、入力された帰還電圧Vfbと基準電圧Vrefとの電圧差を増幅して誤差電圧Veを生成して出力する。発振回路13は所定の三角波信号TWを生成して出力する。PWMコンパレータ12は誤差増幅回路11からの誤差電圧Veと発振回路13からの三角波信号TWからPWM制御を行なうためのパルス信号Drvonを生成して出力する。パルス信号Drvonは、出力制御回路14を介してNMOSドライバM1のゲートに入力される。   The reference voltage generation circuit 16 generates and outputs a predetermined reference voltage Vref and a mode switching reference value Va. The reference voltage Vref and the mode switching reference value Va may be different from each other or the same value. The output voltage detection resistors R1 and R2 divide the output voltage Vo to generate and output a feedback voltage Vfb. The error amplifier circuit 11 amplifies the voltage difference between the input feedback voltage Vfb and the reference voltage Vref to generate and output an error voltage Ve. The oscillation circuit 13 generates and outputs a predetermined triangular wave signal TW. The PWM comparator 12 generates and outputs a pulse signal Drvon for performing PWM control from the error voltage Ve from the error amplifier circuit 11 and the triangular wave signal TW from the oscillation circuit 13. The pulse signal Drvon is input to the gate of the NMOS driver M1 via the output control circuit 14.

NG波形検出回路15は、基準電圧発生回路11からのモード切替え用基準値Vaを用いてNMOSドライバM1のゲート電圧NGを監視し、ゲート電圧NGの高さに応じたLx波形Lレベル検出信号Pupを出力する。NG波形検出回路15は、ゲート電圧NGがモード切替え用基準値Va以上のときはハイレベルの信号を出力し、ゲート電圧NGがモード切替え用基準値Va未満のときはロウレベルの信号を出力する。モード切替え用基準値VaはNMOSドライバM1のしきい値電圧Vthよりも高い値に設定されている。
出力制御回路14は、PWMコンパレータ12からのパルス信号Drvon及びNG波形検出回路15からのLx波形Lレベル検出信号Pupに基づいて、可変な電流容量でNMOSドライバM1のゲートにゲート電圧NGを印加する。
The NG waveform detection circuit 15 monitors the gate voltage NG of the NMOS driver M1 using the mode switching reference value Va from the reference voltage generation circuit 11, and the Lx waveform L level detection signal Pup corresponding to the height of the gate voltage NG. Is output. The NG waveform detection circuit 15 outputs a high level signal when the gate voltage NG is equal to or higher than the mode switching reference value Va, and outputs a low level signal when the gate voltage NG is lower than the mode switching reference value Va. The mode switching reference value Va is set to a value higher than the threshold voltage Vth of the NMOS driver M1.
The output control circuit 14 applies a gate voltage NG to the gate of the NMOS driver M1 with a variable current capacity based on the pulse signal Drvon from the PWM comparator 12 and the Lx waveform L level detection signal Pup from the NG waveform detection circuit 15. .

入力端子VinとNMOSドライバM1のドレインとの間にインダクタL1が接続されている。NMOSドライバM1のソースは接地電圧GNDに接続されている。
インダクタL1とNMOSドライバM1との接続部にダイオードD1のアノードが接続されている。ダイオードD1のカソードは出力端子Voutに接続されている。
出力端子Voutと接地電圧GNDとの間に、出力コンデンサCoが接続されるとともに、抵抗Ra,Rbが直列に接続されている。抵抗Raと抵抗Rbの間の電圧が帰還抵抗Vfbになる。
An inductor L1 is connected between the input terminal Vin and the drain of the NMOS driver M1. The source of the NMOS driver M1 is connected to the ground voltage GND.
The anode of the diode D1 is connected to the connection between the inductor L1 and the NMOS driver M1. The cathode of the diode D1 is connected to the output terminal Vout.
An output capacitor Co is connected between the output terminal Vout and the ground voltage GND, and resistors Ra and Rb are connected in series. The voltage between the resistor Ra and the resistor Rb becomes the feedback resistor Vfb.

誤差増幅回路11において、反転入力端には帰還電圧Vfbが、非反転入力端には基準電圧Vrefが入力される。誤差増幅回路11の出力端はPWMコンパレータ12の非反転入力端に接続されている。誤差増幅回路11の出力端と接地電圧GNDとの間には、抵抗R1及びコンデンサC1の直列回路が接続されている。
PWMコンパレータ12の反転入力端には三角波信号TWが入力される。PWMコンパレータ12から出力されたパルス信号Drvonは、出力制御回路14に入力される。
出力制御回路14は、PWMコンパレータ12からのパルス信号Drvon及びNG波形検出回路15からのLx波形Lレベル検出信号Pupに基づいて、可変な電流容量でNMOSドライバM1にゲート電圧を印加する。
In the error amplifier circuit 11, the feedback voltage Vfb is input to the inverting input terminal, and the reference voltage Vref is input to the non-inverting input terminal. The output terminal of the error amplifier circuit 11 is connected to the non-inverting input terminal of the PWM comparator 12. A series circuit of a resistor R1 and a capacitor C1 is connected between the output terminal of the error amplifier circuit 11 and the ground voltage GND.
A triangular wave signal TW is input to the inverting input terminal of the PWM comparator 12. The pulse signal Drvon output from the PWM comparator 12 is input to the output control circuit 14.
The output control circuit 14 applies a gate voltage to the NMOS driver M1 with a variable current capacity based on the pulse signal Drvon from the PWM comparator 12 and the Lx waveform L level detection signal Pup from the NG waveform detection circuit 15.

図2は、出力制御回路14の一例を説明するための回路図である。
出力制御回路14は、NOT回路21,22、OR回路23、AND回路24及びインバータ25,26を備えている。
NOT回路21にLx波形Lレベル検出信号Pupが入力される。NOT回路22にパルス信号Drvonが入力される。OR回路22にNOT回路21の出力とNOT回路22の出力が入力される。AND回路24にLx波形Lレベル検出信号PupとNOT回路22の出力が入力される。
FIG. 2 is a circuit diagram for explaining an example of the output control circuit 14.
The output control circuit 14 includes NOT circuits 21 and 22, an OR circuit 23, an AND circuit 24, and inverters 25 and 26.
The Lx waveform L level detection signal Pup is input to the NOT circuit 21. The pulse signal Drvon is input to the NOT circuit 22. The output of the NOT circuit 21 and the output of the NOT circuit 22 are input to the OR circuit 22. The AND circuit 24 receives the Lx waveform L level detection signal Pup and the output of the NOT circuit 22.

低電流容量インバータ25は、入力電圧Viと接地電位GNDの間に直列接続されたPMOSトランジスタM21とNMOSトランジスタM22を備えている。トランジスタM21,M22のゲートにNOT回路22の出力が入力される。低電流容量インバータ25の出力はNMOSドライバM1のゲートに印加されるゲート電圧NGとして出力される。   The low current capacity inverter 25 includes a PMOS transistor M21 and an NMOS transistor M22 connected in series between the input voltage Vi and the ground potential GND. The output of the NOT circuit 22 is input to the gates of the transistors M21 and M22. The output of the low current capacity inverter 25 is output as a gate voltage NG applied to the gate of the NMOS driver M1.

高電流容量インバータ26は、入力電圧Viと接地電位GNDの間に直列接続されたPMOSトランジスタM23とNMOSトランジスタM24を備えている。トランジスタM23のゲートにOR回路23の出力が入力される。トランジスタM24のゲートにAND回路24の出力が入力される。高電流容量インバータ26の出力はNMOSドライバM1のゲートに印加されるゲート電圧NGとして出力される。   The high current capacity inverter 26 includes a PMOS transistor M23 and an NMOS transistor M24 connected in series between the input voltage Vi and the ground potential GND. The output of the OR circuit 23 is input to the gate of the transistor M23. The output of the AND circuit 24 is input to the gate of the transistor M24. The output of the high current capacity inverter 26 is output as a gate voltage NG applied to the gate of the NMOS driver M1.

高電流容量インバータ26の電流駆動能力は低電流容量インバータ25の電流駆動能力に比べて高い。例えば、高電流容量インバータ26のPMOSトランジスタM21は、低電流容量インバータ25のPMOSトランジスタM23の電流駆動能力に比べて10倍程度の電流駆動能力をもち、高電流容量インバータ26のNMOSトランジスタM22は、低電流容量インバータ25のNMOSトランジスタM24の電流駆動能力に比べて10倍程度の電流駆動能力をもつ。   The current drive capability of the high current capacity inverter 26 is higher than the current drive capability of the low current capacity inverter 25. For example, the PMOS transistor M21 of the high current capacity inverter 26 has about 10 times the current drive capacity of the PMOS transistor M23 of the low current capacity inverter 25, and the NMOS transistor M22 of the high current capacity inverter 26 is Compared with the current driving capability of the NMOS transistor M24 of the low current capacity inverter 25, the current driving capability is about 10 times.

出力制御回路14は、NOT回路22によってパルス信号Drvonを反転した信号をインバータ25,26によってさらに反転した信号をゲート電圧NGとして出力する。
パルス信号Drvon及び検出信号Pupがともにロウレベルのとき、MOSトランジスタM22はオンし、MOSトランジスタM21,M23,M24はオフし、ゲート電圧NGは比較的高い電流容量をもって接地電位GNDに接続される。
パルス信号Drvonがハイレベルで検出信号Pupがロウレベルのとき、MOSトランジスタM21はオンし、MOSトランジスタM22,M23,M24はオフし、ゲート電圧NGは比較的低い電流容量をもって入力電圧Viに接続される。
パルス信号Drvon及び検出信号Pupがともにハイレベルのとき、MOSトランジスタM21,M23はオンし、MOSトランジスタM22,M24はオフし、ゲート電圧NGは比較的高い電流容量をもって入力電圧Viに接続される。
パルス信号Drvonがロウレベルで検出信号Pupがハイレベルのとき、MOSトランジスタM22,M24はオンし、MOSトランジスタM21,M23はオフし、ゲート電圧NGは比較的低い電流容量をもって接地電位GNDに接続される。
The output control circuit 14 outputs a signal obtained by further inverting the signal obtained by inverting the pulse signal Drvon by the NOT circuit 22 by the inverters 25 and 26 as the gate voltage NG.
When both the pulse signal Drvon and the detection signal Pup are at a low level, the MOS transistor M22 is turned on, the MOS transistors M21, M23, and M24 are turned off, and the gate voltage NG is connected to the ground potential GND with a relatively high current capacity.
When the pulse signal Drvon is high and the detection signal Pup is low, the MOS transistor M21 is turned on, the MOS transistors M22, M23, and M24 are turned off, and the gate voltage NG is connected to the input voltage Vi with a relatively low current capacity. .
When both the pulse signal Drvon and the detection signal Pup are at a high level, the MOS transistors M21 and M23 are turned on, the MOS transistors M22 and M24 are turned off, and the gate voltage NG is connected to the input voltage Vi with a relatively high current capacity.
When the pulse signal Drvon is low level and the detection signal Pup is high level, the MOS transistors M22 and M24 are turned on, the MOS transistors M21 and M23 are turned off, and the gate voltage NG is connected to the ground potential GND with a relatively low current capacity. .

図3は、NG波形検出回路15の一例を説明するための回路図である。
NG波形検出回路15は、ゲート電圧NGとモード切替え用基準値Vaとを比較するコンパレータ31で形成されている。コンパレータ31において、反転入力端にゲート電圧NGが入力され、非反転入力端にモード切替え用基準値Vaが入力される。コンパレータ31は、ゲート電圧NGがモード切替え用基準値Va以上のときはハイレベルの信号を出力し、ゲート電圧NGがモード切替え用基準値Va未満のときはロウレベルの信号を出力する。
FIG. 3 is a circuit diagram for explaining an example of the NG waveform detection circuit 15.
The NG waveform detection circuit 15 is formed of a comparator 31 that compares the gate voltage NG with the mode switching reference value Va. In the comparator 31, the gate voltage NG is input to the inverting input terminal, and the mode switching reference value Va is input to the non-inverting input terminal. The comparator 31 outputs a high level signal when the gate voltage NG is equal to or higher than the mode switching reference value Va, and outputs a low level signal when the gate voltage NG is lower than the mode switching reference value Va.

図1を参照して、電源回路1の動作を説明する。
電源回路1の誤差増幅回路11は、基準電圧Vrefと帰還電圧Vfbとの電圧差を増幅して誤差電圧Veを生成し、PWMコンパレータ12の非反転入力端に出力する。PWMコンパレータ12は、三角波信号TWの電圧が誤差電圧Ve未満の場合はハイレベルの信号を出力し、三角波信号TWの電圧が誤差電圧Ve以上である場合はロウレベルの信号を出力する。すなわち、PWMコンパレータ12は、誤差電圧Veに応じて出力するパルス信号Drvonのデューティサイクルを変化させる。
The operation of the power supply circuit 1 will be described with reference to FIG.
The error amplifier circuit 11 of the power supply circuit 1 amplifies the voltage difference between the reference voltage Vref and the feedback voltage Vfb to generate an error voltage Ve, and outputs the error voltage Ve to the non-inverting input terminal of the PWM comparator 12. The PWM comparator 12 outputs a high level signal when the voltage of the triangular wave signal TW is less than the error voltage Ve, and outputs a low level signal when the voltage of the triangular wave signal TW is equal to or higher than the error voltage Ve. That is, the PWM comparator 12 changes the duty cycle of the pulse signal Drvon to be output according to the error voltage Ve.

NMOSドライバM1は、ゲートがハイレベルのときはオンして導通状態になり、ゲートがロウレベルのときはオフして遮断状態になる。NMOSドライバM1がオンしているとき、入力端子VinからインダクタL1とNMOSドライバM1を通って接地電圧GNDに電流が流れ、インダクタL1にエネルギーが蓄積される。NMOSドライバM1がオフすると、インダクタL1とNMOSドライバM1との接続部の電圧Lxは、インダクタL1の逆起電力の影響で入力電圧Viよりも高い電圧になる。インダクタL1に蓄積されたエネルギーが、ダイオードD1を介して出力コンデンサCoを充電するとともに出力端子Voutに接続された負荷に供給される。   The NMOS driver M1 is turned on when the gate is at a high level and becomes conductive, and is turned off and turned off when the gate is at a low level. When the NMOS driver M1 is on, a current flows from the input terminal Vin through the inductor L1 and the NMOS driver M1 to the ground voltage GND, and energy is stored in the inductor L1. When the NMOS driver M1 is turned off, the voltage Lx at the connection between the inductor L1 and the NMOS driver M1 becomes higher than the input voltage Vi due to the influence of the counter electromotive force of the inductor L1. The energy stored in the inductor L1 charges the output capacitor Co through the diode D1 and is supplied to the load connected to the output terminal Vout.

出力電圧Voが低下して帰還電圧Vfbが低下すると、誤差増幅回路11からの誤差電圧Veが上昇する。誤差電圧VeはPWMコンパレータ12の非反転入力端に入力されているため、誤差電圧Veが上昇するとPWMコンパレータ12から出力されたパルス信号Drvonのハイレベルの時間が長くなるとともにロウレベルの時間が短くなる。このため、NMOSドライバM1がオンする時間が長くなってインダクタL1に蓄えられるエネルギーが増加することから、出力電圧Voは上昇する。逆に、出力電圧Voが上昇して帰還電圧Vfbが上昇すると、誤差電圧Veが低下する。すると、PWMコンパレータ12から出力されるパルス信号Drvonのハイレベルの時間が短くなるとともにロウレベルの時間が長くなる。このため、NMOSドライバM1がオンする時間が短くなり、インダクタL1に蓄えられるエネルギーも減少することから、出力電圧Voは低下する。このような動作を繰り返すことにより、出力電圧Voは所定の電圧に維持される。   When the output voltage Vo decreases and the feedback voltage Vfb decreases, the error voltage Ve from the error amplifier circuit 11 increases. Since the error voltage Ve is input to the non-inverting input terminal of the PWM comparator 12, when the error voltage Ve rises, the high level time of the pulse signal Drvon output from the PWM comparator 12 becomes longer and the low level time becomes shorter. . For this reason, the time during which the NMOS driver M1 is turned on becomes longer and the energy stored in the inductor L1 increases, so the output voltage Vo rises. Conversely, when the output voltage Vo rises and the feedback voltage Vfb rises, the error voltage Ve decreases. Then, the high level time of the pulse signal Drvon output from the PWM comparator 12 is shortened and the low level time is lengthened. For this reason, the time for which the NMOS driver M1 is turned on is shortened, and the energy stored in the inductor L1 is also reduced, so that the output voltage Vo is lowered. By repeating such an operation, the output voltage Vo is maintained at a predetermined voltage.

図4は、出力制御回路14及びNG波形検出回路15の動作を説明するためのタイミングチャートである。
t0:
パルス信号Drvonがロウレベルからハイレベルへの変化時になる。ゲート電圧NGがモード切替え用基準値Va未満なので、Lx波形Lレベル検出信号Pupはロウレベルである。出力制御回路14のMOSトランジスタM21はオンし、MOSトランジスタM22,23,24はオフ状態で、ゲート電圧NGのノードをドライブする能力は低く抑えられている。
FIG. 4 is a timing chart for explaining operations of the output control circuit 14 and the NG waveform detection circuit 15.
t0:
When the pulse signal Drvon changes from the low level to the high level. Since the gate voltage NG is less than the mode switching reference value Va, the Lx waveform L level detection signal Pup is at the low level. The MOS transistor M21 of the output control circuit 14 is turned on, the MOS transistors M22, 23, and 24 are turned off, and the ability to drive the node of the gate voltage NG is kept low.

t0〜t1:
ゲート電圧NGのノードをドライブする能力が低いため、ゲート電圧NGは緩やかに上昇し、NMOSドライバM1のしきい値電圧Vthを越えたあたりで、NMOSドライバM1がオンし、Lx波形がハイレベルから下がりだす。
t0 to t1:
Since the ability to drive the node of the gate voltage NG is low, the gate voltage NG rises gently, and when the threshold voltage Vth of the NMOS driver M1 is exceeded, the NMOS driver M1 is turned on, and the Lx waveform changes from the high level. It begins to fall.

t1〜t2:
NMOSドライバM1のゲート電圧NGがしきい値電圧Vth付近のため、NMOSドライバは飽和領域で動作することになる。ゲート電圧NGはしきい値電圧Vth以上に上がろうとするが、ドレイン−ゲート間容量Cdがミラー効果により大きな容量として見えるため、Lx波形がロウレベルになるまで、しきい値電圧Vth付近で非常に緩やかな傾斜で上昇する。これにより、Lx波形の高周波成分が抑えられ、スパイクノイズを抑制することができる。一方、NMOSドライバM1の抵抗値は非常に高く、この間は電力変換効率が低下する。
t1-t2:
Since the gate voltage NG of the NMOS driver M1 is near the threshold voltage Vth, the NMOS driver operates in the saturation region. Although the gate voltage NG tends to rise above the threshold voltage Vth, the drain-gate capacitance Cd appears to be a large capacitance due to the Miller effect, so it is very close to the threshold voltage Vth until the Lx waveform becomes low level. It rises with a gentle slope. Thereby, the high frequency component of the Lx waveform is suppressed, and spike noise can be suppressed. On the other hand, the resistance value of the NMOS driver M1 is very high, and the power conversion efficiency decreases during this period.

t2〜t3:
Lx波形がロウレベルになると、ドレイン−ゲート間容量Cdへのチャージが不要となり、ゲート電圧NGが緩やかに上昇し、モード切替え用基準値Vaに到達する。
t2 to t3:
When the Lx waveform becomes low level, the drain-gate capacitance Cd is not required to be charged, the gate voltage NG gradually rises, and reaches the mode switching reference value Va.

t3:ゲート電圧NGがモード切替え用基準値Va以上なので、NG波形検出回路15の検出信号Pupはロウレベルからハイレベルへの変化時になる。出力制御回路14において、MOSトランジスタM21がオン、MOSトランジスタM22,23,24がオフの状態から、MOSトランジスタM22〜24が動作可能状態となる。このとき、パルス信号Drvonがハイレベルなので、MOSトランジスタM22〜24のうちMOSトランジスタM23のみがオンし、ゲート電圧NGを急激にハイレベルに吊り上げる。これにより、NMOSドライバM1が線形領域となり抵抗値が本来の低いものになり、電力変換効率に影響がなくなる。
従来技術の回路であれば、ゲート電圧NGがハイレベルまで緩やかに上昇する間、NMOSドライバM1の抵抗値が高くなるため、電力変換効率が低下したり、NMOSドライバM1を電流検出用の抵抗として使用している場合には誤検出する原因となったりしていたが、本発明はこれらの不具合を解消できる。
t3: Since the gate voltage NG is equal to or higher than the mode switching reference value Va, the detection signal Pup of the NG waveform detection circuit 15 is changed from the low level to the high level. In the output control circuit 14, the MOS transistors M <b> 22 to M <b> 24 become operable from the state in which the MOS transistor M <b> 21 is on and the MOS transistors M <b> 22, 23, and 24 are off. At this time, since the pulse signal Drvon is at the high level, only the MOS transistor M23 is turned on among the MOS transistors M22 to M24, and the gate voltage NG is suddenly raised to the high level. As a result, the NMOS driver M1 becomes a linear region and the resistance value is originally low, and the power conversion efficiency is not affected.
In the prior art circuit, the resistance value of the NMOS driver M1 increases while the gate voltage NG gradually rises to a high level, so that the power conversion efficiency is reduced or the NMOS driver M1 is used as a current detection resistor. Although it has been a cause of erroneous detection when used, the present invention can solve these problems.

t4:
パルス信号Drvonがハイレベルからロウレベルへの変化時となる。このとき、検出信号Pupがハイレベルで、出力制御回路14はゲート電圧NGのノードをドライブする能力が高いため、NMOSドライバM1が線形領域であり、ゲート電圧NGは急峻に低下する。
従来技術の回路であれば、ゲート電圧NGがロウレベルまで緩やかに下降する間、NMOSドライバM1の抵抗値が高くなるため、電力変換効率が低下する。本発明はこの不具合を解消できる。
ゲート電圧NGがモード切替え用基準値Va未満となると検出信号Pupがロウレベルとなり、ゲート電圧NGのノードをドライブする能力は低く抑えられ、ゲート電圧NGがしきい値電圧Vth付近まで緩やかに下降する。
t4:
When the pulse signal Drvon changes from the high level to the low level. At this time, since the detection signal Pup is at a high level and the output control circuit 14 has a high ability to drive the node of the gate voltage NG, the NMOS driver M1 is in a linear region, and the gate voltage NG decreases sharply.
In the case of the conventional circuit, the resistance value of the NMOS driver M1 is increased while the gate voltage NG is gradually lowered to the low level, so that the power conversion efficiency is lowered. The present invention can solve this problem.
When the gate voltage NG becomes less than the mode switching reference value Va, the detection signal Pup becomes low level, the ability to drive the node of the gate voltage NG is suppressed to a low level, and the gate voltage NG gradually decreases to near the threshold voltage Vth.

t5〜t6:
NMOSドライバM1のしきい値電圧Vth付近に近づくと、NMOSドライバM1は飽和領域で動作する。ゲート電圧NGはしきい値電圧Vth以下に下がろうとするが、ドレイン−ゲート間容量Cdがミラー効果により大きな容量として見えるため、Lx波形がハイレベルになるまで、しきい値電圧Vth付近で非常に緩やかな傾斜で下降する。その結果、Lx波形の高周波成分が抑えられ、スパイクノイズを抑制することができる。一方、NMOSドライバM1の抵抗値が非常に高く、この間は効率が低下する。
t5 to t6:
When approaching the vicinity of the threshold voltage Vth of the NMOS driver M1, the NMOS driver M1 operates in the saturation region. Although the gate voltage NG tends to fall below the threshold voltage Vth, the drain-gate capacitance Cd appears as a large capacitance due to the Miller effect. Therefore, the gate voltage NG is extremely near the threshold voltage Vth until the Lx waveform becomes high level. Descent with a gentle slope. As a result, the high frequency component of the Lx waveform is suppressed, and spike noise can be suppressed. On the other hand, the resistance value of the NMOS driver M1 is very high, and the efficiency decreases during this time.

t7:
Lx波形がハイレベルになるとドレイン−ゲート間容量Cdへのチャージが不要となり、ゲート電圧NGは緩やかに下降し、ロウレベルに到達する。
このように、本発明は、スイッチング方式のDC/DCコンバータにおいて、スパイクノイズを抑制しつつ高電力変換効率及び短い最小オン時間で高周波動作させることができる。
t7:
When the Lx waveform becomes high level, the drain-gate capacitance Cd is not required to be charged, and the gate voltage NG gradually decreases and reaches the low level.
As described above, according to the present invention, a switching type DC / DC converter can be operated at a high frequency with high power conversion efficiency and a short minimum on-time while suppressing spike noise.

図5は、NG波形検出回路15の他の例を説明するための回路図である。
NG波形検出回路15は、出力電圧Voを電源とするCMOSインバータ51で形成されている。CMOSインバータ51のしきい値はモード切替え用基準値Vaに設定されている。例えば、PMOSトランジスタM51に対してNMOSトランジスタM52の電流駆動能力を数倍以上に設定することで、CMOSインバータ51のしきい値をNMOSドライバM1のしきい値電圧を上回る所望のモード切替え用基準値Vaに設定すればよい。
CMOSインバータ51は、ゲート電圧NGがモード切替え用基準値Va以上になると、ハイレベルのLx波形Lレベル検出信号Pupを出力する。
FIG. 5 is a circuit diagram for explaining another example of the NG waveform detection circuit 15.
The NG waveform detection circuit 15 is formed of a CMOS inverter 51 that uses the output voltage Vo as a power source. The threshold value of the CMOS inverter 51 is set to the mode switching reference value Va. For example, by setting the current driving capability of the NMOS transistor M52 to be several times or more that of the PMOS transistor M51, the threshold value of the CMOS inverter 51 exceeds the threshold voltage of the NMOS driver M1, and a desired mode switching reference value. What is necessary is just to set to Va.
The CMOS inverter 51 outputs a high level Lx waveform L level detection signal Pup when the gate voltage NG becomes equal to or higher than the mode switching reference value Va.

上記実施例では、非同期整流型のスイッチングレギュレータを例にして説明したが、これは一例であり、本発明はこれに限定されるものではなく、同期整流型のスイッチングレギュレータにも適用することができる。この場合、例えば、図1のダイオードD1の代わりにPMOSトランジスタからなる同期整流用トランジスタを使用して、該同期整流用トランジスタがNMOSドライバM1と相反するスイッチング動作を行なうように、該同期整流用トランジスタのゲートをNMOSドライバM1のゲートにそれぞれ接続するようにしてもよい。   In the above embodiment, the asynchronous rectification type switching regulator has been described as an example. However, this is only an example, and the present invention is not limited to this, and can be applied to a synchronous rectification type switching regulator. . In this case, for example, the synchronous rectification transistor composed of a PMOS transistor is used instead of the diode D1 in FIG. 1, and the synchronous rectification transistor performs a switching operation contrary to the NMOS driver M1. These gates may be connected to the gate of the NMOS driver M1, respectively.

また、上記実施例では、PWM制御を行なう場合のスイッチングレギュレータを例にして説明したが、これは一例であり、本発明はこれに限定されるものではなく、PFM制御等を行なう場合のスイッチングレギュレータにも適用することができる。
また、上記実施例では、昇圧型スイッチングレギュレータを例にして説明したが、これは一例であり、本発明はこれに限定されるものではなく、降圧型スイッチングレギュレータ、反転型スイッチングレギュレータ及びシリーズレギュレータ等のリニアレギュレータにも適用することができる。
In the above embodiment, the switching regulator in the case of performing the PWM control has been described as an example. However, this is an example, and the present invention is not limited to this, and the switching regulator in the case of performing the PFM control or the like. It can also be applied to.
In the above-described embodiment, the step-up switching regulator has been described as an example. However, this is an example, and the present invention is not limited to this. A step-down switching regulator, an inverting switching regulator, a series regulator, etc. It can also be applied to linear regulators.

このように、本発明は、出力電圧Voutを分圧して帰還電圧Vfbを生成し、帰還電圧Vfbを基に誤差増幅回路を使用して出力電圧Voutが所定の電圧で一定になるように出力トランジスタの動作制御を行う構成の電源回路に対して適用することができる。
さらに、本発明は、インダクタL1に流れたインダクタ電流を検出し、該検出したインダクタ電流を基に誤差増幅回路を使用して出力電圧Voutが所定の電圧で一定になるように出力トランジスタの動作制御を行う構成の電流モード制御型スイッチングレギュレータにも適用することができる。
As described above, the present invention generates the feedback voltage Vfb by dividing the output voltage Vout, and uses the error amplifying circuit based on the feedback voltage Vfb so that the output voltage Vout becomes constant at a predetermined voltage. The present invention can be applied to a power supply circuit configured to perform the operation control.
Furthermore, the present invention detects the inductor current flowing through the inductor L1, and uses the error amplifying circuit based on the detected inductor current to control the operation of the output transistor so that the output voltage Vout becomes constant at a predetermined voltage. The present invention can also be applied to a current mode control type switching regulator configured to perform the above.

以上、本発明の実施例を説明したが、回路構成や配置、サイズ、数値等は一例であり、本発明はこれらに限定されるものではなく、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。   The embodiments of the present invention have been described above, but the circuit configuration, arrangement, size, numerical values, and the like are examples, and the present invention is not limited to these, and the scope of the present invention described in the claims. Various modifications can be made within.

本発明は、入力端子から入力された入力電圧を所定の電圧に変換して出力端子から出力電圧として出力する電源回路及びその動作制御方法、例えばDC/DCコンバータ及びその動作制御方法に応用できる。   The present invention can be applied to a power supply circuit that converts an input voltage input from an input terminal into a predetermined voltage and outputs the voltage as an output voltage from the output terminal and an operation control method thereof, for example, a DC / DC converter and an operation control method thereof.

1 電源回路
11 差動増幅回路
14 出力制御回路
15 NG波形検出回路
25 低電流駆動能力インバータ
26 高電流駆動能力インバータ
31 コンパレータ
51 CMOSインバータ
D1 整流素子
L1 インダクタ
M1 出力トランジスタ
Vin 入力端子
Vout 出力端子
Drvon 制御信号
NG ゲート電圧
Va モード切替え用基準値
Vi 入力電圧
Vo 出力電圧
Vref 基準電圧
Vfb 帰還電圧
DESCRIPTION OF SYMBOLS 1 Power supply circuit 11 Differential amplifier circuit 14 Output control circuit 15 NG waveform detection circuit 25 Low current drive capability inverter 26 High current drive capability inverter 31 Comparator 51 CMOS inverter D1 Rectifier element L1 Inductor M1 Output transistor Vin Input terminal Vout Output terminal Drvon Control Signal NG Gate voltage Va Mode switching reference value Vi Input voltage Vo Output voltage Vref Reference voltage Vfb Feedback voltage

特開2010−178555号公報JP 2010-178555 A

Claims (7)

入力端子から入力された入力電圧を所定の電圧に変換して出力端子から出力電圧として出力する電源回路において、
制御信号に応じた動作を行なって前記出力電圧を制御するための出力トランジスタと、
所定の基準電圧と前記出力電圧に比例した帰還電圧との電圧差を増幅して出力する誤差増幅回路と、
前記誤差増幅回路の出力に基づいて前記出力電圧が前記所定の電圧で一定になるように前記出力トランジスタに前記制御信号としてのゲート電圧を出力する制御回路部と、を備え、
前記制御回路部は、前記出力トランジスタの前記ゲート電圧を監視するための波形検出回路と、可変な電流容量で前記ゲート電圧を印加するための出力制御回路と、を備え、
前記波形検出回路は、前記出力トランジスタのしきい値電圧よりも高く設定されたモード切替え用基準値を用いて前記ゲート電圧を監視し、前記ゲート電圧が前記基準値以上のときは、前記出力制御回路を、前記ゲート電圧が前記基準値未満のときに比べて高い電流容量で動作させることを特徴とする電源回路。
In the power supply circuit that converts the input voltage input from the input terminal into a predetermined voltage and outputs it as an output voltage from the output terminal,
An output transistor for controlling the output voltage by performing an operation according to a control signal;
An error amplification circuit that amplifies and outputs a voltage difference between a predetermined reference voltage and a feedback voltage proportional to the output voltage;
A control circuit unit that outputs a gate voltage as the control signal to the output transistor so that the output voltage becomes constant at the predetermined voltage based on the output of the error amplifier circuit;
The control circuit unit includes a waveform detection circuit for monitoring the gate voltage of the output transistor, and an output control circuit for applying the gate voltage with a variable current capacity,
The waveform detection circuit monitors the gate voltage using a mode switching reference value set higher than a threshold voltage of the output transistor, and when the gate voltage is equal to or higher than the reference value, the output control A power supply circuit, wherein the circuit is operated with a higher current capacity than when the gate voltage is less than the reference value.
前記出力トランジスタは前記制御信号に応じてスイッチングを行ない、
前記出力トランジスタのスイッチングによって前記入力電圧による充電が行なわれるインダクタと、
前記出力トランジスタがオフして遮断状態になったときに前記インダクタの放電を行なう整流素子と、
を備え、
前記制御回路部は、前記誤差増幅回路の出力に基づいて、前記出力電圧が前記所定の電圧で一定になるように前記出力トランジスタのスイッチング制御を行なう請求項1に記載の電源回路。
The output transistor performs switching according to the control signal,
An inductor charged by the input voltage by switching of the output transistor;
A rectifying element that discharges the inductor when the output transistor is turned off and is cut off;
With
The power supply circuit according to claim 1, wherein the control circuit unit performs switching control of the output transistor so that the output voltage becomes constant at the predetermined voltage based on an output of the error amplifier circuit.
前記出力制御回路は、低電流駆動能力インバータと、前記低電流駆動能力インバータよりも電流駆動能力が高い高電流駆動能力インバータとを備え、前記ゲート電圧が前記基準値以上のときは前記低電流駆動能力インバータ及び前記高電流駆動能力インバータがオンされ、前記ゲート電圧が前記基準値未満のときは前記低電流駆動能力インバータのみがオンされる請求項1又は2に記載の電源回路。   The output control circuit includes a low current drive capability inverter and a high current drive capability inverter having a higher current drive capability than the low current drive capability inverter, and the low current drive when the gate voltage is equal to or higher than the reference value. 3. The power supply circuit according to claim 1, wherein the capacity inverter and the high current drive capacity inverter are turned on, and only the low current drive capacity inverter is turned on when the gate voltage is less than the reference value. 前記波形検出回路は、前記ゲート電圧と前記基準値とを比較するコンパレータで形成されている請求項1から3のいずれか一項に記載の電源回路。   4. The power supply circuit according to claim 1, wherein the waveform detection circuit is formed by a comparator that compares the gate voltage with the reference value. 5. 前記波形検出回路は、前記出力電圧を電源とし、かつ前記基準値をしきい値とするCMOSインバータで形成されている請求項1から3のいずれか一項に記載の電源回路。   4. The power supply circuit according to claim 1, wherein the waveform detection circuit is formed of a CMOS inverter that uses the output voltage as a power supply and uses the reference value as a threshold value. 5. 制御信号に応じた動作を行なって出力電圧を制御するための出力トランジスタを備え、入力端子から入力された入力電圧を所定の電圧に変換して前記出力端子から出力する電源回路の動作制御方法において、
所定の基準電圧と前記出力電圧に比例した帰還電圧との電圧差を増幅して出力する誤差増幅回路からの出力に基づいて、前記出力電圧が前記所定の電圧で一定になるように前記出力トランジスタの動作制御を行ない、
前記出力トランジスタのしきい値電圧よりも高く設定されたモード切替え用基準値を用いて前記出力トランジスタの前記ゲート電圧を監視し、前記ゲート電圧が前記基準値以上のときは、前記ゲート電圧が前記基準値未満のときに比べて高い電流容量で前記出力トランジスタに前記制御信号としてのゲート電圧を印加することを特徴とする電源回路の動作制御方法。
In an operation control method for a power supply circuit, comprising an output transistor for controlling an output voltage by performing an operation according to a control signal, converting the input voltage input from an input terminal into a predetermined voltage and outputting the voltage from the output terminal ,
Based on an output from an error amplification circuit that amplifies and outputs a voltage difference between a predetermined reference voltage and a feedback voltage proportional to the output voltage, the output transistor is configured so that the output voltage becomes constant at the predetermined voltage. Control the operation of
The gate voltage of the output transistor is monitored using a mode switching reference value set higher than the threshold voltage of the output transistor, and when the gate voltage is equal to or higher than the reference value, the gate voltage is An operation control method for a power supply circuit, wherein a gate voltage as the control signal is applied to the output transistor with a higher current capacity than when it is less than a reference value.
前記出力トランジスタは前記制御信号に応じてスイッチングを行ない、
前記電源回路は前記出力トランジスタのスイッチングによって前記入力電圧による充電が行なわれるインダクタと、前記出力トランジスタがオフして遮断状態になったときに前記インダクタの放電を行なう整流素子と、を備え、
前記制御回路部は、前記誤差増幅回路の出力に基づいて、前記出力電圧が前記所定の電圧で一定になるように前記出力トランジスタのスイッチング制御を行なうものである請求項6に記載の電源回路の動作制御方法。
The output transistor performs switching according to the control signal,
The power supply circuit includes an inductor that is charged by the input voltage by switching of the output transistor, and a rectifier that discharges the inductor when the output transistor is turned off to be cut off.
The power supply circuit according to claim 6, wherein the control circuit unit performs switching control of the output transistor so that the output voltage becomes constant at the predetermined voltage based on an output of the error amplifier circuit. Operation control method.
JP2011059771A 2011-03-17 2011-03-17 Power supply circuit and operation control method thereof Pending JP2012196092A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011059771A JP2012196092A (en) 2011-03-17 2011-03-17 Power supply circuit and operation control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011059771A JP2012196092A (en) 2011-03-17 2011-03-17 Power supply circuit and operation control method thereof

Publications (1)

Publication Number Publication Date
JP2012196092A true JP2012196092A (en) 2012-10-11

Family

ID=47087500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011059771A Pending JP2012196092A (en) 2011-03-17 2011-03-17 Power supply circuit and operation control method thereof

Country Status (1)

Country Link
JP (1) JP2012196092A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017143657A (en) * 2016-02-10 2017-08-17 ローム株式会社 Switching power supply circuit, load driving device and liquid crystal display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0946201A (en) * 1995-07-25 1997-02-14 Hitachi Ltd Driving method/device for insulating gate type semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0946201A (en) * 1995-07-25 1997-02-14 Hitachi Ltd Driving method/device for insulating gate type semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017143657A (en) * 2016-02-10 2017-08-17 ローム株式会社 Switching power supply circuit, load driving device and liquid crystal display device

Similar Documents

Publication Publication Date Title
CN108418429B (en) Switching regulator and control device thereof
JP5014772B2 (en) Current mode control switching regulator
JP4708976B2 (en) Synchronous rectification switching regulator, control circuit for synchronous rectification switching regulator, and operation control method for synchronous rectification switching regulator
JP5493296B2 (en) Switching regulator
JP4710749B2 (en) DC-DC converter control circuit and method
JP5326421B2 (en) Abnormal current prevention circuit for DC-DC converter
JP6039327B2 (en) Switching power supply
JP5852380B2 (en) DC / DC converter
JP6577348B2 (en) Synchronous rectification type DC / DC converter
EP2283569A1 (en) Current-mode control switching regulator and operations control method thereof
US20170187282A1 (en) Constant on-time switching converters with ultrasonic mode and control methods thereof
JP2003319645A (en) Dc-dc converter
JP5728415B2 (en) Operation control circuit, DC-DC converter control circuit, and DC-DC converter
JP2017034839A (en) Power supply circuit
JP5510572B2 (en) Abnormal current prevention circuit for DC-DC converter
TW201923504A (en) Switching regulator
JP6831713B2 (en) Bootstrap circuit
TW201445858A (en) Timing generator and timing signal generation method for power converter
JP2013025577A (en) Semiconductor integrated circuit
JP6993867B2 (en) Switching regulator and its control device
TWI766061B (en) switching regulator
JP5087310B2 (en) Synchronous rectification type switching regulator
JP2012196092A (en) Power supply circuit and operation control method thereof
JP2018107930A (en) Phase compensation circuit and dc/dc converter using the same
JP5094512B2 (en) Switching regulator

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140217

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20141105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150113

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20150120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150519

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20150520