JP2010226789A - 過電流検出回路および電源装置 - Google Patents

Abstract

【課題】メイントランジスタをブートストラップで動作させた場合でも高精度で過電流の検出ができる過電流検出回路および電源装置を得る。
【解決手段】電源回路２０に設けられているメイントランジスタＭ３１との比較に用いられる比較用トランジスタＭ３２を、メイントランジスタＭ３１とゲート同士およびドレイン同士を接続すると共に、定電流源回路３４により、比較用トランジスタＭ３２に対して定電流を流す。
【選択図】図１

Description

本発明は、過電流検出回路および電源装置に係り、より詳しくは、電源回路に設けられたメイントランジスタに流れる電流の過電流を検出する過電流検出回路、および当該過電流検出回路を備えた電源装置に関する。

電源回路におけるメイントランジスタに流れる過電流を検出するための技術として、特許文献１には、スイッチング・レギュレータにおけるメイントランジスタの過電流を検出する過電流検出回路であって、前記メイントランジスタのオンオフに応じて前記メイントランジスタのドレイン電圧もしくはソース電圧を出力するセレクタと、前記メイントランジスタがオンの時のゲート電圧がゲートに印加される比較用トランジスタのオン抵抗と定電流源からの電流との積の電圧を出力するリファレンス電圧回路と、前記セレクタ出力と前記リファレンス電圧回路出力とを比較する比較回路と、を備えたことを特徴とする過電流検出回路が開示されている。

なお、この過電流検出回路では、上記比較回路において、上記セレクタ出力に応じた電流および上記リファレンス電圧回路出力に応じた電流を各々個別に可変抵抗器により生成し、生成した電流をカレントミラー回路によって比較している。

特開２００７−２４４１２８号公報

しかしながら、上記特許文献１に開示されている技術では、メイントランジスタのドレイン電圧と、比較用トランジスタのグランドレベルを基準としたドレイン電圧との比較によってメイントランジスタに流れる電流の過電流を検出する構成とされているため、メイントランジスタをブートストラップで動作させる場合、過電流を必ずしも精度よく検出できるとは限らない、という問題点があった。

本発明は上記問題点を解決するためになされたものであり、メイントランジスタをブートストラップで動作させた場合でも高精度で過電流の検出ができる過電流検出回路および電源装置を提供することを目的とする。

上記目的を達成するために、請求項１記載の過電流検出回路は、電源回路に設けられたメイントランジスタとゲート同士およびドレイン同士が接続され、前記電源回路の動作時に前記ゲートに対して前記電源回路により生成される電源電圧より高い電圧が印加された状態で前記メイントランジスタとの比較に用いられる比較用トランジスタと、前記電源回路の動作時に予め定められた基準電圧に基づいて定電流を生成し、前記比較用トランジスタに流す定電流源回路と、前記電源回路の動作時に前記比較用トランジスタのソース電圧と前記メイントランジスタのソース電圧とを比較し、比較結果を示す電圧を出力する比較回路と、を備えている。

請求項１に記載の過電流検出回路によれば、電源回路に設けられたメイントランジスタとの比較に用いられる比較用トランジスタが、前記メイントランジスタとゲート同士およびドレイン同士が接続され、前記電源回路の動作時には、前記ゲートに対して前記電源回路により生成される電源電圧より高い電圧が印加される。これにより、上記メイントランジスタは、ブートストラップで動作することになる。

そして、本発明では、前記電源回路の動作時に、定電流源回路により、予め定められた基準電圧に基づいて定電流が生成されて前記比較用トランジスタに流され、比較回路により、前記比較用トランジスタのソース電圧と前記メイントランジスタのソース電圧とが比較され、比較結果を示す電圧が出力される。

このように、請求項１記載の過電流検出回路によれば、メイントランジスタとの比較に用いられる比較用トランジスタを、当該メイントランジスタとゲート同士およびドレイン同士を接続すると共に、当該比較用トランジスタに対して定電流を流しているので、比較用トランジスタとメイントランジスタの各ドレイン電圧の基準となる電圧レベルを共通とすること、および比較用トランジスタを好適な状態で動作させることができる結果、メイントランジスタをブートストラップで動作させた場合でも高精度で過電流の検出ができる。

なお、請求項１に記載の発明は、請求項２に記載の発明のように、前記定電流源回路が、前記基準電圧に応じた電圧を出力するソースフォロワ回路と、前記ソースフォロワ回路から出力された電圧に基づいて前記定電流を生成するソース接地回路と、を有してもよい。これにより、本発明の定電流源回路を、広く一般に普及している回路で構成することができる結果、本発明を低コストかつ簡易に実現することができる。

特に、請求項２に記載の発明は、請求項３に記載の発明のように、前記定電流源回路が、前記ソースフォロワ回路と前記ソース接地回路との間に介在されたレベルシフト回路をさらに有してもよい。これにより、定電流源回路によって生成される定電流の電流値を、基準電圧に応じた電流値に精度よく設定することができる。

また、請求項１に記載の発明は、請求項４に記載の発明のように、前記定電流源回路が、前記基準電圧に応じた電圧を出力するエミッタフォロワ回路と、前記エミッタフォロワ回路から出力された電圧に基づいて前記定電流を生成するエミッタ接地回路と、を有してもよい。これにより、本発明の定電流源回路を、広く一般に普及している回路で構成することができる結果、本発明を低コストかつ簡易に実現することができる。

特に、請求項４に記載の発明は、請求項５に記載の発明のように、前記定電流源回路が、前記エミッタフォロワ回路と前記エミッタ接地回路との間に介在されたレベルシフト回路をさらに有してもよい。これにより、定電流源回路によって生成される定電流の電流値を、基準電圧に応じた電流値に精度よく設定することができる。

また、本発明は、請求項６に記載の発明のように、前記比較用トランジスタが、前記メイントランジスタと同一のプロセスで製造されていてもよい。これにより、より高精度に過電流の検出ができる。

また、本発明は、請求項７に記載の発明のように、前記過電流検出回路が、集積回路として構成され、前記定電流源回路は、当該定電流源回路により生成される定電流の電流値を設定するための抵抗器を前記集積回路の外部に有してもよい。これにより、過電流検出回路を集積回路で構成した場合の当該集積回路に対するトリミングの実施を回避することができる。

さらに、本発明は、請求項８に記載の発明のように、前記比較用トランジスタのドレインに接続された抵抗器をさらに備えてもよい。これにより、当該抵抗器による抵抗値と比較用トランジスタのオン抵抗との合計抵抗値と、メイントランジスタのオン抵抗とが等しくなるように調整することができる結果、比較用トランジスタのオン抵抗とメイントランジスタのオン抵抗の絶対値ばらつきが大きい場合でも、高精度に過電流の検出ができる。

一方、上記目的を達成するために、請求項９記載の電源装置は、請求項１〜請求項８の何れか１項記載の過電流検出回路と、前記過電流検出回路による過電流の検出対象とするメイントランジスタを有する電源回路と、を備えている。

従って、請求項９記載の電源装置には、本発明の過電流検出回路が備えられているので、当該過電流検出回路と同様に、メイントランジスタをブートストラップで動作させた場合でも高精度で過電流の検出ができる。

なお、請求項９に記載の発明は、請求項１０に記載の発明のように、前記過電流検出回路による検出結果に応じて前記電源回路の作動を制御する制御手段をさらに備えてもよい。これにより、過電流の発生による不具合の発生を未然に防止することができる。

本発明によれば、メイントランジスタとの比較に用いられる比較用トランジスタを、当該メイントランジスタとゲート同士およびドレイン同士を接続すると共に、当該比較用トランジスタに対して定電流を流しているので、比較用トランジスタとメイントランジスタの各ドレイン電圧の基準となる電圧レベルを共通とすること、および比較用トランジスタを好適な状態で動作させることができる結果、メイントランジスタをブートストラップで動作させた場合でも高精度で過電流の検出ができる、という効果が得られる。

第１の実施の形態に係る電源装置の構成を示す回路図（一部ブロック図）である。 実施の形態に係る過電流検出制御プログラムの処理の流れを示すフローチャートである。 第２の実施の形態に係る電源装置の構成を示す回路図（一部ブロック図）である。 第３の実施の形態に係る電源装置の構成を示す回路図（一部ブロック図）である。

以下、図面を参照して、本発明の実施の形態について詳細に説明する。

［第１の実施の形態］
図１には、本実施の形態に係る電源装置１０の構成が示されている。

同図に示すように、本実施の形態に係る電源装置１０は、スイッチング・レギュレータとして構成された電源回路２０と、電源回路２０に設けられ、Ｎ型ＭＯＳトランジスタにより構成されたメイントランジスタＭ３１に流れる電流の過電流を検出する過電流検出回路３０と、電源装置１０全体の作動を制御する制御部５０と、を備えている。

電源回路２０は、メイントランジスタＭ３１の動作によって負荷９０に供給する電源電力を生成するものである。なお、本実施の形態に係る電源回路２０は、メイントランジスタＭ３１がブートストラップで動作されるスイッチング・レギュレータとされており、昇圧型および降圧型の何れのスイッチング・レギュレータでも適用可能である。

ここで、メイントランジスタＭ３１のドレインには、電源回路２０によって生成される電源電圧Ｖ_ｄｄが印加される一方、メイントランジスタＭ３１のソースは、電源回路２０の他の構成素子に接続されている。なお、本実施の形態に係る電源回路２０は従来既知のものであるので、具体的な回路構成の図示は省略する。

一方、本実施の形態に係る過電流検出回路３０は、リファレンス電圧回路３２と、比較回路４０と、を備えており、さらに、本実施の形態に係るリファレンス電圧回路３２は、定電流源回路３４と、Ｎ型ＭＯＳトランジスタにより構成された比較用トランジスタＭ３２と、を備えている。そして、本実施の形態に係る定電流源回路３４は、ソースフォロワ回路３４Ａと、レベルシフト回路３４Ｂと、ソース接地回路３４Ｃと、２つの定電流源４２，４４と、を備えている。

ソースフォロワ回路３４Ａは、Ｐ型ＭＯＳトランジスタ（以下、「トランジスタ」という。）Ｍ３３を備えており、トランジスタＭ３３のゲートには予め定められた基準電圧Ｖ_ｒｅｆが印加される一方、トランジスタＭ３３のソースが接地されている。なお、本実施の形態に係る電源装置１０では、上記基準電圧Ｖ_ｒｅｆの電圧源として、バンドギャップ基準電圧源を適用しているが、これに限らず、デプレッション型ＭＯＳトランジスタとＮ型ＭＯＳトランジスタとを組み合わせて構成された基準電圧源等の他の基準電圧源を適用してもよい。

一方、レベルシフト回路３４Ｂは、自身のゲートとドレインとが接続されてダイオードとして構成された複数（本実施の形態では、２つ）のＭＯＳトランジスタ（以下、「トランジスタ」という。）Ｍ３４，Ｍ３５を備えており、トランジスタＭ３４のドレインとトランジスタＭ３５のソースが接続され、定電流源４２を介して電源電圧Ｖ_ｄｄが印加される一方、トランジスタＭ３４のソースがトランジスタＭ３３のドレインに接続され、トランジスタＭ３５のドレインが定電流源４４を介して接地されている。なお、定電流源４２および定電流源４４は、定電流源４２によって流れる電流Ｉ_０の２分の１の電流（Ｉ_０／２）が定電流源４４によって流れるものが適用されている。

また、ソース接地回路３４Ｃは、Ｎ型ＭＯＳトランジスタ（以下、「トランジスタ」という。）Ｍ３６と、抵抗器Ｒ３１と、を備えており、トランジスタＭ３６のゲートはトランジスタＭ３５と定電流源４４との接続配線に接続される一方、トランジスタＭ３６のソースは抵抗器３１を介して接地されている。

ここで、本実施の形態に係る比較用トランジスタＭ３２は、メイントランジスタＭ３１と同一のプロセスで製造されたものであり、ソースにトランジスタＭ３６のドレインが接続されている。従って、抵抗器Ｒ３１の抵抗値により、比較用トランジスタＭ３２に流れる電流の電流値が規定される。

また、メイントランジスタＭ３１と比較用トランジスタＭ３２は、ゲート同士が接続されて、当該ゲートに対し、メイントランジスタＭ３１と比較用トランジスタＭ３２がフル・オンし、オン抵抗が変化しない電圧とされたブートストラップ電圧が印加されると共に、ドレイン同士が接続されて、当該ドレインに電源電圧Ｖ_ｄｄが印加される。

一方、比較回路４０はオペレーショナル・アンプ（以下、「オペアンプ」という。）として構成されたコンパレータＯＰ１を備えており、コンパレータＯＰ１の反転入力端子にはメイントランジスタＭ３１のソースが接続される一方、コンパレータＯＰ１の非反転入力端子には、比較用トランジスタＭ３２のソースが接続され、さらに、コンパレータＯＰ１の出力端子は制御部５０に接続されている。そして、制御部５０には電源回路２０が接続されており、電源回路２０の作動は制御部５０によって制御される。

次に、本実施の形態に係る電源装置１０の作用として、本発明に特に関係する過電流検出回路３０の作用を説明する。

まず、ソースフォロワ回路３４Ａにおいて、トランジスタＭ３３のゲートに上記バンドギャップ基準電圧源から基準電圧Ｖ_ｒｅｆが印加され、基準電圧Ｖ_ｒｅｆがレベルシフト回路３４Ｂを介してソース接地回路３４ＣにおけるトランジスタＭ３６に印加される。従って、トランジスタＭ３６の出力電流Ｉは、当該トランジスタＭ３６のソースに接続された抵抗器Ｒ３１の抵抗値Ｒ_３１により次の（１）式により表される。なお、（１）式は、トランジスタＭ３４とトランジスタＭ３６のディメンジョンが同じで、かつ同じ電流（Ｉ_０／２）が流れる場合に成立し、この場合にトランジスタＭ３４とトランジスタＭ３６のゲート・ソース間電圧が同じになる。

ここで、本実施の形態に係る電源装置１０では、比較用トランジスタＭ３２およびメイントランジスタＭ３１の各々のゲートに、これらのトランジスタがフル・オンできるようなゲート・ソース間電圧、すなわち、これらのトランジスタのスレシュホールド電圧（しきい値電圧）より３〜４倍となる電圧が印加される。この状態であれば、比較用トランジスタＭ３２およびメイントランジスタＭ３１は共に非飽和領域での動作状態、すなわち、オン抵抗領域の動作状態となる。

また、本実施の形態に係る電源装置１０では、比較用トランジスタＭ３２およびメイントランジスタＭ３１のオン抵抗の比がｎ（ｎは０（零）以外の実数）となるように、各トランジスタＭ３２，Ｍ３１の面積が調整され、レイアウトされている。

一方、比較用トランジスタＭ３２には、前述した出力電流Ｉ（＝Ｖ_ｒｅｆ／Ｒ_３１）が供給され、過電流となる状態を想定した場合には、過電流を検出するときの電流値をＩ_{ｌｉｍｉｔ}とすると、メイントランジスタＭ３１には電流値Ｉ_{ｌｉｍｉｔ}の電流が流れることになる。そして、比較用トランジスタＭ３２のソース電圧とメイントランジスタＭ３１のソース電圧はコンパレータＯＰ１に印加されて、当該コンパレータＯＰ１により比較される。

ここで、メイントランジスタＭ３１のオン抵抗をＲ_ｏｎとすると、比較用トランジスタＭ３２のオン抵抗はｎ×Ｒ_ｏｎとなる。従って、過電流が検出されるときの電流値Ｉ_{ｌｉｍｉｔ}は、次の（２）式で表される。

（２）式において、ｎは一定値であり、Ｖ_ｒｅｆは基準電圧であり、電流値Ｉ_{ｌｉｍｉｔ}は抵抗器Ｒ３１の抵抗値で決定される。従って、抵抗器Ｒ３１を温度依存性の少ない素子で構成することにより、ばらつきの少ない過電流検出が可能となる。

このように、メイントランジスタＭ３１に流れる電流の過電流は、比較用トランジスタＭ３２に流れる電流Ｉ（＝Ｖ_ｒｅｆ／Ｒ_３１）と、メイントランジスタＭ３１のオン抵抗Ｒ_ｏｎと比較用トランジスタＭ３２のオン抵抗（＝ｎ×Ｒ_ｏｎ）との比との積で表すことができるので、抵抗器Ｒ３１を温度依存性の少ない素子により構成することにより、ブートストラップで動作するメイントランジスタＭ３１に流れる電流の過電流を精度よく検出することができる。

次に、図２を参照して、制御部５０の作用を説明する。なお、図２は、電源装置１０が作動している際に、所定期間毎（本実施の形態では、１秒毎）に制御部５０により実行される過電流検出制御プログラムの処理の流れを示すフローチャートであり、当該プログラムは制御部５０に内蔵された不図示のメモリに予め記憶されている。

同図のステップ１００では、コンパレータＯＰ１の出力端子から印加される電圧の電圧値（以下、「出力電圧値」という。）Ｖ_ｃを取得し、次のステップ１０２にて、取得した出力電圧値Ｖ_ｃが、反転入力端子に印加された電圧（メイントランジスタＭ３１のソース電圧）が非反転入力端子に印加された電圧（比較用トランジスタＭ３２のソース電圧）を超えた場合のコンパレータＯＰ１の出力電圧値の下限値として予め定められた閾値以上となっているか否かを判定して、否定判定となった場合は本過電流検出制御プログラムを終了する一方、肯定判定となった場合はステップ１０４に移行する。

ステップ１０４では、メイントランジスタＭ３１に流れる電流の過電流が検出された場合の対処として予め定められた処理（以下、「過電流対処処理」という。）を実行し、その後に本過電流検出制御プログラムを終了する。なお、本実施の形態に係る過電流検出制御プログラムでは、上記過電流対処処理として、メイントランジスタＭ３１のゲートへの電圧の印加を停止する処理を適用しているが、これに限らず、この処理に加えて、メイントランジスタＭ３１のゲートに印加する電圧レベルを所定値だけ下げる処理、メイントランジスタＭ３１のドレインへの電源電圧Ｖ_ｄｄの印加を停止する処理、電源回路２０から負荷９０への給電経路を遮断する処理等の、過電流によって生じる不具合を抑制する各種処理の１つ、または複数の組み合わせを適用してもよい。

以上詳細に説明したように、本実施の形態では、メイントランジスタとの比較に用いられる比較用トランジスタを、当該メイントランジスタとゲート同士およびドレイン同士を接続すると共に、当該比較用トランジスタに対して定電流を流しているので、比較用トランジスタとメイントランジスタの各ドレイン電圧の基準となる電圧レベルを共通とすること、および比較用トランジスタを好適な状態で動作させることができる結果、メイントランジスタをブートストラップで動作させた場合でも高精度で過電流の検出ができる。

また、本実施の形態では、定電流源回路として、基準電圧に応じた電圧を出力するソースフォロワ回路と、前記ソースフォロワ回路から出力された電圧に基づいて前記定電流を生成するソース接地回路と、を有しているので、定電流源回路を、広く一般に普及している回路で構成することができる結果、本発明を低コストかつ簡易に実現することができる。

特に、本実施の形態では、前記定電流源回路が、前記ソースフォロワ回路と前記ソース接地回路との間に介在されたレベルシフト回路をさらに有しているので、定電流源回路によって生成される定電流の電流値を、基準電圧に応じた電流値に精度よく設定することができる。

また、本実施の形態では、前記比較用トランジスタが、前記メイントランジスタと同一のプロセスで製造されているので、より高精度に過電流の検出ができる。

さらに、本実施の形態では、過電流検出回路による検出結果に応じて電源回路の作動を制御しているので、過電流の発生による不具合の発生を未然に防止することができる。

［第２の実施の形態］
図３を参照して、本第２の実施の形態に係る電源装置１０’の構成を説明する。なお、同図における図１と同一の構成要素には図１と同一の符号を付して、その説明を省略する。

同図に示すように、本第２の実施の形態に係る電源装置１０’は、上記第１の実施の形態に係る電源装置１０に比較して、過電流検出回路３０’が集積回路で構成されると共に、抵抗器Ｒ３１が当該集積回路の外部に設けられている点のみが相違している。

このように、本第２の実施の形態では、過電流検出回路が、集積回路として構成され、前記定電流源回路が、当該定電流源回路により生成される定電流の電流値を設定するための抵抗器（ここでは、抵抗器Ｒ３１）を前記集積回路の外部に有しているので、上記第１の実施の形態の効果に加えて、前記集積回路に対するトリミングの実施を回避することができる。

［第３の実施の形態］
図４を参照して、本第３の実施の形態に係る電源装置１０’’の構成を説明する。なお、同図における図１と同一の構成要素には図１と同一の符号を付して、その説明を省略する。

同図に示すように、本第３の実施の形態に係る電源装置１０’’は、上記第１の実施の形態に係る電源装置１０に比較して、トランジスタＭ３３〜Ｍ３６に代えてバイポーラ・トランジスタＱ３３〜Ｑ３６が適用されている点、すなわち、ソースフォロワ回路３４Ａに代えてエミッタフォロワ回路３４Ａ’が適用されている点、電界効果トランジスタにより構成されたレベルシフト回路３４Ｂに代えてバイポーラ・トランジスタにより構成されたレベルシフト回路３４Ｂ’が適用されている点、およびソース接地回路３４Ｃに代えてエミッタ接地回路３４Ｃ’’が適用されている点と、比較用トランジスタＭ３２のドレインに抵抗器Ｒ３２が接続されている点のみが相違している。

ここで、本実施の形態に係る電源装置１０’’では、抵抗器Ｒ３２の抵抗値Ｒ_３２と比較用トランジスタＭ３２のオン抵抗との合計抵抗値と、メイントランジスタＭ３１のオン抵抗とが等しくなるように、抵抗値Ｒ_３２を予め調整する。

本実施の形態に係る電源装置１０’’の場合、過電流を検出するときの電流値Ｉ_{ｌｉｍｉｔ}は次の（３）式で表される。

（３）式の第一項において、ｎはトランジスタＭ３２およびトランジスタＭ３１の面積比であり、温度依存性、電源電圧依存性がない。また、Ｖ_ｒｅｆは温度依存性のない基準電圧である。従って、当該第一項においては、抵抗器Ｒ３１を温度依存性の少ない素子で構成することにより、ばらつきの少ない設定が可能となる。

また、（３）式の第二項において、Ｒ_３２／Ｒ_３１は抵抗器Ｒ３２および抵抗器Ｒ３１の抵抗値の比であり、ばらつきは小さい。また、Ｒ_ｏｎはメイントランジスタＭ３１のオン抵抗であり、そのばらつきは少なくなく、第２項はこの影響を受けることになる。

このように、（３）式におけるばらつきの要因は、抵抗器Ｒ３１の抵抗値Ｒ_３１と、メイントランジスタＭ３１のオン抵抗Ｒ_ｏｎの２つであり、これらの２つの値の大きさによって電流値Ｉ_{ｌｉｍｉｔ}の精度は決定される。

すなわち、本第３の実施の形態に係る過電流検出回路３０’’においても、上記第１の実施の形態に係る過電流検出回路３０よりは劣るものの、比較的精度のよい過電流の検出ができる。

このように、本第３の実施の形態では、前記比較用トランジスタのドレインに接続された抵抗器を備えているので、上記第１の実施の形態の効果に加えて、当該抵抗器による抵抗値と比較用トランジスタのオン抵抗との合計抵抗値と、メイントランジスタのオン抵抗とが等しくなるように調整することができる結果、比較用トランジスタのオン抵抗とメイントランジスタのオン抵抗の絶対値ばらつきが大きい場合でも、高精度に過電流の検出ができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で上記実施の形態に多様な変更または改良を加えることができ、当該変更または改良を加えた形態も本発明の技術的範囲に含まれる。

また、上記の実施の形態は、クレーム（請求項）にかかる発明を限定するものではなく、また実施の形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。前述した実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組み合わせにより種々の発明を抽出できる。実施の形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。

例えば、上記各実施の形態では、メイントランジスタＭ３１のゲートにブートストラップ電圧を印加する場合について説明したが、本発明はこれに限定されるものではなく、例えば、チャージ・ポンプ電圧をメイントランジスタＭ３１のゲートに印加する形態とすることもできる。なお、この場合、電源回路２０をチャージ・ポンプ型の電源回路とする必要がある。この場合も、上記各実施の形態と同様の効果を奏することができる。

また、上記各実施の形態では、比較回路４０に用いるオペアンプとしてコンパレータＯＰ１を適用した場合について説明したが、本発明はこれに限定されるものではなく、増幅器として機能するオペアンプを比較回路４０に用いる形態としてもよい。この場合、当該オペアンプにより、非反転入力端子および反転入力端子に印加されている電圧の差分が増幅されて出力されるので、当該出力を用いた各種処理が可能となる。

その他、上記各実施の形態で説明した電源装置１０，１０’，１０’’の構成（図１，図３，図４参照。）は一例であり、本発明の主旨を逸脱しない範囲内において、不要な部位を削除したり、新たな部位を追加したり、配設位置を変更したりすることができることは言うまでもない。

１０，１０’，１０’’ 電源装置
２０ 電源回路
３０，３０’，３０’’ 過電流検出回路
３２，３２’，３２’’ リファレンス電圧回路
３４，３４’，３４’’ 定電流源回路
３４Ａ ソースフォロワ回路
３４Ａ’ エミッタフォロワ回路
３４Ｂ，３４Ｂ’ レベルシフト回路
３４Ｃ，３４Ｃ’ ソース接地回路
３４Ｃ’’ エミッタ接地回路
４０ 比較回路
４２，４４ 定電流源
５０ 制御部
Ｍ３１ メイントランジスタ
Ｍ３２ 比較用トランジスタ
Ｍ３３ Ｐ型ＭＯＳトランジスタ
Ｍ３４ Ｎ型ＭＯＳトランジスタ
Ｍ３５ Ｐ型ＭＯＳトランジスタ
Ｍ３６ Ｎ型ＭＯＳトランジスタ
ＯＰ１ コンパレータ
Ｑ３３〜Ｑ３６ バイポーラ・トランジスタ
Ｒ３１，Ｒ３２ 抵抗器

Claims (10)

1. 電源回路に設けられたメイントランジスタとゲート同士およびドレイン同士が接続され、前記電源回路の動作時に前記ゲートに対して前記電源回路により生成される電源電圧より高い電圧が印加された状態で前記メイントランジスタとの比較に用いられる比較用トランジスタと、
   前記電源回路の動作時に予め定められた基準電圧に基づいて定電流を生成し、前記比較用トランジスタに流す定電流源回路と、
   前記電源回路の動作時に前記比較用トランジスタのソース電圧と前記メイントランジスタのソース電圧とを比較し、比較結果を示す電圧を出力する比較回路と、
   を備えた過電流検出回路。
2. 前記定電流源回路は、
   前記基準電圧に応じた電圧を出力するソースフォロワ回路と、
   前記ソースフォロワ回路から出力された電圧に基づいて前記定電流を生成するソース接地回路と、
   を有する請求項１記載の過電流検出回路。
3. 前記定電流源回路は、
   前記ソースフォロワ回路と前記ソース接地回路との間に介在されたレベルシフト回路
   をさらに有する請求項２記載の過電流検出回路。
4. 前記定電流源回路は、
   前記基準電圧に応じた電圧を出力するエミッタフォロワ回路と、
   前記エミッタフォロワ回路から出力された電圧に基づいて前記定電流を生成するエミッタ接地回路と、
   を有する請求項１記載の過電流検出回路。
5. 前記定電流源回路は、
   前記エミッタフォロワ回路と前記エミッタ接地回路との間に介在されたレベルシフト回路
   をさらに有する請求項４記載の過電流検出回路。
6. 前記比較用トランジスタは、前記メイントランジスタと同一のプロセスで製造されている
   請求項１〜請求項５の何れか１項記載の過電流検出回路。
7. 前記過電流検出回路は、集積回路として構成され、
   前記定電流源回路は、当該定電流源回路により生成される定電流の電流値を設定するための抵抗器を前記集積回路の外部に有する
   請求項１〜請求項６の何れか１項記載の過電流検出回路。
8. 前記比較用トランジスタのドレインに接続された抵抗器
   をさらに備えた請求項１〜請求項７の何れか１項記載の過電流検出回路。
9. 請求項１〜請求項８の何れか１項記載の過電流検出回路と、
   前記過電流検出回路による過電流の検出対象とするメイントランジスタを有する電源回路と、
   を備えた電源装置。
10. 前記過電流検出回路による検出結果に応じて前記電源回路の作動を制御する制御手段
    をさらに備えた請求項９記載の電源装置。

Images