JP2010218360A

JP2010218360A - 電源装置

Info

Publication number: JP2010218360A
Application number: JP2009065794A
Authority: JP
Inventors: Takayoshi Hirose; 孝睦廣瀬
Original assignee: Furuno Electric Co Ltd
Current assignee: Furuno Electric Co Ltd
Priority date: 2009-03-18
Filing date: 2009-03-18
Publication date: 2010-09-30

Abstract

【課題】必要な実装面積を縮小化でき、低コスト化が図れるようにした、複数の電圧を発生する電源回路の出力電圧の発生／停止のタイミングを制御する電源装置を構成する。
【解決手段】電源装置１００は、正電圧を出力する第１の電圧安定化回路Ｐ１、及び負電圧を出力する第２の電圧安定化回路Ｐ２を備えている。第１の電圧安定化回路Ｐ１及び第２の電圧安定化回路Ｐ２は、制御端子ＣＮＴがハイレベルのとき、それぞれ電源電圧を出力する。第１の制御信号発生回路Ｓ１は、第２の電圧安定化回路Ｐ２の出力電圧を極性反転して第１の電圧安定化回路Ｐ１の制御端子ＣＮＴへ印加する。例えばこのような構成で、第１の平滑コンデンサＣ１１の放電時の時定数と第２の平滑コンデンサＣ２１の放電時の時定数に差を設けて、この時定数の差によって電源回路の出力電圧の発生／停止のタイミングを制御する。
【選択図】図１

Description

この発明は、複数の電圧を発生する電源回路を備えるとともに、それらの出力電圧の発生／停止のタイミングを制御する電源装置に関するものである。

近年の電子機器の高度化に伴い、一般的に電源への要求が多様化している。そのため、電子機器内部には複数の直流電圧レギュレータＩＣ等の電源供給回路が設けられているが、電子機器のシステムによっては、複数の電源供給回路の動作タイミングを制御する必要が生じる。

特許文献１には、ある一つの電圧入力から電圧変換を行って複数の電圧を出力する電源回路において、複数の電圧出力の投入順序と切断順序をコンデンサを切り換えることにより、そのコンデンサとリレーの内部抵抗との時定数によって制御する構成が開示されている。

一方、電源供給回路の過渡応答を制御するに、遅延回路、比較器、反転器等を組み合わせて所望の応答性を実現する回路がタイミング制御装置として一般に用いられている。また、これらを集積化したＩＣも存在する。

特開平８−９５６５２号公報

特許文献１の電源回路によれば、一つの連動スイッチのＯＮ／ＯＦＦ操作だけで、電源の投入順序と切断順序の両方の指定順序を予め定めたとおりに行うことができる。しかし、そのようなタイミング制御に関して所望の特性を実現するためには回路が複雑化する傾向にあり、実現に要する実装面積が大きくなる。実装面積低減のためにＩＣを用いる場合でも、廉価に構成できないという問題や、元々汎用的に設計されたものであるため、実際には使用しない回路が組み込まれていることに伴う無駄が生じる問題があった。

そこで、この発明の目的は、必要な実装面積を縮小化でき、低コスト化が図れるようにした、複数の電圧を発生する電源回路の出力電圧の発生／停止のタイミングを制御する電源装置を提供することにある。

この発明の電源装置は、次のように構成する。
入力電源電圧を安定化するとともに、入力される制御信号の状態に応じて第１の負荷回路への第１の電源電圧出力をオン・オフ制御する第１の電圧安定化回路（例えば正電源電圧安定化ＩＣ）と、入力電源電圧を安定化するとともに、入力される制御信号の状態に応じて第２の負荷回路への第２の電源電圧出力をオン・オフ制御する第２の電圧安定化回路（例えば負電源電圧安定化ＩＣ）と、前記第１の電圧安定化回路の出力電圧を平滑する第１の平滑コンデンサと、前記第２の電圧安定化回路の出力電圧を平滑する第２の平滑コンデンサと、前記第２の電圧安定化回路から出力される出力電圧を前記第１の電圧安定化回路に対する制御信号として与える第１の制御信号発生回路と、を備え、前記第１の電圧安定化回路、前記第１の平滑コンデンサ、及び前記第１の負荷回路で定まる、第１の平滑コンデンサの放電時の時定数より、前記第２の電圧安定化回路、前記第２の平滑コンデンサ、及び前記第２の負荷回路で定まる第２の平滑コンデンサの放電時の時定数を大きくする。

また、前記第１の電圧安定化回路に対する入力電源の電圧を第２の電圧安定化回路に対する制御信号として与える第２の制御信号発生回路を備える。

例えば、前記第１の制御信号発生回路は、前記第２の電圧安定化回路から出力される出力電圧が第１のしきい値を下回るとき前記第１の電圧安定化回路に対する制御信号を反転し、前記第２の電圧安定化回路から出力される出力電圧が第２のしきい値を超えるとき前記第１の電圧安定化回路に対する制御信号を反転する回路である。

例えば、前記第１の電圧安定化回路は前記電界効果トランジスタの主電源電圧を発生する回路であり、前記第１の負荷は前記電界効果トランジスタの主回路（ドレイン電流が流れる回路）であり、前記第２の負荷は電界効果トランジスタのゲート回路であり、前記第２の電圧安定化回路は前記ゲート回路に対してバイアス電圧を印加するゲートバイアス回路（ゲートバイアス電圧が印加される回路）である。

この発明によれば、第１の制御信号発生回路が、第２の電圧安定化回路から出力される出力電圧を第１の電圧安定化回路に対する制御信号として与えるので、電源オン時に、第２の電力安定化回路の出力が先に安定化してから、第１の電力安定化回路の出力が安定化する。また、第１の電圧安定化回路、第１の平滑コンデンサ、及び第１の負荷回路で定まる放電時定数より、第２の電圧安定化回路、第２の平滑コンデンサ、及び第２の負荷回路で定まる放電時定数が大きいので、電源オフ時に、第１の電力安定化回路の出力が先に停止（電圧の絶対値が低下）されてから、第２の電力安定化回路の出力が停止（電圧の絶対値が低下）される。

このように、負荷に対して電圧・電流を供給する電源回路とその制御回路のみで電源装置を完結させるのではなく、負荷まで含めた回路系全体の動作によって、複数の電圧を発生する電源回路の出力電圧の発生／停止のタイミングを制御することにより、電源装置を簡素化できる。

また、第２の制御信号発生回路によって、第１の電圧安定化回路に対する入力電源の電圧が第２の電圧安定化回路に対する制御信号として与えられるので、第２の電圧安定化回路だけが起動している状態が継続することはない。

第１の負荷が電界効果トランジスタのゲート回路であり、第１の電圧安定化回路がゲート回路に対してバイアス電圧を印加するゲートバイアス回路であり、第２の電圧安定化回路が前記電界効果トランジスタの主電源電圧を発生する回路であり、第２の負荷が前記電界効果トランジスタの主回路であるとすると、ゲートバイアス回路へゲートバイアス電圧が供給されないうちに主回路に電源電圧が印加されることがないので、電界効果トランジスタによる回路が破壊されるのを確実に防止できる。

第１の実施形態に係る電源装置の回路図を２つの様式で表した図である。図１に示した第１・第２の電圧安定化回路Ｐ１，Ｐ２の入力電圧及び第１・第２の負荷回路への供給電圧との関係を示す波形図である。図２中の（１）部分の時間軸を拡大した波形図である。図２中の（２）部分の時間軸を拡大した波形図である。図２中の（３）部分の時間軸を拡大した波形図である。図２中の（４）部分の時間軸を拡大した波形図である。図２中の（５）部分の時間軸を拡大した波形図である。第２の実施形態に係る高周波低雑音増幅回路の主要部の回路図である。

《第１の実施形態》
この発明の第１の実施形態に係る電源装置の構成を図１〜図７を参照して説明する。
図１はこの発明の第１の実施形態に係る電源装置の回路図を２つの様式で表した図である。電気回路上の構成は同一である。電源装置１００は第１の入力電源Ｅ１からの正電圧を入力し、安定化した正電圧を出力する第１の電圧安定化回路Ｐ１、及び第２の入力電源Ｅ２からの負電圧を入力して、安定した負電圧を出力する第２の電圧安定化回路Ｐ２を備えている。

第１の電圧安定化回路Ｐ１は、制御端子ＣＮＴを備えたシリーズレギュレータＩＣであり、制御端子ＣＮＴがハイレベルのとき、入力端子ＩＮから入力される正の入力電源電圧を安定化して出力端子ＯＵＴへ出力する。

第２の電圧安定化回路Ｐ２は、制御端子ＣＮＴを備えたシリーズレギュレータＩＣであり、制御端子ＣＮＴがハイレベルのとき、入力端子ＩＮから入力される負の入力電源電圧を安定化して出力端子ＯＵＴへ出力する。

図中、Ｒ１０は正電圧が印加される第１の負荷回路、Ｒ２０は負電圧が印加される第２の負荷回路である。第１の電圧安定化回路Ｐ１の出力には第１の負荷回路Ｒ１０とともに第１の平滑コンデンサＣ１１を接続している。第２の電圧安定化回路Ｐ２の出力には第２の負荷回路Ｒ２０とともに第２の平滑コンデンサＣ２１を接続している。

第１の制御信号発生回路Ｓ１は、第２の電圧安定化回路Ｐ２の出力電圧を極性反転するインバータＩＮＶを構成していて、その出力が第１の電圧安定化回路Ｐ１の制御端子ＣＮＴへ入力されるように接続している。

また、第１の電圧安定化回路Ｐ１に対する第１の入力電源Ｅ１の電圧を第２の電圧安定化回路Ｐ２の制御端子ＣＮＴに入力するように回路を構成している。図１に示した例では、第１の入力電源Ｅ１のラインを直接第２の電圧安定化回路Ｐ２の制御端子ＣＮＴへ単に接続する回路を第２の制御信号発生回路Ｓ２として構成しているが、第２の電圧安定化回路Ｐ２の制御端子ＣＮＴに要求される電圧や極性の仕様が異なる場合には、第１の入力電源Ｅ１の電圧を変換する回路または極性を反転する回路で第２の制御信号発生回路Ｓ２を構成する。

なお、第１の電圧安定化回路Ｐ１の入力端子ＩＮには第１の入力電源Ｅ１の平滑用コンデンサＣ１２を設けている。同様に第２の電圧安定化回路Ｐ２の入力端子ＩＮには第２の入力電源Ｅ２の平滑用コンデンサＣ２２を設けている。

図２は、図１に示した第１・第２の電圧安定化回路Ｐ１，Ｐ２の入力電圧及び第１・第２の負荷回路への供給電圧との関係を示す波形図である。また、図３〜図７は図２中の（１）〜（５）部分の時間軸を拡大した波形図である。

ここで、図１に示した各部の電流電圧、コンデンサの容量の条件は次のとおりである。
Ｃ１１＝Ｃ２１＝１０μＦ
Ｉｐ＝２００ｍＡ
Ｉｎ＝１５ｍＡ
Ｐ１ｏｕｔ＝３Ｖ
Ｐ２ｏｕｔ＝−３Ｖ
すなわち、｜Ｉｐ｜＞＞｜Ｉｎ｜の関係にある。

図２中の（０）部分に表れているように、第２の電圧安定化回路Ｐ２の入力電源電圧が０Ｖである間は、第１の電圧安定化回路Ｐ１の入力電圧Ｐ１ｉｎが＋３Ｖになっても、その出力電圧Ｐ１ｏｕｔは０Ｖのままである。

図２中の（１）及び図３に示すように、Ｐ１ｉｎが＋３Ｖである時に、Ｐ２ｉｎが０Ｖから−３Ｖに変化すれば、Ｐ２ｏｕｔは、第２の電圧安定化回路Ｐ２内の抵抗Ｒ２１、第２の負荷回路Ｒ２０、及び平滑コンデンサＣ２１により定まる時定数に応じて徐々に低下し、最終的に−３Ｖで安定化する。

Ｐ２ｏｕｔの電圧がしきい値Ｖｔｈ１（第１の制御信号発生回路Ｓ１の出力が反転するしきい値）を下回った時、第１の制御信号発生回路Ｓ１の出力がハイレベル（＋３Ｖ）となって、第１の電圧安定化回路Ｐ１の出力電圧Ｐ１ｏｕｔが立ち上がる。このＰ１ｏｕｔの立ち上がり時間は、平滑コンデンサＣ１１の充電時定数で定まる。この時定数は、主に第１の電圧安定化回路Ｐ１内部の抵抗Ｒ１１、第１の負荷回路Ｒ１０の抵抗値、及び平滑コンデンサＣ１１の容量によって定まる。

このようにして、Ｐ２ｉｎが立ち下がるタイミングｔ１から一定時間遅れたタイミングｔ２で正電圧（＋３Ｖ）が出力されるので、負電圧（−３Ｖ）が安定した後に正電圧（＋３Ｖ）が第１の負荷回路Ｒ１０に印加されることになる。
前記しきい値Ｖｔｈ１は負電源電圧として充分に安定化した電圧である。

上述したように、第２の電圧安定化回路Ｐ２の出力端子に接続される平滑コンデンサＣ２１の充電時定数は、主に第２の電圧安定化回路Ｐ２内部の抵抗Ｒ２１、第２の負荷回路Ｒ２０の抵抗値、及び平滑コンデンサＣ２１の容量によって定まる。但し、前記等価的な抵抗Ｒ２１の値は出力電圧Ｐ２ｏｕｔの電圧によって変化する。いずれにしても、これらの回路定数で定まる時定数に従ってＰ２ｏｕｔの電圧が徐々に−３Ｖまで低下し安定化する。

図２中の（２）及び図４に示すように、Ｐ２ｉｎが−３Ｖである時に、タイミングｔ３でＰ１ｉｎが＋３Ｖから０Ｖに変化した時、Ｐ１ｏｕｔは急激に立ち下がる。この変化は平滑コンデンサＣ１１の容量及び第１の負荷回路Ｒ１０の抵抗値によって定まる。一方、Ｐ１ｉｎが０Ｖとなることにともなって、第２の電圧安定化回路Ｐ２の制御端子ＣＮＴがローレベルとなるので、Ｐ２ｏｕｔは−３Ｖから徐々に上昇し０Ｖとなる。この変化は平滑コンデンサＣ２１の容量と第２の負荷回路Ｒ２０の抵抗値による時定数で定まる。

また、図４において、タイミングｔ４でＰ１ｉｎが０Ｖから＋３Ｖに立ち上がった時、第２の電圧安定化回路Ｐ２の制御端子ＣＮＴが＋３Ｖ（有効）となる。すなわち、第２の制御信号発生回路Ｓ２は、第１の電圧安定化回路Ｐ１に対する入力電源の電圧を第２の電圧安定化回路Ｐ２に対する制御信号として与える。そのため、Ｐ２ｏｕｔが０Ｖから−３Ｖへ徐々に変化する。Ｐ２ｏｕｔが、第１の制御信号発生回路Ｓ１の出力が反転するしきい値Ｖｔｈ１を下回った時（ｔ５）、第１の電圧安定化回路Ｐ１の制御端子ＣＮＴがハイレベルとなるので、Ｐ１ｏｕｔが０Ｖから＋３Ｖへ立ち上がる。

図２中の（３）及び図５に示すように、Ｐ１ｉｎが＋３Ｖである時に、タイミングｔ６でＰ２ｉｎが−３Ｖから０Ｖへ変化した時、Ｐ２ｏｕｔは−３Ｖから徐々に上昇し０Ｖとなる。この変化は平滑コンデンサＣ２１及び第２の負荷回路Ｒ２０の抵抗値による放電時定数で定まる。Ｐ２ｏｕｔがしきい値Ｖｔｈ２を超えた時（ｔ７）、第１の制御信号発生回路Ｓ１の出力電圧が反転し、第１の電圧安定化回路Ｐ１の制御端子ＣＮＴがローレベルになることによって、Ｐ１ｏｕｔは＋３Ｖから０Ｖに立ち下がる。

第１の負荷回路Ｒ１０に流れる電流Ｉｐと第２の負荷回路Ｒ２０に流れる電流Ｉｎとを比較すると、｜Ｉｐ｜＞＞｜Ｉｎ｜の関係にある。すなわち、第２の負荷回路Ｒ２０の抵抗値は第１の負荷回路Ｒ１０より相対的に高く、平滑コンデンサＣ２１及び第２の負荷回路Ｒ２０の抵抗値による放電時定数は、平滑コンデンサＣ１１及び第１の負荷回路Ｒ１０の抵抗値による放電時定数より非常に大きい、そのため、Ｐ２ｏｕｔがしきい値Ｖｔｈ２を超えた時（ｔ７）に、Ｐ１ｏｕｔは＋３Ｖから０Ｖに直ちに立ち下がり、その後緩やかにＰ２ｏｕｔが上昇することになる。

前記しきい値Ｖｔｈ２はＶｔｈ１より高い電圧（絶対値は小さな値）であり、第１の制御信号発生回路Ｓ１のインバータＩＮＶにヒステリシスをもたせている。このことにより、第１の電圧安定化回路Ｐ１に対する制御信号を安定化している。

また、前記第１のしきい値Ｖｔｈ１によって、第２の電圧安定化回路Ｐ２から出力される出力電圧Ｐ２ｏｕｔの立ち下がりが開始されてから第１の電圧安定化回路Ｐ１に対する制御信号がローレベルからハイレベルに反転するタイミングまでの時間が変化する。さらに、前記第２のしきい値Ｖｔｈ２によって、第２の電圧安定化回路Ｐ２から出力される出力電圧Ｐ２ｏｕｔの立ち上がりが開始されてから第１の電圧安定化回路Ｐ１に対する制御信号がハイレベルからローレベルに反転するタイミングまでの時間が変化する。

したがって、第１のしきい値Ｖｔｈ１と第２のしきい値Ｖｔｈ２の値を定めることによって、第１の電源電圧の出力タイミング及び第２の電源電圧の出力タイミングを自由に制御することができる。

図２中の（４）及び図６に示すように、タイミングｔ８で、Ｐ１ｉｎが０Ｖから＋３Ｖへ変化し、同時にＰ２ｉｎが０Ｖから−３Ｖへ変化した時、すなわち正電源及び負電源が同時に起動された時、Ｐ２ｏｕｔは、第２の電圧安定化回路Ｐ２内の抵抗Ｒ２１、第２の負荷回路Ｒ２０、及び平滑コンデンサＣ２１により定まる時定数に応じて０Ｖから徐々に低下し、最終的に−３Ｖで安定化する。

Ｐ２ｏｕｔの電圧がしきい値Ｖｔｈ１（第１の制御信号発生回路Ｓ１の出力が反転するしきい値）を下回った時、第１の制御信号発生回路Ｓ１の出力がハイレベル（＋３Ｖ）となって、第１の電圧安定化回路Ｐ１の出力電圧Ｐ１ｏｕｔが立ち上がる。

図２中の（５）及び図７に示すように、Ｐ１ｉｎが＋３Ｖから０Ｖへ変化し、同時にＰ２ｉｎが−３Ｖから０Ｖへそれぞれ変化した時（ｔ１０）、すなわち正電源及び負電源が同時に遮断された時、Ｐ１ｏｕｔは直ちに立ち下がり、Ｐ２ｏｕｔは−３Ｖから０Ｖへ徐々に変化する。

以上に述べたようにＰ１ｉｎ及びＰ２ｉｎの入力電圧の全ての変化の組み合わせについて、第２の負荷回路Ｒ２０に負電圧が印加されない状態で第１の負荷回路Ｒ１０に正電圧が印加される、という状態は存在しない。すなわち必ず第２の負荷回路Ｒ２０に対して負電源電圧が印加された状態で第１の負荷回路Ｒ１０に対して正電源電圧が印加されることになる。

《第２の実施形態》
図８は第２の実施形態に係る高周波低雑音増幅回路の主要部の回路図である。電界効果トランジスタＱ１はデプレッション型のＦＥＴであり、そのドレインに抵抗Ｒｄが接続され、Ｑ１のソースは接地されている。Ｑ１のドレインには抵抗Ｒｄを介して正の電源電圧（主電源電圧）Ｖｄが印加され、ゲートには負のゲートバイアス電圧Ｖｇが印加される。Ｑ１のソース電位Ｖｓは０Ｖである。ここで、電界効果トランジスタＱ１のゲート回路が第１の実施形態で示した第１の負荷回路であり、電界効果トランジスタＱ１の主回路（ドレイン電流Ｉｄが流れる回路）が第２の負荷回路である。

図８に示した負のゲートバイアス電圧を印加する電界効果トランジスタ回路に対して第１の実施形態で示した電源装置を適用する。これにより、負のゲートバイアス電圧が印加されない状態で電源電圧Ｖｄが印加されることはなく、過大なドレイン電流によって電界効果トランジスタＱ１が破壊されるのを確実に防止できる。

以上に示した例では２つの電源電圧を発生する電源装置及びその電源電圧を基に回路動作する２つの負荷回路を備えた電子回路について示したが、３つ以上の値の異なる電源電圧を発生する電源装置及び３つ以上の値の異なる電源電圧を用いる電子回路についても同様に適用できる。すなわち３つ以上の電源電圧を発生する回路についても、少なくともその内の２つの電源電圧を発生する回路部分について本発明を適用すればよい。

なお、例えば正の電源電圧から負の電源電圧を生成して、正電圧と負電圧を必要とする負荷へ両極性の電源電圧を供給する構成をとることもできるが、逆極性の電源電圧を発生する回路は矩形波を発生する発振回路と整流ダイオード及びコンデンサを用いた回路であるため、電流容量の大きな回路を構成するためには非常に大容量のコンデンサが必要であり、実装面積が大きくなるだけでなく応答性が悪くなるという問題が生じる。本発明によれば、そのような問題も生じない。

Ｃ１１…第１の平滑コンデンサ
Ｃ１２…平滑用コンデンサ
Ｃ２１…第２の平滑コンデンサ
Ｃ２２…平滑用コンデンサ
ＣＮＴ…制御端子
Ｅ１…第１の入力電源
Ｅ２…第２の入力電源
Ｉｄ…ドレイン電流
ＩＮ…入力端子
ＩＮＶ…インバータ
ＯＵＴ…出力端子
Ｐ１…第１の電圧安定化回路
Ｐ２…第２の電圧安定化回路
Ｐ１ｉｎ，Ｐ２ｉｎ…入力電圧
Ｐ１ｏｕｔ，Ｐ２ｏｕｔ…出力電圧
Ｑ１…電界効果トランジスタ
Ｒ１０…第１の負荷回路
Ｒ２０…第２の負荷回路
Ｒ２１…抵抗
Ｒｄ…抵抗
Ｓ１…第１の制御信号発生回路
Ｓ２…第２の制御信号発生回路
Ｖｄ…電源電圧
Ｖｇ…ゲートバイアス電圧
Ｖｓ…ソース電位
Ｖｔｈ１，Ｖｔｈ２…しきい値
１００…電源装置

Claims

入力電源電圧を安定化するとともに、入力される制御信号の状態に応じて第１の負荷回路への第１の電源電圧出力をオン・オフ制御する第１の電圧安定化回路と、
入力電源電圧を安定化するとともに、入力される制御信号の状態に応じて第２の負荷回路への第２の電源電圧出力をオン・オフ制御する第２の電圧安定化回路と、
前記第１の電圧安定化回路の出力電圧を平滑する第１の平滑コンデンサと、前記第２の電圧安定化回路の出力電圧を平滑する第２の平滑コンデンサと、
前記第２の電圧安定化回路から出力される出力電圧を前記第１の電圧安定化回路に対する制御信号として与える第１の制御信号発生回路と、
を備え、
前記第１の電圧安定化回路、前記第１の平滑コンデンサ、及び前記第１の負荷回路で定まる、第１の平滑コンデンサの放電時の時定数より、前記第２の電圧安定化回路、前記第２の平滑コンデンサ、及び前記第２の負荷回路で定まる第２の平滑コンデンサの放電時の時定数を大きくした電源装置。
前記第１の電圧安定化回路に対する入力電源の電圧を第２の電圧安定化回路に対する制御信号として与える第２の制御信号発生回路を備えた、請求項１に記載の電源装置。
前記第１の制御信号発生回路は、前記第２の電圧安定化回路から出力される出力電圧が第１のしきい値を下回るとき前記第１の電圧安定化回路に対する制御信号を反転し、前記第２の電圧安定化回路から出力される出力電圧が第２のしきい値を超えるとき前記第１の電圧安定化回路に対する制御信号を反転する回路である、請求項１または２に記載の電源装置。
前記第１の電圧安定化回路は前記電界効果トランジスタの主電源電圧を発生する回路であり、前記第１の負荷は前記電界効果トランジスタの主回路であり、前記第２の負荷は電界効果トランジスタのゲート回路であり、前記第２の電圧安定化回路は前記ゲート回路に対してバイアス電圧を印加するゲートバイアス回路である、請求項１、２または３に記載の電源装置。