JP2010039844A - 定電流源回路 - Google Patents
定電流源回路 Download PDFInfo
- Publication number
- JP2010039844A JP2010039844A JP2008203269A JP2008203269A JP2010039844A JP 2010039844 A JP2010039844 A JP 2010039844A JP 2008203269 A JP2008203269 A JP 2008203269A JP 2008203269 A JP2008203269 A JP 2008203269A JP 2010039844 A JP2010039844 A JP 2010039844A
- Authority
- JP
- Japan
- Prior art keywords
- current
- constant current
- source circuit
- current source
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 10
- 230000007423 decrease Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
【課題】温度特性を有する出力電流が得られる定電流源回路を提供する。
【解決手段】本発明の定電流源回路は、正の温度特性を有する電流I3を出力する第1の定電流源回路11と、負の温度特性を有する電流I5を出力する第2の定電流源回路12と、第1の定電流源回路11の電流出力ラインL1と、第2の定電流源回路12の電流出力ラインL2との間に接続されたカレントミラー回路13aとを備えている。
【選択図】図1
【解決手段】本発明の定電流源回路は、正の温度特性を有する電流I3を出力する第1の定電流源回路11と、負の温度特性を有する電流I5を出力する第2の定電流源回路12と、第1の定電流源回路11の電流出力ラインL1と、第2の定電流源回路12の電流出力ラインL2との間に接続されたカレントミラー回路13aとを備えている。
【選択図】図1
Description
本発明は、定電流源回路に関し、特に温度特性を有する定電流源回路に関する。
一般に、定電流源回路においては、温度特性を持たない(温度に依存しない)出力電流が得られるようにするための工夫が図られることが多い。例えば、特許文献1では、正の温度特性を有する定電流源と、負の温度特性を有する定電流源とを設け、正の温度特性を有する電流と、負の温度特性を有する電流とを合成して温度特性を持たない電流を生成することが開示されている。
しかし、実際の回路設計では、正の温度特性や負の温度特性を有する定電流源回路が必要となる場合があり、さらには、定電流源回路からの電流供給対象の回路やデバイスによっては、電流の温度特性の傾きをより大きくした方が望ましい特性が得られる場合もある。
特開2002−25285号公報
本発明は、温度特性を有する出力電流が得られる定電流源回路を提供する。
本発明の一態様によれば、正の温度特性を有する電流を出力する第1の定電流源回路と、負の温度特性を有する電流を出力する第2の定電流源回路と、前記第1の定電流源回路の電流出力ラインと、前記第2の定電流源回路の電流出力ラインとの間に接続されたカレントミラー回路と、を備えたことを特徴とする定電流源回路が提供される。
本発明によれば、温度特性を有する出力電流が得られる定電流源回路が提供される。
以下、図面を参照し、本発明の実施形態について説明する。なお、各図面中で同じ構成要素には同一の符号を付している。
[第1の実施形態]
図1は、本発明の第1の実施形態に係る定電流源回路の回路図である。
図1は、本発明の第1の実施形態に係る定電流源回路の回路図である。
本実施形態に係る定電流源回路は、正の温度特性を有する定電流を出力する第1の定電流源回路11と、負の温度特性を有する定電流を出力する第2の定電流源回路12と、第1の定電流源回路11の電流出力ラインL1と第2の定電流源回路12の電流出力ラインL2との間に接続されたカレントミラー回路13aとを備える。
第1の定電流源回路11は、主として、複数のトランジスタPMOS1、PMOS2、NMOS1、NMOS2を含む差動増幅回路と、温度が高くなるにつれて抵抗値が低くなる負の温度特性を有する抵抗R1とを有する。
PMOS1及びPMOS2は、Pチャネル型のMOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)であり、NMOS1及びNMOS2は、Nチャネル型のMOSFETである。
PMOS1及びNMOS1は、バンドギャップリファレンス回路の出力ラインLvregと定電流源15との間に直列接続されている。PMOS2及びNMOS2も同様に、バンドギャップリファレンス回路の出力ラインLvregと定電流源15との間に直列接続されている。
PMOS1のソースはバンドギャップリファレンス回路の出力ラインLvregに接続され、ドレインはNMOS1のドレインと接続されている。PMOS1のゲートはドレインと接続されている。NMOS1のソースは定電流源15と接続されている。NMOS1のゲートは温度定電圧源21と接続されている。
バンドギャップリファレンス回路は、温度特性を持たない(温度に依存しない)基準電圧VREGを出力ラインLvregに出力する。温度定電圧源21は、温度特性を持たない(温度に依存しない)定電圧VBGRをNMOS1のゲートに与える。
PMOS2のソースはバンドギャップリファレンス回路の出力ラインLvregに接続され、ドレインはNMOS2のドレインと接続されている。PMOS2のゲートはドレインと接続されている。NMOS2のソースは定電流源15と接続されている。
バンドギャップリファレンス回路の出力ラインLvregとグランドとの間には、Pチャネル型MOSFETであるPMOS3と抵抗R1とが直列接続されている。PMOS3のソースはバンドギャップリファレンス回路の出力ラインLvregに接続され、ドレインは抵抗R1の一端と接続されている。抵抗R1の他端はグランドに接続されている。NMOS2のゲートは、PMOS3と抵抗R1との間に接続されている。PMOS3のゲートは、PMOS1とNMOS1との間に接続されている。
バンドギャップリファレンス回路の出力ラインLvregと、第1の定電流源回路11の電流出力ラインL1との間には、Pチャネル型MOSFETであるPMOS4が接続されている。PMOS4のソースはバンドギャップリファレンス回路の出力ラインLvregに接続され、ドレインは第1の定電流源回路11の電流出力ラインL1に接続されている。PMOS4のゲートは、PMOS1とNMOS1との間に接続されている。
PMOS3とPMOS4とはカレントミラーを構成し、PMOS3及び抵抗R1に流れる電流I2に応じた電流I3が第1の定電流源回路11の出力電流として得られる。PMOS3とPMOS4とのサイズを同じとすれば、I2=I3となる。
図1に示す第1の定電流源回路11における定電流源15は、例えば図2に例示するように、電圧源22と、Nチャネル型MOSFETであるNMOS3とから構成することができる。NMOS3のドレインはNMOS1及びNMOS2のソースと接続され、ソースはグランドに接続され、ゲートには電圧源22から電圧VBIAS1が印加される。
第1の定電流源回路11におけるPMOS1、PMOS2、NMOS1、NMOS2は差動増幅回路を構成し、2つの入力(NMOS1のゲート−グランド間電圧とNMOS2のゲート−グランド間電圧と)の差を増幅して、PMOS3及びPMOS4のゲートに出力し、PMOS3及びPMOS4をオン状態にする。なお、図1に示す差動増幅回路の構成は一例であって、他の構成の差動増幅回路を用いてもよい。
ここで、NMOS2のゲート−グランド間電圧(抵抗R1の両端に加わる電圧)をVR1とし、NMOS1のゲート−グランド間電圧(温度定電圧源21による印加電圧)をVBGRとすると、VR1=VBGRになるように動作制御される。
また、カレントミラーを構成するPMOS3とPMOS4のサイズが同一とすると、I2=I3。I2は抵抗R1を流れる電流であり、I3は第1の定電流源回路11の電流出力ラインL1を流れる電流。また、抵抗R1の抵抗値をR1とする。
したがって、I3=I2=VBGR/R1・・・式(1)
この式(1)を温度Tについて偏微分すると、
∂I3/∂T
=((1/R1)・∂VBGR/∂T)+(VBGR・∂(R1−1)/∂T)
=((1/R1)・∂VBGR/∂T)−VBGR・R1−2・(∂R1/∂T)
ここで、∂VBGR/∂T=0のため、
∂I3/∂T=−(VBGR/R1−2)・(∂R1/∂T)・・・式(2)
この式(1)を温度Tについて偏微分すると、
∂I3/∂T
=((1/R1)・∂VBGR/∂T)+(VBGR・∂(R1−1)/∂T)
=((1/R1)・∂VBGR/∂T)−VBGR・R1−2・(∂R1/∂T)
ここで、∂VBGR/∂T=0のため、
∂I3/∂T=−(VBGR/R1−2)・(∂R1/∂T)・・・式(2)
したがって、負の温度特性を持つ(∂R1/∂Tが負の)抵抗R1を使用することで、第1の定電流源回路11は正の温度特性を有する電流I3を、電流出力ラインL1に出力する。
次に、第2の定電流源回路12は、主として、Nチャネル型MOSFETであるNMOS4、NMOS5と、Pチャネル型MOSFETであるPMOS5、PMOS6と、PNP型のバイポーラトランジスタTr1と、温度が高くなるにつれて抵抗値が低くなる負の温度特性を有する抵抗R2とを有する。
NMOS4とNMOS5とはカレントミラーを構成し、PMOS5とPMOS6とはカレントミラーを構成する。
バンドギャップリファレンス回路の出力ラインLvregとグランドとの間に、定電流源16、NMOS4およびバイポーラトランジスタTr1が直列接続されている。
NMOS4のドレインは定電流源16に接続され、ソースはバイポーラトランジスタTr1のエミッタと接続されている。バイポーラトランジスタTr1のコレクタ及びベースはグランドに接続されている。
バンドギャップリファレンス回路の出力ラインLvregとグランドとの間に、PMOS5、NMOS5および抵抗R2が直列接続されている。
PMOS5のソースはバンドギャップリファレンス回路の出力ラインLvregに接続され、ドレインはNMOS5のドレインと接続されている。NMOS5のソースは抵抗R2の一端と接続され、抵抗R2の他端はグランドに接続されている。NMOS4及びNMOS5のゲートは、NMOS4のドレインと接続されている。
バンドギャップリファレンス回路の出力ラインLvregと、第2の定電流源回路12の電流出力ラインL2との間には、PMOS6が接続されている。PMOS6のソースはバンドギャップリファレンス回路の出力ラインLvregと接続され、ドレインは第2の定電流源回路12の電流出力ラインL2に接続されている。PMOS5及びPMOS6のゲートは、PMOS5のドレインと接続されている。
図1に示す第2の定電流源回路12における定電流源16は、例えば図2に例示するように、電圧源23と、Pチャネル型MOSFETであるPMOS7とから構成することができる。PMOS7のソースはバンドギャップリファレンス回路の出力ラインLvregと接続され、ドレインはNMOS4のドレインと接続されている。PMOS7のゲートには、電圧源23から電圧VBIAS2が印加される。
ここで、バイポーラトランジスタTr1のオン電圧をVFとし、抵抗R2の両端に加わる電圧をVR2とすると、VF=VR2になるように動作制御される。
また、カレントミラーを構成するPMOS5とPMOS6のサイズが同一とすると、I4=I5。I4は抵抗R2を流れる電流であり、I5は第2の定電流源回路12の電流出力ラインL2を流れる電流。また、抵抗R2の抵抗値をR2とする。
したがって、I5=I4=VF/R2・・・式(3)
この式(3)を温度Tについて微分すると、
∂I5/∂T
=((1/R2)・∂VF/∂T)+(VF・∂(R2−1)/∂T)
=((1/R2)・∂VF/∂T)−((VF/R22)・∂R2/∂T)
=(1/R2)・((∂VF/∂T)−((VF/R2)・∂R2/∂T))・・・式(4)
この式(3)を温度Tについて微分すると、
∂I5/∂T
=((1/R2)・∂VF/∂T)+(VF・∂(R2−1)/∂T)
=((1/R2)・∂VF/∂T)−((VF/R22)・∂R2/∂T)
=(1/R2)・((∂VF/∂T)−((VF/R2)・∂R2/∂T))・・・式(4)
但し、電流I5の温度特性(∂I5/∂T)が負になるには、式(4)において、
∂VF/∂T<(VF/R2)・(∂R2/∂T)の条件を満たす必要がある。
∂VF/∂T<(VF/R2)・(∂R2/∂T)の条件を満たす必要がある。
この条件を満たすR2の条件を求める。
VF>0、R2>0なので、(R2/VF)・(∂VF/∂T)<∂R2/∂T
∂VF/∂T<0なので、R2/VF>(∂R2/∂T)/(∂VF/∂T)
ここで、VF≒0.67V、∂VF/∂T≒−1.72mVより、
R2/0.67>(∂R2/∂T)/−1.72×10−3
したがって、R2>−390・(∂R2/∂T)の条件で、第2の定電流源回路12は負の温度特性を有する電流I5を、電流出力ラインL2に出力する。
VF>0、R2>0なので、(R2/VF)・(∂VF/∂T)<∂R2/∂T
∂VF/∂T<0なので、R2/VF>(∂R2/∂T)/(∂VF/∂T)
ここで、VF≒0.67V、∂VF/∂T≒−1.72mVより、
R2/0.67>(∂R2/∂T)/−1.72×10−3
したがって、R2>−390・(∂R2/∂T)の条件で、第2の定電流源回路12は負の温度特性を有する電流I5を、電流出力ラインL2に出力する。
第1の定電流源回路11で、低温から高温になるにつれて出力電流I3を増加させたい場合、∂I3/∂T=−(VBGR/R1−2)・(∂R1/∂T)までしか出力電流I3に対する温度傾斜(温度係数)を実現できないため、電流I3を供給する対象となる回路などによっては、温度傾斜(温度係数)の調整範囲が狭くなる。
そこで、本実施形態では、第1の定電流源回路11の電流出力ラインL1と、第2の定電流源回路12の電流出力ラインL2との間にカレントミラー回路13aを接続し、そのカレントミラー回路13aを介して、第1の定電流源回路11の出力電流I3から、第2の定電流源回路12の出力電流I5に応じた電流を差し引くようにしている。これにより、後述するように、第1の定電流源回路11の出力電流I3(この温度特性を図5において点線で示す)よりも、傾斜が大きい正の温度特性を有する電流I7(この温度特性を図5において実線で示す)を、他の回路やデバイス等に供給することができる。
カレントミラー回路13aは、いずれもNチャネル型MOSFETであるNMOS6とNMOS7とから構成される。また、第1の定電流源回路11の電流出力ラインL1は、ラインL3とラインL4とに分岐し、ラインL3は本実施形態に係る定電流源回路の電流出力ラインとして機能し、正の温度特性を有する電流I7が他の回路やデバイス等に供給される。
ラインL4にはNMOS7のドレインが接続され、NMOS7のソースはグランドに接続されている。NMOS6のドレインは第2の定電流源回路12の電流出力ラインL2に接続され、ソースはグランドに接続されている。NMOS6及びNMOS7のゲートは、NMOS6のドレイン(ラインL2)に接続されている。
本実施形態では、カレントミラー回路13aを介して、第1の定電流源回路11の出力電流I3から、第2の定電流源回路12の出力電流I5に応じた電流(ラインL4に流れる電流I6)を差し引いている。
ここで、PMOS3とPMOS4とのサイズが同一とすると、I2=I3。また、PMOS5、PMOS6、NMOS6およびNMOS7のサイズが同一とすると、I4=I5=I6。したがって、I3=I2=VBGR/R1、I4=I5=I6=VF/R2。また、I7=I3−I6。
I7を温度Tについて微分すると、
∂I7/∂T
=∂(I3−I6)/∂T
=(∂I3/∂T)−(∂I6/∂T)
=(−(VBGR/R12)・(∂R1/∂T))−(1/R2)・((∂VF/∂T)+((VF/R2)・∂R2/∂T))・・・式(5)
∂I7/∂T
=∂(I3−I6)/∂T
=(∂I3/∂T)−(∂I6/∂T)
=(−(VBGR/R12)・(∂R1/∂T))−(1/R2)・((∂VF/∂T)+((VF/R2)・∂R2/∂T))・・・式(5)
ここで、図5は、電流I7(=I3−I6)の温度特性(∂I7/∂T)と、電流I3の温度特性(∂I3/∂T)とを比較したグラフであり、電流I7の温度特性(∂I7/∂T)を実線で、電流I3の温度特性(∂I3/∂T)を点線で示す。
また、図6は、電流I8(=I5−I3)の温度特性(∂I8/∂T)と、電流I5の温度特性(∂I5/∂T)とを比較したグラフであり、電流I8の温度特性(∂I8/∂T)を実線で、電流I5の温度特性(∂I5/∂T)を点線で示す。
また、図6は、電流I8(=I5−I3)の温度特性(∂I8/∂T)と、電流I5の温度特性(∂I5/∂T)とを比較したグラフであり、電流I8の温度特性(∂I8/∂T)を実線で、電流I5の温度特性(∂I5/∂T)を点線で示す。
本実施形態に係る定電流源回路における出力電流I7は、I7=I3−I6=I3−I5で表され、正の温度特性を有する第1の定電流源回路11の出力電流I3から、負の温度特性を有する第2の定電流源回路12の出力電流I5を差し引いたものである。
図5に示すようにI3は低温域で電流値が小さく高温域で電流値が大きく、これとは逆にI5は図6に示すように低温域で電流値が大きく高温域で電流値が小さい。したがって、I3−I5で表されるI7は、低温域では電流値が小さく、高温域では電流値が大きくなり、図5に示すように、I3の温度特性(∂I3/∂T)よりもI7の温度特性(∂I7/∂T)を大きく(傾きを急に)することができる。
ここで、(∂I7/∂T)−(∂I3/∂T)
=(−(VBGR/R12)・(∂R1/∂T))−(1/R2)・((∂VF/∂T)+((VF/R2)・∂R2/∂T))−(−(VBGR/R12)・(∂R1/∂T))
=−(1/R2)・((∂VF/∂T)+((VF/R2)・∂R2/∂T))
=(−(VBGR/R12)・(∂R1/∂T))−(1/R2)・((∂VF/∂T)+((VF/R2)・∂R2/∂T))−(−(VBGR/R12)・(∂R1/∂T))
=−(1/R2)・((∂VF/∂T)+((VF/R2)・∂R2/∂T))
したがって、第1の定電流源回路11のみを使用して正の温度特性の出力電流I3を得る場合と比較して、本実施形態では、−(1/R2)・((∂VF/∂T)+((VF/R2)・∂R2/∂T))分大きな正の温度特性を有する出力電流I7を得ることができる。
ここで、図7は、電流供給対象として例えばアンプに流れる電流の温度特性と、アンプのgmの温度特性との関係を例示するグラフである。左側の縦軸はアンプのgm(相互コンダクタンス)を示し、右側の縦軸はアンプに流れる電流を示す。
図7において実線及び点線はアンプに流れる電流を示し、実線の方が温度特性が大きい。図7において、1点鎖線は、点線で示される比較的温度特性の小さな電流が流れているときに得られるgmの温度特性を示し、2点鎖線は、より大きな温度特性の実線で示す電流が流れているときに得られるgmの温度特性を示す。
この図7に例示されるように、一般にアンプにおいては、供給される電流の温度特性が大きい方が、温度特性の小さい(温度依存性の小さい)gmが得られる傾向にある。したがって、前述した本実施形態のように、より大きな温度特性(∂I7/∂T)を有する出力電流I7をアンプに供給することで、温度依存性のより小さな良好なgmを得ることが可能となる。
[第2の実施形態]
図3は本発明の第2の実施形態に係る定電流源回路の回路図であり、図4は図3における定電流源15、16を具体的に例示した回路図である。
図3は本発明の第2の実施形態に係る定電流源回路の回路図であり、図4は図3における定電流源15、16を具体的に例示した回路図である。
本実施形態に係る定電流源回路は、正の温度特性を有する定電流を出力する第1の定電流源回路11と、負の温度特性を有する定電流を出力する第2の定電流源回路12と、第1の定電流源回路11の電流出力ラインL1と第2の定電流源回路12の電流出力ラインL2との間に接続されたカレントミラー回路13bとを備える。
第1の定電流源回路11及び第2の定電流源回路12の構成は、上記第1の実施形態と同じであり、また動作も同じである。そして、本実施形態においても、第1の定電流源回路11の電流出力ラインL1と、第2の定電流源回路12の電流出力ラインL2との間にカレントミラー回路13bを接続している点は上記第1の実施形態と同じであるが、その接続の形態が第1の実施形態と異なる。
第2の定電流源回路12で、低温から高温になるにつれて出力電流I5を減少させたい場合、前述したように、∂I5/∂T=(1/R2)・((∂VF/∂T)−((VF/R2)・∂R2/∂T))(但し、R2>−390・(∂R2/∂T)の条件内)までしか出力電流I5に対する温度傾斜(温度係数)を実現できないため、電流I5を供給する対象となる回路などによっては、温度傾斜(温度係数)の調整範囲が狭くなる。
そこで、本実施形態では、カレントミラー回路13bを介して、第2の定電流源回路12の出力電流I5から、第1の定電流源回路11の出力電流I3に応じた電流を差し引くようにしている。これにより、第2の定電流源回路12の出力電流I5(この温度特性を図6において点線で示す)よりも、傾斜が大きい負の温度特性を有する電流I8(この温度特性を図6において実線で示す)を、他の回路やデバイス等に供給することができる。
カレントミラー回路13bは、いずれもNチャネル型MOSFETであるNMOS6とNMOS7とから構成される。また、第2の定電流源回路12の電流出力ラインL2は、ラインL5とラインL6とに分岐し、ラインL5は本実施形態に係る定電流源回路の電流出力ラインとして機能し、負の温度特性を有する電流I8が他の回路やデバイス等に供給される。
ラインL6にはNMOS6のドレインが接続され、NMOS6のソースはグランドに接続されている。NMOS7のドレインは第1の定電流源回路11の電流出力ラインL1に接続され、ソースはグランドに接続されている。NMOS6及びNMOS7のゲートは、NMOS7のドレイン(ラインL1)に接続されている。
本実施形態では、カレントミラー回路13bを介して、第2の定電流源回路12の出力電流I5から、第1の定電流源回路11の出力電流I3に応じた電流(ラインL6に流れる電流I9)を差し引いている。
ここで、PMOS3、PMOS4、NMOS6およびNMOS7のサイズが同一とすると、I2=I3=I9。また、PMOS5とPMOS6のサイズが同一とすると、I4=I5。したがって、I9=I3=I2=VBGR/R1、I4=I5=VF/R2。また、I8=I5−I9。
I8を温度Tについて微分すると、
∂I8/∂T
=∂(I5−I9)/∂T
=(∂I5/∂T)−(∂I9/∂T)
=(1/R2)・((∂VF/∂T)−((VF/R2)・∂R2/∂T))−(−(VBGR/R12)・(∂R1/∂T))
∂I8/∂T
=∂(I5−I9)/∂T
=(∂I5/∂T)−(∂I9/∂T)
=(1/R2)・((∂VF/∂T)−((VF/R2)・∂R2/∂T))−(−(VBGR/R12)・(∂R1/∂T))
本実施形態に係る定電流源回路における出力電流I8は、I8=I5−I9=I5−I3で表され、負の温度特性を有する第2の定電流源回路12の出力電流I5から、正の温度特性を有する第1の定電流源回路11の出力電流I3を差し引いたものである。
図6に示すようにI5は低温域で電流値が大きく高温域で電流値が小さく、これとは逆にI3は図5に示すように低温域で電流値が小さく高温域で電流値が大きい。したがって、I5−I3で表されるI8は、低温域では電流値が大きく、高温域では電流値が小さくなり、図6に示すように、I5の温度特性(∂I5/∂T)よりもI8の温度特性(∂I8/∂T)を大きく(傾きを急に)することができる。
ここで、∂I8/∂T−∂I5/∂T
=(1/R2)・((∂VF/∂T)−((VF/R2)・∂R2/∂T))−(−(VBGR/R12)・(∂R1/∂T))−(1/R2)・((∂VF/∂T)−((VF/R2)・∂R2/∂T))
=−(VBGR/R12)・(∂R1/∂T)
=(1/R2)・((∂VF/∂T)−((VF/R2)・∂R2/∂T))−(−(VBGR/R12)・(∂R1/∂T))−(1/R2)・((∂VF/∂T)−((VF/R2)・∂R2/∂T))
=−(VBGR/R12)・(∂R1/∂T)
したがって、第2の定電流源回路12のみを使用して負の温度特性の出力電流I5を得る場合と比較して、本実施形態では、−(VBGR/R12)・(∂R1/∂T)分大きな負の温度特性を有する出力電流I8を得ることができる。
前述した図1〜4においては、第1の定電流源回路11、第2の定電流源回路12およびカレントミラー回路13aを含む構成(図1、2)と、第1の定電流源回路11、第2の定電流源回路12およびカレントミラー回路13bを含む構成(図3、4)とを分けて図示しているが、実際には、図8に示すように、第1の定電流源回路11、第2の定電流源回路12、カレントミラー回路13aおよびカレントミラー回路13bは同じ半導体基板に集積回路として形成され1チップ化されている。
図8の構成においても、前述した実施形態と同様、第1の定電流源回路11の電流出力ラインL1と第2の定電流源回路12の電流出力ラインL2との間に接続されたカレントミラー回路13aにより、第1の定電流源回路11の出力電流I3から第2の定電流源回路12の出力電流I5を差し引いた電流であって、I3よりも大きな(急な)正の温度特性(∂I7/∂T)を有する電流I7を出力することができる。
同様に、第1の定電流源回路11の電流出力ラインL1と第2の定電流源回路12の電流出力ラインL2との間に接続されたカレントミラー回路13bにより、第2の定電流源回路12の出力電流I5から第1の定電流源回路11の出力電流I3を差し引いた電流であって、I5よりも大きな(急な)負の温度特性(∂I8/∂T)を有する電流I8を出力することができる。
なお、図8の回路においてさらにカレントミラー回路13a、13bを接続しない電流出力ラインL1とL2を設けることで、電流I3、I5を出力させることもできる。
すなわち、正の温度特性を有する第1の定電流源回路11と負の温度特性を有する第2の定電流源回路12とをカレントミラー回路13a、13bで接続するという簡単な構成にて、図5及び図6に示すような4つの異なる温度特性(∂I7/∂T、∂I3/∂T、∂I8/∂T、∂I5/∂T)の電流を出力可能な定電流源回路を提供できる。これにより、電流供給対象の回路などの特性に応じて適宜出力電流を選択することができ、電流供給対象の回路などの特性を適正化できる。
以上、具体例を参照しつつ本発明の実施形態について説明した。しかし、本発明は、それらに限定されるものではなく、本発明の技術的思想に基づいて種々の変形が可能である。
上記実施形態で示した第1の定電流源回路11や第2の定電流源回路12の回路構成は一例であって、それぞれ、正の温度特性を有する電流と負の温度特性を有する電流を出力可能な構成であればよく、上記実施形態の構成に限られない。
例えば、第1の定電流源回路11においてPMOS1、PMOS2、NMOS1、NMOS2から構成される差動増幅回路は、図9において差動増幅回路A1で表され、上記各実施形態で示した構成に限らない。
また、第2の定電流源回路12におけるバイポーラトランジスタTr1は、図10に示すようにダイオードD1で置き換えることもできる。
例えば、第1の定電流源回路11においてPMOS1、PMOS2、NMOS1、NMOS2から構成される差動増幅回路は、図9において差動増幅回路A1で表され、上記各実施形態で示した構成に限らない。
また、第2の定電流源回路12におけるバイポーラトランジスタTr1は、図10に示すようにダイオードD1で置き換えることもできる。
11…第1の定電流源回路、12…第2の定電流源回路、13a,13b…カレントミラー回路、21…温度定電圧源
Claims (5)
- 正の温度特性を有する電流を出力する第1の定電流源回路と、
負の温度特性を有する電流を出力する第2の定電流源回路と、
前記第1の定電流源回路の電流出力ラインと、前記第2の定電流源回路の電流出力ラインとの間に接続されたカレントミラー回路と、
を備えたことを特徴とする定電流源回路。 - 前記第1の定電流源回路の出力電流から前記カレントミラー回路を介して前記第2の定電流源回路の出力電流に応じた電流を差し引いた、正の温度特性を有する電流を出力することを特徴とする請求項1記載の定電流源回路。
- 前記第1の定電流源回路の出力電流よりも、傾斜が大きい正の温度特性を有する電流を出力することを特徴とする請求項2記載の定電流源回路。
- 前記第2の定電流源回路の出力電流から前記カレントミラー回路を介して前記第1の定電流源回路の出力電流に応じた電流を差し引いた、負の温度特性を有する電流を出力することを特徴とする請求項1記載の定電流源回路。
- 前記第2の定電流源回路の出力電流よりも、傾斜が大きい負の温度特性を有する電流を出力することを特徴とする請求項4記載の定電流源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008203269A JP2010039844A (ja) | 2008-08-06 | 2008-08-06 | 定電流源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008203269A JP2010039844A (ja) | 2008-08-06 | 2008-08-06 | 定電流源回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010039844A true JP2010039844A (ja) | 2010-02-18 |
Family
ID=42012308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008203269A Pending JP2010039844A (ja) | 2008-08-06 | 2008-08-06 | 定電流源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010039844A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012243885A (ja) * | 2011-05-18 | 2012-12-10 | Oki Data Corp | 基準電圧発生回路、駆動装置、プリントヘッド及び画像形成装置 |
CN103853224A (zh) * | 2012-12-03 | 2014-06-11 | 现代自动车株式会社 | 电流生成电路 |
JP7550742B2 (ja) | 2021-11-09 | 2024-09-13 | Kddi株式会社 | メッセージ配信装置、メッセージ配信方法及びメッセージ配信プログラム |
-
2008
- 2008-08-06 JP JP2008203269A patent/JP2010039844A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012243885A (ja) * | 2011-05-18 | 2012-12-10 | Oki Data Corp | 基準電圧発生回路、駆動装置、プリントヘッド及び画像形成装置 |
CN103853224A (zh) * | 2012-12-03 | 2014-06-11 | 现代自动车株式会社 | 电流生成电路 |
US9466986B2 (en) | 2012-12-03 | 2016-10-11 | Hyundai Motor Company | Current generation circuit |
JP7550742B2 (ja) | 2021-11-09 | 2024-09-13 | Kddi株式会社 | メッセージ配信装置、メッセージ配信方法及びメッセージ配信プログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5285371B2 (ja) | バンドギャップ基準電圧回路 | |
JP5554134B2 (ja) | 電流生成回路およびそれを用いた基準電圧回路 | |
JP2004240943A (ja) | バンドギャップ基準回路 | |
JP6800979B2 (ja) | 抵抗器の両端の制御電圧を印加する温度補償基準電圧ジェネレータ | |
US20090201006A1 (en) | Constant current circuit | |
US7589578B2 (en) | Level shift circuit and semiconductor device | |
JP2007305010A (ja) | 基準電圧生成回路 | |
JP2007524944A (ja) | Cmos定電圧発生器 | |
JP2009146116A (ja) | 電子回路 | |
JP2004328640A (ja) | バイアス電流生成回路、レーザダイオード駆動回路及び光通信用送信器 | |
JP2010086056A (ja) | 定電流回路 | |
JP2008152632A (ja) | 基準電圧発生回路 | |
JP4614234B2 (ja) | 電源装置およびそれを備える電子機器 | |
JP2010039844A (ja) | 定電流源回路 | |
JP2007287095A (ja) | 基準電圧発生回路 | |
JP4522299B2 (ja) | 定電流回路 | |
JP2016212476A (ja) | バンドギャップリファレンス回路 | |
JP2010003115A (ja) | 定電流回路 | |
US7330056B1 (en) | Low power CMOS LVDS driver | |
TW200848975A (en) | Current generator | |
JP2006318326A (ja) | 電源回路 | |
JP2006260193A (ja) | ボルテージレギュレータ回路 | |
US7474144B2 (en) | Ratioed feedback body voltage bias generator | |
JP4658838B2 (ja) | 基準電位発生回路 | |
US8836382B1 (en) | Mixed voltage driving circuit |