Nothing Special   »   [go: up one dir, main page]

JP2010032643A - アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法 - Google Patents

アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法 Download PDF

Info

Publication number
JP2010032643A
JP2010032643A JP2008192608A JP2008192608A JP2010032643A JP 2010032643 A JP2010032643 A JP 2010032643A JP 2008192608 A JP2008192608 A JP 2008192608A JP 2008192608 A JP2008192608 A JP 2008192608A JP 2010032643 A JP2010032643 A JP 2010032643A
Authority
JP
Japan
Prior art keywords
wiring
active matrix
matrix substrate
electrode
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008192608A
Other languages
English (en)
Other versions
JP4909323B2 (ja
Inventor
Tomonori Matsumuro
智紀 松室
Noboru Fukuhara
昇 福原
Akira Hasegawa
彰 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2008192608A priority Critical patent/JP4909323B2/ja
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to US13/055,273 priority patent/US20110122355A1/en
Priority to KR1020117001730A priority patent/KR20110053420A/ko
Priority to CN200980128531.6A priority patent/CN102099848B/zh
Priority to PCT/JP2009/062923 priority patent/WO2010010847A1/ja
Priority to EP09800361A priority patent/EP2312560A1/en
Priority to TW098124831A priority patent/TW201013285A/zh
Publication of JP2010032643A publication Critical patent/JP2010032643A/ja
Application granted granted Critical
Publication of JP4909323B2 publication Critical patent/JP4909323B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】アクティブマトリクス基板の開口率と消費電力とを向上させる。
【解決手段】アクティブマトリクス基板１０１Ａは、透明基板１０と、透明基板１０上に形成された配線（ＬＧ，ＬＤ，ＬＰ，Ｌ１，Ｌ２等）と、この配線（ＬＧ，ＬＤ，ＬＰ，Ｌ１，Ｌ２等）の少なくとも一部を覆う透明半導体層４４と、配線（ＬＧ，ＬＤ，ＬＰ，Ｌ１，Ｌ２等）および透明半導体層４４の少なくとも一部を覆う透明な絶縁膜と、を備える。配線（ＬＧ，ＬＤ，ＬＰ，Ｌ１，Ｌ２等）は、主配線としての第１メタル配線４１Ｍと、これから分岐する副配線としての透明な配線（４１，４２，４３等）と、を含む。主配線としての第１メタル配線４１Ｍは、少なくとも一部が副配線としての配線（４１，４２，４３等）よりも高い導電性を備えた材料を用いて形成される。
【選択図】 図４

Description

本発明は、アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法に関し、トランジスタ素子、特に薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）素子を含むアクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法に関する。
近年、低消費電力化、低駆動電圧化および省スペース化などが可能であることから、液晶ディスプレイ（Ｌｉｑｕｉｄ Ｃｒｙｓａｌ Ｄｉｓｐｌａｙ：ＬＣＤ）装置や有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）ディスプレイ装置などに代表されるフラットパネルディスプレイ（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ：ＦＰＤ）装置の開発が盛んに行なわれている。
ＦＰＤ装置において、例えば液晶ディスプレイ装置や有機ＥＬディスプレイ装置などの駆動方式には、大きく分けてスタティック駆動方式とダイナミック駆動方式とがあるが、その中でもダイナミック駆動方式に分類されるアクティブマトリクス駆動方式は、画素間のクロストークを低減し、より明瞭な映像再生が可能なことから注目されている。
アクティブマトリクス駆動方式を実現する際には、一般的に、１つ以上のスイッチング素子や容量素子などを画素ごとに備えた、いわゆるアレイ基板と称される回路基板が用いられる。本説明では、これをアクティブマトリクス基板と呼ぶ。
例えば液晶ディスプレイ装置の場合、アクティブマトリクス基板と対向基板との間に液晶素子が設けられる。ここで、装置内の光源より発した光は、アクティブマトリクス基板と液晶素子と対向基板とを介して視認されることになるが、この際、液晶素子に適宜電圧を与えてこれの分子配列を制御することで映像としての色調、階調などが表現される。
また、例えば有機ＥＬディスプレイ装置の場合、アクティブマトリクス基板の主面における一方の面側に画素ごとの有機発光ダイオードが設けられる。ここで、有機発光ダイオードからの光は、アクティブマトリクス基板を介して（裏面発光型／ボトムエミッションタイプ）、または、アクティブマトリクス基板を介さずに（上面発光型／トップエミッションタイプ）視認されることになるが、この際、有機発光ダイオードに流れる電流量を制御することで映像としての色調、階調が表現される。
以上のような構成から、アクティブマトリクス基板は、液晶ディスプレイ装置や有機ＥＬディスプレイ装置などのＦＰＤにおけるパネル部分の厚さを決定する重要なファクタとなっている。そこで、このアクティブマトリクス基板におけるスイッチング素子には、パネル部分の薄型化を意識して、通常、トランジスタ素子、特にＴＦＴ素子などの薄膜素子が用いられる。
このような中、電極材料や半導体材料や絶縁膜材料などの開発により、透明なＴＦＴを形成することが可能となってきた（例えば以下に示す非特許文献１参照）。
神谷利夫ら、"アモルファス酸化物半導体の設計と高性能フレキシブル薄膜トランジスタの室温形成"、第１９回先端技術大賞応募論文、［online］、［平成２０年４月９日検索］、インターネット＜URL:http://www.fbi-award.jp/sentan/jusyou/2005/toko_canon.pdf＞
ここで、液晶ディスプレイ装置や有機ＥＬディスプレイ装置などの性能を決める一つのファクタとして、アクティブマトリクス基板の開口率が存在する。この開口率は、より高密度化や高いコントラスト比および輝度などを実現するための重要なファクタであり、開口率が大きければ大きいほど、高集積化や高コントラスト比や高輝度などを実現することが可能となる。
しかしながら、上記従来の技術では、アクティブマトリクス基板におけるトランジスタ素子の透明化は可能なものの、配線部分の透明化を実現するには至っていない。配線には、液晶ディスプレイ装置や有機ＥＬディスプレイ装置などの消費電力や駆動電圧の低減を実現するためにある程度大きな断面積が要求される。このため、配線部分が透明でないことは、従来のアクティブマトリクス基板における開口率の向上に制限を与えていた。
一方、従来において一般的に使用されているインジウム錫酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：ＩＴＯ）などの透明な電極材料は、比抵抗が例えば金属などの導電体と比べて大きい。このため、配線全てを透明な電極材料で形成してしまうと、アクティブマトリクス基板の駆動電力が増大し、結果、消費電力が増加してしまうという問題が発生し得る。
そこで本発明は、上記の問題に鑑みてなされたものであり、開口率の向上と消費電力の低減とが可能なアクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法を提供することを目的とする。
かかる目的を達成するために、本発明によるアクティブマトリクス基板は、複数のトランジスタ素子を備えたアクティブマトリクス基板であって、可視光を透過させることが可能な基板と、前記基板上に形成された主配線と、前記基板上に形成され、前記主配線と前記トランジスタ素子とを接続する副配線と、を含む配線と、前記基板の垂直方向からみて前記配線の少なくとも一部と重なり、かつ可視光を透過させることが可能な半導体層と、前記配線および半導体層の少なくとも一部を覆い、可視光を透過させることが可能な絶縁膜と、を備え、前記副配線が、可視光を透過させることが可能な導電体材料よりなり、前記主配線が、少なくとも一部が前記副配線よりも高い導電性を備えた導電体材料よりなることを特徴としている。
上記した本発明によるアクティブマトリクス基板は、前記半導体層が、前記副配線における導電体材料の主成分と同じ主成分の半導体材料よりなることを特徴としている。
上記した本発明によるアクティブマトリクス基板は、前記副配線における導電体材料および前記半導体層における半導体材料のそれぞれの主成分が、無機酸化物であることを特徴としている。
上記した本発明によるアクティブマトリクス基板は、前記副配線が、亜鉛錫酸化物から構成される導電体材料よりなり、前記半導体層が、前記副配線よりもキャリア濃度が低く、亜鉛錫酸化物から構成される半導体材料よりなることを特徴としている。
上記した本発明によるアクティブマトリクス基板は、前記主配線の少なくとも一部が、金属または合金よりなることを特徴としている。
上記した本発明によるアクティブマトリクス基板は、前記副配線の一部が、前記トランジスタ素子における電極として機能していることを特徴としている。
上記した本発明によるアクティブマトリクス基板は、前記副配線の一部が、前記トランジスタ素子におけるゲート電極、ソース電極およびドレイン電極として機能し、前記絶縁膜の一部が、前記トランジスタ素子におけるゲート絶縁膜として機能することを特徴としている。
上記した本発明によるアクティブマトリクス基板は、第１および第２トランジスタならびにキャパシタを備え、前記主配線が、１つ以上の走査線の少なくとも一部と、１つ以上のデータ線の少なくとも一部と、１つ以上の駆動線の少なくとも一部と、を構成し、前記第１トランジスタが、制御端子が前記走査線に接続され、入力端子が前記データ線に接続されており、前記第２トランジスタが、制御端子が前記第１トランジスタの出力端子に接続され、入力端子が前記駆動線に接続されており、前記キャパシタが、一方の電極が前記駆動線に接続され、他方の端子が前記第２トランジスタの制御端子に接続されていることを特徴としている。
上記した本発明によるアクティブマトリクス基板は、第１トランジスタおよびキャパシタを備え、前記主配線が、１つ以上の走査線の少なくとも一部と、１つ以上のデータ線の少なくとも一部と、１つ以上の容量線の少なくとも一部と、を構成し、前記第１トランジスタが、制御端子が前記走査線に接続され、入力端子が前記データ線に接続されており、前記キャパシタが、一方の端子が前記トランジスタの出力端子に接続されていることを特徴としている。
また、本発明によるディスプレイパネルは、上記した本発明によるアクティブマトリクス基板と、前記アクティブマトリクス基板上に形成され、可視光を透過することが可能な第１電極と、前記第１電極上に形成された有機膜と、前記有機膜上に形成された第２電極と、を備えたことを特徴としている。
上記した本発明によるディスプレイパネルは、前記第２電極が、可視光を透過することが可能であることを特徴としている。
上記した本発明によるディスプレイパネルは、前記第２電極に電気的に接続された補助電極を備えたことを特徴としている。
上記した本発明によるディスプレイパネルは、前記補助電極が、可視光を透過することが可能である電極であることを特徴としている。
上記した本発明によるディスプレイパネルは、前記有機膜に対して上層および／または下層に形成されたフィルタ膜を備えたことを特徴としている。
また、本発明によるディスプレイパネルは、上記した本発明によるアクティブマトリクス基板と、可視光を透過することが可能な対向基板と、液晶層と、該液晶層をサンドウィッチする２つの配向膜と、前記液晶層と前記２つの配向膜とよりなる積層体をサンドウィッチする画素電極および共通電極と、を含む液晶素子と、を備え、前記画素電極および共通電極が、可視光を透過することが可能であり、前記画素電極が、前記アクティブマトリクス基板における前記配線と電気的に接続され、前記液晶素子が、前記アクティブマトリクス基板と前記対向基板とでサンドウィッチされていることを特徴としている。
上記した本発明によるディスプレイパネルは、前記アクティブマトリクス基板と前記液晶素子と前記対向基板とよりなる積層体をサンドウィッチする２つの偏光板を備えたことを特徴としている。
上記した本発明によるディスプレイパネルは、前記共通電極上に形成された遮光膜と、少なくとも前記共通電極上に形成され、所定帯域の波長を透過させるフィルタ膜と、を備えたことを特徴としている。
また、本発明による表示装置は、上記した本発明によるディスプレイパネルを備えたことを特徴としている。
また、本発明によるアクティブマトリクス基板の製造方法は、可視光を透過させることが可能な基板上に、主配線を形成する主配線形成工程と、前記基板上に、前記主配線と電気的に接続され、トランジスタ素子を形成する電極を一部に含み、可視光を透過させることが可能な第１副配線を形成する第１副配線形成工程と、前記基板上に、前記主配線および前記第１副配線の少なくとも一部を覆い、前記トランジスタ素子を構成する絶縁膜を一部に含み、可視光を透過させることが可能な第１絶縁膜を形成する第１絶縁膜形成工程と、前記第１絶縁膜上に、前記トランジスタ素子を構成する電極を一部に含み、可視光を透過させることが可能な第２副配線を形成する第２配線形成工程と、前記第１絶縁膜上に、前記第２副配線の少なくとも一部を覆い、可視光を透過させることが可能な半導体層を形成する半導体層形成工程と、前記第１絶縁膜上に、前記半導体層および前記第２副配線の少なくとも一部を覆い、可視光を透過させることが可能な第２絶縁膜を形成する第２絶縁膜形成工程と、を含み、前記主配線の少なくとも一部を、前記第１および／または第２副配線よりも高い導電性を備えた材料を用いて形成することを特徴としている。
上記した本発明によるアクティブマトリクス基板の製造方法は、前記半導体層が、前記第２副配線の主成分と同じ主成分の半導体材料を用いて形成されていることを特徴としている。
上記した本発明によるアクティブマトリクス基板の製造方法は、前記第２副配線における導電体材料および前記半導体層における半導体材料のそれぞれの主成分は、無機酸化物であることを特徴としている。
上記した本発明によるアクティブマトリクス基板の製造方法は、前記第２副配線を、亜鉛錫酸化物から構成される導電体材料を用いて形成し、前記半導体層を、前記第２副配線よりもキャリア濃度を低くすることのできる亜鉛錫酸化物から構成される半導体材料を用いて形成することを特徴としている。
上記した本発明によるアクティブマトリクス基板の製造方法は、前記主配線の少なくとも一部を、金属または合金を用いて形成することを特徴としている。
上記した本発明によるアクティブマトリクス基板の製造方法は、前記半導体層形成工程においては、前記第１絶縁膜上に前記第２副配線を覆う半導体膜を形成し、該半導体膜を前記第２副配線が露出しないようにエッチングすることで、前記半導体層を形成することを特徴としている。
上記した本発明によるアクティブマトリクス基板の製造方法は、前記主配線形成工程、前記第１配線形成工程、前記第１絶縁膜形成工程、前記第２配線形成工程、前記半導体層形成工程および前記第２絶縁膜形成工程のうち少なくとも一つの工程においては、印刷法またはインクジェットプリンティング法を用いて、前記主配線、前記第１副配線、前記第１絶縁膜、前記第２副配線、前記半導体層または前記第２絶縁膜を形成することを特徴としている。
本発明によれば、素子と配線の少なくとも一部とを透明な材料を用いて形成しているため、開口率が向上されたアクティブマトリクス基板を実現することが可能になる。これに加え、本発明によれば、主配線の少なくとも一部を副配線よりも導電性の高い材料を用いて形成しているため、配線の抵抗値を低減することが可能となる。これらの理由により、本発明によれば、開口率の向上と消費電力の低減とが可能なアクティブマトリクス基板を実現することが可能になる。同様の理由により、本発明によれば、開口率の向上と消費電力の低減とを実現することが可能なアクティブマトリクス基板を製造することが可能となる。さらに、このような本発明によるアクティブマトリクス基板を用いることで、開口率の向上と消費電力の低減とが可能なディスプレイパネルおよび表示装置を実現することが可能となる。
以下、本発明を実施するための最良の形態を図面を参照して詳細に説明する。なお、以下の実施の形態により本発明が限定されるものではない。また、以下の説明において、各図は本発明の内容を理解でき得る程度に形状、大きさ、および位置関係を概略的に示してあるに過ぎず、従って、本発明は各図で例示された形状、大きさ、および位置関係のみに限定されるものではない。さらに、各図では、構成の明瞭化のため、断面におけるハッチングの一部が省略されている。さらにまた、後述において例示する数値は、本発明の好適な例に過ぎず、従って、本発明は例示された数値に限定されるものではない。
＜実施の形態１＞
まず、本発明の実施の形態１による表示装置として、有機ＥＬディスプレイ装置１００を例に挙げて説明する。図１は、有機ＥＬディスプレイ装置１００の概略構成を示すブロック図である。なお、本実施の形態では、発光素子（例えば図４における有機発光ダイオードＤ１参照）からの光を素子基板（例えば図４におけるアクティブマトリクス基板１０１Ａ参照）を介してこれの下面（例えば図４における下面１００ａ参照）から外部へ出力することが可能な、いわゆる裏面発光型（ボトムエミッションタイプ）の有機ＥＬディスプレイ装置１００を例に挙げる。
（全体構成）
図１に示すように、有機ＥＬディスプレイ装置１００は、２次元マトリクス状に配列された画素（ＰＸ）１０１ａを含むディスプレイパネル１０１と、これに接続された走査駆動部１０３、データ駆動部１０４、容量線駆動部１０５および駆動信号生成部１０６と、各部を制御するための信号制御部１０２と、を備える。なお、ディスプレイパネル１０１は、赤（Ｒ）、緑（Ｇ）および青（Ｂ）の三原色それぞれについての画素１０１ａを備える。
ここで、ディスプレイパネル１０１は、走査駆動部１０３に接続され、それぞれ走査信号を伝達する走査線ＬＧ１〜ＬＧｎ（以下、任意の走査線をＬＧとする）と、データ駆動部１０４に接続され、それぞれデータ信号を伝達するデータ線ＬＤ１〜ＬＤｍ（以下、任意のデータ線をＬＤとする）と、容量線駆動部１０５に接続され、それぞれ容量線駆動信号を伝達する容量線ＬＣ１〜ＬＣｍ（以下、任意の容量線をＬＣとする）と、駆動信号生成部１０６に接続され、それぞれ駆動信号を伝達する駆動線ＬＰ１〜ＬＰｍ（以下、任意の駆動線をＬＰとする）と、を含む。
各走査線ＬＧ１〜ＬＧｎは図面中略行方向に延伸しており、各データ線ＬＤ１〜ＬＤｍは図面中略列方向に延伸している。したがって、走査線ＬＧ１〜ＬＧｎとデータ線ＬＤ１〜ＬＤｍとは、２次元マトリクス状に交差する。各画素１０１ａは、この２次元マトリクスにおける交差部分にそれぞれ配置され、対応する走査線ＬＧおよびデータ線ＬＤに接続される。また、各容量線ＬＣ１〜ＬＣｍはデータ線ＬＤ１〜ＬＤｍと略平行に延伸しており、各交差部分に配置された画素１０１ａに接続される。同様に、各駆動線ＬＰ１〜ＬＰｍは、データ線ＬＤ１〜ＬＤｍと略平行に延伸しており、各交差部分に配置された画素１０１ａに接続される。本実施の形態では、走査線ＬＧとデータ線ＬＤと容量線ＬＣと駆動線ＬＰとのそれぞれにおいて、相互に交差するように行列方向に延伸する配線部分を主配線とし、この主配線から分岐して各画素１０１ａにおけるスイッチングトランジスタＱ１や駆動トランジスタＱ２やキャパシタＣ１（例えば図２参照）等の素子に接続する配線部分を副配線とする。また、各素子間を接続する配線（Ｌ１，Ｌ２等）を副配線とする。
信号制御部１０２は、外部から入力されたビデオ信号Ｒ，Ｇ，Ｂおよびその表示を制御するための入力制御信号（データイネーブル信号ＤＥ，水平同期信号Ｈｓｙｎｃ，垂直同期信号Ｖｓｙｎｃ，メインクロックＭＣＬＫなど）に基づき、映像再生を制御するための走査制御信号ＣＯＮＴ１、データ制御信号ＣＯＮＴ２、容量線制御信号ＣＯＮＴ３、発光制御信号ＣＯＮＴ４およびビデオデータ信号ＤＡＴ等を生成する。
生成された走査制御信号ＣＯＮＴ１は、走査駆動部１０３に入力される。走査制御信号ＣＯＮＴ１は、後述するゲートオン電圧Ｖｏｎの出力開始を指示する垂直同期開始信号やゲートオン電圧Ｖｏｎの出力タイミングを制御するゲートクロック信号やゲートオン電圧Ｖｏｎの出力期間を制御する出力イネーブル信号などを含む。また、走査駆動部１０３には、各画素１０１ａに含まれるスイッチングトランジスタＱ１（図２参照）をオン・オフさせるためのゲートオン電圧Ｖｏｎおよびゲートオフ電圧Ｖｏｆｆも入力される。走査駆動部１０３は、走査制御信号ＣＯＮＴ１に従ってゲートオン電圧Ｖｏｎおよびゲートオフ電圧Ｖｏｆｆから走査信号を生成し、これを走査線ＬＧに入力する。
また、データ制御信号ＣＯＮＴ２およびビデオデータ信号ＤＡＴは、データ駆動部１０４に入力される。データ制御信号ＣＯＮＴ２は、ビデオデータ信号ＤＡＴの入力開始を指示する水平同期開始信号やデータ線ＬＤにデータ信号を入力するためのロード信号などを含む。データ駆動部１０４は、データ制御信号ＣＯＮＴ２に従って、受信したビデオデータ信号ＤＡＴをラッチさせた後、適宜、ビデオデータ信号ＤＡＴに対応したデータ信号を生成して、これをデータ線ＬＤに入力する。
また、容量線制御信号ＣＯＮＴ３は、容量線駆動部１０５に入力される。容量線制御信号ＣＯＮＴ３は、容量線ＬＣ駆動用の容量線駆動信号を生成するために信号である。容量線駆動部１０５は、容量線制御信号ＣＯＮＴ３に従って容量線ＬＣを駆動するための容量線駆動信号を生成し、これを容量線ＬＣに入力する。
また、発光制御信号ＣＯＮＴ４は、駆動信号生成部１０６に入力される。発光制御信号ＣＯＮＴ４は、有機発光ダイオードＤ１（図２参照）駆動用の駆動信号を生成するための信号である。駆動信号生成部１０６は、発光制御信号ＣＯＮＴ４に従って有機発光ダイオードＤ１を発光／非発光させるための駆動信号を生成し、これを駆動線ＬＰに入力する。
なお、駆動信号は、後述する有機発光ダイオードＤ１のアノードに入力される。また、有機発光ダイオードＤ１のカソードには共通電圧Ｖｃｏｍが入力される（図２参照）。そこで、本実施の形態では、有機発光ダイオードＤ１を発光させる期間の駆動信号の電圧レベルを共通電圧Ｖｃｏｍの電圧レベルよりも高くし、それ以外の期間における駆動信号の電圧レベルを共通電圧Ｖｃｏｍと同じかそれよりも低くすることで、有機発光ダイオードＤ１の発光／非発光を制御する。ここで、共通電圧Ｖｃｏｍは、例えば接地電位とすることができる。また、駆動線ＬＰの代りに電源線を用いてもよい。この場合、駆動信号生成部１０６は省略され、電源線に電源電圧が印加される。
（画素構成）
次に、図２を用いて各画素１０１ａの概略構成およびその動作を説明する。なお、以下の説明は、Ｒ，Ｇ，Ｂのうち何れの画素１０１ａについても同様である。
図２は、画素１０１ａの概略回路構成を示す模式図である。図２に示すように、画素１０１ａは、スイッチングトランジスタＱ１と、駆動トランジスタＱ２と、キャパシタＣ１と、有機発光ダイオードＤ１と、を含む。
スイッチングトランジスタＱ１は例えばｎ型のＴＦＴであり、そのソースＳは例えばノードＮ４においてデータ線ＬＤの主配線から分岐する副配線に接続され、ドレインＤはノードＮ１を含む配線Ｌ１を介して駆動トランジスタＱ２のゲートＧに接続される。また、スイッチングトランジスタＱ１のゲートＧは、例えばノードＮ３において走査線ＬＧの主配線から分岐する副配線に接続される。したがって、スイッチングトランジスタＱ１は、走査信号の電圧レベルＶｇ（走査制御電圧）に従ってデータ線ＬＤおよびノードＮ１間を導通／遮断する。
配線Ｌ１には、例えばノードＮ１において分岐する配線部分（これも配線Ｌ１に含む）を介してキャパシタＣ１の一方の端子が接続される。キャパシタＣ１の他方の端子は、例えばノードＮ５において容量線ＬＣの主配線から分岐する副配線に接続される。容量線ＬＣには、上述した容量線駆動部１０５から容量線駆動信号が与えられる。この容量線駆動信号の電圧レベルＶｃ（容量線駆動電圧）は、例えば接地電位とすることができる。言い換えれば、容量線ＬＣは、接地線とすることができる。この場合、容量線駆動部１０５を省略することができる。
ここで、走査線ＬＧに入力された走査信号の電圧レベルＶｇ（走査制御電圧）がハイレベルになると、スイッチングトランジスタＱ１がオン状態となり、当該スイッチングトランジスタＱ１を介して駆動トランジスタＱ２のゲートＧにデータ信号の電圧レベルＶｄ（データ駆動電圧）に応じた電荷が注入される。この結果、駆動トランジスタＱ２がオン状態となり、ノードＮ３および有機発光ダイオードＤ１間が導通する。
ここで、キャパシタＣ１は、走査線ＬＧの電圧レベルＶｇがローレベルとなってスイッチングトランジスタＱ１が完全にオフ状態となった後から次に電圧レベルＶｇがハイレベルになってスイッチングトランジスタＱ１がオン状態となると共に次のデータ信号が入力されるまでの間、駆動トランジスタＱ２におけるゲートＧの電位を維持する働きをする。すなわち、キャパシタＣ１は、所定の期間、データ線ＬＤに入力されたデータ信号を保持する。
駆動トランジスタＱ２は例えばｎ型のＴＦＴであり、そのドレインＤは例えばノードＮ６において駆動線ＬＰの主配線から分岐する副配線に接続され、ソースＳはノードＮ２を介して有機発光ダイオードＤ１のアノードに接続される。なお、有機発光ダイオードＤ１のカソードには、共通電圧Ｖｃｏｍ（例えば接地電位ＧＮＤ）が印加される。したがって、駆動トランジスタＱ２がオン状態となり、アノードに電源電圧ＶＤＤが印加されると、有機発光ダイオードＤ１に電流Ｉが流れるため、有機発光ダイオードＤ１が電流Ｉの電流量に応じた輝度で発光する。一方、駆動トランジスタＱ２がオフ状態の際には有機発光ダイオードＤ１には電流が流れないため、発光は生じない。
次に、図３および図４を用いて、各画素１０１ａのレイアウト構造および層構造を詳細に説明する。図３は、画素１０１ａにおけるアクティブマトリクス基板１０１Ａ（例えば図４参照）のレイアウト構造を説明するための概略平面図である。また、図４は、画素１０１ａの層構造を説明するための概略断面図である。なお、図３では、説明の簡略化のため、透明基板１０、層間絶縁膜４０および５０などの構成（例えば図４参照）を省略する。また、図４には、図３のＡ−Ａ’断面に対応する面における画素１０１ａの概略層構造を示す。さらに、以下の説明では、説明の明確化のため、同一レイヤにおける同種の膜に同一の符号を付す。
図３または図４に示すように、画素１０１ａは、アレイ基板としてのアクティブマトリクス基板１０１Ａ（例えば図４参照）と、アクティブマトリクス基板１０１Ａ上の有機発光ダイオードＤ１（例えば図４参照）と、を備える。アクティブマトリクス基板１０１Ａは、例えば、走査線ＬＧと、データ線ＬＤと、容量線ＬＣと、駆動線ＬＰと、配線Ｌ１およびＬ２と、スイッチングトランジスタＱ１と、駆動トランジスタＱ２と、キャパシタＣ１と、を含む。有機発光ダイオードＤ１は、アノード電極６１およびカソード電極６３にサンドウィッチされた有機膜６２を含み、例えば配線Ｌ２を介して駆動トランジスタＱ２のソース電極２４ｓに接続される。なお、有機発光ダイオードＤ１に対して光の取り出し側にカラーフィルタを設けてもよい。
走査線ＬＧは、例えば、透明基板１０上の第１メタル配線４１Ｍ（主配線）および透明配線４１（副配線）を含む第１配線レイヤから構成される（例えば図３参照）。データ線ＬＤおよび駆動線ＬＰは、それぞれ例えば、透明基板１０上の第１メタル配線４１Ｍおよび透明配線４１を含む第１配線レイヤと、層間絶縁膜４０上の第２配線レイヤ４３と、層間絶縁膜４０に形成されたコンタクト内のコンタクト内配線４２と、隣接する画素１０１ａ間における第１メタル配線４１Ｍを接続するためのコンタクト内メタル配線４２Ｍおよび第２メタル配線４３Ｍよりなる立体配線ＲＣＭと、から構成される。配線Ｌ１およびＬ２は、それぞれ例えば、透明基板１０上の第１配線レイヤおよび層間絶縁膜４０上の第２配線レイヤ４３と、層間絶縁膜４０に形成されたコンタクトホール内のコンタクト内配線４２と、から構成される。また、配線Ｌ２には、例えば、駆動トランジスタＱ２のソース電極２４ｓに接続された第２配線レイヤ４３を有機発光ダイオードＤ１のアノード電極６１へ電気的に接続するためのコンタクトプラグ５１も含まれる。さらに、図２に示す各ノードＮ１〜Ｎ６は、それぞれ例えば図３に示す各位置に定義することができる。
第１配線レイヤにおいて、略行方向または略列方向に延伸する第１メタル配線４１Ｍは、それぞれ走査線ＬＧ、データ線ＬＤまたは駆動線ＬＰにおける主配線部分に相当する。また、透明配線４１は、主配線から分岐して当該主配線と各画素１０１ａにおける素子（Ｑ１、Ｑ２、Ｃ１等）とを接続するための配線部分であり、各配線（ＬＧ、ＬＤ、ＬＰ等）の副配線部分に相当する。なお、容量線ＬＣについては、略列方向に延伸する部分が主配線部分に相当し、これから分岐する部分が副配線部分に相当する。ただし、これに限定されず、容量線ＬＣについても、略列方向に延伸する主配線部分を第１メタル配線４１Ｍによって形成してもよい。
また、コンタクト内配線４２および第２配線レイヤ４３は、例えばデータ線ＬＤ、容量線ＬＣまたは駆動線ＬＰを層間絶縁膜４０上に電気的に導くための配線部分であり、各配線（ＬＧ、ＬＤ、ＬＰ等）の副配線部分に含まれる。ただし、容量線ＬＣの主配線間を電気的に接続するための立体配線ＲＣを構成するコンタクト内配線４２および第２配線レイヤ４３は、主配線部分に含まれる。
さらに、コンタクト内メタル配線４２Ｍおよび第２メタル配線４３Ｍは、各配線（ＬＤ、ＬＰ等）と略垂直方向に延伸する走査線ＬＧを跨いで各配線（ＬＤ、ＬＰ等）における主配線間を電気的に連続させるための立体配線ＲＣＭであり、各配線（ＬＤ、ＬＰ等）の主配線部分に含まれる。
このように、層間絶縁膜４０（例えば図４参照）内に形成されたコンタクト内配線４２またはコンタクト内メタル配線４２Ｍを用いて層間絶縁膜４０下の透明配線４１または第１メタル配線４１Ｍと層間絶縁膜４０上の第２配線レイヤ４３または第２メタル配線４３Ｍとを電気的に接続することで、各信号線（ＬＧ、ＬＤ、ＬＰ等）を立体交差させることが可能になる。これにより、各配線（ＬＧ、ＬＤ、ＬＰ等）の多くの領域を単一の層（本実施の形態では透明基板１０上の層）に形成することが可能となるため、アクティブマトリクス基板１０１Ａにおける層構造の簡略化や配線レイアウトの明確化などが可能になると共に、上層に形成する膜上面の平坦性を高めることが可能となる。
また、透明基板１０上において、各種配線（ＬＧ、ＬＤ、ＬＣ、ＬＰ、Ｌ１、Ｌ２等）および各種素子（Ｑ１、Ｑ２、Ｃ１等）が形成されない領域には、例えば第１配線レイヤにおける透明配線４１の一部が冗長された冗長配線４１ａ（例えば図３参照）が形成されることで、透明基板１０上に形成される層上面の平坦性が向上されている。
スイッチングトランジスタＱ１は、例えば、透明基板１０上のゲート電極１１と、ゲート電極１１を覆うゲート絶縁膜１２と、ゲート絶縁膜１２上におけるソース電極１４ｓおよびドレイン電極１４ｄと、ソース電極１４ｓおよびドレイン電極１４ｄ間におけるゲート絶縁膜１２上の透明半導体層１３と、よりなる、いわゆるボトムゲート構造の薄膜トランジスタ（ＴＦＴ）である（例えば図４参照）。
ゲート電極１１には、例えば走査線ＬＧを構成する第１配線レイヤ中の透明配線４１の一部を使用することができる。ゲート絶縁膜１２には、例えば層間絶縁膜４０の一部を使用することができる。透明半導体層１３には、例えば透明半導体層４４の一部を使用することができる。ソース電極１４ｓには、例えばデータ線ＬＤの一部を構成する第２配線レイヤ４３の一部を使用することができる。ドレイン電極１４ｄには、例えば配線Ｌ１の一部を構成する第２配線レイヤ４３の一部を使用することができる。ただし、本発明はこれに限定されず、例えば、ゲート電極１１に第２配線レイヤ４３の一部を使用し、ソース電極１４ｓおよびドレイン電極１４ｄに第１配線レイヤ中の透明配線４１の一部を使用した、いわゆるトップゲート構造の薄膜トランジスタ（ＴＦＴ）としてもよい。
同様に、駆動トランジスタＱ２は、例えば、透明電極１０上のゲート電極２１と、ゲート電極２１を覆うゲート絶縁膜２２と、ゲート絶縁膜２２上におけるソース電極２４ｓおよびドレイン電極２４ｄと、ドレイン電極２４ｄおよびソース電極２４ｓ間におけるゲート絶縁膜２２上の透明半導体層２３と、よりなる、いわゆるボトムゲート構造の薄膜トランジスタ（ＴＦＴ）である（例えば図４参照）。
ゲート電極２１には、例えば配線Ｌ１の一部を構成する第１配線レイヤ中の透明配線４１の一部を使用することができる。ゲート絶縁膜２２には、例えば層間絶縁膜４０の一部を使用することができる。透明半導体層２３には、例えば透明半導体層４４の一部を使用することができる。ドレイン電極２４ｄには、例えば駆動線ＬＰの一部を構成する第２配線レイヤ４３の一部を使用することができる。ソース電極２４ｓには、例えば配線Ｌ２の一部を構成する第２配線レイヤ４３の一部を使用することができる。ただし、本発明はこれに限定されず、例えば、ゲート電極２１に第２配線レイヤ４３の一部を使用し、ドレイン電極２４ｄおよびソース電極２４ｓにそれぞれ第１配線レイヤ中の透明配線４１の一部を使用した、いわゆるトップゲート構造のＴＦＴとしてもよい。
なお、本実施の形態によるアクティブマトリクス基板１０１Ａは、トランジスタ素子としてのＴＦＴを備える、いわゆるアレイ基板と称されるものである。
キャパシタＣ１は、例えば、透明基板１０上の下部電極３１と、下部電極３１上の上部電極３３と、下部電極３１および上部電極３３間の容量絶縁膜３２と、よりなる（例えば図４参照）。下部電極３１には、例えば容量線ＬＣの一部を構成する第１配線レイヤ中の透明配線４１の一部を使用することができる。容量絶縁膜３２には、例えば層間絶縁膜４０の一部を使用することができる。上部電極３３には、例えば駆動線ＬＰを構成する第２配線レイヤ４３の一部を使用することができる。
また、アクティブマトリクス基板１０１Ａ上の有機発光ダイオードＤ１は、例えば、アノード電極６１と、アノード電極６１上の有機膜６２と、有機膜６２上のカソード電極６３と、よりなる（例えば図４参照）。なお、有機発光ダイオードＤ１に対して光を取り出す側の層には、カラーフィルタや波長シフタなどの色変換膜を配置しても良い。
隣接する画素１０１ａ間には、例えば、カラーフィルタ６４とアノード電極６１と有機膜６２とを画素ごとに区画するための隔壁７０が形成される（例えば図４参照）。層間絶縁膜５０上には、有機発光ダイオードＤ１および下層の各素子ならびに各配線を保護するためのパッシベーション膜８０が形成される（例えば図４参照）。
ここで、透明基板１０には、ガラス基板を用いることができる。ただし、これに限定されず、例えばガラス基板や石英基板やプラスチック基板など、種々の透明な絶縁性基板を用いることができる。また、透明基板１０としてフレキシブルな基板を用いることで、フレキシブルな有機ＥＬディスプレイ装置１００を実現することも可能である。なお、本発明において透明とは、少なくとも可視光の帯域に含まれる波長の光に対して透明または半透明であることを意味する。
透明配線４１、コンタクト内配線４２および第２配線レイヤ４３、ならびに、コンタクトプラグ５１は、亜鉛錫酸化物（Ｚｉｎｃ Ｔｉｎ Ｏｘｉｄｅ：ＺＴＯ）を主成分とした導電体材料を用いて形成される。ただし、これに限定されず、例えばインジウム含有酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：ＩＴＯやその他の導電性無機酸化物導電体材料、あるいは、有機物材料などで、透明導電性膜を得ることのできる導電体材料を用いて形成することもできる。なお、ＺＴＯ材料は、例えば、Ｚｎ（モル）よりもＳｎ（モル）の量を多くすることにより（例えば、Ｚｎ：Ｓｎのモル比が１：２など）、導電体材料としての使用が可能である。また、導電体材料としてのＩＴＯは通常Ｉｎ：Ｓｎのモル比が０．９：０．１程度、導電体材料としてのＩＺＯは通常Ｉｎ：Ｚｎのモル比が０．９：０．１程度である。
特に、ＺＴＯ導電性膜は、アモルファスな膜として形成することが可能なため、フレキシブルな透明配線４１、第２配線レイヤ４３、コンタクト内配線４２およびコンタクトプラグ５１を実現することが可能であるという利点を備える。さらに、アモルファスなＺＴＯ導電性膜は、低温形成することが可能であるため、例えばプラスチック基板などの高温耐性の低い基板を透明基板１０として用いた場合でも、容易に形成することが可能であるという利点も備える。これらのことから、ＺＴＯ導電性膜を用いて透明配線４１、第２配線レイヤ４３、コンタクト内配線４２およびコンタクトプラグ５１を形成することは、フレキシブルな有機ＥＬディスプレイ装置１００を形成する際に好適であると言える。
第１メタル配線４１Ｍは、上述した透明配線４１よりも高い導電性を備えた配線である。この第１メタル配線４１Ｍは、例えばＺＴＯ導電体材料よりも高い導電性を備えたアルミニウム（Ａｌ）を用いて形成することができる。ただし、これに限定されず、例えばアルミニウム（Ａｌ）や銀（Ａｇ）や銅（Ｃｕ）やモリブデン（Ｍｏ）などの透明配線４１よりも高い導電性を備えた金属材料またはその合金材料を１つ以上含む一層以上の導電体膜、あるいは透明配線４１よりも高い導電性を備えた他の導電体材料を含む一層以上の導電体膜を用いて形成することも可能である。
このように、他の配線（副配線）よりも高い導電性を備えた材料を用いて主配線の少なくとも一部を形成することで、主配線の断面積（特に幅）を狭くすることが可能となるため、アクティブマトリクス基板１０１Ａにおける光取出面に対する主配線部分が占める割合を低減することが可能となり、結果、アクティブマトリクス基板１０１Ａの開口率を向上させることが可能となる。また、主配線を導電性の高い第１メタル配線４１Ｍで形成することで、主配線部分の抵抗値を低減することができ、アクティブマトリクス基板１０１Ａの駆動電圧の低減が可能となるため、結果、有機ＥＬディスプレイ装置１００の消費電力を低減することが可能となる。
また、第１メタル配線４１Ｍ間を接続するコンタクト内メタル配線４２Ｍおよび第２メタル配線４３Ｍは、第１メタル配線４１Ｍと同様に、例えばＺＴＯ導電体材料よりも高い導電性を備えたアルミニウム（Ａｌ）を用いて形成することができる。ただし、これに限定されず、例えばアルミニウム（Ａｌ）や銀（Ａｇ）や銅（Ｃｕ）やモリブデン（Ｍｏ）などの金属材料またはその合金材料を１つ以上含む一層以上の導電体膜、あるいは他の導電体材料を含む一層以上の導電体膜を用いて形成することも可能である。これにより、主配線の抵抗値をより低減することが可能となる。なお、コンタクト内メタル配線４２Ｍおよび第２メタル配線４３Ｍに代えて、この部分に、コンタクト内配線４２および第２配線レイヤ４３を形成しても良い。この場合、この部分のコンタクト内配線４２および第２配線レイヤ４３が、例えば透明半導体層４４によって覆われても良い。
層間絶縁膜４０および５０には、例えばＳＯＧ（Ｓｐｉｎ ＯＮ Ｇｌａｓｓ）や酸化シリコン（ＳｉＯ２）や窒化シリコン（ＳｉＮＸ）などのシリコン系酸化物やアルミナ（Ａｌ２Ｏ３）等のアルミニウム酸化物やハフニア（ＨｆＯ２）等のハフニウム酸化物やイットリア（Ｙ２Ｏ３）などのイットリウム酸化物やＬａ２Ｏ３等のランタン酸化物など、あるいは、透明な感光性樹脂などのような塗布プロセスによる成膜が可能な絶縁物よりなる透明な絶縁性単層膜、または、これらを１つ以上含む透明な絶縁性多層膜を用いることができる。本実施の形態では、層間絶縁膜４０を例えばアルミナ（Ａｌ２Ｏ３）膜とハフニア（ＨｆＯ２）膜とを含む多層構造の絶縁膜で形成し、層間絶縁膜５０を例えば感光性樹脂よりなる単層構造の絶縁膜で形成する。なお、本実施の形態において、層間絶縁膜４０および５０は、各層間を絶縁するための絶縁膜として機能するほか、各層の平坦性を確保するための平坦化膜としても機能することができる。
層間絶縁膜４０上には、第２配線レイヤ４３およびコンタクト内配線４２を覆うように透明半導体層４４が形成される。透明半導体層４４は、後述する製造工程における例えばエッチング工程時に下層に位置する第２配線レイヤ４３やコンタクト内配線４２などが受けるプロセスダメージを低減するための保護膜などとして機能する。本実施の形態では、透明半導体層４４の例として、前記の導電体材料（ＺＴＯ導電体材料、インジウム含有酸化物導電体材料）よりなる配線よりも、キャリア濃度を低くすることのできる半導体材料で、ＺＴＯまたはインジウム含有酸化物から構成される半導体材料よりなる透明半導体層を用いる。なお、ＺＴＯ材料は、例えば、Ｓｎ（モル）よりもＺｎ（モル）の量を多くすることにより（例えば、Ｚｎ：Ｓｎのモル比が２：１など）、半導体材料としての使用が可能である。また、このＺＴＯ半導体層の成膜時には、雰囲気の酸素濃度を増やすなどして、半導体層のキャリア濃度を低くする調整を行うことができる。また、上述したＺＴＯ導電体材料によるＺＴＯ導電性膜と同様に、ＺＴＯ透明半導体層も、アモルファスな膜として形成できることから、フレキシブルな透明半導体層４４を実現することが可能となり、フレキシブルな有機ＥＬディスプレイ装置１００を形成する際に好適である。また、本発明はこのようなＺＴＯ半導体材料に限定されず、インジウム含有酸化物半導体材料（例えば、Ｉｎ：Ｚｎのモル比が４：６のＩＺＯなど）などの透明無機酸化物半導体材料や、この他、ペンタセンやテトラベンゾポルフィリンの前躯体などを含む透明有機半導体材料など、種々の透明半導体材料を用いて形成することができる。
なお、本実施の形態では、透明半導体層４４を形成する導電体材料の主成分と、各素子においてこの透明電極と接触する電極部分を形成する導電体材料の主成分と、に同種の材料を用いる。したがって、本実施の形態では、ソース電極１４ｓおよびドレイン電極１４ｄならびにソース電極２４ｓおよびドレイン電極２４ｄを含む第２配線レイヤ４３がＺＴＯを主成分とするＺＴＯ導電性膜で形成され、透明半導体層４４がＺＴＯを主成分とし、キャリア濃度が第２配線レイヤ４３のそれよりも大きなＺＴＯ半導体膜で形成される。このように、両者を同種の材料で形成することで、例えばスイッチングトランジスタＱ１におけるソース電極１４ｓまたはドレイン電極１４ｄと透明半導体層１３とをオーミック接触させることが可能となる。同様に、駆動トランジスタＱ２におけるドレイン電極２４ｄまたはソース電極２４ｓと透明半導体層２３とをオーミック接触させることが可能となる。これにより、各ＴＦＴ素子（Ｑ１，Ｑ２など）における抵抗成分が低減されるため、各ＴＦＴ素子の駆動電力を低減することが可能となり、結果的に有機ＥＬディスプレイ装置１００の消費電力を低減することが可能となる。
隔壁７０は、例えば感光性樹脂よりなる単層構造の絶縁膜で形成することができる。ただし、これに限定されず、例えばＳＯＧやＳｉＯ２ＳｉＮＸなどのシリコン系絶縁物やＡｌ２Ｏ３等のアルミニウム酸化物やＨｆＯ２等のハフニウム酸化物やＹ２Ｏ３などのイットリウム酸化物やＬａ２Ｏ３等のランタン酸化物など、あるいは、透明な感光性樹脂などのような塗布プロセスによる成膜が可能な絶縁物よりなる透明な絶縁性単層膜、または、これらを１つ以上含む透明な絶縁性多層膜を用いることができる。
また、スイッチングトランジスタＱ１、駆動トランジスタＱ２およびキャパシタＣ１は、上述した第１配線レイヤ、第２配線レイヤ４３および層間絶縁膜４０の一部を使用して構成することが可能であるため、その材料も上述したものと同様とすることができる。ただし、各電極上にこれを低抵抗化するための透明な導電体膜を形成するなど、適宜変形することも可能である。
また、有機発光ダイオードＤ１において、有機膜６２は、例えば、正孔注入層、正孔輸送層、有機発光層、電子輸送層、電子注入層および正孔障壁層を含んだ多層構造の積層膜である。有機膜６２において、有機発光層のホスト材料には、例えばポリフルオレン、その誘導体および共重合体、ポリアリーレン、その誘導体および共重合体、ポリアリーレンビニレン、その誘導体および共重合体やポリアリールアミン、その誘導体および共重合体などのような高分子材料や、その他、蛍光性もしくは燐光性の種々の低分子発光材料または高分子材料など、正孔輸送層等との組合せやターゲット波長等に応じて種々の発光材料を用いることができる。
光取出し側に配置されるアノード電極６１には、例えばＺＴＯやＩＴＯなどのような酸化物導電体材料、あるいは、銀（Ａｇ）やアルミニウム（Ａｌ）などの金属材料よりなる透明単層膜、もしくは、これらを含む多層構造の透明積層膜を用いることができる。なお、金属材料を用いた場合、これを含む層は、光を透過させる程度の薄い膜とされる。本実施の形態では、ＺＴＯ／Ａｇ／ＺＴＯの積層膜を用い、その中のＡｇ膜を光が透過する程度の薄膜で形成した場合を例に挙げる。さらに、カソード電極６３には、例えば銀（Ａｇ）やアルミニウム（Ａｌ）やマグネシウム（Ｍｇ）などのような高い導電性と反射率とを兼ね備えた金属あるいは合金などの導電性材料を用いることができる。本実施の形態では、ＭｇとＡｇとの合金膜を用いた場合を例に挙げる。
パッシベーション膜８０は、例えばＣＶＤ法で成膜されたＳｉＯ２膜やＳｉＮｘ膜等の多層膜を用いて形成することが可能である。本実施の形態では、ＳｉＯ２膜やＳｉＮｘ膜の多層膜を使用した場合を例に挙げる。
以上から明らかなように、本実施の形態による有機ＥＬディスプレイ装置１００は、主配線の少なくとも一部が他の配線よりも大きな導電性を備えているため、主配線部分の発光方向に対して垂直方向の幅を狭くすることが可能となり、これにより、アクティブマトリクス基板１０１Ａの光取出面に対して主配線部分が占める割合を低減することが可能となり、結果、アクティブマトリクス基板１０１Ａの開口率を向上させることが可能となる。また、主配線を導電性の高い第１メタル配線４１Ｍで形成することで、主配線部分の抵抗値を低減することができ、これにより、アクティブマトリクス基板１０１Ａの駆動電圧の低減が可能となるため、結果、有機ＥＬディスプレイ装置１００の消費電力を低減することが可能となる。
（製造方法）
次に、本実施の形態による有機ＥＬディスプレイ装置１００の製造方法を図面を参照して詳細に説明する。図５−１から図５−１２は、本実施の形態による有機ＥＬディスプレイ装置１００におけるディスプレイパネル１０１の製造方法を示すプロセス断面図である。なお、図５−１から図５−１２では、図４に示すＡ−Ａ’断面と対応する断面を示す。
本製造方法では、まず、透明基板１０を準備し、該基板の厚み方向と垂直な面である２つの主面のうち一方の主面（以下、これを上面とする）上に、例えばスパッタリング法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法または真空蒸着法などを用いてＺＴＯ/Ａｌ積層膜を堆積することで、透明なアモルファス状のＺＴＯ導電性膜とＡｌ金属膜のＺＴＯ/Ａｌ積層膜を形成する。続いて、例えばフォトリソ法を用いて当該ＺＴＯ/Ａｌ積層膜の内Ａｌ膜のみをパターニングすることで、下層のＺＴＯ導電性膜上に、主配線としての第１メタル配線４１Ｍを形成する（主配線形成工程その１）。ただし、これに限定されず、例えば金属ナノパーティクル分散液を使用した印刷技術やインクジェットプリンディング技術などのような塗布プロセス技術などを用いて第１メタル配線４１Ｍを形成しても良い。続いて、例えばフォトリソ法を用いて当該ＺＴＯ導電性膜をパターニングすることで、透明基板１０上に、ゲート電極１１および２１、下部電極３１、ならびに冗長配線４１ａ（図３参照）等を含む透明配線４１を形成する（第１副配線形成工程）。ただし、これに限定されず、例えばゾル・ゲル法を使用した塗布プロセス技術などを用いて透明配線４１を形成しても良い。なお、この工程により、図５−１に示すように、透明基板１０上に、透明配線４１および第１メタル配線４１Ｍよりなる第１配線レイヤが形成される。
次に、各電極および配線（１１、２１、３１、４１、４１ａ、４１Ｍ等）が形成された透明基板１０上面上に、例えばスパッタリング法、ＣＶＤ法または真空蒸着法などを用いてアルミナ（Ａｌ２Ｏ３）とハフニア（ＨｆＯ２）とを順次堆積することで、透明な絶縁性積層膜よりなる層間絶縁膜４０を形成する（第１層間絶縁膜形成工程）。続いて、例えばフォトリソ法を用いて当該層間絶縁膜４０をパターニングすることで、図５−２に示すように、層間絶縁膜４０内に、透明配線４１および第１メタル配線４１Ｍにおける電極部分以外の一部を露出させるコンタクトホールａｐ１およびａｐ２を形成する。ただし、これに限定されず、例えば上述のような塗布プロセス技術などを用いてコンタクトホールａｐ１およびａｐ２を備えた層間絶縁膜４０を形成しても良い。なお、本工程で形成された層間絶縁膜４０の内、少なくともゲート電極１１上の層間絶縁膜４０は、スイッチングトランジスタＱ１のゲート絶縁膜１２として機能し、少なくともゲート電極２１上の層間絶縁膜４０は、駆動トランジスタＱ２のゲート絶縁膜２２として機能し、少なくとも下部電極３１上の層間絶縁膜４０は、キャパシタＣ１の容量絶縁膜３２として機能する。さらに、コンタクトホールａｐ２は、後の工程において第１配線レイヤの透明配線４１と電気的に接続されたコンタクトプラグ５１の一部を形成するためのコンタクトホールである。
次に、コンタクトホールａｐ１およびａｐ２が形成された層間絶縁膜４０上に、例えばスパッタリング法、ＣＶＤ法または真空蒸着法などを用いてＺＴＯを堆積することで、透明なアモルファス状のＺＴＯ導電性膜を形成する。この際、コンタクトホールａｐ２内にＺＴＯ導電性膜が形成されてもよい。続いて、例えばフォトリソ・エッチング技術を用いて当該ＺＴＯ導電性膜をパターニングする。この際、主配線である第１メタル配線４１Ｍを露出させるコンタクトホールａｐ１内およびこれの周囲のＺＴＯ導電性膜も除去する。これにより、図５−３に示すように、層間絶縁膜４０上に、ソース電極１４ｓおよびドレイン電極１４ｄ、ドレイン電極２４ｄおよびソース電極２４ｓ、上部電極３３、ならびに第２配線レイヤ４３等が形成されると共に、層間絶縁膜４０のコンタクトホールａｐ１内に透明配線４１と電気的に接続されたコンタクト内配線４２が形成される（第２副配線形成工程）。ただし、これに限定されず、例えば上述のような塗布プロセス技術などを用いてソース電極１４ｓおよびドレイン電極１４ｄ、ドレイン電極２４ｄ、ソース電極２４ｓ、上部電極３３、コンタクト内配線４２および第２配線レイヤ４３を形成しても良い。なお、この工程では、コンタクトホールａｐ２内のＺＴＯ導電性膜が完全に除去されなくともよい。
次に、各電極および配線（１４ｓ、１４ｄ、２４ｄ、２４ｓ、３３、４２、４２ａ、４３、４３ａ等）が形成された層間絶縁膜４０上に、例えばスパッタリング法、ＣＶＤ法または真空蒸着法などを用いてＡｌを堆積することで、Ａｌ膜を形成する。続いて、例えばフォトリソ法を用いて当該Ａｌ膜をパターニングすることで、図５−４に示すように、層間絶縁膜４０上に、主配線である第１メタル配線４１Ｍ間を接続するための第２メタル配線４３Ｍを形成すると共に、第１メタル配線４１Ｍを露出させるコンタクトホールａｐ１内に、主配線である第１メタル配線４１Ｍと電気的に接続されたコンタクト内メタル配線４２Ｍを形成する（主配線形成工程その２）。ただし、これに限定されず、例えば上述のような塗布プロセス技術などを用いてコンタクト内メタル配線４２Ｍおよび第２メタル配線４３Ｍを形成しても良い。
次に、各電極および配線（１４ｓ、１４ｄ、２４ｄ、２４ｓ、３３、４２、４３、４２Ｍ、４３Ｍ等）が形成された層間絶縁膜４０上に、例えばスパッタリング法、ＣＶＤ法または真空蒸着法などを用いてＺＴＯを堆積することで、キャリア濃度が、ＺＴＯ導電性膜のそれよりも低いＺＴＯ半導体膜を形成する（半導体層形成工程）。この際、コンタクトホールａｐ２内にＺＴＯ半導体膜が形成されてもよい。なお、上述したように、ＺｎとＳｎの組成比を制御することなどにより、ＺＴＯ半導体膜は、そのキャリア濃度が第１配線レイヤの透明配線４１や第２配線レイヤ４３等を構成するＺＴＯ導電性膜よりも低い、透明な半導体膜とすることが可能である。続いて、例えばフォトリソ・エッチング技術を用いて当該ＺＴＯ半導体膜をパターニングすることで、図５−５に示すように、層間絶縁膜４０上に、各電極および配線（１４ｓ、１４ｄ、２４ｄ、２４ｓ、３３、４２、４３等）を覆う透明半導体層４４を形成する。この際、コンタクトホールａｐ２内のＺＴＯ半導体膜が完全に除去される程度にオーバエッチングされることが好ましい。なお、形成された透明半導体層４４の内、少なくともソース電極１４ｓおよびドレイン電極１４ｄ間の透明半導体層４４は、スイッチングトランジスタＱ１のチャネル形成層として機能する透明半導体層１３として機能し、少なくともドレイン電極２４ｄおよびソース電極２４ｓ間の透明半導体層４４は、駆動トランジスタＱ２のチャネル形成層として機能する透明半導体層２３として機能する。
ここで本実施の形態では、透明半導体層４４と第２配線レイヤ４３およびコンタクト内配線４２とが同種の材料を用いて形成されているため、透明半導体層４４と第２配線レイヤ４３等とのエッチングにおける選択比を得ることは困難である。そこで本実施の形態のように、パターニング後の透明半導体層４４が第２配線レイヤ４３およびコンタクト内配線４２を覆うように構成することで、エッチング中に第２配線レイヤ４３およびコンタクト内配線４２がエッチング雰囲気中に曝されることが無いため、第２配線レイヤ４３等との選択比を考慮することなく、透明半導体層４４をパターニングすることが可能となる。ただし、これに限定されず、例えば上述のような塗布プロセス技術などを用いて透明半導体層４４を形成しても良い。この場合、形成した透明半導体層をエッチングなどによりパターニングする必要が無くなるため、透明半導体層４４は必ずしも第２配線レイヤ４３およびコンタクト内配線４２を覆っていなくとも良い。また、本実施の形態では、第２メタル配線４３Ｍおよびコンタクト内メタル配線４２Ｍと透明半導体層４４とのエッチングにおける選択比を得ることが可能であるため、第２メタル配線４３Ｍおよびコンタクト内メタル配線４２Ｍが透明半導体層４４で覆われていなくとも良い。
以上のように透明半導体層（１３、２３、４４等）を形成すると、次に、透明半導体層（１３、２３、４４等）が形成された層間絶縁膜４０上に、例えば感光性レジスト液をスピン塗布し、これを露光および現像することで、図５−６に示すように、層間絶縁膜４０のコンタクトホールａｐ２と連続するコンタクトホールａｐ３を備え、透明な感光性樹脂よりなる層間絶縁膜５０を形成する（第２層間絶縁膜形成工程）。ただし、これに限定されず、例えば上述のような塗布プロセス技術などを用いてコンタクトホールａｐ３を備えた層間絶縁膜５０を形成しても良い。
次に、コンタクトホールａｐ３が形成された層間絶縁膜５０上に、例えばスパッタリング法、ＣＶＤ法または真空蒸着法などを用いてＺＴＯを堆積することで、図５−７に示すように、少なくとも層間絶縁膜５０のコンタクトホールａｐ３内および層間絶縁膜４０のコンタクトホールａｐ２内に第１配線レイヤの透明配線４１と電気的に接続された透明なアモルファス状のコンタクトプラグ５１を形成する。なお、この際に形成される層間絶縁膜５０上の不要なＺＴＯ導電性膜は、例えばエッチバックなどの技術などを用いて除去される。ただし、これに限定されず、例えば上述のような塗布プロセス技術などを用いて層間絶縁膜４０および５０内にコンタクトプラグ５１を形成しても良い。
これまでに説明した工程を経ることで、本実施の形態では、いわゆるアレイ基板としてのアクティブマトリクス基板１０１Ａが製造される。
次に、アクティブマトリクス基板１０１Ａ上に、例えばスパッタリング法、ＣＶＤ法または真空蒸着法などを用いてＺＴＯとＡｇとＺＴＯとを順次堆積することで、コンタクトプラグ５１と電気的な接点を備える透明なＺＴＯ／Ａｇ／ＺＴＯ積層膜を形成する。続いて、例えばフォトリソ法を用いて当該ＺＴＯ／Ａｇ／ＺＴＯ積層膜をパターニングすることで、図５−８に示すように、層間絶縁膜５０上に、コンタクトプラグ５１と電気的に接続されたアノード電極６１を形成する。ただし、これに限定されず、例えば上述のような塗布プロセス技術などを用いてアノード電極６１を形成しても良い。
次に、アノード電極６１が形成されたアクティブマトリクス基板１０１Ａ上に、例えば感光性レジスト液をスピン塗布し、これを露光および現像することで、図５−９に示すように、アクティブマトリクス基板１０１Ａ上の各画素１０１ａを区画する領域に、透明な感光性樹脂よりなる隔壁７０を形成する。ただし、これに限定されず、例えば上述のような塗布プロセス技術などを用いて隔壁７０を形成しても良い。
次に、少なくともアノード電極６１上に、例えば既存の成膜技術を用いて正孔注入層、正孔輸送層、有機発光層、電子輸送層、電子注入層および正孔障壁層を順次積層形成することで、図５−１０に示すように、有機膜６２を隔壁７０により区画されたアノード電極６１上に形成する。なお、有機膜６２において、例えば正孔注入層と正孔輸送層と電子輸送層と電子注入層と正孔障壁層とは、例えば高分子ポリマー溶液を使用した印刷技術やインクジェットプリンティング技術などのような塗布プロセスを用いて形成することが可能である。ただし、これに限定されず、例えば真空蒸着法に代表されるシャドウマスク蒸着法や転写法に代表されるレーザー熱転写法（ＬＩＴＩ法）、レーザー再蒸着法（ＲＩＳＴ法、ＬＩＰＳ法）などを用いて正孔注入層、正孔輸送層、有機発光層、電子輸送層、電子注入層および正孔障壁層を順次成膜することで、画素１０１ａに応じた有機膜６２を形成しても良い。また、アノード電極６１に例えばＩＴＯ／ＰＥＤＯＴ（３，４−エチレンジオキシチオフェン）：ＰＳＳ（Ｐｏｌｙｓｔｙｒｅｎｅｓｕｌｆｏｎａｔｅ）などのような無機酸化物導電体膜と導電性高分子ポリマー膜との積層膜を用いた場合、有機膜６２を下層から例えば正孔注入層／有機発光層／電子注入層の積層膜とすることが可能である。
次に、有機膜６２および隔壁７０が形成されたアクティブマトリクス基板１０１Ａ上全体に、例えば真空蒸着法などを用いてＭｇとＡｇとの合金材料を堆積することで、導電性を有する合金膜を形成する。この時、シャドウマスク法を用いて所望の領域以外に余分な合金膜が蒸着されることを防止することで、図５−１１に示すように、少なくとも画素（１０１ａ）の配列領域全体にカソード電極６３を形成する。ただし、これに限定されず、例えば上述のような塗布プロセス技術などを用いてカソード電極６３を形成しても良い。
次に、隔壁７０により区画されたアノード電極６１および有機膜６２とカソード電極６３とよりなる有機発光ダイオードＤ１が形成されたアクティブマトリクス基板１０１Ａ上面全体に、ＣＶＤ法などを用いてＳｉＯ２およびＳｉＮｘの多層膜を形成することにより、下層の各素子（Ｑ１、Ｑ２、Ｃ１、Ｄ１等）および配線（ＬＧ、ＬＤ、ＬＰ、Ｌ１、Ｌ２等）を保護するパッシベーション膜８０を形成する。そして、最後にその上面である基板１０１Ａとは反対側に基板を貼り付けて封止したり、もしくは、スパッタリング法やＣＶＤ法により膜を形成して封止を行う。以上の工程を経ることで、図４に示す層構造を備えた画素１０１ａを含むディスプレイパネル１０１が製造される。このとき、基板１０１Ａとは反対側の基板は、ガラス、ＰＥＴ等に代表される透明ポリマーフィルム、スパッタリング法やＣＶＤ法などでフィルムのバリア性を高めるために有機膜と無機膜とを交互に積層した封止膜などが挙げられる。
その後、以上のように製造したディスプレイパネル１０１を、信号制御部１０２や走査駆動部１０３やデータ駆動部１０４や容量線駆動部１０５や駆動信号生成部１０６やその他の部品が搭載された筐体に取り付けることで、本実施の形態による有機ＥＬディスプレイ装置１００が製造される。
なお、以上の製造工程には、基板を洗浄する工程等が適宜含まれるが、ここでは説明の簡略化のためにこれらの工程を省略する。
以上で説明したように、本実施の形態による有機ＥＬディスプレイ装置１００は、主配線の少なくとも一部が他の配線よりも大きな導電性を備えているため、主配線の断面積（特に幅）を狭くすることが可能となり、これにより、アクティブマトリクス基板１０１Ａの光取出面に対して主配線部分が占める割合を低減することが可能となり、結果、アクティブマトリクス基板１０１Ａの開口率を向上させることが可能となる。また、主配線を導電性の高い第１メタル配線４１Ｍで形成することで、主配線部分の抵抗値を低減することができ、アクティブマトリクス基板１０１Ａの駆動電圧の低減が可能となるため、結果、有機ＥＬディスプレイ装置１００の消費電力を低減することが可能となる。
また、このように開口率を向上させた構成とすることで、発光素子（本実施の形態では有機発光ダイオードＤ１）の配置自由度を向上することが可能となるため、設計自由度の大きな有機ＥＬディスプレイ装置１００を実現することが可能となる。
さらに、本実施の形態による製造方法では、製造過程においてコンタクト内配線４２および第２配線レイヤ４３等が透明半導体層４４で覆われているため、後のエッチング工程などにおける各配線（４２，４３など）が受けるプロセスダメージを低減することが可能となる。
さらにまた、上記した実施の形態において、有機ＥＬディスプレイ装置１００を構成する各層をフレキシブルな材料を用いて形成していてもよい。
なお、上記した本発明の実施の形態１では、発光層（本実施の形態では有機膜６２）が有機材料で形成された有機ＥＬディスプレイ装置１００を例に挙げて説明したが、本発明はこれに限定されず、例えば発光層が無機材料で形成された無機ＥＬディスプレイ装置とすることも可能である。
＜実施の形態２＞
次に、本発明の実施の形態２による表示装置として、有機ＥＬディスプレイ装置を例に挙げて説明する。なお、本実施の形態では、発光素子（例えば図６における有機発光ダイオードＤ２参照）からの光をディスプレイパネル１０１の上面（例えば図６における上面２００ａ参照）および下面（例えば図６における下面１００ａ参照）の両方から外部へ出力することが可能な有機ＥＬディスプレイ装置を例に挙げる。すなわち、本実施の形態による有機ＥＬディスプレイ装置は、上面発光型（トップエミッションタイプ）と裏面発光型との両方を兼ね備えた、いわゆる両面発光型の有機ＥＬディスプレイ装置である。また、以下の説明において、本発明の実施の形態１と同様の構成については、説明の明確化のために、同一の符号を付し、その詳細な説明を省略する。
本実施の形態による有機ＥＬディスプレイ装置の概略ブロック構成は、図１に示す有機ＥＬディスプレイ装置１００の概略ブロック構成と同様である。ただし、本実施の形態では、図１における画素１０１ａが画素２０１ａに置き換えられる。また、画素２０１ａの概略回路構成は、図２に示す画素１０１ａの概略回路構成と同様である。ただし、本実施の形態では、図２における有機発光ダイオードＤ１が有機発光ダイオードＤ２に置き換えられる。
（画素構成）
次に、各画素２０１ａのレイアウト構造および層構造を詳細に説明する。本実施の形態による画素２０１ａにおけるアクティブマトリクス基板１０１Ａのレイアウト構造は、図３に示す画素１０１ａのレイアウト構造と同様である。ただし、本実施の形態による画素２０１ａの概略層構造は、図６に示すものとなる。なお、図６は、図４と同様に、図３のＡ−Ａ’断面に対応する面における画素２０１ａの概略断面図である。
図６と図４とを比較すると明らかなように、本実施の形態による有機ＥＬディスプレイ装置は、本発明の実施の形態１による有機ＥＬディスプレイ装置１００と同様の構成において、カソード電極６３（例えば図４参照）が透明な電極材料で形成されたカソード電極６５に置き換えられると共に、カソード電極６５上に有機発光ダイオードＤ２におけるカソードの抵抗値を低減するための補助電極６６が設けられている。
カソード電極６５は、例えばアノード電極６１と同様に、可視光を透過可能な電極材料を用いて形成することができる。この電極材料には、例えばＺＴＯやＩＴＯなどのような酸化物導電体材料、あるいは、銀（Ａｇ）やアルミニウム（Ａｌ）などの金属材料よりなる透明単層膜、もしくは、これらを含む多層構造の透明積層膜を用いることができる。なお、金属材料を用いた場合、これを含む層は、光を透過させる程度の薄い半透過膜とされる。本実施の形態では、ＭｇとＡｇ合金膜を用い、光が透過する程度の薄膜で形成した場合を例に挙げて説明する。このように、本発明の実施の形態１によるボトムエミッション型の構成に加えて、カソード電極６５を透明な電極で構成することで、ディスプレイパネル１０１の下面１００ａおよび上面２００ａの両方から光を取り出すことが可能な、いわゆる両面発光型の有機ＥＬディスプレイ装置を実現することが可能となる。
また、カソード電極６５上の補助電極６６は、例えばアクティブマトリクス基板１０１Ａ上の各画素２０１ａを区画する領域（例えば隔壁７０上方）に形成される。この補助電極材料には、例えばＺＴＯやＩＴＯなどのような無機酸化物導電体材料、あるいは、銀（Ａｇ）やアルミニウム（Ａｌ）などの金属材料よりなる単層膜、もしくは、これらを含む多層構造の積層膜を用いることができる。ただし、本実施の形態のように補助電極６６を各画素２０１ａの各領域上に配置する場合、補助電極６６は必ずしも透明な電極材料を用いて形成される必要は無く、例えばＡｌやＡｇなどの高い導電性を備えた材料で形成することも可能である。本実施の形態では、ＺＴＯよりなる導電性単層膜を用いて補助電極６６を形成した場合を例に挙げて説明する。このように、有機発光ダイオードＤ２におけるカソードの抵抗値を低減する補助電極６６を設けることで、有機発光ダイオードＤ２の駆動電圧を低減することが可能となるため、結果的に有機ＥＬディスプレイ装置の消費電力を低減することが可能となる。
（製造方法）
また、本実施の形態による有機ＥＬディスプレイ装置の製造方法は、本発明の実施の形態１による有機ＥＬディスプレイ装置１００の製造方法と同様の製造方法において、図５−１１に示すカソード電極６３の形成工程が、透明なカソード電極６５の形成工程になると共に、カソード電極６５上に補助電極６６を形成する工程が加わる。なお、他の製造工程は、本発明の実施の形態１において図５−１から図５−１０および図４を用いて説明した工程と同様であるため、ここでは詳細な説明を省略する。
カソード電極６５の形成工程では、図５−１から図５−１０を用いて製造したアクティブマトリクス基板１０１Ａ上全体に、真空蒸着法などを用いてＭｇとＡｇの合金薄膜を堆積することで、透明なカソード電極６５を形成する。このとき、シャドウマスク法を用いることで、所望の領域全体にカソード電極６５を形成する。
また、補助電極６６の形成工程では、上記工程のようにカソード電極６５を形成した後、少なくともカソード電極６５上に、例えばシャドウマスク法を用いたスパッタリング法、ＣＶＤ法または真空蒸着法などを用いてＺＴＯやＩＴＯ等の酸化物導電材料やＡｇ、Ａｌ、Ｃｕ等の低抵抗率の金属を堆積することで、例えばカソード電極６５上面における隔壁７０上方の領域に補助電極６６を形成する。
その後、本発明の実施の形態１と同様に、パッシベーション膜８０を形成した後、製造されたディスプレイパネル１０１を、信号制御部１０２や走査駆動部１０３やデータ駆動部１０４や容量線駆動部１０５や駆動信号生成部１０６やその他の部品が搭載された筐体に取り付けることで、本実施の形態による有機ＥＬディスプレイ装置が製造される。
なお、以上の製造工程には、基板を洗浄する工程等が適宜含まれるが、ここでは説明の簡略化のためにこれらの工程を省略する。
以上で説明したように、本実施の形態による有機ＥＬディスプレイ装置は、本発明の実施の形態１と同様に、主配線の少なくとも一部が他の配線よりも大きな導電性を備えているため、主配線の断面積（特に幅）を狭くすることが可能となり、これにより、アクティブマトリクス基板１０１Ａの光取出面に対して主配線部分が占める割合を低減することが可能となり、結果、アクティブマトリクス基板１０１Ａの開口率を向上させることが可能となる。また、主配線を導電性の高い第１メタル配線４１Ｍで形成することで、主配線部分の抵抗値を低減することができ、アクティブマトリクス基板１０１Ａの駆動電圧の低減が可能となるため、結果、有機ＥＬディスプレイ装置１００の消費電力を低減することが可能となる。
また、このように開口率を向上させた構成とすることで、発光素子（本実施の形態では有機発光ダイオードＤ２）の配置自由度を向上することが可能となるため、設計自由度の大きな有機ＥＬディスプレイ装置を実現することが可能となる。さらに、本実施の形態による有機ＥＬディスプレイ装置は、カソード電極６５の抵抗値を低減するための補助電極６６を備えているため、有機発光ダイオードＤ２の駆動電圧を低減することが可能となり、結果、有機ＥＬディスプレイ装置の消費電力を低減することが可能となる。さらにまた、本実施の形態による有機ＥＬディスプレイ装置は、例えば、車両におけるウィンドウやガラス窓やガラス製水槽などのような透明な面に貼り付けて使用するディスプレイとしてなど、種々の目的で使用することが可能である。
さらに、本実施の形態による製造方法では、本発明の実施の形態１と同様に、製造過程においてコンタクト内配線４２および第２配線レイヤ４３等が透明半導体層４４で覆われているため、後のエッチング工程などにおける各配線（４２，４３など）が受けるプロセスダメージを低減することが可能となる。
さらにまた、上記した実施の形態において、有機ＥＬディスプレイ装置１００を構成する各層をフレキシブルな材料を用いて形成していてもよい。
なお、本実施の形態は、本発明の実施の形態１と同様に、例えば発光層が無機材料で形成された無機ＥＬディスプレイ装置とすることも可能である。また、本実施の形態では、一方の光取出し側である上下何れかの側の層に例えば反射膜（リフレクタ）を設けることで、輝度などが向上された、上面発光型もしくは裏面発光型の有機ＥＬディスプレイ装置を実現することもできる。
＜実施の形態３＞
次に、本発明の実施の形態３による表示装置として、液晶ディスプレイ装置３００を例に挙げて説明する。図７は、液晶ディスプレイ装置３００の概略構成を示すブロック図である。なお、本実施の形態では、いわゆるバックライトと呼ばれる光源（例えば図１０における光源３５０参照）と液晶素子（例えば図１０における液晶素子Ｅ３１参照）との間に素子基板（例えば図１０におけるアクティブマトリクス基板３０１Ａ参照）が介在する構成の液晶ディスプレイ装置３００を例に挙げる。また、本実施の形態において、本発明の実施の形態１または２と同様の構成については、同一の符号を付すことで、その詳細な説明を省略する。
（全体構成）
図７に示すように、液晶ディスプレイ装置３００は、２次元マトリクス状に配列された画素（ＰＸ）３０１ａを含むディスプレイパネル３０１と、これに接続された走査駆動部１０３、データ駆動部１０４および容量線駆動部１０５と、各部を制御するための信号制御部１０２と、を備える。なお、ディスプレイパネル３０１は、赤（Ｒ）、緑（Ｇ）および青（Ｂ）の三原色それぞれについての画素３０１ａを備える。
ここで、信号制御部１０２、走査駆動部１０３、データ駆動部１０４および容量線駆動部１０５の構成は、本発明の実施の形態１と同様である。また、走査制御信号ＣＯＮＴ１、データ制御信号ＣＯＮＴ２、容量線制御信号ＣＯＮＴ３およびビデオデータ信号ＤＡＴについても、適宜、液晶素子の駆動方式に適合した信号として生成され、出力される。ただし、本実施の形態においては、駆動線ＬＰ、駆動信号生成部１０６および発光制御信号ＣＯＮＴ４を省略することができる。
また、ディスプレイパネル３０１は、走査線ＬＧとデータ線ＬＤと容量線ＬＣとに接続される。なお、本実施の形態では、走査線ＬＧとデータ線ＬＤと容量線ＬＣとのそれぞれにおいて、相互に交差するように延伸する配線部分を主配線とし、この主配線から分岐して各画素３０１ａにおけるスイッチングトランジスタＱ３１や蓄積キャパシタＣ３１（例えば図８参照）に接続する配線を副配線とする。また、各素子間を接続する配線部分を副配線とする。また、他の構成は、本発明の実施の形態１と同様であるため、ここでは詳細な説明を省略する。
（画素構成）
次に、図８を用いて各画素３０１ａの概略構成およびその動作を説明する。なお、以下の説明は、Ｒ，Ｇ，Ｂのうち何れの画素３０１ａについても同様である。
図８は、画素３０１ａの概略回路構成を示す模式図である。図８に示すように、画素３０１ａは、スイッチングトランジスタＱ３１と、蓄積キャパシタＣ３１と、液晶素子Ｅ３１と、を含む。
スイッチングトランジスタＱ３１は例えばｎ型のＴＦＴであり、そのソースＳは例えばノードＮ３４においてデータ線ＬＤの主配線から分岐する副配線に接続され、ドレインＤはノードＮ３１を含む配線Ｌ３１に接続される。また、スイッチングトランジスタＱ３１のゲートＧは、例えばノードＮ３３において走査線ＬＧの主配線から分岐する副配線に接続される。したがって、スイッチングトランジスタＱ３１は、走査信号の電圧レベルＶｇ（走査制御電圧）に従ってデータ線ＬＤおよびノードＮ３１間を導通／遮断する。
配線Ｌ３１には、例えばノードＮ３１において分岐する配線部分（これも配線Ｌ３１に含む）を介して蓄積キャパシタＣ３１の一方の端子が接続される。また、蓄積キャパシタＣ３１の他方の端子は、例えばノードＮ３５において容量線ＬＣの主配線から分岐する副配線に接続される。容量線ＬＣには、本発明の実施の形態１と同様に、容量線駆動部１０５から出力された容量線駆動信号が与えられる。この容量線駆動信号の電圧レベルＶｃ（容量線駆動電圧）は、例えば接地電位とすることができる。例えば、液晶素子Ｃｐｘ（Ｅ３１）と同じ共通電極であるＧＮＤ（Ｖｃｏｍ）端子に接続される。言い換えれば、容量線ＬＣは、接地線とすることができる。この場合、容量線駆動部１０５を省略することができる。
また、配線Ｌ３１には、液晶素子Ｅ３１の一方の電極（例えば図１０における画素電極３１１参照）も接続される。液晶素子Ｅ３１の他方の電極は、共通電極（例えば図１０における共通電極３１３参照）である。したがって、液晶素子Ｅ３１は、回路上、いわゆる液晶キャパシタＣｐｘとして機能する。この共通電極３１３には、図７または図８に示すように、共通電圧Ｖｃｏｍが印加される。以上の接続関係から、蓄積キャパシタＣ３１と液晶素子Ｅ３１とは、スイッチングトランジスタＱ３１の出力端子に並列に接続された負荷容量として機能する。なお、共通電圧Ｖｃｏｍは、例えば接地電位ＧＮＤとすることができる。
ここで、走査線ＬＧに入力された走査信号の電圧レベルＶｇ（走査制御電圧）がハイレベルになると、スイッチングトランジスタＱ３１がオン状態となり、当該スイッチングトランジスタＱ３１を介して液晶素子Ｅ３１の画素電極３１１（例えば図１０参照）に電荷が注入される。この結果、画素電極３１１の電位がデータ信号の電圧レベルＶｄとなり、共通電極３１３（例えば図１０参照）との間に電位差（Ｖｄ−Ｖｃｏｍ）が生じて液晶素子Ｅ３１の分子配列が変化する。
ここで、蓄積キャパシタＣ３１は、走査線ＬＧの電圧レベルＶｇがローレベルとなってスイッチングトランジスタＱ３１が完全にオフ状態となった後から次に電圧レベルＶｇがハイレベルになってスイッチングトランジスタＱ３１がオン状態となると共に次のデータ信号が入力されるまでの間、画素電極３１１の電位を維持するための働きをする。すなわち、蓄積キャパシタＣ３１は、所定の期間、データ線ＬＤに入力されたデータ信号ＳＤを保持する。
なお、本実施の形態では、例えば、データ線ＬＤに入力されるデータ信号の極性と容量線ＬＣに入力される容量線駆動信号の電位とが所定期間ごとに反転される、いわゆる反転駆動方式を採用しても良い。反転駆動方式としては、ドット反転駆動方式やライン反転駆動方式などが存在するが、いずれの反転駆動方式を採用することも可能である。
次に、図９および図１０を用いて、各画素３０１ａのレイアウト構造および層構造を詳細に説明する。図９は、画素３０１ａにおけるアクティブマトリクス基板３０１Ａ（例えば図１０参照）のレイアウト構造を説明するための概略平面図である。また、図１０は、画素３０１ａの層構造を説明するための概略断面図である。なお、図９では、説明の簡略化のため、透明基板１０、層間絶縁膜４０および５０、ならびに、対向基板３０２Ａなどの構成（例えば図１０参照）を省略する。また、図１０には、図９のＢ−Ｂ’断面に対応する面における画素３０１ａの概略層構造を示す。
図９および図１０に示すように、画素３０１ａは、アレイ基板としてのアクティブマトリクス基板３０１Ａ（例えば図１０参照）と、これと対向する対向基板３０２Ａ（例えば図１０参照）と、アクティブマトリクス基板３０１Ａと対向基板３０２Ａとの間に配置された液晶素子Ｅ３１（例えば図１０参照）と、を備える。アクティブマトリクス基板３０１Ａは、例えば走査線ＬＧと、データ線ＬＤと、容量線ＬＣと、配線Ｌ３１と、スイッチングトランジスタＱ３１と、蓄積キャパシタＣ３１と、を含む。対向基板３０２Ａには、不要な光の漏れを防止するためのブラックマトリクスとしての遮光膜３２１と、画素３０１ａごとに適切な帯域の波長を透過させるためのカラーフィルタ６４と、を備える。液晶素子Ｅ３１は、液晶層３１２をサンドウィッチする画素電極３１１および共通電極３１３とこれらをさらにサンドウィッチする配向膜３１４および３１５とを含み、例えば配線Ｌ３１を介してスイッチングトランジスタＱ３１および蓄積キャパシタＣ３１に接続されるようにアクティブマトリクス基板３０１Ａ上に配置される。なお、対向基板３０２Ａは、アクティブマトリクス基板３０１Ａと共に、液晶素子Ｅ３１をサンドウィッチするように配置される。さらに、アクティブマトリクス基板３０１Ａと液晶素子Ｅ３１と対向基板３０２Ａとで形成される積層構造体は、例えば所定方向に振動している光のみを透過させるための偏光板３３０および３４０でサンドウィッチされる。
走査線ＬＧ、データ線ＬＤ、容量線ＬＣおよび配線Ｌ３１は、本発明の実施の形態１と同様に、それぞれ例えば、第１メタル配線４１Ｍおよび透明配線４１を含む第１配線レイヤ、コンタクト内配線４２、第２配線レイヤ４３、コンタクト内メタル配線４２Ｍ、第２メタル配線４３Ｍ、およびコンタクトプラグ５１のうち少なくとも一部で形成されている。スイッチングトランジスタＱ３１は、走査線ＬＧを構成する第１配線レイヤ中の透明配線４１の一部であるゲート電極１５と、層間絶縁膜４０の一部であるゲート絶縁膜１６と、データ線ＬＤの一部を構成する第２配線レイヤ４３の一部であるソース電極１８ｓと、配線Ｌ３１の一部を構成する第２配線レイヤ４３の一部であるドレイン電極１８ｄと、透明半導体層４４の一部である透明半導体層１７と、よりなる。さらに、蓄積キャパシタＣ３１は、配線Ｌ３１を構成する第１配線レイヤの一部である下部電極３５と、層間絶縁膜４０の一部である容量絶縁膜３６と、容量線ＬＣを構成する第２配線レイヤ４３の一部である上部電極３７と、よりなる。さらにまた、図８に示す各ノードＮ３１、Ｎ３３〜Ｎ３５は、それぞれ例えば図９に示す各位置に定義することができる。
また、本実施の形態によるスイッチングトランジスタＱ３１は、本発明の実施の形態１におけるスイッチングトランジスタＱ１と同様に、いわゆるボトムゲート構造のＴＦＴであるが、本発明はこれに限定されず、例えばトップゲート構造のＴＦＴとしてもよい。さらに、本実施の形態によるアクティブマトリクス基板３０１Ａは、本発明の実施の形態１によるアクティブマトリクス基板１０１Ａと同様に、いわゆるアレイ基板と称されるものである。
透明基板１０上において、各種配線（ＬＧ、ＬＤ、ＬＣ、Ｌ３１等）および各種素子（Ｑ３１、Ｃ３１等）が形成されない領域には、本発明の実施の形態１と同様に、例えば第１配線レイヤにおける透明配線４１の一部が冗長された冗長配線４１ａ（例えば図９参照）が形成されることで、透明基板１０上に形成される層上面の平坦性が向上されている。さらに、本実施の形態において、透明半導体層４４は、各素子（例えばスイッチングトランジスタＱ３１）のチャネル層としてだけでなく、下層に位置する第２配線レイヤ４３やコンタクト内配線４２などが受けるプロセスダメージを低減するための保護膜として機能する。
また、上記の構成を備えたアクティブマトリクス基板３０１Ａ上の液晶素子Ｅ３１は、例えば、画素電極３１１と、画素電極３１１上の液晶層３１２と、液晶層３１２上の共通電極３１３と、液晶層３１２を上下からサンドウィッチする配向膜３１４および３１５と、よりなる（例えば図１０参照）。なお、液晶素子Ｅ３１において、液晶層３１２の上部に略三角形状の誘電体突起３１６を設けても良い（例えば図１０参照）。また、液晶素子Ｅ３１に対して光を取り出す側には、光源３５０からの不要な光の漏れを防止するためのブラックマトリクスや、カラーフィルタまたは波長シフタなどの色変換膜を配置することも可能である。本実施の形態では、共通電極３１３と対向基板３０２Ａとの間にブラックマトリクスとしての遮光膜３２１およびカラーフィルタ６４を配置した場合を例に挙げる。
また、アクティブマトリクス基板３０１Ａおよび対向基板３０２Ａのさらに外側には、これらをサンドウィッチする偏光板３３０および３４０が設けられる。また、光源３５０は、例えばアクティブマトリクス基板３０１Ａ下に配置される。したがって、光源３５０からの光は、偏光板３３０、アクティブマトリクス基板３０１Ａ、液晶素子Ｅ３１、カラーフィルタ６４、対向基板３０２Ａおよび偏光板３４０を介して、ディスプレイパネル３０１の光取出し面である上面３００ａから外部へ出力される。
ここで、第１メタル配線４１Ｍおよび透明配線４１を含む第１配線レイヤ、層間絶縁膜４０、透明半導体層４４および第２配線レイヤ４３は、本発明の実施の形態１と同様の材料を用いて形成することができる。したがって、スイッチングトランジスタＱ３１および蓄積キャパシタＣ３１も、上記と同様の材料を用いて形成することができる。また、透明基板１０、コンタクト内配線４２、コンタクト内メタル配線４２Ｍ、第２メタル配線４３Ｍ、コンタクトプラグ５１、層間絶縁膜５０およびカラーフィルタ６４も、本発明の実施の形態１と同様の材料を用いて形成することができる。
カラーフィルタ６４には、Ｒ，Ｇ，Ｂそれぞれの画素３０１ａに応じて適切な帯域の波長を透過させるように所定の顔料が混合された感光性樹脂など、種々のフィルタ材料を用いて形成することが可能である。本実施の形態では、それぞれの画素３０１ａに応じて所定の顔料が混合された透明感光性樹脂を用いて形成した場合を例に挙げる。
アクティブマトリクス基板３０１Ａ上の液晶素子Ｅ３１において、液晶層３１２の母材には、例えば、エステル系、ビフェニル系、フェニルシクロヘキサン系、シクロヘキサン系、フェニルビリジミン系、または、ジオキサン系の材料など、種々の材料を用いることが可能である。液晶層３１２は、上記のような母材に、目的に応じた材料を混合することで形成される。
画素電極３１１には、例えばＺＴＯやＩＴＯなどのような酸化物導電体材料を用いることができる。本実施の形態では、ＺＴＯの透明導電膜を用いた場合を例に挙げて説明する。さらに、共通電極３１３には、画素電極３１１と同様に、例えばＺＴＯやＩＴＯなどのような酸化物導電体材料を用いることができる。本実施の形態では、ＺＴＯの透明導電膜を用いた場合を例に挙げて説明する。
配向膜３１４および３１５は、それぞれ、液晶層３１２の分子配列を一定方向へ整列させるための膜であり、液晶層３１２に使用した材料に応じて、適宜、例えばポリイミドなどの材料により形成される。
誘電体突起３１６は、液晶層３１２にバイアス電圧を印加した際の液晶分子の配列方向を制御するためのものであり、例えば画素電極３１１の中央部と液晶層３１２を挟んで対向するように液晶層３１２上面から内部へ向けて突出して設けられている。このような誘電体突起３１６は、例えば感光性樹脂などの誘電体材料を用いて形成することができる。
遮光膜３２１は、例えばクロム（Ｃｒ）などのような金属膜やカーボンブラックに代表される遮光性分散顔料が分散されたブラックレジストのような感光性レジスト膜を用いて形成することができる。本実施の形態では、Ｃｒを用いて形成した場合を例に挙げる。
スペーサ３１７は、アクティブマトリクス基板３０１Ａと対向基板３０２Ａとの間における液晶が封止されるスペースを確保するための部材であり、例えば感光性樹脂などを用いて構成することができる。ただし、これに限定されるものではない。
また、偏光板３３０および３４０は、光の進行方向に垂直であって特定の方向に強く振動する光を透過させるためのフィルタであり、例えばヨウ素（Ｉ）を吸着させたポリビニルアルコール（ＰＶＡ）などの膜を用いて形成することができる。ただし、これに限定されるものではない。
また、対向基板３０２Ａは、例えば透明基板３２０よりなる。この透明基板３２０には、例えばガラス基板や石英基板やプラスチック基板など、種々の透明な絶縁性基板を用いることができる。なお、透明基板３２０としてフレキシブルな基板を用いてもよい。
（製造方法）
次に、本実施の形態による液晶ディスプレイ装置３００の製造方法を図面を参照して詳細に説明する。図１１−１および図１１−２、図１２−１から図１２−６、ならびに図１３は、本発明の実施の形態による液晶ディスプレイ装置３００におけるディスプレイパネル３０１の製造方法を示すプロセス図である。なお、図１１−１および図１１−２、図１２−１から図１２−６、ならびに図１３では、図９におけるＢ−Ｂ’断面と対応する断面を示す。
本製造方法では、まず、本発明の実施の形態１において図５−１から図５−７を用いて説明した各工程と同様の工程を用いることで、スイッチングトランジスタＱ３１と蓄積キャパシタＣ３１とを含むアクティブマトリクス基板３０１Ａを製造する。
次に、アクティブマトリクス基板３０１Ａ上に、例えばスパッタリング法、ＣＶＤ法などを用いてＺＴＯを成膜し、コンタクトプラグ５１と電気的な接点を備える透明なＺＴＯ膜を形成する。続いて、例えばフォトリソ法を用いて当該ＺＴＯ膜をパターニングすることで、図１１−１に示すように、層間絶縁膜５０上に、コンタクトプラグ５１と電気的に接続された画素電極３１１を形成する。ただし、これに限定されず、例えばゾル・ゲル法を使用した印刷技術やインクジェットプリンティング技術などの塗布プロセス技術を用いて画素電極３１１を形成しても良い。
次に、画素電極３１１が形成されたアクティブマトリクス基板３０１Ａ上に、例えばポリイミド溶液をスピン塗布し、これを乾燥させて固化した後、例えばラビング法を用いてポリイミド膜を擦ることで、図１１−２に示すように、アクティブマトリクス基板３０１Ａ上に、画素電極３１１を覆う配向膜３１４を形成する。ただし、これに限定されず、例えば上述のような塗布プロセス技術などを用いて配向膜３１４を形成し、これをラビング法などで処理しても良い。
その後、アクティブマトリクス基板３０１Ａにおける画素３０１ａの配列領域周囲に、液晶材の流れ出しを防止するためのシール材を形成する。なお、必要に応じて、トランスファを塗布するなど、種々の工程を行うことも可能である。
また、本製造方法では、対向基板３０２Ａ用の透明基板３２０を準備し、該基板の厚み方向と垂直である２つの主面のうち一方の主面（以下、これを上面とする）上に、例えばスパッタリング法、ＣＶＤ法または真空蒸着法などを用いてＣｒを堆積させることで、遮光性を備えたクロム膜を形成する。続いて、例えばフォトリソ法を用いて当該クロム膜をパターニングすることで、図１２−１に示すように、例えばアクティブマトリクス基板３０１Ａ上の各画素３０１ａを区画する領域に、ブラックマトリクスとしての遮光性を備えた遮光膜３２１を形成する。ただし、これに限定されず、ブラックレジストおよびフォトリソ法を使用して遮光膜３２１を形成しても良い。
次に、遮光膜３２１が形成された対向基板３０２Ａ上に、例えばＲ，Ｇ，Ｂに応じて所定の顔料が混合された感光性レジスト液をスピン塗布し、これを露光および現像する工程を繰り返すことで、図１２−２に示すように、Ｒ，Ｇ，Ｂそれぞれの画素３０１ａに応じて、適切な帯域の波長を透過させるカラーフィルタ６４を形成する。ただし、これに限定されず、例えば上述のような塗布プロセス技術などを用いてＲ，Ｇ，Ｂそれぞれの画素３０１ａごとにカラーフィルタ６４を形成しても良い。なお、隣接するカラーフィルタ６４間の境界面下には、例えば遮光膜３２１が位置する。
次に、カラーフィルタ６４が形成された対向基板３０２Ａ上に、例えばスパッタリング法、ＣＶＤ法などを用いてＺＴＯを成膜することで、透明なＺＴＯ膜を形成する。続いて、例えばフォトリソ法を用いて余分なＺＴＯ膜を除去することで、図１２−３に示すように、少なくとも画素（３０１ａ）の配列領域と対向する領域全体に共通電極３１３を形成する。ただし、これに限定されず、例えば上述のような塗布プロセス技術などを用いて共通電極３１３を形成しても良い。
次に、共通電極３１３が形成された対向基板３０２Ａ上に、例えばポリイミド溶液をスピン塗布し、これを乾燥させて固化した後、例えばラビング法を用いてポリイミド膜を擦ることで、図１２−４に示すように、配向膜３１５を形成する。ただし、これに限定されず、例えば上述のような塗布プロセス技術などを用いて配向膜３１５を形成し、これをラビング法などで処理しても良い。
次に、配向膜３１５が形成された対向基板３０２Ａ上に、感光性レジスト液をスピン塗布し、これを露光および現像した後、形成された樹脂膜のコーナ部分を例えばポストベークの温度を上げることで、図１２−５に示すように、配向膜３１５上に三角形状の誘電体突起３１６を形成する。ただし、これに限定されず、例えば上述のような塗布プロセス技術などを用いて所定形状の誘電体突起３１６を形成しても良いし、フォトリソ法でハーフトーンマスクを用いてパターンを３次元加工しても良い。
次に、誘電体突起３１６が形成された対向基板３０２Ａ上に、例えば感光性レジスト液をスピン塗布し、これを露光および現像することで、図１２−６に示すように、対向基板３０２Ａ上の各画素３０１ａを区画する領域の少なくとも一部に、感光性樹脂よりなるスペーサ３１７を形成する。ただし、これに限定されず、例えば上述のような塗布プロセス技術などを用いてスペーサ３１７を形成しても良い。あるいは、球体状のスペーサを散布する方式を用いて液晶層３１２が封止されるスペースを確保しても良い。
以上のように、画素電極３１１および配向膜３１４が形成されたアクティブマトリクス基板３０１Ａと、遮光膜３２１、カラーフィルタ６４、共通電極３１３、配向膜３１５、誘電体突起３１６およびスペーサ３１７が形成された対向基板３０２Ａと、を製造すると、次に、対向基板３０２Ａにおけるシール材で囲まれた領域に液晶を充填した後、図１３に示すように、当該アクティブマトリクス基板３０１Ａと対向基板３０２Ａとを貼り合わせることで、アクティブマトリクス基板３０１Ａと対向基板３０２Ａとの間に液晶層３１２を封止する。
次に、例えばヨウ素（Ｉ）が吸着されたポリビニルアルコール（ＰＶＡ）などの偏光板３３０および３４０を用意し、これらで液晶層３１２を封止するアクティブマトリクス基板３０１Ａおよび対向基板３０２Ａをサンドウィッチするように、それぞれを貼り合わせる。これにより、図７に示す層構造を備えた画素３０１ａを含むディスプレイパネル３０１が製造される。
その後、以上のように製造したディスプレイパネル３０１を、信号制御部１０２や走査駆動部１０３やデータ駆動部１０４や容量線駆動部３０５やその他の部品が搭載された筐体に取り付けることで、本実施の形態による液晶ディスプレイ装置３００が製造される。
なお、以上の製造工程には、基板を洗浄する工程等が適宜含まれるが、ここでは説明の簡略化のためにこれらの工程を省略する。
以上で説明したように、本実施の形態による液晶ディスプレイ装置３００は、本発明の実施の形態１または３と同様に、主配線の少なくとも一部が他の配線よりも大きな導電性を備えているため、主配線の断面積（特に幅）を狭くすることが可能となり、これにより、アクティブマトリクス基板３０１Ａの光取出面に対して主配線部分が占める割合を低減することが可能となり、結果、アクティブマトリクス基板３０１Ａの開口率を向上させることが可能となる。また、主配線を導電性の高い第１メタル配線４１Ｍで形成することで、主配線部分の抵抗値を低減することができ、アクティブマトリクス基板３０１Ａの駆動電圧の低減が可能となるため、結果、液晶ディスプレイ装置３００の消費電力を低減することが可能となる。
また、このように開口率を向上させた構成とすることで、液晶素子Ｅ３１や光源３５０の配置自由度が向上するため、設計自由度の大きな液晶ディスプレイ装置３００を実現することが可能となる。
さらに、本実施の形態による製造方法では、本発明の実施の形態１または２と同様に、製造過程においてコンタクト内配線４２および第２配線レイヤ４３等が透明半導体層４４で覆われているため、後のエッチング工程などにおける各配線（４２，４３など）が受けるプロセスダメージを低減することが可能となる。
なお、上記各実施の形態は本発明を実施するための例にすぎず、本発明はこれらに限定されるものではなく、仕様等に応じて種々変形することは本発明の範囲内であり、更に本発明の範囲内において、他の様々な実施の形態が可能であることは上記記載から自明である。
本発明の実施の形態１による有機ＥＬディスプレイ装置の概略構成を示すブロック図である。 本発明の実施の形態１による各画素の概略回路構成を示す模式図である。 本発明の実施の形態１による各画素におけるアクティブマトリクス基板のレイアウト構造を説明するための概略平面図である。 本発明の実施の形態１による各画素における層構造を説明するための概略断面図である。 本発明の実施の形態１による有機ＥＬディスプレイ装置におけるディスプレイパネルの製造方法を示すプロセス断面図である（その１）。 本発明の実施の形態１による有機ＥＬディスプレイ装置におけるディスプレイパネルの製造方法を示すプロセス断面図である（その２）。 本発明の実施の形態１による有機ＥＬディスプレイ装置におけるディスプレイパネルの製造方法を示すプロセス断面図である（その３）。 本発明の実施の形態１による有機ＥＬディスプレイ装置におけるディスプレイパネルの製造方法を示すプロセス断面図である（その４）。 本発明の実施の形態１による有機ＥＬディスプレイ装置におけるディスプレイパネルの製造方法を示すプロセス断面図である（その５）。 本発明の実施の形態１による有機ＥＬディスプレイ装置におけるディスプレイパネルの製造方法を示すプロセス断面図である（その６）。 本発明の実施の形態１による有機ＥＬディスプレイ装置におけるディスプレイパネルの製造方法を示すプロセス断面図である（その７）。 本発明の実施の形態１による有機ＥＬディスプレイ装置におけるディスプレイパネルの製造方法を示すプロセス断面図である（その８）。 本発明の実施の形態１による有機ＥＬディスプレイ装置におけるディスプレイパネルの製造方法を示すプロセス断面図である（その９）。 本発明の実施の形態１による有機ＥＬディスプレイ装置におけるディスプレイパネルの製造方法を示すプロセス断面図である（その１０）。 本発明の実施の形態１による有機ＥＬディスプレイ装置におけるディスプレイパネルの製造方法を示すプロセス断面図である（その１１）。 本発明の実施の形態２による各画素における層構造を説明するための概略断面図である。 本発明の実施の形態３による液晶ディスプレイ装置の概略構成を示すブロック図である。 本発明の実施の形態３による各画素の概略回路構成を示す模式図である。 本発明の実施の形態３による各画素におけるアクティブマトリクス基板のレイアウト構造を説明するための概略平面図である。 本発明の実施の形態３による各画素における層構造を説明するための概略断面図である。 本発明の実施の形態３による液晶ディスプレイ装置におけるディスプレイパネルの製造方法を示すプロセス断面図である（その１）。 本発明の実施の形態３による液晶ディスプレイ装置におけるディスプレイパネルの製造方法を示すプロセス断面図である（その２）。 本発明の実施の形態３による液晶ディスプレイ装置におけるディスプレイパネルの製造方法を示すプロセス断面図である（その３）。 本発明の実施の形態３による液晶ディスプレイ装置におけるディスプレイパネルの製造方法を示すプロセス断面図である（その４）。 本発明の実施の形態３による液晶ディスプレイ装置におけるディスプレイパネルの製造方法を示すプロセス断面図である（その５）。 本発明の実施の形態３による液晶ディスプレイ装置におけるディスプレイパネルの製造方法を示すプロセス断面図である（その６）。 本発明の実施の形態３による液晶ディスプレイ装置におけるディスプレイパネルの製造方法を示すプロセス断面図である（その７）。 本発明の実施の形態３による液晶ディスプレイ装置におけるディスプレイパネルの製造方法を示すプロセス断面図である（その８）。 本発明の実施の形態３による液晶ディスプレイ装置におけるディスプレイパネルの製造方法を示すプロセス断面図である（その９）。
符号の説明
１０、３２０ 透明基板
１１、２１、１５ ゲート電極
１２、２２、１６ ゲート絶縁膜
１３、２３、１７ 透明半導体層
１４ｄ、１８ｄ、２４ｄ ドレイン電極
１４ｓ、１８ｄ、２４ｓ ソース電極
３１、３５ 下部電極
３２、３６ 容量絶縁膜
３３、３７ 上部電極
４０、５０ 層間絶縁膜
４１ 透明配線
４１ａ 冗長配線
４１Ｍ 第１メタル配線
４２ コンタクト内配線
４２Ｍ コンタクト内メタル配線
４３ 第２配線レイヤ
４３Ｍ 第２メタル配線
４４ 透明半導体層
５１ コンタクトプラグ
６１ アノード電極
６２ 有機層
６３、６５ カソード電極
６４ カラーフィルタ
６６ 補助電極
７０ 隔壁
８０ パッシベーション膜
１００ 有機ＥＬディスプレイ装置
１００ａ 下面
１０１、３０１ ディスプレイパネル
１０１Ａ、３０１Ａ アクティブマトリクス基板
１０１ａ、２０１ａ、３０１ａ 画素
２００ａ、３００ａ 上面
３００ 液晶ディスプレイ装置
３０２Ａ 対向基板
３１１ 画素電極
３１２ 液晶層
３１３ 共通電極
３１４、３１５ 配向膜
３１６ 誘電体突起
３１７ スペーサ
３２１ 遮光膜
３３０、３４０ 偏光板
Ｃ１ キャパシタ
Ｃ３１ 蓄積キャパシタ
Ｄ１、Ｄ２ 有機発光ダイオード
Ｅ３１ 液晶素子
Ｈ１ コンタクト
ＬＤ データ線
ＬＧ 走査線
ＬＰ 駆動線
ＬＣ 容量線
Ｌ１、Ｌ２、Ｌ３１ 配線
Ｑ１、Ｑ３１ スイッチングトランジスタ
Ｑ２ 駆動トランジスタ
ＲＣ、ＲＣＭ 立体配線

Claims (25)

  1. 複数のトランジスタ素子を備えたアクティブマトリクス基板であって、
    可視光を透過させることが可能な基板と、
    前記基板上に形成された主配線と、前記基板上に形成され、前記主配線と前記トランジスタ素子とを接続する副配線と、を含む配線と、
    前記基板の垂直方向からみて前記配線の少なくとも一部と重なり、かつ可視光を透過させることが可能な半導体層と、
    前記配線および半導体層の少なくとも一部を覆い、可視光を透過させることが可能な絶縁膜と、
    を備え、
    前記副配線は、可視光を透過させることが可能な導電体材料よりなり、
    前記主配線は、少なくとも一部が前記副配線よりも高い導電性を備えた導電体材料よりなることを特徴とするアクティブマトリクス基板。
  2. 前記半導体層は、前記副配線における導電体材料の主成分と同じ主成分の半導体材料よりなることを特徴とする請求項１記載のアクティブマトリクス基板。
  3. 前記副配線における導電体材料および前記半導体層における半導体材料のそれぞれの主成分が、無機酸化物であることを特徴とする請求項１または２記載のアクティブマトリクス基板。
  4. 前記副配線は、亜鉛錫酸化物から構成される導電体材料よりなり、
    前記半導体層は、前記副配線よりもキャリア濃度が低く、亜鉛錫酸化物から構成される半導体材料よりなることを特徴とする請求項１〜３のいずれか一つに記載のアクティブマトリクス基板。
  5. 前記主配線の少なくとも一部は、金属または合金よりなることを特徴とする請求項１〜４のいずれか一つに記載のアクティブマトリクス基板。
  6. 前記副配線の一部が、前記トランジスタ素子における電極として機能していることを特徴とする請求項１〜５のいずれか一つに記載のアクティブマトリクス基板。
  7. 前記副配線の一部が、前記トランジスタ素子におけるゲート電極、ソース電極およびドレイン電極として機能し、前記絶縁膜の一部が、前記トランジスタ素子におけるゲート絶縁膜として機能することを特徴とする請求項１〜６のいずれか一つに記載のアクティブマトリクス基板。
  8. 第１および第２トランジスタならびにキャパシタを備え、
    前記主配線は、１つ以上の走査線の少なくとも一部と、１つ以上のデータ線の少なくとも一部と、１つ以上の駆動線の少なくとも一部と、を構成し、
    前記第１トランジスタは、制御端子が前記走査線に接続され、入力端子が前記データ線に接続されており、
    前記第２トランジスタは、制御端子が前記第１トランジスタの出力端子に接続され、入力端子が前記駆動線に接続されており、
    前記キャパシタは、一方の電極が前記駆動線に接続され、他方の端子が前記第２トランジスタの制御端子に接続されていることを特徴とする請求項１〜７のいずれか一つに記載のアクティブマトリクス基板。
  9. 第１トランジスタおよびキャパシタを備え、
    前記主配線は、１つ以上の走査線の少なくとも一部と、１つ以上のデータ線の少なくとも一部と、１つ以上の容量線の少なくとも一部と、を構成し、
    前記第１トランジスタは、制御端子が前記走査線に接続され、入力端子が前記データ線に接続されており、
    前記キャパシタは、一方の端子が前記トランジスタの出力端子に接続されていることを特徴とする請求項１〜７のいずれか一つに記載のアクティブマトリクス基板。
  10. 請求項１〜８のいずれか一つに記載のアクティブマトリクス基板と、
    前記アクティブマトリクス基板上に形成され、可視光を透過することが可能な第１電極と、
    前記第１電極上に形成された有機膜と、
    前記有機膜上に形成された第２電極と、
    を備えたことを特徴とするディスプレイパネル。
  11. 前記第２電極は、可視光を透過することが可能であることを特徴とする請求項１０記載のディスプレイパネル。
  12. 前記第２電極に電気的に接続された補助電極を備えたことを特徴とする請求項１１記載のディスプレイパネル。
  13. 前記補助電極が、可視光を透過することが可能である電極であることを特徴とする請求項１２記載のディスプレイパネル。
  14. 前記有機膜に対して上層および／または下層に形成されたフィルタ膜を備えたことを特徴とする請求項１０〜１３のいずれか一つに記載のディスプレイパネル。
  15. 請求項１〜７および９のいずれか一つに記載のアクティブマトリクス基板と、
    可視光を透過することが可能な対向基板と、
    液晶層と、該液晶層をサンドウィッチする２つの配向膜と、前記液晶層と前記２つの配向膜とよりなる積層体をサンドウィッチする画素電極および共通電極と、を含む液晶素子と、を備え、
    前記画素電極および共通電極は、可視光を透過することが可能であり、
    前記画素電極は、前記アクティブマトリクス基板における前記配線と電気的に接続され、
    前記液晶素子は、前記アクティブマトリクス基板と前記対向基板とでサンドウィッチされていることを特徴とするディスプレイパネル。
  16. 前記アクティブマトリクス基板と前記液晶素子と前記対向基板とよりなる積層体をサンドウィッチする２つの偏光板を備えたことを特徴とする請求項１５記載のディスプレイパネル。
  17. 前記共通電極上に形成された遮光膜と、
    少なくとも前記共通電極上に形成され、所定帯域の波長を透過させるフィルタ膜と、
    を備えたことを特徴とする請求項１５または１６記載のディスプレイパネル。
  18. 請求項１０〜１７のいずれか一つに記載のディスプレイパネルを備えたことを特徴とする表示装置。
  19. 可視光を透過させることが可能な基板上に、主配線を形成する主配線形成工程と、
    前記基板上に、前記主配線と電気的に接続され、トランジスタ素子を形成する電極を一部に含み、可視光を透過させることが可能な第１副配線を形成する第１副配線形成工程と、
    前記基板上に、前記主配線および前記第１副配線の少なくとも一部を覆い、前記トランジスタ素子を構成する絶縁膜を一部に含み、可視光を透過させることが可能な第１絶縁膜を形成する第１絶縁膜形成工程と、
    前記第１絶縁膜上に、前記トランジスタ素子を構成する電極を一部に含み、可視光を透過させることが可能な第２副配線を形成する第２配線形成工程と、
    前記第１絶縁膜上に、前記第２副配線の少なくとも一部を覆い、可視光を透過させることが可能な半導体層を形成する半導体層形成工程と、
    前記第１絶縁膜上に、前記半導体層および前記第２副配線の少なくとも一部を覆い、可視光を透過させることが可能な第２絶縁膜を形成する第２絶縁膜形成工程と、
    を含み、
    前記主配線の少なくとも一部を、前記第１および／または第２副配線よりも高い導電性を備えた材料を用いて形成することを特徴とするアクティブマトリクス基板の製造方法。
  20. 前記半導体層は、前記第２副配線の主成分と同じ主成分の半導体材料を用いて形成されていることを特徴とする請求項１９記載のアクティブマトリクス基板の製造方法。
  21. 前記第２副配線における導電体材料および前記半導体層における半導体材料のそれぞれの主成分は、無機酸化物であることを特徴とする請求項１９または２０記載のアクティブマトリクス基板の製造方法。
  22. 前記第２副配線を、亜鉛錫酸化物から構成される導電体材料を用いて形成し、
    前記半導体層を、前記第２副配線よりもキャリア濃度を低くすることのできる亜鉛錫酸化物から構成される半導体材料を用いて形成することを特徴とする請求項１９〜２１のいずれか一つに記載のアクティブマトリクス基板の製造方法。
  23. 前記主配線の少なくとも一部を、金属または合金を用いて形成することを特徴とする請求項１９〜２２のいずれか一つに記載のアクティブマトリクス基板の製造方法。
  24. 前記半導体層形成工程においては、前記第１絶縁膜上に前記第２副配線を覆う半導体膜を形成し、該半導体膜を前記第２副配線が露出しないようにエッチングすることで、前記半導体層を形成することを特徴とする請求項１９〜２３のいずれか一つに記載のアクティブマトリクス基板の製造方法。
  25. 前記主配線形成工程、前記第１配線形成工程、前記第１絶縁膜形成工程、前記第２配線形成工程、前記半導体層形成工程および前記第２絶縁膜形成工程のうち少なくとも一つの工程においては、印刷法またはインクジェットプリンティング法を用いて、前記主配線、前記第１副配線、前記第１絶縁膜、前記第２副配線、前記半導体層または前記第２絶縁膜を形成することを特徴とする請求項１９〜２４のいずれか一つに記載のアクティブマトリクス基板の製造方法。
JP2008192608A 2008-07-25 2008-07-25 アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法 Expired - Fee Related JP4909323B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2008192608A JP4909323B2 (ja) 2008-07-25 2008-07-25 アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法
KR1020117001730A KR20110053420A (ko) 2008-07-25 2009-07-16 액티브 매트릭스 기판, 디스플레이 패널, 표시 장치 및 액티브 매트릭스 기판의 제조 방법
CN200980128531.6A CN102099848B (zh) 2008-07-25 2009-07-16 有源矩阵基板、显示面板、显示装置及有源矩阵基板的制造方法
PCT/JP2009/062923 WO2010010847A1 (ja) 2008-07-25 2009-07-16 アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法
US13/055,273 US20110122355A1 (en) 2008-07-25 2009-07-16 Active matrix substrate, display panel, display device, and method for manufacturing active matrix substrate
EP09800361A EP2312560A1 (en) 2008-07-25 2009-07-16 Active matrix substrate, display panel, display device, and active matrix substrate manufacturing method
TW098124831A TW201013285A (en) 2008-07-25 2009-07-23 Active matrix substrate, display panel-display device and manufacturing method of active matrix substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008192608A JP4909323B2 (ja) 2008-07-25 2008-07-25 アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法

Publications (2)

Publication Number Publication Date
JP2010032643A true JP2010032643A (ja) 2010-02-12
JP4909323B2 JP4909323B2 (ja) 2012-04-04

Family

ID=41570312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008192608A Expired - Fee Related JP4909323B2 (ja) 2008-07-25 2008-07-25 アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法

Country Status (7)

Country Link
US (1) US20110122355A1 (ja)
EP (1) EP2312560A1 (ja)
JP (1) JP4909323B2 (ja)
KR (1) KR20110053420A (ja)
CN (1) CN102099848B (ja)
TW (1) TW201013285A (ja)
WO (1) WO2010010847A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013211169A (ja) * 2012-03-30 2013-10-10 Toppan Printing Co Ltd 有機エレクトロルミネセンスディスプレイパネル
US8659011B2 (en) 2011-03-11 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element, light-emitting device, and manufacturing method of light-emitting element
US9029853B2 (en) 2012-09-19 2015-05-12 Kabushiki Kaisha Toshiba Display device
JP2015529959A (ja) * 2012-08-22 2015-10-08 スリーエム イノベイティブ プロパティズ カンパニー 透明ｏｌｅｄ光抽出器
JP2017098459A (ja) * 2015-11-26 2017-06-01 三菱電機株式会社 薄膜トランジスタおよび薄膜トランジスタ基板
JP2020074361A (ja) * 2010-09-10 2020-05-14 株式会社半導体エネルギー研究所 半導体装置
JP2022020716A (ja) * 2011-11-29 2022-02-01 株式会社半導体エネルギー研究所 表示装置、電子機器
JP2022027822A (ja) * 2011-11-11 2022-02-14 株式会社半導体エネルギー研究所 半導体装置
US11785827B2 (en) 2016-11-10 2023-10-10 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of display device

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8115883B2 (en) * 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US8421064B2 (en) * 2010-04-09 2013-04-16 Electronics And Telecommunications Research Institute Organic-light-emitting-diode flat-panel light-source apparatus
KR20110124530A (ko) * 2010-05-11 2011-11-17 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 박막 트랜지스터 표시판
KR101191646B1 (ko) * 2010-05-26 2012-10-17 삼성디스플레이 주식회사 표시장치 및 그의 제조방법
US8536671B2 (en) * 2010-06-07 2013-09-17 Tsang-Yu Liu Chip package
KR101462539B1 (ko) * 2010-12-20 2014-11-18 삼성디스플레이 주식회사 그라펜을 이용한 유기발광표시장치
TWI459349B (zh) * 2012-05-16 2014-11-01 Innocom Tech Shenzhen Co Ltd 顯示器與畫素驅動方法
CN102751308B (zh) * 2012-07-02 2015-07-08 广东威创视讯科技股份有限公司 Oled显示面板及带该显示面板的oled拼接显示屏
KR102061791B1 (ko) * 2012-11-13 2020-01-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR101996655B1 (ko) * 2012-12-26 2019-07-05 엘지디스플레이 주식회사 홀로그램 표시 장치
KR102037273B1 (ko) * 2012-12-28 2019-11-27 삼성디스플레이 주식회사 유기 발광 표시 장치
CN108218246B (zh) * 2017-12-18 2021-03-30 台州市勒言自动化科技有限公司 一种透明导电膜玻璃的制备方法
CN110600425B (zh) * 2019-08-20 2023-07-04 武汉华星光电技术有限公司 阵列基板的制备方法及阵列基板
CN110570770B (zh) * 2019-09-12 2021-08-13 云谷（固安）科技有限公司 显示面板及显示装置

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163581A (ja) * 1992-11-27 1994-06-10 Toshiba Corp 薄膜トランジスタおよびその製造方法
JPH08340122A (ja) * 1996-06-07 1996-12-24 Semiconductor Energy Lab Co Ltd 薄膜半導体装置
JP2002353499A (ja) * 2001-05-23 2002-12-06 Hitachi Cable Ltd 半導体発光素子
JP2003050405A (ja) * 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
JP2005003806A (ja) * 2003-06-10 2005-01-06 Sun Tec Kk 光学素子、波長可変光フィルタおよび光アドドロップモジュール
JP2005077822A (ja) * 2003-09-01 2005-03-24 Casio Comput Co Ltd トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
JP2007073856A (ja) * 2005-09-09 2007-03-22 Sony Corp 導電性パターンの形成方法、半導体装置の製造方法、および有機電界発光素子の製造方法
JP2007171932A (ja) * 2005-12-21 2007-07-05 Samsung Sdi Co Ltd 有機発光表示装置
JP2007298605A (ja) * 2006-04-28 2007-11-15 Toppan Printing Co Ltd 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法
JP2007299833A (ja) * 2006-04-28 2007-11-15 Toppan Printing Co Ltd 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法
JP2008034651A (ja) * 2006-07-28 2008-02-14 Takenaka Komuten Co Ltd 電磁波吸収体
JP2008060099A (ja) * 2006-08-29 2008-03-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP2008076823A (ja) * 2006-09-22 2008-04-03 Toppan Printing Co Ltd 表示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7622865B2 (en) * 2006-06-19 2009-11-24 Seiko Epson Corporation Light-emitting device, image forming apparatus, display device, and electronic apparatus
KR101409286B1 (ko) * 2007-05-21 2014-06-25 엘지디스플레이 주식회사 표시장치

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163581A (ja) * 1992-11-27 1994-06-10 Toshiba Corp 薄膜トランジスタおよびその製造方法
JPH08340122A (ja) * 1996-06-07 1996-12-24 Semiconductor Energy Lab Co Ltd 薄膜半導体装置
JP2003050405A (ja) * 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
JP2002353499A (ja) * 2001-05-23 2002-12-06 Hitachi Cable Ltd 半導体発光素子
JP2005003806A (ja) * 2003-06-10 2005-01-06 Sun Tec Kk 光学素子、波長可変光フィルタおよび光アドドロップモジュール
JP2005077822A (ja) * 2003-09-01 2005-03-24 Casio Comput Co Ltd トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
JP2007073856A (ja) * 2005-09-09 2007-03-22 Sony Corp 導電性パターンの形成方法、半導体装置の製造方法、および有機電界発光素子の製造方法
JP2007171932A (ja) * 2005-12-21 2007-07-05 Samsung Sdi Co Ltd 有機発光表示装置
JP2007298605A (ja) * 2006-04-28 2007-11-15 Toppan Printing Co Ltd 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法
JP2007299833A (ja) * 2006-04-28 2007-11-15 Toppan Printing Co Ltd 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法
JP2008034651A (ja) * 2006-07-28 2008-02-14 Takenaka Komuten Co Ltd 電磁波吸収体
JP2008060099A (ja) * 2006-08-29 2008-03-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP2008076823A (ja) * 2006-09-22 2008-04-03 Toppan Printing Co Ltd 表示装置

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020074361A (ja) * 2010-09-10 2020-05-14 株式会社半導体エネルギー研究所 半導体装置
US9105879B2 (en) 2011-03-11 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element, light-emitting device, and manufacturing method of light-emitting element
US8659011B2 (en) 2011-03-11 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element, light-emitting device, and manufacturing method of light-emitting element
JP7326409B2 (ja) 2011-11-11 2023-08-15 株式会社半導体エネルギー研究所 半導体装置
JP2022027822A (ja) * 2011-11-11 2022-02-14 株式会社半導体エネルギー研究所 半導体装置
US12046604B2 (en) 2011-11-11 2024-07-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, EL display device, and manufacturing method thereof
JP7550278B2 (ja) 2011-11-11 2024-09-12 株式会社半導体エネルギー研究所 表示装置
JP2022020716A (ja) * 2011-11-29 2022-02-01 株式会社半導体エネルギー研究所 表示装置、電子機器
JP7031055B2 (ja) 2011-11-29 2022-03-07 株式会社半導体エネルギー研究所 表示装置、電子機器
JP2022081513A (ja) * 2011-11-29 2022-05-31 株式会社半導体エネルギー研究所 表示装置、電子機器
JP7080418B1 (ja) 2011-11-29 2022-06-03 株式会社半導体エネルギー研究所 表示装置、電子機器
JP2013211169A (ja) * 2012-03-30 2013-10-10 Toppan Printing Co Ltd 有機エレクトロルミネセンスディスプレイパネル
JP2015529959A (ja) * 2012-08-22 2015-10-08 スリーエム イノベイティブ プロパティズ カンパニー 透明ｏｌｅｄ光抽出器
US9029853B2 (en) 2012-09-19 2015-05-12 Kabushiki Kaisha Toshiba Display device
JP2017098459A (ja) * 2015-11-26 2017-06-01 三菱電機株式会社 薄膜トランジスタおよび薄膜トランジスタ基板
US11785827B2 (en) 2016-11-10 2023-10-10 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of display device

Also Published As

Publication number Publication date
TW201013285A (en) 2010-04-01
CN102099848A (zh) 2011-06-15
CN102099848B (zh) 2014-07-16
WO2010010847A1 (ja) 2010-01-28
JP4909323B2 (ja) 2012-04-04
KR20110053420A (ko) 2011-05-23
US20110122355A1 (en) 2011-05-26
EP2312560A1 (en) 2011-04-20

Similar Documents

Publication Publication Date Title
JP4909323B2 (ja) アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法
JP4917582B2 (ja) アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法
WO2022057491A1 (zh) 显示基板及其制备方法、显示装置
US11600234B2 (en) Display substrate and driving method thereof
US20220376024A1 (en) Display Substrate and Manufacturing Method Therefor, and Display Apparatus
US9088003B2 (en) Reducing sheet resistance for common electrode in top emission organic light emitting diode display
US20210036081A1 (en) Transparent display substrate and manufacturing method therefor, and transparent display panel
US10916613B1 (en) Array substrate and OLED display device
CN115298830A (zh) 显示基板及其制备方法、显示装置
JP5081324B2 (ja) アクティブマトリクス基板、ディスプレイパネル、表示装置およびトランジスタ素子
WO2021083226A1 (zh) 一种显示基板及其制作方法、显示装置
CN112086487B (zh) 一种显示面板及显示设备
US20240081115A1 (en) Display substrate, manufacturing method thereof, and display device
CN113450715B (zh) 显示基板及其制备方法、显示装置
JP4848767B2 (ja) 表示装置及びその製造方法
CN114793474A (zh) 显示基板及其制作方法、显示装置
WO2022267556A1 (zh) 显示基板及其制备方法、显示装置
WO2023039886A1 (zh) 显示基板及其制备方法、显示装置
WO2024221140A1 (zh) 显示基板和显示装置
CN116153948A (zh) 显示基板及其制备方法、显示装置
CN115812347A (zh) 显示基板及其制备方法、显示装置
KR102029169B1 (ko) 디스플레이 장치와 이의 제조방법
CN115529844A (zh) 显示基板及其制备方法、显示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees