Nothing Special   »   [go: up one dir, main page]

JP2010071756A - 多層配線基板 - Google Patents

多層配線基板 Download PDF

Info

Publication number
JP2010071756A
JP2010071756A JP2008238312A JP2008238312A JP2010071756A JP 2010071756 A JP2010071756 A JP 2010071756A JP 2008238312 A JP2008238312 A JP 2008238312A JP 2008238312 A JP2008238312 A JP 2008238312A JP 2010071756 A JP2010071756 A JP 2010071756A
Authority
JP
Japan
Prior art keywords
contact
bump
bumps
multilayer wiring
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008238312A
Other languages
English (en)
Other versions
JP5408602B2 (ja
Inventor
Motofumi Suzuki
基史 鈴木
Masahiro Aoyanagi
昌宏 青柳
Tokihiko Yokoshima
時彦 横島
Hiroshi Nakagawa
博 仲川
Yoshikuni Okada
義邦 岡田
Katsuya Kikuchi
克弥 菊地
Yasuhiro Yamaji
泰弘 山地
Masatoshi Miura
政敏 三浦
Atsushi Eto
篤志 江藤
Takeshi Takahashi
剛 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
STK Technology Co Ltd
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
STK Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST, STK Technology Co Ltd filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2008238312A priority Critical patent/JP5408602B2/ja
Publication of JP2010071756A publication Critical patent/JP2010071756A/ja
Application granted granted Critical
Publication of JP5408602B2 publication Critical patent/JP5408602B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】絶縁層上に導電性の配線がパターン形成され、前記配線上にコンタクトバンプを有する多層配線基板において、微細ピッチであっても全てのコンタクトバンプをコンタクト対象に正常に接触させることができる多層配線基板を提供する。
【解決手段】絶縁層8上に導電性の配線3がパターン形成され、前記配線3上にコンタクトバンプ4を有する多層配線基板1において、前記絶縁層8の下層に形成された導電性のグランド層6と、前記グランド層6上であって、前記コンタクトバンプ4の直下に形成されると共に、前記絶縁層8によって覆われた内部バンプ7とを備え、前記コンタクトバンプ4は、前記絶縁層8が前記内部バンプ7の高さにより隆起した部位に形成されている。
【選択図】図2

Description

本発明は、コンタクトバンプを有するフレキシブル基板、プリント配線基板、シリコンインターポーザ基板等の多層配線基板に関し、特に、微細ピッチの外部接続用電極パッドを有する半導体LSIチップ、その他のあらゆる種類の電子デバイスの検査工程で用いられる、チップソケット、ウエハプローブなどに用いられるコンタクトシートに好適な多層配線基板に関する。
近年、複数のLSIチップを3次元的に高密度集積する技術として、3次元チップ積層実装技術に注目が集まっている。このような高密度実装技術の実用化においては、積層前のチップ状態での機能試験及び信頼性確保のための熱加速バーンイン試験を含むKGD(Known Good Die)選択の総合的な検査技術の確立が望まれている。
3次元実装に対応したLSIチップは、数十μmサイズの微細電極を介して互いに接続されるため、積層前における機能動作試験及びバーンイン試験の実施には、微細電極に対応した微細ピッチコンタクト機能を有するテストシステムの開発が必須である。
ところで、チップレベルのKGD検査技術として、LSIチップを、コンタクトシートが組み込まれたチップキャリアに装着し、そのキャリアをバーンイン検査用回路基板上の専用ソケットに挿入し、バーンイン検査を実施する方法が提案されている(特許文献1参照)。
このようにLSIチップにコンタクトするコンタクトシートにあっては、コンタクト性を向上するため、複数のリード端にそれぞれLSIチップとのコンタクト部となるバンプが形成されてなるものがある(特許文献2参照)。
これら複数のバンプ間には、ある程度のばらつきがあるため、従来、コンタクトシートの下に敷設した応力緩衝材であるエラストマ、ゴムシートなどにより、そのばらつきが吸収される構造となっていた。
特許第3701894号公報 特開2003−232811号公報
しかしながら、近年では、配線ピッチの微細化が進み、例えば50μm以下の微細ピッチでは、技術的な問題によりバンプの高さを低く形成する必要があり、LSIチップをキャリアに装着した際、エラストマのような部材を用いてもバンプ間の高さのばらつきを吸収できず、コンタクト性が低下するという課題があった。
さらには、バンプの高さが低いために、LSIチップの電極パッド以外の部位がコンタクトシートの配線の一部に接触し、誤った測定結果をもたらす原因となっていた。
勿論、LSIチップにおいて、LSIチップの電極パッド以外の領域が厚い保護膜に覆われていて、電気的に絶縁されている状況であれば、このような問題は生じない。しかしながら、このような保護膜がある場合、電極パッドの高さより保護膜の高さが高くなるため、パッドの領域が窪んだ形状となり、バンプの高さが低いと、コンタクトが不可能な状況となるという課題があった。
本発明は、前記したような事情の下になされたものであり、絶縁層上に導電性の配線がパターン形成され、前記配線上にコンタクトバンプを有する多層配線基板において、微細ピッチであっても全てのコンタクトバンプをコンタクト対象に正常に接触させることができる多層配線基板を提供することを目的とする。
前記した課題を解決するために、本発明に係る多層配線基板は、絶縁層上に導電性の配線がパターン形成され、前記配線上にコンタクトバンプを有する多層配線基板において、前記絶縁層の下層に形成された導電性のグランド層と、前記グランド層上であって、前記コンタクトバンプの直下に形成されると共に、前記絶縁層によって覆われた内部バンプとを備え、前記コンタクトバンプは、前記絶縁層が前記内部バンプの高さにより隆起した部位に形成されていることに特徴を有する。
尚、前記絶縁層上において、前記配線上に設けられたコンタクトバンプの幅寸法は30μm以下、また、高さ寸法は30μm以下に形成されていてもよい。
また、前記内部バンプの高さ寸法は、少なくとも5μm以上で、特に、LSIチップが保護膜で覆われている場合は、10μm以上であることが望ましい。
このような多層配線基板によれば、コンタクトバンプの形成部位が隆起しているため、バンプ間の高さのずれが吸収され、また、多層配線基板において、コンタクトバンプ以外の部位へのLSIチップ等の接触が防止される。
したがって、50μm以下の微細ピッチであっても全てのコンタクトバンプをコンタクト対象に正常に接触させることができる。
また、前記内部バンプは導電性材料により形成されていることが望ましい。
このように内部バンプが導電性材料で形成されることにより、グランド層と導電性配線との距離をコンタクトバンプの部位まで維持することが可能となる。即ち、配線パターンをコンタクトバンプの形成部位まで含め、全てマイクロストリップ構造とすることができ、高速・高周波数信号の伝送が可能となる。
また、前記内部バンプを覆う絶縁層は、ポリイミドにより形成されていることが望ましい。
このように絶縁層をポリイミドとすることにより、内部バンプ上に該絶縁層を積層した際に、低内部応力、高粘弾性、高絶縁性、低誘電率といったポリイミドの優れた特性を利用することができ、高さばらつきを粘弾性により吸収することができる。
また、ポリイミドとして、電着ポリイミドを用いることにより、グランド層及び内部バンプの上に均一な膜形成が可能となり、コンタクトバンプの高さを均一に保つことができる。
本発明によれば、絶縁層上に導電性の配線がパターン形成され、前記配線上にコンタクトバンプを有する多層配線基板において、微細ピッチであっても全てのコンタクトバンプをコンタクト対象に正常に接触させることができる多層配線基板を得ることができる。
以下、本発明に係る多層配線基板の実施形態について説明する。この実施形態にあっては、本発明に係る多層配線基板をコンタクトシートに適用した場合を説明する。
尚、ここで用いるコンタクトシートとは、例えばLSIチップの検査において、LSIチップと、そのキャリアとの間に介在させる配線基板を指す。
図1は、本発明が適用されるコンタクトシート1の外観を模式的に示す斜視図である。図1のコンタクトシート1は、複数層(本実施形態の場合、3層)からなる多層シート2と、多層シート2の上面にパターン形成された銅配線3とを備える。
各銅配線3の一端部には、図示するように基板上方に突出したコンタクトバンプ4が形成されている。このコンタクトバンプ4は、検査対象となるLSIチップの対応するコンタクトパッドとのコンタクト部となる。また、多層シート2及び銅配線3において、コンタクトバンプ4の形成部位は、図示するように隆起した状態となされている。
図2は、コンタクトシート1の断面図である。図示するように、コンタクトシート1は、その多層シート2が、シート状のポリイミド層5(絶縁層)と、その上に銅箔が積層されたグランド層6と、グランド層6上であって、且つ、コンタクトバンプ4の直下部分に形成された内部バンプ7と、グランド層6上に積層され、内部バンプ7を覆うポリイミド層8(絶縁層)とにより形成されている。
また、銅配線3及びコンタクトバンプ4は、防蝕性向上のために、好ましくは金めっき9により被覆した状態となされる。
また、内部バンプ7が形成されていることにより、コンタクトバンプ4の形成部位が隆起した状態となされている。
このような構成のコンタクトシート1は、例えば図3に断面図で示す手順を踏むことにより作製することができる。
先ず、表面に銅箔層を形成した所定の大きさのポリイミドシート8をエッチングすることにより、シート上に銅配線3のパターンを形成する(図3(a))。
次いで、銅配線3上にコンタクトバンプ4を形成するために、銅配線3が形成されたポリイミドシート8の上面にフォトレジスト15を塗布する(図3(b))。そして、銅配線3上においてバンプ形成したい部位にフォトレジスト15による開口パターン15aを形成する(図3(c))。
銅配線3上にフォトレジスト15の開口パターン15aが形成されると、そこに、電解めっき処理により、所定の厚さのニッケル(Ni)のバンプを形成する(図3(d))。
そして、フォトレジスト15を除去することにより、銅配線3上に所定の大きさ(例えば幅30μm以下、高さ30μm以下)のコンタクトバンプ4が形成される(図3(e))。また、銅配線3及びコンタクトバンプ4上に、金めっき9を形成する(図3(f))。これにより、防蝕性が向上する。
一方、ポリイミドシート8と平面同形状のポリイミドシート5(ポリイミド層5)を用意し、その上面に銅箔により所定厚さのグランド層6を形成する。
さらに、前記ポリイミドシート8の下層として、前記グランド層6とポリイミドシート5とを配置するが、積層前に、コンタクトバンプ4の直下部位となるグランド層6上に、バンプ形成を行う。即ち、グランド層6の上面において、全てのコンタクトバンプ4の形成位置に対応する部位にフォトレジストパターン(開口パターン)を形成し、その開口パターンに、電解めっき処理(例えばニッケル(Ni))により所定高さ(例えば5μm以上、特にLSIチップが保護膜で覆われている場合は10μm以上)のバンプ7(内部バンプ7)を形成する(図3(g))。
内部バンプ7の形成後、グランド層6上に専用接着層を形成し、ポリイミドシート8を加熱、加圧処理により積層し、これによりコンタクトシート1が作製される。ここで、ポリイミドシート8は、低応力、高弾性といった特性を有しているため、ポリイミドシート8における内部バンプ7上の部位だけに隆起を形成することができる。即ち、コンタクトバンプ4の形成された部位が隆起した状態となる。
前記した作製方法は、バンプ形成した2枚のポリイミドシート5,8を貼り合わせるものであるが、或いは、図4に断面図で示すように、下層から順に積層する手順によっても作製することができる。
即ち、先ず、所定の大きさの基板、例えばポリイミドシート58上に、銅箔により所定厚さのグランド層6を形成する(図4(a))。
次いで、グランド層6上の所定位置(コンタクトバンプ4の形成位置に対応する部位)にフォトレジストパターン(開口パターン)を形成し、その開口パターンに、電解めっき処理(例えばニッケル(Ni))により所定高さ(例えば5μm以上、特にLSIチップが保護膜で覆われている場合は10μm以上)のバンプ7(内部バンプ7)を形成する(図4(b))。
内部バンプ7の形成後、グランド層6の上面に絶縁層として、ポリイミド層8を形成する(図4(c))。ここで、ポリイミドとして、電着ポリイミドを用いることが好ましく、その場合、グランド層6及び内部バンプ7の上に均一な膜形成が可能となり、その後形成するコンタクトバンプ4の高さを均一に保つことができる。
次にポリイミド層8の上に銅箔により配線層3を形成し(図4(d))、エッチングにより銅配線3のパターンを形成する(図4(e))。
次いで、銅配線3上にコンタクトバンプ4を形成するために、銅配線3が形成されたポリイミドシート8の上面にフォトレジスト15を塗布する(図4(f))。そして、銅配線3上においてバンプ形成したい部位(内部バンプ7により隆起した部位)にフォトレジスト15による開口パターン15aを形成する(図4(g))。
銅配線3上にフォトレジスト15の開口パターン15aが形成されると、そこに、電解めっき処理により、所定の厚さのニッケル(Ni)のバンプを形成する。
そして、フォトレジスト15を除去することにより、銅配線3上に所定の大きさ(例えば幅30μm以下、高さ30μm以下)のコンタクトバンプ4が形成される。また、銅配線3及びコンタクトバンプ4上に、金めっき9を形成する(図4(h))。
このようにして作製されたコンタクトシート1を使用する場合、チップキャリアのベース(図示せず)上にコンタクトシート1を置き、コンタクトシート1上に被検査物であるLSIチップ(図示せず)を搭載する。そして、LSIチップは、チップキャリアの押厚部材(図示せず)により、コンタクトシート1に押し付けられる。
このとき、コンタクトシート1においてLSIチップのコンタクトパッドと接触するコンタクトバンプ4の形成部位が隆起しているため、バンプ間の高さのずれが吸収され、また、コンタクトシート1において、コンタクトバンプ4以外の部位へのLSIチップの接触が防止される。
特に絶縁層をポリイミド(ポリイミド層8)とすることにより、内部バンプ7上に該絶縁層を積層した際に、低内部応力、高粘弾性、高絶縁性、低誘電率といったポリイミドの優れた特性を利用することができ、高さばらつきを粘弾性により吸収することができる。
また、ポリイミドとして、電着ポリイミドを用いることにより、グランド層6及び内部バンプ7の上に均一な膜形成が可能となり、コンタクトバンプ4の高さを均一に保つことができる。
したがって、本実施の形態に係るコンタクトシート1によれば、微細ピッチであっても全てのコンタクトバンプをコンタクト対象に正常に接触させることができる。
また、前記のように、内部バンプ7がNi等の金属材料(導電性材料)で形成されることにより、グランド層6と銅配線3との距離をコンタクトバンプ4の部位まで維持することが可能となる。即ち、銅配線3のパターンをコンタクトバンプ4の形成部位まで含め、全てマイクロストリップ構造とすることができ、高速・高周波数信号の伝送が可能となる。
尚、前記実施の形態においては、内部バンプ7を金属材料により形成したが、コンタクト性の向上という点では、本発明の多層配線基板は、それに限定されず、非金属材料で内部バンプ7を形成してもよい。
また、前記実施の形態においては、本発明の多層配線基板をコンタクトシートに適用する例を示したが、それに限定されず、例えば50μm以下の微細ピッチで設けられたコンタクトバンプを有するフレキシブル基板、プリント配線基板、シリコンインターポーザ基板等の多層配線基板に適用することができる。
本発明は、コンタクトバンプを有するフレキシブル基板、プリント配線基板、シリコンインターポーザ基板等の多層配線基板に関する。
図1は、本発明の多層配線基板が適用されるコンタクトシートの外観を模式的に示す斜視図である。 図2は、図1のコンタクトシートの断面図である。 図3は、図1のコンタクトシートの作製手順を工程ごとに説明するための断面図である。 図4は、図1のコンタクトシートの他の作製手順を工程ごとに説明するための断面図である。
符号の説明
1 コンタクトシート(多層配線基板)
2 多層シート
3 銅配線
4 コンタクトバンプ
5 ポリイミド層
6 グランド層
7 内部バンプ
8 ポリイミド層(絶縁層)
9 金めっき

Claims (6)

  1. 絶縁層上に導電性の配線がパターン形成され、前記配線上にコンタクトバンプを有する多層配線基板において、
    前記絶縁層の下層に形成された導電性のグランド層と、
    前記グランド層上であって、前記コンタクトバンプの直下に形成されると共に、前記絶縁層によって覆われた内部バンプとを備え、
    前記コンタクトバンプは、前記絶縁層が前記内部バンプの高さにより隆起した部位に形成されていることを特徴とする多層配線基板。
  2. 前記絶縁層上において、前記配線上に設けられたコンタクトバンプの幅寸法は、30μm以下であることを特徴とする請求項1に記載された多層配線基板。
  3. 前記配線上に設けられたコンタクトバンプの高さ寸法は、30μm以下であることを特徴とする請求項1または請求項2に記載された多層配線基板。
  4. 前記内部バンプの高さ寸法は、少なくとも5μm以上であることを特徴とする請求項1乃至請求項3のいずれかに記載された多層配線基板。
  5. 前記内部バンプは導電性材料により形成されていることを特徴とする請求項1乃至請求項4のいずれかに記載された多層配線基板。
  6. 前記内部バンプを覆う絶縁層は、ポリイミドにより形成されていることを特徴とする請求項1乃至請求項5のいずれかに記載された多層配線基板。
JP2008238312A 2008-09-17 2008-09-17 多層配線基板 Active JP5408602B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008238312A JP5408602B2 (ja) 2008-09-17 2008-09-17 多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008238312A JP5408602B2 (ja) 2008-09-17 2008-09-17 多層配線基板

Publications (2)

Publication Number Publication Date
JP2010071756A true JP2010071756A (ja) 2010-04-02
JP5408602B2 JP5408602B2 (ja) 2014-02-05

Family

ID=42203698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008238312A Active JP5408602B2 (ja) 2008-09-17 2008-09-17 多層配線基板

Country Status (1)

Country Link
JP (1) JP5408602B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013065364A (ja) * 2011-09-15 2013-04-11 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、素子付サスペンション、ハードディスクドライブ、およびサスペンション用基板の製造方法
JP2013073642A (ja) * 2011-09-27 2013-04-22 Dainippon Printing Co Ltd サスペンション用フレキシャー基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ
JP2013084569A (ja) * 2011-09-29 2013-05-09 Honda Motor Co Ltd 燃料電池用電位測定装置
CN103163333A (zh) * 2011-12-14 2013-06-19 财团法人工业技术研究院 太阳能芯片电性检测装置与方法
KR20140029699A (ko) * 2012-08-29 2014-03-11 삼성디스플레이 주식회사 표시 장치용 검사 장치 및 그 제조 방법
JP2015133165A (ja) * 2015-02-23 2015-07-23 大日本印刷株式会社 サスペンション用基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ
JP2015156252A (ja) * 2015-05-21 2015-08-27 大日本印刷株式会社 サスペンション用フレキシャー基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001056346A (ja) * 1999-08-19 2001-02-27 Fujitsu Ltd プローブカード及び複数の半導体装置が形成されたウエハの試験方法
JP2002176082A (ja) * 2000-12-08 2002-06-21 Hitachi Ltd 半導体検査装置およびそれを用いた半導体装置の検査方法および半導体装置の製造方法
JP2005227261A (ja) * 2004-01-14 2005-08-25 Seiko Epson Corp 検査用治具およびその製造方法、電気光学装置の製造方法、半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001056346A (ja) * 1999-08-19 2001-02-27 Fujitsu Ltd プローブカード及び複数の半導体装置が形成されたウエハの試験方法
JP2002176082A (ja) * 2000-12-08 2002-06-21 Hitachi Ltd 半導体検査装置およびそれを用いた半導体装置の検査方法および半導体装置の製造方法
JP2005227261A (ja) * 2004-01-14 2005-08-25 Seiko Epson Corp 検査用治具およびその製造方法、電気光学装置の製造方法、半導体装置の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013065364A (ja) * 2011-09-15 2013-04-11 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、素子付サスペンション、ハードディスクドライブ、およびサスペンション用基板の製造方法
JP2013073642A (ja) * 2011-09-27 2013-04-22 Dainippon Printing Co Ltd サスペンション用フレキシャー基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ
JP2013084569A (ja) * 2011-09-29 2013-05-09 Honda Motor Co Ltd 燃料電池用電位測定装置
CN103163333A (zh) * 2011-12-14 2013-06-19 财团法人工业技术研究院 太阳能芯片电性检测装置与方法
KR20140029699A (ko) * 2012-08-29 2014-03-11 삼성디스플레이 주식회사 표시 장치용 검사 장치 및 그 제조 방법
KR102014428B1 (ko) * 2012-08-29 2019-08-27 삼성디스플레이 주식회사 표시 장치용 검사 장치 및 그 제조 방법
JP2015133165A (ja) * 2015-02-23 2015-07-23 大日本印刷株式会社 サスペンション用基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ
JP2015156252A (ja) * 2015-05-21 2015-08-27 大日本印刷株式会社 サスペンション用フレキシャー基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ

Also Published As

Publication number Publication date
JP5408602B2 (ja) 2014-02-05

Similar Documents

Publication Publication Date Title
TWI596346B (zh) 垂直式探針卡之探針裝置
JP5408602B2 (ja) 多層配線基板
JP5350830B2 (ja) 多層配線基板及びその製造方法
JP6246507B2 (ja) プローブカード及びその製造方法
JPH09281144A (ja) プローブカードとその製造方法
JP2010135474A (ja) 多層配線基板及びその製造方法
TW201346269A (zh) 用於探針卡之空間變換器及其製造方法
US6527563B2 (en) Grid interposer
JP2003322665A (ja) 電気抵抗測定用コネクター並びに回路基板の電気抵抗測定装置および測定方法
JP2013206707A (ja) 実装用アダプタ、プリント基板及びその製造方法
US20130206460A1 (en) Circuit board for semiconductor device inspection apparatus and manufacturing method thereof
WO2013061500A1 (ja) フレキシブル配線基板およびその製造方法
JP6092729B2 (ja) プローブカード及びその製造方法
JP6324669B2 (ja) 多層配線基板及びその製造方法
US9470718B2 (en) Probe card
JP2008070271A (ja) シート状プローブおよびその製造方法ならびにその応用
JP2008089377A (ja) シート状プローブおよびその製造方法ならびにその応用
JP2000002746A (ja) プローブ構造
JP2003084040A (ja) 半導体検査装置の製造方法および半導体検査装置
TWI271528B (en) Method of circuit electrical test
JP5164543B2 (ja) プローブカードの製造方法
JP2011204874A (ja) 半導体装置の検査用素子及びその製造方法。
KR101047009B1 (ko) 프로브용 기판 제조방법
JP6520343B2 (ja) 電極シートおよび電極シートの製造方法
KR20240129789A (ko) 반도체 검사용 인쇄회로기판 인터페이스 보드 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131011

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131029

R150 Certificate of patent or registration of utility model

Ref document number: 5408602

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250