JP2009237266A5 - - Google Patents

Claims (11)

1. 全体としてマトリクス状に配置され、各々が液晶素子を有する複数の画素と、
   各画素の液晶素子に対して映像信号に基づく駆動電圧を印加することにより表示駆動を行う駆動手段と
   を備え、
   前記画素が、
   低階調電圧が印加される第１副画素と、
   互いに異なるレベルの複数の高階調電圧がそれぞれ印加される複数の第２副画素を有する副画素群と
   により構成され、
   前記第１副画素の面積（＝Ｓａ）が、前記副画素群の面積（＝Ｓｂ）よりも小さくなるように設定され、
   前記駆動手段は、前記映像信号に基づき前記第１副画素および前記複数の第２副画素の各々を個別に駆動する空間分割駆動によって、各画素に対する表示駆動を行う
   液晶表示装置。
2. 前記副画素群が、２つの第２副画素により構成され、
   各画素が、前記第１副画素と前記２つの第２副画素とにより構成されている
   請求項１に記載の液晶表示装置。
3. 前記駆動手段は、
   第１の入力輝度位置から出力輝度が立ち上がるような第１の入出力輝度特性を、前記第１副画素に適用し、
   前記第１の入力輝度位置よりも高い第２の入力輝度位置から出力輝度が立ち上がるような第２の入出力輝度特性を、前記２つの第２副画素のうちの一方に適用し、
   前記第２の入力輝度位置よりも高い第３の入力輝度位置から出力輝度が立ち上がるような第３の入出力輝度特性を、前記２つの第２副画素のうちの他方に適用し、
   これにより、前記第１副画素および前記２つの第２副画素の各々を個別に駆動する空間分割駆動を行う
   請求項２に記載の液晶表示装置。
4. 前記各画素は、
   前記第１副画素を駆動するための第１のスイッチング素子と、
   前記副画素群を駆動するための第２のスイッチング素子と、
   前記第２のスイッチング素子と前記他方の第２副画素との間に設けられた容量素子と
   を含み、
   前記駆動手段は、前記映像信号における入力輝度レベルと前記第１副画素および前記副画素群にそれぞれ適用されるべき出力輝度レベルとを対応付けてなる第１のＬＵＴ（ルックアップテーブル）を用いることにより、前記第１副画素および前記２つの第２副画素に対する空間分割駆動を行う
   請求項３に記載の液晶表示装置。
5. 前記駆動手段は、各画素に対して線順次で表示駆動を行うものであり、
   各画素に対応して、
   駆動対象の画素を線順次で選択するための１本のゲート線と、
   駆動対象の画素に前記駆動電圧を供給するための２本のデータ線と
   が設けられている
   請求項４に記載の液晶表示装置。
6. 前記駆動手段は、各画素に対して線順次で表示駆動を行うものであり、
   各画素に対応して、
   駆動対象の画素を線順次で選択するための２本のゲート線と、
   駆動対象の画素に前記駆動電圧を供給するための１本のデータ線と
   が設けられている
   請求項４に記載の液晶表示装置。
7. 各画素は、前記第１副画素および前記２つの第２副画素をそれぞれ駆動するための３つのスイッチング素子を含み、
   前記駆動手段は、前記映像信号における入力輝度レベルと前記第１副画素、前記一方の第２副画素および前記他方の第２副画素にそれぞれ適用されるべき出力輝度レベルとを対応付けてなる第２のＬＵＴ（ルックアップテーブル）を用いることにより、前記第１副画素および前記２つの第２副画素に対する空間分割駆動を行う
   請求項３に記載の液晶表示装置。
8. 前記第１副画素の面積Ｓａが、前記画素全体の面積の１／３以下となるように設定されている
   請求項２に記載の液晶表示装置。
9. 前記第１副画素の面積Ｓａ、前記一方の第２副画素の面積（＝Ｓｂ１）および前記他方の第２副画素の面積（＝Ｓｂ２）の間で、以下の（１）式を満たす
   請求項８に記載の液晶表示装置。
   Ｓａ＜Ｓｂ１＜Ｓｂ２ ……（１）
10. 前記駆動手段は、前記空間分割駆動の際に、前記第１副画素と前記副画素群との間でオーバードライブ量が互いに異なることとなるように、前記第１副画素および前記２つの第２副画素の各々の駆動電圧に対してオーバードライブ処理を行う
    請求項１に記載の液晶表示装置。
11. 前記液晶素子が、垂直配向（ＶＡ）モードの液晶を含んで構成されている
    請求項１に記載の液晶表示装置。