Nothing Special   »   [go: up one dir, main page]

JP2009260318A - 部品内蔵配線基板 - Google Patents

部品内蔵配線基板 Download PDF

Info

Publication number
JP2009260318A
JP2009260318A JP2009070711A JP2009070711A JP2009260318A JP 2009260318 A JP2009260318 A JP 2009260318A JP 2009070711 A JP2009070711 A JP 2009070711A JP 2009070711 A JP2009070711 A JP 2009070711A JP 2009260318 A JP2009260318 A JP 2009260318A
Authority
JP
Japan
Prior art keywords
main surface
component
surface side
wiring
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009070711A
Other languages
English (en)
Other versions
JP5284155B2 (ja
Inventor
Makoto Origuchi
誠 折口
Yasuaki Takashima
庸晃 高嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2009070711A priority Critical patent/JP5284155B2/ja
Publication of JP2009260318A publication Critical patent/JP2009260318A/ja
Application granted granted Critical
Publication of JP5284155B2 publication Critical patent/JP5284155B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718—Clearance holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】部品とコンデンサとをつなぐ配線が長くなることに起因した問題を解消することができる部品内蔵配線基板を提供すること。
【解決手段】部品内蔵配線基板１０は、コア基板１１、第１の部品６１、主面側配線積層部３１及びコンデンサ１０１を備える。コア基板１１は収容穴部９０を有し、第１の部品６１は収容穴部９０に収容される。主面側配線積層部３１の表面３９には、第２の部品２１が搭載可能な部品搭載領域２０が設定される。コンデンサ１０１は、電極層１０２，１０３と誘電体層１０４とを有する。コンデンサ１０１は、電極層１０２の第１主面１０５及び第２主面１０６と、電極層１０３の第１主面１０７及び第２主面１０８とを主面側配線積層部３１の表面３９と平行に配置した状態で、主面側配線積層部３１内に埋め込まれる。
【選択図】図１

Description

本発明は、電極層及び誘電体層を有するコンデンサを内蔵した部品内蔵配線基板に関するものである。
コンピュータのマイクロプロセッサ等として使用される半導体集積回路素子（ＩＣチップ）は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にＩＣチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。ただし、ＩＣチップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、ＩＣチップをマザーボード上に直接的に接続することは困難である。そのため、通常は、ＩＣチップを配線基板のコア基板に内蔵してなるパッケージ（例えば特許文献１，２参照）や、ＩＣチップを配線基板上に搭載してなるパッケージなどを作製し、そのパッケージをマザーボード上に搭載するという手法が採用される。この種のパッケージを構成する配線基板においては、ＩＣチップのスイッチングノイズの低減や電源電圧の安定化を図るために、コンデンサ（「キャパシタ」とも言う）を設けることが提案されている。その一例として、コア基板内にチップ状のコンデンサを埋め込むとともに、コア基板の表面及び裏面にビルドアップ層を形成した配線基板が従来提案されている。
特開２００３−３０９２４３号公報（図１など） 特開２００２−２４６７６１号公報（図１４など）
ところが、ＩＣチップなどの部品がコア基板に内蔵される場合、ＩＣチップによってコア基板内のスペースが占められてしまう。ゆえに、コンデンサをコア基板内に埋め込むことが困難であるため、コンデンサを配線基板上などに搭載せざるを得ない。また、仮にコンデンサをコア基板内に埋め込むことができたとしても、ＩＣチップを避けて配置せざるを得ない。その結果、コンデンサとＩＣチップとをつなぐ配線が長くなりやすいため、配線のインダクタンス成分が増加しやすくなる。ゆえに、コンデンサによってＩＣチップのスイッチングノイズを確実に低減できなくなるとともに、電源電圧の確実な安定化を図ることができなくなる。
本発明は上記の課題に鑑みてなされたものであり、その目的は、部品とコンデンサとをつなぐ配線が長くなることに起因した問題を解消することができる部品内蔵配線基板を提供することにある。
そして上記課題を解決するための手段としては、コア主面及びコア裏面を有し、少なくとも前記コア主面側にて開口する収容穴部を有するコア基板と、部品主面及び部品裏面を有し、前記コア主面と前記部品主面とを同じ側に向けた状態で前記収容穴部に収容された第１の部品と、主面側層間絶縁層及び主面側導体層を前記コア主面上にて交互に積層してなり、前記第１の部品に対して電気的に接続される第２の部品が搭載可能な部品搭載領域がその表面に設定されている主面側配線積層部と、裏面側層間絶縁層及び裏面側導体層を前記コア裏面上にて交互に積層してなる裏面側配線積層部と、第１主面及び第２主面を有する電極層と、前記電極層の前記第１主面及び前記第２主面の少なくともいずれかの上に形成された誘電体層とを有し、前記第１主面及び前記第２主面を前記主面側配線積層部の表面と平行に配置した状態で、前記主面側配線積層部内及び前記裏面側配線積層部内の少なくとも一方に埋め込まれたコンデンサとを備えることを特徴とする部品内蔵配線基板がある。
従って、上記の部品内蔵配線基板によると、コンデンサが主面側配線積層部及び裏面側配線積層部の少なくとも一方に埋め込まれているため、第１の部品がコア基板の収容穴部内に収容されていたとしても、第１の部品とコンデンサとをつなぐ配線が短くなる。その結果、配線のインダクタンス成分の増加が防止されるため、配線が長くなることに起因した問題を解消することができる。
上記部品内蔵配線基板を構成するコア基板は、例えばコア主面及びその反対側に位置するコア裏面を有する板状に形成されており、第１の部品を収容するための収容穴部を有している。この収容穴部は、コア主面側のみにて開口する非貫通穴であってもよく、あるいはコア主面側及びコア裏面側の両方にて開口する貫通穴であってもよい。なお、第１の部品は、完全に埋設された状態で収容穴部内に収容されていてもよいし、一部分が収容穴部の開口部から突出した状態で収容穴部内に収容されていてもよいが、完全に埋設された状態で収容穴部内に収容されることが好ましい。このようにすれば、収容穴部の開口部からの第１の部品の突出を防止できる。よって、コア主面に接する主面側配線積層部の表面やコア裏面に接する裏面側配線積層部の表面を平坦にすることができ、主面側配線積層部や裏面側配線積層部の寸法精度が向上する。
コア基板を形成する材料は特に限定されないが、好ましいコア基板は高分子材料を主体として形成される。コア基板を形成するための高分子材料の具体例としては、例えば、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド・トリアジン樹脂）、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）などがある。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料を使用してもよい。
前記第１の部品は、部品主面及び部品裏面を有している。第１の部品の形状は、任意に設定することが可能であるが、例えば、部品主面の面積が第１の部品の部品側面の面積よりも大きい板状であることが好ましい。このようにすれば、収容穴部内に第１の部品を収容した際に、収容穴部の内壁面と第１の部品の部品側面との距離が小さくなるため、収容穴部内に充填される樹脂充填剤の体積をそれ程大きくしなくても済む。
なお、好適な前記第１の部品としては、半導体集積回路素子（ＩＣチップ）、半導体製造プロセスで製造されたＭＥＭＳ（Micro Electro Mechanical Systems）素子などを挙げることができる。さらに、ＩＣチップとしては、ＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（Static Random Access Memory ）などを挙げることができる。ここで、「半導体集積回路素子」とは、主としてコンピュータのマイクロプロセッサ等として使用される素子をいう。
上記部品内蔵配線基板を構成する主面側配線積層部は、高分子材料を主体とする主面側層間絶縁層及び主面側導体層をコア主面上にて交互に積層した構造を有している。また、上記部品内蔵配線基板を構成する裏面側配線積層部は、高分子材料を主体とする裏面側層間絶縁層及び裏面側導体層をコア裏面上にて交互に積層した構造を有している。
主面側層間絶縁層及び裏面側層間絶縁層は、絶縁性、耐熱性、耐湿性等を考慮して適宜選択することができる。主面側層間絶縁層及び裏面側層間絶縁層を形成するための高分子材料の好適例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂、ビスマレイミド−トリアジン樹脂、キシレン樹脂、ポリエステル樹脂などの熱硬化性樹脂、ポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂などの熱可塑性樹脂等が挙げられる。
なお、前記主面側導体層及び前記裏面側導体層は、導電性の金属材料などによって形成することが可能である。主面側導体層及び裏面側導体層を構成する金属材料としては、例えば銅、銀、鉄、コバルト、ニッケルなどが挙げられる。特に、主面側導体層及び裏面側導体層は、導電性が高く安価な銅からなることが好ましい。また、主面側導体層及び裏面側導体層は、めっきによって形成されることが好ましい。このようにすれば、主面側導体層及び裏面側導体層を簡単かつ低コストで形成することができる。しかし、主面側導体層及び裏面側導体層は、金属ペーストを印刷することによって形成されていてもよい。
なお、前記主面側配線積層部は、その表面に部品搭載領域が設定されている。このような部品搭載領域には、前記第１の部品に対して電気的に接続される第２の部品が搭載可能である。なお、「部品搭載領域」とは、第２の部品が搭載された場合に、第２の部品の下面の直下に位置する領域であり、第２の部品の下面と略同じ外形を有している。また、部品搭載領域の面積は、第２の部品の下面の面積と同等またはそれよりも小さくなるように設定される。「部品搭載領域」とは、主面側配線積層部の表面に露出した複数の端子が存在する領域をいう。また、好適な第２の部品としては、前記ＩＣチップ（前記ＤＲＡＭ、前記ＳＲＡＭなど）、前記ＭＥＭＳ素子などを挙げることができる。
前記コンデンサは、電極層と誘電体層とを有し、前記主面側配線積層部内及び前記裏面側配線積層部内の少なくとも一方に埋め込まれたシート状コンデンサであることが好ましい。このようにすれば、主面側配線積層部内や裏面側配線積層部内にコンデンサを埋め込んだとしても、部品内蔵配線基板が肉厚になりにくい。なお、コンデンサは、主面側配線積層部内のみに埋め込まれてもよいし、裏面側配線積層部内のみに埋め込まれてもよいし、主面側配線積層部内及び裏面側配線積層部内の両方に埋め込まれてもよいが、少なくとも主面側配線積層部内に埋め込まれることが好ましい。このようにすれば、第１の部品とコンデンサとをつなぐ配線が短くなるだけでなく、部品搭載領域に搭載される第２の部品とコンデンサとをつなぐ配線も短くなるため、配線のインダクタンス成分の増加がより確実に防止される。
ここで、コンデンサと部品搭載領域とが電気的に接続される具体例としては、前記コンデンサと、前記部品搭載領域内に存在する電源用端子とが、前記主面側配線積層部内に設けられた電源用の配線を介して電気的に接続され、前記コンデンサと、前記部品搭載領域内に存在するグランド用端子とが、前記主面側配線積層部内に設けられたグランド用の配線を介して電気的に接続されることなどが挙げられる。
なお、コンデンサ全体の厚さは特に限定されないが、例えば１μｍ以上１００μｍ以下であることがよく、好ましくは５μｍ以上７５μｍ以下であることがよい。コンデンサ全体の厚さが１μｍ未満であると、十分な強度を確保できずコンデンサ単体として取り扱うことが困難になる。一方、コンデンサ全体の厚さが１００μｍよりも大きいと、部品内蔵配線基板の高密度化や小型化の達成を阻害するおそれがある。また、コンデンサを部品内蔵配線基板に内蔵させる場合には、段差が発生しやすくなるため、基板表面の平滑性を確保しにくくなるおそれがある。その結果、基板表面に搭載される第２の部品と部品内蔵配線基板との接続信頼性が低下するおそれがある。
また、前記コンデンサにおける電極層や誘電体層は、１層のみであってもよいし、２層以上であってもよいが、電極層や誘電体層の層数は少ないことが好ましい。仮に、電極層や誘電体層の層数を多くすれば、コンデンサの高容量化を図ることができるものの、部品内蔵配線基板の高密度化や小型化（肉薄化）を達成できないからである。よって、この場合、前記コンデンサの外形寸法は、前記第１の部品の外形寸法及び前記部品搭載領域の外形寸法よりも大きく設定されるとともに、前記部品内蔵配線基板を厚さ方向から見たときに、前記コンデンサの設置領域内に、前記第１の部品の設置領域と前記部品搭載領域とが含まれていることが好ましい。このようにすれば、部品内蔵配線基板を肉薄化した場合であっても、コンデンサの外形寸法が大きく設定されることでコンデンサの高容量化を図ることができる。
前記電極層の形成用材料としては、例えば、銀、金、白金、銅、チタン、アルミニウム、パラジウム、ニッケル、タングステンなどを挙げることができるが、特には、融点が比較的高いニッケルを用いることが好ましい。このようにした場合、誘電体層が高誘電率セラミックによって形成されていれば、誘電体層との同時焼成が可能となる。また、電極層が比較的安価な材料によって形成されるため、コンデンサの低コスト化を図ることができる。
電極層の厚さは、例えば０．１μｍ以上５０μｍ以下であることがよい。電極層の厚さが０．１μｍ未満であると、電気的信頼性を確保しにくくなるおそれがある。一方、電極層の厚さが５０μｍよりも大きいと、コンデンサ全体の厚さが厚くなるおそれがある。その点、０．１μｍ以上５０μｍ以下の範囲内で厚さを設定すれば、電気的信頼性を確保しつつコンデンサ全体の厚肉化を防止することができる。
上記コンデンサを構成する誘電体層とは、誘電率の高い無機物（例えば誘電体セラミックなど）を主成分とする層のことをいう。ここで誘電体セラミックとは、誘電率が高いセラミック（比誘電率が１０以上のセラミックと定義する。）のことをいい、例えば、ペロブスカイト型結晶構造を有した複合酸化物がこれに該当する。かかる複合酸化物の具体例としては、例えば、チタン酸バリウム、チタン酸鉛及びチタン酸ストロンチウムから選択される１種または２種以上にて構成された化合物を挙げることができる。
誘電体層の厚さは、例えば０．１μｍ以上５０μｍ以下であることがよく、好ましくは０．５μｍ以上２０μｍ以下であることがよい。誘電体層が薄いことはコンデンサの高容量化にとって好ましいが、その反面でこれが薄くなりすぎて０．１μｍ未満になると、電極層が２層以上ある場合に電極層間の絶縁を確保しにくくなるおそれがある。一方、誘電体層の厚さが５０μｍよりも大きくなると、高容量化の達成が困難になるばかりでなく、コンデンサ全体の厚さが厚くなるおそれがある。
なお、前記第１の部品と、前記部品搭載領域内に存在するシグナル用端子とが、前記主面側配線積層部内に設けられたシグナル配線を介して電気的に接続される場合、前記コンデンサに、前記コンデンサをその厚さ方向に貫通する貫通孔が形成され、前記シグナル配線が、前記貫通孔の内壁面に非接触の状態で前記貫通孔内に配置されていることが好ましい。このようにすれば、コンデンサの外形寸法を大きくした場合であっても、第１の部品と部品搭載領域に搭載される第２の部品とを確実に電気的に接続できる。
なお、貫通孔を形成する方法としては従来周知の方法を採用することができ、具体例としては、エッチング加工、レーザー加工、切削加工、ドリル加工、パンチング加工などがある。
さらに、前記主面側配線積層部の表面、または、前記裏面側配線積層部の表面に、表面実装部品が搭載可能な部品搭載部が設定され、前記第１の部品と、前記部品搭載部内に存在する電源端子とが、前記主面側配線積層部内または前記裏面側配線積層部内に設けられた電源配線を介して電気的に接続され、前記第１の部品と、前記部品搭載部内に存在するグランド端子とが、前記主面側配線積層部内または前記裏面側配線積層部内に設けられたグランド配線を介して電気的に接続されていることが好ましい。このようにすれば、部品搭載部に表面実装部品を搭載することにより、部品内蔵配線基板の高密度化を達成することができる。
好適な表面実装部品としては、チップコンデンサ、レジスター、前記ＩＣチップ（前記ＤＲＡＭ、前記ＳＲＡＭなど）、前記ＭＥＭＳ素子などを挙げることができる。
なお、「部品搭載部」とは、表面実装部品が搭載された場合に、表面実装部品の上面の直上に位置する領域であり、表面実装部品の上面と略同じ外形を有している。また、部品搭載部の面積は、表面実装部品の上面の面積と同等またはそれよりも小さくなるように設定される。「部品搭載部」とは、裏面側配線積層部の表面に露出した複数の端子が存在する領域をいう。なお、部品搭載部の形状は、前記部品搭載領域の形状と略同じ形状であることが好ましい。
本発明を具体化した一実施形態の配線基板を示す概略断面図。 セラミックコンデンサ及びＩＣチップなどの位置関係を示す説明図。 配線基板の製造方法の説明図。 配線基板の製造方法の説明図。 配線基板の製造方法の説明図。 配線基板の製造方法の説明図。 配線基板の製造方法の説明図。 配線基板の製造方法の説明図。 配線基板の製造方法の説明図。 配線基板の製造方法の説明図。 配線基板の製造方法の説明図。 配線基板の製造方法の説明図。 他の実施形態における配線基板を示す概略断面図。 他の実施形態における配線基板を示す概略断面図。 他の実施形態におけるセラミックコンデンサ及びＩＣチップなどの位置関係を示す説明図。 他の実施形態におけるセラミックコンデンサ及びＩＣチップなどの位置関係を示す説明図。
以下、本発明の部品内蔵配線基板を具体化した一実施形態を図面に基づき詳細に説明する。
図１に示されるように、本実施形態の部品内蔵配線基板（以下「配線基板」という）１０は、ＩＣチップ内蔵用の配線基板である。配線基板１０は、略矩形板状のコア基板１１と、コア基板１１のコア主面１２（図１では上面）上に形成される主面側ビルドアップ層３１（主面側配線積層部）と、コア基板１１のコア裏面１３（図１では下面）上に形成される裏面側ビルドアップ層３２（裏面側配線積層部）とからなる。
本実施形態のコア基板１１は、縦２５ｍｍ×横２５ｍｍ×厚さ１．０ｍｍの平面視略矩形板状である。コア基板１１は、平面方向（ＸＹ方向）における熱膨張係数が１０〜３０ｐｐｍ／℃程度（具体的には１８ｐｐｍ／℃）となっている。なお、コア基板１１の熱膨張係数は、０℃〜ガラス転移温度（Ｔｇ）間の測定値の平均値をいう。コア基板１１は、ガラスエポキシからなる基材１６１と、基材１６１の上面及び下面に形成され、シリカフィラーなどの無機フィラーを添加したエポキシ樹脂からなるサブ基材１６４と、同じく基材１６１の上面及び下面に形成され、銅からなる導体層１６３とによって構成されている。また、コア基板１１には、複数のスルーホール導体１６がコア主面１２、コア裏面１３及び導体層１６３を貫通するように形成されている。かかるスルーホール導体１６は、コア基板１１のコア主面１２側とコア裏面１３側とを接続導通するとともに、導体層１６３に電気的に接続している。なお、スルーホール導体１６の内部は、例えばエポキシ樹脂などの閉塞体１７で埋められている。さらに、コア基板１１は、コア裏面１３の中央部及びコア主面１２の中央部にて開口する平面視で矩形状の収容穴部９０を１つ有している。即ち、収容穴部９０は貫通穴である。
図１に示されるように、収容穴部９０内には、第１の部品であるＩＣチップ６１（半導体集積回路素子）が埋め込まれた状態で収容されている。なお、ＩＣチップ６１は、コア基板１１のコア主面１２とチップ主面６２とを同じ側に向けた状態で収容されている。本実施形態のＩＣチップ６１は、縦１０．０ｍｍ×横１０．０ｍｍ×厚さ０．９ｍｍの平面視矩形状をなす板状物であって、熱膨張係数が３〜４ｐｐｍ／℃程度（具体的には３．５ｐｐｍ／℃程度）のシリコンからなる。ＩＣチップ６１は、部品主面である１つのチップ主面６２（図１では上面）、部品裏面である１つのチップ裏面６３（図１では下面）、及び、４つのチップ側面６４を有している。また、チップ裏面６３上の複数箇所には面接続端子６５が突設されている。
そして、収容穴部９０とＩＣチップ６１との隙間は、高分子材料（本実施形態では、熱硬化性樹脂であるエポキシ樹脂）からなる樹脂充填剤９２によって埋められている。この樹脂充填剤９２は、ＩＣチップ６１をコア基板１１に固定する機能を有している。
図１に示されるように、コア基板１１のコア主面１２上に形成された前記主面側ビルドアップ層３１は、熱硬化性樹脂（エポキシ樹脂）からなる３層の主面側層間絶縁層３３，３５，３７と、銅からなる主面側導体層４１とを交互に積層した構造を有している。本実施形態において、主面側ビルドアップ層３１の熱膨張係数は、１０〜６０ｐｐｍ／℃程度（具体的には２０ｐｐｍ／℃程度）となっている。なお、主面側ビルドアップ層３１の熱膨張係数は、３０℃〜ガラス転移温度（Ｔｇ）間の測定値の平均値をいう。また、主面側層間絶縁層３３，３５，３７内には、それぞれ銅めっきによって形成されたビア導体４３が設けられている。さらに、主面側層間絶縁層３５内には、導電性ペーストの一種である銅ペーストの硬化物からなるビア導体４４が設けられている。なお、第１層の主面側層間絶縁層３３の表面上にある主面側導体層４１の一部には、前記スルーホール導体１６の上端が電気的に接続されている。また、主面側層間絶縁層３３内に設けられたビア導体４３の一部は、ＩＣチップ６１の前記面接続端子６５に接続されている。
そして、第３層の主面側層間絶縁層３７の表面上における複数箇所には、シグナル用端子を構成するシグナル用端子パッド２３と、電源用端子を構成する電源用端子パッド２４と、グランド用端子を構成するグランド用端子パッド２７とがアレイ状に形成されている。さらに、主面側層間絶縁層３７の表面は、ソルダーレジスト５０によってほぼ全体的に覆われている。ソルダーレジスト５０の所定箇所には、端子パッド２３，２４，２７を露出させる開口部４６が形成されている。シグナル用端子パッド２３の表面上には、シグナル用端子を構成するシグナル用はんだバンプ２５が配設され、電源用端子パッド２４の表面上には、電源用端子を構成する電源用はんだバンプ２６が配設され、グランド用端子パッド２７の表面上には、グランド用端子を構成するグランド用はんだバンプ２８が配設されている。各はんだバンプ２５，２６，２８は、第２の部品であるＩＣチップ２１（半導体集積回路素子）の面接続端子２２に電気的に接続されている。本実施形態のＩＣチップ２１は、縦１２．０ｍｍ×横１２．０ｍｍ×厚さ０．９ｍｍの平面視矩形状をなす板状物であって、熱膨張係数が３〜４ｐｐｍ／℃程度（具体的には３．５ｐｐｍ／℃程度）のシリコンからなる。なお、各端子パッド２３，２４，２７及びはんだバンプ２５，２６，２８が存在する領域は、ＩＣチップ２１を搭載可能な部品搭載領域２０である。部品搭載領域２０は、主面側ビルドアップ層３１の表面３９に設定されており、縦１２．０ｍｍ×横１２．０ｍｍの平面視矩形状の領域である。
図１に示されるように、コア基板１１のコア裏面１３上に形成された前記裏面側ビルドアップ層３２は、上述した主面側ビルドアップ層３１とほぼ同じ構造を有している。即ち、裏面側ビルドアップ層３２は、熱膨張係数が１０〜６０ｐｐｍ／℃程度（具体的には２０ｐｐｍ／℃程度）であり、熱硬化性樹脂（エポキシ樹脂）からなる３層の裏面側層間絶縁層３４，３６，３８と、裏面側導体層４２とを交互に積層した構造を有している。また、裏面側層間絶縁層３４，３６，３８内には、それぞれ銅めっきによって形成されたビア導体４７が設けられている。第１層の裏面側層間絶縁層３４の下面上にある裏面側導体層４２の一部には、前記スルーホール導体１６の下端が電気的に接続されている。さらに、第３層の裏面側層間絶縁層３８の下面上における複数箇所には、ビア導体４７を介して裏面側導体層４２に電気的に接続されるＢＧＡ用パッド４８が格子状に形成されている。また、裏面側層間絶縁層３８の下面は、ソルダーレジスト５１によってほぼ全体的に覆われている。ソルダーレジスト５１の所定箇所には、ＢＧＡ用パッド４８を露出させる開口部４０が形成されている。ＢＧＡ用パッド４８の表面上には、図示しないマザーボードとの電気的な接続を図るための複数のはんだバンプ４９が配設されている。そして、各はんだバンプ４９により、図１に示される配線基板１０は図示しないマザーボード上に実装される。
図１，図２に示されるように、主面側ビルドアップ層３１内において隣接する主面側層間絶縁層３５，３７同士の界面には、シート状のセラミックコンデンサ１０１が埋め込まれている。本実施形態のセラミックコンデンサ１０１は、縦２４．０ｍｍ×横２４．０ｍｍ×厚さ０．０２ｍｍの平面視矩形状をなす板状物である。即ち、セラミックコンデンサ１０１の外形寸法は、前記ＩＣチップ６１の外形寸法及び前記部品搭載領域２０の外形寸法よりも大きく設定されている。また、配線基板１０を厚さ方向から見た場合、セラミックコンデンサ１０１の設置領域内には、ＩＣチップ６１の設置領域と部品搭載領域２０とが含まれている（図２参照）。換言すると、セラミックコンデンサ１０１は、ＩＣチップ６１と部品搭載領域２０との間に配置されている。なお本実施形態のＩＣチップ６１は、部品搭載領域２０に搭載された前記ＩＣチップ２１の直下には配置されていない。
図１に示されるように、セラミックコンデンサ１０１は、２層のニッケル電極層１０２，１０３がチタン酸バリウムからなる１層の誘電体層１０４を挟み込んだ構造を有している。本実施形態では、第１ニッケル電極層１０２及び第２ニッケル電極層１０３の厚さが８μｍ、誘電体層１０４の厚さが４μｍに設定されている。また、誘電体層１０４の熱膨張係数は、１５ｐｐｍ／℃未満、具体的には１２〜１３ｐｐｍ／℃程度となっている。なお、誘電体層１０４の熱膨張係数は、３０℃〜２５０℃間の測定値の平均値をいう。
第１ニッケル電極層１０２は、前記主面側ビルドアップ層３１の表面３９と平行に配置された第１主面１０５及び第２主面１０６を有している。第１ニッケル電極層１０２の第１主面１０５は前記主面側層間絶縁層３７に面接触し、第１ニッケル電極層１０２の第２主面１０６上には誘電体層１０４が形成されている。そして、第１ニッケル電極層１０２は、主面側ビルドアップ層３１内に設けられた電源用の配線１１２を介して前記電源用端子パッド２４及び前記電源用はんだバンプ２６に電気的に接続されている。また、第１ニッケル電極層１０２は、主面側ビルドアップ層３１内に設けられたグランド用の配線１１３を介して前記グランド用端子パッド２７及び前記グランド用はんだバンプ２８に電気的に接続されている。なお、配線１１２，１１３は、主面側層間絶縁層３７内に設けられたビア導体４３によって構成されている。
図１に示されるように、前記第２ニッケル電極層１０３は、主面側ビルドアップ層３１の表面３９と平行に配置された第１主面１０７及び第２主面１０８を有している。第２ニッケル電極層１０３の第１主面１０７上には誘電体層１０４が形成され、第２ニッケル電極層１０３の第２主面１０８は前記主面側層間絶縁層３５に面接触している。そして、第２ニッケル電極層１０３は、主面側層間絶縁層３５内に設けられた前記ビア導体４４の上端面に接続されている。
そして、このような構成の前記セラミックコンデンサ１０１に通電を行い、前記第１ニッケル電極層１０２−第２ニッケル電極層１０３間に所定の電圧を加えると、一方の電極層にプラスの電荷が蓄積し、他方の電極層にマイナスの電荷が蓄積するようになっている。
図１，図２に示されるように、セラミックコンデンサ１０１の複数箇所には、セラミックコンデンサ１０１をその厚さ方向に貫通する貫通孔１０９が形成されている。貫通孔１０９の形状は特に限定されないが、本実施形態における貫通孔１０９はセラミックコンデンサ１０１の厚さ方向から見て円形状の貫通孔となっている（図２参照）。そして、各貫通孔１０９の内部には、主面側層間絶縁層３５，３７の一部が入り込んでいる。また、各貫通孔１０９内には、シグナル配線１１１がそれぞれ１個ずつ配置されている。各シグナル配線１１１は、貫通孔１０９の内壁面に非接触の状態で配置されている。シグナル配線１１１は、前記主面側導体層４１及びビア導体４３によって構成されている。シグナル配線１１１は、前記ＩＣチップ６１と前記シグナル用端子（前記シグナル用端子パッド２３及び前記シグナル用はんだバンプ２５）とを電気的に接続する配線である。よって、シグナル用はんだバンプ２５に接続される前記ＩＣチップ２１は、シグナル配線１１１を介してＩＣチップ６１に対して電気的に接続される。
次に、本実施形態の配線基板１０の製造方法について述べる。
コア基板準備工程では、コア基板１１の中間製品を従来周知の手法により作製し、あらかじめ準備しておく。
コア基板１１の中間製品は以下のように作製される。まず、縦４００ｍｍ×横４００ｍｍ×厚さ０．８ｍｍの基材１６１の両面に銅箔が貼付された銅張積層板（図示略）を準備する。次に、銅張積層板の両面の銅箔のエッチングを行って導体層１６３を例えばサブトラクティブ法によってパターニングする。具体的には、無電解銅めっきの後、この無電解銅めっき層を共通電極として電解銅めっきを施す。さらにドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行うことにより、ドライフィルムを所定パターンに形成する。この状態で、不要な電解銅めっき層、無電解銅めっき層及び銅箔をエッチングで除去する。その後、ドライフィルムを剥離する。次に、基材１６１の上面及び下面と導体層１６３とを粗化した後、基材１６１の上面及び下面に、無機フィラーが添加されたエポキシ樹脂フィルム（厚さ８０μｍ）を熱圧着により貼付し、サブ基材１６４を形成する。
次に、基材１６１及びサブ基材１６４からなる積層体に対してルータを用いて孔あけ加工を行い、収容穴部９０となる貫通孔を所定位置に形成し、コア基板１１の中間製品を得る（図３参照）。なお、コア基板１１の中間製品とは、コア基板１１となるべき領域を平面方向に沿って縦横に複数配列した構造の多数個取り用コア基板である。
さらに、ＩＣチップ準備工程では、ＩＣチップ２１及びＩＣチップ６１を従来周知の手法により作製し、あらかじめ準備しておく。
また、コンデンサ準備工程では、セラミックコンデンサ１０１を従来周知の手法により作製し、あらかじめ準備しておく。
セラミックコンデンサ１０１は以下のように作製される。まず以下の手順で誘電体スラリーを調製する。平均粒径０．７μｍのチタン酸バリウム粉末（誘電体粉）、エタノールとトルエンとの混合溶剤、分散剤、可塑剤をポットで湿式混合し、十分に混合された時点で、有機バインダを添加してさらに混合する。これにより、誘電体グリーンシートを形成する際の出発材料となる誘電体スラリーを得る。このとき、各成分の配合比率を適宜変更することにより、誘電体スラリーを約０．５Ｐａ・ｓの粘度（リオン株式会社製ビスコテスター ＶＴ−０４型粘度計 Ｎｏ．１ロータ ６２．５ｒｐｍ １分値 ２５℃で測定した粘度をいう。）に調製する。次に、この誘電体スラリーを用いて誘電体グリーンシートの形成を以下のように行う。即ち、所定幅のＰＥＴフィルムのロールを用意して、このロールをキャスティング装置の供給側にセットし、ドクターブレード法やリップコーティングなどの従来周知の手法によりＰＥＴフィルムの上面に誘電体スラリーを薄く均一な厚さでキャスティング（塗工）する。その後、シート状にキャスティングされた誘電体スラリーをキャスティング装置の供給側と巻き取り側との間に配置されているヒータで加熱乾燥し、厚さ５μｍの誘電体グリーンシート（誘電体層１０４となる未焼結誘電体層）を形
成する。
また、ニッケルグリーンシートを、誘電体グリーンシートの場合とほぼ同様の方法で作製する。まず、平均粒径０．７μｍのニッケル粉末（金属粉）に分散剤、可塑剤を加える。これをターピネオールを分散媒として、さらに有機バインダを加えた上で混合する。次に、この混合物を用いて、ニッケルグリーンシートの形成を行う。即ち、所定幅のＰＥＴフィルムのロールを用意して、このロールをキャスティング装置の供給側にセットし、ＰＥＴフィルムの上面に上記の混合物を薄く均一な厚さでキャスティングする。その後、シート状にキャスティングされた混合物をヒータで加熱乾燥し、厚さ９μｍのニッケルグリーンシート（ニッケル電極層１０２，１０３となる未焼結電極層）を形成する。
そして、打ち抜き金型等を用いて、誘電体グリーンシート及びニッケルグリーンシートを１５０ｍｍ角に切断する。この段階ではまだ各グリーンシートは硬化していないため、比較的簡単に打ち抜きを行うことができ、しかもクラックの発生を未然に防止することができる。
そして次に、誘電体層１０４となる誘電体グリーンシートの両側に、ニッケル電極層１０２，１０３となるニッケルグリーンシートをそれぞれ積層する。具体的に言うと、誘電体グリーンシートの片面（ＰＥＴフィルムが存在しない側の面）にＰＥＴフィルム付きのニッケルグリーンシートを積層配置する。次に、ラミネート装置を用いて８０℃で５００ｋｇｆ／ｃｍ２の条件で押圧力を加え、圧着させる。誘電体グリーンシートのＰＥＴフィルムを剥離した後、誘電体グリーンシートの剥離面上に、ＰＥＴフィルム付きのニッケルグリーンシートを積層配置する。次に、ラミネート装置を用いて８０℃で７５０ｋｇｆ／ｃｍ２の条件で押圧力を加え、圧着させる。
そして、ＰＥＴフィルムが付着したままの状態で、誘電体層１０４となる誘電体グリーンシート、及び、ニッケル電極層１０２，１０３となるニッケルグリーンシートに対してレーザー孔あけ加工を行う。その結果、誘電体グリーンシート及びニッケルグリーンシートを貫通する貫通孔１０９が焼成前に形成される。この後、汎用の切断機により２５ｍｍ角に切断した後、ＰＥＴフィルムを剥離することにより未焼結積層体を得る。この未焼結積層体では、誘電体グリーンシート及びニッケルグリーンシートが積層配置された状態となっている。
次に、上記未焼結積層体を大気中にて２５０℃で１０時間脱脂し、さらに還元雰囲気中１２６０℃にて所定時間焼成する。その結果、チタン酸バリウム及びニッケルが加熱されて同時焼結し、厚さ８μｍの第１ニッケル電極層１０２、厚さ４μｍの誘電体層１０４、厚さ８μｍの第２ニッケル電極層１０３の順で積層された焼結体（セラミックコンデンサ１０１）が得られる。
次に、シランカップリング剤（ＫＢＭ−４０３：信越化学製）の濃度が１ｗｔ％となる酢酸水溶液を調合する。これに焼成したセラミックコンデンサ１０１を１分含浸して引き上げる。そして、表面の余分なシランカップリング剤を洗い流した後、１１０℃で５分間乾燥させる。
続く収容工程では、まず、収容穴部９０のコア主面１２側開口を、剥離可能な粘着テープ１７１でシールする。なお、粘着テープ１７１は、ヒータ（図示略）を備えた支持テーブル（図示略）によって支持されている。次に、マウント装置（ヤマハ発動機株式会社製）を用いて、コア主面１２とチップ主面６２とを同じ側に向け、かつ、コア裏面１３とチップ裏面６３とを同じ側に向けた状態で収容穴部９０内にＩＣチップ６１を収容する（図４参照）。このとき、ＩＣチップ６１は、各面接続端子６５の表面が粘着テープ１７１の粘着層に貼り付けられることにより仮固定される。
続く充填工程では、収容穴部９０とＩＣチップ６１との隙間に、ディスペンサ装置（Ａｓｙｍｔｅｋ社製）を用いて、熱硬化性樹脂製の樹脂充填剤９２（株式会社ナミックス製）を充填する（図５参照）。
なお、充填工程は、第１充填工程と第２充填工程とからなっていてもよい。この場合、第１充填工程では、まず、支持テーブルのヒータを作動させ、樹脂充填剤９２の硬化開始温度よりも低い温度で支持テーブルの加熱を行う。なお、支持テーブルの温度は、１００℃以下であることがよく、ここでは１００℃に設定されている。次に、３つのチップ側面６４と収容穴部９０の内壁面との隙間に対する充填を行わないようにした状態で、１つのチップ側面６４と収容穴部９０の内壁面との隙間のみから、ディスペンサ装置を用いて液状の樹脂充填剤９２（第１の樹脂充填剤）を注入する。そして、注入した樹脂充填剤９２は、毛細管現象によって粘着テープ１７１とＩＣチップ６１のチップ主面６２との間に入り込み、チップ主面６２に沿って移動する。このとき、チップ主面６２と粘着テープ１７１との間にある空気は、樹脂充填剤９２によってチップ側面６４と収容穴部９０の内壁面との隙間から収容穴部９０外に押し出される。なお、粘着テープ１７１の粘着層はシリコーン系の粘着剤によって形成されているため、樹脂充填剤９２は、粘着テープ１７１上をスムーズに移動する。その結果、樹脂充填剤９２により、隣接する面接続端子６５の間に生じる隙間が確実に埋められるため、空気が収容穴部９０内に残ることに起因したボイドの発生を防止することができる。それとともに、樹脂充填剤９２のコア裏面１３側の端面が、チップ主面６２と同じ高さに到達する。続く第２充填工程では、収容穴部９０の内壁面とＩＣチップ６１のチップ側面６４との隙間に、ディスペンサ装置を用いて再度液状の樹脂充填剤９２（第２の樹脂充填剤）を注入する。これにより、収容穴部９０とＩＣチップ６１との隙間が埋められるとともに、樹脂充填剤９２のコア裏面１３側の端面がコア裏面１３及びチップ裏面６３と同じ高さに到達する。
続く固定工程では、樹脂充填剤９２を硬化させることにより、ＩＣチップ６１を収容穴部９０内に固定する。具体的には、１２０℃で加熱処理を１時間行うと、樹脂充填剤９２が硬化して、ＩＣチップ６１がコア基板１１に固定される。そして、固定工程後、粘着テープ１７１を剥離する。その後、コア基板１１のコア主面１２及びコア裏面１３や、面接続端子６５の表面などの粗化を行う。
次に、従来周知の手法に基づいてコア主面１２の上に主面側ビルドアップ層３１を形成するとともに、コア裏面１３の上に裏面側ビルドアップ層３２を形成する。具体的に言うと、まず、コア主面１２及び各面接続端子６５上に感光性エポキシ樹脂を被着して露光及び現像を行うことにより、主面側層間絶縁層３３を形成する（図６参照）。また、コア裏面１３及びチップ裏面６３上に感光性エポキシ樹脂を被着して露光及び現像を行うことにより、裏面側層間絶縁層３４を形成する（図６参照）。なお、感光性エポキシ樹脂を被着する代わりに、絶縁樹脂や液晶ポリマー（ＬＣＰ：Liquid Crystalline Polymer）を被着してもよい。
さらに、ＹＡＧレーザーまたは炭酸ガスレーザーを用いてレーザー孔あけ加工を行い、ビア導体４３が形成されるべき位置にビア孔１２１を形成する（図７参照）。具体的には、主面側層間絶縁層３３を貫通するビア孔１２１を形成し、ＩＣチップ６１のチップ主面６２に突設された面接続端子６５の表面を露出させる。さらに、ドリル機を用いて孔あけ加工を行い、コア基板１１及び層間絶縁層３３，３４を貫通する貫通孔（図示略）を所定位置にあらかじめ形成しておく。そして、層間絶縁層３３，３４の表面上、ビア孔１２１の内面、及び、貫通孔の内面に対する無電解銅めっきを行った後にエッチングレジストを形成し、次いで電解銅めっきを行う。さらに、エッチングレジストを除去してソフトエッチングを行う。これにより、主面側層間絶縁層３３上に主面側導体層４１がパターン形成されるとともに、裏面側層間絶縁層３４上に裏面側導体層４２がパターン形成される（図８参照）。これと同時に、貫通孔内にスルーホール導体１６が形成されるとともに、各ビア孔の内部にビア導体４３が形成される。その後、スルーホール導体１６の空洞部を絶縁樹脂材料（エポキシ樹脂）で穴埋めし、閉塞体１７を形成する。
次に、主面側層間絶縁層３３上に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、ビア導体４３が形成されるべき位置にビア孔１２２を有し、ビア導体４４が形成されるべき位置にビア孔１２３を有する主面側層間絶縁層３５を形成する（図９参照）。また、裏面側層間絶縁層３４上に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、ビア導体４７が形成されるべき位置にビア孔１２４を有する裏面側層間絶縁層３６を形成する。なお、感光性エポキシ樹脂を被着する代わりに、絶縁樹脂や液晶ポリマーを被着してもよい。この場合、レーザー加工機などにより、ビア導体４３，４４，４７が形成されるべき位置にビア孔１２２〜１２４が形成される。次に、主面側層間絶縁層３５上に、ビア孔１２３を露出させる開口部を有するメタルマスク（図示略）を配置する。そして、メタルマスクを介してビア孔１２３内に銅ペーストを印刷してビア導体４４を形成し、メタルマスクを除去する。次に、層間絶縁層３５，３６の表面上、及び、ビア孔１２２，１２４の内面に対する無電解銅めっきを行った後にエッチングレジストを形成し、次いで電解銅めっきを行う。さらに、エッチングレジストを除去してソフトエッチングを行う。これにより、前記ビア孔１２２，１２４の内部にビア導体４３，４７が形成されるとともに、層間絶縁層３５，３６上に導体層４１，４２がパターン形成される（図１０参照）。なお、ビア導体４４を形成した後でビア導体４３，４７及び導体層４１，４２を形成するのではなく、ビア導体４３，４７及び導体層４１，４２を形成した後でビア導体４４を形成するようにしてもよい。
次に、第２層の主面側層間絶縁層３５上に、第１ニッケル電極層１０２の第１主面１０５側と第２ニッケル電極層１０３の第１主面１０７側とを上向きにしてセラミックコンデンサ１０１を搭載する（図１０，図１１参照）。
より詳細に言うと、加熱機構付きのマウンターを用いて、１８０℃で１分間加熱を行いながらセラミックコンデンサ１０１を主面側層間絶縁層３５上に搭載し、所定の圧力で押し付ける。これに伴い、主面側層間絶縁層３５の一部がセラミックコンデンサ１０１の貫通孔１０９内に入り込むため、セラミックコンデンサ１０１が確実に位置決めされる（図１１参照）。この時点で、主面側層間絶縁層３５は、セラミックコンデンサ１０１の周辺部分のみが硬化する。セラミックコンデンサ１０１の搭載後、１５０℃で３０分間加熱する硬化工程を行い、主面側層間絶縁層３５を硬化させるとともに、ビア導体４４を構成するペースト中の銅を焼結させる。これにより、第２層の主面側層間絶縁層３５にセラミックコンデンサ１０１が支持固定されるとともに、セラミックコンデンサ１０１の第２ニッケル電極層１０３とビア導体４４とが接続される。
次に、層間絶縁層３５，３６上に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、ビア導体４３，４７が形成されるべき位置にビア孔１２５，１２６を有する層間絶縁層３７，３８を形成する（図１２参照）。なお、感光性エポキシ樹脂を被着する代わりに、絶縁樹脂や液晶ポリマーを被着してもよい。この場合、レーザー加工機などにより、ビア導体４３，４７が形成されるべき位置にビア孔１２５，１２６が形成される。また、この時点でセラミックコンデンサ１０１が主面側層間絶縁層３５，３７内に完全に埋め込まれる。次に、従来公知の手法に従って電解銅めっきを行い、前記ビア孔１２５，１２６の内部にビア導体４３，４７を形成するとともに、主面側層間絶縁層３７上に端子パッド２３，２４，２７を形成し、裏面側層間絶縁層３８上にＢＧＡ用パッド４８を形成する。
次に、層間絶縁層３７，３８上に感光性エポキシ樹脂を塗布して硬化させることにより、ソルダーレジスト５０，５１を形成する。次に、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト５０，５１に開口部４０，４６をパターニングする。さらに、端子パッド２３，２４，２７上にはんだバンプ２５，２６，２８を形成し、かつ、ＢＧＡ用パッド４８上にはんだバンプ４９を形成する。なお、この状態のものは、配線基板１０となるべき製品領域を平面方向に沿って縦横に複数配列した多数個取り用配線基板であると把握することができる。さらに、多数個取り用配線基板を分割すると、個々の製品である配線基板１０が多数個同時に得られる。
次に、配線基板１０を構成する主面側ビルドアップ層３１の部品搭載領域２０にＩＣチップ２１を載置する。このとき、ＩＣチップ２１側の面接続端子２２と、はんだバンプ２５，２６，２８とを位置合わせするようにする。そして、２２０℃〜２４０℃程度の温度に加熱してはんだバンプ２５，２６，２８をリフローすることにより、はんだバンプ２５，２６，２８と面接続端子２２とを接合し、配線基板１０側とＩＣチップ２１側とを電気的に接続する。その結果、部品搭載領域２０にＩＣチップ２１が搭載される（図１参照）。
従って、本実施形態によれば以下の効果を得ることができる。
（１）本実施形態の配線基板１０によれば、セラミックコンデンサ１０１が主面側ビルドアップ層３１に埋め込まれている。これにより、収容穴部９０内に収容されたＩＣチップ６１とセラミックコンデンサ１０１とをつなぐ配線が短くなり、部品搭載領域２０に搭載されたＩＣチップ２１とセラミックコンデンサ１０１とをつなぐ配線が短くなるため、配線のインダクタンス成分の増加が防止される。従って、セラミックコンデンサ１０１によるＩＣチップ２１，６１のスイッチングノイズを確実に低減できるとともに、電源電圧の確実な安定化を図ることができる。また、ＩＣチップ６１とセラミックコンデンサ１０１との間、及び、ＩＣチップ２１とセラミックコンデンサ１０１との間で侵入するノイズを極めて小さく抑えることができるため、誤動作等の不具合を生じることもなく高い信頼性を得ることができる。
（２）本実施形態では、ＩＣチップ６１とＩＣチップ２１とを電気的に接続するシグナル配線１１１が、セラミックコンデンサ１０１の貫通孔１０９内に配置されている。これにより、シグナル配線１１１が短くなるため、ＩＣチップ２１，６１間で侵入するノイズを極めて小さく抑えることができるため、誤動作等の不具合を生じることもなく高い信頼性を得ることができる。また、シグナル配線１１１を貫通孔１０９内に配置することで配線基板１０内の配線が密集するため、配線基板１０の小型化を図ることができる。
（３）本実施形態では、配線基板１０に内蔵されたＩＣチップ６１と、配線基板１０における他の部分（コア基板１１、ビルドアップ層３１，３２）との間に熱膨張係数差が生じるため、ＩＣチップ６１付近に大きな力がかかって破壊される可能性がある。しかし本実施形態では、コア基板１１及びビルドアップ層３１，３２よりもＩＣチップ６１に熱膨張係数が近いセラミックコンデンサ１０１を配線基板１０に内蔵している。これにより、上記の熱膨張係数差が小さくなるため、ＩＣチップ６１付近に大きな力がかかりにくくなる。
なお、本発明の実施形態は以下のように変更してもよい。
・上記実施形態では、主面側ビルドアップ層３１内のみにセラミックコンデンサ１０１が埋め込まれていた。しかし、裏面側ビルドアップ層３２内のみにセラミックコンデンサが埋め込まれていてもよい。また図１３に示されるように、主面側ビルドアップ層３１内及び裏面側ビルドアップ層３２内の両方にセラミックコンデンサ１０１，１３１が埋め込まれていてもよい。
・図１４に示されるように、裏面側ビルドアップ層３２の表面２１１（または主面側ビルドアップ層３１の表面３９）に部品搭載部２１２を設定し、部品搭載部２１２上にチップコンデンサ２１３やレジスター（図示略）などの表面実装部品を搭載してもよい。この場合、ＩＣチップ６１と、部品搭載部２１２内に存在する電源端子（電源用パッド２１６及び電源用はんだバンプ２１７）とが、裏面側ビルドアップ層３２内に設けられた電源配線２１８（裏面側導体層４２及びビア導体４７からなる配線）を介して電気的に接続される。また、ＩＣチップ６１と、部品搭載部２１２内に存在するグランド端子（グランド用パッド２１９及びグランド用はんだバンプ２２０）とが、裏面側ビルドアップ層３２内に設けられたグランド配線２２１（裏面側導体層４２及びビア導体４７からなる配線）を介して電気的に接続される。なお、チップコンデンサ２１３は、例えば誘電体層を介して電源用内部電極層とグランド用内部電極層とが交互に積層配置された構造を有している。そして、チップコンデンサ２１３において互いに対向する一対の側面には、電源用内部電極層及び電源用はんだバンプ２１７に接続される電源用電極２１４と、グランド用内部電極層及びグランド用はんだバンプ２２０に接続されるグランド用電極２１５とがそれぞれ設けられている。なお、上記実施形態のＩＣチップ６１に代えてＤＲＡＭを収容穴部９０に内蔵した場合、電源供給用のコンデンサは大容量でなくてもよいため、上記のチップコンデンサ２１３のみでＤＲＡＭへの電源供給を行うことができる。
・上記実施形態では、セラミックコンデンサ１０１の複数箇所に、セラミックコンデンサ１０１の厚さ方向から見て円形状の貫通孔１０９が形成されていた。しかし、貫通孔の数及び形状は特に限定されない。
例えば、ＩＣチップ２１の直下にＩＣチップ６１が配置され、セラミックコンデンサ１０１が主面側ビルドアップ層３１内において部品搭載領域２０の近傍に埋め込まれる場合、各シグナル配線１１１はシグナル用の面接続端子２２と同様の配置となる。例えば、シグナル用の面接続端子２２が環状に配置されている場合、図１５に示されるように、シグナル配線１１１も環状に配置される。この場合、セラミックコンデンサ１０１の１箇所に、セラミックコンデンサ１０１の厚さ方向から見て環状の貫通孔１４１を形成し、貫通孔１４１内に全てのシグナル配線１１１を配置することが好ましい。この場合、セラミックコンデンサ１０１は、貫通孔１４１の内側領域と外側領域とで互いに電気的に独立する。従って、外側領域を構成する第１ニッケル電極層１０２を、ＩＣチップ６１の電源用の面接続端子６５に電気的に接続するとともに、外側領域を構成する第２ニッケル電極層１０３を、ＩＣチップ６１のグランド用の面接続端子６５に電気的に接続してもよい。なお、第１ニッケル電極層１０２は、例えば、第１ニッケル電極層１０２の上面に接続されるビア導体４３や主面側導体層４１などを介して、セラミックコンデンサ１０１の外側を経由して電源用の面接続端子６５に接続される。なお、ＩＣチップ６１の電源ラインの電位は、高速でオンオフした際に生じるスイッチングノイズにより、瞬時に低下する。そこで上記のように、ＩＣチップ６１の近傍にあるセラミックコンデンサ１０１をＩＣチップ６１に接続し、ＩＣチップ６１のデカップリングを行うことにより、電源ラインの電位の低下を確実に抑制することができる。
また、ＩＣチップ２１の直下にＩＣチップ６１が配置され、セラミックコンデンサ１０１が主面側ビルドアップ層３１内においてコア主面１２の近傍に埋め込まれる場合、各シグナル配線１１１はファンアウトしているために互いに離間した状態に配置される。この場合、図１６に示されるように、セラミックコンデンサ１０１の複数箇所（図１６では４箇所）に、セラミックコンデンサ１０１の厚さ方向から見て矩形状の貫通孔１４２を形成し、各貫通孔１４２を互いに離間させて配置することが好ましい。そして、各貫通孔１４２に、シグナル配線１１１をそれぞれ複数個ずつ（図１６では２個ずつ）配置することが好ましい。
・上記実施形態では、コア基板１１の収容穴部９０に収容される第１の部品としてＩＣチップ６１が用いられていたが、ＩＣチップ（ＤＲＡＭ、ＳＲＡＭなど）、チップコンデンサ、レジスターなどの他の部品を第１の部品として用いてもよい。同様に、上記実施形態では、部品搭載領域２０に搭載される第２の部品としてＩＣチップ２１が用いられていたが、ＩＣチップ（ＤＲＡＭ、ＳＲＡＭなど）、チップコンデンサ、レジスターなどの他の部品を第２の部品として用いてもよい。
・上記実施形態のセラミックコンデンサ１０１は、１層の誘電体層１０４と２層のニッケル電極層１０２，１０３とを積層した構造を有していたが、誘電体層１０４及びニッケル電極層１０２，１０３の層数を変更してもよい。
次に、前述した実施形態によって把握される技術的思想を以下に列挙する。
（１）コア主面及びコア裏面を有し、少なくとも前記コア主面側にて開口する収容穴部を有するコア基板と、部品主面及び部品裏面を有し、前記コア主面と前記部品主面とを同じ側に向けた状態で前記収容穴部に収容された第１の部品と、主面側層間絶縁層及び主面側導体層を前記コア主面上にて交互に積層してなり、前記第１の部品に対して電気的に接続される第２の部品が搭載可能な部品搭載領域がその表面に設定されている主面側配線積層部と、裏面側層間絶縁層及び裏面側導体層を前記コア裏面上にて交互に積層してなる裏面側配線積層部と、第１主面及び第２主面を有する電極層と、前記電極層の前記第１主面及び前記第２主面の少なくともいずれかの上に形成された誘電体層とを有し、前記第１主面及び前記第２主面を前記主面側配線積層部の表面と平行に配置した状態で、前記主面側配線積層部内において隣接する前記主面側層間絶縁層同士の界面、及び、前記裏面側配線積層部内において隣接する前記裏面側層間絶縁層同士の界面の少なくとも一方に埋め込まれたシート状コンデンサとを備えることを特徴とする部品内蔵配線基板。
（２）コア主面及びコア裏面を有し、少なくとも前記コア主面側にて開口する収容穴部を有するコア基板と、部品主面及び部品裏面を有し、前記コア主面と前記部品主面とを同じ側に向けた状態で前記収容穴部に収容された第１の部品と、主面側層間絶縁層及び主面側導体層を前記コア主面上にて交互に積層してなり、前記第１の部品に対して電気的に接続される第２の部品が搭載可能な部品搭載領域がその表面に設定されている主面側配線積層部と、裏面側層間絶縁層及び裏面側導体層を前記コア裏面上にて交互に積層してなる裏面側配線積層部と、第１主面及び第２主面を有する電極層と、前記電極層の前記第１主面及び前記第２主面の少なくともいずれかの上に形成された誘電体層とを有し、前記第１主面及び前記第２主面を前記主面側配線積層部の表面と平行に配置した状態で、前記主面側配線積層部内において隣接する前記主面側層間絶縁層同士の界面に埋め込まれるとともに、前記第１の部品と前記部品搭載領域との間に配置されているコンデンサとを備えることを特徴とする部品内蔵配線基板。
１０…部品内蔵配線基板（配線基板）
１１…コア基板
１２…コア主面
１３…コア裏面
２０…部品搭載領域
２１…第２の部品としてのＩＣチップ
２３…シグナル用端子を構成するシグナル用端子パッド
２４…電源用端子を構成する電源用端子パッド
２５…シグナル用端子を構成するシグナル用はんだバンプ
２６…電源用端子を構成する電源用はんだバンプ
２７…グランド用端子を構成するグランド用端子パッド
２８…グランド用端子を構成するグランド用はんだバンプ
３１…主面側配線積層部としての主面側ビルドアップ層
３２…裏面側配線積層部としての裏面側ビルドアップ層
３３，３５，３７…主面側層間絶縁層
３４，３６，３８…裏面側層間絶縁層
３９…主面側配線積層部の表面
４１…主面側導体層
４２…裏面側導体層
６１…第１の部品としてのＩＣチップ
６２…部品主面としてのチップ主面
６３…部品裏面としてのチップ裏面
９０…収容穴部
１０１，１３１…コンデンサとしてのセラミックコンデンサ
１０２…電極層としての第１ニッケル電極層
１０３…電極層としての第２ニッケル電極層
１０４…誘電体層
１０５，１０７…第１主面
１０６，１０８…第２主面
１０９，１４１，１４２…貫通孔
１１１…シグナル配線
１１２…電源用の配線
１１３…グランド用の配線
２１１…裏面側配線積層部の表面
２１２…部品搭載部
２１３…表面実装部品としてのチップコンデンサ
２１６…電源端子を構成する電源用パッド
２１７…電源端子を構成する電源用はんだバンプ
２１８…電源配線
２１９…グランド端子を構成するグランド用パッド
２２０…グランド用端子を構成するグランド用はんだバンプ
２２１…グランド配線

Claims (5)

  1. コア主面及びコア裏面を有し、少なくとも前記コア主面側にて開口する収容穴部を有するコア基板と、
    部品主面及び部品裏面を有し、前記コア主面と前記部品主面とを同じ側に向けた状態で前記収容穴部に収容された第１の部品と、
    主面側層間絶縁層及び主面側導体層を前記コア主面上にて交互に積層してなり、前記第１の部品に対して電気的に接続される第２の部品が搭載可能な部品搭載領域がその表面に設定されている主面側配線積層部と、
    裏面側層間絶縁層及び裏面側導体層を前記コア裏面上にて交互に積層してなる裏面側配線積層部と、
    第１主面及び第２主面を有する電極層と、前記電極層の前記第１主面及び前記第２主面の少なくともいずれかの上に形成された誘電体層とを有し、前記第１主面及び前記第２主面を前記主面側配線積層部の表面と平行に配置した状態で、前記主面側配線積層部内及び前記裏面側配線積層部内の少なくとも一方に埋め込まれたコンデンサと
    を備えることを特徴とする部品内蔵配線基板。
  2. 前記コンデンサの外形寸法が、前記第１の部品の外形寸法及び前記部品搭載領域の外形寸法よりも大きく設定されるとともに、
    前記部品内蔵配線基板を厚さ方向から見たときに、前記コンデンサの設置領域内に、前記第１の部品の設置領域と前記部品搭載領域とが含まれている
    ことを特徴とする請求項１に記載の部品内蔵配線基板。
  3. 前記第１の部品と、前記部品搭載領域内に存在するシグナル用端子とが、前記主面側配線積層部内に設けられたシグナル配線を介して電気的に接続され、
    前記コンデンサに、前記コンデンサをその厚さ方向に貫通する貫通孔が形成され、
    前記シグナル配線が、前記貫通孔の内壁面に非接触の状態で前記貫通孔内に配置されている
    ことを特徴とする請求項１または２に記載の部品内蔵配線基板。
  4. 前記コンデンサと、前記部品搭載領域内に存在する電源用端子とが、前記主面側配線積層部内に設けられた電源用の配線を介して電気的に接続され、
    前記コンデンサと、前記部品搭載領域内に存在するグランド用端子とが、前記主面側配線積層部内に設けられたグランド用の配線を介して電気的に接続されている
    ことを特徴とする請求項１乃至３のいずれか１項に記載の部品内蔵配線基板。
  5. 前記主面側配線積層部の表面、または、前記裏面側配線積層部の表面に、表面実装部品が搭載可能な部品搭載部が設定され、
    前記第１の部品と、前記部品搭載部内に存在する電源端子とが、前記主面側配線積層部内または前記裏面側配線積層部内に設けられた電源配線を介して電気的に接続され、
    前記第１の部品と、前記部品搭載部内に存在するグランド端子とが、前記主面側配線積層部内または前記裏面側配線積層部内に設けられたグランド配線を介して電気的に接続されている
    ことを特徴とする請求項１乃至４のいずれか１項に記載の部品内蔵配線基板。
JP2009070711A 2008-03-24 2009-03-23 部品内蔵配線基板 Expired - Fee Related JP5284155B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009070711A JP5284155B2 (ja) 2008-03-24 2009-03-23 部品内蔵配線基板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008075169 2008-03-24
JP2008075169 2008-03-24
JP2009070711A JP5284155B2 (ja) 2008-03-24 2009-03-23 部品内蔵配線基板

Publications (2)

Publication Number Publication Date
JP2009260318A true JP2009260318A (ja) 2009-11-05
JP5284155B2 JP5284155B2 (ja) 2013-09-11

Family

ID=41088702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009070711A Expired - Fee Related JP5284155B2 (ja) 2008-03-24 2009-03-23 部品内蔵配線基板

Country Status (2)

Country Link
US (1) US8130507B2 (ja)
JP (1) JP5284155B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014027272A (ja) * 2012-07-30 2014-02-06 General Electric Co <Ge> 信頼性のある表面実装集積型パワーモジュール
JP2017045867A (ja) * 2015-08-27 2017-03-02 古河電気工業株式会社 部品内蔵配線基板の製造方法、部品内蔵配線基板および電子部品固定用テープ
US9596764B2 (en) 2012-10-05 2017-03-14 Murata Manufacturing Co., Ltd. Electronic component-embedded module and communication terminal device
US9629243B2 (en) 2012-10-22 2017-04-18 Murata Manufacturing Co., Ltd. Electronic component-embedded module
JP2018093162A (ja) * 2016-12-06 2018-06-14 サムソン エレクトロ−メカニックス カンパニーリミテッド． ファン−アウト半導体パッケージ
US10091886B2 (en) 2014-06-18 2018-10-02 Murata Manufacturing Co., Ltd. Component built-in multilayer board
KR20190043757A (ko) * 2017-10-19 2019-04-29 주식회사 심텍 인쇄회로기판의 제조방법
WO2022030339A1 (ja) * 2020-08-06 2022-02-10 ローム株式会社 半導体装置
WO2024150303A1 (ja) * 2023-01-11 2024-07-18 三菱電機株式会社 パワーモジュール

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8335084B2 (en) * 2005-08-01 2012-12-18 Georgia Tech Research Corporation Embedded actives and discrete passives in a cavity within build-up layers
JP5106460B2 (ja) * 2009-03-26 2012-12-26 新光電気工業株式会社 半導体装置及びその製造方法、並びに電子装置
US8299366B2 (en) * 2009-05-29 2012-10-30 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US10283443B2 (en) * 2009-11-10 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package having integrated capacitor
WO2011074283A1 (ja) * 2009-12-15 2011-06-23 日本特殊陶業株式会社 キャパシタ内蔵配線基板及び部品内蔵配線基板
JP2011165741A (ja) * 2010-02-05 2011-08-25 Renesas Electronics Corp 半導体装置およびその製造方法
KR101775150B1 (ko) * 2010-07-30 2017-09-05 삼성전자주식회사 다층 라미네이트 패키지 및 그 제조방법
US8284561B2 (en) * 2010-08-05 2012-10-09 Advanced Semiconductor Engineering, Inc. Embedded component package structure
TWI446497B (zh) 2010-08-13 2014-07-21 Unimicron Technology Corp 嵌埋被動元件之封裝基板及其製法
JP2012256675A (ja) * 2011-06-08 2012-12-27 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びその製造方法
AT13436U1 (de) * 2011-08-31 2013-12-15 Austria Tech & System Tech Verfahren zur integration eines bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt
AT13432U1 (de) * 2011-08-31 2013-12-15 Austria Tech & System Tech Verfahren zur integration eines bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt
US8767408B2 (en) * 2012-02-08 2014-07-01 Apple Inc. Three dimensional passive multi-component structures
KR101326999B1 (ko) * 2012-03-07 2013-11-13 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
JP6133549B2 (ja) * 2012-04-26 2017-05-24 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP6009228B2 (ja) * 2012-05-30 2016-10-19 新光電気工業株式会社 電子部品内蔵基板の製造方法
US9293426B2 (en) 2012-09-28 2016-03-22 Intel Corporation Land side and die side cavities to reduce package Z-height
US9035194B2 (en) * 2012-10-30 2015-05-19 Intel Corporation Circuit board with integrated passive devices
US20140153204A1 (en) * 2012-11-30 2014-06-05 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded printing circuit board and method for manufacturing the same
US20140167900A1 (en) 2012-12-14 2014-06-19 Gregorio R. Murtagian Surface-mount inductor structures for forming one or more inductors with substrate traces
US9337182B2 (en) * 2012-12-28 2016-05-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method to integrate different function devices fabricated by different process technologies
US9202782B2 (en) * 2013-01-07 2015-12-01 Intel Corporation Embedded package in PCB build up
US8836098B1 (en) * 2013-05-15 2014-09-16 Freescale Semiconductor, Inc. Surface mount semiconductor device with solder ball reinforcement frame
US9685414B2 (en) 2013-06-26 2017-06-20 Intel Corporation Package assembly for embedded die and associated techniques and configurations
JP2015028986A (ja) * 2013-07-30 2015-02-12 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
KR101497230B1 (ko) * 2013-08-20 2015-02-27 삼성전기주식회사 전자부품 내장기판 및 전자부품 내장기판 제조방법
US9634641B2 (en) * 2013-11-06 2017-04-25 Taiyo Yuden Co., Ltd. Electronic module having an interconnection substrate with a buried electronic device therein
WO2015077808A1 (de) 2013-11-27 2015-06-04 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterplattenstruktur
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
TWI517322B (zh) * 2014-02-19 2016-01-11 鈺橋半導體股份有限公司 半導體元件及其製作方法
US11523520B2 (en) * 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
JP5750528B1 (ja) * 2014-03-26 2015-07-22 太陽誘電株式会社 部品内蔵回路基板
US20150342069A1 (en) * 2014-05-20 2015-11-26 Freescale Semiconductor, Inc. Housing for electronic devices
US10217724B2 (en) * 2015-03-30 2019-02-26 Mediatek Inc. Semiconductor package assembly with embedded IPD
KR101605172B1 (ko) * 2015-04-07 2016-03-22 삼성전자주식회사 패키지 기판 및 그 제조방법
US20170040266A1 (en) 2015-05-05 2017-02-09 Mediatek Inc. Fan-out package structure including antenna
US9984979B2 (en) * 2015-05-11 2018-05-29 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package and method of manufacturing the same
US10199337B2 (en) * 2015-05-11 2019-02-05 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
JP2017199803A (ja) * 2016-04-27 2017-11-02 日立マクセル株式会社 三次元成形回路部品
SG10201604384YA (en) * 2016-05-31 2017-12-28 Delta Electronics Int'l (Singapore) Pte Ltd Embedded package structure
US10061967B2 (en) * 2016-08-22 2018-08-28 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR101994750B1 (ko) * 2016-08-22 2019-07-01 삼성전기주식회사 팬-아웃 반도체 패키지
KR102565119B1 (ko) * 2016-08-25 2023-08-08 삼성전기주식회사 전자 소자 내장 기판과 그 제조 방법 및 전자 소자 모듈
DE102016119825A1 (de) * 2016-10-18 2018-04-19 HELLA GmbH & Co. KGaA Leiterplatte
KR101963282B1 (ko) * 2016-12-16 2019-03-28 삼성전기주식회사 팬-아웃 반도체 패키지
KR101983188B1 (ko) * 2016-12-22 2019-05-28 삼성전기주식회사 팬-아웃 반도체 패키지
US10163777B2 (en) * 2017-03-31 2018-12-25 Intel Corporation Interconnects for semiconductor packages
US10504865B2 (en) * 2017-09-28 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of manufacturing the same
JP2019067858A (ja) * 2017-09-29 2019-04-25 イビデン株式会社 プリント配線板及びその製造方法
KR101901712B1 (ko) 2017-10-27 2018-09-27 삼성전기 주식회사 팬-아웃 반도체 패키지
KR101912290B1 (ko) 2017-12-06 2018-10-29 삼성전기 주식회사 팬-아웃 반도체 패키지
JP7046639B2 (ja) * 2018-02-21 2022-04-04 新光電気工業株式会社 配線基板及びその製造方法
US10672715B2 (en) * 2018-04-16 2020-06-02 Amkor Technology, Inc. Semiconductor package using cavity substrate and manufacturing methods
KR102513078B1 (ko) * 2018-10-12 2023-03-23 삼성전자주식회사 반도체 패키지
US20200161206A1 (en) * 2018-11-20 2020-05-21 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor manufacturing process
US11289412B2 (en) 2019-03-13 2022-03-29 Texas Instruments Incorporated Package substrate with partially recessed capacitor
CN112201652A (zh) * 2019-07-07 2021-01-08 深南电路股份有限公司 线路板及其制作方法
US11439022B2 (en) * 2019-09-02 2022-09-06 Samsung Electro-Mechanics Co., Ltd. Printed circuit board
US11094620B2 (en) * 2019-09-30 2021-08-17 Texas Instruments Incorporated Integrated capacitor with extended head bump bond pillar
US11133245B2 (en) * 2019-10-25 2021-09-28 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
KR20210073802A (ko) * 2019-12-11 2021-06-21 삼성전기주식회사 전자부품 내장기판
US11716117B2 (en) * 2020-02-14 2023-08-01 Texas Instruments Incorporated Circuit support structure with integrated isolation circuitry
CN113380772B (zh) * 2021-06-07 2022-07-19 华进半导体封装先导技术研发中心有限公司 一种芯片封装结构及其封装方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244368A (ja) * 2000-02-29 2001-09-07 Kyocera Corp 電気素子内蔵配線基板
JP2003051427A (ja) * 2001-05-30 2003-02-21 Matsushita Electric Ind Co Ltd キャパシタシートおよびその製造方法、キャパシタ内蔵基板、ならびに半導体装置
JP2003309243A (ja) * 2002-04-15 2003-10-31 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2005286036A (ja) * 2004-03-29 2005-10-13 Shinko Electric Ind Co Ltd 電子部品実装構造及びその製造方法
WO2006001505A1 (ja) * 2004-06-25 2006-01-05 Ibiden Co., Ltd. プリント配線板及びその製造方法
JP2007173651A (ja) * 2005-12-23 2007-07-05 Kyocera Corp 積層セラミックコンデンサ、コンデンサ内蔵多層配線基板、および積層電子装置
JP2008034755A (ja) * 2006-07-31 2008-02-14 Nec Corp ビルドアッププリント配線板

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101232776B (zh) * 1999-09-02 2011-04-20 揖斐电株式会社 印刷布线板
CN1196392C (zh) * 2000-07-31 2005-04-06 日本特殊陶业株式会社 布线基板及其制造方法
US20020020898A1 (en) * 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
CN1278413C (zh) * 2000-09-25 2006-10-04 揖斐电株式会社 半导体元件及其制造方法、多层印刷布线板及其制造方法
US6740411B2 (en) * 2001-02-21 2004-05-25 Ngk Spark Plug Co. Ltd. Embedding resin, wiring substrate using same and process for producing wiring substrate using same
JP2002314031A (ja) * 2001-04-13 2002-10-25 Fujitsu Ltd マルチチップモジュール
JP2003186173A (ja) * 2001-12-18 2003-07-03 Fujitsu Ltd パターン形成方法
WO2004105454A1 (ja) * 2003-05-23 2004-12-02 Fujitsu Limited 配線基板の製造方法
KR20090036152A (ko) * 2004-02-04 2009-04-13 이비덴 가부시키가이샤 다층프린트배선판
CN101887880B (zh) * 2004-02-04 2012-11-14 揖斐电株式会社 多层印刷电路板
JP2005310814A (ja) * 2004-04-16 2005-11-04 Alps Electric Co Ltd キャパシタ内蔵基板
US6974724B2 (en) * 2004-04-28 2005-12-13 Nokia Corporation Shielded laminated structure with embedded chips
JP2006005233A (ja) * 2004-06-18 2006-01-05 Shinko Electric Ind Co Ltd キャパシタ、キャパシタ内蔵基板、およびキャパシタの製造方法
TWI296492B (en) * 2004-06-29 2008-05-01 Phoenix Prec Technology Corp Un-symmetric circuit board and method for fabricating the same
JP4575071B2 (ja) * 2004-08-02 2010-11-04 新光電気工業株式会社 電子部品内蔵基板の製造方法
JP4584700B2 (ja) * 2004-12-17 2010-11-24 新光電気工業株式会社 配線基板の製造方法
US7613007B2 (en) * 2004-12-21 2009-11-03 E. I. Du Pont De Nemours And Company Power core devices
KR100688769B1 (ko) * 2004-12-30 2007-03-02 삼성전기주식회사 도금에 의한 칩 내장형 인쇄회로기판 및 그 제조 방법
US8335084B2 (en) * 2005-08-01 2012-12-18 Georgia Tech Research Corporation Embedded actives and discrete passives in a cavity within build-up layers
US7742314B2 (en) * 2005-09-01 2010-06-22 Ngk Spark Plug Co., Ltd. Wiring board and capacitor
JP4838068B2 (ja) * 2005-09-01 2011-12-14 日本特殊陶業株式会社 配線基板
JP4836959B2 (ja) * 2005-10-24 2011-12-14 三洋電機株式会社 固体電解コンデンサ
JP5089880B2 (ja) * 2005-11-30 2012-12-05 日本特殊陶業株式会社 配線基板内蔵用キャパシタ、キャパシタ内蔵配線基板及びその製造方法
TWI407870B (zh) * 2006-04-25 2013-09-01 Ngk Spark Plug Co 配線基板之製造方法
KR101037229B1 (ko) * 2006-04-27 2011-05-25 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치 및 반도체 장치의 제조 방법
US7462784B2 (en) * 2006-05-02 2008-12-09 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board
US7843302B2 (en) * 2006-05-08 2010-11-30 Ibiden Co., Ltd. Inductor and electric power supply using it
TW200810043A (en) * 2006-08-04 2008-02-16 Phoenix Prec Technology Corp Circuit board structure with capacitor embedded therein and method for fabricating the same
TWI325745B (en) * 2006-11-13 2010-06-01 Unimicron Technology Corp Circuit board structure and fabrication method thereof
US7598610B2 (en) * 2007-01-04 2009-10-06 Phoenix Precision Technology Corporation Plate structure having chip embedded therein and the manufacturing method of the same
TWI336226B (en) * 2007-01-25 2011-01-11 Unimicron Technology Corp Circuit board structure with capacitor embedded therein and method for fabricating the same
US20080197469A1 (en) * 2007-02-21 2008-08-21 Advanced Chip Engineering Technology Inc. Multi-chips package with reduced structure and method for forming the same
JP5056080B2 (ja) * 2007-03-07 2012-10-24 日本電気株式会社 多層プリント配線板及びその製造方法
TW200839996A (en) * 2007-03-23 2008-10-01 Phoenix Prec Technology Corp Stacked packing module
TWI343109B (en) * 2007-03-23 2011-06-01 Unimicron Technology Corp Flip-chip substrate using aluminum oxide as its core sunbstrate
TWI335652B (en) * 2007-04-04 2011-01-01 Unimicron Technology Corp Stacked packing module

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244368A (ja) * 2000-02-29 2001-09-07 Kyocera Corp 電気素子内蔵配線基板
JP2003051427A (ja) * 2001-05-30 2003-02-21 Matsushita Electric Ind Co Ltd キャパシタシートおよびその製造方法、キャパシタ内蔵基板、ならびに半導体装置
JP2003309243A (ja) * 2002-04-15 2003-10-31 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2005286036A (ja) * 2004-03-29 2005-10-13 Shinko Electric Ind Co Ltd 電子部品実装構造及びその製造方法
WO2006001505A1 (ja) * 2004-06-25 2006-01-05 Ibiden Co., Ltd. プリント配線板及びその製造方法
JP2007173651A (ja) * 2005-12-23 2007-07-05 Kyocera Corp 積層セラミックコンデンサ、コンデンサ内蔵多層配線基板、および積層電子装置
JP2008034755A (ja) * 2006-07-31 2008-02-14 Nec Corp ビルドアッププリント配線板

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014027272A (ja) * 2012-07-30 2014-02-06 General Electric Co <Ge> 信頼性のある表面実装集積型パワーモジュール
US9596764B2 (en) 2012-10-05 2017-03-14 Murata Manufacturing Co., Ltd. Electronic component-embedded module and communication terminal device
US9974165B2 (en) 2012-10-05 2018-05-15 Murata Manufacturing Co., Ltd. Electronic component-embedded module and communication terminal device
US9629243B2 (en) 2012-10-22 2017-04-18 Murata Manufacturing Co., Ltd. Electronic component-embedded module
US10091886B2 (en) 2014-06-18 2018-10-02 Murata Manufacturing Co., Ltd. Component built-in multilayer board
JP2017045867A (ja) * 2015-08-27 2017-03-02 古河電気工業株式会社 部品内蔵配線基板の製造方法、部品内蔵配線基板および電子部品固定用テープ
JP2018093162A (ja) * 2016-12-06 2018-06-14 サムソン エレクトロ−メカニックス カンパニーリミテッド． ファン−アウト半導体パッケージ
KR20190043757A (ko) * 2017-10-19 2019-04-29 주식회사 심텍 인쇄회로기판의 제조방법
KR102032306B1 (ko) * 2017-10-19 2019-10-16 (주)심텍 인쇄회로기판의 제조방법
WO2022030339A1 (ja) * 2020-08-06 2022-02-10 ローム株式会社 半導体装置
WO2024150303A1 (ja) * 2023-01-11 2024-07-18 三菱電機株式会社 パワーモジュール
JP7520273B1 (ja) 2023-01-11 2024-07-22 三菱電機株式会社 パワーモジュール

Also Published As

Publication number Publication date
JP5284155B2 (ja) 2013-09-11
US8130507B2 (en) 2012-03-06
US20090237900A1 (en) 2009-09-24

Similar Documents

Publication Publication Date Title
JP5284155B2 (ja) 部品内蔵配線基板
JP5203451B2 (ja) 部品内蔵配線基板
JP4964481B2 (ja) 配線基板
JP2010171413A (ja) 部品内蔵配線基板の製造方法
JP2015095587A (ja) 多層配線基板
JP5179856B2 (ja) 配線基板内蔵用部品及びその製造方法、配線基板
WO2015083345A1 (ja) 部品内蔵配線基板及びその製造方法
JP2007067369A (ja) 配線基板及びその製造方法、埋め込み用セラミックチップ
JP5078759B2 (ja) 配線基板内蔵用電子部品及び配線基板
JP5192865B2 (ja) 部品内蔵配線基板の製造方法
JP5172319B2 (ja) セラミック部品の製造方法
JP5192864B2 (ja) 部品内蔵配線基板の製造方法
JP2015109346A (ja) 部品内蔵配線基板及びその製造方法
JP4668822B2 (ja) 配線基板の製造方法
JP2009147177A (ja) 配線基板内蔵用コンデンサ及び配線基板
JP2008244029A (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP2015141953A (ja) 部品内蔵配線基板及びその製造方法
JP5095456B2 (ja) 部品内蔵配線基板の製造方法
JP2013197136A (ja) 部品内蔵配線基板の製造方法
JP2008227290A (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP4705867B2 (ja) 配線基板の製造方法
JP5172410B2 (ja) 部品内蔵配線基板の製造方法
JP5395489B2 (ja) 電子部品及びその製造方法、配線基板
JP2008270776A (ja) 部品内蔵配線基板及びその製造方法、配線基板内蔵用コンデンサ
JP2007335685A (ja) コンデンサ、配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130529

R150 Certificate of patent or registration of utility model

Ref document number: 5284155

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees