JP2009259942A - 検査方法及び検査装置 - Google Patents

Abstract

【課題】プローブカードに配設されたプローブピンの先端の状態を正確に識別し、検査方法の作業効率を向上させ、低コスト化を図る方法の提供。
【解決手段】ウェハ基板に形成されたダミー素子のダミーパッドに、プローブカードに配設されたプローブピンを接触させ、ダミーパッドに形成された接触痕の画像を取得し、取得した画像からプローブピンの先端部の形状または接触位置を算出する。この際、ダミーパッドに、プローブピンを接触させる際には、接触させる毎に、異なるダミーパッドにプローブピンを接触させる。これにより、プローブカードに配設されたプローブピンの先端の状態が正確に識別され、検査方法の作業効率が向上し、低コスト化が実現する。
【選択図】図１

Description

本発明は検査方法及び検査装置に関し、特にプローブカードに配設されたプローブピンの先端の状態を検査する検査方法及び検査装置に関する。

プローブカードを用いた半導体素子の試験は、ウェハ状態にある半導体素子に設けられた試験用パッドに、プローブカードのプローブピンを接触させることにより実施される。
例えば、図６はプローブカードを用いた半導体素子試験を説明するためのフロー図である。当該フロー図に於いては、複数のウェハを構成単位とした製品ロット毎に試験が行われる方法が例示されている。

先ず、製品ロットが検査（試験）工程に入るための待機状態になる（ステップＳ１００）。そして、製品ロットは、当該待機の状態から実際に検査に入る（ステップＳ１０１）。尚、製品ロットが検査工程に入ることを“入検”と称する。

次に、各ウェハの電気的特性が測定される（ステップＳ１０２）。この測定では、規定の枚数のウェハが連続して測定される（ステップＳ１０３）。そして、規定の枚数に達した場合は、特定のウェハが抜き取られて（ステップＳ１０４）、上記接触にて生じた、試験用パッド上の接触痕が目視により検査される（ステップＳ１０５）。そして、接触痕の状態が許容範囲以内のものであるか否かが判断される（ステップＳ１０６）。

次に、接触痕の形状が許容範囲内であり、更に、製品ロット単位の測定が終了したら（ステップＳ１０７）、当該製品ロットを出荷する（ステップＳ１０８）。
尚、接触痕の形状が許容範囲外と判断された場合は、上記測定を終了させ（ステップＳ２００）、プローブカードの修理、或いは交換が行われる（ステップＳ２０１）。そして、上記の測定が再び開始される。

次に、出荷した製品ロットが規定のロット数であれば（ステップＳ１０９）、プローブカード自体の検査が行われ（ステップＳ１１０）、プローブピンの先端部の形状が検査される（ステップＳ１１１）。そして、プローブピンの先端部の形状が許容範囲内であれば、当該製品ロットは、次の検査工程を実施する入検待ちの状態になる（ステップＳ１１２）。尚、プローブピンの先端部の形状が許容範囲外と判断された場合は、プローブカードの修理、或いは交換が行われた後（ステップＳ３００）、当該製品ロットが次の検査工程を実施する入検待ちの状態になる。

次に、試験用パッドに発生する接触痕を例示しながら、上記のフロー図を補説する。
図７〜図９は試験用パッドに接触痕が発生する様子を説明するための要部上面図である。

上述した如く、各ウェハの電気的特性が実際に測定されると（ステップＳ１０２）、半導体素子１００の試験用パッド１０１に、プローブピン１０２が接触し（図７（ａ）参照）、試験用パッド１０１に、接触痕１０１ａが形成する（図７（ｂ）参照）。

また、上記の試験に於いては、プローブピン１０２の先端部の汚れ等を取り除くために、定期的に当該先端部を研磨する場合もある。そして、当該研磨によって、プローブピン１０２の先端部が偏磨耗すると（図８（ａ）参照）、プローブピン１０２の先端部が試験用パッド１０１に接触する接触面積が小さくなり、より小さい接触痕１０１ａが形成する（図８（ｂ）参照）。

この様な場合には、試験用パッド１０１に対する単位面積あたりの加圧量が大きくなり、例えば、試験用パッド１０１下に回路が存在したりすると、当該回路に損傷を与えてしまうこともある。また、試験中に、接触痕１０１ａの位置がずれる場合もある。

これを回避するために、上記検査に於いては、特定のウェハのみが抜き取られて（ステップＳ１０４）、試験用パッド１０１上の接触痕１０１ａが目視により検査される（ステップＳ１０５）。これにより、接触痕の形状・位置が許容範囲以内のものであるか否かが正確に判断される（ステップＳ１０６）。

但し、半導体素子の試験が多工程に及び、図６に示す、ステップＳ１００〜ステップＳ１０７までの手順が別の検査工程でも実行されると、同じ試験用パッド１０１に、プローブピン１０２が多数回、接触することになる。

例えば、図９に示す如く、試験用パッド１０１上に多数の接触痕１０１ａが重複して形成すると、接触痕１０１ａから上記の判断が正確にできなくなってしまう。
これを回避するために、製品ロットが規定のロット数にまで達したら（ステップＳ１０９）、プローブカード自体の検査を逐次行い（ステップＳ１１０）、プローブピンの先端部の形状を専用検査装置を用いて検査する（ステップＳ１１１）。これにより、プローブカードの使用可否を正確に判断することができる。

ところで、最近、試験用パッドにプローブピンが接触する前後の画像を自動的に比較し、接触痕が複数形成しても、接触毎の接触痕の形状を識別する方法が開示されている（例えば、特許文献１参照）。

この様な方法によれば、専用検査装置を用いて、プローブピン１０２の先端部の形状を検査する必要がなくなり、半導体素子試験に於ける作業効率の向上、低コスト化が実現できると期待される。
特開２００７−１０３８６０号公報

しかし、上記の先行例に於いても、プローブピン１０２を試験用パッド１０１に複数回、接触させることには変わりがない。従って、試験用パッド１０１の表面状態がプローブピン１０２の接触毎に変わってしまい、プローブピン１０２の先端形状が接触痕１０１ａとして、正確に試験用パッド１０１に反映されない。

また、従前の如く、プローブピン１０２の先端部分を専用検査装置を用いて、その都度、検査していたのでは、作業効率の向上、低コスト化を実現することはできない。
本発明はこのような点に鑑みてなされたものであり、プローブカードに配設されたプローブピンの先端の状態を正確に識別し、作業効率を向上させ、低コスト化を実現する検査方法及び検査装置を提供することを目的とする。

上記課題を解決するために、ウェハ基板に形成されたダミー素子のダミーパッドに、プローブピンを接触させるステップと、前記ダミーパッドに形成された、前記プローブピンの接触痕の画像を取得するステップと、取得した画像から前記プローブピンの先端部の形状または接触位置を算出するステップと、を有することを特徴とする検査方法が提供される。

また、ウェハ基板に形成されたダミー素子のダミーパッドに、プローブピンを接触させる接触手段と、前記ダミーパッドに形成された、前記プローブピンの接触痕の画像を取得する取得手段と、取得した画像から前記プローブピンの先端部の形状または接触位置の少なくとも一方を算出する算出手段と、を備えたことを特徴とする検査装置が提供される。

上記手段によれば、プローブカードに配設されたプローブピンの先端の状態を正確に識別し、作業効率を向上させ、低コスト化を実現することができる。

以下、本実施の形態に係る、プローブカードを用いた検査方法、並びに当該検査方法で用いる検査装置を、図面を参照しながら詳細に説明する。
図１は本実施の形態に係る検査方法のフロー図である。

本実施の形態に係る検査方法では、例えば、半導体基板（ウェハ基板）の複数枚を構成単位とした製品ロット毎に電気的特性試験を実行することができる。
先ず、製品ロットが所定の検査（試験）工程に入るための待機状態になる（ステップＳ１）。ここで、所定の検査工程とは、例えば、ある温度条件下での電気的特性試験が該当する。

次に、当該製品ロットは、上記待機の状態から実際に入検の段階に移行される（ステップＳ２）。即ち、製品ロットが検査装置（プローバ）に設置される。
次に、プローブカードを用いて、夫々の半導体基板に配設された半導体素子の電気的特性試験が開始される（ステップＳ３）。

ここで、半導体素子は個片化を行う前の状態であり、半導体基板の主面には、被検体である半導体素子（半導体チップ）が縦横に複数個形成されている。また、当該半導体基板には、半導体素子が配設されている領域外に、ダミー素子（ダミーチップ）が複数個、設けられている。

そして、複数枚の半導体基板が連続して測定され、規定の枚数に達したか否かが判断される（ステップＳ４）。尚、規定の枚数に達していない場合は、上記測定が継続して実行される。

次に、規定の枚数に達した場合は、半導体基板に配設された何れかのダミー素子が選択される（ステップＳ５）。そして、当該ダミー素子の上方に、プローブカードのプローブピンが位置するように、プローブカードの位置合わせが行われる。

次に、ダミー素子に配設されたダミーパッドに、プローブピンを、上記の電気的特性試験とは別に接触させる（ステップＳ６）。当該ダミーパッドとは、プローブピンを接触だけに用いる専用のパッドである。

ここで、本実施の形態に係る特徴的な方法として、プローブピンをダミーパッドに接触させる際には、新規のダミーパッドに１回のみ接触させる。
即ち、ダミーパッドに、プローブピンを接触させる際には、接触させる毎に、異なるダミーパッドにプローブピンを接触させて、同じダミーパッド上に複数の接触痕（プローブ痕）が重複しないようにする。

次に、検出装置を用いて、ダミーパッドに形成された接触痕の画像を情報データとして取り込む（ステップＳ７）。そして、取得した画像と、プローブピンの先端部（針先）の形状に対応した接触痕の画像の情報データとを、自動的に照合することにより、先端部の形状または接触位置が算出される（ステップＳ８）。

次に、算出されたプローブピンの先端形状、接触位置等が許容範囲内にあるか否かが判断され、プローブピンの状態が確認される（ステップＳ９）。
そして、プローブピンの先端形状、接触位置等の状態が許容範囲内であれば、製品ロット単位の測定が完了しているか否かが判断される（ステップＳ１０）。

また、先端形状、接触位置等の状態が許容範囲外であれば、上記の測定を停止させ（ステップＳ２０）、プローブカードに配設されたプローブピンの修理、或いは交換が行われる（ステップＳ２１）。そして、上記の測定が再び開始される。

続いて、プローブピンの先端形状、接触位置等の状態が許容範囲内であり、製品ロット単位の測定が完了している場合には、検査装置から外に製品ロットが出荷される（ステップＳ１１）。

そして、次の検査工程を実施する入検待ちの状態になる（ステップＳ１２）。次の検査工程とは、例えば、上記の温度条件とは異なる温度条件下での電気的特性試験が該当する。

そして、次の検査工程に於いても、図１に例示するフローを再び適用することができる。但し、次の検査工程に於いては、ダミーパッドに関し、前の検査工程に於いて、一度接触させたダミーパッドは使用しないことを特徴とする。

尚、この様な検査方法は、全て制御装置等を用いて自動的に実施することができる。
次に、上記の検査方法で用いられる検査装置、半導体基板等の図面を参照しながら、上記検査方法をより具体的に説明する。

尚、本実施の形態での複数の検査工程については、例えば、４種類の検査工程とし、それらをＰＴ（Probe Test）１工程、ＰＴ２工程、ＰＴ３工程、ＰＴ４工程と称する。例えば、ＰＴ１〜４工程は、夫々温度条件を変えた多工程で実行される検査工程である。

先ず、ＰＴ１工程から実行させる。
上述した如く、製造ロットが入検待ちの状態になり（ステップＳ１）、実際に入検の段階に移行されると（ステップＳ２）、夫々の半導体基板に配設された半導体素子の電気的特性試験が開始される（ステップＳ３）。ここで、製品ロットは、例えば、半導体基板が２５枚収納されたウェハケースから構成されている。

次に、本実施の形態の検査方法で用いられる検査装置、並びに半導体基板を、図２に例示する。
図２は検査方法で用いられる検査装置、並びに半導体基板の要部断面図である。

上記の検査方法で用いられる、検査装置１にあっては、プローブカード基板１０と、当該プローブカード基板１０に固定・支持された、複数のプローブピン２０と、を含むプローブカードを有している。

また、検査装置１にあっては、プローブカード基板１０に対向する位置にプローバステージ３０を配置し、当該プローバステージ３０上に、被検体である半導体基板４０が設置されている。

ここで、半導体基板４０には、シリコン（Ｓｉ）、或いはガリウム砒素（ＧａＡｓ）等を主たる成分とする半導体基板に、所謂ウェハプロセスが適用されて、複数の半導体素子が縦横に形成されている（図示しない）。例えば、半導体基板４０にはデバイスＩＣ（Integrated Circuit）、ロジックＩＣ、メモリＩＣ等の集積回路が配設された半導体素子が複数個、形成されている。

そして、当該半導体基板４０に配設された半導体素子の試験用パッド（電極パッド）に、プローブピン２０の先端部を接触させて、電気的特性試験を実行する（図示しない）。
また、半導体基板４０の上方には、上述した接触痕（図７（ｂ）参照）を観察するための検出装置５０が配置されている。検出装置５０は、例えば、ＣＣＤ（Charge Coupled Device）、或いはＣＭＯＳ（Complementary Metal Oxide Semiconductor）等で構成される撮像素子を内蔵する画像取得装置（例えば、カメラ）が該当する。即ち、検出装置５０は、生成した接触痕の画像を情報データとして取得することができる。

また、この様な情報データは、検出装置５０から延出された配線５０ｌを通じて、検査装置１の処理装置（図示しない）に送信される。
当該処理装置には、取得した接触痕の画像からプローブピン２０の先端部の形状、ダミーパッド内の接触痕の位置を算出する演算部と、種々のプローブピン２０の先端部の形状、ダミーパッド内の接触痕の位置に対応したデータベースを格納したデータ格納部等とが備えられている。

そして、複数枚の半導体基板が連続して測定され、規定の枚数に達したか否かが上記処理装置により判断される（ステップＳ４）。例えば、２５枚以下で少なくとも１枚を規定の枚数とする。尚、規定の枚数を、なるべく小さく設定することにより、プローブピンの先端部並びに接触痕の位置の状態がより正確に修正される。

次に、規定の枚数に達した場合は、半導体基板４０に配設された、所定のダミー素子が選択される（ステップＳ５）。
ここで、上記ダミー素子を配設した半導体基板４０の平面形状を、図３に例示する。

図３は検査方法で用いられる半導体基板の要部平面図であり、図３（ａ）には、半導体基板の要部上面の全体が示され、図３（ｂ）には、半導体基板に配設されたダミー素子の要部上面の拡大図が示されている。

図３（ａ）に示す如く、半導体基板４０の主面には、製品用の半導体素子４０ｃが縦横に複数個、配設されている。
また、半導体素子４０ｃが配設されていない半導体基板４０の領域には、半導体素子４０ｃと同じ外形寸法のダミー素子４０ｄａ，４０ｄｂ，４０ｄｃ，４０ｄｄが選択的に配設されている。尚、製品用の半導体素子４０ｃの配列の中には、製品用の半導体素子でも、上記ダミー素子でもない、チップ（無効チップと称する）が若干数、含まれている。

また、図３（ｂ）に示す如く、ダミー素子４０ｄａの主面には、ダミーパッド４０ｄｐが複数個、配設されている。この様なダミーパッド４０ｄｐは、半導体素子４０ｃの主面に配設されている正規の試験用パッドと、同じ寸法、同じ配列、同じ材質である。例えば、試験用パッド及びダミーパッド４０ｄｐは、その形状を矩形状とし、チップ外周に選択的に複数個、配設されている。また、試験用パッド及びダミーパッド４０ｄｐの材質は、アルミニウム（Ａｌ）を主たる成分としている。また、その下層から、ニッケル（Ｎｉ）／金（Ａｕ）層がコーティングされている場合もある。また、これらのパッドに接触させるプローブピン２０の材質は、タングステン（Ｗ）、ベリリウム銅（ＢｅＣｕ）等を主たる成分としている。

尚、図３（ａ）に示すダミー素子４０ｄｂ，４０ｄｃ，４０ｄｄに於いても、ダミー素子４０ｄａと同様に、ダミーパッド４０ｄｐが複数個、配設されている。
そして、ダミー素子４０ｄａに於いてはＰＴ１工程で使用し、ダミー素子４０ｄｂに於いてはＰＴ２工程で使用し、ダミー素子４０ｄｃに於いてはＰＴ３工程で使用し、ダミー素子４０ｄｄに於いてはＰＴ４工程で使用するように、割り当てる。

例えば、上記の電気的特性試験が完了した後、ダミー素子４０ｄａの上方に、上記プローブピン２０を位置させる。そして、ダミー素子４０ｄａに配設されたダミーパッド４０ｄｐに、上記プローブピン２０を接触させる（ステップＳ６）。

当該接触は、上述した如く、新規のダミーパッド４０ｄｐに、１回のみ実行させる。例えば、次の検査工程がＰＴ２工程ならば、ＰＴ２工程で接触するダミー素子は、ダミー素子４０ｄａではなく、ダミー素子４０ｄｂのダミーパッド４０ｄｐに、１回のみ実行させる。

この様に、プローブピン２０を接触させる毎に、異なるダミーパッド４０ｄｐにプローブピン２０を接触させ、同じダミーパッド４０ｄｐ上に複数の接触痕が重複して形成しないようにする。

次に、検出装置５０を用いて、接触痕の画像データを取り込む（ステップＳ７）。そして、豊富なデータベースと当該接触痕とを照合させて、プローブピン２０の先端形状、ダミーパッド４０ｄｐ内での接触位置等を、上記処理装置により算出する（ステップＳ８）。

例えば、取得した画像と、プローブピン２０の先端部の形状に対応した接触痕の画像の情報データとを、上記検査装置の処理装置が判断することにより、プローブピン２０の先端部の形状または接触位置が自動的に算出される。

次いで、プローブピン２０の先端形状、ダミーパッド４０ｄｐ内での接触位置等の状態が許容範囲内にあるか否かが、上記処理装置により判断され、プローブピン２０の先端部の状態が確認される（ステップＳ９）。

そして、プローブピン２０の先端形状、接触位置等が許容範囲内であれば、製品ロット単位の測定が完了しているか否かが上記処理装置により判断される（ステップＳ１０）。
尚、プローブピン２０の先端形状、ダミーパッド４０ｄｐ内での接触位置等の状態が許容範囲外であれば、例えば、警告等を検査装置１から発して、上記の測定を終了させる（ステップＳ２０）。次いで、検査装置１のプローブカード基板１０に配設されたプローブピン２０の修理、或いは交換が行われる（ステップＳ２１）。そして、上記の測定が再び開始される。

また、プローブピン２０の先端形状、ダミーパッド４０ｄｐ内での接触位置等の状態が許容範囲内であり、製品ロット単位の測定が完了している場合には、当該製品ロットが検査装置１から出荷される（ステップＳ１１）。そして、製品ロットは、再び、次の検査工程（例えば、ＰＴ２工程）を実施する入検待ちの状態になる（ステップＳ１２）。

更に、ＰＴ３工程、ＰＴ４工程に於いても、上述した同様の手順を繰り返す。尚、夫々の検査工程では、上述した如く、同じダミーパッド４０ｄｐ上に複数の接触痕が重複して形成しないようにする。

この様に、検査装置１は、半導体基板４０に形成されたダミー素子４０ｄａ，４０ｄｂ，４０ｄｃ，４０ｄｄのダミーパッド４０ｄｐに、上記プローブカードに配設されたプローブピン２０を接触させる接触手段と、ダミーパッド４０ｄｐに形成された接触痕の画像を取得する取得手段と、取得した画像からプローブピン２０の先端部の形状または接触位置を算出する算出手段と、を備えている。また、検査装置１は、プローブピン２０の先端部の形状に対応した、複数個の接触痕の画像の情報データを備えている。

次に、プローブピン２０に接触させるダミーパッド４０ｄｐが夫々の検査工程（ＰＴ１〜４工程）に於いて、自動的に選択されるためのウェハ登録について補説する。当該ウェハ登録では、例えば、半導体基板４０内の全てのダミー素子の情報、当該ダミー素子に配設された全てのダミーパッド４０ｄｐの情報の登録が行われ、更に、それらの妥当性が確認される。

図４はウェハ登録を説明するためのフロー図である。
先ず、上記検査装置１による上記半導体基板４０のウェハ登録が開始されると（ステップＳ３０）、半導体基板４０に配設された半導体素子４０ｃ或いはダミー素子４０ｄａ，４０ｄｂ，４０ｄｃ，４０ｄｄを仕切るダイシングラインの交点が指定される（ステップＳ３１）。

次いで、４個の象限の何れかに位置するチップの基準点が指定される（ステップＳ３２）。
この交点及び基準点を指定することにより、半導体基板４０に縦横に配設された全ての半導体素子４０ｃ、ダミー素子４０ｄａ，４０ｄｂ，４０ｄｃ，４０ｄｄの位置が指定可能になる。

尚、上述した如く、製品用の半導体素子４０ｃの主面に配設されている正規の試験用パッドと、ダミーパッド４０ｄｐとは、同じ寸法、同じ配列、同じ材質である。従って、チップの基準点を指定することにより、チップ内におけるパッド（試験用パッド或いはダミーパッド）の位置が指定される。

続いて、チップの４隅の形態を指定する（ステップＳ３３）。例えば、チップの４隅のパッド形状を指定することにより、上記プローブカードは、半導体基板４０の指定された箇所に、製品用の半導体素子４０ｃ、或いはダミー素子４０ｄａ，４０ｄｂ，４０ｄｃ，４０ｄｄが存在しているか否かを自動的に上記処理装置により判断することができる。

ここまでの登録に関しては、予備登録と称してもよい。
次に、当該予備登録の完了後、半導体基板４０が接触痕の検査を実施する対象ウェハであるか否かが上記処理装置により判断される（ステップＳ３４）。

対象ウェハであれば、半導体基板４０に配設された、全てのダミーパッド４０ｄｐの情報が読み込まれる（ステップＳ３５）。また、対象ウェハでないならば、ウェハ登録を完了させる（ステップＳ５０）。

そして、対象ウェハについては、読み込まれたダミーパッド４０ｄｐの情報をもとに、全てのダミーパッド４０ｄｐの画像が撮像により確認される（ステップＳ３６）。そして、その確認結果が上記処理装置により判断される（ステップＳ３７）。

尚、ダミーパッド４０ｄｐの画像の再読み込みが必要ならば、ステップＳ３５の段階にまで遡ればよい。また、ダミーパッド４０ｄｐの画像に問題があれば、ウェハ登録を中断してもよい（ステップＳ６０）。

そして、上記確認結果が問題ないと上記処理装置により判断されると、半導体基板４０が多工程の検査工程で用いられるウェハか否かが上記処理装置により判断される（ステップＳ３８）。

次に、半導体基板４０が多工程の検査工程で用いられる場合は、各工程で用いられるダミー素子が登録（指定）される（ステップＳ３９）。そして、登録されたダミー素子と各検査工程で用いられるダミー素子とのマッチング（対応付け）が行われる（ステップＳ４０）。

尚、半導体基板４０が多工程の検査工程で用いられるウェハでないならば、新たに登録する情報はないので、ウェハ登録を完了させる（ステップＳ７０）。
そして、上記マッチングが完了した後に於いては、当該ウェハ登録が完了する（ステップＳ４１）。

この様な手順により登録された素子のイメージを、図５に例示する。
図５はウェハ登録がされた素子のイメージである。
図示する如く、半導体素子４０ｃとダミー素子４０ｄａ，４０ｄｂ，４０ｄｃ，４０ｄｄとが、ダイシングラインＤＬによって区分けされている。また、ダミー素子４０ｄａ，４０ｄｂ，４０ｄｃ，４０ｄｄに於いては、半導体素子４０ｃが配設されている領域以外の領域に、複数個配設されている。

従って、ダイシングラインＤＬの何れかの交点と、当該交点を有する４個の象限の何れかに位置するチップの基準点を指定することにより、半導体基板４０内の任意のチップ、並びにチップ内におけるパッドの位置が決定される。

また、ダミー素子４０ｄａ，４０ｄｂ，４０ｄｃ，４０ｄｄに於いては、何れかの検査工程で、何れかのダミー素子４０ｄａ，４０ｄｂ，４０ｄｃ，４０ｄｄが使用されるかが上記登録により決定されている。

尚、当該イメージの情報は、検査装置１自体に登録してもよく、単独の情報ファイルとして別途、管理・保存してもよい。
そして、半導体基板４０の情報が一旦登録されると、半導体基板４０に応じた情報をデータ格納部等から読み込むことにより、半導体基板４０を用いて、上記検査工程が自動的に遂行される。

次に、本実施の形態にもたらされる具体的な効果について説明する。
本実施の形態によれば、半導体基板４０に形成されたダミー素子４０ｄａ，４０ｄｂ，４０ｄｃ，４０ｄｄのダミーパッド４０ｄｐに、上記プローブカードに配設されたプローブピン２０を接触させ、ダミーパッド４０ｄｐに形成された接触痕の画像を取得し、取得した画像からプローブピン２０の先端部の形状または接触位置を算出している。

また、ダミーパッド４０ｄｐに、プローブピン２０を接触させる際には、接触させる毎に、異なるダミーパッド４０ｄｐにプローブピン２０を接触させている。
これにより、プローブピン２０によって、ダミーパッド４０ｄｐに形成される接触痕がダミーパッド４０ｄｐ内で重複することがない。従って、複数回にわたるプローブピン２０の接触によって、ダミーパッド４０ｄｐの表面状態が凸凹状態になることはない。

この様な検査方法であれば、プローブピン２０の先端形状が接触痕として、正確にダミーパッド４０ｄｐに反映され、当該接触痕からプローブピン２０の先端部の状態を正確に識別することができる。

また、本実施の形態の検査方法に於いては、プローブピン２０の先端部の状態を専用検査装置を用いて検査する必要はない。これにより、作業効率の向上、低コスト化を実現させることができる。

また、半導体基板４０に、ダミーパッド４０ｄｐを複数個設けているので、夫々の検査工程に於いて、接触痕の履歴が残ることになる。これにより、電気的特性試験の結果がプローブピン２０の先端部の状態に依存したのか否かの判断を容易に行うことができる。

尚、以上に例示された数値、或いは検査装置、並びに半導体基板４０の形態は、一例であり、その数、形態に限定されるものではない。

本実施の形態に係る検査方法のフロー図である。 検査方法で用いられる検査装置、並びに半導体基板の要部図である。 検査方法で用いられる半導体基板の要部平面図である。 ウェハ登録を説明するためのフロー図である。 ウェハ登録がされた素子のイメージである。 プローブカードを用いた半導体素子試験を説明するためのフロー図である。 試験用パッドに接触痕が発生する様子を説明するための要部上面図である（その１）。 試験用パッドに接触痕が発生する様子を説明するための要部上面図である（その２）。 試験用パッドに接触痕が発生する様子を説明するための要部上面図である（その３）。

符号の説明

１ 検査装置
１０ プローブカード基板
２０ プローブピン
３０ プローバステージ
４０ 半導体基板
４０ｃ 半導体素子
４０ｄａ，４０ｄｂ，４０ｄｃ，４０ｄｄ ダミー素子
４０ｄｐ ダミーパッド
５０ 検出装置
５０ｌ 配線
ＤＬ ダイシングライン

Claims (5)

1. ウェハ基板に形成されたダミー素子のダミーパッドに、プローブピンを接触させるステップと、
   前記ダミーパッドに形成された、前記プローブピンの接触痕の画像を取得するステップと、
   取得した画像から前記プローブピンの先端部の形状または接触位置を算出するステップと、
   を有することを特徴とする検査方法。
2. 前記ダミーパッドに前記プローブピンを接触させる際には、当該接触毎に、異なる前記ダミーパッドに前記プローブピンを接触させることを特徴とする請求項１記載の検査方法。
3. 取得した前記画像と、前記プローブピンの先端部の形状に対応した前記接触痕の前記画像の情報データと、を照合することにより、前記先端部の形状または接触位置の少なくとも一方を算出することを特徴とする請求項１または２記載の検査方法。
4. ウェハ基板に形成されたダミー素子のダミーパッドに、プローブピンを接触させる接触手段と、
   前記ダミーパッドに形成された、前記プローブピンの接触痕の画像を取得する取得手段と、
   取得した画像から前記プローブピンの先端部の形状または接触位置の少なくとも一方を算出する算出手段と、
   を備えたことを特徴とする検査装置。
5. 前記プローブピンの先端部の形状に対応した、複数個の前記接触痕の前記画像の情報データを格納する格納部を備えたことを特徴とする請求項４記載の検査装置。

Images