Nothing Special   »   [go: up one dir, main page]

JP2009147068A - 半導体装置の製造方法及び製造装置 - Google Patents

半導体装置の製造方法及び製造装置 Download PDF

Info

Publication number
JP2009147068A
JP2009147068A JP2007322099A JP2007322099A JP2009147068A JP 2009147068 A JP2009147068 A JP 2009147068A JP 2007322099 A JP2007322099 A JP 2007322099A JP 2007322099 A JP2007322099 A JP 2007322099A JP 2009147068 A JP2009147068 A JP 2009147068A
Authority
JP
Japan
Prior art keywords
semiconductor chip
electrode
suction
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007322099A
Other languages
English (en)
Inventor
Yoshihiro Saeki
吉浩 佐伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2007322099A priority Critical patent/JP2009147068A/ja
Priority to US12/314,117 priority patent/US8003437B2/en
Publication of JP2009147068A publication Critical patent/JP2009147068A/ja
Priority to US13/067,804 priority patent/US8484820B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/53961—Means to assemble or disassemble with work-holder for assembly

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】表面及び裏面に電極が形成された半導体チップの表面電極をパッケージ基板にフリップチップ接続する場合に、バンプ電極の接合不良を防止することができる半導体装置の製造方法及び製造装置を提供する。
【解決手段】ボンディングヘッド１２の吸着口２０Ａ〜２０Ｄの各々は、半導体チップ３０のバンプ電極３２（表面電極）がパッケージ基板１６のバンプ電極２２と接合される接合領域を避けるように配置されている。半導体チップ３０の裏面側には、バンプ電極３２対向する位置に、バンプ電極３２と接続されるバンプ電極３４（裏面電極）が設けられる。吸着口２０Ａ〜２０Ｄは接合領域と重なることがないので、この接合領域でバンプ電極３４（裏面電極）が吸引されることはない。
【選択図】図１

Description

本発明は、半導体装置の製造方法及び製造装置に係り、特に、半導体チップをピックアップして搬送すると共に、半導体チップの表面電極をパッケージ基板にフリップチップ接続する半導体装置の製造方法及び製造装置に関する。
ウェハから個片化された半導体チップは、１個ずつピックアップされて、ボンディング装置へと搬送される。従来、フリップチップ接続でボンディングを行う場合には、一般にコレットと称されるボンディングヘッドを備えたボンディング装置が用いられる。ボンディングヘッドには、このボンディングヘッドを貫通する単一の吸引孔が設けられており、この吸引孔からの吸引により、ボンディングヘッドの吸着面に半導体チップの裏面が吸着される。半導体チップはボンディングヘッドに吸着されて、半導体チップの表面に設けられたバンプ電極とパッケージ基板のバンプ電極とが対向する位置まで搬送され、加圧下で加熱される等して、互いに対向するバンプ電極同士が接合される。
ボンディングヘッドは、半導体チップの吸着装置・搬送装置としての役割を果すために、吸着面や吸着口の形状について種々の変形例が提案されている（特許文献１、特許文献２）。例えば、特許文献１には、吸着による保持状態の解除を容易化するために、吸着口の周囲に溝を設けることが提案されている。また、特許文献２には、接触禁止領域を避けて半導体チップに接触するチップ接触部を備えた吸着コレットを介して、半導体チップを吸着保持する吸着装置が提案されている。
特開昭６３−２９５３９号公報 特開平７−６６２６８号公報
近時、チップオンチップ型やチップスタック型のように、半導体チップを複数段積層する構造技術が開発されている。これらの構造では、半導体チップを積層するために、半導体チップの表面側だけでなく、裏面側にもバンプ電極が設けられる。しかしながら、従来のボンディング装置は、表面及び裏面にバンプ電極が形成された両面電極型の半導体チップを搬送することを想定していなかった。このため種々の問題が生じている。
例えば、図１０（Ａ）に示すように、両面電極型の半導体チップ３０を、ボンディングヘッド１００で吸着して搬送する場合について説明する。半導体チップ３０には、表面側にバンプ電極３２が設けられ、裏面側にバンプ電極３４が設けられている。バンプ電極３２とバンプ電極３４とは、半導体チップ３０の基板を貫通する貫通電極３６により電気的に接続されている。
図示した状況では、図１０（Ｂ）に示すように、ボンディングヘッド１００に設けられた貫通孔１０２の吸着口１０４により、矢印で示したように、半導体チップ３０の裏面側のバンプ電極３４が設けられた領域が直接吸引されることになる。また、対応する表面側のバンプ電極３２が設けられた領域も、基板を介して同時に吸引されることになる。
表面側のバンプ電極３２が設けられた領域が吸引されることにより、バンプ電極３２がパッケージ基板のバンプ電極と接触せず、対向するバンプ電極同士が上手く接合されないという不都合が生じる。また、接合されるはずのバンプ３２が接合されない等により、半導体チップ３０内に応力差が発生し、半導体チップ３０が割れてボンディングを行えない場合もある。更に、吸着口１０４により半導体チップ３０の裏面側が部分的に吸引されることにより、裏面側のバンプ電極３４が変形したり、吸着口１０４の外周に沿った部分に応力が集中して半導体チップ３０が割れ、ボンディングを行えない場合もある。
特に、最近の高集積化に伴い、表面及び裏面にバンプ電極が形成された半導体チップであることに加え、（１）厚さ５０μｍ等と半導体チップが薄型化したこと、（２）バンプ電極がチップ周辺のみならずチップ中央部にも配置されるようになったこと、等により、上記の問題点が顕著に現れるようになった。
本発明は、上記課題に鑑み成されたものであり、表面及び裏面に電極が形成された半導体チップの表面電極をパッケージ基板にフリップチップ接続する場合に、バンプ電極の接合不良を防止することができる半導体装置の製造方法及び製造装置を提供することを目的とする。
上記目的を達成するために請求項１に記載の発明は、表面側に設けられた表面電極と、裏面側に前記表面電極と対向するように設けられ且つ前記表面電極と電気的に接続された裏面電極と、を備えた半導体チップを、基板上に搭載して半導体装置を製造する半導体装置の製造方法であって、前記基板の電極と接合される前記半導体チップの表面電極と接続された裏面電極が設けられた領域以外の前記裏面側の領域から選択された複数の吸着領域を、保持部材に吸着させて、前記半導体チップを裏面側から保持する工程と、前記保持部材を移動させて、保持された前記半導体チップの表面電極と前記基板の電極との位置を合わせ、前記半導体チップと基板とを接合する工程と、を含むことを特徴とする。
また、請求項２に記載の発明は、表面側に設けられた表面電極と、裏面側に前記表面電極と対向するように設けられ且つ前記表面電極と電気的に接続された裏面電極と、を備えた半導体チップを、基板上に搭載して半導体装置を製造する半導体装置の製造方法であって、前記基板の電極と接合される前記半導体チップの表面電極と接続された裏面電極が設けられた領域以外の前記裏面側の領域から、保持部材に吸着させる複数の吸着領域を選択する工程と、前記複数の吸着領域を保持部材に吸着させて、前記半導体チップを裏面側から保持する工程と、保持された前記半導体チップを前記基板上に載置して、前記半導体チップの表面電極と基板の電極とを接合する工程と、を含むことを特徴とする。
また、請求項３に記載の発明は、表面側に設けられた表面電極と、裏面側に前記表面電極と対向するように設けられ且つ前記表面電極と電気的に接続された裏面電極と、を備えた半導体チップを形成し、基板上に搭載して半導体装置を製造する半導体装置の製造方法であって、前記半導体チップを裏面側から保持する保持部材に吸着させる複数の吸着領域以外の前記裏面側の領域に、前記基板の電極と接合される前記半導体チップの表面電極と接続された裏面電極を形成する工程と、前記複数の吸着領域を保持部材に吸着させて、前記半導体チップを裏面側から保持する工程と、前記保持部材を移動させて、保持された前記半導体チップの表面電極と前記基板の電極との位置を合わせ、前記半導体チップと基板とを接合する工程と、を含むことを特徴とする。
上記の半導体装置の製造方法において、複数の吸着領域を、円形状、矩形状、又は帯状の吸着領域とすることができる。また、帯状の吸着領域の一部又は全部が、互いに連結されていてもよい。
また、請求項６に記載の発明は、表面側に設けられた表面電極と、裏面側に前記表面電極と対向するように設けられ且つ前記表面電極と電気的に接続された裏面電極と、を備えた半導体チップを、基板上に搭載して半導体装置を製造する半導体装置の製造装置であって、前記基板の電極と接合される前記半導体チップの表面電極と接続された裏面電極が設けられた領域以外の前記裏面側の領域に存在する複数の吸着領域を吸着して、前記半導体チップを裏面側から保持するように、複数の吸着口が形成された保持部材と、保持された前記半導体チップの表面電極と前記基板の電極との位置を合わせし、前記半導体チップと基板とが接合されるように、前記保持部材を駆動する駆動手段と、を含むことを特徴とする。
上記の半導体装置の製造装置において、前記保持部材は、該保持部材を貫通する複数の吸引孔を備えており、前記複数の吸着口を前記複数の吸引孔の開口として設けられていてもよい。又は、前記保持部材は、該保持部材を貫通する複数の吸引孔を備えていると共に、該複数の吸引孔の各々が該吸引孔と連通された溝部を備えており、前記複数の吸着口が前記複数の吸引口及び前記溝部の開口として設けられていてもよい。或いは、前記保持部材は、吸引口と前記半導体チップを吸着する吸着面側に設けられ前記吸引口と連通された複数の溝部を備えており、前記複数の吸着口が前記複数の溝部の開口として設けられていてもよい。
また、前記保持部材に形成された複数の吸着口は、円形状、矩形状、又は帯状に開口した吸着口とすることができる。また、帯状の吸着口の一部又は全部が、互いに連結されていてもよい。
本発明によれば、表面及び裏面に電極が形成された半導体チップの表面電極をパッケージ基板にフリップチップ接続する場合に、バンプ電極の接合不良を防止することができる、という効果がある。
以下、図面を参照して本発明の実施の形態の一例を詳細に説明する。
（第１の実施の形態）
＜ボンディング装置＞
図１（Ａ）は本発明の製造装置の第１の実施の形態に係るボンディング装置の構成を示す概略断面図であり、図１（Ｂ）はボンディングヘッドの吸着面の平面図である。図１（Ａ）は図１（Ｂ）のＢ−Ｂ線断面図に相当する。このボンディング装置１０には、移動可能に支持された直方体状のボンディングヘッド１２と、基板電極として複数のバンプ電極２２が形成されたパッケージ基板１６を保持するステージ１４とが設けられている。ボンディングヘッド１２は、図示しない駆動装置により駆動され、ステージ１４から所定範囲内で上下左右に移動することが可能である。
ボンディングヘッド１２は、半導体チップを吸引保持する保持部材として機能する。ボンディングヘッド１２には、ボンディングヘッド１２を貫通する複数の吸引孔１８が設けられている。複数の吸引孔１８は、図示しない吸引装置に切離し可能に接続されている。即ち、吸引状態の保持及び解除が可能である。吸引孔１８からの吸引により、ボンディングヘッド１２の吸着面１２ａに、半導体チップ３０の裏面が吸着される。ボンディングヘッド１２の吸着面１２ａは、半導体チップ３０より一回り大きな、平面視が矩形状の平面である。
図１（Ａ）に示す断面図には、吸引孔１８Ａ、１８Ｂしか図示されていないが、図１（Ｂ）に示すように、略直方体状のボンディングヘッド１２は４つの吸引孔１８Ａ〜１８Ｄを備えている。これら吸引孔１８Ａ〜１８Ｄの吸着面１２ａ側の開口の各々が、吸着口２０Ａ〜２０Ｄである。吸着口２０Ａ〜２０Ｄの各々は、外周形状が略円形とされている。なお、吸引孔１８Ａ〜１８Ｄを区別する必要が無い場合には吸引孔１８と総称し、吸着口２０Ａ〜２０Ｄを区別する必要が無い場合には吸着口２０と総称する。
半導体チップ３０は、平面視が矩形状の小さな薄板である。半導体チップ３０の表面側には、表面電極として複数のバンプ電極３２が設けられている。一方、半導体チップ３０の裏面側には、複数のバンプ電極３２に対向する位置に、裏面電極として複数のバンプ電極３４が設けられている。互いに対向するバンプ電極３２とバンプ電極３４とは、半導体チップ３０の基板を貫通する貫通電極３６により電気的に接続されている。ボンディングヘッド１２の吸着口２０Ａ〜２０Ｄの各々は、半導体チップ３０のバンプ電極３２がパッケージ基板１６のバンプ電極２２と接合される接合領域を避けるように配置されている。吸着口２０の配置条件については後述する。
上記のボンディング装置１０では、半導体チップ３０は、ボンディングヘッド１２の吸着口２０Ａ〜２０Ｄからの吸引により吸着面１２ａに吸着される。この吸着状態で、半導体チップ３０は、半導体チップ３０のバンプ電極３２とパッケージ基板１６のバンプ電極２２とが対向する位置まで搬送される。その後、ボンディングヘッド１２を矢印方向に移動させて、バンプ電極３２とバンプ電極２２とを接触させる。このとき、ボンディングヘッド１２及びステージ１４の少なくとも一方に、加熱、荷重、超音波等を加えるなどして、バンプ電極３２とバンプ電極２２とが接合される。これによりパッケージ基板１６に半導体チップ３０が搭載された半導体装置が製造される。
＜吸着口の配置＞
ここで、ボンディングヘッド１２の吸着口２０の配置条件を詳細に説明する。
まず、半導体チップのバンプ電極の配置について説明する。図２（Ａ）は表面及び裏面にバンプ電極が形成された半導体チップの断面図であり、図２（Ｂ）は裏面側のバンプ電極の配置を示す平面図であり、図２（Ｃ）は表面側のバンプ電極の配置を示す平面図である。図２（Ａ）は図２（Ｂ）及び（Ｃ）のＣ−Ｃ線断面図に相当する。なお、図面上は、裏面側のバンプ電極を四角で示し、表面側のバンプ電極を円で示して区別しているが、これらの標記はバンプ電極の形状を限定するものではない。
図２（Ａ）〜（Ｃ）は半導体チップのバンプ電極の配置を模式的に表すものである。実際には、半導体チップ３０の表面に、さらに多数のバンプ電極が形成されている。図２（Ｂ）に示す例では、半導体チップ３０の裏面側には、２１個のバンプ電極３４が形成されている。これらバンプ電極３４は、２行２列目、２行４列目、４行２列目、４行４列目の４つを除いた、５行５列のマトリクス状に配列されている。
また、図２（Ｃ）に示すように、半導体チップ３０の表面側には、基板を介してバンプ電極３４と対向する位置にバンプ電極３２が設けられている。従って、基本的には、バンプ電極３２の個数はバンプ電極３４の個数と同数であり、バンプ電極３２の配置はバンプ電極３４の配置を反転させたものになる。
次に、バンプ電極同士が接合される接合領域について説明する。図３（Ａ）はパッケージ基板のバンプ電極の配置を模式的に示す平面図であり、図３（Ｂ）はバンプ電極同士が接合される接合領域を模式的に示す平面図である。図３（Ａ）に示すように、パッケージ基板１６の表面には、半導体チップ３０に対向する領域２４内に、１７個のバンプ電極２２が形成されている。これらバンプ電極２２は、１行１列目、１行５列目、２行２列目、２行４列目、４行２列目、４行４列目、５行１列目、５行５列目の８つを除いた、５行５列のマトリクス状に配列されている。
ボンディングヘッド１２により、半導体チップ３０がパッケージ基板１６上にフェイスダウンで配置されると、図３（Ｂ）に示すように、互いに対向するバンプ電極３２とバンプ電極２２とが接合される。このようにパッケージ基板１６のバンプ電極２２と半導体チップ３０のバンプ電極３２とが接合される領域が接合領域である。例えば、半導体チップ３０の斜線で表示されたバンプ電極３２は、パッケージ基板１６の黒ベタで表示されたバンプ電極２２と接合されるが、半導体チップ３０の点線で表示されたバンプ電極３２は、対向する位置にバンプ電極が存在しないため、接合領域から除外される。
上記した半導体チップ３０のバンプ電極３２（表面電極）の配置情報や、パッケージ基板１６のバンプ電極２２（基板電極）の配置情報は、半導体装置の設計図等から容易に取得することができる。これらを比較して上述した接合領域を求め、吸着口２０がこれら接合領域を避けて配置されるように、ボンディングヘッド１２が設計されている。
図４は接合領域に応じた吸着口のレイアウトを示す図である。例えば、図４に示すように、パッケージ基板１６上に配置された半導体チップ３０の接合領域を予め想定し、ボンディングヘッド１２の吸着面１２ａに半導体チップ３０の裏面が吸着されたときに、複数の吸着口２０がこれら接合領域の間隙に分散して配置されるように、ボンディングヘッド１２の構造を設計することができる。なお、ボンディングヘッド１２の吸着面１２ａにおける吸着口２０のレイアウトは太い点線で図示した。図４では、吸着面１２ａを裏側から見ていることになる。
図１（Ａ）及び（Ｂ）に示したボンディングヘッド１２は、図３（Ｂ）に示した接合領域に応じた吸着口２０のレイアウト（図４）に基づいて設計されたものであり、各々が吸着面１２ａに開口した４つの吸引孔１８Ａ〜１８Ｄを備えている。吸引孔１８Ａ〜１８Ｄの開口の各々が、吸着口２０Ａ〜２０Ｄである。従って、吸着口２０Ａ〜２０Ｄは、接合領域と重なることがない。
半導体チップ３０の裏面側には複数のバンプ電極３４（裏面電極）が設けられる。接合領域では、これらバンプ電極３４の一部が、バンプ電極３２（表面電極）を介してパッケージ基板１６のバンプ電極２２（基板電極）と接続される。従って、バンプ電極２２（基板電極）と接続されるバンプ電極３４（裏面電極）が吸引されないように、ボンディングヘッド１２で半導体チップ３０の裏面側を吸引保持する。即ち、基板電極と接続される裏面電極が設けられる領域以外の裏面側の領域から「複数の吸着領域」が選択され、これらの吸着領域がボンディングヘッド１２の吸着口２０に吸着される。
以上説明したように、本実施の形態では、パッケージ基板上の電極とフリップチップ接続される半導体チップの表面電極及び対応する裏面電極が、ボンディング時に吸引されることがないので、接合されるはずの電極が接合されない等の接合不良の発生を防止することができると共に、吸引による裏面電極の変形も防止することができる。また、本実施の形態では、複数の吸着口で半導体チップを吸着しているので、半導体チップ内に応力差が発生し難く、半導体チップが割れるのを防止することができる。
（第２の実施の形態）
第２の実施の形態に係るボンディング装置は、ボンディングヘッドの構造以外は第１の実施の形態と同様の構成を備えているので、全体構造の説明は省略し、以下ではボンディングヘッドの構造のみを説明する。図５（Ａ）はボンディングヘッドの吸着面の平面図であり、図５（Ｂ）は図５（Ａ）のＤ−Ｄ線断面図である。また、図５（Ｃ）は接合領域に応じた吸着口のレイアウトを示す図である。
第２の実施の形態に係るボンディングヘッド４０は、平面視が矩形状の吸着面４０ａを備えている。また、ボンディングヘッド４０には、ボンディングヘッド４０を貫通する複数の吸引孔４２が設けられている。図５（Ｂ）に示す断面図には、吸引孔４２Ａ、４２Ｂしか図示されていないが、図５（Ａ）に示すように、ボンディングヘッド４０は４つの吸引孔４２Ａ〜４２Ｄを備えている。吸引孔４２Ａ〜４２Ｄの各々は、断面形状が略円形の円柱状とされている。
一方、吸着面４０ａ側には、吸着面４０ａから所定深さで切り欠かれた複数の溝４４が設けられている。溝４４の溝幅は、吸引孔４２の孔径より大きく、バンプ電極の配置ピッチ（通常は５０μｍ）の数倍程度（例えば２００μｍ程度）が好適である。また、深さｄ２は、深さｄ１より大幅に小さくてもよい。例えば、深さｄ１は、直方体状のボンディングヘッド１２の高さと略等しくすることができる。これに対し、深さｄ２は２００μｍ程度が好適である。
図５（Ｂ）に示す断面図には、溝４４Ａ、４４Ｂしか図示されていないが、図５（Ａ）に示すように、ボンディングヘッド４０の吸着面４０ａには４つの吸引孔４２Ａ〜４２Ｄが開口しており、各々の開口について溝４４Ａ〜４４Ｄを備えている。溝４４Ａは吸引孔４２Ａと連通し、吸引孔４２Ａから外側に延在するように形成されている。この例では、吸着面４０ａの一端と平行に延びた溝４４Ａが形成されている。同様に、溝４４Ｂは吸引孔４２Ｂと連通し、吸引孔４２Ｂから外側に延在するように形成されている。溝４４Ｃは吸引孔４２Ｃと連通し、吸引孔４２Ｃから外側に延在するように形成されている。溝４４Ｄは吸引孔４２Ｄと連通し、吸引孔４２Ｄから外側に延在するように形成されている。
吸引孔４２Ａ及び溝４４Ａの吸着面４０ａ側の開口が、吸着口４６Ａである。同様に、吸引孔４２Ｂ及び溝４４Ｂの吸着面４０ａ側の開口が、吸着口４６Ｂである。吸引孔４２Ｃ及び溝４４Ｃの吸着面４０ａ側の開口が、吸着口４６Ｃである。吸引孔４２Ｄ及び溝４４Ｄの吸着面４０ａ側の開口が、吸着口４６Ｄである。吸着口４６Ａ〜４６Ｄの各々の形状は、円に長方形を重ねた形になる。なお、吸引孔４２Ａ〜４２Ｄを区別する必要が無い場合には吸引孔４２と総称し、溝４４Ａ〜４４Ｄを区別する必要が無い場合には溝４４と総称し、吸着口４６Ａ〜４６Ｄを区別する必要が無い場合には吸着口４６と総称する。
上記のボンディング装置では、半導体チップ３０は、ボンディングヘッド４０の吸着口４６Ａ〜４６Ｄからの吸引により吸着面４０ａに吸着される。この吸着状態で、半導体チップ３０は、半導体チップ３０のバンプ電極３２とパッケージ基板１６のバンプ電極２２とが対向する位置まで搬送される。その後、ボンディングヘッド４０を移動させて、バンプ電極３２とバンプ電極２２とを接触させる。ボンディングヘッドによる加圧、加熱等により、バンプ電極３２とバンプ電極２２とが接合される。
本実施の形態では、第１の実施の形態と同様に、半導体チップ３０がパッケージ基板１６上にフェイスダウンで配置され、互いに対向するバンプ電極３２とバンプ電極２２とが接合される場合について、第１の実施の形態と同じ接合領域を想定して（図３（Ｂ）参照）、ボンディングヘッド４０の吸着面４０ａに半導体チップ３０の裏面が吸着されたときに、複数の吸着口４６がこれら接合領域の間隙に分散して配置されるようにした、吸着口４６のレイアウトの他の一例を示すものである。
なお、吸着口４６のレイアウトは太い点線で図示した。図５（Ｃ）では、吸着面４０ａを裏側から見ていることになる。第２の実施の形態に係るボンディングヘッド４０は、図３（Ｂ）に示した接合領域に応じた吸着口４６のレイアウト（図５（Ｃ））に基づいて設計されたものであり、各々が吸着面４０ａに開口した４つの吸着口４６Ａ〜４６Ｄを備えている。従って、吸着口４６Ａ〜４６Ｄは、接合領域と重なることがない。
以上説明したように、本実施の形態では、パッケージ基板上の電極とフリップチップ接続される半導体チップの表面電極及び対応する裏面電極が、ボンディング時に吸引されることがないので、接合されるはずの電極が接合されない等の接合不良を防止することができると共に、吸引による裏面電極の変形も防止することができる。また、本実施の形態では、複数の吸着口で半導体チップを吸着しているので、半導体チップ内に応力差が発生し難く、半導体チップが割れるのを防止することができる。
加えて、本実施の形態では、吸着面側に吸引口に連結する溝を設け、吸着口の形状を円に長方形を重ねた形状として、吸着面積を増やすことにより吸着力を高めることが可能で、接合の最中に接合時に係る荷重で半導体チップの位置がずれるのを防止することができる。
（第３の実施の形態）
第３の実施の形態では、第１の実施の形態及び第２の実施の形態とは異なる接合領域を想定して、ボンディングヘッドを設計したものである。また、第３の実施の形態に係るボンディング装置は、ボンディングヘッドの構造以外は第１の実施の形態と同様の構成を備えているので、全体構造の説明は省略し、以下ではボンディングヘッドの構造のみを説明する。
図６はバンプ電極同士が接合される接合領域を模式的に示す平面図である。図示された接合領域は、５行５列のマトリクスの中央に接合部を備えていない点で、図３（Ｂ）に示す接合領域とは相違している。第１の実施の形態と同様に、半導体チップ３０がパッケージ基板１６上にフェイスダウンで配置され、互いに対向するバンプ電極３２とバンプ電極２２とが接合される場合について、図６に示す接合領域を想定すると、吸着口の異なるレイアウトが可能になる。
即ち、図６に示す接合領域を想定すると、ボンディングヘッドの設計の自由度が大きくなる。図８は接合領域に応じた吸着口のレイアウトを示す図である。例えば、図８に示すように、図６に示す接合領域を避けて、吸着面５０ａの対角線方向に延びた吸着口を設けることも可能である。以下に具体的に説明する。
図７（Ａ）はボンディングヘッドの吸着面の平面図であり、図７（Ｂ）は図７（Ａ）のＥ−Ｅ線断面図である。第３の実施の形態に係るボンディングヘッド５０は、平面視が矩形状の吸着面５０ａを備えている。また、ボンディングヘッド５０には、吸着面５０ａとは反対側の表面から深さｄ３で柱状に掘り下げられた吸引孔５２が設けられている。図７（Ａ）に示すように、吸引孔５２は、断面形状が略円形の円柱状とされている。
一方、吸着面５０ａ側には、吸着面５０ａから深さｄ４で切り欠かれた複数の溝５４が設けられている。溝５４の溝幅は、バンプ電極の配置ピッチ（通常は５０μｍ）の数倍程度（例えば２００μｍ程度）が好適である。また、深さｄ４は、深さｄ３より大幅に小さくてもよい。深さｄ３は、直方体状のボンディングヘッド１２の高さと略等しくすることができる。これに対し、深さｄ４は２００μｍ程度が好適である。図７（Ｂ）に示す断面図には、溝５４Ａしか図示されていないが、図７（Ａ）に示すように、ボンディングヘッド５０は２つの溝５４Ａと溝５４Ｂを備えている。溝５４Ａ及び溝５４Ｂの各々は、吸引孔５２と連通するように形成されている。
溝５４Ａと溝５４Ｂの吸着面５０ａ側の開口の各々が、吸着口５６Ａ、５６Ｂである。吸着口５６Ａ及び吸着口５６Ｂの各々は、外周形状が、長辺が吸着面５０ａの対角線方向に延びた帯状とされている。吸着口５６Ａと吸着口５６Ｂとは、互いに交差（略直交）するように配置されている。なお、溝５４Ａ、溝５４Ｂを区別する必要が無い場合には溝５４と総称し、吸着口５６Ａ、吸着口５６Ｂを区別する必要が無い場合には吸着口５６と総称する。
上記のボンディング装置では、半導体チップ３０は、ボンディングヘッド５０の吸着口５６Ａ及び吸着口５６Ｂからの吸引により吸着面５０ａに吸着される。この吸着状態で、半導体チップ３０は、半導体チップ３０のバンプ電極３２とパッケージ基板１６のバンプ電極２２とが対向する位置まで搬送される。その後、ボンディングヘッド５０を移動させて、バンプ電極３２とバンプ電極２２とを接触させる。ボンディングヘッドによる加圧、加熱等により、バンプ電極３２とバンプ電極２２とが接合される。
以上説明したように、本実施の形態では、パッケージ基板上の電極とフリップチップ接続される半導体チップの表面電極及び対応する裏面電極が、ボンディング時に吸引されることがないので、接合されるはずの電極が接合されない等の接合不良を防止することができると共に、吸引による裏面電極の変形も防止することができる。また、本実施の形態では、複数の吸着口で半導体チップを吸着しているので、半導体チップ内に応力差が発生し難く、半導体チップが割れるのを防止することができる。
加えて、本実施の形態では、吸引孔を増やさずに、吸着面に設けた吸着溝で吸着領域を広げることが可能になり、ボンディングヘッドの熱分布も良好になる。また、接合の最中に接合時に係る荷重で半導体チップの位置がずれるのを防止することができる。
（第４の実施の形態）
第４の実施の形態では、第１〜第３の実施の形態とは逆に、ボンディングヘッドの吸着口のレイアウトに応じて、半導体チップの接合領域を設計したものである。また、第４の実施の形態で使用するボンディング装置は、ボンディングヘッドの構造以外は第１の実施の形態と同様の構成を備えているので、全体構造の説明は省略し、以下ではボンディングヘッドの構造と、接合領域の設計方法だけを説明する。
図９（Ａ）はボンディングヘッドの吸着面の平面図であり、図９（Ｂ）は図９（Ａ）の領域Ａの部分拡大図である。第４の実施の形態に係るボンディングヘッド６０は、平面視が矩形状の吸着面６０ａを備えている。また、ボンディングヘッド６０には、吸着面６０ａとは反対側の表面から所定深さ柱状に掘り下げられた吸引孔６２が設けられている。吸引孔６２は、断面形状が略円形の円柱状とされている。
一方、吸着面６０ａ側には、吸着面６０ａから所定深さで切り欠かれた複数の溝６４が設けられている。溝６４の溝幅は、およそバンプ電極の配置ピッチの数倍程度である。例えば、２００μｍ程度が好適である。溝６４の溝深さは、例えば、２００μｍ程度が好適である。この例では、図９（Ａ）に示すように、ボンディングヘッド６０は６つの溝６４Ａ〜溝６４Ｆを備えている。溝６４Ａ〜溝６４Ｆの各々は、吸引孔６２と連通するように形成されている。
溝６４Ａ〜溝６４Ｆの吸着面６０ａ側の開口の各々が、吸着口６６Ａ〜６６Ｆである。吸着口６６Ａ及び吸着口６６Ｂの各々は、外周形状が、長辺が吸着面６０ａの対角線方向に延びた帯状とされている。吸着口６６Ａと吸着口６６Ｂとは、互いに交差（略直交）するように配置されている。
また、吸着口６６Ｃ〜６６Ｆの各々は、外周形状が、長辺が吸着面６０ａの対角線と平行な方向に延びた帯状とされている。吸着口６６Ｃと吸着口６６Ｄとは、吸着口６６Ａと交差（略直交）するように配置されている。また、吸着口６６Ｅと吸着口６６Ｆとは、吸着口６６Ｂと交差（略直交）するように配置されている。なお、溝６４Ａ〜溝６４Ｆを区別する必要が無い場合には溝６４と総称し、吸着口６６Ａ〜６６Ｆを区別する必要が無い場合には吸着口６６と総称する。
上述したとおり、半導体チップ３０のバンプ電極３２とパッケージ基板１６のバンプ電極２２とは、吸着口６６Ａ〜６６Ｆが半導体チップ３０に吸着する部分を避けて接合するように、予め設計され、配置されている。例えば、図９（Ｂ）に示すように、領域Ａでは、バンプ電極３２とバンプ電極２２とが接合される接合領域が、吸着口６６Ａ及び吸着口６６Ｃと重ならないように、その周囲に配置されている。従って、接合領域が吸着口６６Ａ〜６６Ｆによって吸引されることはない。
即ち、ボンディングヘッド６０の吸着口６６に吸着させる半導体チップ３０の裏面側の領域（吸着領域）が予め定められており、この吸着領域以外の裏面側の領域に、パッケージ基板１６のバンプ電極２２（基板電極）と接続されるバンプ電極３４（裏面電極）を形成する。
上記のボンディング装置では、半導体チップ３０は、ボンディングヘッド６０の吸着口６６Ａ〜６６Ｆからの吸引により吸着面６０ａに吸着される。この吸着状態で、半導体チップ３０は、半導体チップ３０のバンプ電極３２とパッケージ基板１６のバンプ電極２２とが対向する位置まで搬送される。その後、ボンディングヘッド６０を移動させて、バンプ電極３２とバンプ電極２２とを接触させる。ボンディングヘッドによる加圧、加熱等により、バンプ電極３２とバンプ電極２２とが接合される。
以上説明したように、本実施の形態では、パッケージ基板上の電極とフリップチップ接続される半導体チップの表面電極及び対応する裏面電極が、ボンディング時に吸引されることがないので、接合されるはずの電極が接合されない等の接合不良を防止することができると共に、吸引による裏面電極の変形も防止することができる。また、本実施の形態では、複数の吸着口で半導体チップを吸着しているので、半導体チップ内に応力差が発生し難く、半導体チップが割れるのを防止することができる。
特に、本実施の形態では、ボンディングヘッドの吸着口のレイアウトに応じて、半導体チップの接合領域を設計するので、半導体チップの周辺まで吸着溝を広げることで、半導体チップの全体を吸着することが可能になる。これにより、半導体チップ内に応力差がより発生し難い。また、接合の最中に接合時に係る荷重で半導体チップの位置がずれるのを防止することができる。更に、吸引孔を増やさずに吸着領域を広げることが可能になり、ボンディングヘッドの熱分布も良好になる。
（Ａ）は本発明の製造装置の第１の実施の形態に係るボンディング装置の構成を示す概略断面図であり、（Ｂ）はボンディングヘッドの吸着面の平面図である。 （Ａ）は表面及び裏面にバンプ電極が形成された半導体チップの断面図であり、（Ｂ）は裏面側のバンプ電極の配置を示す平面図であり、（Ｃ）は表面側のバンプ電極の配置を示す平面図である。 （Ａ）はパッケージ基板のバンプ電極の配置を模式的に示す平面図であり、（Ｂ）はバンプ電極同士が接合される接合領域を模式的に示す平面図である。 接合領域に応じた吸着口のレイアウトを示す図である。 （Ａ）はボンディングヘッドの吸着面の平面図であり、（Ｂ）は（Ａ）のＤ−Ｄ線断面図である。（Ｃ）は接合領域に応じた吸着口のレイアウトを示す図である。 バンプ電極同士が接合される接合領域を模式的に示す平面図である。 （Ａ）はボンディングヘッドの吸着面の平面図であり、（Ｂ）は（Ａ）のＥ−Ｅ線断面図である。 接合領域に応じた吸着口のレイアウトを示す図である。 （Ａ）はボンディングヘッドの吸着面の平面図であり、（Ｂ）は（Ａ）の領域Ａの部分拡大図である。 （Ａ）及び（Ｂ）は従来技術の問題点を説明する図である。
符号の説明
１０ ボンディング装置
１２ ボンディングヘッド
１２ａ 吸着面
１４ ステージ
１６ パッケージ基板
１８ 吸引孔
２０ 吸着口
２２ バンプ電極
２４ 領域
３０ 半導体チップ
３２ バンプ電極
３４ バンプ電極
３６ 貫通電極
４０ ボンディングヘッド
４０ａ 吸着面
４２ 吸引孔
４４ 溝
４６ 吸着口
５０ ボンディングヘッド
５０ａ 吸着面
５２ 吸引孔
５４ 溝
５６ 吸着口
６０ ボンディングヘッド
６０ａ 吸着面
６２ 吸引孔
６４ 溝
６６ 吸着口
１００ ボンディングヘッド
１０２ 貫通孔
１０４ 吸着口

Claims (11)

  1. 表面側に設けられた表面電極と、裏面側に前記表面電極と対向するように設けられ且つ前記表面電極と電気的に接続された裏面電極と、を備えた半導体チップを、基板上に搭載して半導体装置を製造する半導体装置の製造方法であって、
    前記基板の電極と接合される前記半導体チップの表面電極と接続された裏面電極が設けられた領域以外の前記裏面側の領域から選択された複数の吸着領域を、保持部材に吸着させて、前記半導体チップを裏面側から保持する工程と、
    前記保持部材を移動させて、保持された前記半導体チップの表面電極と前記基板の電極との位置を合わせ、前記半導体チップと基板とを接合する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 表面側に設けられた表面電極と、裏面側に前記表面電極と対向するように設けられ且つ前記表面電極と電気的に接続された裏面電極と、を備えた半導体チップを、基板上に搭載して半導体装置を製造する半導体装置の製造方法であって、
    前記基板の電極と接合される前記半導体チップの表面電極と接続された裏面電極が設けられた領域以外の前記裏面側の領域から、保持部材に吸着させる複数の吸着領域を選択する工程と、
    前記複数の吸着領域を保持部材に吸着させて、前記半導体チップを裏面側から保持する工程と、
    保持された前記半導体チップを前記基板上に載置して、前記半導体チップの表面電極と基板の電極とを接合する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  3. 表面側に設けられた表面電極と、裏面側に前記表面電極と対向するように設けられ且つ前記表面電極と電気的に接続された裏面電極と、を備えた半導体チップを形成し、基板上に搭載して半導体装置を製造する半導体装置の製造方法であって、
    前記半導体チップを裏面側から保持する保持部材に吸着させる複数の吸着領域以外の前記裏面側の領域に、前記基板の電極と接合される前記半導体チップの表面電極と接続された裏面電極を形成する工程と、
    前記複数の吸着領域を保持部材に吸着させて、前記半導体チップを裏面側から保持する工程と、
    前記保持部材を移動させて、保持された前記半導体チップの表面電極と前記基板の電極との位置を合わせ、前記半導体チップと基板とを接合する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  4. 前記複数の吸着領域が、円形状、矩形状、又は帯状の吸着領域であることを特徴とする請求項１から３までの何れか１項に記載の半導体装置の製造方法。
  5. 前記帯状の吸着領域の一部又は全部が、互いに連結されていることを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 表面側に設けられた表面電極と、裏面側に前記表面電極と対向するように設けられ且つ前記表面電極と電気的に接続された裏面電極と、を備えた半導体チップを、基板上に搭載して半導体装置を製造する半導体装置の製造装置であって、
    前記基板の電極と接合される前記半導体チップの表面電極と接続された裏面電極が設けられた領域以外の前記裏面側の領域に存在する複数の吸着領域を吸着して、前記半導体チップを裏面側から保持するように、複数の吸着口が形成された保持部材と、
    保持された前記半導体チップの表面電極と前記基板の電極との位置を合わせし、前記半導体チップと基板とが接合されるように、前記保持部材を駆動する駆動手段と、
    を含むことを特徴とする半導体装置の製造装置。
  7. 前記保持部材は、該保持部材を貫通する複数の吸引孔を備えており、前記複数の吸着口が前記複数の吸引孔の開口として設けられたことを特徴とする請求項６に記載の半導体装置の製造装置。
  8. 前記保持部材は、該保持部材を貫通する複数の吸引孔を備えていると共に、該複数の吸引孔の各々が該吸引孔と連通された溝部を備えており、前記複数の吸着口が前記複数の吸引口及び前記溝部の開口として設けられたことを特徴とする請求項６に記載の半導体装置の製造装置。
  9. 前記保持部材は、吸引口と前記半導体チップを吸着する吸着面側に設けられ前記吸引口と連通された複数の溝部を備えており、前記複数の吸着口が前記複数の溝部の開口として設けられたことを特徴とする請求項６に記載の半導体装置の製造装置。
  10. 前記保持部材に形成された複数の吸着口が、円形状、矩形状、又は帯状に開口した吸着口であることを特徴とする請求項６から９までの何れか１項に記載の半導体装置の製造装置。
  11. 前記帯状の吸着口の一部又は全部が、互いに連結されていることを特徴とする請求項１０に記載の半導体装置の製造装置。
JP2007322099A 2007-12-13 2007-12-13 半導体装置の製造方法及び製造装置 Pending JP2009147068A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007322099A JP2009147068A (ja) 2007-12-13 2007-12-13 半導体装置の製造方法及び製造装置
US12/314,117 US8003437B2 (en) 2007-12-13 2008-12-04 Semiconductor device fabricating method and fabricating apparatus
US13/067,804 US8484820B2 (en) 2007-12-13 2011-06-28 Semiconductor device fabricating method and fabricating apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007322099A JP2009147068A (ja) 2007-12-13 2007-12-13 半導体装置の製造方法及び製造装置

Publications (1)

Publication Number Publication Date
JP2009147068A true JP2009147068A (ja) 2009-07-02

Family

ID=40753808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007322099A Pending JP2009147068A (ja) 2007-12-13 2007-12-13 半導体装置の製造方法及び製造装置

Country Status (2)

Country Link
US (2) US8003437B2 (ja)
JP (1) JP2009147068A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012221989A (ja) * 2011-04-04 2012-11-12 Elpida Memory Inc 半導体装置製造装置、及び半導体装置の製造方法
JP2014140032A (ja) * 2013-01-21 2014-07-31 Vesi Switzerland Ag 加熱及び冷却可能な吸引部材を有するボンディングヘッド
JP2019033188A (ja) * 2017-08-09 2019-02-28 東レエンジニアリング株式会社 実装装置ならびに実装方法およびこれを用いた半導体装置の製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012101581A1 (de) * 2012-02-27 2013-08-29 Optotech Optikmaschinen Gmbh Vorrichtung und Verfahren zur Bearbeitung von Brillenglasrohlingen
USD759022S1 (en) * 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
USD758372S1 (en) * 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
USD729808S1 (en) * 2013-03-13 2015-05-19 Nagrastar Llc Smart card interface
DE102015102899B4 (de) 2015-02-27 2018-02-01 Optotech Optikmaschinen Gmbh Fräsvorrichtung für die Brillenglasfertigung mit zwei Frässtationen
USD780763S1 (en) * 2015-03-20 2017-03-07 Nagrastar Llc Smart card interface
USD864968S1 (en) * 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
KR20180087536A (ko) * 2017-01-24 2018-08-02 삼성디스플레이 주식회사 접합 장치 및 접합 장치를 이용한 회로 칩 접합 방법
CN113097074B (zh) * 2021-04-06 2024-02-09 南京大学 一种二维材料的图形化电极集成与表面钝化方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213427A (ja) * 1995-02-07 1996-08-20 Sharp Corp 半導体チップおよびマルチチップ半導体モジュール
JPH0936181A (ja) * 1995-07-21 1997-02-07 Shibuya Kogyo Co Ltd ボンディングツール
JPH11307580A (ja) * 1998-04-17 1999-11-05 Nec Corp 半導体チップ吸着用ツール及び該ツールを用いた半導体装置の製造方法
JP2001068511A (ja) * 1999-06-22 2001-03-16 Murata Mfg Co Ltd 電子デバイス素子の実装方法、および弾性表面波装置の製造方法
JP2002313843A (ja) * 2001-04-18 2002-10-25 Sharp Corp 接続装置
JP2005347621A (ja) * 2004-06-04 2005-12-15 Matsushita Electric Ind Co Ltd 電子部品実装ツール

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6329539A (ja) 1986-07-23 1988-02-08 Hitachi Ltd 真空吸着装置
JPH0766268A (ja) 1993-08-20 1995-03-10 Sony Corp 半導体チップの吸着装置
JP2000357711A (ja) * 1999-06-15 2000-12-26 Sony Corp 半導体装置製造用治具および半導体装置の製造方法
US20030001286A1 (en) * 2000-01-28 2003-01-02 Ryoichi Kajiwara Semiconductor package and flip chip bonding method therein
US6617573B2 (en) * 2001-10-25 2003-09-09 Ushiodenki Kabushiki Kaisha Carrier device having a carrier surface with an opening for connecting with grooves
JP2004039736A (ja) * 2002-07-01 2004-02-05 Shinko Electric Ind Co Ltd 半導体チップの搭載装置および搭載方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213427A (ja) * 1995-02-07 1996-08-20 Sharp Corp 半導体チップおよびマルチチップ半導体モジュール
JPH0936181A (ja) * 1995-07-21 1997-02-07 Shibuya Kogyo Co Ltd ボンディングツール
JPH11307580A (ja) * 1998-04-17 1999-11-05 Nec Corp 半導体チップ吸着用ツール及び該ツールを用いた半導体装置の製造方法
JP2001068511A (ja) * 1999-06-22 2001-03-16 Murata Mfg Co Ltd 電子デバイス素子の実装方法、および弾性表面波装置の製造方法
JP2002313843A (ja) * 2001-04-18 2002-10-25 Sharp Corp 接続装置
JP2005347621A (ja) * 2004-06-04 2005-12-15 Matsushita Electric Ind Co Ltd 電子部品実装ツール

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012221989A (ja) * 2011-04-04 2012-11-12 Elpida Memory Inc 半導体装置製造装置、及び半導体装置の製造方法
JP2014140032A (ja) * 2013-01-21 2014-07-31 Vesi Switzerland Ag 加熱及び冷却可能な吸引部材を有するボンディングヘッド
JP2019033188A (ja) * 2017-08-09 2019-02-28 東レエンジニアリング株式会社 実装装置ならびに実装方法およびこれを用いた半導体装置の製造方法

Also Published As

Publication number Publication date
US8484820B2 (en) 2013-07-16
US8003437B2 (en) 2011-08-23
US20110258849A1 (en) 2011-10-27
US20090155953A1 (en) 2009-06-18

Similar Documents

Publication Publication Date Title
JP2009147068A (ja) 半導体装置の製造方法及び製造装置
KR100809696B1 (ko) 사이즈가 상이한 복수의 반도체 칩이 적층된 멀티 칩패키지 및 그 제조방법
JP6338555B2 (ja) 吸着機構及び吸着方法並びに製造装置及び製造方法
US20120313261A1 (en) Chip package structure and manufacturing method thereof
JP5116615B2 (ja) 位置決め治具ユニット、及び、半田付け方法
JP2009099922A (ja) 積層半導体パッケージ及びこれの製造方法
JP5073599B2 (ja) 半導体チップの検査用治具、検査装置および検査方法、ならびに半導体装置の製造方法
JP2010103195A (ja) 積層型半導体装置、積層型半導体装置の製造方法
JP2002141459A (ja) 半導体装置および製造方法
US20150231723A1 (en) Solder ball attaching apparatus, flux dotting apparatus, and method of manufacturing semiconductor package
KR100817068B1 (ko) 박형의 반도체 칩 픽업 장치 및 방법
JP2011129821A (ja) 半導体チップのピックアップ装置及び半導体チップの製造方法
JP5315913B2 (ja) 積層半導体装置の製造方法
JP5953068B2 (ja) 電子部品の載置テーブルと同テーブルを備えたダイボンダ
TWI501349B (zh) Wafer adsorption head
KR102646798B1 (ko) 엘이디 디스플레이 패널 제조를 위한 마이크로 엘이디 칩 어레이 방법 및 이에 이용되는 멀티 칩 캐리어
JP5187299B2 (ja) 半導体装置の製造方法
KR20120005341A (ko) 반도체 칩 및 패키지
JP4637720B2 (ja) 半導体装置およびその製造方法
JP4626872B2 (ja) 半田ボール吸着プレート
JP2001244285A (ja) 微細ボール配列板および微細ボール整列装置
KR102056186B1 (ko) 반도체 패키지 픽업 장치
JP2010192648A (ja) 剥離装置及び剥離方法
CN115939000A (zh) 芯片承载装置及芯片与晶圆键合方法
JP2014157904A (ja) 電子部品の載置テーブルと同テーブルを備えたダイボンダ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100921