JP2009008799A - 表示装置およびその駆動方法 - Google Patents

Abstract

【課題】画素回路の規模を増大させずに、データ電圧の振幅を効率よく利用し、高い精度で閾値補正を行う表示装置を提供する。
【解決手段】閾値補正回路２０内のスイッチ２３をオンさせてデータ線Ｓｊに初期電圧Ｖｉｎｉを与え、画素回路１０内のＴＦＴ１１、１３をオン、ＴＦＴ１２をオフさせると、センス線ＴＳｊの電位は（Ｖｉｎｉ−Ｖｔｈ）となる。このときスイッチ２１をオンさせて、コンデンサ２５に駆動用ＴＦＴ１４の閾値電圧Ｖｔｈを保持する。次にスイッチ２１〜２３の状態を切り替えて、データ線Ｓｊに電圧（Ｖｄａｔａ＋Ｖｔｈ）を印加し、ＴＦＴ１１〜１３の状態を切り替える。ＴＦＴ１１オフ後に有機ＥＬ素子１６に流れる電流の量は、駆動用ＴＦＴ１４のゲート端子電圧（Ｖｄａｔａ＋Ｖｔｈ）によって定まる。これにより、駆動用ＴＦＴの閾値電圧のばらつきを補償する。
【選択図】図２

Description

本発明は、表示装置に関し、より特定的には、有機ＥＬディスプレイやＦＥＤなどの電流駆動素子を用いた表示装置およびその駆動方法に関する。

近年、薄型、軽量、高速応答可能な表示装置の需要が高まり、これに伴い、有機ＥＬ（Electro Luminescence）ディスプレイやＦＥＤ（Field Emission Display）に関する研究開発が活発に行われている。

有機ＥＬディスプレイに含まれる有機ＥＬ素子は、印加される電圧が高く、流れる電流が多いほど、高い輝度で発光する。ところが、有機ＥＬ素子の輝度と電圧の関係は、駆動時間や周辺温度などの影響を受けて容易に変動する。このため、有機ＥＬディスプレイに電圧制御型の駆動方式を適用すると、有機ＥＬ素子の輝度のばらつきを抑えることが非常に困難になる。これに対して、有機ＥＬ素子の輝度は電流にほぼ比例し、この比例関係は周辺温度などの外的要因の影響を受けにくい。したがって、有機ＥＬディスプレイには電流制御型の駆動方式を適用することが好ましい。

一方、表示装置の画素回路や駆動回路は、アモルファスシリコン、低温多結晶シリコン、ＣＧ（Continuous Grain）シリコンなどで構成されたＴＦＴ（Thin Film Transistor：薄膜トランジスタ）を用いて構成される。ところが、ＴＦＴの特性（例えば、閾値電圧や移動度）には、ばらつきが生じやすい。そこで、有機ＥＬディスプレイの画素回路にはＴＦＴの特性のばらつきを補償する回路が設けられ、この回路の作用により有機ＥＬ素子の輝度のばらつきが抑えられる。

電流駆動型の駆動方式においてＴＦＴの特性のばらつきを補償する方式は、駆動用ＴＦＴに流れる電流の量を電流信号で制御する電流プログラム方式と、この電流の量を電圧信号で制御する電圧プログラム方式とに大別される。電流プログラム方式を用いれば閾値電圧と移動度のばらつきを補償することができ、電圧プログラム方式を用いれば閾値電圧のばらつきのみを補償することができる。

ところが、電流プログラム方式には、第１に、非常に微少な量の電流を扱うので画素回路や駆動回路の設計が困難である、第２に、電流信号を設定する間に寄生容量の影響を受けやすいので大面積化が困難であるという問題がある。これに対して、電圧プログラム方式では、寄生容量などの影響は軽微であり、回路設計も比較的容易である。また、移動度のばらつきが電流量に与える影響は、閾値電圧のばらつきが電流量に与える影響よりも小さく、移動度のばらつきはＴＦＴ作製工程である程度抑えることができる。したがって、電圧プログラム方式を適用した表示装置でも、十分な表示品位が得ることができる。

電流駆動型の駆動方式を適用した有機ＥＬディスプレイについては、従来から、以下に示す画素回路が知られている。図１３は、特許文献１に記載された画素回路の回路図である。図１３に示す画素回路９０は、駆動用ＴＦＴ９１、スイッチ用ＴＦＴ９２〜９４、コンデンサ９５、９６、および、有機ＥＬ素子９７（ＯＬＥＤ：Organic Light Emitting Diodeともいう）を備えている。画素回路９０に含まれるＴＦＴは、いずれもＰチャネル型である。

画素回路９０では、電源配線Ｖｐ（電位はＶＤＤ）と共通陰極（ＧＮＤ）との間に、駆動用ＴＦＴ９１、スイッチ用ＴＦＴ９４および有機ＥＬ素子９７が、この順序で直列に設けられている。駆動用ＴＦＴ９１のゲート端子とデータ線Ｓｊとの間には、コンデンサ９５とスイッチ用ＴＦＴ９２がこの順序で直列に設けられている。駆動用ＴＦＴ９１のゲート端子とドレイン端子との間にはスイッチ用ＴＦＴ９３が設けられ、駆動用ＴＦＴ９１のゲート端子と電源配線Ｖｐとの間にはコンデンサ９６が設けられている。スイッチ用ＴＦＴ９２、９３、９４のゲート端子は、それぞれ、走査線Ｇｉ、オートゼロ線ＡＺｉおよび照明線ＩＬｉに接続されている。

図１４は、画素回路９０に対するデータ書き込み時のタイミングチャートである。時刻ｔ０より前では、走査線Ｇｉとオートゼロ線ＡＺｉの電位はハイレベルに、照明線ＩＬｉの電位はローレベルに、データ線Ｓｊの電位は基準電位Ｖｓｔｄに制御される。時刻ｔ０において走査線Ｇｉの電位がローレベルに変化すると、スイッチ用ＴＦＴ９２がオン状態に変化する。次に時刻ｔ１においてオートゼロ線ＡＺｉの電位がローレベルに変化すると、スイッチ用ＴＦＴ９３がオン状態に変化する。これにより、駆動用ＴＦＴ９１のゲート端子とドレイン端子は同電位となる。

次に時刻ｔ２において照明線ＩＬｉの電位がハイレベルに変化すると、スイッチ用ＴＦＴ９４がオフ状態に変化する。このとき、電源配線Ｖｐから駆動用ＴＦＴ９１とスイッチ用ＴＦＴ９３を経由して駆動用ＴＦＴ９１のゲート端子に電流が流れ込み、駆動用ＴＦＴ９１のゲート端子電位は駆動用ＴＦＴ９１がオン状態である間は上昇する。駆動用ＴＦＴ９１は、ゲート−ソース間電圧が閾値電圧Ｖｔｈ（負の値）になる（すなわち、ゲート端子電位が（ＶＤＤ＋Ｖｔｈ）になる）と、オフ状態に変化する。したがって、駆動用ＴＦＴ９１のゲート端子電位は（ＶＤＤ＋Ｖｔｈ）まで上昇する。

次に時刻ｔ３においてオートゼロ線ＡＺｉの電位がハイレベルに変化すると、スイッチ用ＴＦＴ９３がオフ状態に変化する。このときコンデンサ９５には、駆動用ＴＦＴ９１のゲート端子とデータ線Ｓｊとの電位差（ＶＤＤ＋Ｖｔｈ−Ｖｓｔｄ）が保持される。

次に時刻ｔ４においてデータ線Ｓｊの電位が基準電位Ｖｓｔｄからデータ電位Ｖｄａｔａに変化すると、駆動用ＴＦＴ９１のゲート端子電位は、同じ量（Ｖｄａｔａ−Ｖｓｔｄ）だけ変化して（ＶＤＤ＋Ｖｔｈ＋Ｖｄａｔａ−Ｖｓｔｄ）となる。次に時刻ｔ５において走査線Ｇｉの電位がハイレベルに変化すると、スイッチ用ＴＦＴ９２がオフ状態に変化する。このときコンデンサ９６には、駆動用ＴＦＴ９１のゲート−ソース間電圧（Ｖｔｈ＋Ｖｄａｔａ−Ｖｓｔｄ）が保持される。次に時刻ｔ６において、データ線Ｓｊの電位がデータ電位Ｖｄａｔａから基準電位Ｖｓｔｄに変化する。

次に時刻ｔ７において照明線ＩＬｉの電位がローレベルに変化すると、スイッチ用ＴＦＴ９４がオン状態に変化する。これにより、電源配線Ｖｐから駆動用ＴＦＴ９１とスイッチ用ＴＦＴ９４を経由して有機ＥＬ素子９７に電流が流れる。駆動用ＴＦＴ９１を流れる電流の量はゲート端子電位（ＶＤＤ＋Ｖｔｈ＋Ｖｄａｔａ−Ｖｓｔｄ）に応じて増減するが、閾値電圧Ｖｔｈが異なっていても電位差（Ｖｄａｔａ−Ｖｓｔｄ）が同じであれば電流量は同じである。したがって、閾値電圧Ｖｔｈの値にかかわらず、有機ＥＬ素子９７には電位Ｖｄａｔａに応じた量の電流が流れ、有機ＥＬ素子９７はデータ電位Ｖｄａｔａに応じた輝度で発光する。
国際公開第９８／４８４０３号パンフレット

上述したように、図１３に示す画素回路９０を用いれば、駆動用ＴＦＴ９１の閾値電圧のばらつきを補償し、有機ＥＬ素子９７を所望の輝度で発光させることができる。しかしながら、画素回路９０には以下に示す問題点がある。

第１の問題点は、表示信号出力回路のダイナミックレンジ（データ電圧の振幅）を効率よく利用できないことである。画素回路９０では、容量カップリングによるデータ書き込みが行われるので、画素回路の外部からあるデータ電圧を書き込んでも、オーバードライブ電圧として実際に駆動用ＴＦＴに印加される電圧は、そのＣｃ／（Ｃｃ＋Ｃｓ＋Ｃｇｓ）倍になる（ただし、Ｃｃはコンデンサ９５の容量、Ｃｓはコンデンサ９６の容量、Ｃｇｓは駆動用ＴＦＴ９１のゲート−ソース間容量）。このようにデータ電圧の振幅を効率よく利用できないので、データドライバ回路の消費電力が増大する。カップリング容量Ｃｃを極めて大きくすれば、データ電圧の振幅を効率よく利用できるが、そうすると画素回路の面積が増大する。また、高い精度で制御できない寄生容量Ｃｇｓが駆動電圧に影響を及ぼすことも問題となる。

第２の問題点は、画素回路の規模が大きくなることである。上述したように、寄生容量対策としてカップリング容量Ｃｃを大きくすると、画素回路のレイアウトにおいてコンデンサ９５の占める面積が大きくなる。このため、光を基板下部から取り出すボトムエミッション構成の有機ＥＬディスプレイでは、開口率が低下する。また、回路面積の増大は製造時の歩留まり低下の要因になるので、画素回路の面積や素子数を削減する必要がある。

第３の問題点は、閾値補正の精度が低いことである。上述したように、実際の駆動電圧は外部から与えた電圧のＣｃ／（Ｃｃ＋Ｃｓ＋Ｃｇｓ）倍になるので、閾値補正の効果もＣｃ／（Ｃｃ＋Ｃｓ＋Ｃｇｓ）倍になる。このため、閾値電圧を完全に補正することは困難である。

それ故に、本発明は、画素回路の規模を増大させずに、データ電圧の振幅を効率よく利用し、高い精度で閾値補正を行う表示装置を提供することを目的とする。

第１の発明は、電流駆動型の表示装置であって、
複数の走査線と複数のデータ線との各交差点に対応して配置され、それぞれが電気光学素子と、制御端子がスイッチング素子を介して前記データ線に接続された駆動素子とを含み、前記駆動素子の閾値電圧をセンス線に出力する機能を有する複数の画素回路と、
前記走査線を用いて書き込み対象の画素回路を選択すると共に、選択した画素回路から前記センス線に前記閾値電圧が出力されるように制御する走査信号出力回路と、
表示データに対応したデータ電圧に前記センス線に出力された閾値電圧を加算または減算した電圧を前記データ線に印加する走査信号出力回路とを備える。

第２の発明は、第１の発明において、
前記画素回路は、
前記駆動素子の制御端子と一方の導通端子とに接続された容量をさらに含み、
前記駆動素子に対する電源供給を遮断したときに、前記容量に接続された導通端子を前記センス線に接続することを特徴とする。

第３の発明は、第１の発明において、
前記電気光学素子および前記駆動素子は、前記画素回路内で第１および第２の電源配線間に直列に設けられており、
前記画素回路は、
前記駆動素子の制御端子と一方の導通端子とに接続された容量と、
前記駆動素子の制御端子と前記データ線に接続された第１のスイッチング素子と、
前記駆動素子の一方の導通端子と前記第１の電源配線とに接続された第２のスイッチング素子と、
前記容量に接続された導通端子と前記センス線とに接続された第３のスイッチング素子とをさらに含むことを特徴とする。

第４の発明は、第３の発明において、
前記画素回路は、前記駆動素子の制御端子と前記第１の電源配線以下の電位を有する第３の電源配線とに接続された第４のスイッチング素子をさらに含み、
前記第１のスイッチング素子がオフ状態である期間の一部において、前記第４のスイッチング素子がオン状態になることを特徴とする。

第５の発明は、第３の発明において、
前記駆動素子および前記第１〜第３のスイッチング素子は薄膜トランジスタであり、
前記第２および第３のスイッチング素子のうち一方はＰチャネル型、他方はＮチャネル型であり、両者の制御端子は共通の走査線に接続されていることを特徴とする。

第６の発明は、第１の発明において、
前記データ線のそれぞれに対応して、前記センス線が複数設けられていることを特徴とする。

第７の発明は、複数の走査線と複数のデータ線との各交差点に対応して配置され、それぞれが電気光学素子と、制御端子がスイッチング素子を介して前記データ線に接続された駆動素子とを含み、前記駆動素子の閾値電圧をセンス線に出力する機能を有する複数の画素回路を備えた表示装置の駆動方法であって、
前記走査線を用いて書き込み対象の画素回路を選択すると共に、選択した画素回路から前記センス線に前記閾値電圧が出力されるように制御するステップと、
表示データに対応したデータ電圧に前記センス線に出力された閾値電圧を加算または減算した電圧を前記データ線に印加するステップとを備える。

上記第１または第７の発明によれば、選択された画素回路から駆動素子の閾値電圧を読み出し、データ電圧に閾値電圧を加算または減算した電圧を駆動素子の制御端子に与えることができる。したがって、駆動素子の閾値電圧を検出して閾値電圧のばらつきを補償し、電気光学素子を所望の輝度で発光させることができる。また、閾値補正回路を画素回路の外部に設けることにより、画素回路の規模を小さくすることができる。また、閾値電圧を電圧信号として検出することにより、電流信号を帰還する場合とは異なり電流電圧変換素子が不要になるので、補正効果のばらつきを抑えることができる。また、検出した閾値電圧をデータ電圧にそのまま加算または減算することにより、高い精度で閾値補正を行うことができる。また、カップリング容量を介さずに駆動素子の制御端子に所望の電圧を与えられるので、データ電圧の振幅を有効に利用し、消費電力を低減することができる。

上記第２の発明によれば、駆動素子の閾値電圧を正確に検出する画素回路を小さな回路規模で実現することができる。

上記第３の発明によれば、少数の素子を用いて画素回路を構成することにより、表示装置の歩留まりを高くすることができる。

上記第４の発明によれば、駆動素子の閾値電圧を検出するときにセンス線に一定の電位を与えることにより、閾値電圧を高い精度で検出し、閾値補正の精度を高くすることができる。

上記第５の発明によれば、第２および第３のスイッチング素子は排他的にオン状態になるので、駆動素子の閾値電圧をセンス線に出力する機能を有する表示装置を、走査線を削減して構成することができる。

上記第６の発明によれば、駆動素子の閾値電圧を読み出すときに複数のセンス線を用いることにより、閾値電圧の検出期間を長くし、閾値補正の精度を高くすることができる。

図１〜図１２を参照して、本発明の第１〜第５の実施形態に係る表示装置について説明する。以下に示す表示装置は、電気光学素子や複数のスイッチング素子を含む画素回路を備えている。画素回路に含まれるスイッチング素子は、低温ポリシリコンＴＦＴやＣＧシリコンＴＦＴやアモルファスシリコンＴＦＴなどで構成することができる。これらＴＦＴの構成や作成プロセスは公知であるため、ここではその説明を省略する。また、画素回路に含まれる電気光学素子は、有機ＥＬ素子であるとする。有機ＥＬ素子の構成も公知であるので、ここではその説明を省略する。以下、第１〜第５の実施形態に共通する表示装置の全体構成について説明し、その後に各実施形態に係る表示装置の画素回路と閾値補正回路について説明する。

（表示装置の全体構成）
図１は、本発明の第１〜第５の実施形態に係る表示装置の構成を示すブロック図である。図１に示す表示装置１は、（ｍ×ｎ）個の画素回路Ａｉｊ（ただし、ｍおよびｎは２以上の整数、ｉは１以上ｎ以下の整数、ｊは１以上ｍ以下の整数）、表示制御回路２、ゲートドライバ回路３、および、ソースドライバ回路４を備えている。ゲートドライバ回路３は走査信号出力回路として機能し、ソースドライバ回路４は表示信号出力回路として機能する。

表示装置１には、互いに平行なｎ本の走査線Ｇｉと、これに直交する互いに平行なｍ本のデータ線Ｓｊとが設けられる。画素回路Ａｉｊは、走査線Ｇｉとデータ線Ｓｊの各交差点に対応してマトリクス状に配置されている。また、互いに平行なｎ本の制御線Ｒｉが走査線Ｇｉと平行に配置され、互いに平行なｍ本のセンス線ＴＳｊがデータ線Ｓｊと平行に配置されている。走査線Ｇｉと制御線Ｒｉはゲートドライバ回路３に接続され、データ線Ｓｊとセンス線ＴＳｊはソースドライバ回路４に接続される。さらに、画素回路Ａｉｊの配置領域には、図示しない電源配線Ｖｐ（電位はＶＤＤ）と共通陰極Ｖｃｏｍが配置されている。電源配線Ｖｐは第１の電源配線に相当し、共通陰極Ｖｃｏｍは第２の電源配線に相当する。なお、共通陰極Ｖｃｏｍに代えて、陰極配線ＣＡｉを配置してもよい。

表示制御回路２は、ゲートドライバ回路３に対して出力イネーブル信号ＯＥ、スタートパルスＹＩおよびクロックＹＣＫを出力し、ソースドライバ回路４に対してスタートパルスＳＰ、クロックＣＬＫ、表示データＤＡ、および、ラッチパルスＬＰを出力する。また、表示制御回路２は、閾値補正回路９に接続されるａ本（ａは１以上の整数）の制御線ＳＣＡＮ１〜ＳＣＡＮａの電位を制御する。

ゲートドライバ回路３は、シフトレジスタ回路、論理演算回路、および、バッファ（いずれも図示せず）を含んでいる。シフトレジスタ回路は、クロックＹＣＫに同期してスタートパルスＹＩを順次転送する。論理演算回路は、シフトレジスタ回路の各段から出力されたパルスと出力イネーブル信号ＯＥとの間で論理演算を行う。論理演算回路の出力は、バッファを経由して、対応する走査線Ｇｉと制御線Ｒｉに与えられる。１本の走査線Ｇｉにはｍ個の画素回路Ａｉｊが接続されており、画素回路Ａｉｊは走査線Ｇｉを用いてｍ個ずつ一括して選択される。

ソースドライバ回路４は、ｍビットのシフトレジスタ５、レジスタ６、ラッチ７、ｍ個のＤ／Ａ変換器８、および、ｍ個の閾値補正回路９を含み、１行分の画素回路Ａｉｊにデータを同じタイミングで送信する線順次走査を行う。より詳細には、シフトレジスタ５は、縦続接続されたｍ個のレジスタを有し、初段のレジスタに供給されたスタートパルスＳＰをクロックＣＬＫに同期して転送し、各段のレジスタからタイミングパルスＤＬＰを出力する。タイミングパルスＤＬＰの出力タイミングに合わせて、レジスタ６には表示データＤＡが供給される。レジスタ６は、タイミングパルスＤＬＰに従い、表示データＤＡを記憶する。レジスタ６に１行分の表示データＤＡが記憶されると、表示制御回路２はラッチ７に対してラッチパルスＬＰを出力する。ラッチ７は、ラッチパルスＬＰを受け取ると、レジスタ６に記憶された表示データを保持する。

Ｄ／Ａ変換器８と閾値補正回路９は、データ線Ｓｊに対応して設けられる。Ｄ／Ａ変換器８は、ラッチ７に保持された表示データをアナログ信号電圧に変換し、対応する閾値補正回路９に出力する。閾値補正回路９は、データ線Ｓｊとセンス線ＴＳｊに接続されている。センス線ＴＳｊには、ゲートドライバ回路３によって選択された画素回路Ａｉｊから、駆動用ＴＦＴの閾値電圧が出力される。閾値補正回路９は、センス線ＴＳｊに出力された電圧に基づき、Ｄ／Ａ変換器８の出力電圧に駆動用ＴＦＴの閾値電圧を加算または減算した電圧をデータ線Ｓｊに印加する。閾値補正回路９の作用により、画素回路Ａｉｊに含まれる駆動用ＴＦＴの閾値電圧のばらつきを補償することができる（詳細は後述）。

なお、ソースドライバ回路４は、線順次走査に代えて、各画素回路に１つずつ順にデータを送信する点順次走査を行ってもよい。点順次走査を行うときには、ある走査線Ｇｉが選択されている間、データ線Ｓｊの電圧はデータ線Ｓｊの容量によって保持される。点順次走査を行うソースドライバ回路の構成は公知であるので、ここでは説明を省略する。

（第１の実施形態）
図２は、本発明の第１の実施形態に係る表示装置に含まれる画素回路と閾値補正回路の回路図である。図２に示す画素回路１０と閾値補正回路２０は、図１では画素回路Ａｉｊと閾値補正回路９に相当する。画素回路１０は、スイッチ用ＴＦＴ１１〜１３、駆動用ＴＦＴ１４、コンデンサ１５、および、有機ＥＬ素子１６を備えている。スイッチ用ＴＦＴ１１、１３はＮチャネル型、スイッチ用ＴＦＴ１２と駆動用ＴＦＴ１４はＰチャネル型である。

画素回路１０は、電源配線Ｖｐ、共通陰極Ｖｃｏｍ、走査線Ｇｉ、制御線Ｒｉ、データ線Ｓｊ、および、センス線ＴＳｊに接続されている。共通陰極Ｖｃｏｍは、表示装置内のすべての有機ＥＬ素子１６の共通電極となる。画素回路１０では、電源配線Ｖｐと共通陰極Ｖｃｏｍを結ぶ経路上に、電源配線Ｖｐ側から順に、スイッチ用ＴＦＴ１２、駆動用ＴＦＴ１４、および、有機ＥＬ素子１６が直列に設けられている。駆動用ＴＦＴ１４のゲート端子とデータ線Ｓｊの間には、スイッチ用ＴＦＴ１１が設けられている。スイッチ用ＴＦＴ１１と駆動用ＴＦＴ１４の接続点を節点Ａ、スイッチ用ＴＦＴ１２と駆動用ＴＦＴ１４の接続点を節点Ｂという。節点Ａと節点Ｂの間にはコンデンサ１５が設けられ、節点Ｂとセンス線ＴＳｊの間にはスイッチ用ＴＦＴ１３が設けられている。スイッチ用ＴＦＴ１１のゲート端子は走査線Ｇｉに接続され、スイッチ用ＴＦＴ１２、１３のゲート端子は制御線Ｒｉに接続されている。走査線Ｇｉと制御線Ｒｉの電位はゲートドライバ回路３によって制御され、データ線Ｓｊの電位はソースドライバ回路４によって制御される。

閾値補正回路２０は、スイッチ２１〜２４、コンデンサ２５、および、アナログバッファ２６を備えている。スイッチ２１〜２４はいずれもＮチャネル型のトランジスタであり、アナログバッファ２６はボルテージホロワ回路（ユニティゲインアンプ）である。センス線ＴＳｊはスイッチ２１、２４の一端に接続され、スイッチ２１の他端にはスイッチ２２の一端とコンデンサ２５の一方の電極が接続されている。コンデンサ２５の他方の電極には、スイッチ２３の一端とアナログバッファ２６が接続されている。スイッチ２２の他端にはＤ／Ａ変換器８から出力されたデータ電圧Ｖｄａｔａが与えられ、スイッチ２３の他端には初期電圧Ｖｉｎｉが与えられ、スイッチ２４の他端にはＶｉｎｉよりも高く、ＶＤＤ以下の予備電圧ＶｉｎｉＨが与えられる。閾値補正回路２０は２本の制御線ＳＣＡＮ１、ＳＣＡＮ２を用いて制御される。スイッチ２１、２３のゲート端子は制御線ＳＣＡＮ１に接続され、スイッチ２２、２４のゲート端子は制御線ＳＣＡＮ２に接続されている。

図３は、画素回路１０に対するデータ書き込み時のタイミングチャートである。以下、図３を参照して、走査線Ｇｉとデータ線Ｓｊに接続された画素回路１０にデータ電圧Ｖｄａｔａを書き込むときの動作を説明する。図３では、時刻ｔ０から時刻ｔ２までが画素回路１０の選択期間となる。時刻ｔ０から時刻ｔ１では駆動用ＴＦＴ１４の閾値電圧を検知する処理が行われ、時刻ｔ１から時刻ｔ２では補正後のデータ電圧を書き込む処理が行われる。以下、駆動用ＴＦＴ１４の閾値電圧をＶｔｈ（負の値）とし、スイッチ２１とコンデンサ２５の接続点を節点Ｃ、スイッチ２３とコンデンサ２５の接続点を節点Ｄという。

時刻ｔ０より前では、走査線Ｇｉと制御線Ｒｉの電位はローレベルに制御され、スイッチ用ＴＦＴ１１、１３はオフ状態、スイッチ用ＴＦＴ１２はオン状態にある。このとき、コンデンサ１５には前回のデータ書き込み時に与えられた電荷が蓄積されており、駆動用ＴＦＴ１４はオン状態にある。このため、電源配線Ｖｐからスイッチ用ＴＦＴ１２と駆動用ＴＦＴ１４を経由して有機ＥＬ素子１６に電流が流れ、有機ＥＬ素子１６は発光する。

時刻ｔ０において走査線Ｇｉと制御線Ｒｉの電位がハイレベルに変化すると、スイッチ用ＴＦＴ１１、１３はオン状態、スイッチ用ＴＦＴ１２はオフ状態に変化する。時刻ｔ０から時刻ｔ１では、データ線Ｓｊの電位はＶｉｎｉであるので（理由は後述）、節点Ａの電位もＶｉｎｉとなる。

時刻ｔ０以降、コンデンサ１５に蓄積されていた電荷は駆動用ＴＦＴ１４と有機ＥＬ素子１６を経由して放電され、節点Ｂの電位は駆動用ＴＦＴ１４がオン状態である間は下降する。駆動用ＴＦＴ１４は、ゲート−ソース間電圧が閾値電圧Ｖｔｈになる（すなわち、節点Ｂの電位が（Ｖｉｎｉ−Ｖｔｈ）になる）と、オフ状態に変化する。したがって、節点Ｂの電位は（Ｖｉｎｉ−Ｖｔｈ）まで下降する。このときスイッチ用ＴＦＴ１３はオン状態であるので、センス線ＴＳｊの電位も（Ｖｉｎｉ−Ｖｔｈ）まで下降する。閾値補正回路２０は、以下に示すように、センス線ＴＳｊに出力された電位（Ｖｉｎｉ−Ｖｔｈ）に基づき動作する。

制御線ＳＣＡＮ１の電位は、時刻ｔ０から時刻ｔ１ではハイレベルに、時刻ｔ１から時刻ｔ２ではローレベルに制御される。制御線ＳＣＡＮ２の電位は、時刻ｔ０から時刻ｔ１ではローレベルに、時刻ｔ１から時刻ｔ２ではハイレベルに制御される。このため、時刻ｔ０から時刻ｔ１では、スイッチ２１、２３はオン状態、スイッチ２２、２４はオフ状態となり、時刻ｔ１から時刻ｔ２ではその逆になる。

時刻ｔ０から時刻ｔ１では、スイッチ２３はオン状態であるので、節点Ｄの電位はＶｉｎｉとなり、データ線Ｓｊの電位もＶｉｎｉとなる。このときスイッチ２１はオン状態であるので、節点Ｃの電位はセンス線ＴＳｊの電位と同じく（Ｖｉｎｉ−Ｖｔｈ）となる。

時刻ｔ１において、スイッチ２１がオフ状態、スイッチ２２がオン状態に変化すると、節点Ｃの電位は（Ｖｉｎｉ−Ｖｔｈ）からＶｄａｔａに変化する。コンデンサ２５に蓄積された電荷の量は時刻ｔ１の前後で変化しないので、節点Ｄの電位は節点Ｃの電位と同じ量（Ｖｄａｔａ−Ｖｉｎｉ＋Ｖｔｈ）だけ変化して（Ｖｄａｔａ＋Ｖｔｈ）となる。このとき、データ線Ｓｊの電位も（Ｖｄａｔａ＋Ｖｔｈ）となる。

時刻ｔ１において、制御線Ｒｉの電位がローレベルに変化すると、スイッチ用ＴＦＴ１２はオン状態、スイッチ用ＴＦＴ１３はオフ状態に変化する。また、時刻ｔ１において、スイッチ２４がオン状態に変化すると、センス線ＴＳｊの電位はＶｉｎｉＨとなる。なお、予備電圧ＶｉｎｉＨは、時刻ｔ１の前後でセンス線ＴＳｊの電位がほぼ同じになる（すなわち、ＶｉｎｉＨ≒（Ｖｉｎｉ−Ｖｔｈ）となる）ように決定することが好ましい。

時刻ｔ１以降も、走査線Ｇｉの電位はハイレベルであるので、スイッチ用ＴＦＴ１１はオン状態を保つ。このため、節点Ａの電位は、データ線Ｓｊの電位と同じく（Ｖｄａｔａ＋Ｖｔｈ）となる。制御線Ｒｉに与えられるオン電位（ローレベル電位）は、スイッチ用ＴＦＴ１２が深い線形領域で動作するように決定される。スイッチ用ＴＦＴ１２における電圧降下を無視すると、節点Ｂの電位はＶＤＤとなる。

時刻ｔ２において、走査線Ｇｉの電位がローレベルに変化すると、スイッチ用ＴＦＴ１１はオフ状態に変化する。このときコンデンサ１５には、節点Ａと節点Ｂの間の電位差（ＶＤＤ−Ｖｄａｔａ−Ｖｔｈ）が保持される。時刻ｔ２以降、コンデンサ１５に保持された電圧は変化しないので、節点Ａの電位は（Ｖｄａｔａ＋Ｖｔｈ）のままである。したがって、時刻ｔ２以降、次に同じ画素回路１０に対するデータ書き込みが行われるまで、電源配線Ｖｐからスイッチ用ＴＦＴ１２と駆動用ＴＦＴ１４を経由して有機ＥＬ素子１６に電流が流れ、有機ＥＬ素子１６は発光する。このとき駆動用ＴＦＴ１４を流れる電流の量は節点Ａの電位（Ｖｄａｔａ＋Ｖｔｈ）に応じて増減するが、以下に示すように、閾値電圧Ｖｔｈが異なっていてもデータ電圧Ｖｄａｔａが同じであれば電流量は同じになる。

駆動用ＴＦＴ１４を飽和領域で動作させたとき、ドレイン−ソース間を流れる電流Ｉ_ELは、深い線形領域で動作するスイッチ用ＴＦＴ１２における電圧降下を無視すれば、次式（１）で与えられる。
Ｉ_EL＝１／２・Ｗ／Ｌ・Ｃｏｘ・μ（ＶＤＤ−Ｖｇ＋Ｖｔｈ）² …（１）
ただし、上式（１）において、Ｗ／Ｌは駆動用ＴＦＴ１４のアスペクト比、Ｃｏｘはゲート容量、μは移動度、Ｖｇはゲート端子電位（節点Ａの電位）である。

式（１）に示す電流Ｉ_ELは、閾値電圧Ｖｔｈに応じて変動する。本実施形態に係る表示装置では、ゲート端子電位Ｖｇが（Ｖｄａｔａ＋Ｖｔｈ）となるので、電流Ｉ_ELは次式（２）に示すようになる。
Ｉ_EL＝１／２・Ｗ／Ｌ・Ｃｏｘ・μ（ＶＤＤ−Ｖｄａｔａ）² …（２）

式（２）に示す電流Ｉ_ELは、閾値電圧Ｖｔｈには依存しない。したがって、閾値電圧Ｖｔｈの値にかかわらず、有機ＥＬ素子１６にはデータ電圧Ｖｄａｔａに応じた量の電流が流れ、有機ＥＬ素子１６はデータ電圧Ｖｄａｔａに応じた輝度で発光する。本実施形態に係る表示装置では、閾値補正は閾値補正回路２０で行われるが、閾値補正回路２０に複雑な論理回路やメモリなどを設ける必要がない。

以下、アナログバッファ２６について説明する。データ線Ｓｊの容量がコンデンサ２５の容量と比べて無視できる程度に小さい場合には、閾値補正回路２０にアナログバッファ２６を設ける必要はない。一方、数インチ以上の表示パネルでは、データ線Ｓｊの容量は数ｐＦ以上になる場合が多いので、このような場合にはアナログバッファ２６を設ける必要がある。この場合、アナログバッファ２６としてボルテージホロワ回路（ユニティゲインアンプ）を用いれば、回路規模の増大を最小限に抑えながら駆動能力を高めることができる。

また、アナログバッファ２６に一般的な差動増幅器を用いた場合、差動対を形成するトランジスタの特性がばらつき、アナログバッファ２６の特性がばらつくことがある。このようなばらつきが発生すると、表示画面には筋状のむらが現れ、表示品位が低下する。そこで、この不具合を防止するためには、アナログバッファ２６を表示パネル上に形成せずに、表示パネル外の周辺ＩＣに内蔵すればよい。周辺ＩＣに内蔵される回路は、典型的には単結晶シリコンによるトランジスタで形成される。したがって、周辺ＩＣに内蔵すれば、特性のばらつきが極めて小さいアナログバッファ２６を得ることができる。

また、上記の不具合を防止するために、アナログバッファ２６として、オフセットキャンセル機能を有するバッファ（図４を参照）を用いてもよい。図４（ａ）に示すバッファでは、差動増幅器３１の正側入力端子、負側入力端子および出力端子は、それぞれ、バッファの入力端子、コンデンサ３２の一方の電極、および、バッファの出力端子に接続されている。コンデンサ３２の他方の電極とバッファの入力端子との間には、スイッチ３３が設けられている。差動増幅器３１の負側入力端子と出力端子との間には、スイッチ３４が設けられている。コンデンサ３２の他方の電極と差動増幅器３１の出力端子との間には、スイッチ３５が設けられている。スイッチ３３、３４は制御信号ＳＣ＿Ａによって制御され、スイッチ３５は制御信号ＳＣ＿Ｂによって制御される。

制御信号ＳＣ＿Ａ、ＳＣ＿Ｂは、図４（ｂ）に示すように排他的にスイッチをオン状態にするレベル（ここでは、ハイレベルとする）になる。制御信号ＳＣ＿Ａがハイレベルである間（図４（ｃ）を参照）、スイッチ３３、３４はオン状態、スイッチ３５はオフ状態となる。このとき、差動増幅器３１の正側入力端子と負側入力端子の間には、差動増幅器３１のオフセット電圧Ｖｏｆｆが現れる。オフセット電圧Ｖｏｆｆは、コンデンサ３２に保持される。

制御信号ＳＣ＿Ｂがハイレベルである間（図４（ｄ）を参照）、スイッチ３３、３４はオフ状態、スイッチ３５はオン状態となる。これに伴い、差動増幅器３１の負側入力電圧はオフセット電圧Ｖｏｆｆだけ変化し、差動増幅器３１の出力電圧（バッファの出力電圧）も同じ量だけ変化して入力電圧Ｖｉｎに等しくなる。このように、図４（ａ）に示すバッファを用いれば、差動増幅器３１のオフセット電圧をキャンセルすることができる。なお、オフセットキャンセル機能を有するバッファを表示パネル外の周辺ＩＣに内蔵してもよい。

以上に示すように、本実施形態に係る表示装置は、駆動用ＴＦＴ１４の閾値電圧Ｖｔｈをセンス線ＴＳｊに出力する機能を有する画素回路１０と、走査線Ｇｉを用いて書き込み対象の画素回路１０を選択すると共に、選択した画素回路１０からセンス線ＴＳｊに駆動用ＴＦＴ１４の閾値電圧Ｖｔｈが出力されるように制御するゲートドライバ回路３と、データ電圧Ｖｄａｔａからセンス線ＴＳｊに出力された閾値電圧Ｖｔｈの絶対値を減算した電圧（Ｖｄａｔａ＋Ｖｔｈ）をデータ線Ｓｊに印加するソースドライバ回路４を備えている。

したがって、本実施形態に係る表示装置によれば、ゲートドライバ回路３によって選択された画素回路１０から駆動用ＴＦＴ１４の閾値電圧Ｖｔｈを読み出し、電圧（Ｖｄａｔａ＋Ｖｔｈ）を駆動用ＴＦＴ１４のゲート端子に与えることができる。一般に、Ｐチャネル型の駆動用ＴＦＴでは、閾値電圧の絶対値を減算した電圧をゲート端子に与えれば、閾値電圧のばらつきを補償することができる。よって、本実施形態に係る表示装置によれば、駆動用ＴＦＴ１４の閾値電圧を検出して閾値電圧のばらつきを補償し、有機ＥＬ素子１６を所望の輝度で発光させることができる。

また、閾値補正回路２０を画素回路の外部に設け、センス線ＴＳｊを用いて閾値電圧を検出することにより、画素回路１０の規模を縮小することができる。また、閾値電圧を電圧信号として検出することにより、電流信号を帰還する場合とは異なり電流電圧変換素子が不要になるので、補正効果のばらつきを抑えることができる。また、検出した閾値電圧Ｖｔｈをデータ電圧Ｖｄａｔａにそのまま加算することにより、高い精度で閾値補正を行うことができる。また、カップリング容量を介さずに駆動用ＴＦＴ１４のゲート端子に所望の電圧を与えられるので、データ電圧Ｖｄａｔａの振幅を有効に利用し、消費電力を低減することができる。

また、画素回路１０は、駆動用ＴＦＴ１４のゲート端子とドレイン端子に接続されたコンデンサ１５を含み、スイッチ用ＴＦＴ１２をオフ状態にして駆動用ＴＦＴ１４に対する電源供給を遮断したときに、駆動用ＴＦＴ１４のドレイン端子（駆動用ＴＦＴ１４の導通端子のうち、コンデンサ１５に接続されたほう）をセンス線ＴＳｊに接続する。これにより、駆動用ＴＦＴ１４の閾値電圧を正確に検出する画素回路を小さな回路規模で実現することができる。また、図２に示す画素回路１０を用いることにより、少数の素子を用いて画素回路を構成し、表示装置の歩留まりを高くすることができる。

（第２の実施形態）
図５は、本発明の第２の実施形態に係る表示装置に含まれる画素回路と閾値補正回路の回路図である。第２の実施形態に係る表示装置は、図１から制御線Ｒｉを除いた構成を有する。画素回路Ａｉｊの配置領域には、初期電圧Ｖｉｎｉが印加された電源配線（図示せず。以下、第３の電源配線という）がさらに配置されている。図５に示す画素回路４０と閾値補正回路５０は、図１では画素回路Ａｉｊと閾値補正回路９に相当する。以下に示す各実施形態では、各実施形態の構成要素のうち第１の実施形態と同一の要素については、同一の参照符号を付して説明を省略する。

画素回路４０は、第１の実施形態に係る画素回路１０に対して、スイッチ用ＴＦＴ４１を追加し、スイッチ用ＴＦＴ１２、１３のゲート端子を走査線Ｇｉ−１（走査線Ｇｉの１本上に配置された走査線）に接続する変更を施したものである。スイッチ用ＴＦＴ４１は、Ｎチャネル型である。スイッチ用ＴＦＴ４１は、節点Ａと第３の電源配線（電位はＶｉｎｉ）に接続されている。スイッチ用ＴＦＴ４１のゲート端子は、スイッチ用ＴＦＴ１２、１３のゲート端子と共に走査線Ｇｉ−１に接続されている。

閾値補正回路５０は、スイッチ５１ａ〜ｂ、５２ａ〜ｂ、５３ａ〜ｂ、５４ａ〜ｂ、５５、コンデンサ５６、５７、および、アナログバッファ２６を備えている。閾値補正回路５０に含まれる９個のスイッチは、いずれもＮチャネル型のトランジスタである。センス線ＴＳｊはスイッチ５１ａ、５４ａ、５５の一端に接続されている。スイッチ５１ａの他端にはスイッチ５２ａの一端とコンデンサ５６の一方の電極が接続されている。コンデンサ５６の他方の電極にはスイッチ５１ｂ、５２ｂの一端が接続されている。スイッチ５２ａの他端にはＤ／Ａ変換器８から出力されたデータ電圧Ｖｄａｔａが与えられ、スイッチ５１ｂの他端には初期電圧Ｖｉｎｉが与えられ、スイッチ５２ｂの他端にはアナログバッファ２６が接続されている。スイッチ５３ａ〜ｂ、５４ａ〜ｂ、および、コンデンサ５７の接続形態もこれと同様である。スイッチ５５の他端には、予備電圧ＶｉｎｉＨが与えられる。

閾値補正回路５０は、５本の制御線ＳＣＡＮ１〜ＳＣＡＮ５を用いて制御される。スイッチ５１ａ〜ｂのゲート端子は制御線ＳＣＡＮ１に接続され、スイッチ５２ａ〜ｂのゲート端子は制御線ＳＣＡＮ２に接続され、スイッチ５３ａ〜ｂのゲート端子は制御線ＳＣＡＮ３に接続され、スイッチ５４ａ〜ｂのゲート端子は制御線ＳＣＡＮ４に接続され、スイッチ５５のゲート端子は制御線ＳＣＡＮ５に接続されている。

図６は、画素回路４０に対するデータ書き込み時のタイミングチャートである。以下、図６を参照して、走査線Ｇｉとデータ線Ｓｊに接続された画素回路４０にデータ電圧Ｖｄａｔａを書き込むときの動作を説明する。図６では、時刻ｔ４から時刻ｔ６までが画素回路４０の選択期間となり、時刻ｔ０から時刻ｔ２までが１つ上の画素回路の選択期間となる。時刻ｔ０から時刻ｔ２では駆動用ＴＦＴ１４の閾値電圧を検知する処理が行われ、時刻ｔ４から時刻ｔ６では補正後のデータ電圧を書き込む処理が行われる。以下、駆動用ＴＦＴ１４の閾値電圧をＶｔｈ（負の値）とし、スイッチ５１ａとコンデンサ５６の接続点を節点Ｃ、スイッチ５１ｂとコンデンサ５６の接続点を節点Ｄ、スイッチ５４ａとコンデンサ５７の接続点を節点Ｅ、スイッチ５４ｂとコンデンサ５７の接続点を節点Ｆという。

走査線Ｇｉ−１の電位は、時刻ｔ０から時刻ｔ２ではハイレベル、それ以外ではローレベルに制御される。走査線Ｇｉの電位は、時刻ｔ４から時刻ｔ６ではハイレベル、それ以外ではローレベルに制御される。制御線ＳＣＡＮ１の電位は、時刻ｔ１でハイレベルからローレベルに変化する。制御線ＳＣＡＮ２の電位は、時刻ｔ３でローレベルからハイレベルに変化し、時刻ｔ６でローレベルに変化する。制御線ＳＣＡＮ３の電位は、時刻ｔ２でハイレベルからローレベルに変化する。制御線ＳＣＡＮ４の電位は、時刻ｔ３でローレベルからハイレベルに変化し、時刻ｔ５でローレベルに変化する。制御線ＳＣＡＮ５の電位は、時刻ｔ０でハイレベルからローレベルに変化し、時刻ｔ３でハイレベルに変化し、時刻ｔ４でローレベルに変化する。画素回路４０に含まれる４個のスイッチ用ＴＦＴと閾値補正回路５０に含まれる９個のスイッチは、これら信号線の電位に応じて、オン状態またはオフ状態となる。

時刻ｔ０から時刻ｔ２では、スイッチ用ＴＦＴ１１、１２はオフ状態、スイッチ用ＴＦＴ１３、４１はオン状態となる。このため、節点Ａの電位はＶｉｎｉとなり、時刻ｔ１では節点Ｂおよびセンス線ＴＳｊの電位は（Ｖｉｎｉ−Ｖｔｈ）となる。

時刻ｔ０から時刻ｔ１では、スイッチ５１ａ、５１ｂはオン状態、スイッチ５２ａ、５２ｂはオフ状態となる。このため、節点Ｄの電位はＶｉｎｉとなり、接点Ｃの電位はセンス線ＴＳｊｎの電位と同じく（Ｖｉｎｉ−Ｖｔｈ）となる。時刻ｔ１においてスイッチ５１ａ、５１ｂはオフ状態に変化し、時刻ｔ３においてスイッチ５２ａ、５２ｂはオン状態に、スイッチ５３ｂはオフ状態に変化する。このため、節点Ｃの電位は（Ｖｉｎｉ−Ｖｔｈ）からＶｄａｔａに変化し、節点Ｄの電位は節点Ｃの電位と同じ量だけ変化して（Ｖｄａｔａ＋Ｖｔｈ）となる。時刻ｔ３以降、データ線Ｓｊの電位は（Ｖｄａｔａ＋Ｖｔｈ）となる。

時刻ｔ４において、スイッチ用ＴＦＴ１１はオン状態に変化する。このとき、節点Ａの電位は（Ｖｄａｔａ＋Ｖｔｈ）となる。時刻ｔ６において、スイッチ用ＴＦＴ１１はオフ状態に変化する。このときコンデンサ１５には、節点Ａと節点Ｂの電位差（ＶＤＤ−Ｖｄａｔａ−Ｖｔｈ）が保持される。時刻ｔ６以降、有機ＥＬ素子１６は、閾値電圧Ｖｔｈの値にかかわらず、データ電圧Ｖｄａｔａに応じた輝度で発光する。

時刻ｔ３から時刻ｔ６では、１つ下の画素回路に含まれる駆動用ＴＦＴの閾値電圧（以下、Ｖｔｈ’という）を検知する処理が行われる。より詳細には、時刻ｔ３から時刻ｔ４では、スイッチ５５がオン状態となり、センス線ＴＳｊの電位はＶｉｎｉＨとなる。時刻ｔ５では、センス線ＴＳｊの電位は（Ｖｉｎｉ−Ｖｔｈ’）となる。時刻ｔ４から時刻ｔ５では、スイッチ５３ａ、５３ｂはオフ状態、スイッチ５４ａ、５４ｂはオン状態となる。このため、節点Ｆの電位はＶｉｎｉとなり、節点Ｅの電位はセンス線ＴＳｊの電位と同じく（Ｖｉｎｉ−Ｖｔｈ’）となる。コンデンサ５７に保持された電位差は、１つ下の画素回路にデータ電圧を書き込むときに使用される。

第１の実施形態に係る表示装置は、駆動用ＴＦＴの閾値電圧を検出する処理を、画素回路の選択期間からデータ電圧の書き込み期間を引いた時間内に行う。このため、閾値電圧のばらつきが大きいときには、閾値電圧の検出期間が不足し、閾値電圧を正しく検出できないことがある。

これに対して、本実施形態に係る表示装置は、駆動用ＴＦＴの閾値電圧を検出する処理を１つ上の行の画素回路の選択期間内に行う。これにより、閾値電圧の検出期間を長くし、閾値補正の精度を高くすることができる。

また、本実施形態に係る表示装置は、画素回路４０の内部に、駆動用ＴＦＴ１４のゲート端子と第３の電源配線に接続され、スイッチ用ＴＦＴ１１がオフ状態である期間の一部（ここでは、１つ上の行の画素回路の選択期間）でオン状態となるスイッチ用ＴＦＴ４１を備えている。これにより、駆動用ＴＦＴ１４の閾値電圧を検出するときにセンス線ＴＳｊに一定の電位を与えて、閾値電圧を高い精度で検出し、閾値補正の精度を高くすることができる。

（第３の実施形態）
図７は、本発明の第３の実施形態に係る表示装置に含まれる画素回路と閾値補正回路の回路図である。第３の実施形態に係る表示装置は、図１に対して走査線Ｇｉと平行なｎ本の制御線ＲｉＢを追加した構成を有する。図７に示す画素回路６０と閾値補正回路２０は、図１では画素回路Ａｉｊと閾値補正回路９に相当する。

画素回路６０は、スイッチ用ＴＦＴ６１〜６３、駆動用ＴＦＴ６４、コンデンサ１５、および、有機ＥＬ素子１６を備えている。画素回路６０に含まれる４個のＴＦＴは、いずれもＮチャネル型である。画素回路６０では、電源配線Ｖｐと共通陰極Ｖｃｏｍを結ぶ経路上に、電源配線Ｖｐ側から順に、スイッチ用ＴＦＴ６２、駆動用ＴＦＴ６４、および、有機ＥＬ素子１６が直列に設けられている。駆動用ＴＦＴ６４のゲート端子とデータ線Ｓｊの間には、スイッチ用ＴＦＴ６１が設けられている。スイッチ用ＴＦＴ６１と駆動用ＴＦＴ６４の接続点を節点Ｐ、駆動用ＴＦＴ６４と有機ＥＬ素子１６の接続点を節点Ｑという。節点Ｐと節点Ｑの間にはコンデンサ１５が設けられ、節点Ｑとセンス線ＴＳｊの間にはスイッチ用ＴＦＴ６３が設けられている。スイッチ用ＴＦＴ６１〜６３のゲート端子は、それぞれ、走査線Ｇｉ、制御線ＲｉＢおよび制御線Ｒｉに接続されている。走査線Ｇｉと制御線Ｒｉ、ＲｉＢの電位はゲートドライバ回路３によって制御され、データ線Ｓｊの電位はソースドライバ回路４によって制御される。

図８は、画素回路６０に対するデータ書き込み時のタイミングチャートである。図８に示すように、走査線Ｇｉおよび制御線Ｒｉ、ＳＣＡＮ１、ＳＣＡＮ２の電位は、図３と同じように変化する。制御線ＲｉＢの電位は、制御線Ｒｉの電位がローレベルのときにはハイレベル、制御線Ｒｉの電位がハイレベルのときにはローレベルとなる。本実施形態に係る表示装置は、第１の実施形態に係る表示装置と同様に動作し、同様の効果を奏する。なお、一般に、Ｎチャネル型の駆動用ＴＦＴでは、閾値電圧の絶対値を加算した電圧をゲート端子に与えれば、閾値電圧のばらつきを補償することができる。

（第４の実施形態）
図９は、本発明の第４の実施形態に係る表示装置に含まれる画素回路と閾値補正回路の回路図である。第４の実施形態に係る表示装置は、第１の実施形態に係る表示装置と同じ構成を有する。図９に示す画素回路７０と閾値補正回路２０は、図１では画素回路Ａｉｊと閾値補正回路９に相当する。画素回路７０は、第３の実施形態に係る画素回路６０に対して、スイッチ用ＴＦＴ６２を削除し、駆動用ＴＦＴ６４のドレイン端子を電源配線Ｖｐに接続する変更を施したものである。

有機ＥＬ素子１６には、印加電圧が所定レベル（発光開始電圧と呼ばれる）よりも低いときには、電流が流れず、発光しないという性質（ダイオード性）がある。本実施形態に係る表示装置では、初期電圧Ｖｉｎｉは、駆動用ＴＦＴ６４の閾値電圧を検出している間に、有機ＥＬ素子１６への印加電圧が発光開始電圧より低くなるように決定される。具体的には、有機ＥＬ素子１６の閾値電圧Ｖｔｈ（正の値）を検出するときに、節点Ｑの電位は（Ｖｉｎｉ−Ｖｔｈ）となる。初期電圧Ｖｉｎｉは、このときの節点Ｑと共通陰極Ｖｃｏｍの電位差が有機ＥＬ素子１６の発光開始電圧よりも低くなるように決定される。

図１０は、画素回路７０に対するデータ書き込み時のタイミングチャートである。図１０に示すように、走査線Ｇｉおよび制御線Ｒｉ、ＳＣＡＮ１、ＳＣＡＮ２の電位は、図３と同様に変化する。本実施形態に係る表示装置は、第１の実施形態に係る表示装置と同様に動作し、同様の効果を奏する。また、上記のように初期電圧Ｖｉｎｉを決定すれば、駆動用ＴＦＴ６４の閾値電圧を検出している間、有機ＥＬ素子１６にほとんど電流が流れない。したがって、スイッチ用ＴＦＴ６２を削除しても、駆動用ＴＦＴ６４の閾値電圧を検知し、閾値補正を行うことができる。

（第５の実施形態）
図１１は、本発明の第５の実施形態に係る表示装置におけるセンス線の接続形態を示す図である。本実施形態に係る表示装置は、各データ線に対応して複数（ここでは、２本）のセンス線を備えている。図１１において、画素回路８０は上述した画素回路１０、４０、６０、７０などであり、スイッチ用ＴＦＴ８１は上述したスイッチ用ＴＦＴ１３、６３などである。センス線ＴＳｊ１、ＴＳｊ２は、図１ではセンス線ＴＳｊに相当する。

第１の例（図１１（ａ））では、２本のセンス線ＴＳｊ１、ＴＳｊ２は、画素回路８０の１列分とほぼ同じ長さを有し、互いに平行に配置されている。奇数行目の画素回路８０に含まれるスイッチ用ＴＦＴ８１のゲート端子はセンス線ＴＳｊ１に接続され、偶数行目の画素回路８０に含まれるスイッチ用ＴＦＴ８１のゲート端子はセンス線ＴＳｊ２に接続されている。このように各データ線に対応して２本のセンス線ＴＳｊ１、ＴＳｊ２を設けることにより、画素回路８０に含まれる駆動用ＴＦＴの閾値電圧の検出期間を長くすることができる。

第２の例（図１１（ｂ））では、２本のセンス線ＴＳｊ１、ＴＳｊ２は、画素回路８０の１列分の半分とほぼ同じ長さを有し、同一直線上に配置されている。（ｍ×ｎ）個の画素回路８０は、１行目から（ｎ／２）行目までと（ｎ／２＋１）行目からｎ行目までに２分割される。上半分の画素回路８０に含まれるスイッチ用ＴＦＴ８１のゲート端子はセンス線ＴＳｊ１に接続され、下半分の画素回路８０に含まれるスイッチ用ＴＦＴ８１のゲート端子は他方のセンス線ＴＳｊ２に接続されている。

この場合、ゲートドライバ回路３は、上半分の画素回路８０と下半分の画素回路８０を１行ずつ交互に選択する。これにより、画素回路８０は、１行目、（ｎ／２＋１）行目、２行目、（ｎ／２＋２）行目、…の順に選択される。このように各データ線に対応して２本のセンス線ＴＳｊ１、ＴＳｊ２を同一直線上に設けることにより、センス線ＴＳｊのレイアウト面積を増やさずに、画素回路８０に含まれる駆動用ＴＦＴの閾値電圧の検出期間を長くすることができる。なお、図１１（ｂ）に示すセンス線の接続形態を有する表示装置では、ソースドライバ回路４は、画素回路８０の配置領域の上側と下側に分けて配置される（図１２を参照）。

以上に示すように、各データ線に対応して複数のセンス線を備えた本実施形態に係る表示装置によれば、駆動用ＴＦＴの閾値電圧の検出期間を長くし、閾値補正の精度を高くすることができる。

なお、第１〜第５の実施形態では、画素回路は電気光学素子として有機ＥＬ素子を含むこととしたが、有機ＥＬ素子以外の電流駆動型の電気光学素子（例えば、半導体ＬＥＤやＦＥＤの発光部など）を含んでいてもよい。また、画素回路は、電気光学素子の駆動素子として、ガラス基板などの絶縁基板上に形成されたＭＯＳトランジスタ（シリコンゲートＭＯＳ構造を含む）であるＴＦＴを含むこととしたが、閾値電圧を有する任意の電圧制御型の素子（すなわち、制御端子に印加された制御電圧に応じて出力電流が変化し、制御電圧が所定値以上または以下になると出力電流を遮断する素子）を含んでいてもよい。したがって、画素回路は、駆動素子として、半導体基板上に形成されるＭＯＳトランジスタなども含む、一般の絶縁ゲート型電界効果トランジスタを含んでいてもよい。

また、本発明は上述した各実施形態に限定されるものではなく、種々の変更が可能である。異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態も、本発明の技術的範囲に含まれる。

本発明の第１〜第５の実施形態に係る表示装置の構成を示すブロック図である。 本発明の第１の実施形態に係る表示装置に含まれる画素回路と閾値補正回路の回路図である。 本発明の第１の実施形態に係る表示装置における画素回路に対するデータ書き込み時のタイミングチャートである。 オフセットキャンセル機能を有するバッファの回路図、タイミングチャートおよび動作を説明するための図である。 本発明の第２の実施形態に係る表示装置に含まれる画素回路と閾値補正回路の回路図である。 本発明の第２の実施形態に係る表示装置における画素回路に対するデータ書き込み時のタイミングチャートである。 本発明の第３の実施形態に係る表示装置に含まれる画素回路と閾値補正回路の回路図である。 本発明の第３の実施形態に係る表示装置における画素回路に対するデータ書き込み時のタイミングチャートである。 本発明の第４の実施形態に係る表示装置に含まれる画素回路と閾値補正回路の回路図である。 本発明の第４の実施形態に係る表示装置における画素回路に対するデータ書き込み時のタイミングチャートである。 本発明の第５の実施形態に係る表示装置におけるセンス線の接続形態を示す図である。 図１１（ｂ）に示すセンス線の接続形態を有する表示装置の構成を示すブロック図である。 従来の表示装置に含まれる画素回路の回路図である。 図１３に示す画素回路に対するデータ書き込み時のタイミングチャートである。

符号の説明

１…表示装置
２…表示制御回路
３…ゲートドライバ回路
４…ソースドライバ回路
５…シフトレジスタ
６…レジスタ
７…ラッチ
８…Ｄ／Ａ変換器
９、２０、５０…閾値補正回路
Ａｉｊ、１０、４０、６０、７０、８０…画素回路
１１〜１３、４１、６１〜６３、８１…スイッチ用ＴＦＴ
１４、６４…駆動用ＴＦＴ
１５、２５、５６、５７…コンデンサ
１６…有機ＥＬ素子
２１〜２４、５１〜５５…スイッチ
２６…アナログバッファ
Ｇｉ…走査線
Ｓｊ…データ線
Ｒｉ、ＳＣＡＮ１〜ａ…制御線
ＴＳｊ…センス線

Claims (7)

1. 電流駆動型の表示装置であって、
   複数の走査線と複数のデータ線との各交差点に対応して配置され、それぞれが電気光学素子と、制御端子がスイッチング素子を介して前記データ線に接続された駆動素子とを含み、前記駆動素子の閾値電圧をセンス線に出力する機能を有する複数の画素回路と、
   前記走査線を用いて書き込み対象の画素回路を選択すると共に、選択した画素回路から前記センス線に前記閾値電圧が出力されるように制御する走査信号出力回路と、
   表示データに対応したデータ電圧に前記センス線に出力された閾値電圧を加算または減算した電圧を前記データ線に印加する走査信号出力回路とを備えた、表示装置。
2. 前記画素回路は、
   前記駆動素子の制御端子と一方の導通端子とに接続された容量をさらに含み、
   前記駆動素子に対する電源供給を遮断したときに、前記容量に接続された導通端子を前記センス線に接続することを特徴とする、請求項１に記載の表示装置。
3. 前記電気光学素子および前記駆動素子は、前記画素回路内で第１および第２の電源配線間に直列に設けられており、
   前記画素回路は、
   前記駆動素子の制御端子と一方の導通端子とに接続された容量と、
   前記駆動素子の制御端子と前記データ線に接続された第１のスイッチング素子と、
   前記駆動素子の一方の導通端子と前記第１の電源配線とに接続された第２のスイッチング素子と、
   前記容量に接続された導通端子と前記センス線とに接続された第３のスイッチング素子とをさらに含むことを特徴とする、請求項１に記載の表示装置。
4. 前記画素回路は、前記駆動素子の制御端子と前記第１の電源配線以下の電位を有する第３の電源配線とに接続された第４のスイッチング素子をさらに含み、
   前記第１のスイッチング素子がオフ状態である期間の一部において、前記第４のスイッチング素子がオン状態になることを特徴とする、請求項３に記載の表示装置。
5. 前記駆動素子および前記第１〜第３のスイッチング素子は薄膜トランジスタであり、
   前記第２および第３のスイッチング素子のうち一方はＰチャネル型、他方はＮチャネル型であり、両者の制御端子は共通の走査線に接続されていることを特徴とする、請求項３に記載の表示装置。
6. 前記データ線のそれぞれに対応して、前記センス線が複数設けられていることを特徴とする、請求項１に記載の表示装置。
7. 複数の走査線と複数のデータ線との各交差点に対応して配置され、それぞれが電気光学素子と、制御端子がスイッチング素子を介して前記データ線に接続された駆動素子とを含み、前記駆動素子の閾値電圧をセンス線に出力する機能を有する複数の画素回路を備えた表示装置の駆動方法であって、
   前記走査線を用いて書き込み対象の画素回路を選択すると共に、選択した画素回路から前記センス線に前記閾値電圧が出力されるように制御するステップと、
   表示データに対応したデータ電圧に前記センス線に出力された閾値電圧を加算または減算した電圧を前記データ線に印加するステップとを備えた、表示装置の駆動方法。

Images