JP2009099855A - Electric circuit and capacitor - Google Patents
Electric circuit and capacitor Download PDFInfo
- Publication number
- JP2009099855A JP2009099855A JP2007271486A JP2007271486A JP2009099855A JP 2009099855 A JP2009099855 A JP 2009099855A JP 2007271486 A JP2007271486 A JP 2007271486A JP 2007271486 A JP2007271486 A JP 2007271486A JP 2009099855 A JP2009099855 A JP 2009099855A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric
- counter electrode
- electrode
- capacitor
- electric circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
Description
本発明は、電気回路およびコンデンサに関する。本発明は、特に、電気回路における伝送経路と接地電位との間に設けられるバイパスコンデンサおよび当該バイパスコンデンサを備えた電気回路に関する。 The present invention relates to an electric circuit and a capacitor. The present invention particularly relates to a bypass capacitor provided between a transmission path and a ground potential in an electric circuit, and an electric circuit including the bypass capacitor.
プリント基板上に実装されるIC等の電子部品への、プリント基板からの伝送・放射ノイズを抑制する等のことを目的として、バイパスコンデンサが用いられる。このようなバイパスコンデンサとしては、誘電体層および当該誘電体層を挟み込む電極層をプリント基板上に積層した単板コンデンサが知られている(例えば特許文献1を参照)。また、誘電体層の上面および下面に電極を設けたコンデンサをプリント基板上に接着したものをバイパスコンデンサとして用いることがある。
このようなコンデンサをバイパスコンデンサとして用いる場合、当該コンデンサにおける誘電体層の上面および下面に設けた電極の両方をワイヤボンディング等によりプリント基板の配線パターンに接続しなければならなくなる。また、コンデンサがプリント基板上の他の部品等のごく近傍に配置されると、当該部品等とコンデンサとの隙間を通して上記下面に設けた電極と配線パターンとをワイヤボンディングで接続しにくいという問題がある。 When such a capacitor is used as a bypass capacitor, both the electrodes provided on the upper surface and the lower surface of the dielectric layer in the capacitor must be connected to the wiring pattern of the printed board by wire bonding or the like. In addition, when the capacitor is arranged in the very vicinity of other components on the printed circuit board, it is difficult to connect the electrode provided on the lower surface and the wiring pattern through the gap between the component or the like and the capacitor by wire bonding. is there.
上記課題を解決するために、本発明の第1の形態においては、コンデンサを含む電気回路であって、回路基板と、下面が回路基板に対向して設けられる誘電体と、誘電体の上面に形成される第1対向電極と、誘電体の下面に形成される第2対向電極と、誘電体の上面に形成される表面電極と、第2対向電極および表面電極を電気的に接続する接続部とを備える電気回路が提供される。 In order to solve the above-described problems, in a first embodiment of the present invention, an electric circuit including a capacitor, a circuit board, a dielectric provided with a lower surface facing the circuit board, and an upper surface of the dielectric A first counter electrode formed, a second counter electrode formed on the lower surface of the dielectric, a surface electrode formed on the upper surface of the dielectric, and a connection portion for electrically connecting the second counter electrode and the surface electrode An electrical circuit is provided.
また、本発明の第2の形態においては、回路基板に形成されるコンデンサであって、下面が回路基板に対向して設けられる誘電体と、誘電体の上面に形成される第1対向電極と、誘電体の下面に形成される第2対向電極と、誘電体の上面に形成される表面電極と、第2対向電極および表面電極を電気的に接続する接続部とを備えるコンデンサが提供される。 According to a second aspect of the present invention, there is provided a capacitor formed on the circuit board, the dielectric having a lower surface facing the circuit board, and a first counter electrode formed on the upper surface of the dielectric. A capacitor is provided that includes a second counter electrode formed on the lower surface of the dielectric, a surface electrode formed on the upper surface of the dielectric, and a connection portion that electrically connects the second counter electrode and the surface electrode. .
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。 It should be noted that the above summary of the invention does not enumerate all the necessary features of the present invention. In addition, a sub-combination of these feature groups can also be an invention.
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。 Hereinafter, the present invention will be described through embodiments of the invention, but the following embodiments do not limit the invention according to the claims. In addition, not all the combinations of features described in the embodiments are essential for the solving means of the invention.
図1は、電気回路10の一部の上面図を示す。また、図2は、電気回路10の当該一部を図1に示す「A」の方向から見た側面図を示す。図1および図2に示すように、電気回路10は、回路基板20と、回路基板20の上面の一部に形成された絶縁層30と、絶縁層30の上面にパターン形成された配線40、50とを備える。なお、電気回路10において、配線40は伝送経路であり、配線50は接地電位である。
FIG. 1 shows a top view of a portion of an
電気回路10は、さらに、回路基板20の上面における絶縁層30と異なる位置に形成されたコンデンサ100を備える。このコンデンサ100は、第1対向電極110と、第2対向電極120と、誘電体層130とを有する。誘電体層130は、略方形の薄板形状でよく、片側の面(以下において「下面」と称する)が回路基板20に対向して設けられる。第1対向電極110は、誘電体層130の下面と反対側の面(以下において「上面」と称する)に形成される。第2対向電極120は、誘電体層130の下面と回路基板20の上面との間に形成される。
The
コンデンサ100は、第2対向電極120、誘電体層130、および第1対向電極110を回路基板20の上面に順次積層することにより形成してもよい。また、第2対向電極120は、少なくとも一部が誘電体層130の下面の縁に沿って形成されることが好ましく、本例においては、誘電体層130の下面における絶縁層30と対向する辺に沿って形成される。また、他の例として、第2対向電極120が誘電体層130の下面における全ての辺に沿って形成されてもよい。
The
コンデンサ100は、誘電体層130の上面に形成される表面電極140と、第2対向電極120および表面電極140を電気的に接続する接続部150とをさらに有する。表面電極140は、誘電体層130の上面において、第1対向電極110と離間して形成されており、互いに電気的に絶縁されている。接続部150は、誘電体層130における第2対向電極120が形成された上記辺から延伸する(上記辺を含む)側面に形成され、第2対向電極120と電気的に接続する。なお、接続部150は、誘電体層130における上記側面の少なくとも一部に形成されてよく、また、当該側面全体に形成されてもよい。
表面電極140は、その一部が誘電体層130の上面の縁に沿って形成されることが好ましく、本例においては、誘電体層130の上面における接続部150が形成される上記側面に対応する(上記側面と交わる)辺に沿って形成される。したがって、表面電極140は、接続部150と電気的に接続するとともに、接続部150を介して第2対向電極120と電気的に接続する。
Part of the
また、第1対向電極110は、ワイヤ60を介して配線40と接続され、表面電極140は、ワイヤ70を介して配線50と接続される。なお、これらワイヤ60、70は、両端と接続する電極または配線等を空中配線により電気的に接続するボンディングワイヤでよく、これらワイヤ60、70は、ワイヤボンディングにより上記のように接続されることが好ましい。
The
ワイヤ60、70がこのように接続されることにより、第1対向電極110は、伝送経路である配線40と電気的に接続され、表面電極140と接続部150を介して電気的に接続する第2対向電極120は、接地電位である配線50と電気的に接続される。これにより、電気回路10において、コンデンサ100は、伝送経路である配線40と接地電位である配線50との間に設けられるバイパスコンデンサとして機能する。
By connecting the
ここで、本実施形態の電気回路10において、絶縁層30とコンデンサ100との間の間隔は例えば0.1mmであるのに対し、これら絶縁層30およびコンデンサ100の高さは例えば0.3mmであり、当該間隔と比べて当該高さが大きい。したがって、ワイヤ70を表面電極140に接続することにより、誘電体層130の下面に形成された第2対向電極120に直接接続するのと比較して、幅の狭い上記間隔の間を通してワイヤ70を第2対向電極120に接続することなく、容易にワイヤ70を第2対向電極120と接続することができる。
Here, in the
また、コンデンサ100を回路基板20の上面に接着剤により接着して電気回路10を作製する場合に、回路基板20の上面における絶縁層30とコンデンサ100との間に当該接着剤がはみ出すことがある。しかしながら、本実施形態の電気回路10では、当該はみ出した接着剤の有無に関わらずワイヤ70を表面電極140に接続することができるので、ワイヤ70と第2対向電極120との接続をより確実に実施することができる。
Further, when the
また、誘電体層130の下面に形成された第2対向電極120に直接接続するのと比較して、必要なワイヤ70の長さが短くて済む。なお、接続部150の伝送方向における単位長さあたりの抵抗値は、ワイヤ70の伝送方向における当該単位長さあたりの抵抗値より小さいことが好ましい。これにより、ワイヤ70を第2対向電極120に直接接続するのと比較して、第2対向電極120を精度良く接地電位とすることができる。すなわち、単位長さあたりに一定の抵抗値を有するワイヤ70の長さを短くするとともに、表面電極140と第2対向電極120とを接続する接続部150の当該単位長さあたりの抵抗値がワイヤ70より小さいことにより、ワイヤ70が有する抵抗値の影響により第2対向電極120と配線50との間に生じる電位差をより小さくすることができる。
Further, the length of the
なお、電気回路10において、第1対向電極110がワイヤ60を介して配線50と接続され、表面電極140がワイヤ70を介して配線40と接続されてもよい。この場合、接続部150の伝送方向における単位長さあたりの抵抗値は、ワイヤ60の伝送方向における当該単位長さあたりの抵抗値より小さいことが好ましい。
In the
以上のように、電気回路10は、誘電体層130の上面の縁に沿って形成されて接続部150を介して第2対向電極120と電気的に接続される表面電極140を有する。これにより、ワイヤ70を第2対向電極120と直接接続せずに、接続部150を介して第2対向電極120と接続する表面電極140に接続することにより、ワイヤ70と第2対向電極120とをワイヤボンディングで容易に接続させることができる。
As described above, the
図3は、電気回路11の一部の上面図を示す。また、図4は、電気回路11の当該一部を図1に示す「B」の方向から見た側面図を示す。電気回路11において、上記電気回路10と略同じ構成については、図3および図4に上記電気回路10の当該構成と同じ符号を付して説明を省略する。電気回路11は、図3および図4に示すように、回路基板21と、回路基板21の上面に複数形成された絶縁層30と、それぞれの絶縁層30の上面にパターン形成された配線40、50とを備える。電気回路11において、それぞれの配線40は伝送経路であり、また、それぞれの配線50は接地電位である。
FIG. 3 shows a top view of a part of the
電気回路11は、回路基板21の上面における複数の絶縁層30と異なる位置に形成された複数のコンデンサ101をさらに備える。複数のコンデンサ101は、片側の面(以下において「下面」と称する)が回路基板21に対向して設けられるとともに、上面における長手方向の一辺において複数の絶縁層30と対向する略方形の誘電体層131を共有する。また、複数のコンデンサ101の各々は、誘電体層131の下面と回路基板21の上面との間に形成される第2対向電極120と、誘電体層131の下面と反対側の面(以下において「上面」と称する)において誘電体層131の上面の上記一辺に対して略平行に配置される第1対向電極110とを1組ずつ有する。
The
なお、コンデンサ101の各々において、第1対向電極110および第2対向電極120は、誘電体層131を挟んで対向するように形成されることが好ましい。また、本例において、複数のコンデンサ101は、それぞれ第2対向電極120を別個に有するが、このような形態に限られない。例えば誘電体層131の下面全体に形成される第2対向電極120を複数のコンデンサ101が共有してもよい。
In each of the
複数のコンデンサ101の各々は、誘電体層131の上面に形成される表面電極141と、第2対向電極120および表面電極141を電気的に接続する接続部151とをさらに有する。本例において、表面電極141は、誘電体層131の上面の上記一辺に沿って一体に形成されるとともに、接続部151は、上記一辺を含む誘電体層131の側面に一体で形成される。したがって、複数のコンデンサ101の各々は、表面電極141および接続部151を共有する。なお、他の例として、コンデンサ101の各々がこれら表面電極141および接続部151を別個に有してもよい。
Each of the plurality of
複数の第1対向電極110の各々は、ワイヤ60を介して配線40と接続される。また、表面電極141は、複数の第1対向電極110の各々と対向する位置の対向領域161に一端が接続される複数のワイヤ70を介して配線50と接続される。ワイヤ60、70がこのように接続されることにより、複数の第1対向電極110の各々は、伝送経路である配線40と電気的に接続され、表面電極141と接続部151を介して電気的に接続する第2対向電極120は、接地電位である配線50と電気的に接続される。これにより、電気回路11において、複数のコンデンサ101の各々は、対応する伝送経路である配線40と接地電位である配線50との間に設けられるバイパスコンデンサとして機能する。
Each of the plurality of
また、電気回路11において、表面電極141は、対向領域161以外の部分において、当該対向領域161よりも誘電体層131の上面の上記一辺と直交する方向の幅が小さい。これにより、表面電極141における対向領域161以外の部分と複数の第1対向電極110との間に生じる容量成分を小さくすることができる。
In the
なお、本実施形態の電気回路10、11に替えて、コンデンサ100、101は、回路基板20、21の上面に設けた窪みの底面に配されてもよい。また、この場合、コンデンサ100、101の第1対向電極110および第2対向電極120は、回路基板20、21の上面に形成された配線40、50とワイヤ60、70を介してそれぞれ接続されてもよい。また、これに替えて、コンデンサ100、101の第1対向電極110および第2対向電極120は、回路基板20、21に実装されたIC、LSIあるいはSiP等の部品上に設けられたパッドとワイヤ60、70を介してそれぞれ接続されてもよい。
In place of the
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。 As mentioned above, although this invention was demonstrated using embodiment, the technical scope of this invention is not limited to the range as described in the said embodiment. It will be apparent to those skilled in the art that various modifications or improvements can be added to the above-described embodiment. It is apparent from the scope of the claims that the embodiments added with such changes or improvements can be included in the technical scope of the present invention.
10、11 電気回路
20、21 回路基板
30 絶縁層
40、50 配線
60、70 ワイヤ
100、101 コンデンサ
110 第1対向電極
120 第2対向電極
130、131 誘電体層
140、141 表面電極
150、151 接続部
161 対向領域
10, 11
Claims (8)
回路基板と、
下面が前記回路基板に対向して設けられる誘電体と、
前記誘電体の上面に形成される第1対向電極と、
前記誘電体の前記下面に形成される第2対向電極と、
前記誘電体の前記上面に形成される表面電極と、
前記第2対向電極および前記表面電極を電気的に接続する接続部と
を備える電気回路。 An electrical circuit including a capacitor,
A circuit board;
A dielectric provided with a lower surface facing the circuit board;
A first counter electrode formed on the top surface of the dielectric;
A second counter electrode formed on the lower surface of the dielectric;
A surface electrode formed on the upper surface of the dielectric;
An electrical circuit comprising: a connection portion that electrically connects the second counter electrode and the surface electrode.
前記接続部は、前記所定の辺から延伸する前記誘電体の側面に形成され、
前記表面電極は、前記接続部が形成される前記誘電体の側面に対応する、前記誘電体の前記上面の所定の辺に沿って形成される
請求項1に記載の電気回路。 The second counter electrode is formed along a predetermined side of the lower surface of the dielectric,
The connecting portion is formed on a side surface of the dielectric extending from the predetermined side,
The electric circuit according to claim 1, wherein the surface electrode is formed along a predetermined side of the upper surface of the dielectric corresponding to a side surface of the dielectric on which the connection portion is formed.
前記第1対向電極は、前記伝送経路に接続され、
前記表面電極は、前記接地電位に接続される
請求項1に記載の電気回路。 The capacitor is a bypass capacitor provided between a transmission path in the electric circuit and a ground potential;
The first counter electrode is connected to the transmission path;
The electric circuit according to claim 1, wherein the surface electrode is connected to the ground potential.
請求項3に記載の電気回路。 The electric circuit according to claim 3, further comprising a wire that connects the surface electrode and the ground potential with an air wiring.
請求項4に記載の電気回路。 The electric circuit according to claim 4, wherein a resistance value per unit length in the transmission direction of the connection portion is smaller than a resistance value per unit length in the transmission direction of the wire.
前記表面電極は、複数の前記第1対向電極と対向する位置の複数の対向領域を含んで、前記誘電体の前記上面の辺に沿って一体に形成される
請求項2に記載の電気回路。 A plurality of the first counter electrodes arranged substantially parallel to one side of the upper surface of the dielectric on which the surface electrode is formed;
The electric circuit according to claim 2, wherein the surface electrode includes a plurality of opposing regions at positions facing the plurality of first opposing electrodes, and is integrally formed along the side of the upper surface of the dielectric.
請求項6に記載の電気回路。 The surface electrode is formed so that a width of a region other than the opposing region in a direction orthogonal to the one side of the upper surface of the dielectric is smaller than a maximum width in the direction of the opposing region. Electrical circuit as described in.
下面が前記回路基板に対向して設けられる誘電体と、
前記誘電体の上面に形成される第1対向電極と、
前記誘電体の前記下面に形成される第2対向電極と、
前記誘電体の前記上面に形成される表面電極と、
前記第2対向電極および前記表面電極を電気的に接続する接続部と
を備えるコンデンサ。 A capacitor formed on a circuit board,
A dielectric provided with a lower surface facing the circuit board;
A first counter electrode formed on the top surface of the dielectric;
A second counter electrode formed on the lower surface of the dielectric;
A surface electrode formed on the upper surface of the dielectric;
A capacitor comprising: a connection portion that electrically connects the second counter electrode and the surface electrode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007271486A JP2009099855A (en) | 2007-10-18 | 2007-10-18 | Electric circuit and capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007271486A JP2009099855A (en) | 2007-10-18 | 2007-10-18 | Electric circuit and capacitor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009099855A true JP2009099855A (en) | 2009-05-07 |
Family
ID=40702554
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007271486A Withdrawn JP2009099855A (en) | 2007-10-18 | 2007-10-18 | Electric circuit and capacitor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009099855A (en) |
-
2007
- 2007-10-18 JP JP2007271486A patent/JP2009099855A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9131602B2 (en) | Printed circuit board for mobile platforms | |
US8526162B2 (en) | Feedthrough multilayer capacitor | |
JP2004235556A (en) | Laminated capacitor, wiring board, decoupling circuit, and high-frequency circuit | |
JP4730424B2 (en) | Multilayer capacitor | |
JP2012047823A5 (en) | ||
JPWO2018151134A1 (en) | Electronics | |
US7709929B2 (en) | Capacitor sheet and electronic circuit board | |
US9748155B2 (en) | Printed circuit board | |
KR101552790B1 (en) | Wiring substrate | |
US8125794B2 (en) | Multilayer printed wiring board and electronic device using the same | |
JP2015141959A (en) | High frequency module | |
JP5741416B2 (en) | Electronic component mounting structure | |
US20180168045A1 (en) | Electronic Module | |
JP2009099855A (en) | Electric circuit and capacitor | |
JP2015026747A (en) | Resin multilayer substrate | |
WO2015151810A1 (en) | Chip-type electronic component | |
JP2009010273A (en) | Power source noise filtering structure of printed wiring board | |
WO2024224912A1 (en) | Mounting substrate and mounting structure | |
JP2007250645A (en) | Substrate and apparatus | |
JP4748177B2 (en) | Multilayer capacitor | |
JP6406438B2 (en) | Circuit board | |
JP2018113316A (en) | Composite electronic component | |
JP7005111B2 (en) | Electronic component mounting product | |
JP4183009B2 (en) | Multilayer capacitors, wiring boards, decoupling circuits, and high-frequency circuits | |
WO2020188758A1 (en) | Circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110104 |