JP2009088109A - Semiconductor device and method of manufacturing the same - Google Patents
Semiconductor device and method of manufacturing the same Download PDFInfo
- Publication number
- JP2009088109A JP2009088109A JP2007253750A JP2007253750A JP2009088109A JP 2009088109 A JP2009088109 A JP 2009088109A JP 2007253750 A JP2007253750 A JP 2007253750A JP 2007253750 A JP2007253750 A JP 2007253750A JP 2009088109 A JP2009088109 A JP 2009088109A
- Authority
- JP
- Japan
- Prior art keywords
- sealing film
- semiconductor device
- groove
- protective tape
- adhesive material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Dicing (AREA)
Abstract
Description
この発明は半導体装置およびその製造方法に関する。 The present invention relates to a semiconductor device and a manufacturing method thereof.
従来の半導体装置の製造方法には、半導体基板の厚さを薄くして装置全体の厚さを薄くするため、ウエハ状態の半導体基板(以下、半導体ウエハという)の裏面を研削するようにした方法がある(例えば、特許文献1参照)。この場合、まず、半導体ウエハの表面側においてダイシングストリートに対応する部分にその裏面まで達しないストレート状の溝を形成する。次に、半導体ウエハの表面に保護テープを貼り付ける。 In a conventional method for manufacturing a semiconductor device, the back surface of a semiconductor substrate in a wafer state (hereinafter referred to as a semiconductor wafer) is ground in order to reduce the thickness of the semiconductor substrate to reduce the thickness of the entire device. (For example, refer to Patent Document 1). In this case, first, a straight groove that does not reach the back surface is formed in a portion corresponding to the dicing street on the front surface side of the semiconductor wafer. Next, a protective tape is attached to the surface of the semiconductor wafer.
次に、半導体ウエハの裏面を少なくとも溝が露呈するまで研削し、これにより、半導体ウエハの厚さを薄くするとともに、半導体ウエハを分離して個々の半導体装置に分離する。次に、分離された複数の半導体装置の裏面に支持テープを貼り付ける。次に、分離された複数の半導体装置の表面から保護テープを剥離している。 Next, the back surface of the semiconductor wafer is ground until at least the grooves are exposed, thereby reducing the thickness of the semiconductor wafer and separating the semiconductor wafer into individual semiconductor devices. Next, a support tape is attached to the back surfaces of the separated semiconductor devices. Next, the protective tape is peeled off from the surfaces of the plurality of separated semiconductor devices.
ところで、上記従来の半導体装置の製造方法では、表面にストレート状の溝が形成された半導体ウエハの表面に保護テープを貼り付けているので、保護テープの粘着材の一部がストレート状の溝内に入り込み、保護テープを剥離するとき、ストレート状の溝内に入り込んだ粘着材が保護テープの粘着材から切り離されてそのまま残り、個片化された半導体装置の側面に粘着材残渣として残りやすい。このような半導体装置を回路基板上に実装したとき、その側面に残った粘着材残渣が脱落すると、回路基板上での短絡や断線の原因となってしまう。 By the way, in the above conventional semiconductor device manufacturing method, since the protective tape is attached to the surface of the semiconductor wafer having a straight groove formed on the surface, a part of the adhesive material of the protective tape is in the straight groove. When the protective tape enters and peels off the protective tape, the adhesive material that has entered the straight groove is separated from the adhesive material of the protective tape and remains as it is, and tends to remain as an adhesive material residue on the side surface of the separated semiconductor device. When such a semiconductor device is mounted on a circuit board, if the adhesive residue remaining on the side surface falls off, a short circuit or disconnection on the circuit board may occur.
そこで、この発明は、個片化された半導体装置の側面に粘着材残渣が発生しにくいようにすることができる半導体装置およびその製造方法を提供することを目的とする。 SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a semiconductor device and a method for manufacturing the same that can make it difficult for adhesive residue to be generated on the side surface of the separated semiconductor device.
請求項1に記載の発明に係る半導体装置は、半導体基板上に複数の突起電極が形成され、前記突起電極の周囲に封止膜が形成された半導体装置において、少なくとも前記封止膜の上部の側面が傾斜面となっていることを特徴とするものである。
請求項2に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記突起電極上に半田ボールが形成されていることを特徴とするものである。
請求項3に記載の発明に係る半導体装置の製造方法は、半導体ウエハ上に複数の突起電極が形成され、前記突起電極の周囲に封止膜が形成されたものを用意する工程と、ダイシングストリートに沿って前記封止膜の上面側から前記半導体ウエハの途中に達するまでのストレート状の第1の溝を形成するともに、前記第1の溝の上方に、前記ダイシングストリートの両側における少なくとも前記封止膜の上部が前記ダイシングストリート側に向かって下降する傾斜状とされた第2の溝を形成する工程と、前記封止膜上に粘着材を有する保護テープを貼り付ける工程と、前記半導体ウエハの裏面を前記第1の溝が露呈するまで研削する工程と、前記保護テープを剥離する工程と、を含むことを特徴とするものである。
請求項4に記載の発明に係る半導体装置の製造方法は、請求項3に記載の発明において、前記保護テープの粘着材は紫外線硬化型であり、前記封止膜上に前記保護テープを貼り付けた状態では前記粘着材は未硬化状態であり、前記保護テープを剥離する前に、前記粘着材を紫外線の照射により硬化させる工程を有することを特徴とするものである。
請求項5に記載の発明に係る半導体装置の製造方法は、請求項4に記載の発明において、前記粘着材を硬化させた後に、前記半導体ウエハの裏面にピックアップテープを貼り付け、この後、前記保護テープを剥離することを特徴とするものである。
請求項6に記載の発明に係る半導体装置の製造方法は、請求項3に記載の発明において、前記第1、第2の溝を形成する前に、前記突起電極上に半田ボールを形成する工程を有することを特徴とするものである。
The semiconductor device according to
A semiconductor device according to a second aspect of the present invention is the semiconductor device according to the first aspect, wherein a solder ball is formed on the protruding electrode.
According to a third aspect of the present invention, there is provided a method of manufacturing a semiconductor device comprising: a step of preparing a plurality of protruding electrodes formed on a semiconductor wafer, and a sealing film formed around the protruding electrodes; A straight first groove extending from the upper surface side of the sealing film to the middle of the semiconductor wafer is formed along the first groove, and at least the sealing on both sides of the dicing street is formed above the first groove. Forming a second groove having an inclined shape in which an upper portion of the stop film descends toward the dicing street side, attaching a protective tape having an adhesive material on the sealing film, and the semiconductor wafer Including a step of grinding until the first groove is exposed, and a step of peeling off the protective tape.
According to a fourth aspect of the present invention, there is provided a method for manufacturing a semiconductor device according to the third aspect of the present invention, wherein the adhesive material of the protective tape is of an ultraviolet curable type, and the protective tape is attached onto the sealing film. In this state, the pressure-sensitive adhesive material is in an uncured state, and has a step of curing the pressure-sensitive adhesive material by irradiation with ultraviolet rays before peeling off the protective tape.
According to a fifth aspect of the present invention, there is provided a method for manufacturing a semiconductor device according to the fourth aspect of the invention, wherein after the adhesive material is cured, a pickup tape is attached to the back surface of the semiconductor wafer, The protective tape is peeled off.
According to a sixth aspect of the present invention, there is provided a method for manufacturing a semiconductor device according to the third aspect of the present invention, wherein a solder ball is formed on the protruding electrode before the first and second grooves are formed. It is characterized by having.
この発明によれば、封止膜上に粘着材を有する保護テープを貼り付けた状態において、粘着材が傾斜状の第2の溝内に入り込んでも、この第2の溝の傾斜面における剥離角度が緩くなり、したがって第2の溝の傾斜面に粘着材残渣として残りにくいようにすることができ、ひいては個片化された半導体装置の側面に粘着材残渣が発生しにくいようにすることができる。 According to the present invention, even when the adhesive material enters the inclined second groove in the state where the protective tape having the adhesive material is pasted on the sealing film, the peeling angle on the inclined surface of the second groove. Therefore, it is possible to make it difficult to remain as an adhesive residue on the inclined surface of the second groove, and thus it is possible to prevent an adhesive residue from being generated on the side surface of the separated semiconductor device. .
図1はこの発明の製造方法により製造された半導体装置の一例の断面図を示す。この半導体装置は、一般的にはCSP(chip size package)と呼ばれるものであり、シリコン基板(半導体基板)1を備えている。シリコン基板1の上面には所定の機能の集積回路(図示せず)が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド2が集積回路に接続されて設けられている。
FIG. 1 is a sectional view showing an example of a semiconductor device manufactured by the manufacturing method of the present invention. This semiconductor device is generally called a CSP (chip size package) and includes a silicon substrate (semiconductor substrate) 1. An integrated circuit (not shown) having a predetermined function is provided on the upper surface of the
接続パッド2の中央部を除くシリコン基板1の上面には酸化シリコン等からなる絶縁膜3が設けられ、接続パッド2の中央部は絶縁膜3に設けられた開口部4を介して露出されている。絶縁膜3の上面にはポリイミド系樹脂等からなる保護膜5が設けられている。絶縁膜3の開口部4に対応する部分における保護膜5には開口部6が設けられている。
An
保護膜5の上面には配線7が設けられている。配線7は、保護膜5の上面に設けられた銅等からなる下地金属層8と、下地金属層8の上面に設けられた銅からなる上部金属層9との2層構造となっている。配線7の一端部は、絶縁膜3および保護膜5の開口部4、6を介して接続パッド2に接続されている。
A
配線7の接続パッド部上面には銅からなる柱状電極(突起電極)10が設けられている。配線7を含む保護膜5の上面にはエポキシ系樹脂等からなる封止膜11がその上面が柱状電極10の上面と面一となるように設けられている。封止膜11の側面全体は傾斜面12となっている。柱状電極10の上面には半田ボール13が設けられている。
A columnar electrode (projection electrode) 10 made of copper is provided on the upper surface of the connection pad portion of the
次に、この半導体装置の製造方法の一例について説明する。まず、図2に示すように、ウエハ状態のシリコン基板(以下、半導体ウエハ21という)上にアルミニウム系金属等からなる接続パッド2、酸化シリコン等からなる絶縁膜3、ポリイミド系樹脂等からなる保護膜5、配線7(銅等からなる下地金属層8および銅からなる上部金属層9)、銅からなる柱状電極10、エポキシ系樹脂等からなる封止膜11および半田ボール13が形成されたものを用意する。
Next, an example of a method for manufacturing this semiconductor device will be described. First, as shown in FIG. 2, on a silicon substrate in a wafer state (hereinafter referred to as a semiconductor wafer 21), a
この場合、半導体ウエハ21の各半導体装置が形成される領域には所定の機能の集積回路が形成され、接続パッド2はそれぞれ対応する領域に形成された集積回路に電気的に接続されている。また、半導体ウエハ21の厚さは、図1に示すシリコン基板1の厚さよりもある程度厚くなっている。また、封止膜11の上面は平坦となっている。なお、図2において、符号22で示す領域はダイシングストリートに対応する領域である。ダイシングストリート22は、半導体ウエハ21に格子状に設けられており、図2に図示された方向とは直交する方向、すなわち、紙面と平行な方向にも設けられている。
In this case, an integrated circuit having a predetermined function is formed in a region of the
次に、図3に示すように、第1のダイシングブレード23を用意する。この第1のダイシングブレード23は円盤状の砥石からなり、その厚さはダイシングストリート22の幅に応じた厚さであり、その刃先の断面形状はほぼコ字形状(あるいはほぼU字形状)となっている。
Next, as shown in FIG. 3, a
そして、この第1のダイシングブレード23を用いて、ダイシングストリート22に沿って、封止膜11の上面側から半導体ウエハ21の途中までハーフカットし、すなわち、封止膜11、保護膜5および絶縁膜3をフルカットとし、且つ、半導体ウエハ21をハーフカットし、ストレート状の第1の溝24を形成する。この場合、第1の溝24の幅はダイシングストリート22の幅と同じである。
Then, the
第1のダイシングブレード23による封止膜11の上面側から半導体ウエハ21の途中までのハーフカットは、すべてのダイシングストリート22に沿って行うもので、紙面と平行なダイシングストリート22に沿う方向にも行い、各集積回路の周囲に第1の溝24を形成する。
The half cut from the upper surface side of the sealing
次に、図4に示すように、第2のダイシングブレード25を用意する。この第2のダイシングブレード25は厚さが第1のダイシングブレード23よりも厚い円盤状の砥石からなり、その刃先の断面形状はほぼV字形状となっている。そして、この第2のダイシングブレード25を用いて、ダイシングストリート22およびその両側の領域における封止膜11の上面側をカットし、断面ほぼV字形状の第2の溝26を形成する。すなわち、第1の溝24の上方に、ダイシングストリート22の両側における封止膜11の上部がダイシングストリート22側に向かって下降する傾斜状とされた第2の溝26を形成する
Next, as shown in FIG. 4, a
ここで、第2のダイシングブレード25の刃先の傾斜角度は、図4では45°として図示しているが、30〜60°の範囲内であればよい。また、第2のダイシングブレード25による切り込み深さは、半導体ウエハ21の上面まで達しない程度でもよく、図4では封止膜11の厚さ方向全体のみに第2の溝26が形成された、として図示している。したがって、この状態では、封止膜11の側面全体には、図1において符号12で示す傾斜面が形成されている。
Here, although the inclination angle of the cutting edge of the
ところで、断面ほぼV字形状の第2の溝26の深さをある程度以上に深くすると、第2のダイシングブレード25で配線7を傷付けるおそれがあり、好ましくない。また、断面ほぼV字形状の第2の溝26の深さをある程度以上に深くするため、第2のダイシングブレード25の厚さを厚くすると、第2のダイシングブレード25で半田ボール13を傷付けるおそれがあり、これまた好ましくない。ただし、このような危惧が生じない場合には、半導体ウエハ21の上面まで切り込んで第2の溝26を形成するようにしてもよい。
By the way, if the depth of the
第2のダイシングブレード25による封止膜11あるいは封止膜11およびその下方の層のカットは、すべてのダイシングストリート22に沿って行うもので、紙面と平行なダイシングストリート22に沿う方向にも行い、各集積回路の周囲における第1の溝24の上方に第2の溝26を形成する。
The cutting of the sealing
次に、図5に示すように、半田ボール13を含む封止膜11の上面に、保護テープ27の下面に設けられた紫外線硬化型で未硬化状態の粘着材28を貼り付ける。この場合、粘着材28の厚さは半田ボール13の高さよりも厚くなっている。したがって、この状態では、半田ボール13は粘着材28によって完全に覆われている。また、粘着材28は第2の溝26内に適宜に入り込む。
Next, as shown in FIG. 5, an ultraviolet curable uncured
次に、図6に示すように、半導体ウエハ21の下面(裏面)を少なくとも第1の溝24が露呈するまで研削砥石(図示せず)を用いて研削する。すると、半導体ウエハ21の厚さが薄くなり、且つ、半導体ウエハ21が個々のチップに分離されることにより、全体としても第1、第2の溝24、26により分離されて個片化されるが、各個片化された半導体装置の半田ボール13を含む封止膜11の上面が粘着材28を介して保護テープ27に粘着されているので、各個片化された半導体装置がバラバラになることはない。
Next, as shown in FIG. 6, the lower surface (back surface) of the
次に、図7に示すように、保護テープ27の上面側から紫外線を照射し、粘着材28を硬化させる。次に、図8に示すように、各個片化された半導体装置の半導体ウエハ21の下面を、ピックアップテープ(支持テープ)29の上面に設けられた粘着材30の上面に貼り付ける。
Next, as shown in FIG. 7, the
次に、各個片化された半導体装置の半田ボール13を含む封止膜11の上面から粘着材28を保護テープ27と共に剥離する(図9参照)。この場合、断面ほぼV字状の第2の溝26内に適宜に入り込んだ粘着材28を硬化させた後に剥離しているので、その剥離角度が緩くなり、第2の溝26の傾斜面に粘着材残渣として残りにくいようにすることができる。
Next, the
次に、各個片化された半導体装置をピックアップテープ29の粘着材30上からピックアップすると、図1に示す半導体装置が得られる。このようにして得られた半導体装置では、封止膜11の傾斜面12となっている側面に粘着材残渣が発生しにくいようにすることができるので、この粘着材残渣に起因する不都合が発生しにくいようにすることができる。
Next, when the individual semiconductor devices are picked up from the
なお、第2の溝26を形成した後に、第1の溝24を形成するようにしてもよい。また、この発明は、図1に示す半導体装置に限らず、例えば、絶縁膜3の開口部4を介して露出された接続パッド2上に下地金属層および柱状電極を形成し、柱状電極の周囲における絶縁膜3上に封止膜を形成し、柱状電極上に半田ボールを形成した半導体装置にも適用することができる。
Alternatively, the
1 シリコン基板
2 接続パッド
3 絶縁膜
5 保護膜
7 配線
10 柱状電極
11 封止膜
12 傾斜面
13 半田ボール
21 半導体ウエハ
23 第1のダイシングブレード
24 第1の溝
25 第2のダイシングブレード
26 第2の溝
27 保護テープ
28 粘着材
29 ピックアップテープ
30 粘着材
DESCRIPTION OF
Claims (6)
ダイシングストリートに沿って前記封止膜の上面側から前記半導体ウエハの途中に達するまでのストレート状の第1の溝を形成するともに、前記第1の溝の上方に、前記ダイシングストリートの両側における少なくとも前記封止膜の上部が前記ダイシングストリート側に向かって下降する傾斜状とされた第2の溝を形成する工程と、
前記封止膜上に粘着材を有する保護テープを貼り付ける工程と、
前記半導体ウエハの裏面を前記第1の溝が露呈するまで研削する工程と、
前記保護テープを剥離する工程と、
を含むことを特徴とする半導体装置の製造方法。 Preparing a plurality of protruding electrodes formed on a semiconductor wafer and having a sealing film formed around the protruding electrodes;
A straight first groove is formed along the dicing street from the upper surface side of the sealing film to reach the middle of the semiconductor wafer, and at least on both sides of the dicing street above the first groove. Forming an inclined second groove in which the upper portion of the sealing film descends toward the dicing street side;
A step of attaching a protective tape having an adhesive on the sealing film;
Grinding the back surface of the semiconductor wafer until the first groove is exposed;
Peeling the protective tape;
A method for manufacturing a semiconductor device, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007253750A JP2009088109A (en) | 2007-09-28 | 2007-09-28 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007253750A JP2009088109A (en) | 2007-09-28 | 2007-09-28 | Semiconductor device and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009088109A true JP2009088109A (en) | 2009-04-23 |
Family
ID=40661174
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007253750A Pending JP2009088109A (en) | 2007-09-28 | 2007-09-28 | Semiconductor device and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009088109A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011159679A (en) * | 2010-01-29 | 2011-08-18 | Furukawa Electric Co Ltd:The | Method of manufacturing chip |
JP2011211128A (en) * | 2010-03-31 | 2011-10-20 | Casio Computer Co Ltd | Method of manufacturing semiconductor device |
JP5637333B1 (en) * | 2013-07-01 | 2014-12-10 | 富士ゼロックス株式会社 | Semiconductor piece manufacturing method, circuit board and electronic device including semiconductor piece, and substrate dicing method |
JP5637329B1 (en) * | 2013-07-01 | 2014-12-10 | 富士ゼロックス株式会社 | Semiconductor piece manufacturing method, circuit board including semiconductor piece, and image forming apparatus |
CN105590835A (en) * | 2014-11-06 | 2016-05-18 | 富士施乐株式会社 | Method for manufacturing semiconductor piece |
JP2016103622A (en) * | 2014-11-14 | 2016-06-02 | 株式会社東芝 | Manufacturing method of device and device |
JP2022000904A (en) * | 2019-12-27 | 2022-01-04 | リンテック株式会社 | Kit and method for manufacturing semiconductor chip |
-
2007
- 2007-09-28 JP JP2007253750A patent/JP2009088109A/en active Pending
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011159679A (en) * | 2010-01-29 | 2011-08-18 | Furukawa Electric Co Ltd:The | Method of manufacturing chip |
JP2011211128A (en) * | 2010-03-31 | 2011-10-20 | Casio Computer Co Ltd | Method of manufacturing semiconductor device |
JP2015029059A (en) * | 2013-07-01 | 2015-02-12 | 富士ゼロックス株式会社 | Method for manufacturing semiconductor strip, circuit board and image forming apparatus having semiconductor strip |
JP2015029060A (en) * | 2013-07-01 | 2015-02-12 | 富士ゼロックス株式会社 | Method for manufacturing semiconductor strip, circuit board and image forming apparatus having semiconductor strip |
JP5637329B1 (en) * | 2013-07-01 | 2014-12-10 | 富士ゼロックス株式会社 | Semiconductor piece manufacturing method, circuit board including semiconductor piece, and image forming apparatus |
JP5637330B1 (en) * | 2013-07-01 | 2014-12-10 | 富士ゼロックス株式会社 | Semiconductor piece manufacturing method, circuit board including semiconductor piece, and image forming apparatus |
JP5637331B1 (en) * | 2013-07-01 | 2014-12-10 | 富士ゼロックス株式会社 | Semiconductor piece manufacturing method, circuit board including semiconductor piece, and image forming apparatus |
WO2015002064A1 (en) * | 2013-07-01 | 2015-01-08 | 富士ゼロックス株式会社 | Semiconductor piece manufacturing method, circuit board including semiconductor piece, and image forming apparatus |
WO2015002051A1 (en) * | 2013-07-01 | 2015-01-08 | 富士ゼロックス株式会社 | Method for fabrication of semiconductor part, circuit substrate and electronic device comprising semiconductor part, and method for dicing of substrate |
JP5664820B1 (en) * | 2013-07-01 | 2015-02-04 | 富士ゼロックス株式会社 | Manufacturing method of semiconductor piece |
JP5637333B1 (en) * | 2013-07-01 | 2014-12-10 | 富士ゼロックス株式会社 | Semiconductor piece manufacturing method, circuit board and electronic device including semiconductor piece, and substrate dicing method |
JP2015029063A (en) * | 2013-07-01 | 2015-02-12 | 富士ゼロックス株式会社 | Method for manufacturing semiconductor strip, circuit board and electronic equipment having semiconductor strip, and method for dicing substrate |
JP2015029058A (en) * | 2013-07-01 | 2015-02-12 | 富士ゼロックス株式会社 | Method for manufacturing semiconductor strip, circuit board and image forming apparatus having semiconductor strip |
JP5637332B1 (en) * | 2013-07-01 | 2014-12-10 | 富士ゼロックス株式会社 | Semiconductor piece manufacturing method, circuit board and electronic device including semiconductor piece, and substrate dicing method |
JP2015039015A (en) * | 2013-07-01 | 2015-02-26 | 富士ゼロックス株式会社 | Semiconductor chip manufacturing method |
US9735056B2 (en) | 2013-07-01 | 2017-08-15 | Fuji Xerox Co., Ltd. | Semiconductor piece manufacturing method and substrate dicing method for suppressing breakage |
US9673080B2 (en) | 2013-07-01 | 2017-06-06 | Fuji Xerox Co., Ltd. | Semiconductor piece manufacturing method |
US9455173B2 (en) | 2013-07-01 | 2016-09-27 | Fuji Xerox Co., Ltd. | Semiconductor piece manufacturing method |
CN105590835A (en) * | 2014-11-06 | 2016-05-18 | 富士施乐株式会社 | Method for manufacturing semiconductor piece |
JP2016103622A (en) * | 2014-11-14 | 2016-06-02 | 株式会社東芝 | Manufacturing method of device and device |
JP2022000904A (en) * | 2019-12-27 | 2022-01-04 | リンテック株式会社 | Kit and method for manufacturing semiconductor chip |
JP2022000905A (en) * | 2019-12-27 | 2022-01-04 | リンテック株式会社 | Kit and method for manufacturing semiconductor chip |
JP7256851B2 (en) | 2019-12-27 | 2023-04-12 | リンテック株式会社 | Manufacturing method of kit and semiconductor chip |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI567897B (en) | Thin fan-out stacked chip package and its manufacturing method | |
JP5028988B2 (en) | Manufacturing method of semiconductor device | |
US8673690B2 (en) | Method for manufacturing a semiconductor device and a semiconductor device | |
US20030143819A1 (en) | Method of producing semiconductor chips with a chip edge guard, in particular for wafer level packaging chips | |
JP5289484B2 (en) | Manufacturing method of stacked semiconductor device | |
JP2009088109A (en) | Semiconductor device and method of manufacturing the same | |
JP2008028325A (en) | Method of manufacturing semiconductor device | |
JP4742252B2 (en) | Manufacturing method of semiconductor device | |
JP2018533225A (en) | Image sensing chip packaging method and package structure | |
JP4877626B2 (en) | Manufacturing method of semiconductor device | |
JP4725639B2 (en) | Manufacturing method of semiconductor device | |
US7932162B2 (en) | Method for manufacturing a stacked semiconductor package, and stacked semiconductor package | |
JP2011109104A (en) | Method for sealing electronic component | |
US10714528B2 (en) | Chip package and manufacturing method thereof | |
JP2006261299A (en) | Semiconductor device and manufacturing method thereof | |
JP4528758B2 (en) | Transfer tape and semiconductor device manufacturing method using the transfer tape | |
KR20090130701A (en) | Semiconductor package and method for manufacturing thereof | |
JP2007311575A (en) | Semiconductor device | |
US7972904B2 (en) | Wafer level packaging method | |
JP2010135565A (en) | Semiconductor device and production process of the same | |
JP2005191485A (en) | Semiconductor device | |
JP2010147358A (en) | Method of manufacturing semiconductor device | |
JP2010147293A (en) | Method of manufacturing semiconductor device | |
JP2004007016A (en) | Semiconductor device and its manufacturing method | |
JP2009267179A (en) | Production process of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100927 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20111115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121023 |