JP2009058784A - 表示装置 - Google Patents

Abstract

【課題】ＦＢＩ駆動方法を採用する表示装置において、滑らかな階調表示を実現する。
【解決手段】連続する２フレーム期間の中の一方のフレーム期間をフレームＡ、フレームＡに連続する次のフレーム期間をフレームＢとするとき、前記各サブピクセルは、前記フレームＡと前記フレームＢの２フレーム期間内に２つの階調を表示することにより、外部システムから要求された１つの階調を表示する表示装置であって、前記フレームＡの期間に表示される画像Ａの表示データと、前記フレームＢの期間に表示される画像Ｂの表示データは、前記外部システムから入力される表示データから生成された表示データであり、前記映像線駆動回路は、表示データに対応する階調電圧として、フレームＡの期間に第１群の階調電圧を前記各映像線に供給し、フレームＡに連続する次のフレームＢの期間に第２群の階調電圧を前記各映像線に供給する。
【選択図】図１

Description

本発明は、液晶表示装置、有機ＥＬ（Electro Luminescence）ディスプレイやＬＣＯＳ（Liquid Crystal On Silicon）ディスプレイのようなホールド型の表示装置に係り、特に、動画表示に適した表示装置に関する。

ディスプレイ装置を、特に動画表示の観点で分類した場合、インパルス応答型ディスプレイ装置とホールド応答型ディスプレイ装置とに大別される。ホールド応答型ディスプレイとは、液晶ディスプレイ装置のように、表示データに基づく輝度を次の走査まで保持し続けるタイプである。
ホールド応答型ディスプレイ装置の特徴としては、静止画の場合はちらつきのない良好な表示品質を得ることができるが、動画の場合には移動する物体の周囲がぼやけて見える、所謂、動画ぼやけが発生し、著しく表示品質が低下するという課題がある。
この動画ぼやけの発生要因は、物体の移動に伴い視線を移動する際、輝度のホールドされた表示画像に対して移動前後の表示イメージを観測者が補間する、所謂、網膜残像に起因するため、表示ディスプレイ装置の応答速度をどれだけ向上させても動画ぼやけは完全に解消しない。
これを解決するためには、より短い周波数で表示画像を更新するか、黒画面などの挿入によって一旦網膜残像をキャンセルすることで、インパルス応答型ディスプレイ装置に近づける方法が有効である。

インパルス応答型ディスプレイ装置に近づける方法として、明フレームと暗フレームの連続する２フレームの期間に、複数の階調を表示することにより、外部システムから要求される階調を擬似的に表示する方法（以下、ＦＢＩ駆動方法と称する）が知られている。（下記、特許文献１参照）
ＦＢＩ駆動方法では、外部システムから要求される階調が中間低階調である場合に、複数の階調の少なくとも１つの階調は最小階調（最小輝度）とし、外部システムから要求された階調が中間高階調である場合に、複数の階調の他の少なくとも１つの階調は最大階調（最大輝度）とする。
つまり、外部システムから要求された階調が低階調側である場合に、明フレーム期間に所定の階調を、暗フレーム期間に最小階調を切り替えて表示することにより、外部システムから要求された階調を擬似的に表示する。一方、外部システムから要求された階調が高階調側である場合に、明フレーム期間に最大階調を、暗フレームに所定の階調を切り替えて表示することにより、外部システムから要求された階調を擬似的に表示する。

なお、本願発明に関連する先行技術文献としては以下のものがある。
特開２００６−３４３７０６号公報

前述したＦＢＩ駆動方法では、ルックアップテーブルにより、入力された表示データを、明フレーム用の表示データおよび暗フレーム用の表示データに変換し、変換後の表示データに基づき、ドレインドライバから階調電圧を出力する。
しかしながら、ドレインドライバで生成される階調電圧が、明フレームと暗フレームとで共通の値となっているため、明フレームと暗フレームとの相対輝度を合成した合成相対輝度の変化が急峻になってしまう箇所があり、各階調に対するドライバの電圧値を調整しても滑らかな階調表示が得らないことが想定される。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、ＦＢＩ駆動方法を採用する表示装置において、滑らかな階調表示を実現することが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
（１）複数のサブピクセルと、前記各サブピクセルに階調電圧を入力する複数の映像線とを有する表示パネルと、入力される表示データに基づき、前記表示データに対応する前記階調電圧を前記各映像線に供給する映像線駆動回路とを備え、連続する２フレーム期間の中の一方のフレーム期間をフレームＡ、フレームＡに連続する次のフレーム期間をフレームＢとするとき、前記各サブピクセルは、前記フレームＡと前記フレームＢの２フレーム期間内に２つの階調を表示することにより、外部システムから要求された１つの階調を表示する表示装置であって、前記フレームＡの期間に表示される画像Ａの表示データと、前記フレームＢの期間に表示される画像Ｂの表示データは、前記外部システムから入力される表示データから生成された表示データであり、前記映像線駆動回路は、表示データに対応する階調電圧として、フレームＡの期間に第１群の階調電圧を前記各映像線に供給し、フレームＡに連続する次のフレームＢの期間に第２群の階調電圧を前記各映像線に供給する。
（２）（１）において、前記外部システムから要求された階調が最大階調と最小階調との間の中間階調のうちの低階調側に含まれる場合に、前記フレームＡの期間の階調は前記外部システムから要求された階調に応じて変化し、前記フレームＢの期間の階調は前記最小階調であり、前記外部システムから要求された階調が前記中間階調のうちの高階調側に含まれる場合に、前記フレームＡの期間の階調は前記最大階調であり、前記フレームＢの期間の階調は前記外部システムから要求された階調に応じて変化する。

（３）（２）において、前記外部システムから要求された階調の前記低階調側と前記高階調側の境界は、前記フレームＡの期間とフレームＢの連続するフレーム期間内の２つの階調の一方を前記最小階調とし他方を前記最大階調として得られる階調である。
（４）（１）ないし（３）の何れかにおいて、前記外部システムから入力される表示データを格納するフレームメモリと、前記フレームメモリに格納された前記外部システムから入力される表示データを、画像Ａの表示データに変換する第１のルックアップテーブルと、前記フレームメモリに格納された前記外部システムから入力される表示データを、画像Ｂの表示データに変換する第２のルックアップテーブルと、前記第１のルックアップテーブルにより変換された画像Ａの表示データ、あるいは、前記第２のルックアップテーブルにより変換された画像Ｂの表示データを選択して、前記映像線駆動回路に入力するセレクタとを備える。
（５）（１）ないし（４）の何れかにおいて、複数の階調基準電圧を生成する階調基準電圧生成回路を備え、前記映像線駆動回路は、前記階調基準電圧生成回路から入力される複数の階調基準電圧に基づき、階調電圧を生成する階調電圧生成回路を有し、前記階調基準電圧生成回路は、前記フレームＡの期間に第１群の複数の階調基準電圧を生成し、かつ、前記フレームＢの期間に第２群の複数の階調基準電圧を生成し、前記階調電圧生成回路は、前記階調基準電圧生成回路から入力される前記第１群の複数の階調基準電圧に基づき前記第１群の階調電圧を生成し、かつ、前記階調基準電圧生成回路から入力される前記第２群の複数の階調基準電圧に基づき前記第２群の階調電圧を生成する。

（６）（５）において、表示制御回路を備え、前記階調基準電圧生成回路は、前記表示制御回路からの階調基準電圧データに基づき、前記フレームＡの期間に生成する前記第１群の複数の階調基準電圧と、前記フレームＢの期間に生成する前記第２群の複数の階調基準電圧のそれぞれの電圧を設定する。
（７）（５）において、前記階調基準電圧生成回路は、第１群の複数の階調基準電圧を生成する第１の階調基準電圧生成回路と、第２群の複数の階調基準電圧を生成する第２の階調基準電圧生成回路と、前記第１の階調基準電圧生成回路、あるいは前記第２の階調基準電圧生成回路の出力を選択するセレクタとで構成され、前記セレクタは、前記フレームＡの期間に前記第１の階調基準電圧生成回路で生成された前記第１群の複数の階調基準電圧を選択し、前記フレームＢの期間に前記第２の階調基準電圧生成回路で生成された前記第２群の複数の階調基準電圧を選択する。
（８）（６）または（７）において、同一階調において、第２群の複数の階調基準電圧の絶対値は、第１群の複数の階調基準電圧の絶対値よりも、大きい。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明によれば、ＦＢＩ駆動方法を採用する表示装置において、滑らかな階調表示を実現することが可能となる。

以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
［実施例１］
図１は、本発明の実施例１の液晶表示モジュールの概略構成を示すブロック図である。
本実施例の液晶表示モジュールは、液晶表示パネル１と、ドレインドライバ（本発明の映像線駆動回路）２と、ゲートドライバ３と、表示制御回路４と、表示データ変換回路５と、階調基準電圧生成回路６とで構成される。
ドレインドライバ２と、ゲートドライバ３は、液晶表示パネル１の周辺部に設置される。ゲートドライバ３は、液晶表示パネル１の一辺に配置された複数のゲートドライバＩＣから構成される。また、ドレインドライバ２は、液晶表示パネル１の他の辺に配置された複数のドレインドライバＩＣから構成される。
表示制御回路４は、外部システム（例えば、ＴＶ本体やＰＣ本体）から入力される、１フレーム期間（１画面分を表示する期間）を規定する垂直同期信号（Ｖｓｙｎｃ）、１水平走査期間（１ライン分を表示する期間）を規定する水平同期信号（Ｈｓｙｎｃ）、表示データの有効期間を規定するディスプレイタイミング信号（ＤＩＳＰ）、及び表示データと同期した基準クロック信号（ＤＣＬＫ）に基づき、ゲートドライバ３、ドレインドライバ２を駆動する。

図１において、ＤＬは、映像線（ドレイン線、ソース線ともいう）、ＧＬは走査線（ゲート線ともいう）、ＰＸは各色（赤、緑、青）の画素電極であり、ＣＴは対向電極（コモン電極ともいう）、ＬＣは液晶層を等価的に示す液晶容量、Ｃｓｔは、対向電極（ＣＴ）と画素電極（ＰＸ）の間に形成された保持容量である。
本実施例の液晶表示パネル１において、列方向に配置された各サブピクセルの薄膜トランジスタ（ＴＦＴ）のドレイン電極は、それぞれ映像線（ＤＬ）に接続され、各映像線（ＤＬ）は列方向に配置されたサブピクセルに、表示データに対応する映像電圧を供給するドレインドライバ２に接続される。
また、行方向に配置された各サブピクセルにおける薄膜トランジスタ（ＴＦＴ）のゲート電極は、それぞれ走査線（ＧＬ）に接続され、各走査線（ＧＬ）は、１水平走査時間、薄膜トランジスタ（ＴＦＴ）のゲートに走査電圧（正または負のバイアス電圧）を供給するゲートドライバ３に接続される。
ゲートドライバ３は、表示制御回路４の制御の基に走査線（ＧＬ）に選択走査電圧を供給し、また、ドレインドライバ２は、表示制御回路４の基に映像線（ＤＬ）に映像電圧を供給する。
液晶表示パネル１に画像を表示する際、ゲートドライバ３は、走査線（ＧＬ）を上から下（あるいは、下から上）に向かって選択し、一方で、ある走査線（ＧＬ）の選択期間中に、ドレインドライバ２は、表示データに対応する映像電圧を、映像線（ＤＬ）に供給し、画素電極（ＰＸ）に印加する。
映像線（ＤＬ）に供給された電圧は、薄膜トランジスタ（ＴＦＴ）を経由して、画素電極（ＰＸ）に印加され、最終的に、保持容量（Ｃｓｔ）と、液晶容量（ＬＣ）に電荷がチャージされ、液晶分子をコントロールすることにより画像が表示される。

液晶表示パネル１は、画素電極（ＰＸ）、薄膜トランジスタ（ＴＦＴ）、映像線（ＤＬ）、走査線（ＧＬ）などが設けられた第１の基板（ＴＦＴ基板、アクティブマトリクス基板ともいう）と、カラーフィルタ等が形成される第２の基板（対向基板ともいう）とを、所定の間隙を隔てて重ね合わせ、該両基板間の周縁部近傍に枠状に設けたシール材により、両基板を貼り合わせると共に、シール材の一部に設けた液晶封入口から両基板間のシール材の内側に液晶を封入、封止し、さらに、両基板の外側に偏光板を貼り付けて構成される。
また、対向電極（ＣＴ）は、ＴＮ方式やＶＡ方式の液晶表示パネルであれば第２の基板側に設けられる。ＩＰＳ方式の場合は、第１の基板側に設けられる。
なお、本発明は、液晶パネルの内部構造とは関係がないので、液晶パネルの内部構造の詳細な説明は省略する。また、本発明は、どのような構造の液晶パネルであっても適用可能である。
さらに、実際の製品では、液晶表示パネル１の後ろ側にバックライトが配置されるが、本発明は、バックライトの構造とは関係がないので、バックライトの詳細な説明も省略する。

図２は、図１に示すドレインドライバ２の一例の概略構成を示すブロック図である。
図２において、２１はクロック制御部、２２はラッチアドレスセレクタ、２３はラッチ回路、２４はＤ／Ａコンバータ回路、２５は出力アンプ回路である。
ラッチ回路２３は、ラッチアドレスセレクタ２２の制御の元に、表示制御回路４から出力される表示データラッチ用クロック（ＣＬ２）に同期して、外部から入力される表示データ（ここでは、８ビットのＲ［７：０］、Ｇ［７：０］、Ｂ［７：０］の表示データ）を順次ラッチする。
ラッチ回路２３にラッチされた表示データは、表示制御回路４から出力される、出力タイミング制御用クロック信号（ＣＬ１）に基づき、Ｄ／Ａコンバータ回路２４に出力される。
Ｄ／Ａコンバータ回路２４は、階調基準電圧生成回路６から入力される、正極性のＶ１〜Ｖ６の階調基準電圧と、負極性のＶ７〜Ｖ１２の階調基準電圧に基づき、正極性および負極性の０〜２５５階調の階調電圧を生成する階調電圧生成回路（２４−１）を有する。

Ｄ／Ａコンバータ回路２４は、階調電圧生成回路（２４−１）で生成された、正極性および負極性の０〜２５５階調の階調電圧の中から、ラッチ回路２３から入力された表示データに対応した階調電圧を選択して、出力アンプ回路２５に入力する。
出力アンプ回路２５は、Ｄ／Ａコンバータ回路２４から入力された階調電圧を、アンプ回路で電流増幅し、対応する映像線（ＤＬ）に出力する。
図３は、図２に示す階調電圧生成回路（２４−１）の回路構成を示す図であり、図３（ａ）は全体の回路構成を、図３（ｂ）は、図３（ａ）の（イ）で示す部分を拡大して示す図である。
図３（ａ）に示すように、図２に示す階調電圧生成回路（２４−１）は、階調基準電圧生成回路６から入力される６値の階調基準電圧（Ｖ１−Ｖ６）の各階調基準電圧間を、直列抵抗分圧回路（２４−２）により分圧して、正極性の０〜２５５階調分の階調電圧（Ｖｐ０〜Ｖｐ２５５）を生成する部分と、階調基準電圧生成回路６から入力される６値の階調基準電圧（Ｖ７−Ｖ１２）の各階調基準電圧間を、直列抵抗分圧回路（２４−３）により分圧して、負極性の０〜２５５階調分の階調電圧（Ｖｎ０〜Ｖｎ２５５）を生成する部分とで構成される。

本実施例の液晶表示モジュールでは、動画特性を向上させるために、１フレーム期間が（１／１２０）秒の倍速駆動が採用されている。そのため、表示データ変換回路５が設けられる。
表示データ変換回路５は、フレームメモリ１０と、明フレーム用のＦＢＩ設定値を格納するルックアップテーブル１１と、暗フレーム用のＦＢＩ設定値を格納するルックアップテーブル１２と、セレクタ１３とで構成される。
外部から（１／６０）秒毎に表示データが入力され、この表示データは、フレームメモリ１０に格納される。
フレームメモリ１０に格納された表示された表示データは、（１／１２０）秒毎に読み出され、ルックアップテーブル１１により明フレーム用の表示データ、およびルックアップテーブル１２により暗フレーム用の表示データに変換され、セレクタ１３により、どちらか一方の表示データが、ドレインドライバ２に入力される。

以下、従来のＦＢＩ処理について簡単に説明する。
図８は、横軸を入力表示データ、縦軸を明フレーム用の表示データ及び暗フレーム用の表示データとし、入力表示データから明フレーム用の表示データ、及び暗フレーム用の表示データへの変換特性を示す図であり、図８のＡが明フレーム用の表示データへの変換特性、図８のＢが暗フレーム用の表示データへの変換特性である。また、一般に、液晶表示パネルは、液晶印加電圧Ｖに応じて静的輝度Ｔが変化するが、その輝度が最小となるＴｍｉｎと、最大となるＴｍａｘを有する。
従来のＦＢＩ処理の変換アルゴリズムは、明フレームと暗フレームを合わせて入力表示データに対応した目視輝度を実現し、且つ暗フレームはできるだけ、液晶表示パネルのＴｍｉｎとなる動的輝度を得ること、入力表示データが最も明るくなる２５６階調の場合の静的輝度はＴｍａｘと同等であることを条件とする。
暗フレームの動的輝度が小さいほど、暗フレームの動的輝度が小さい範囲が大きいほど動画ぼやけを低減できる。よって、暗フレームはＴｍｉｎであるのが好ましいが、Ｔｍｉｎよりも少し高い輝度であってもよい。暗フレームの動的輝度がＴｍｉｎである範囲は、０階調から明フレームの動的輝度をＴｍａｘとし、暗フレームの動的輝度をＴｍｉｎとして得られる目視輝度に対応する入力表示データの階調までの範囲である。但し、明フレームの動的輝度をＴｍａｘとし暗フレームの動的輝度をＴｍｉｎとして得られる目視輝度に対応する入力表示データの階調よりも少し小さい階調までであってもよい。
また、明フレームの動的輝度がＴｍａｘである範囲は、明フレームの動的輝度をＴｍａｘとし暗フレームの動的輝度をＴｍｉｎとして得られる目視輝度に対応する入力表示データの階調から２５６階調までの範囲である。但し、明フレームの動的輝度をＴｍａｘとし暗フレームの動的輝度をＴｍｉｎとして得られる目視輝度に対応する入力表示データの階調よりも少し小さい階調からであってもよい。

表示ディスプレイは人間の目視で各階調間の輝度差が等間隔に近いことが望ましく、一般に２５６階調の場合、液晶駆動用の表示データＤと静的輝度Ｔとの関係は、下記（１）式の、所謂、ガンマカーブを満足するよう設計される。
［数１］
（静的輝度Ｔ）＝（液晶駆動データＤ／２５５）＾γ ・・・ （１）
尚、γ＝２．２が用いられることが一般的であることから、以下γ＝２．２として説明する。
液晶表示パネル１の立上り時間Ｔｒ、立下り時間Ｔｆが共に０と仮定すると、表示輝度は下記（２）式のように近似できる。
［数２］
表示輝度＝（明フレームの静的輝度Ｔ／２）＋（暗フレームの静的輝度Ｔ）／２
・・・・・・・・・・・・・・・・ （２）
入力表示データをＤｉｎ、明フレーム用の表示データをＤｌｉｇｈｔ、暗フレーム用の表示データをＤｄａｒｋとすると、（１）式、（２）式からγ＝２．２において、下記（３）式が得られる。

・・・・・・・・・・・・・・・・ （３）
なお、２１６，２１７のルックアップテーブルは、必ずしも全ての入力表示データ（Ｄｉｎ）に対するテーブル値を持つ必要はなく、階調間でのリニアリティが十分満足されれば、例えば、図９に示すように、１６階調毎のテーブルを用意しておき、その間の階調に関しては、線形補間等といった補間によって変換表示データを生成してもよい。これによって変換テーブルのサイズを小さくすることが可能となる。

以下、従来のＦＢＩ駆動方法の問題点を説明する。
図１０は、従来のＦＢＩ駆動方法の問題点を説明するための図である。図１０は、ドレインドライバ２に入力される階調基準電圧が、０階調、６３階調、１２７階調、１９１階調、２５５階調の計５入力ある場合の構成図である。なお、実際は正極性、負極性に対応した階調基準電圧が入力されるが、ここでは説明を簡便にするために省略している。また、ここでは、各サブピクセルに供給される階調電圧が、大きくなるほど高い輝度を示す、所謂、ノーマリ黒表示モード（Normally Black-displaying Mode）で動作することを前提とする。
図１０−（ａ）は、入力表示データ（Ｄｉｎ）と、明フレーム用の表示データ（Ｄｌｉｇｈｔ）と、暗フレーム用の表示データ（Ｄｄａｒｋ）との関係を示す図であり、図８と同様な図である。図１０−（ａ）のＡが明フレーム用の表示データへの変換特性、図１０−（ａ）のＢが暗フレーム用の表示データへの変換特性である。
図１０−（ｂ）は、階調基準電圧（ＮＯ−Ｋ）と、各階調の階調電圧（Ｖ−ＫＡＩ）との関係を示す図である。
図１０−（ｃ）は、液晶への印加電圧（Ｖ−ＬＣＤ）と相対輝度（Ｂｒ）との関係を示す図である。なお、図１０−（ｂ）および図１０−（ｃ）では説明を簡便にするため、対向電極（ＣＴ）に入力する電圧（Ｖｃｏｍ）を０Ｖと仮定したときの電圧としている。

図１０−（ｄ）は、入力表示データ（Ｄｉｎ）と相対輝度（Ｂｒ）との関係を示す図である。図１０−（ｄ）のＡが明フレームときの相対輝度、図１０−（ｄ）のＢが暗フレームときの相対輝度、図１０−（ｄ）のＣが、ＡとＢとを合成したときの合成相対輝度である。
ここで、実際には、明フレームから暗フレームへの応答時間と、暗フレーム→明フレームへの応答時間は一致しないため、合成輝度は暗フレーム、明フレームそれぞれの輝度の平均値とはならないが、説明を簡便にするため、合成輝度は、明フレームと暗フレームの単純な平均とした。
図１０−（ｄ）のＣの合成相対輝度から分かるように、Ｖ１２７の階調基準電圧当たりで、合成相対輝度の変化が急峻になっており、滑らかな階調表示が得られていない。
従来のＦＢＩ駆動方法では、暗フレーム、明フレームの両方とも共通の階調基準電圧が入力されるため、図１０−（ｄ）に示す○と●の電圧（即ち、Ｖ６３の階調基準電圧）を調整することはできるが、それぞれを独立に調整することはできない。また、その他の階調に関しても同様である。
このように、従来のＦＢＩ駆動方法では、階調基準電圧が、暗フレームと明フレームとで同一であるため、階調電圧が、暗フレームと明フレームとで連動し、細かい調整が困難となり、結果的にグラデーションパターン等を表示した際に、滑らかな輝度表示ができるような調整は困難となっていた。

図４は、本実施例のＦＢＩ駆動方法における設定電圧、相対輝度特性の関係を示す図である。
図４は、ドレインドライバ２に入力される階調基準電圧が、０階調、６３階調、１２７階調、１９１階調、２５５階調の計５入力ある場合の構成図である。なお、実際は正極性、負極性に対応した階調基準電圧も入力されるが、ここでも説明を簡便にするために省略している。また、ここでも、各サブピクセルに供給される階調電圧が、大きくなるほど高い輝度を示す、所謂、ノーマリ黒表示モード（Normally Black-displaying Mode）で動作することを前提とする。
図４−（ａ）は、入力表示データ（Ｄｉｎ）と、明フレーム用の表示データ（Ｄｌｉｇｈｔ）と、暗フレーム用の表示データ（Ｄｄａｒｋ）との関係を示す図であり、図８と同様の図である。図４−（ａ）のＡが明フレーム用の表示データへの変換特性、図４−（ａ）のＢが暗フレーム用の表示データへの変換特性である。
図４−（ｂ）は、階調基準電圧（ＮＯ−Ｋ）と、各階調の階調電圧（Ｖ−ＫＡＩ）との関係を示す図である。

本実施例は、明フレームと、暗フレームとで、階調基準電圧（ＮＯ−Ｋ）を異ならせ、明フレームの階調電圧と、暗フレームの階調電圧とを変化させたものである。図４−（ｂ）のＡが、明フレーム時の階調電圧、図４−（ｂ）のＢが、暗フレーム時の階調電圧である。
図４−（ｃ）は、液晶への印加電圧（Ｖ−ＬＣＤ）と相対輝度（Ｂｒ）との関係を示す図である。なお、図４−（ｂ）および図４−（ｃ）では説明を簡便にするため、対向電極（ＣＴ）に入力する電圧（Ｖｃｏｍ）を０Ｖと仮定したときの電圧としている。
図４−（ｄ）は、入力表示データ（Ｄｉｎ）と相対輝度（Ｂｒ）との関係を示す図である。図４−（ｄ）のＡが明フレームときの相対輝度、図４−（ｄ）のＢが暗フレームときの相対輝度、図４−（ｄ）のＣが、ＡとＢとを合成したときの合成相対輝度である。
ここで、実際には、明フレームから暗フレームへの応答時間と、暗フレーム→明フレームへの応答時間は一致しないため、合成輝度は暗フレーム、明フレームそれぞれの輝度の平均値とはならないが、説明を簡便にするため、合成輝度は、明フレームと暗フレームの単純な平均とした。
本実施例では、暗フレーム用の階調基準電圧と、明フレーム用の階調基準電圧とを異ならせ、暗フレーム用の階調電圧と、明フレーム用の階調電圧とを異ならせるようにしたので、図４−（ｄ）のＣに示すように、合成相対輝度を滑らかに変化させることができる。

そのため、本実施例では、図１に示すように、階調基準電圧生成回路６が、明フレーム用の階調基準電圧と、暗フレーム用の階調基準電圧を生成し、ドレインドライバ２に入力し、階調電圧生成回路（２４−１）が、明フレーム用の階調電圧と、暗フレーム用の階調電圧を生成する。なお、図４−（ｂ）に示すように、本実施例では、同一階調において、暗フレーム用の階調基準電圧の絶対値が、明フレーム用の階調基準電圧の絶対値よりも、大きくなっている。
図５は、本実施例の動作を説明するための図である。
図５に示すように、入力表示データ（Ｄｉｎ）は、（１／６０）秒毎に入力され、この入力表示データは、（１／１２０）秒の明フレーム用の表示データと、（１／１２０）秒の暗フレーム用の表示データとされる。
本実施例では、表示制御回路内に、明フレーム用の階調基準電圧データ「Ａ」と、暗フレーム用の階調基準電圧データ「Ｂ」を持ち、垂直帰線期間中にそれぞれのデータを階調基準電圧生成回路６に出力する。
階調基準電圧生成回路６は、明フレーム用の階調基準電圧データ「Ａ」と、暗フレーム用の階調基準電圧データ「Ｂ」とに基づき、明フレーム用の階調基準電圧（ＮＯ−ｋ）と、暗フレーム用の階調基準電圧（ＮＯ−Ｋ）を生成し、ドレインドライバ２に入力する。
そして、ドレインドライバ２の階調電圧生成回路（２４−１）が、明フレーム用の階調電圧（Ｖ−ＫＡＩ）と、暗フレーム用の階調電圧（Ｖ−ＫＡＩ）を生成する。
その結果として、図４−（ｂ）のＡに示すように、明フレーム時の階調電圧と、図４−（ｂ）のＢに示す暗フレーム時の階調電圧を生成することができる。

［実施例２］
図６は、本発明の実施例２の液晶表示モジュールの概略構成を示すブロック図である。
以下、本実施例の液晶表示モジュールについて、前述の実施例の液晶表示モジュールとの相異点を中心に説明する。
本実施例の液晶表示モジュールは、階調基準電圧生成回路が、明フレーム用の階調基準電圧生成回路６１と、暗フレーム用の階調基準電圧生成回路６２と、セレクタ１５とで構成される点で、前述の実施例の液晶表示モジュールと相異する。
図７は、本実施例の動作を説明するための図である。
本実施例では、明フレーム用の階調基準電圧生成回路６１が、明フレーム用の階調基準電圧を生成し、暗フレーム用の階調基準電圧生成回路６２が、暗フレーム用の階調基準電圧を生成する。そして、垂直帰線期間中に、セレクタ１５により、明フレーム用の階調基準電圧、あるいは、暗フレーム用の階調基準電圧を選択して、ドレインドライバ２に入力する。そして、ドレインドライバ２の階調電圧生成回路（２４−１）が、明フレーム用の階調電圧と、暗フレーム用の階調電圧を生成する。

以上説明したように、本実施例によれば、明フレームと暗フレームとで、階調基準電圧を異ならせ、明フレームと暗フレームとで、それぞれ独立に階調電圧を設定できるようにしたので、それぞれのフレームごとに階調表示が滑らかとなる、ルックアップテーブルの設定、階調電圧の調整が容易になる。
これにより、階調表示が滑らかで動画性能にすぐれた液晶表示モジュールを実現することができる。
なお、前述までの説明では、本発明を液晶表示モジュールに適用した実施例について説明したが、本発明は、有機ＥＬ（Electro Luminescence）ディスプレイやＬＣＯＳ（Liquid Crystal On Silicon）ディスプレイのようなホールド型表示装置にも適用可能である。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。

本発明の実施例１の液晶表示モジュールの概略構成を示すブロック図である。 図１に示すドレインドライバの一例の概略構成を示すブロック図である。 図２に示す階調電圧生成回路の回路構成を示す図である。 本発明の実施例１のＦＢＩ駆動方法における設定電圧、相対輝度特性の関係を示す図である。 本発明の実施例１の液晶表示モジュールの動作を説明するための図である。 本発明の実施例２の液晶表示モジュールの概略構成を示すブロック図である。 本発明の実施例２の液晶表示モジュールの動作を説明するための図である。 本発明の実施例の液晶表示モジュールにおいて、入力表示データから明フレーム用の表示データ及び暗フレーム用の表示データへの変換特性を示す図である。 図１に示すルックアップテーブルの他の例を示す図である。 従来のＦＢＩ駆動方法の問題点を説明するための図である。

符号の説明

１ 液晶表示パネル
２ ドレインドライバ
３ ゲートドライバ
４ 表示制御回路
５ 表示データ変換回路
６，６１，６２ 階調基準電圧生成回路
１０ フレームメモリ
１１，１２ ルックアップテーブル
１３，１５ セレクタ
２１ クロック制御部
２２ ラッチアドレスセレクタ
２３ ラッチ回路
２４ Ｄ／Ａコンバータ回路
２４−１ 階調電圧生成回路
２４−２，２４−３ 直列抵抗分圧回路
２５ 出力アンプ回路
ＤＬ 映像線（ドレイン線、ソース線）
ＧＬ 走査線（ゲート線）
ＰＸ 画素電極
ＣＴ 対向電極（コモン電極）
ＬＣ 液晶容量
Ｃｓｔ 保持容量
ＴＦＴ 薄膜トランジスタ

Claims (8)

1. 複数のサブピクセルと、前記各サブピクセルに階調電圧を入力する複数の映像線とを有する表示パネルと、
   入力される表示データに基づき、前記表示データに対応する前記階調電圧を前記各映像線に供給する映像線駆動回路とを備え、
   連続する２フレーム期間の中の一方のフレーム期間をフレームＡ、フレームＡに連続する次のフレーム期間をフレームＢとするとき、前記各サブピクセルは、前記フレームＡと前記フレームＢの２フレーム期間内に２つの階調を表示することにより、外部システムから要求された１つの階調を表示する表示装置であって、
   前記フレームＡの期間に表示される画像Ａの表示データと、前記フレームＢの期間に表示される画像Ｂの表示データは、前記外部システムから入力される表示データから生成された表示データであり、
   前記映像線駆動回路は、表示データに対応する階調電圧として、フレームＡの期間に第１群の階調電圧を前記各映像線に供給し、フレームＡに連続する次のフレームＢの期間に第２群の階調電圧を前記各映像線に供給することを特徴とする表示装置。
2. 前記外部システムから要求された階調が最大階調と最小階調との間の中間階調のうちの低階調側に含まれる場合に、前記フレームＡの期間の階調は前記外部システムから要求された階調に応じて変化し、前記フレームＢの期間の階調は前記最小階調であり、
   前記外部システムから要求された階調が前記中間階調のうちの高階調側に含まれる場合に、前記フレームＡの期間の階調は前記最大階調であり、前記フレームＢの期間の階調は前記外部システムから要求された階調に応じて変化することを特徴とする請求項１に記載の表示装置。
3. 前記外部システムから要求された階調の前記低階調側と前記高階調側の境界は、前記フレームＡの期間とフレームＢの連続するフレーム期間内の２つの階調の一方を前記最小階調とし他方を前記最大階調として得られる階調であることを特徴とする請求項２に記載の表示装置。
4. 前記外部システムから入力される表示データを格納するフレームメモリと、
   前記フレームメモリに格納された前記外部システムから入力される表示データを、画像Ａの表示データに変換する第１のルックアップテーブルと、
   前記フレームメモリに格納された前記外部システムから入力される表示データを、画像Ｂの表示データに変換する第２のルックアップテーブルと、
   前記第１のルックアップテーブルにより変換された画像Ａの表示データ、あるいは、前記第２のルックアップテーブルにより変換された画像Ｂの表示データを選択して、前記映像線駆動回路に入力するセレクタとを備えることを特徴とする請求項１ないし請求項３のいずれか１項に記載の表示装置。
5. 複数の階調基準電圧を生成する階調基準電圧生成回路を備え、
   前記映像線駆動回路は、前記階調基準電圧生成回路から入力される複数の階調基準電圧に基づき、階調電圧を生成する階調電圧生成回路を有し、
   前記階調基準電圧生成回路は、前記フレームＡの期間に第１群の複数の階調基準電圧を生成し、かつ、前記フレームＢの期間に第２群の複数の階調基準電圧を生成し、
   前記階調電圧生成回路は、前記階調基準電圧生成回路から入力される前記第１群の複数の階調基準電圧に基づき前記第１群の階調電圧を生成し、かつ、前記階調基準電圧生成回路から入力される前記第２群の複数の階調基準電圧に基づき前記第２群の階調電圧を生成することを特徴とする請求項１ないし請求項４のいずれか１項に記載の表示装置。
6. 表示制御回路を備え、
   前記階調基準電圧生成回路は、前記表示制御回路からの階調基準電圧データに基づき、前記フレームＡの期間に生成する前記第１群の複数の階調基準電圧と、前記フレームＢの期間に生成する前記第２群の複数の階調基準電圧のそれぞれの電圧を設定することを特徴とする請求項５に記載の表示装置。
7. 前記階調基準電圧生成回路は、第１群の複数の階調基準電圧を生成する第１の階調基準電圧生成回路と、
   第２群の複数の階調基準電圧を生成する第２の階調基準電圧生成回路と、
   前記第１の階調基準電圧生成回路、あるいは前記第２の階調基準電圧生成回路の出力を選択するセレクタとで構成され、
   前記セレクタは、前記フレームＡの期間に前記第１の階調基準電圧生成回路で生成された前記第１群の複数の階調基準電圧を選択し、前記フレームＢの期間に前記第２の階調基準電圧生成回路で生成された前記第２群の複数の階調基準電圧を選択することを特徴とする請求項５に記載の表示装置。
8. 同一階調において、第２群の複数の階調基準電圧の絶対値は、第１群の複数の階調基準電圧の絶対値よりも、大きいことを特徴とする請求項６または請求項７に記載の表示装置。

Images