Nothing Special   »   [go: up one dir, main page]

JP2009054685A - 窒化物半導体装置とそれを含む電力変換装置 - Google Patents

窒化物半導体装置とそれを含む電力変換装置 Download PDF

Info

Publication number
JP2009054685A
JP2009054685A JP2007218128A JP2007218128A JP2009054685A JP 2009054685 A JP2009054685 A JP 2009054685A JP 2007218128 A JP2007218128 A JP 2007218128A JP 2007218128 A JP2007218128 A JP 2007218128A JP 2009054685 A JP2009054685 A JP 2009054685A
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
semiconductor device
electrode
resurf
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007218128A
Other languages
English (en)
Other versions
JP4775859B2 (ja
Inventor
Toru Oka
徹 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2007218128A priority Critical patent/JP4775859B2/ja
Priority to EP08014712A priority patent/EP2028694A3/en
Priority to US12/195,771 priority patent/US20090050936A1/en
Publication of JP2009054685A publication Critical patent/JP2009054685A/ja
Application granted granted Critical
Publication of JP4775859B2 publication Critical patent/JP4775859B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/432—Heterojunction gate for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Rectifiers (AREA)

Abstract

【課題】正孔濃度の高いｐ型リサーフ層を用いることによって窒化物半導体層内に発生する電界を低減し、それによって低いオン抵抗または高い耐圧を有する窒化物半導体装置を提供する。
【解決手段】窒化物半導体装置は、ｐ型ＩｎxＧａ1-xＮ（０＜ｘ≦１）を含むリサーフ層（３）、このリサーフ層上に形成されていてＩｎyＧａ1-yＮ（０≦ｙ＜ｘ）を含むチャネル層（４）、このチャネル層上に形成されていてそのチャネル層に比べて広い禁制帯幅を有する窒化物半導体層を含む障壁層（５）、および所定の電極（７〜９，１１）を含んでいる。
【選択図】図１

Description

本発明は窒化物半導体装置とそれを含む電力変換装置に関し、特に高耐圧と低損失動作が要求される大電力用途に好適な窒化物半導体装置とそれを含む電力変換装置に関する。
窒化物半導体材料を用いた半導体素子は、その材料が本質的に持つ特性から、高耐圧で大電流動作が可能な電力用素子として有望視されている。なかでもＡｌＧａＮ／ＧａＮヘテロ接合を用いた電界効果トランジスタ(以下、ＨＦＥＴ(Heterojunction Field Effect Transistor)と称す)やダイオードは、ヘテロ接合界面における正の分極電荷の影響によって形成される２次元電子ガスを利用することによってオン動作時の抵抗（以下、オン抵抗と称す）を低くし得るので、損失を低減し得る素子として注目されている。
そのオン抵抗を低くするためには、２次元電子ガスの濃度を高くする必要がある。しかしながら、ＨＦＥＴやダイオードがオフ動作する際、すなわちＨＦＥＴのゲートのドレイン側近傍またはダイオードのアノードのカソード側近傍が空乏化する際に、２次元電子ガスの濃度を高くするにつれて空乏層内部に発生する電界強度が高くなるので、低い動作電圧にて素子が破壊する（すなわち耐圧が低くなる）という問題が生じる。このように、オン抵抗と耐圧との間にはトレードオフの関係が存在する。
空乏層内部に発生する電界強度を緩和してオン抵抗または耐圧を改善する方策として、２次元電子ガスとは電気的に反対の特性を有するｐ型層を２次元電子ガスの存在するチャネル層近傍に設けたいわゆるリサーフ（ＲＥＳＵＲＦ）構造が、例えば特許文献１の米国特許第６，１００，５４９号公報に開示されている。ここで、ＲＥＳＵＲＦとは、ＲＥｄｕｃｅｄ ＳＵＲｆａｃｅ Ｆｉｅｌｄの略である。
図１０の模式的断面図は、特許文献１に開示されたリサーフ構造を含む窒化物半導体ＨＦＥＴの積層構造を示している。なお、本願の図面において、長さ、幅、厚さなどの寸法関係は図面の明瞭化と簡略化のために適宜に変更されており、実際の寸法関係を表してはいない。特に、厚さが適宜に拡大されて示されている。また、図面における同一の参照符号は、同一部分または相当部分を表している。
図１０のＨＦＥＴは、基板１０１上に順次積層されたｐ型ＧａＮリサーフ層１０２、ｎ型ＧａＮチャネル層１０４、およびＡｌＧａＮ障壁層１０５を含んでいる。また、このＨＦＥＴは、ソース電極１０７、ドレイン電極１０８、ゲート電極１０９、およびリサーフ層用電極１１１をも含んでいる。ｎ型ＧａＮチャネル層１０４とＡｌＧａＮ障壁層１０５とのヘテロ接合界面１１２には、正の分極電荷の影響による２次元電子ガスが形成される。
このＨＦＥＴでは、ヘテロ接合界面１１２におけるシート電荷濃度が約０．７×１０13〜３×１０13ｃｍ-2の２次元電子ガスに対して、少なくとも５μｍの厚さでドーパント濃度が約１．４×１０16〜６×１０16ｃｍ-3のｐ型ＧａＮリサーフ層１０２を設けている。この構造では、オン動作時には、高いシート電荷濃度の２次元電子ガスによる電流がソース−ドレイン間に流れる。これによって、低いオン電圧が実現され得る。一方、オフ動作時には、ゲート電極−ドレイン電極間に大きな逆方向バイアス電圧が印加された際に、チャネル層１０４とリサーフ層１０２の両方が空乏化する。このとき、ヘテロ接合界面１１２における正の分極電荷とｎ型ＧａＮチャネル層１０４内のｎ型不純物とによって発生する電界がｐ型ＧａＮリサーフ層１０２内のｐ型不純物によって生じる電界によって弱められるので、ゲート近傍で発生する空乏層内の電界強度が小さくなり、耐圧を向上させることができる。
米国特許第６１００５４９号明細書 K. Kumakura et al., "Activation Energy and Electrical Activity of Mg in Mg-Doped InxGa1-xN (x<0.2)", Japanese Journal of Applied Physics, vol. 39, pp. L337-L339, 2000
上述のように、特許文献１では、５μｍ以上に厚くかつドーパント濃度が１０16ｃｍ-3以下に低いｐ型ＧａＮ層がリサーフ層１０２として用いられている。しかしながら、素子の小型化などのためにゲートとドレインとの距離を短くする場合では、このように厚いリサーフ層１０２では十分に空乏化され得ないので、耐圧向上の効果が制限されるという問題が生じる。この問題は、ｐ型ＧａＮリサーフ層１０２の正孔濃度を高めることによって解決できると考えられる。しかしながら、一般的に高正孔濃度のｐ型ＧａＮ層を得ることは容易ではない。なぜならば、ＧａＮ中ではｐ型不純物の活性化率が低いので、必要な正孔濃度の１００倍以上の濃度の不純物ドーピングを要するが、高正孔濃度のｐ型ＧａＮ層を得るために不純物濃度を高くしすぎれば、結晶の品質が劣化して正孔濃度がむしろ低下してしまうからである。
上述のような従来のリサーフ構造を有する窒化物半導体装置における問題に鑑み、本発明の目的は、正孔濃度の高いｐ型リサーフ層を用いることによって半導体層内に発生する電界をより効果的に低減し、それによってオン抵抗が低減または耐圧が向上した窒化物半導体装置を提供することである。そして、その窒化物半導体装置を用いることによって、低損失で高効率動作が可能な電力変換装置を提供することができる。
本発明の一つの態様による窒化物半導体装置は、ｐ型ＩｎxＧａ1-xＮ（０＜ｘ≦１）を含むリサーフ層、このリサーフ層上に形成されていてＩｎyＧａ1-yＮ（０≦ｙ＜ｘ）を含むチャネル層、このチャネル層上に形成されていてそのチャネル層に比べて広い禁制帯幅を有する窒化物半導体層を含む障壁層、この障壁層とともにショットキー接合を形成している第１のアノード電極、カソード電極、およびリサーフ層用電極を含むことを特徴としている。
なお、カソード電極は、チャネル層にオーム性接触していることが好ましい。リサーフ層用電極は、リサーフ層にオーム性接触していることが好ましく、第１のアノード電極と電気的に接続されていることが好ましい。窒化物半導体ダイオードは、チャネル層にオーム性接触している第２のアノード電極をさらに含み得る。
本発明の他の態様による窒化物半導体装置は、ｐ型ＩｎxＧａ1-xＮ（０＜ｘ≦１）を含むリサーフ層、このリサーフ層上に形成されていてＩｎyＧａ1-yＮ（０≦ｙ＜ｘ）を含むチャネル層、このチャネル層上に形成されていてそのチャネル層に比べて広い禁制帯幅を有する窒化物半導体層を含む障壁層、ゲート電極、ソース電極、ドレイン電極、およびリサーフ層用電極を含むことを特徴としている。
なお、ゲート電極と障壁層は、ショットキー接合を形成していることが好ましい。ゲート電極と障壁層との間に絶縁膜を含んでいてもよい。ドレイン電極とソース電極は、チャネル層にオーム性接触していることが好ましい。リサーフ層用電極は、リサーフ層にオーム性接触していることが好ましく、ソース電極と電気的に接続されていることが好ましい。
以上のような窒化物半導体装置において、リサーフ層と障壁層との距離は２０ｎｍ以上であることが好ましい。チャネル層の最上表面層は、ＧａＮであることが好ましい。障壁層の最下表面層は、ＡｌＮであることが好ましい。リサーフ層の正孔濃度は、１×１０18ｃｍ-3以上であることが好ましい。リサーフ層のＩｎ組成比ｘは、０．３以下であることが好ましい。そして、リサーフ層は、ｐ型不純物としてＭｇを含んでいることが好ましい。
本発明による電力変換装置は、上述の窒化物半導体装置の少なくともいずれかを含んでいる。
本発明によれば、高い正孔濃度が得られるｐ型ＩｎＧａＮリサーフ層を用いることによってゲートまたはアノードの近傍が空乏化する際に発生する電界強度を小さくし得るので、耐圧が高くまたはオン抵抗が小さくて損失の小さい窒化物半導体装置を得ることができる。そして、その窒化物半導体装置を利用することによって、低損失で高効率動作が可能な電力変換装置を提供することができる。
（実施形態１）
図１の模式的断面図は、本発明の実施形態１による窒化物半導体装置としてのＨＦＥＴにおける積層構成を示している。このＨＦＥＴは、Ｓｉ基板１上に順次積層されたＡｌＮバッファ層２、ｐ型ＩｎＧａＮリサーフ層３、アンドープＧａＮチャネル層４、アンドープＡｌＧａＮ／ＡｌＮ多層膜を含む障壁層５、アンドープＧａＮキャップ層６を含んでいる。また、このＨＦＥＴは、Ｔｉ／Ａｌソース電極７、Ｔｉ／Ａｌドレイン電極８、Ｎｉ／Ａｕゲート電極９、ＳｉＮ／ＳｉＯ2絶縁膜１０、およびＰｄ／Ａｕリサーフ層用電極１１をも含んでいる。
チャネル層４と障壁層５とのヘテロ接合界面１２には、正の分極電荷の影響によって２次元電子ガスによるチャネルが形成される。ソース電極７とドレイン電極８は、２次元電子ガスにより形成されたチャネルとオーム性接触している。ゲート電極９はキャップ層６上に形成され、キャップ層６を介して障壁層５とともにショットキー接合を形成している。リサーフ層用電極１１はリサーフ層３とオーム性接触しており、このリサーフ層用電極１１はソース電極７と電気的に接続されている。
図２のグラフは、図１のＨＦＥＴと比較例のＨＦＥＴとに関してデバイスシミュレータを用いて計算した結果として、ゲートのドレイン側端の電界強度（ＭＶ／ｃｍ）とオン抵抗（Ωｍｍ）との関係を表している。このグラフ中の黒丸印は図１のＨＦＥＴに関する計算結果を示し、白丸印は比較例のＨＦＥＴに関する計算結果を示している。
このシミュレーションにおいては、ソース電極７とリサーフ層用電極１１を接地電位に接続し、ゲート電極９に−１０Ｖを印加しかつドレイン電極８に３００Ｖを印加した条件の下で、その時に発生するゲートのドレイン側端の電界強度とオン抵抗との関係がヘテロ接合界面１２の２次元電子ガス濃度に依存して変化する様子が調べられた。この場合に、ｐ型ＩｎＧａＮリサーフ層３に関しては、厚さが５０ｎｍ、III族元素中のＩｎ組成比が０．１、ｐ型不純物としてのＭｇの濃度が２×１０19ｃｍ-3でその活性化率が１０％であって正孔濃度が２×１０18ｃｍ-3であると仮定された。また、チャネル層４の厚さは、１００ｎｍであると仮定された。そして、ヘテロ接合界面１２における２次元電子ガスの濃度は、障壁層５に含まれるＡｌＧａＮ層におけるIII族元素中のＡｌ組成比およびそのＡｌＧａＮ層とＡｌＮ層の厚さを調整することによって変化させられた。
図２のグラフは、リサーフ層３の正孔の面密度とヘテロ接合界面１２における２次元電子ガスの面密度との比を０．５〜２の範囲で変化させた結果を示している。このグラフから分かるように、２次元電子ガスの濃度を高くすればオン電圧が低くなって、電界強度が高くなっている。すなわち、図２のグラフ中の曲線に沿って左上から右下に向かうにしたがって、２次元電子ガスの濃度が高くなっている。
図２おける比較例のＨＦＥＴは、図１のＨＦＥＴに比べて、リサーフ層として従来のｐ型ＧａＮ層を用いたことのみにおいて異なっていた。そして、この比較例のｐ型ＧａＮリサーフ層中のＭｇの活性化率は１％であると仮定され、正孔濃度は２×１０17ｃｍ-3であると仮定された。なお、ＧａＮとＩｎＧａＮとにおけるＭｇの活性化率の違いは、例えば非特許文献１である K. Kumakura et al., “Activation Energy and Electrical Activity of Mg in Mg-Doped InxGa1-xN (x<0.2)”, Japanese Journal of Applied Physics, vol. 39, pp. L337-L339, 2000 に報告されている。
図２に示されているように、図１のＨＦＥＴにおいては、比較例に比べて、同じ電界強度を生じる際にオン抵抗をより低くし得ることが分かる。また、図１のＨＦＥＴでは、比較例に比べて、同じオン抵抗においてゲートのドレイン側端の電界強度をより低くすることができ、すなわち耐圧を向上させ得ることが分かる。
なお、図２においてはリサーフ層の正孔の面密度とヘテロ接合界面に形成される２次元電子ガスの面密度との比が０．５から２の範囲で変化させられた結果が示されているが、この範囲外においても本発明のＨＦＥＴが比較例に比べて電界強度を弱める効果を有することが確認されている。
以上のように、図１のＨＦＥＴにおいてはリサーフ層３としてｐ型ＩｎＧａＮ層を用いているので、添加されているｐ型不純物の濃度が同じであっても、従来に比べてリサーフ層の正孔濃度を高くすることができ、そのＨＦＥＴのオフ動作時において発生するゲートのドレイン側端での電界強度を弱めることが可能となる。その結果、従来のＨＦＥＴと同じ耐圧を有する図１のＨＦＥＴにおいては、２次元電子ガス濃度をより高めることができるので、オン抵抗を低くすることができて損失を低減させることができる。また、従来のＨＦＥＴと同じオン抵抗となる２次元電子ガス濃度を生じる図１のＨＦＥＴにおいては、より高い耐圧を得ることができる。
図３のグラフは、図１のＨＦＥＴに関してデバイスシミュレータを用いて計算した結果として、チャネル層の厚さ（ｎｍ）とオン抵抗（Ωｍｍ）との関係を表している。このシミュレーションにおいては、２次元電子ガスの濃度が１．５×１０13ｃｍ-2に設定されかつｐ型ＩｎＧａＮリサーフ層３の正孔濃度が２×１０18ｃｍ-3に設定された状態で、チャネル層４の厚さが変化させられた。なお、図３のシミュレーションにおけるＨＦＥＴのバイアス条件は、図２の場合と同じであった。
この図３から、チャネル層４の厚さが薄くなるにつれてオン抵抗が増加することが分かる。この理由は、リサーフ層３がチャネルに近づくことによって、オン動作時においても２次元電子ガスの濃度が低下することによる。特に、チャネル層４の厚さが１０ｎｍ程度まで小さくなれば、２次元電子ガスの濃度低下が著しくなって、リサーフ層３を含まないＨＦＥＴのオン抵抗値８．５Ωｍｍに比べてもオン抵抗が増大している。この結果から、本発明をより効果的に実施するためには、リサーフ層３からチャネルの２次元電子ガスまでの距離すなわちヘテロ接合界面１２までの距離は、２０ｎｍ以上であることが望ましいことが分かる。
図４の模式的断面図は、図１のＨＦＥＴの一変形例を示している。この図４のＨＦＥＴは、いわゆるリセス構造を有している。すなわち、キャップ層６と障壁層５の一部が除去された凹部（リセス）が形成されており、ゲート電極９はその凹部において露出された障壁層５とともにショットキー接合を形成している。このリセス構造では、ゲート電極９と２次元電子ガスすなわちチャネルとの距離が小さくなることから、閾値電圧を正側にシフトさせることと、相互コンダクタンスを向上させることが可能となる。
このようなリセス構造を有するＨＦＥＴにおいても、リサーフ層３としてｐ型ＩｎＧａＮ層を用いることによって、オフ動作時に発生するゲートのドレイン側端の電界強度を弱めることができる。その結果、図４のＨＦＥＴにおいては、従来に比べて２次元電子ガス濃度を高めることができるので、オン抵抗を低くすることができて損失を小さくすることができる。また、図４のＨＦＥＴにおいては、従来と同じオン抵抗となる２次元電子ガス濃度を生じる場合に高い耐圧を得ることができる。
図５の模式的断面図は、図１のＨＦＥＴの他の変形例を示している。この図５のＨＦＥＴは、いわゆるフィールドプレート構造を有している。すなわち、ゲート電極９はキャップ層６を介して障壁層５とショットキー接合を形成しているとともに、その電極の一部が絶縁膜１０上にも形成されている。このＨＦＥＴでは、フィールドプレートの効果によってゲートのドレイン側端の電界強度が弱められ、耐圧を向上させることが可能となる。
このようなフィールドプレート構造を有するＨＦＥＴにおいても、リサーフ層３としてｐ型ＩｎＧａＮ層を用いることによって、オフ動作時に発生するゲートのドレイン側端の電界強度を弱めることができる。その結果、図５のＨＦＥＴにおいては、従来と同じ耐圧を有する場合には、２次元電子ガス濃度を高めることができるので、オン抵抗を低くすることができて損失を小さくすることができる。また、図５のＨＦＥＴにおいては、従来と同じオン抵抗となる２次元電子ガス濃度を生じる場合に、高い耐圧を得ることができる。
（実施形態２）
図６の模式的断面図は、本発明の実施形態２による窒化物半導体装置としてのＨＦＥＴの積層構造を示している。このＨＦＥＴはいわゆるＭＩＳ（Metal-Insulator-Semiconductor）型であって、ゲート電極９が絶縁膜１０上に形成されている。すなわち、ゲート電極９と障壁層５とが絶縁膜１０によって絶縁され、ゲートに流れるリーク電流が抑制されて耐圧の向上が図られる。このようなＭＩＳ型ＨＦＥＴにおいても、リサーフ層３としてｐ型ＩｎＧａＮ層を用いることによって、オフ動作時に発生するゲートのドレイン側端の電界強度を弱めることができる。その結果、図６のＨＦＥＴにおいては、従来と同じ耐圧を有する場合には２次元電子ガス濃度を高めることができるので、オン抵抗を低くすることができて損失を小さくすることができる。また、図６のＨＦＥＴにおいては、従来と同じオン抵抗となる２次元電子ガス濃度を生じる場合に、高い耐圧を得ることができる。
（実施形態３）
図７の模式的断面図は、本発明の実施形態３による窒化物半導体装置としてのダイオードの積層構造を示している。このダイオードは、上述のＨＦＥＴの場合と同様の半導体積層構造１−６と絶縁膜１０を含むとともに、リサーフ層用電極１１、Ｔｉ／Ａｌカソード電極１８、およびＮｉ／Ａｕアノード電極１９を含んでいる。
図７のダイオードにおいても、チャネル層４と障壁層５のヘテロ接合界面１２には正の分極電荷の影響によって２次元電子ガスによるチャネルが形成される。カソード電極１８は、２次元電子ガスのチャネルとオーム性接触している。アノード電極１９はキャップ層６上に形成され、キャップ層６を介して障壁層５とともにショットキー接合を形成している。リサーフ層用電極１１はリサーフ層３とオーム性接触しており、アノード電極と電気的に接続されている。
このようなダイオードにおいても、リサーフ層３としてｐ型ＩｎＧａＮ層を用いることによって、従来に比べてリサーフ層３の正孔濃度を高くすることができる。これによって、ダイオードの逆方向バイアス動作時に発生するアノードのカソード側端の電界強度を弱めることが可能となる。その結果、図７のダイオードにおいては、従来と同じ耐圧を有する場合には２次元電子ガス濃度を高めることができるので、順方向バイアス動作時のオン電圧を低くすることができて損失を小さくすることができる。また、図７のダイオードにおいては、従来と同じオン電圧となる２次元電子ガス濃度を生じる場合には、高い耐圧を得ることができる。
図８の模式的断面図は、図７のダイオードの一変形例を示している。この図８のダイオードのアノード電極は、キャップ層６を介して障壁層５とショットキー接合を形成している第１のアノード電極２９と、それに電気的に接続されかつ２次元電子ガスのチャネルにオーム性接触している第２のアノード電極３９とを含んでいる。このダイオードでは、アノード電極の電圧が０Ｖである場合に、第１アノード電極２９のショットキー障壁の影響によってその下のチャネル層４が空乏化され、電流経路がピンチオフされて電流が遮断される。アノード電極に順方向バイアス電圧を印加すれば、第１アノード電極２９下にチャネルが形成され、第２アノード電極３９からカソード電極１８へ電子が流れる。
したがって、図７のダイオードに比べて、図８のダイオードにおいては順方向バイアス動作時の立ち上がり電圧を０Ｖに近づけることができ、より低いオン電圧での動作が実現され得る。一方、図８のダイオードにおいて逆方向バイアス電圧を印加した場合には、第１アノード電極２９下からカソード電極側に向かってチャネルの空乏化が発生して電流が遮断されるので、図７のダイオードと同じ耐圧が実現することができる。このような図８のダイオードにおいても、リサーフ層３としてｐ型ＩｎＧａＮ層を用いることによって、従来に比べてそのリサーフ層の正孔濃度を高くすることができる。したがって、図８のダイオードでは、逆バイアス動作時に発生するアノードのカソード側端の電界強度を弱めることが可能となる。その結果、図８のダイオードにおいては、従来と同じ耐圧の場合に２次元電子ガス濃度を高めることができるので、順方向バイアス動作時のオン電圧を低くすることができて損失を小さくし得る。また、図８のダイオードにおいては、従来と同じオン電圧となる２次元電子ガス濃度を生じる場合に、より高い耐圧を得ることができる。
（実施形態４）
図９の回路図は、本発明の実施形態４による電力変換装置における力率改善回路の主要部を示している。この図９の回路は、交流電源５１、ダイオード５２〜５６、インダクタ５７、ＨＦＥＴ５８、キャパシタ５９、および負荷抵抗６０を含んでいる。ダイオード５２〜５６としては図８のダイオードが用いられ、ＨＦＥＴ５８としては図６のＨＦＥＴが用いられている。
図９の電力変換装置おける力率改善回路では本発明による図６のＨＦＥＴと図８のダイオードが用いられているので、回路内部での損失が低減され得る。したがって、図９の力率改善回路の効率が向上して、低損失で高効率動作が可能となる。
なお、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更が可能であることは言うまでもない。
例えば、上述の実施形態ではバッファ層２としてＧａＮを用いたが、ＡｌＮ、ＡｌＧａＮ、ＡｌＮ／ＧａＮなどの他の窒化物半導体を用いることもできる。
上述の実施形態ではｐ型ＩｎＧａＮリサーフ層３におけるIII族元素中のＩｎ組成比が０．１に設定されたが、このＩｎ組成比に限定されないことは言うまでもない。ただし、ｐ型ＩｎＧａＮリサーフ層３において、Ｉｎ組成比をあまりに高くすればバッファ層２との格子不整合の問題によって層厚を大きくすることができなくなり、ｐ型不純物の活性化率向上の効果よりも高品質結晶層を得るための臨界層厚減少の影響が大きくなり、高い正孔の面密度を得ることができなくなる。したがって、正孔の面密度の高いｐ型ＩｎＧａＮリサーフ層３を得るためには、Ｉｎ組成比は０．３以下であることが望ましい。また、ｐ型ＩｎＧａＮリサーフ層３の厚さは５０ｎｍに限られず、所望のオン抵抗を実現するために必要な正孔の面密度やＩｎ組成比に応じた設計値を用いることができる。
上述の実施形態では１層のアンドープＧａＮチャネル層４が用いられたが、アンドープまたはドープされたＡｌＧａＮ、ＩｎＧａＮ、ＧａＮ／ＡｌＧａＮ、またはＩｎＧａＮ／ＧａＮなどの１層または多層を含むチャネル層を用いることもできる。ただし、チャネル層としてＩｎＧａＮ層を用いる場合には、ｐ型ＩｎＧａＮリサーフ層からｐ型不純物がチャネル層まで拡散する可能性があるので、チャネル層の正孔濃度がリサーフ層の正孔濃度よりも低くなるように、そのチャネル層のＩｎ組成比はリサーフ層に比べて低いことが望ましい。なぜならば、Ｉｎ組成比が大きくなれば、p型不純物の活性化率が大きくなって正孔濃度が大きくなる傾向になるからである。また、チャネル層は、ドーピングされたｎ型ＧａＮやｐ型ＧａＮなどの半導体層であってもよい。しかしながら、低いオン抵抗を実現するためには２次元電子ガスの移動度を高くする必要があることから、チャネル層４の少なくとも最上表面層はＩｎ組成比が０でアンドープのＧａＮであることが最も好ましい。
上述の実施形態ではアンドープＡｌＧａＮ／ＡｌＮ多層膜からなる障壁層５上にアンドープＧａＮキャップ層６が設けられたが、キャップ層としてはＩｎＧａＮなどの他の窒化物半導体を用いてもよく、またキャップ層は省略することも可能である。キャップ層６が省略された場合には、ゲート電極およびアノード電極は障壁層５上に直接形成される。また、障壁層５としては、単一のアンドープまたはドーピングされたＡｌＧａＮ層、Ａｌ組成比やドーピング濃度が互いに異なる複数のＡｌＧａＮ層を含む多重ＡｌＧａＮ層、ＧａＮ／ＡｌＧａＮやＩｎＧａＮ／ＡｌＧａＮを含む多重窒化物半導体層などを用いることもできる。ただし、低いオン抵抗を得るためには２次元電子ガスの移動度を高くする必要があることから、障壁層５の少なくとも最下表面層は散乱による移動度低下が大きくなる３元混晶のＡｌＧａＮよりもＡｌＮであることが好ましい。
上述の実施形態ではソース電極とドレイン電極にＴｉ／Ａｌが用いられたが、Ｔｉ／Ａｕ、Ｈｆ／Ａｕ、Ｎｉ／Ａｕなどの他の電極材料をも用い得ることは言うまでもない。
上述の実施形態ではゲート電極とアノード電極にＮｉ／Ａｕが用いられたが、Ｔｉ／Ａｕ、Ｔｉ／Ａｌ、Ｐｄ／Ａｕ、Ｐｔ／Ａｕ、Ｗ、ＷＮx、ＷＳｉxなどの他の電極材料をも用い得ることは言うまでもない。
上述の実施形態ではリサーフ層用電極としてＰｄ／Ａｕが用いられたが、Ｐｔ／Ａｕ、Ｎｉ／Ａｕ、Ｗ、ＷＮx、ＷＳｉxなどの他の電極材料をも用い得ることは言うまでもない。
上述の実施形態ではソース電極、ドレイン電極、およびカソード電極とチャネル層とはオーム性接触しているが、ショットキー接合を形成していてもよい。しかしながら、窒化物半導体装置におけるオン抵抗を低減して損失を低減するためには、これらの電極とチャネル層とはオーム性接していることが望ましい。
上述の実施形態ではリサーフ層用電極とリサーフ層とはオーム性接触しているが、ショットキー接合を形成していてもよい。しかしながら、リサーフ層に流れる電流が大きくてオン抵抗の低減が大きい場合などの損失低減のために、リサーフ層用電極とリサーフ層とはオーム性接していることが望ましい。
上述の実施形態では絶縁膜としてＳｉＮ／ＳｉＯ2を用いているが、ＳｉＯ2、ＳｉＮ、Ａｌ2Ｏ3、ＨｆＯ2、ＴｉＯ2、ＴａＯx、ＭｇＯ、Ｇａ2Ｏ3、ＳｉＮ／ＳｉＯ2／ＳｉＮ多重膜などをも用い得ることは言うまでもない。
上述の実施形態ではｐ型ＩｎＧａＮリサーフ層の正孔濃度が２×１０18ｃｍ-3に設定されたが、この濃度に限定されないことは言うまでもない。ただし、ｐ型ＧａＮ中では１×１０18ｃｍ-3以上の正孔濃度が得られにくいことから、本発明では正孔濃度が１×１０18ｃｍ-3以上の場合により効果的となる。
上述の実施形態ではリサーフ層のｐ型不純物としてＭｇを用いたが、Ｂｅなどの他のｐ型不純物を用いてもよい。
上述の実施形態では本発明によるＨＦＥＴおよびダイオードなどの窒化物半導体装置を含む力率改善回路が例示されたが、本発明による窒化物半導体装置はインバータやコンバータなどの他の電力変換装置も適用し得る。それらの電力変換装置の一部のみに本発明による窒化物半導体装置を適用してもよいことは言うまでもない。
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上述の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
以上のような本発明によれば、高い正孔濃度が得られるｐ型ＩｎＧａＮリサーフ層を用いることによってゲート近傍が空乏化する際に発生する電界強度を小さくし得るので、耐圧が高くまたはオン抵抗が小さくて損失の小さい窒化物半導体装置を提供することができる。そして、その窒化物半導体装置を利用することによって、低損失で高効率動作が可能な電力変換装置を提供することができる。
本発明の一実施形態による窒化物半導体ＨＦＥＴの積層構造を示す模式的断面図である。 図１のＨＦＥＴにおけるゲートのドレイン側端の電界強度（ＭＶ／ｃｍ）とオン抵抗（Ωｍｍ）との関係を比較例との対比において示すグラフである。 図１のＨＦＥＴにおけるチャネル層の厚さ（ｎｍ）とオン抵抗（Ωｍｍ）との関係を示すグラフである。 図１のＨＦＥＴの一変形例を示す模式的断面図である。 図１のＨＦＥＴの他の変形例を示す模式的断面図である。 本発明の他の実施形態による窒化物半導体ＨＦＥＴの積層構造を示す模式的断面図である。 本発明の他の実施形態による窒化物半導体ダイオードの積層構造を示す模式的断面図である。 図７のダイオードの一変形例を示す模式的断面図である。 本発明のさらに他の実施形態による電力変換装置の主要部を示す回路図である。 従来技術による窒化物半導体ＨＦＥＴの積層構造を示す模式的断面図である。
符号の説明
１，１０１ 基板、２ バッファ層、３，１０２ リサーフ層、４，１０４ チャネル層、５，１０５ 障壁層、６ キャップ層、７，１０７ ソース電極、８，１０８ ドレイン電極、９，１０９ ゲート電極、１０ 絶縁膜、１１，１１１ リサーフ層用電極、１２，１１２ ヘテロ接合界面、１８ カソード電極、１９，２９，３９ アノード電極、５１ 交流電源、５２〜５６ ダイオード、５７ インダクタ、５８ ＨＦＥＴ、５９ キャパシタ、６０ 負荷抵抗。

Claims (19)

  1. ｐ型ＩｎxＧａ1-xＮ（０＜ｘ≦１）を含むリサーフ層、
    前記リサーフ層上に形成されていてＩｎyＧａ1-yＮ（０≦ｙ＜ｘ）を含むチャネル層、
    前記チャネル層上に形成されていてそのチャネル層に比べて広い禁制帯幅を有する窒化物半導体層を含む障壁層、
    前記障壁層とともにショットキー接合を形成している第１のアノード電極、
    カソード電極、および
    リサーフ層用電極を含む窒化物半導体装置。
  2. 前記カソード電極は前記チャネル層にオーム性接触している、請求項１に記載の窒化物半導体装置。
  3. 前記リサーフ層用電極は前記リサーフ層にオーム性接触している、請求項１または２に記載の窒化物半導体装置。
  4. 前記リサーフ層用電極は前記第１のアノード電極と電気的に接続されている、請求項１から３のいずれかに記載の窒化物半導体装置。
  5. 前記チャネル層にオーム性接触している第２のアノード電極をさらに含む、請求項１から４のいずれかに記載の窒化物半導体装置。
  6. ｐ型ＩｎxＧａ1-xＮ（０＜ｘ≦１）を含むリサーフ層、
    前記リサーフ層上に形成されていてＩｎyＧａ1-yＮ（０≦ｙ＜ｘ）を含むチャネル層、
    前記チャネル層上に形成されていてそのチャネル層に比べて広い禁制帯幅を有する窒化物半導体層を含む障壁層、
    ゲート電極、
    ソース電極、
    ドレイン電極、および
    リサーフ層用電極を含む窒化物半導体装置。
  7. 前記ゲート電極と前記障壁層はショットキー接合を形成している、請求項６に記載の窒化物半導体装置。
  8. 前記ゲート電極と前記障壁層との間に絶縁膜を含む、請求項６または７に記載の窒化物半導体装置。
  9. 前記ドレイン電極は前記チャネル層にオーム性接触している、請求項６から８のいずれかに記載の窒化物半導体装置。
  10. 前記ソース電極は前記チャネル層にオーム性接触している、請求項６から９のいずれかに記載の窒化物半導体装置。
  11. 前記リサーフ層用電極は前記リサーフ層にオーム性接触している、請求項６から１０のいずれかに記載の窒化物半導体装置。
  12. 前記リサーフ層用電極は前記ソース電極と電気的に接続されている、請求項６から１１のいずれかに記載の窒化物半導体装置。
  13. 前記リサーフ層と前記障壁層との距離は２０ｎｍ以上である、請求項１から１２のいずれかに記載の窒化物半導体装置。
  14. 前記チャネル層の最上表面層はＧａＮである、請求項１から１３のいずれかに記載の窒化物半導体装置。
  15. 前記障壁層の最下表面層はＡｌＮである、請求項１から１４のいずれかに記載の窒化物半導体装置。
  16. 前記リサーフ層の正孔濃度は１×１０18ｃｍ-3以上である、請求項１から１５のいずれかに記載の窒化物半導体装置。
  17. 前記リサーフ層のＩｎ組成比ｘは０．３以下である、請求項１から１６のいずれかに記載の窒化物半導体装置。
  18. 前記リサーフ層はｐ型不純物としてＭｇを含んでいる、請求項１から１７のいずれかに記載の窒化物半導体装置。
  19. 請求項１から１８のいずれかの窒化物半導体装置を含む電力変換装置。
JP2007218128A 2007-08-24 2007-08-24 窒化物半導体装置とそれを含む電力変換装置 Expired - Fee Related JP4775859B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007218128A JP4775859B2 (ja) 2007-08-24 2007-08-24 窒化物半導体装置とそれを含む電力変換装置
EP08014712A EP2028694A3 (en) 2007-08-24 2008-08-19 Nitride semiconductor device and power converter including the same
US12/195,771 US20090050936A1 (en) 2007-08-24 2008-08-21 Nitride semiconductor device and power converter including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007218128A JP4775859B2 (ja) 2007-08-24 2007-08-24 窒化物半導体装置とそれを含む電力変換装置

Publications (2)

Publication Number Publication Date
JP2009054685A true JP2009054685A (ja) 2009-03-12
JP4775859B2 JP4775859B2 (ja) 2011-09-21

Family

ID=39944278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007218128A Expired - Fee Related JP4775859B2 (ja) 2007-08-24 2007-08-24 窒化物半導体装置とそれを含む電力変換装置

Country Status (3)

Country Link
US (1) US20090050936A1 (ja)
EP (1) EP2028694A3 (ja)
JP (1) JP4775859B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011238654A (ja) * 2010-05-06 2011-11-24 Toshiba Corp 窒化物半導体素子
JP2012169389A (ja) * 2011-02-14 2012-09-06 New Japan Radio Co Ltd 窒化物半導体装置
JP2012248632A (ja) * 2011-05-26 2012-12-13 Advanced Power Device Research Association 窒化物半導体装置および窒化物半導体装置の製造方法
JP2013004967A (ja) * 2011-06-10 2013-01-07 Internatl Rectifier Corp エンハンスメント型ｉｉｉ−ｖ族高電子移動度トランジスタ（ｈｅｍｔ）および製造方法
JP2013106022A (ja) * 2011-11-17 2013-05-30 Toyota Central R&D Labs Inc 半導体装置とその製造方法
JP2013125913A (ja) * 2011-12-15 2013-06-24 Advanced Power Device Research Association 半導体装置
JP2013201189A (ja) * 2012-03-23 2013-10-03 Toyota Central R&D Labs Inc 半導体装置
JP2013229493A (ja) * 2012-04-26 2013-11-07 Sharp Corp Ｉｉｉ族窒化物半導体積層基板およびｉｉｉ族窒化物半導体電界効果トランジスタ
JP2015099865A (ja) * 2013-11-20 2015-05-28 三菱電機株式会社 ヘテロ接合電界効果型トランジスタおよびその製造方法
JP5907582B2 (ja) * 2012-06-20 2016-04-26 国立研究開発法人産業技術総合研究所 半導体装置
JP2017510086A (ja) * 2014-04-04 2017-04-06 タレス 高移動度電界効果トランジスタ用の最適化された緩衝層

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090072269A1 (en) * 2007-09-17 2009-03-19 Chang Soo Suh Gallium nitride diodes and integrated components
US7965126B2 (en) 2008-02-12 2011-06-21 Transphorm Inc. Bridge circuits and their components
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US8289065B2 (en) 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
US7898004B2 (en) * 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
US8742459B2 (en) * 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
US8390000B2 (en) 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
US8138529B2 (en) 2009-11-02 2012-03-20 Transphorm Inc. Package configurations for low EMI circuits
US8389977B2 (en) 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
JP5645304B2 (ja) * 2010-07-16 2014-12-24 パナソニックＩｐマネジメント株式会社 ダイオード
KR101680767B1 (ko) 2010-10-06 2016-11-30 삼성전자주식회사 불순물 주입을 이용한 고출력 고 전자 이동도 트랜지스터 제조방법
KR101204580B1 (ko) * 2010-12-09 2012-11-26 삼성전기주식회사 질화물계 반도체 소자
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
US8772842B2 (en) 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
US8648643B2 (en) 2012-02-24 2014-02-11 Transphorm Inc. Semiconductor power modules and devices
US9093366B2 (en) 2012-04-09 2015-07-28 Transphorm Inc. N-polar III-nitride transistors
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
CN102832241B (zh) * 2012-09-14 2016-04-27 电子科技大学 一种具有横向p-n结复合缓冲层结构的氮化镓基异质结场效应晶体管
US9171730B2 (en) 2013-02-15 2015-10-27 Transphorm Inc. Electrodes for semiconductor devices and methods of forming the same
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9245993B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
US9059076B2 (en) 2013-04-01 2015-06-16 Transphorm Inc. Gate drivers for circuits based on semiconductor devices
WO2015006111A1 (en) 2013-07-09 2015-01-15 Transphorm Inc. Multilevel inverters and their components
WO2015009514A1 (en) 2013-07-19 2015-01-22 Transphorm Inc. Iii-nitride transistor including a p-type depleting layer
US9543940B2 (en) 2014-07-03 2017-01-10 Transphorm Inc. Switching circuits having ferrite beads
US9590494B1 (en) 2014-07-17 2017-03-07 Transphorm Inc. Bridgeless power factor correction circuits
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
JP6637065B2 (ja) 2015-03-13 2020-01-29 トランスフォーム インコーポレーテッド 高電力回路のためのスイッチングデバイスの並列化
WO2017123999A1 (en) 2016-01-15 2017-07-20 Transphorm Inc. Enhancement mode iii-nitride devices having an al(1-x)sixo gate insulator
TWI813243B (zh) 2016-05-31 2023-08-21 美商創世舫科技有限公司 包含漸變空乏層的三族氮化物裝置
CN106505102B (zh) * 2016-12-12 2024-05-03 英诺赛科（珠海）科技有限公司 高迁移率氮化镓半导体器件及其制备方法
US10319648B2 (en) 2017-04-17 2019-06-11 Transphorm Inc. Conditions for burn-in of high power semiconductors
IT201700064155A1 (it) * 2017-06-09 2018-12-09 St Microelectronics Srl Transistore hemt con alta resistenza allo stress in stato spento e relativo metodo di fabbricazione
TWI793076B (zh) * 2017-06-30 2023-02-21 晶元光電股份有限公司 半導體元件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261053A (ja) * 1998-03-09 1999-09-24 Furukawa Electric Co Ltd:The 高移動度トランジスタ
JP2005093864A (ja) * 2003-09-19 2005-04-07 Toshiba Corp 電力用半導体装置
JP2005093861A (ja) * 2003-09-19 2005-04-07 Toray Ind Inc 半導体装置用接着剤シートおよびそれを用いた半導体接続用基板ならびに半導体装置
JP2007059589A (ja) * 2005-08-24 2007-03-08 Toshiba Corp 窒化物半導体素子
JP2007134608A (ja) * 2005-11-14 2007-05-31 National Institute Of Advanced Industrial & Technology リサーフ構造を用いた窒化物半導体ヘテロ接合トランジスタ
JP2007197643A (ja) * 2006-01-30 2007-08-09 Nippon Shokubai Co Ltd α−（ヒドロキシアルキル）アクリル酸エステル重合体を含有する樹脂組成物

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100549A (en) 1998-08-12 2000-08-08 Motorola, Inc. High breakdown voltage resurf HFET
US20040129200A1 (en) * 2001-09-26 2004-07-08 John Kouvetakis Active electronic devices based on gallium nitride and its alloys grown on silicon substrates with buffer layers of SiCAIN
US20040129800A1 (en) * 2002-10-24 2004-07-08 Valois S.A.S. Fluid dispenser
US7268375B2 (en) * 2003-10-27 2007-09-11 Sensor Electronic Technology, Inc. Inverted nitride-based semiconductor structure
US8174048B2 (en) * 2004-01-23 2012-05-08 International Rectifier Corporation III-nitride current control device and method of manufacture
US7382001B2 (en) * 2004-01-23 2008-06-03 International Rectifier Corporation Enhancement mode III-nitride FET
US7026669B2 (en) * 2004-06-03 2006-04-11 Ranbir Singh Lateral channel transistor
US7544963B2 (en) * 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
JP2007218128A (ja) 2006-02-15 2007-08-30 Toyota Industries Corp ギヤポンプ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261053A (ja) * 1998-03-09 1999-09-24 Furukawa Electric Co Ltd:The 高移動度トランジスタ
JP2005093864A (ja) * 2003-09-19 2005-04-07 Toshiba Corp 電力用半導体装置
JP2005093861A (ja) * 2003-09-19 2005-04-07 Toray Ind Inc 半導体装置用接着剤シートおよびそれを用いた半導体接続用基板ならびに半導体装置
JP2007059589A (ja) * 2005-08-24 2007-03-08 Toshiba Corp 窒化物半導体素子
JP2007134608A (ja) * 2005-11-14 2007-05-31 National Institute Of Advanced Industrial & Technology リサーフ構造を用いた窒化物半導体ヘテロ接合トランジスタ
JP2007197643A (ja) * 2006-01-30 2007-08-09 Nippon Shokubai Co Ltd α−（ヒドロキシアルキル）アクリル酸エステル重合体を含有する樹脂組成物

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011238654A (ja) * 2010-05-06 2011-11-24 Toshiba Corp 窒化物半導体素子
JP2012169389A (ja) * 2011-02-14 2012-09-06 New Japan Radio Co Ltd 窒化物半導体装置
JP2012248632A (ja) * 2011-05-26 2012-12-13 Advanced Power Device Research Association 窒化物半導体装置および窒化物半導体装置の製造方法
JP2013004967A (ja) * 2011-06-10 2013-01-07 Internatl Rectifier Corp エンハンスメント型ｉｉｉ−ｖ族高電子移動度トランジスタ（ｈｅｍｔ）および製造方法
JP2013106022A (ja) * 2011-11-17 2013-05-30 Toyota Central R&D Labs Inc 半導体装置とその製造方法
JP2013125913A (ja) * 2011-12-15 2013-06-24 Advanced Power Device Research Association 半導体装置
JP2013201189A (ja) * 2012-03-23 2013-10-03 Toyota Central R&D Labs Inc 半導体装置
JP2013229493A (ja) * 2012-04-26 2013-11-07 Sharp Corp Ｉｉｉ族窒化物半導体積層基板およびｉｉｉ族窒化物半導体電界効果トランジスタ
JP5907582B2 (ja) * 2012-06-20 2016-04-26 国立研究開発法人産業技術総合研究所 半導体装置
JP2015099865A (ja) * 2013-11-20 2015-05-28 三菱電機株式会社 ヘテロ接合電界効果型トランジスタおよびその製造方法
JP2017510086A (ja) * 2014-04-04 2017-04-06 タレス 高移動度電界効果トランジスタ用の最適化された緩衝層

Also Published As

Publication number Publication date
JP4775859B2 (ja) 2011-09-21
EP2028694A2 (en) 2009-02-25
EP2028694A3 (en) 2009-06-10
US20090050936A1 (en) 2009-02-26

Similar Documents

Publication Publication Date Title
JP4775859B2 (ja) 窒化物半導体装置とそれを含む電力変換装置
JP4761319B2 (ja) 窒化物半導体装置とそれを含む電力変換装置
JP4568118B2 (ja) パワー半導体素子
US10529843B2 (en) Semiconductor device
JP5654512B2 (ja) 窒化物半導体装置
JP5591776B2 (ja) 窒化物半導体装置およびそれを用いた回路
US8519439B2 (en) Nitride semiconductor element with N-face semiconductor crystal layer
US8390029B2 (en) Semiconductor device for reducing and/or preventing current collapse
US20140110759A1 (en) Semiconductor device
JP5534661B2 (ja) 半導体装置
JP5388839B2 (ja) Ｉｉｉ族窒化物半導体電界効果トランジスタ
JP5494474B2 (ja) 半導体装置及びその製造方法
JP2008172055A (ja) 窒化物半導体装置及びそれを用いた電力変換装置
JP2008258419A (ja) 窒化物半導体素子
JP2006216671A (ja) 窒素化合物半導体素子
JP6244557B2 (ja) 窒化物半導体デバイス
JP2015177064A (ja) 半導体装置
JP2008288474A (ja) ヘテロ接合電界効果トランジスタ
WO2016147541A1 (ja) 窒化物半導体装置
JP6119215B2 (ja) 電界効果トランジスタ
JP2008263140A (ja) 窒化物半導体素子
JP2008166640A (ja) 整流素子とそれを含む電力変換装置
JP2013183034A (ja) 電力用半導体装置
JP6139494B2 (ja) 窒化物半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110622

R150 Certificate of patent or registration of utility model

Ref document number: 4775859

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140708

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees