Nothing Special   »   [go: up one dir, main page]

JP2008288387A - 配線構造及び基板 - Google Patents

配線構造及び基板 Download PDF

Info

Publication number
JP2008288387A
JP2008288387A JP2007132057A JP2007132057A JP2008288387A JP 2008288387 A JP2008288387 A JP 2008288387A JP 2007132057 A JP2007132057 A JP 2007132057A JP 2007132057 A JP2007132057 A JP 2007132057A JP 2008288387 A JP2008288387 A JP 2008288387A
Authority
JP
Japan
Prior art keywords
conductor
wiring
substrate
electronic component
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007132057A
Other languages
English (en)
Inventor
Hiroyuki Uematsu
博幸 上松
Kenichi Kawabata
賢一 川畑
Hisashi Kosara
恒 小更
Toshinobu Miyakoshi
俊伸 宮越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2007132057A priority Critical patent/JP2008288387A/ja
Publication of JP2008288387A publication Critical patent/JP2008288387A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1461Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469Circuit made after mounting or encapsulation of the components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】接続孔のアスペクト比が大きくとも、接続強度及び接続信頼性を十分に高めることにより、電子部品の端子の狭小化に十分に対応でき、また、配線の平坦性に優れる配線構造、及び、更なる微細化及び低背化を実現できる基板を提供する。
【解決手段】電子部品が搭載された基板1は、基体の一方の面(図示下面)上に樹脂層が形成されており、樹脂層の内部に電子部品30が埋め込まれて配置されたものである。基体の他方の面上には、配線51が形成されており、両者は接続部位13において電気的に接続されている。接続部位13では、接続孔14内に配置され且つ周囲に導体12が形成され先端部が露出したバンプ32に配線51が直接接続された配線構造が形成されている。
【選択図】図3

Description

本発明は、電子部品と配線とが接続孔を介して接続された配線構造、及びそれを備える基板に関する。
近年、半導体IC等の能動部品やコンデンサ等の受動部品が搭載されたモジュール、いわゆる電子部品搭載基板や内蔵基板に対する小型化および薄型化の要求を満たすべく、例えば半導体ICをベアチップ(ダイ:Die)の状態でプリント基板等に搭載する技術が知られている。このようなベアチップ状態の半導体ICは、パッケージに収納された半導体ICに比して電極ピッチが非常に狭いことから、これをプリント基板等に搭載する場合、半導体ICに設けられた電極端子とプリント基板に設けられた配線とを如何にして確実に接続するかが重要な問題となる。
このようなモジュールにおいて電子部品の端子と配線とを接続する構造として、例えば、特許文献1には、基板上に電子部品をその端子面(フェース)が基板と反対側に向くように、いわゆるフェースアップで載置し、その電子部品を覆う樹脂層を形成し硬化させ、当該樹脂層に接続孔(ビアホールやコンタクトホール)を形成して電子部品の端子を露出させ、めっき等を用いて、その接続孔を埋め込むように配線を形成する技術が記載されている。
特開2005−64470号公報
ところで、近時、電子部品が搭載された基板やモジュールの更なる小型化が熱望されているところ、電子部品の端子間ピッチが更に狭小化されると、それに合わせて接続孔の孔径も縮小され、その結果、接続孔のアスペクト比(横縦比:AR)が大きくなる傾向にある。こうなると、接続孔を配線で十分に埋め込むことが困難となり、また、接続孔内の配線のカバレッジが悪化して配線厚が過度に薄くなってしまい、そのため、電子部品の端子と配線との接続強度が不十分となってしまったり、電気的な接続信頼性が損なわれてしまったりといった不都合が懸念される。よって、上記従来の配線構造では、電子部品が搭載された基板やモジュールの更なる小型化に十分に対応できないおそれがある。
また、接続孔のアスペクト比が大きくなることにより、接続孔上部と絶縁層上での配線の凹凸が過度に大きくなってしまい、多層配線を形成するために更に絶縁層と配線をビルトアップする際に、接続孔の上部に更に接続孔を設けること(いわゆるビアonビア)が極めて困難となってしまう。
かかる不都合を解消すべく、めっき等を用いて接続孔内に配線層を形成することに替えて導電性ペーストを使用することも考えられるものの、その硬化時や経時劣化によってペーストが収縮してしまうため、めっき等に比して、本来的に、接続強度や電気的な接続信頼性に劣る欠点がある。
そこで、本発明はかかる事情に鑑みてなされたものであり、電子部品等の端子と配線との接続部位である接続孔のアスペクト比が大きくとも、接続強度及び接続信頼性を十分に高めることにより、電子部品の端子の狭小化に十分に対応でき、また、接続孔上部と絶縁層上での配線の平坦性に優れる配線構造、及び、更なる微細化及び低背化を実現できる基板を提供することを目的とする。
上記課題を解決するために、本発明による配線構造は、電子部品と配線とが接続孔を介して接続された構造であって、接続孔が形成された絶縁層と、電子部品に設けられており、且つ、接続孔内に少なくとも一部が配置された端子と、接続孔内において端子の周囲に形成されており、且つ、配線と当接する導体とを備える。なお、導体は、端子の全周にわたって形成されている必要はなく、端子の周囲の少なくとも一部の領域に形成されていればよい。
このような配線構造では、接続孔内に少なくとも一部が配置された電子部品の端子の周囲に導体が形成されているので、接続孔においてその導体が形成された部位が、言わば底上げされ、それにより、導体がない場合に比して接続孔のアスペクト比が小さくされる。よって、絶縁層に形成された接続孔内に配線を形成する際に、配線が接続孔に充填され易くなり(配線による接続孔内のカバレッジが高められ)、その結果、電子部品の端子及び導体と配線との接続面積が増大され、接続孔内においてそれらが強固に接続される。また、接続孔のアスペクト比が小さくされることにより、その上に形成される配線の段差(凹凸)が軽減される。
また、導体が端子を覆うように形成されたものであると、接続孔が更に底上げされてアスペクト比が低減されるので好適である。さらに、この場合、配線と電子部品の端子が異なる材料で形成されており、かつ、それらの各々と導体との接続性(結合性)が、配線と端子との接続性よりも優れていれば、その接続部位における電気抵抗の増大が抑制され得る。
或いは、導体が端子の全体を覆っておらず、端子の一部が導体から露出するように形成されている場合には、端子と配線層との直接接触が担保される。このとき、配線と電子部品の端子が異なる材料で形成されており、かつ、上記とは逆に、配線と端子との接続性(結合性)が、配線及び端子の各々と導体との接続性よりも優れていれば、その接続部位における電気抵抗の増大が抑制され得る。
さらにこの場合、端子として、先端部の径が胴部の径よりも大きい形状を有するものを設ければ、例えば、先端部と胴部が同径である場合に比して、或いは、先端部が胴部よりも小径である場合に比して、配線と接触する端子の表面積が増大するので、両者の接続性がより高められ、且つ、電気抵抗が一層低減される。
具体的には、導体として、非収縮性を有するものを用いると有用であり、かかる導体としては、焼結温度が導体よりも高いセラミックス材料からなる導体形成用シートから形成される焼結金属を例示できる。この場合、下地基板上にかかる導体形成用シートを積層し、それを焼成し適宜加工することにより、空孔を有して端子よりも柔らかい導体が形成され、さらに、その導体に電子部品の端子を嵌入又は没入させることにより、端子の周囲に導体を簡便に設けることができる。また、焼結金属からなる導体を得るための焼成時においても、導体形成用シート自体の焼結が進まないことから、収縮がほとんど起こらない。その結果、導体の位置ずれが防止されるので、電子部品の端子の位置決め精度が高められる。なお、ここで、「導体」が「端子よりも柔らかい」とは、端子と導体とを押し当ててそれらに荷重を印加(つまり押圧)したときに導体の変形の程度が端子に比して大きいことを示し、材料自体の硬度のみならず、「導体」と「端子」の構造的な強度における柔らかさを示す。
さらに、本発明による基板は、本発明の配線構造が複数(電子部品の端子毎に)設けられたものであり、その配線構造が、接続孔が形成された絶縁層と、電子部品に設けられており、且つ、接続孔内に少なくとも一部が配置された端子と、接続孔内において端子の周囲に形成されており、且つ、配線と当接する導体とを備えるものである。
本発明の配線構造及び基板によれば、接続孔内に配置された端子の周囲に設けられた導体によって接続孔が底上げされてアスペクト比が低減されるので、端子及び導体と配線、又は、導体を介して電子部品の端子と導体とが強固に接続され、これにより、当該接続部位の接続強度及び電気的な接続信頼性を向上させることができる。また、その結果、電子部品の端子ピッチの更なる狭小化に対応することができ、更なる微細化及び低背化を実現することが可能となる。
以下に、本発明の実施の形態について、図面を参照して説明する。なお、図面中、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は、図示の比率に限定されるものではない。また、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。さらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。
(第1実施形態)
図1は、本実施形態に係る基板の要部を示す概略断面図である。基板1は、基体10の一方の面(図示下面)上に樹脂層41が形成されており、樹脂層41の内部に電子部品30が埋め込まれて配置されたものである。基体10の他方の面(図示上面)上には、配線51が形成されており、基体10の一方の面上に配置された電子部品30と、基体10の他方の面上に配置された配線51とは、接続部位13において電気的に接続されている。
樹脂層41の図示下面(基体10とは反対側の面)には配線52が形成されており、基体10上の配線51と、樹脂層41上の配線52とは、樹脂層41を貫通するビア53を介して電気的に接続されている。また、樹脂層41の配線52側の面上には、樹脂層42が形成されており、樹脂層42の表面には配線54が形成されている。配線54と配線52とは、樹脂層42を貫通するビア55を介して電気的に接続されている。
さらに、基体10の配線51側の面上には、樹脂層43が形成されており、樹脂層43の表面には配線56が形成されている。配線56と配線51とは、樹脂層43を貫通するビア57を介して電気的に接続されており、配線56には、抵抗やキャパシタ等の受動部品60が設置されている。
ここで、樹脂層41,42,43に用いられる材料としては、具体的には、例えば、ビニルベンジル樹脂、ポリビニルベンジルエーテル化合物樹脂、ビスマレイミドトリアジン樹脂(BTレジン)、ポリフェニレエーテル(ポリフェニレンエーテルオキサイド)樹脂(PPE,PPO)、シアネートエステル樹脂、エポキシ+活性エステル硬化樹脂、ポリフェニレンエーテル樹脂(ポリフェニレンオキサオド樹脂)、硬化性ポリオレフィン樹脂、ベンゾシクロブテン樹脂、ポリイミド樹脂、芳香族ポリエステル樹脂、芳香族液晶ポリエステル樹脂、ポリフェニレンサルファイド樹脂、ポリエーテルイミド樹脂、ポリアクリレート樹脂、ポリエーテルエーテルケトン樹脂、フッ素樹脂、エポキシ樹脂、フェノール樹脂又はベンゾオキサジン樹脂の単体、又は、これらの樹脂に、シリカ、タルク、炭酸カルシウム、炭酸マグネシウム、水酸化アルミニウム、水酸化マグネシウム、ホウ酸アルミウイスカ、チタン酸カリウム繊維、アルミナ、ガラスフレーク、ガラス繊維、窒化タンタル、窒化アルミニウム等を添加した材料、さらに、これらの樹脂に、マグネシウム、ケイ素、チタン、亜鉛、カルシウム、ストロンチウム、ジルコニウム、錫、ネオジウム、サマリウム、アルミニウム、ビスマス、鉛、ランタン、リチウム及びタンタルのうち少なくとも1種の金属を含む金属酸化物粉末を添加した材料、またさらには、これらの樹脂に、ガラス繊維、アラミド繊維等の樹脂繊維等を配合した材料、或いは、これらの樹脂をガラスクロス、アラミド繊維、不織布等に含浸させ材料、等を挙げることができ、電気特性、機械特性、吸水性、リフロー耐性等の観点から、適宜選択して用いることができる。
また、図2は、電子部品30の構造を概略的に示す斜視図である。電子部品30は、ベアチップ状態の半導体IC(ダイ)等の半導体装置(電子部品)であり、略矩形板状をなす主面30aに多数のランド電極31を有している。なお、図示においては、四隅にのみランド電極31および後述するバンプ32(端子)を表示し、それ以外のランド電極31の表示を省略した。また、電子部品30の種類は、特に制限されるものではないが、例えば、CPUやDSPのように動作周波数が非常に高いデジタルICが挙げられる。
さらに、特に限定されるものではないが、電子部品30の裏面30bは研磨されており、これにより電子部品30の厚さt(主面30aから裏面30bまでの距離)は、通所の半導体ICに比して薄くされており、例えば、好ましくは200μm以下、より好ましくは20〜50μm程度とされる。また、裏面30bは、電子部品30を薄型にするべく、エッチング、プラズマ処理、レーザ処理、ブラスト研磨、バフ研磨、薬品処理などによる粗面化処理を行なうと好ましい。
本実施形態では、後述するように、電子部品30の裏面30bの研磨は、ダイシングにより個別の電子部品30に分離した後に行なうことが可能となる。なお、ウェハの状態で多数の電子部品に対して一括して研磨し、その後、ダイシングにより個別の電子部品30に分離してもよい。あるいは、ウェハの状態で多数の電子部品に対して一括して研磨し、その後、ダイシングにより個別の電子部品30に分離した後に、当該個別の電子部品を研磨してさらなる薄型化を図ってもよい。
また、各ランド電極31には、導電性突起物の一種であるバンプ32(端子)が形成されている。バンプ32の種類は、特に制限されず、スタッドバンプ、プレートバンプ、メッキバンプ、ボールバンプ等の各種のバンプを例示できる。図示においては、スタッドバンプを例示した。バンプ32としてスタッドバンプを用いる場合には、銀(Ag)や銅(Cu)をワイヤボンディングにて形成することができ、プレートバンプを用いる場合には、メッキ、スパッタ又は蒸着によって形成することができる。また、メッキバンプを用いる場合には、メッキによって形成することができ、ボールバンプを用いる場合には、半田ボールをランド電極31上に載置した後、これを溶融させるか、クリーム半田をランド電極上に印刷した後、これを溶融させることによって形成することができる。また、導電性材料をスクリーン印刷し、これを硬化させた円錐状、円柱状等のバンプや、ナノペーストを印刷し、加熱によりこれを焼結させてなるバンプを用いることもできる。
バンプ32に使用可能な金属種としては、特に限定されず、例えば、金(Au)、銀(Ag)、銅(Cu)、ニッケル(Ni)、スズ(Sn)、クロム(Cr)、ニッケル・クロム合金、半田等が挙げられ、これらのなかでは、銅を用いることが好ましい。バンプ32の材料として銅を用いると、例えば金を用いた場合に比して、ランド電極31に対する高い接合強度を得ることが可能となり、電子部品30自体の信頼性が高められる。
また、バンプ32の寸法形状は、ランド電極31間の間隔(ピッチ)に応じて適宜設定することができ、例えば、ランド電極31のピッチが約100μmである場合には、バンプ32の最大径を10〜90μm程度、高さを2〜100μm程度にすればよい。なお、バンプ32は、ウェハのダイシングにより個別の電子部品30に切断分離した後、ワイヤボンダーを用いて各ランド電極31に接合することができる。
このような構成の電子部品30は、接続部位13において各バンプ32が配線51に電気的に接続された状態で樹脂層41の内部に配置されている(図1)。
さらに、図3は、接続部位13の周辺の構成(本発明による配線構造の一例)を示す概略断面図である。同図に示す如く、基体10は、接続部位13に接続孔14が形成された樹脂層11(絶縁層)と、接続部位13に設けられ樹脂層11の両面において露出した導体12とを備える。バンプ32は、導体12を貫通するように配置されており、接続孔14内にて、導体12の先端部が配線51と直接接続されている(接触している)。換言すれば、導体12は、バンプ32の胴壁の全周にわたって設けられており、その上面において配線51と当接している。
樹脂層11は、樹脂材料からなり、その樹脂材料としては、シート状、フィルム状に成型可能なものであれば特に制限されず使用可能であり、例えば、熱硬化性樹脂を用いることができる。より具体的には、エポキシ樹脂、フェノール樹脂、ビニルベンジルエーテル化合物樹脂、ビスマレイミドトリアジン樹脂、シアネートエステル系樹脂、ポリイミド、ポリオレフィン系樹脂、ポリエステル、ポリフェニレンオキサイド、液晶ポリマー、シリコーン樹脂、フッ素系樹脂等が挙げられ、これらを単独または複数組み合わせて使用することができる。また、アクリルゴム、エチレンアクリルゴム等のゴム材料や、ゴム成分を一部含むような樹脂材料であってもよい。
導体12は、バンプ32よりも柔らかい材料または構造を有してなり、上述の如く、導体12にバンプ32を対向させて押圧した場合に、導体12が埋め込まれた接続孔14にバンプ32が挿入可能な程度に柔らかいものであれば、材料自体の硬さ(一般的には様々な硬さ試験による測定値、例えば、ブリネル硬さ、ブィカーズ硬さ、ロックウェル硬さ等)がバンプ32に比して柔らかいものに制限されない。換言すれば、導体12にバンプ32を押し当てたときに、バンプ32が接続孔14の内部に挿入されさえすればよい。
このような導体12としては、多孔質状のものが好ましく、例えば、金属粉末を含む導電ペーストを焼成して得られる焼結金属導体を用いることができる。焼結金属導体に使用可能な金属材料としては、焼結状態の金属であればいずれも使用可能であるが、例えばAg、Pd、Au、Cu、Ni等の金属や合金等を用いることができる。また、焼結金属導体は、例えば、上記金属を90%(質量基準)以上含むとともに、酸化物を含み、さらに、ガラス成分を含んでいてもよい。かかるガラス成分としては、PbO、SiO2、B23、ZnO、およびアルカリ土類金属酸化物から選ばれる少なくとも1種の酸化物を主成分とするものが挙げられる。ただし、酸化物、ガラス成分は必ずしも含まれていなくてもよい。
次に、上記の本実施形態に係る基板1の製造方法の一例について、電子部品30の実装方法と併せて、図4〜図20(いずれも断面図)を参照して説明する。
まず、図4に示すように、支持フィルム21上に導体形成用シート22を形成する。支持フィルム21としては、例えばポリエチレンテレフタレート(PET)からなるシートを用いることができる。導体形成用シート22は、導体12を形成する目的で用いるものであり、焼結金属導体を得るための焼成時において非収縮性を有するものが好ましい。かかる導体形成用シートとしては、焼結温度が導体よりも高いセラミックス材料からなるシートを例示できる。これにより、焼結金属導体を得るための焼成時においても、導体形成用シート自体の焼結が進まないことから、収縮がほとんど起こらない。より具体的には、例えば、酸化アルミニウム、酸化ジルコニウム、炭酸カルシウム、石英、ムライト、クリストバライト、トリジマイトが挙げられる。
上記の中でも、導体形成用シート22として、炭酸カルシウム(CaCO3)を母材としたシートを用いることが好ましい。炭酸カルシウム材は、収縮率が数%と小さく、焼成後に吸湿させると水分と反応して剥離が生じやすいからである。また、炭酸カルシウムの外側にさらに、より収縮率が低い材料からなるシートを固着させてもよい。これにより、導体形成用シート22の収縮率を制御でき、また、その剥離性を向上させることができる。このようなシート材料としては、トリジマイト材が好ましい。なお、トリジマイトシートの代わりに、酸化アルミニウムに焼結助剤としてアルカリ土類金属(カリウム、カルシウム、ナトリウム等)を添加した材料からなるシートを固着させてもよい。
次に、図5に示すように、導体形成用シート22および支持フィルム21の積層体に、導体充填用の貫通孔23を形成する。貫通孔23の形成方法については特に制限されるものではなく、例えば、金型によるプレス加工、パンチング加工、レーザ加工等が挙げられる。レーザ加工に用いる光源としては、例えば炭酸ガスレーザや、YAGレーザを用いることができる。
次いで、図6に示すように、貫通孔23内に導体前駆体24を形成する。導体前駆体24の形成方法としては、例えば、スクリーン印刷法により、貫通孔23に導電ペーストを充填する方法が挙げられる。導体前駆体24を構成する導電ペーストは、例えばAg、Pd、Au、Cu、Ni等の各種導電性金属や合金からなる導電材料と有機ビヒクルとを混練することにより調整されるものである。有機ビヒクルはバインダと溶剤とを主たる成分とするものであり、前記導電材料との混合比等は任意であるが、通常は、質量基準でバインダが1〜15%、溶剤が10〜50%となるように導電材料に配合される。導電ペーストには、必要に応じて各種分散剤や可塑剤等の適宜の添加物が添加されてもよい。
次に、図7に示すように、収縮性が非常に小さい、例えば、アルミナ、ジルコニア、ガラス基板、銅板、銅箔等の下地基板20上に導体形成用シート22を積層し、例えば、静水圧プレスして両者を圧着させた後、支持フィルム21を剥離する。
さらに、図8に示すように、下地基板20および導体形成用シート22の積層体を焼成する。焼成雰囲気としては、例えば酸化雰囲気、還元雰囲気などを使用することができ、具体的には大気を使用すればよい。焼成時において、導体形成用シート22自体の焼結が進まないことから、収縮がほとんど起こらない。その結果、導体の位置ずれを防止することができる。
また、焼成を行なうことにより、導体形成用シート22に保持された導体前駆体24が下地基板20の表面に付着するとともに、導体前駆体24中の金属の焼結反応が進み、焼結金属導体からなる導体12が形成される。
次に、図9に示すように、導体形成用シート22aを除去する。このとき、導体形成用シートの母材として炭酸カルシウムを用いた場合には、保湿雰囲気下に放置して炭酸カルシウムを除去した後、超音波洗浄を行うことにより、残渣を除去する。炭酸カルシウムを含む導体形成用シート22は、焼成後の焼成物の除去作業が容易であることから、導体形成用シート22として好ましく用いられる。このような導体形成用シート22の非収縮性により、シートの収縮に起因する導体12の位置ずれが抑制されるので、導体12が導体形成用シート22から下地基板20へと高い位置精度で転写される。
それから、図10に示すように、下地基板20上に、導体12を覆うように樹脂層11a(絶縁層)を形成する。樹脂層11aとしては、低粗化で高いピール強度(引き剥がし強度)を実現できる材料が好ましい。樹脂層11aを形成する方法としては、例えば、導体12に対応した位置に貫通孔を有する熱硬化性の樹脂シートを常圧または真空中でラミネートした後(仮圧着)、オートクレーブ装置を用いて樹脂層11aの密着性を高める方法が挙げられる。ここで、本実施形態においては、樹脂層11aは未硬化(半硬化状態を含む)の状態とする。
次に、図11に示すように、樹脂層11aの表面を除去して、導体12を露出させる。樹脂層11aの除去方法は特に限定はないが、例えば、グラインダーを用いた研磨や、ブラスト処理、炭酸ガスレーザの照射などが挙げられる。
次いで、図12に示すように、電子部品30のバンプ32と、樹脂層11aの導体12とを位置合わせし、電子部品30をフェースダウンで樹脂層11a上に載置する。このとき、樹脂層11aの表面に露出した導体12を接続ポストとして用いることができるので、電子部品30の位置合わせが極めて平易となる。このとき、電子部品30に荷重を印加し、バンプ32を導体12が埋め込まれた接続孔内に挿入させて電子部品30本体の一方面を樹脂層11aへ当接させる。
導体12が、上記のとおり、金属粉末を含む導電ペーストを焼成して得られる焼結金属導体の場合、導電ペーストのマトリックスである有機ビヒクルが焼成時に揮散することにより、導体12は多孔質で三次元的な網の目状の構造を有する。よって、電子部品30のバンプ32が導体12に押圧されると、バンプ32が導体12の多孔質構造を圧縮変形させ、導体12内が埋め込まれた貫通孔内に簡易に嵌入される。これにより、電子部品30と樹脂層11aとの間に空隙が生じないように両者が密着固定される。さらに、その状態で全体に加熱処理を施し、樹脂層11aが完全に固化しない程度に仮硬化させる。
次に、図13に示すように、樹脂層11a上に、電子部品30を覆うように樹脂層40を形成する。樹脂層40としては、樹脂層11aと同様に、低粗化で高いピール強度(引き剥がし強度)を実現できる材料が好ましい。樹脂層40の形成方法としては、例えば、電子部品30に対応した位置に開口部を有する熱硬化性の樹脂シートを常圧または真空中でラミネートした後(仮圧着)、オートクレーブ装置を用いて樹脂層40の密着性を高める方法が挙げられる。続いて、その状態で全体に加熱処理を施し、樹脂層40が完全に固化しない程度に仮硬化させる。
さらに、図14に示すように、樹脂層40とともに電子部品30の上面を、例えばグラインダーやCMP等により研磨して電子部品30を薄型化させる。このとき、電子部品30は、その端子面の全面において樹脂層11aに密着固定されていることから、研磨時の電子部品30の剥離を防止することができる。
次に、図15に示すように、下地基板20の電子部品30側の面上に、樹脂層41を形成する。樹脂層41としては、例えば、ガラスクロス41aに熱硬化性樹脂を含浸させて形成されたプリプレグを使用する。ガラスクロス41aが存在することにより、支持基板26を剥離した後の基板1の撓みを抑制することができる。それから、全体に対して加熱処理を施し、これにより、仮硬化状態の樹脂層11a,40および未硬化状態の樹脂層41を硬化させる。
次いで、図16に示すように、下地基板20を剥離して樹脂層11の裏面(図示下面)に導体12を露出させた後、それら樹脂層11および導体12を研磨する。そして、図17に示すように、電子部品30のバンプ32に接続する配線51を樹脂層11上に形成する。このとき、配線51の形成と同時またはその前後において、樹脂層41上に配線52を形成する。図18〜図20は、樹脂層11上への配線51の形成方法の詳細を示す図である。
図18は、研磨後において、樹脂層11の表面に導体12が露出しており、かつ、バンプ32は露出していない状態、すなわちバンプ32が導体12を貫通していない状態の一例を示す。本実施形態では、その後、例えば、図19に示すように、導体12の表層部を選択的にエッチングして接続孔14内でバンプ32の一部を露出させ、その後、図20に示すように、接続孔14内及び樹脂層11上に配線51を形成し、これにより、接続部位13において、接続孔14内に配置され且つ周囲に導体12が形成されたバンプ32に配線51が直接接続された本発明による配線構造が形成される。
ここで、配線51は、例えば、セミアディティブ法によりパターン形成することができる。セミアディティブ法では、接続部位13を含む樹脂層11の全面に下地層を形成した後、該下地層の配線パターン部分以外を選択的に除去又はマスクし、パターン上に残った又は露出した下地層上に金属層を堆積させて配線51を形成する。或いは、サブトラクティブ法により、すなわち、接続部位13を含む樹脂層11の全面に金属層を形成した後に、金属層をエッチングすることにより配線51のパターン形成を行ってもよい。その際、金属層の成膜には無電解めっき法を用いることが好ましいが、スパッタリングや蒸着等のPDV法、または、CVD法を用いることもできる。また、配線52の形成方法は、配線51と同様である。
以上のとおり配線51を形成した後、一般的な工程、すなわち、例えば銅箔付きまたは銅箔無しの樹脂層をラミネートする樹脂層形成工程と、当該樹脂層にビアホールを形成し、当該ビアホールを埋め込むビアおよび配線をパターン形成する配線形成工程とを繰り返し行ない、受動部品60を搭載することにより、図1に示す基板1を得ることができる。
このような配線構造を有する基板1によれば、樹脂層11に形成された接続孔14内に配置された電子部品30のバンプ32の胴壁の周囲に導体12が形成されているので、接続孔14の底部が底上げされ、それにより、導体12が形成されていない場合に比して接続孔14のアスペクト比が小さくされる。これにより、接続孔14内に配線51をめっき形成する際に、配線51が接続孔14内に充填され易くなり、その結果、接続孔14内に「す」(空隙)が生じることなく、バンプ32と配線51、及び、導体12と配線51の接続面積が増大され、接続孔14内においてそれらを強固に且つ確実に接続させることができる。
よって、接続部位13における電子部品30と配線51との接続強度及び電気的な接続信頼性を向上させることができ、また、これにより、電子部品30のバンプ32のピッチ(端子間隔)の更なる狭小化に対応することができ、基板1を更に一層微細化及び低背化させることが可能となる。
また、接続孔14のアスペクト比が小さくされるので、その上に形成される配線51の段差(凹凸)が軽減され、これにより、配線51の平坦性が向上され、配線を多層化したときに、接続孔14の上に更に接続孔を形成することができる。
また、バンプ32の先端部(図示上端部)が導体12から露出するように設けられているので、バンプ32と配線51との電気的な接続抵抗が、導体12と配線51との接続抵抗よりも小さい場合に、接続抵抗を抑えることができ、極めて有効である。
さらに、導体12として焼結金属導体を用いることにより、導体12を形成する際に、非収縮性を有する導体形成用シート22を採用することができ、導体12の位置精度を十分に高めることができる。よって、電子部品30の位置決め精度もより向上させることができ、電子部品30の接続信頼性をさらに高めることが可能となる。さらに、焼結金属導体は、多孔質であって、その三次元構造によってバンプ32の挿入を容易ならしめることができるので、電子部品30と基体10とを確実に密着させることができる。
(第2実施形態)
図21及び図22は、本発明による配線構造の他の実施形態として、接続部位13において配線51を形成している他の状態を示す要部断面図である。この例では、図21に示すように、樹脂層11及び導体12の研磨によりバンプ32の先端部を樹脂層11から露出させる。それから、ブラスト処理、デスミア処理等によりバンプ32および導体12の表面を清浄化した後、図22に示すように、バンプ32および導体12に電気的に接続する配線51を上記と同様に形成することができる。
ここで、図示においては、バンプ32の先端部が幅広に変形した状態、すなわち、バンプ32として先端部の径が胴部の径よりも大きくされたものを例示したが、これは、例えば、バンプ32の高さ(長さ)が、図12における樹脂層11aの厚さより大きく、バンプ32が導体12を貫通し、アルミナ等からなる下地基板20に当接した状態で加圧されたような場合に、その先端の当接部が圧縮変形されて生起され得る。このような形状のバンプ32を備えることにより、例えば、バンプ32の先端部が胴部と同径である場合に比して、或いは、先端部が胴部よりも小径である場合に比して、配線51と接触するバンプ32の表面積を増大させることができるので、両者の接続強度をより高めることができ、且つ、電気抵抗を一層低減して接続信頼性を一層向上させることができる。
(第3実施形態)
図23及び図24は、本発明による配線構造の更に他の実施形態として、接続部位13において配線51を形成している他の状態を示す要部断面図である。この例では、図18に示す状態から、図23に示す如く、導体12の表層部をバンプ32の先端部が露出しない程度に選択的にエッチングし、バンプ32の全体を導体12で覆うようにする。それから、ブラスト処理、デスミア処理等により導体12の表面を清浄化した後、図24に示すように、接続孔14内及び樹脂層11上に配線51を形成し、これにより、接続部位13において、導体21を介してバンプ32と配線51とを接続する。このように接続すれば、導体12と配線51との電気的な接続抵抗が、バンプ32と配線51との接続抵抗よりも小さい場合に、接続抵抗を抑えることができ、極めて有効である。
なお、上述したとおり、本発明は、上記の実施形態の限定されるものではなく、その要旨を逸脱しない限度において種々の変形が可能である。例えば、電子部品30としてバンプ32を有さずランド電極31または同種の電極構造のみが設けられたものを用いてもよい。この場合、ランド電極31または同種の電極構造が「端子」に相当する。また、バンプ32の先端部の径が胴部の径よりも大きい形状は、図21及び図22に示す形状(皿ねじ状)に限定されず、例えば、丸ねじ状、丸リベット状、なべねじ状、ボルト状等であってもよい。さらに、図10に示す如く導体12を樹脂層11aで覆わなくともよく、図10の状態を省略して樹脂層11aをビルトアップして図11の状態としてもよい。またさらに、ガラスクロス41aは必ずしも必要ではない。
さらにまた、導体12と配線51との接続抵抗が十分に低い場合には、導体12をエッチングせずに、配線51を形成しても構わない。加えて、基板1を多段(2段以上)に対向配置(積層)してモジュール化してもよい。また、電子部品30は、半導体IC等の能動部品に限られず、コンデンサ等の受動部品であっても構わない。さらに、樹脂層11aと樹脂層40を、同時に仮硬化してもよい。
以上説明した通り、本発明による配線構造及び基板によれば、接続孔のアスペクト比が低減され、端子及び導体と配線、又は、導体を介して電子部品の端子と導体とが強固に接続され、これにより、当該接続部位の接続強度及び電気的な接続信頼性を向上させることができるとともに、電子部品の端子ピッチの更なる狭小化に対応することができ、更なる微細化及び低背化を実現できるので、半導体装置等の能動部品、及び/又は、抵抗、キャパシタ等の受動部品を搭載又は内蔵する機器、装置、システム、各種デバイス等、特に小型化及び高性能化が要求されるものに広く且つ有効に利用することができる。
本実施形態に係る基板の要部を示す概略断面図である。 電子部品30の構造を概略的に示す斜視図である。 配線と電子部品との接続部位13の周辺の構成を示す概略断面図である。 基板を製造する手順の一例を示す工程図である。 基板を製造する手順の一例を示す工程図である。 基板を製造する手順の一例を示す工程図である。 基板を製造する手順の一例を示す工程図である。 基板を製造する手順の一例を示す工程図である。 基板を製造する手順の一例を示す工程図である。 基板を製造する手順の一例を示す工程図である。 基板を製造する手順の一例を示す工程図である。 基板を製造する手順の一例を示す工程図である。 基板を製造する手順の一例を示す工程図である。 基板を製造する手順の一例を示す工程図である。 基板を製造する手順の一例を示す工程図である。 基板を製造する手順の一例を示す工程図である。 基板を製造する手順の一例を示す工程図である。 基板を製造する手順の一例を示す工程図である。 基板を製造する手順の一例を示す工程図である。 基板を製造する手順の一例を示す工程図である。 基板を製造する手順の他の例を示す工程図である。 基板を製造する手順の他の例を示す工程図である。 基板を製造する手順の更に他の例を示す工程図である。 基板を製造する手順の更に他の例を示す工程図である。
符号の説明
1…基板、10…基体、11,11a…樹脂層(絶縁層)、12…導体、13…接続部位、14…接続孔、20…下地基板、21…支持フィルム、22,22a…導体形成用シート、23…貫通孔、24…導体前駆体、25…接着層、26…支持基板、30…電子部品、30a…主面、30b…裏面、31…ランド電極、32…バンプ(端子)、40,41,42,43…樹脂層、41a…ガラスクロス、51,52,54,56…配線、53,55,57…ビア、60…受動部品。

Claims (6)

  1. 電子部品と配線とが接続孔を介して接続された配線構造であって、
    前記接続孔が形成された絶縁層と、
    前記電子部品に設けられており、前記接続孔内に少なくとも一部が配置された端子と、
    前記接続孔内において前記端子の周囲に形成されており、前記配線と当接する導体と、
    を備える配線構造。
  2. 前記導体は、前記端子を覆うように形成されたものである、
    請求項1記載の配線構造。
  3. 前記導体は、前記端子の一部が該導体から露出するように形成されたものである、
    請求項1記載の配線構造。
  4. 前記端子は、先端部の径が胴部の径よりも大きいものである、
    請求項3記載の配線構造。
  5. 前記導体は、焼結金属からなるものである、
    請求項1〜4のいずれか1項記載の配線構造。
  6. 電子部品と配線とが接続孔を介して接続された配線構造が複数設けられた基板であって、
    前記配線構造は、
    前記接続孔が形成された絶縁層と、
    前記電子部品に設けられており、前記接続孔内に少なくとも一部が配置された端子と、
    前記接続孔内において前記端子の周囲に形成されており、前記配線と当接する導体と、
    を備えるものである、
    基板。
JP2007132057A 2007-05-17 2007-05-17 配線構造及び基板 Withdrawn JP2008288387A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007132057A JP2008288387A (ja) 2007-05-17 2007-05-17 配線構造及び基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007132057A JP2008288387A (ja) 2007-05-17 2007-05-17 配線構造及び基板

Publications (1)

Publication Number Publication Date
JP2008288387A true JP2008288387A (ja) 2008-11-27

Family

ID=40147825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007132057A Withdrawn JP2008288387A (ja) 2007-05-17 2007-05-17 配線構造及び基板

Country Status (1)

Country Link
JP (1) JP2008288387A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267729A (ja) * 2009-05-13 2010-11-25 Fujikura Ltd 無線回路モジュール
JP2011205853A (ja) * 2010-03-26 2011-10-13 Tdk Corp 電圧変換器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267729A (ja) * 2009-05-13 2010-11-25 Fujikura Ltd 無線回路モジュール
JP2011205853A (ja) * 2010-03-26 2011-10-13 Tdk Corp 電圧変換器

Similar Documents

Publication Publication Date Title
JP5258045B2 (ja) 配線基板、配線基板を用いた半導体装置、及びそれらの製造方法
JP5540276B2 (ja) 電子部品内蔵基板及びその製造方法
JP5203451B2 (ja) 部品内蔵配線基板
TWI436717B (zh) 可內設功能元件之電路板及其製造方法
JP4518113B2 (ja) 電子部品内蔵基板及びその製造方法
EP2592915A1 (en) Laminated wiring board and manufacturing method for same
JP2007109825A (ja) 多層配線基板、多層配線基板を用いた半導体装置及びそれらの製造方法
JP2008159819A (ja) 電子部品の実装方法、電子部品内蔵基板の製造方法、及び電子部品内蔵基板
WO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
JP2008159820A (ja) 電子部品の一括実装方法、及び電子部品内蔵基板の製造方法
JP3416658B2 (ja) 転写材及びその製造方法並びにこれを用いて製造される配線基板
JP4954824B2 (ja) 部品内蔵配線基板、配線基板内蔵用コンデンサ
JP5179856B2 (ja) 配線基板内蔵用部品及びその製造方法、配線基板
JP2010087266A (ja) 複合基板及びその製造方法
JP2002043752A (ja) 配線基板,多層配線基板およびそれらの製造方法
JP3441368B2 (ja) 多層配線基板およびその製造方法
JP2008288388A (ja) 電子部品の実装方法および電子部品内蔵基板の製造方法
TW201205731A (en) Substrate with built-in electronic component, and composite module
JP5977006B2 (ja) コンデンサ及びその製造方法
JP2008288387A (ja) 配線構造及び基板
JP4597561B2 (ja) 配線基板およびその製造方法
JP4603383B2 (ja) 配線基板及び半導体装置並びにそれらの製造方法
JP4403820B2 (ja) 積層型電子部品およびその製造方法
JPH1027959A (ja) 多層配線基板の製造方法
JP2007317712A (ja) 部品内蔵複合配線基板及びその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100803