Nothing Special   »   [go: up one dir, main page]

JP2008171016A - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP2008171016A
JP2008171016A JP2008025316A JP2008025316A JP2008171016A JP 2008171016 A JP2008171016 A JP 2008171016A JP 2008025316 A JP2008025316 A JP 2008025316A JP 2008025316 A JP2008025316 A JP 2008025316A JP 2008171016 A JP2008171016 A JP 2008171016A
Authority
JP
Japan
Prior art keywords
gate
liquid crystal
conductive layer
pixel electrode
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008025316A
Other languages
English (en)
Other versions
JP4829260B2 (ja
Inventor
Yuichi Masutani
雄一 升谷
Shingo Nagano
慎吾 永野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008025316A priority Critical patent/JP4829260B2/ja
Publication of JP2008171016A publication Critical patent/JP2008171016A/ja
Application granted granted Critical
Publication of JP4829260B2 publication Critical patent/JP4829260B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 面内応答型液晶表示装置において、引き出し配線から発生する電界を遮蔽し、対向基板の電位変動を防止することで、ゲート端子近傍の表示領域に白抜けを生じない液晶表示装置を得るものである。
【解決手段】 この発明に係る液晶表示装置においては、ゲート配線に電圧を印加するためのゲート端子およびこれに接続するため設置されたテーパーゲート配線部が設けられ、テーパーゲート配線部の上層に絶縁膜を介して導電層を配設したものである。ゲート配線4に電圧を印加するためのゲート端子16およびこれに接続するため設置されたテーパーゲート配線部14が設けられ、テーパーゲート配線部14の上層にゲート絶縁膜5を介して導電層18を配設する。
【選択図】 図3

Description

この発明は、面内応答型液晶表示装置(以下、IPS(in plane switching)パネルと称す)に関する。さらに詳しくは、表示領域のゲート端子近傍の白抜けをなくし表示特性を向上した構造の液晶表示装置に関する。
従来のIPSパネルにおいては、画素電極PXは、対向電圧信号線CLと接続された対向電極CTとの間に電界を発生させ、この電界によって液晶の光透過率を制御させるようになっている(例えば、特許文献1参照)。
特開2003−295210号公報(第4−5頁、第2図)
従来のIPSパネルでは、透明基板SUB1上のゲート信号線GLとゲート端子とを結ぶ引き出し配線、詳しくは、表示領域外の隣接するゲート端子間の間隔が隣接するゲート配線間の間隔より狭いためにゲート端子に近いほど配線ピッチが狭くなる引き出し配線群(以下、テーパーゲート配線部と称す)から発生する電界により、対向基板である透明基板SUB2の電位変動を誘発し、ゲート端子近傍の液晶表示部ARに白抜けが生じるという問題点があった。
この発明は、上述のような課題を解決するためになされたもので、IPSパネルを用いた場合において、テーパーゲート配線部から発生する電界を遮蔽し、対向基板の電位変動を防止することで、ゲート端子近傍の表示領域に白抜けを生じない液晶表示装置を得るものである。
この発明に係る液晶表示装置においては、ゲート配線に電圧を印加するためのゲート端子およびこれに接続するため設置されたテーパーゲート配線部が設けられ、テーパーゲート配線部の上層に絶縁膜を介して導電層を配設したものである。
この発明は、テーパーゲート配線部の上層に絶縁膜を介して導電層を配設したことにより、テーパーゲート配線部から発生する電界を導電層が遮蔽し、対向基板の電位変動を防止することで、ゲート端子近傍の表示領域に白抜けを生じず表示品位を向上することが可能となる。
実施の形態1.
図1はこの発明を実施するための実施の形態1における液晶表示装置の薄膜トランジスタ(以下、TFTと称す)近傍を拡大した平面図、図2は図1に示すTFT近傍の矢視A−A線からみた部分断面の製造工程を示した説明図、図3はこの発明を実施するための実施の形態1における液晶表示装置のゲート端子側の端部を示した平面図、図4は図3に示すテーパーゲート配線部近傍の矢視B−B線からみた部分断面の製造工程を示した説明図、図5はこの発明を実施するための実施の形態1における液晶表示装置のテーパーゲート配線部近傍を拡大した平面図、図6は図5に示すテーパーゲート配線部近傍の矢視C−C線からみた部分断面の製造工程を示した説明図である。
図1〜図6において、透明な絶縁性基板である第1の基板1a上に表示領域2を形成する画素が配設され、各画素はTFT3を具備している。ゲート配線4はゲート絶縁膜5を介してソース配線6と交差しており、TFT3は複数のゲート配線4と複数のソース配線6の各交差部に対応して形成されている。TFT3のゲート電極4aはゲート配線4の一部であり、ソース電極6aはソース配線6の一部であり、ドレイン電極6bは第1のコンタクトホール7を介して画素電極8に接続されている。
TFT3に接続された櫛歯状の画素電極8と、画素電極8の櫛歯とほぼ並行かつ交互に対応して形成され、共通信号線11に第2のコンタクトホール9を介して接続された櫛歯状の対向電極10との間に電圧を印加することによって、第1の基板1a面にほぼ平行な電界を発生させる。画素電極8は、クロム(Cr)等の金属やITO(Indium Tin Oxide)等の透明性導電膜により形成されている。
共通信号線11は、一般的に、表示装置全体として同一の電圧が印加されるため、表示領域2の外側に配設された接続線12に変換部13を介して複数の共通信号線11を共通に接続する。共通信号線11は、クロム(Cr)等の金属からなる。
この例では、ソース配線6、画素電極8、対向電極10は、中央部において1回屈曲している。そして、この屈曲点は、共通信号線11に対応する位置に設けられている。このように、屈曲した電極構成により、2方向の液晶の駆動方向を得ることができ、IPSパネルで特定方向におこる視角特性の悪化を改善することができる。
各ゲート配線4およびソース配線6は、表示領域2からテーパーゲート配線部14およびテーパーソース配線部15によりそれぞれ引き出され、第1の基板1aの端部近傍に形成されたゲート端子16とソース端子17にそれぞれ接続されている。また、接続線12は、ゲート端子16またはソース端子17と並行に形成された共通信号線端子23に接続されている。
ゲート端子16、ソース端子17および共通信号線端子23に、例えば、ACF(Anisotropic Conductive Film:異方性導電膜)などの導電性材料により、フィルム基板に実装された駆動回路などが接続されている。
以下、第1の基板1a上にTFT3を形成した基板をアレイ基板と称す。
第1の基板1aに対向する第2の基板1bと第1の基板1aとの間隙に複数のスペーサを配置し、二枚の基板を等間隔に保持している。また、第1の基板1aと第2の基板1bの周辺部に配置され両基板を貼り合わせるシール材と封止材により液晶を封入させる。第2の基板1b上には、着色層、遮光層、液晶に初期配向をもたせる配向膜および光を偏光させる偏光板などが形成され、アレイ基板に対向することで対向基板と称す。
第1の基板1a上のテーパーゲート配線部14の上層には絶縁膜を介して導電層18を形成するが、この実施の形態1においては、絶縁膜はゲート配線4およびソース配線6を絶縁するゲート絶縁膜5と後述する保護膜21であり、導電層18は画素電極8と同一の製造工程で形成された、すなわち、同一層の導電膜により形成している。
なお、この導電層18のパターンは、第2の基板1b側から見てテーパーゲート配線部14をすべて覆うような領域に配設することがテーパーゲート配線部14から発生する電界を漏れなく遮蔽することができ好ましいが、ゲート端子16近傍の表示領域2に白抜けを生じない範囲で導電層18のパターンをゲート端子16から表示領域側に狭めてもよい。
つぎに、本発明の実施の形態1にかかる液晶表示装置の製造方法を図2、図4および図6を用いて説明する。
まず、図2(a)、図4(a)および図6(a)に示すように、絶縁性基板上にCr、Al、Ti、Ta、Mo、W、Ni、Cu、Au、Ag等やそれらを主成分とする合金、またはITO等の透光性を有する導電膜、またはそれらの多層膜等をスパッタ法や蒸着法等により成膜し、写真製版・加工により、ゲート配線4、ゲート電極4a、共通信号線11およびテーパーゲート配線部14を形成する。
次に、図2(b)、図4(b)および図6(b)に示すように、窒化シリコン等よりなるゲート絶縁膜5を形成し、さらに非晶質Si、多結晶poly−Si等よりなる半導体膜19、n型のTFTの場合はP等の不純物を高濃度にドーピングしたn非晶質Si、n多結晶poly−Si等よりなるコンタクト膜20を、連続的に例えばプラズマCVD、常圧CVD、減圧CVD法で成膜する。
次いで、半導体膜19およびコンタクト膜20を島状に加工する。
次に、図2(c)、図4(c)および図6(c)に示すように、Cr、Al、Ti、Ta、Mo、W、Ni、Cu、Au、Ag等やそれらを主成分とする合金、またはITO等の透光性を有する導電膜、またはそれらの多層膜等をスパッタ法や蒸着法で成膜後、写真製版と微細加工技術により、ソース配線6、ソース電極6a、ドレイン電極6b、テーパーソース配線部15、接続線12および保持容量電極等を形成する。
さらに、ソース電極6aおよびドレイン電極6bあるいはそれらを形成したホトレジストをマスクとしてコンタクト膜20をエッチングし、チャネル領域から取り除く。
次いで、図2(d)、図4(d)および図6(d)に示すように、窒化シリコンや酸化シリコン、無機絶縁膜または有機樹脂等からなる保護膜21を成膜する。
その後、写真製版とそれに続くエッチングにより、第1のコンタクトホール7、第2のコンタクトホール9、テーパーゲート配線部14とゲート端子16および共通信号線11と変換部13とを接続する第3のコンタクトホール22、ならびにテーパーソース配線部15とソース端子17および接続線12と共通信号線端子23または変換部13とを接続する第4のコンタクトホール24を形成する。
最後に、図2(e)、図4(e)および図6(e)に示すように、Cr、Al、Ti、Ta、Mo、W、Ni、Cu、Au、Ag等やそれらを主成分とする合金、またはITO等の透光性を有する導電膜、またはそれらの多層膜等を成膜後、パターニングすることで、画素電極8、対向電極10、ゲート端子16、ソース端子17、変換部13、導電層18および共通信号線端子23を形成する。
以上の工程により、本実施の形態におけるIPSパネルを構成するアレイ基板を作製することができる。さらに、このアレイ基板と対向基板の間に液晶を挟持し、シール材にて接合する。このときラビング、光配向等の方法により液晶分子を所定の角度で配向させる。なお、液晶を配向させる方法は、既知のどのような方法を用いてもよい。さらに、ゲート配線4、ソース配線6、共通信号線11にそれぞれゲート線駆動回路、ソース線駆動回路、共通信号線用電源を接続することにより液晶表示装置を作製する。
以上のように、この実施の形態1においては、導電層18をゲート絶縁膜5および保護膜21を介してテーパーゲート配線部14の上層に配設することで、テーパーゲート配線部14から発生する電界を導電層18によって遮蔽し、対向基板の電位変動を防止することで、ゲート端子16近傍の表示領域2に白抜けを生じさせない液晶表示装置を得ることができる。
また、導電層18を画素電極8と同一工程で形成することで、導電層18を形成するための写真製版におけるマスク数の増加による製造工程数の増加や、導電層18の材料を新たに追加することなく、液晶表示装置を得ることができる。
なお、この実施の形態1では、導電層18と変換部13とを離間して形成しているが、図7に示すように、変換部13をゲート端子16側に延在させ導電層18を兼用することで、導電層18を共通信号線11と電気的に接続し、固定電位によってシールドさせることができるので好ましい。図7はこの発明を実施するための実施の形態1における他の液晶表示装置のテーパーゲート配線部近傍を拡大した平面図である。
また、この実施の形態1では、導電層18を画素電極8と同一工程で形成しているが、図8に示すように、ソース配線6、ソース電極6a、ドレイン電極6b、テーパーソース配線部15、接続線12および保持容量電極等と同一工程で形成しても、導電層18がテーパーゲート配線部14から発生する電界を遮蔽することができるので、同様の効果が得られる。図8は図3に示すテーパーゲート配線部近傍の矢視B−B線からみた部分断面の他の製造工程を示した説明図である。
また、この実施の形態1では、導電層18と接続線12とを離間して形成しているが、図9に示すように、接続線12をゲート端子16側に延在させ導電層18を兼用することで、導電層18を共通信号線11と電気的に接続し、固定電位によってシールドさせることができるので好ましい。図9はこの発明を実施するための実施の形態1における他の液晶表示装置のテーパーゲート配線部近傍を拡大した平面図である。
また、この実施の形態1では、導電層18をアレイ基板上に形成しているが、対向基板上のテーパーゲート配線部14に対応する領域に導電層18を形成しても、導電層18がテーパーゲート配線部14から発生する電界を遮蔽することができるので、同様の効果が得られる。
この発明を実施するための実施の形態1における液晶表示装置のTFT近傍を拡大した平面図である。 図1に示すTFT近傍の矢視A−A線からみた部分断面の製造工程を示した説明図である。 この発明を実施するための実施の形態1における液晶表示装置のゲート端子側の端部を示した平面図である。 図3に示すテーパーゲート配線部近傍の矢視B−B線からみた部分断面の製造工程を示した説明図である。 この発明を実施するための実施の形態1における液晶表示装置のテーパーゲート配線部近傍を拡大した平面図である。 図5に示すテーパーゲート配線部近傍の矢視C−C線からみた部分断面の製造工程を示した説明図である。 この発明を実施するための実施の形態1における他の液晶表示装置のテーパーゲート配線部近傍を拡大した平面図である。 図3に示すテーパーゲート配線部近傍の矢視B−B線からみた部分断面の他の製造工程を示した説明図である。 この発明を実施するための実施の形態1における他の液晶表示装置のテーパーゲート配線部近傍を拡大した平面図である。
符号の説明
1a 第1の基板、1b 第2の基板、2 表示領域、3 TFT、4 ゲート配線、4aゲート電極、5 ゲート絶縁膜、6 ソース配線、6a ソース電極、6b ドレイン電極、7 第1のコンタクトホール、8 画素電極、9 第2のコンタクトホール、10 対向電極、11 共通信号線、12 接続線、13 変換部、14 テーパーゲート配線部、15 テーパーソース配線部、16 ゲート端子、17 ソース端子、18 導電層、19 半導体層、20 コンタクト膜、21 保護膜、22 第3のコンタクトホール、23 共通信号線、24 第4のコンタクトホール

Claims (10)

  1. 複数のゲート配線と複数のソース配線の各交差部に対応して形成された薄膜トランジスタ、
    前記薄膜トランジスタに接続された画素電極、
    前記画素電極に対向して形成された対向電極、
    前記ゲート配線に電圧を印加するためのゲート端子、
    前記ゲート配線と前記ゲート端子とを接続する表示領域外にある引き出し配線
    を有するアレイ基板と、
    前記アレイ基板に対向する対向基板とを備え、
    前記引き出し配線の上層に、絶縁膜を介して導電層を配設し、
    前記導電層は、前記画素電極または前記対向電極と同一層であり、
    前記引き出し配線は、前記画素電極とは異なる層に形成されたことを特徴とする液晶表示装置。
  2. 複数のゲート配線と複数のソース配線の各交差部に対応して形成された薄膜トランジスタ、
    前記薄膜トランジスタに接続された画素電極、
    前記画素電極に対向して形成され、共通信号線に接続された対向電極、
    複数の前記共通信号線を共通に接続する接続線、
    前記ゲート配線に電圧を印加するためのゲート端子、
    前記ゲート配線と前記ゲート端子とを接続する表示領域外にある引き出し配線
    を有するアレイ基板と、
    前記アレイ基板に対向する対向基板とを備え、
    前記接続線以外に、前記引き出し配線の上層に絶縁膜を介して導電層を配設し、
    前記導電層は、前記画素電極または前記対向電極と同一層であり、
    前記引き出し配線は、前記画素電極とは異なる層に形成されたことを特徴とする液晶表示装置。
  3. 複数のゲート配線と複数のソース配線の各交差部に対応して形成された薄膜トランジスタ、
    前記薄膜トランジスタに接続された画素電極、
    前記画素電極に対向して形成され、共通信号線に接続された対向電極、
    複数の前記共通信号線を共通に接続する接続線、
    前記ゲート配線に電圧を印加するためのゲート端子、
    前記ゲート配線と前記ゲート端子とを接続する表示領域外にある引き出し配線
    を有するアレイ基板と、
    前記アレイ基板に対向する対向基板とを備え、
    前記引き出し配線の上層に、絶縁膜を介して前記接続線を前記ゲート端子側に延在させて形成した導電層を配設し、
    前記導電層は、前記画素電極または前記対向電極と同一層であり、
    前記引き出し配線は、前記画素電極とは異なる層に形成されたことを特徴とする液晶表示装置。
  4. 複数のゲート配線と複数のソース配線の各交差部に対応して形成された薄膜トランジスタ、
    前記薄膜トランジスタに接続された画素電極、
    前記画素電極に対向して形成され、共通信号線に接続された対向電極、
    複数の前記共通信号線を変換部によって共通に接続する接続線、
    前記ゲート配線に電圧を印加するためのゲート端子、
    前記ゲート配線と前記ゲート端子とを接続する表示領域外にある引き出し配線
    を有するアレイ基板と、
    前記アレイ基板に対向する対向基板とを備え、
    前記引き出し線の上層に、絶縁膜を介して前記変換部と同一層で形成した導電層を配設し、
    前記導電層は、前記画素電極または前記対向電極と同一層であり、
    前記引き出し配線は、前記画素電極とは異なる層に形成されたことを特徴とする液晶表示装置。
  5. 導電層は、変換部をゲート端子側に延在させて形成したことを特徴とする請求項4記載の液晶表示装置。
  6. 導電層は、最上層であることを特徴とする請求項1乃至5のいずれかに記載の液晶表示装置。
  7. 導電層は、ゲート配線とゲート端子とを接続する表示領域外にある引き出し配線の領域にのみ形成されることを特徴とする請求項1乃至6のうちいずれかに記載の液晶表示装置。
  8. ゲート端子は、導電層と同一層であり、絶縁膜に設けられたコンタクトホールを介して引き出し配線と接続されたことを特徴とする請求項1乃至7のいずれかに記載の液晶表示装置。
  9. 絶縁膜は、ゲート配線上に形成したゲート絶縁膜と、ソース配線上に形成した保護膜とを有することを特徴とする請求項1乃至8のうちいずれかに記載の液晶表示装置。
  10. 導電層は、対向電極の電位としたことを特徴とする請求項1乃至9のいずれかに記載の液晶表示装置。
JP2008025316A 2008-02-05 2008-02-05 液晶表示装置 Expired - Lifetime JP4829260B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008025316A JP4829260B2 (ja) 2008-02-05 2008-02-05 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008025316A JP4829260B2 (ja) 2008-02-05 2008-02-05 液晶表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007194436A Division JP4116067B2 (ja) 2007-07-26 2007-07-26 液晶表示装置

Publications (2)

Publication Number Publication Date
JP2008171016A true JP2008171016A (ja) 2008-07-24
JP4829260B2 JP4829260B2 (ja) 2011-12-07

Family

ID=39699078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008025316A Expired - Lifetime JP4829260B2 (ja) 2008-02-05 2008-02-05 液晶表示装置

Country Status (1)

Country Link
JP (1) JP4829260B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9423641B2 (en) 2013-01-02 2016-08-23 Samsung Display Co., Ltd. Display having touch sensing function

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10186351A (ja) * 1996-12-24 1998-07-14 Hitachi Ltd 液晶表示装置
JP2000321592A (ja) * 1999-05-17 2000-11-24 Hitachi Ltd 液晶表示装置
JP2002196356A (ja) * 2000-10-27 2002-07-12 Samsung Electronics Co Ltd 液晶表示装置
JP2003021843A (ja) * 2001-07-10 2003-01-24 Hitachi Ltd 液晶表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10186351A (ja) * 1996-12-24 1998-07-14 Hitachi Ltd 液晶表示装置
JP2000321592A (ja) * 1999-05-17 2000-11-24 Hitachi Ltd 液晶表示装置
JP2002196356A (ja) * 2000-10-27 2002-07-12 Samsung Electronics Co Ltd 液晶表示装置
JP2003021843A (ja) * 2001-07-10 2003-01-24 Hitachi Ltd 液晶表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9423641B2 (en) 2013-01-02 2016-08-23 Samsung Display Co., Ltd. Display having touch sensing function

Also Published As

Publication number Publication date
JP4829260B2 (ja) 2011-12-07

Similar Documents

Publication Publication Date Title
JP4385993B2 (ja) 液晶表示装置及びその製造方法
KR101905757B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
JP5456980B2 (ja) 液晶表示装置、及びその製造方法
US8928122B2 (en) Wiring structure, thin film transistor array substrate including the same, and display device
JP2015049426A (ja) 液晶表示装置
JP5950638B2 (ja) 配線構造及びそれを備える薄膜トランジスタアレイ基板並びに表示装置
US8772781B2 (en) Wiring structure, thin film transistor array substrate including the same, and display device
US7751012B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
JP2009128397A (ja) 液晶表示装置及びその製造方法
CN108508661B (zh) 液晶显示面板及液晶显示装置
US10042225B2 (en) Liquid crystal display device and method for fabricating the same
JP4011557B2 (ja) 液晶表示装置および液晶表示装置の製造方法
US20170219899A1 (en) Active matrix substrate, liquid crystal panel, and method for manufacturing active matrix substrate
JP5117893B2 (ja) 液晶表示装置、及びその製造方法
JP4116067B2 (ja) 液晶表示装置
JP5090133B2 (ja) 液晶表示装置
JP2015145907A (ja) 表示装置の製造方法
JP2009151285A (ja) 液晶表示装置及びその製造方法
JP4829260B2 (ja) 液晶表示装置
KR101147267B1 (ko) 수평 전계형 박막 트랜지스터 기판 및 그 제조 방법
JP5560227B2 (ja) 液晶表示装置の製造方法及び液晶表示装置
JP3367821B2 (ja) アクティブマトリクス基板
JP2009169162A (ja) 液晶表示装置
JP5286438B2 (ja) 液晶表示装置
KR20150024992A (ko) 표시 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110913

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110915

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4829260

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term