JP2008153391A - 回路基板とその製造方法 - Google Patents
回路基板とその製造方法 Download PDFInfo
- Publication number
- JP2008153391A JP2008153391A JP2006339004A JP2006339004A JP2008153391A JP 2008153391 A JP2008153391 A JP 2008153391A JP 2006339004 A JP2006339004 A JP 2006339004A JP 2006339004 A JP2006339004 A JP 2006339004A JP 2008153391 A JP2008153391 A JP 2008153391A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- pattern
- circuit board
- dummy
- periphery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 238000004080 punching Methods 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 12
- 229910052802 copper Inorganic materials 0.000 description 12
- 239000010949 copper Substances 0.000 description 12
- 238000007747 plating Methods 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 7
- 206010040844 Skin exfoliation Diseases 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 230000002087 whitening effect Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 230000001154 acute effect Effects 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
- H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/049—Wire bonding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/17—Post-manufacturing processes
- H05K2203/175—Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/005—Punching of holes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
【解決手段】回路基板の中央部に打ち抜き加工によって開口部3を形成した回路基板であって、開口部3周縁に開口部3と接続したワイヤボンディングのための配線パターン2の他に、開口部周縁と接続しているダミー電極パターン1が設けた回路基板とする。該ダミー電極パターン1の面積をS、ダミー電極パターン1が開口部3周縁と接続する辺の長さの合計をdとしたときに、S/d≧0.33となる大きさのダミー電極パターン1を設けるのが好ましい。
【選択図】図2
Description
図11に示すような半導体装置として組み立てられた中央部に開口部3を有する回路基板101は、ガラス基材銅張積層板などの絶縁性基材17を用いて、銅層上にエッチングレジスト層を設けて所定のエッチングレジストパターンを形成し、そのエッチングレジストパターンから露出する銅層部分を溶解除去した後にエッチングレジストパターンを剥離することで、銅層による所定の配線パターン15を形成する。次に、ソルダーレジスト層を設けて所定のソルダーレジストパターンを形成し、そのソルダーレジストパターンから露出した配線パターンにNi/Auメッキを施した後、回路基板の中央部にルータービットにより開口部3を形成している。
近年、ルータービットによる開口部の形成に比べて、生産性の高い打ち抜き加工による開口部の形成が要求されるようになってきた。しかし、打ち抜き加工によって開口部を形成した場合、開口部周縁の配線パターンが無い空白の部分には、打ち抜き加工による影響から図13に示した部分に新たに部分的に0.3mm程度の大きさで白く見える白化領域6が生じるようになった。
この白化領域6は、回路基板の表面から観察できることから、ワイヤボンディングなどの後工程において、画像認識などに不具合が生じる恐れがあり、白化領域の発生を無くすかあるいは非常に小さくするか、または観察できないようにする必要がでてきた。
そして、ダミーパターンは、開口部の円弧部周縁に周期的に接続してなる枝パターンからなる回路基板であり、開口部の円弧部周縁に周期的に接続した複数の枝パターンと、それら枝パターンの一端を繋ぐ連結部とから構成されている。
そして、ダミー電極パターンである複数の枝パターンは、間隔が0.3mm以内であり、枝パターンの一端を繋ぐ連結部は、開口部の円弧部から0.3mm以内の範囲に形成されている。
回路基板を上記のように構成すれば、回路基板の中央部の開口部周縁に配線パターンが密集する部分と配線パターンが無い空白の部分が存在していても、空白の部分にはダミー電極パターンが存在しているので打ち抜き加工によって開口部周縁に生じる白化領域を抑制することができる。
そして、たとえ白化が生じていても開口部から0.2mm以下の範囲ならば見え難くなり、後工程で光学装置による誤認識の恐れはない。
また、ダミーパターンは、できるだけ小さな面積となるようにすることで、本来不要なめっきを少なく付けることが可能となる。
その結果、画像認識時の障害も無くなるので実装工程の能率を向上させることが可能となる効果が発揮される。
図1に示すように本発明の回路基板100は、中央部に開口部3を設けた絶縁性基材17の片面に半導体素子11を搭載し、絶縁性基材17の反対側の片面には配線パターンと配線パターンに続く外部との接続端子14が設けられている。半導体素子11の絶縁性基材側の面には電極12が設けられており、開口部3を通して前記配線パターン15の先端のボンディング部とボンディングワイヤ13で繋がれている。そして半導体素子11は封止樹脂10で覆って保護されており、絶縁性基材17の反対側の面は、接続端子14の先端部を残してソルダーレジスト16で保護している。
円弧パターン1bの最外郭は開口部から0.3mm以内の範囲に形成されている。これは打ち抜き加工による白化領域の発生が開口部の近傍に限られるため、開口部の近傍のみにダミーパターンを形成しておけば白化領域の発生を防止できるからである。
本発明の回路基板では、たとえ開口部の打ち抜き加工により白化領域が発生したとしても、白化領域は開口部3の周縁から0.2mm以内の範囲に限られる。従って後工程で光学装置による誤認識の恐れはない。
長円形状の開口部が形成される回路基板は、円弧部分は配線パターンが無い空白部分となるので、この円弧部分にホイール形状のダミー電極パターンを形成する。
図3は開口部3の円弧部分に配線パターンが無い空白部分があるので、この部分にホイール状のダミーパターン1−1を形成した例である。このダミーパターン1−1は、7本の枝パターン1aの先端を円弧パターン1bで繋いで構成している。
図4は7本の枝パターン1aでダミーパターン1−2を形成した例である。
ダミーパターンを開口部に複数の接点で接触させて構成する場合には、相隣接するダミーパターン(ここでは枝パターン)は、その間隔Lを0.3mm以内に形成するのが好ましい。
白化領域の発生を抑制するためである。
図5は開口部3の円弧部分に接する1本のベタ状態のダミーパターン1−3を形成した例である。
パターン面積に対する開口部接触面積の割合が大きくなるので接着力が大きく、打ち抜き加工の際に剥がれ難いダミーパターンとなる。
打ち抜き加工の際に剥がれ難い強固なダミーパターンとすることができる。
開口部の直線部分では、配線パターンによって空白部分の形状が制限されるため、開口部に垂直なダミー電極パターンや角度を持ったダミー電極パターンを形成する。
開口部の直線部分では配線パターンによって空白部分の形状が制限されるため、開口部周縁の直線部分にダミー電極パターンを形成する場合は、開口部周縁の直線部分に垂直な枝状のダミーパターン1−5を形成したり、開口部3の直線部分に一定の角度θを持った枝状のダミーパターン1−6を形成したり、あるいは複数(図では2本)の周縁に垂直な枝状のダミーパターンの各先端部を連結したダミーパターン1−7を形成することもできる。枝状の単純形状をしたダミーパターンの場合は、打ち抜き加工の際にダミーパターンが剥がれることがあるので、開口部に垂直な枝パターンよりも直線部分に一定の角度を持った枝状のダミーパターン1−6の方が望ましい。角度θは15〜45度程度でよい。
ここで、ダミー電極パターンの面積Sとダミー電極パターンが開口部と接続する辺の長さdについて以下に詳しく説明する。
図8に本発明の回路基板のダミー電極パターン周縁部の平面図を示す。図8に示すように本発明の回路基板で開口部の円弧部と開口部の直線部にダミー電極パターンを設ける場合には、それぞれ独立したブロックごとにS/d≧0.33となる条件の大きさを満足するダミー電極パターンとするのが好ましい。
ここで、ダミー電極パターンの面積Sとはダミー電極パターンの面積の合計を指し、例えば、図2の場合は6本の枝パターン1aの面積の合計と1本の円弧パターン1bの面積を合わせた面積である。
また、ダミー電極パターンが開口部と接続する辺の長さdとは、文字通り、ダミー電極パターンが開口部と接続する辺の長さをいう。
図8の例の場合は、開口部の円弧部と開口部の直線部にダミー電極パターンを設ける場合であり、ホイール状のダミー電極パターン1−1と枝パターン1−5、1−6のそれぞれがS/d≧0.33となる条件の大きさを満足するダミー電極パターンとするのが好ましい。
それぞれのダミー電極パターンの充分な接着強度を確保するためである。
開口部の周縁に形成された配線パターンの配置に応じて、その空白部となっているところに前記ホイール状のダミー電極パターンや枝状のダミー電極パターンを組み合わせてダミー電極を形成し、電極パターンが均一に分散配置されるようにする。
すなわち、ダミー電極パターンの面積Sとダミー電極パターンが開口部と接続する辺の長さの合計dを種々変化させてダミー電極パターンを形成し、打ち抜き加工を施してダミー電極パターンの剥がれの発生率を調べた。結果を図9に示す。図に示すようにS/dの値が0.33以上であればダミー電極パターンの剥がれが発生しないことが判る。
ダミー電極パターンが必要な回路基板は、その回路基板中央部を打ち抜き加工によって開口部を形成する回路基板であって、開口部周縁には配線パターンが密集する部分と配線パターンが無い空白の部分が存在している場合である。空白部分が有ると開口部を打ち抜き加工する際に、空白部分に白化領域が発生しやすい難点があるからである。
本発明の回路基板は、絶縁性基材として一般的なガラス基材銅張積層板を用いて、セミアディティブ法、サブトラクティブ法、フルアディティブ法等により配線パターンを形成すると同時にダミーパターンも形成する。
この時、ダミーパターンの面積をS、ダミーパターンが開口部と接続する辺の長さの合計をdとしたときにS/d≧0.33となる大きさのダミーパターンを形成する。
次いで、ソルダーレジストを塗布し、所定のマスクを用いて露光・現像・ポストキュアした後に現れた配線パターンとダミーパターンである銅層表面に、電気めっきによりNiめっきを施しさらに導電性を高めるためのAuめっきを施す。
最後に、所定形状を有する金型により打ち抜き加工を行って、開口部を形成すると同時にダミーパターンと配線パターンとを切り離して配線基板とする。
[実施例]
次にソルダーレジストを塗布し、所定のマスクを用いて露光・現像した後、現れたダミーパターンと配線パターンである銅層表面に、Niめっきを10μmとAuめっきを0.7μm電気めっきした。そして、金型により打ち抜き加工を行って開口部を形成した。
なお、ダミーパターンと配線パターンは、図10に示すように、開口部となる部分で電気的に一体接続したパターンとした後、打ち抜き加工によって図2に示すように電気的な導通が遮断されるようにしてある。
図3は、開口部周縁から0.1mm離れた位置で、線幅0.1mmの円弧となる形状と、それにつながる7本の引き出し線を持つ幅0.1mmの枝状パターンからなるダミーパターンである。この7本の枝状ダミーパターンは互いに30度の角度で設定した。開口部における各パターンの間隔は約0.2mmである。
また、図4に示すダミー電極パターンは、0.1mmの幅で0.35mmの長さの7本の枝状パターンによりダミーパターンを形成した。各パターンは互いに30度の角度で設定した。開口部における各パターンの間隔は約0.2mmである。
なお、同様の形状で長さを0.1mmまたは0.2mmとした場合には、打ち抜き加工時にパターンの剥がれが発生した。
なお、同様の形状で幅が0.1mm、0.15mmおよび0.2mmでは打ち抜き加工後に剥がれが多発した。
ダミーパターン1−5は開口部周縁に直角に幅0.1mm、長さ0.35mmのパターンを形成した。
ダミーパターン1−6は開口部周縁に30度の角度で、幅0.1mm、長さ0.4mmのパターンを形成した。
ダミー電極パターン1−7は、幅0.1mmで外周が一辺0.3mmのコの字状のパターンとした。
2 配線パターン
3 開口部
4 密集する部分
5 空白の部分
6 白化領域
10 封止樹脂
11 半導体素子
12 半導体電極
13 ボンディングワイヤ
14 接続端子
15 配線パターン
16 ソルダーレジスト
17 絶縁性基材
100、101 配線基板
Claims (7)
- 基板に開口部を形成する回路基板であって、開口部周縁に接続している配線パターンの他に開口部の円弧部周縁に接続しているダミー電極パターンが設けられていることを特徴とする回路基板。
- 前記ダミーパターンは、前記開口部の円弧部周縁に周期的に接続してなる枝パターンからなることを特徴とする請求項1に記載の回路基板。
- 前記ダミーパターンは、開口部の円弧部周縁に周期的に接続した複数の枝パターンと、それら枝パターンの一端を繋ぐ連結部とからなることを特徴とする請求項1または2に記載の回路基板。
- 前記ダミーパターンである複数の枝パターンは、間隔が0.3mm以内であることを特徴とする請求項1から3のいずれかに記載の回路基板。
- 前記枝パターンの一端を繋ぐ連結部は、前記開口部の円弧部から0.3mm以内の範囲に形成されていることを特徴とする請求項3に記載の回路基板。
- 基板に打ち抜き加工によって開口部を形成する回路基板は、開口部の円弧部から0.2mm以下の範囲に白化が生じてなることを特徴とする回路基板
- 基板の開口部となる範囲の内側で互いに連結した状態の配線パターンとダミーパターンとを形成した後、打ち抜き加工をすることによって開口部を形成すると同時に、配線パターンとダミーパターンとを電気的に遮断することを特徴とする回路基板の製造方法。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006339004A JP4326014B2 (ja) | 2006-12-15 | 2006-12-15 | 回路基板とその製造方法 |
CNB2007101967820A CN100570868C (zh) | 2006-12-15 | 2007-12-06 | 电路板及其制造方法 |
KR1020070128290A KR100934678B1 (ko) | 2006-12-15 | 2007-12-11 | 회로 기판과 그 제조 방법 |
MYPI20072245A MY148192A (en) | 2006-12-15 | 2007-12-13 | Circuit board and manufacturing method thereof |
SG200718687-7A SG144081A1 (en) | 2006-12-15 | 2007-12-13 | Circuit board and manufacturing method thereof |
TW096147862A TW200838376A (en) | 2006-12-15 | 2007-12-14 | Circuit board and manufacturing method thereof |
US12/000,632 US20080144300A1 (en) | 2006-12-15 | 2007-12-14 | Circuit board and manufacturing method thereof |
HK08113981.6A HK1122902A1 (en) | 2006-12-15 | 2008-12-24 | Circuit board and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006339004A JP4326014B2 (ja) | 2006-12-15 | 2006-12-15 | 回路基板とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008153391A true JP2008153391A (ja) | 2008-07-03 |
JP4326014B2 JP4326014B2 (ja) | 2009-09-02 |
Family
ID=39526934
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006339004A Expired - Fee Related JP4326014B2 (ja) | 2006-12-15 | 2006-12-15 | 回路基板とその製造方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US20080144300A1 (ja) |
JP (1) | JP4326014B2 (ja) |
KR (1) | KR100934678B1 (ja) |
CN (1) | CN100570868C (ja) |
HK (1) | HK1122902A1 (ja) |
MY (1) | MY148192A (ja) |
SG (1) | SG144081A1 (ja) |
TW (1) | TW200838376A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017078368A1 (ko) * | 2015-11-05 | 2017-05-11 | 서울바이오시스주식회사 | 자외선 발광 소자 및 그것을 제조하는 방법 |
JP7159077B2 (ja) | 2019-02-25 | 2022-10-24 | セイコーインスツル株式会社 | 温度補償型てんぷ、ムーブメント及び時計 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4359113B2 (ja) | 2003-10-10 | 2009-11-04 | 日立電線株式会社 | 配線基板の製造方法及び配線基板 |
JP2005183762A (ja) * | 2003-12-22 | 2005-07-07 | Toshiba Corp | 半導体装置 |
JP2006269496A (ja) * | 2005-03-22 | 2006-10-05 | Mitsui Mining & Smelting Co Ltd | フレキシブルプリント配線基板、および半導体装置 |
KR100610053B1 (ko) | 2005-06-25 | 2006-08-08 | 대덕전자 주식회사 | 인쇄 회로 기판의 슬롯 가공용 금형 스트리퍼 |
KR100610051B1 (ko) | 2005-06-25 | 2006-08-08 | 대덕전자 주식회사 | 인쇄 회로 기판의 슬롯 가공 방법 |
JP4806313B2 (ja) * | 2006-08-18 | 2011-11-02 | Nec液晶テクノロジー株式会社 | テープキャリア、液晶表示装置用テープキャリア、及び液晶表示装置 |
-
2006
- 2006-12-15 JP JP2006339004A patent/JP4326014B2/ja not_active Expired - Fee Related
-
2007
- 2007-12-06 CN CNB2007101967820A patent/CN100570868C/zh not_active Expired - Fee Related
- 2007-12-11 KR KR1020070128290A patent/KR100934678B1/ko not_active IP Right Cessation
- 2007-12-13 SG SG200718687-7A patent/SG144081A1/en unknown
- 2007-12-13 MY MYPI20072245A patent/MY148192A/en unknown
- 2007-12-14 US US12/000,632 patent/US20080144300A1/en not_active Abandoned
- 2007-12-14 TW TW096147862A patent/TW200838376A/zh unknown
-
2008
- 2008-12-24 HK HK08113981.6A patent/HK1122902A1/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100934678B1 (ko) | 2009-12-31 |
HK1122902A1 (en) | 2009-05-29 |
JP4326014B2 (ja) | 2009-09-02 |
US20080144300A1 (en) | 2008-06-19 |
TW200838376A (en) | 2008-09-16 |
CN101207106A (zh) | 2008-06-25 |
CN100570868C (zh) | 2009-12-16 |
MY148192A (en) | 2013-03-15 |
SG144081A1 (en) | 2008-07-29 |
KR20080055656A (ko) | 2008-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4771135B2 (ja) | プリント配線板、それを使用したled装置及びプリント配線板の製造方法 | |
JP2006222218A (ja) | 配線回路基板およびその製造方法 | |
JP4326014B2 (ja) | 回路基板とその製造方法 | |
CN108024442B (zh) | 布线电路基板及其制造方法 | |
JP2006100301A (ja) | 配線回路基板装置および接続構造 | |
JP2000091722A (ja) | プリント配線板及びその製造方法 | |
TWI531293B (zh) | 電路板及其製作方法 | |
JPH09186416A (ja) | 表面実装型電子部品用基板およびその製造方法 | |
JP2001358257A (ja) | 半導体装置用基板の製造方法 | |
JP2010212320A (ja) | フレキシブルプリント配線板 | |
JP6644978B2 (ja) | 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法 | |
JPH1117315A (ja) | 可撓性回路基板の製造法 | |
JP3958639B2 (ja) | 可撓性回路基板及びその製造法 | |
KR20090003053A (ko) | 패키지 기판의 동박 패드 제조 방법 | |
JP2000353726A (ja) | フィルムキャリアの製造方法 | |
JP2008034625A (ja) | 実装用基板 | |
JP2006013180A (ja) | 配線基板およびその製造方法 | |
JP4755454B2 (ja) | プリント基板の製造方法 | |
JP2010192564A (ja) | フレキシブルプリント配線板の製造方法 | |
JPH1117331A (ja) | 可撓性回路基板の製造法 | |
JP2010080747A (ja) | フレキシブルプリント配線板およびその製造方法 | |
JP2003060323A (ja) | 突出端子を有する可撓性回路基板 | |
JP2007180592A (ja) | 電子部品搭載用基板及びその製造方法 | |
JP2018113351A (ja) | リードフレーム及びその製造方法 | |
JP2000195985A (ja) | 半導体装置用基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090604 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090608 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4326014 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130619 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140619 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |