Nothing Special   »   [go: up one dir, main page]

JP2008153391A - 回路基板とその製造方法 - Google Patents

回路基板とその製造方法 Download PDF

Info

Publication number
JP2008153391A
JP2008153391A JP2006339004A JP2006339004A JP2008153391A JP 2008153391 A JP2008153391 A JP 2008153391A JP 2006339004 A JP2006339004 A JP 2006339004A JP 2006339004 A JP2006339004 A JP 2006339004A JP 2008153391 A JP2008153391 A JP 2008153391A
Authority
JP
Japan
Prior art keywords
opening
pattern
circuit board
dummy
periphery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006339004A
Other languages
English (en)
Other versions
JP4326014B2 (ja
Inventor
Kiyotake Nohara
貴誉丈 野原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Seisakusho KK
Original Assignee
Shinko Seisakusho KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Seisakusho KK filed Critical Shinko Seisakusho KK
Priority to JP2006339004A priority Critical patent/JP4326014B2/ja
Priority to CNB2007101967820A priority patent/CN100570868C/zh
Priority to KR1020070128290A priority patent/KR100934678B1/ko
Priority to SG200718687-7A priority patent/SG144081A1/en
Priority to MYPI20072245A priority patent/MY148192A/en
Priority to TW096147862A priority patent/TW200838376A/zh
Priority to US12/000,632 priority patent/US20080144300A1/en
Publication of JP2008153391A publication Critical patent/JP2008153391A/ja
Priority to HK08113981.6A priority patent/HK1122902A1/xx
Application granted granted Critical
Publication of JP4326014B2 publication Critical patent/JP4326014B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/241Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/049Wire bonding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17Post-manufacturing processes
    • H05K2203/175Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/005Punching of holes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49162Manufacturing circuit on or in base by using wire as conductive path

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

【課題】回路基板中央部の周縁に配線パターンが密集する部分と配線パターンが無い空白の部分が存在している回路基板において、打ち抜き加工によって開口部を形成する場合、開口部周縁の配線パターンが無い空白の部分に部分的に生じる白化領域の発生を抑制した回路基板とその製造方法を提供する。
【解決手段】回路基板の中央部に打ち抜き加工によって開口部3を形成した回路基板であって、開口部3周縁に開口部3と接続したワイヤボンディングのための配線パターン2の他に、開口部周縁と接続しているダミー電極パターン1が設けた回路基板とする。該ダミー電極パターン1の面積をS、ダミー電極パターン1が開口部3周縁と接続する辺の長さの合計をdとしたときに、S/d≧0.33となる大きさのダミー電極パターン1を設けるのが好ましい。
【選択図】図2

Description

本発明は、半導体素子を搭載する回路基板であって、半導体素子と回路基板をボンディングワイヤで接続するために、中央部に開口部を有する回路基板とその製造方法に関するものである。
一般に電子機器に半導体素子を実装する際には、あらかじめ回路基板に半導体素子を搭載しておき、半導体素子を搭載した回路基板を電子機器に組み込んでいく手法がとられ、実装作業の能率を高めている。その際、半導体素子の電極と回路基板上の端子とをボンディングワイヤで接続する。ボンディングワイヤの長さを短くするために、回路基板の中央部に開口部を設けて小さな半導体素子の電極と開口部周囲の回路配線の端子部とをボンディングワイヤで接続している。
図11に示すような半導体装置として組み立てられた中央部に開口部3を有する回路基板101は、ガラス基材銅張積層板などの絶縁性基材17を用いて、銅層上にエッチングレジスト層を設けて所定のエッチングレジストパターンを形成し、そのエッチングレジストパターンから露出する銅層部分を溶解除去した後にエッチングレジストパターンを剥離することで、銅層による所定の配線パターン15を形成する。次に、ソルダーレジスト層を設けて所定のソルダーレジストパターンを形成し、そのソルダーレジストパターンから露出した配線パターンにNi/Auメッキを施した後、回路基板の中央部にルータービットにより開口部3を形成している。
ルータービットによる開口部の形成の際に、バリの発生を防止し配線パターンの剥離を防止するために、開口部を形成する箇所の回路配線パターンを、ルータービットの移動方向に直交する面に対して鋭角、好ましくは15度以上の鋭角となるよう傾斜させて、かつ配線パターンの幅を90μm以上にするようにして形成する方法がある(例えば、特許文献1参照。)。
また、この中央部に開口部を有する回路基板101は、半導体素子11の電極12と回路基板101の配線パターン15とを接続するボンディングワイヤ13の長さを短くするために、配線パターン15が半導体素子11の電極12に近づくような配線パターンとなっており、回路基板101の中央部の開口部周縁では、図12に示すように配線パターン2が密集する部分4と配線パターン2が無い空白の部分5が存在している。
近年、ルータービットによる開口部の形成に比べて、生産性の高い打ち抜き加工による開口部の形成が要求されるようになってきた。しかし、打ち抜き加工によって開口部を形成した場合、開口部周縁の配線パターンが無い空白の部分には、打ち抜き加工による影響から図13に示した部分に新たに部分的に0.3mm程度の大きさで白く見える白化領域6が生じるようになった。
この白化領域6は、回路基板の表面から観察できることから、ワイヤボンディングなどの後工程において、画像認識などに不具合が生じる恐れがあり、白化領域の発生を無くすかあるいは非常に小さくするか、または観察できないようにする必要がでてきた。
特開2000−315751号公報
本発明は、回路基板の中央部の開口部周縁に配線パターンが密集する部分と配線パターンが無い空白の部分が存在している回路基板において、打ち抜き加工によって開口部を形成した場合、開口部周縁の配線パターンが無い空白の部分に部分的に生じる白化領域の発生を防止した回路基板とその製造方法を提供することを目的としている。
上記課題を解決するため本発明は、基板に開口部を形成する回路基板であって、開口部周縁に接続している配線パターンの他に開口部の円弧部周縁に接続しているダミーパターンが設けられている回路基板とした。
そして、ダミーパターンは、開口部の円弧部周縁に周期的に接続してなる枝パターンからなる回路基板であり、開口部の円弧部周縁に周期的に接続した複数の枝パターンと、それら枝パターンの一端を繋ぐ連結部とから構成されている。
そして、ダミー電極パターンである複数の枝パターンは、間隔が0.3mm以内であり、枝パターンの一端を繋ぐ連結部は、開口部の円弧部から0.3mm以内の範囲に形成されている。
回路基板を上記のように構成すれば、回路基板の中央部の開口部周縁に配線パターンが密集する部分と配線パターンが無い空白の部分が存在していても、空白の部分にはダミー電極パターンが存在しているので打ち抜き加工によって開口部周縁に生じる白化領域を抑制することができる。
そして、たとえ白化が生じていても開口部から0.2mm以下の範囲ならば見え難くなり、後工程で光学装置による誤認識の恐れはない。
上記の回路基板は、基板の開口部となる範囲の内側で互いに連結した状態の配線パターンとダミーパターンとを形成した後、打ち抜き加工をすることによって開口部を形成すると同時に、配線パターンとダミーパターンとを電気的に遮断することで製造することができる。この方法によれば、配線パターンとダミーパターンを同時に形成し、同時操作の電気めっきにより厚膜化できるので、工程が極めて単純になる。
また、ダミーパターンは、できるだけ小さな面積となるようにすることで、本来不要なめっきを少なく付けることが可能となる。
本発明によれば、開口部の形成を打ち抜き加工により行うことで、ルータービットによる開口部形成と比べて生産性が格段に向上し、かつ打ち抜き加工による白化の発生をダミー電極パターンを設けることで抑制することが可能な回路基板を提供することができる。
その結果、画像認識時の障害も無くなるので実装工程の能率を向上させることが可能となる効果が発揮される。
図1に本発明の回路基板の断面構造図を示し、図2には図1に示す回路基板の中央部の平面図を示す。
図1に示すように本発明の回路基板100は、中央部に開口部3を設けた絶縁性基材17の片面に半導体素子11を搭載し、絶縁性基材17の反対側の片面には配線パターンと配線パターンに続く外部との接続端子14が設けられている。半導体素子11の絶縁性基材側の面には電極12が設けられており、開口部3を通して前記配線パターン15の先端のボンディング部とボンディングワイヤ13で繋がれている。そして半導体素子11は封止樹脂10で覆って保護されており、絶縁性基材17の反対側の面は、接続端子14の先端部を残してソルダーレジスト16で保護している。
平面的には図2に示すように、絶縁性基材中央の開口部3の周縁に複数(図2では14本)の配線パターン2とダミーパターン1が形成されている。配線パターン2は前述の通り外部との接続端子(図示省略)に接続されている。ダミーパターン1はいくつかのブロック(図2では上下2ブロック)で構成されている。ここで配線パターン2は半導体素子の電極数に対応して形成されており、ダミーパターン1は開口部3の上下円弧部周縁の配線パターンが形成されていない領域を埋めるように配置して形成されている。
図2の例では、ダミーパターン1は開口部3の周縁に接した6本の枝パターン1aと、これら6本の枝パターン1aの先端を繋ぐ円弧パターン1bから形成されており、枝パターン1aの先端を円弧パターン1bで繋ぐことにより強い接着強度を得られるようにしている。
円弧パターン1bの最外郭は開口部から0.3mm以内の範囲に形成されている。これは打ち抜き加工による白化領域の発生が開口部の近傍に限られるため、開口部の近傍のみにダミーパターンを形成しておけば白化領域の発生を防止できるからである。
本発明の回路基板では、たとえ開口部の打ち抜き加工により白化領域が発生したとしても、白化領域は開口部3の周縁から0.2mm以内の範囲に限られる。従って後工程で光学装置による誤認識の恐れはない。
ダミーパターンの他の形状例を図3から図7に示す。
長円形状の開口部が形成される回路基板は、円弧部分は配線パターンが無い空白部分となるので、この円弧部分にホイール形状のダミー電極パターンを形成する。
図3は開口部3の円弧部分に配線パターンが無い空白部分があるので、この部分にホイール状のダミーパターン1−1を形成した例である。このダミーパターン1−1は、7本の枝パターン1aの先端を円弧パターン1bで繋いで構成している。
図4は7本の枝パターン1aでダミーパターン1−2を形成した例である。
ダミーパターンを開口部に複数の接点で接触させて構成する場合には、相隣接するダミーパターン(ここでは枝パターン)は、その間隔Lを0.3mm以内に形成するのが好ましい。
白化領域の発生を抑制するためである。
図5は開口部3の円弧部分に接する1本のベタ状態のダミーパターン1−3を形成した例である。
パターン面積に対する開口部接触面積の割合が大きくなるので接着力が大きく、打ち抜き加工の際に剥がれ難いダミーパターンとなる。
図6は3本の枝パターン1aとこれらの先端部を繋ぐ円弧パターン1bでダミーパターン1−4を形成した例である。
打ち抜き加工の際に剥がれ難い強固なダミーパターンとすることができる。
開口部の直線部分では、配線パターンによって空白部分の形状が制限されるため、開口部に垂直なダミー電極パターンや角度を持ったダミー電極パターンを形成する。
図7は、開口部3の直線部分に配線パターンが無い空白部分があるので、この部分にダミーパターンを形成した例である。
開口部の直線部分では配線パターンによって空白部分の形状が制限されるため、開口部周縁の直線部分にダミー電極パターンを形成する場合は、開口部周縁の直線部分に垂直な枝状のダミーパターン1−5を形成したり、開口部3の直線部分に一定の角度θを持った枝状のダミーパターン1−6を形成したり、あるいは複数(図では2本)の周縁に垂直な枝状のダミーパターンの各先端部を連結したダミーパターン1−7を形成することもできる。枝状の単純形状をしたダミーパターンの場合は、打ち抜き加工の際にダミーパターンが剥がれることがあるので、開口部に垂直な枝パターンよりも直線部分に一定の角度を持った枝状のダミーパターン1−6の方が望ましい。角度θは15〜45度程度でよい。
いずれのダミーパターンの場合でも、ダミーパターンは開口部3の縁から0.3mm以内の範囲に設けるのが好ましい。また、複数の枝状のダミーパターンを形成する場合には、各ダミーパターンの間隔を0.3mm以内にする必要がある。これは、配線パターンの空白部を無くして両パターンを均等に分散配置するのが好ましい。
本発明の回路基板では、ダミーパターンの面積をS、ダミーパターンが開口部と接続する辺の長さの合計をdとしたときに、S/d≧0.33となる大きさとすると、充分な接着強度を確保することができる。
ここで、ダミー電極パターンの面積Sとダミー電極パターンが開口部と接続する辺の長さdについて以下に詳しく説明する。
図8に本発明の回路基板のダミー電極パターン周縁部の平面図を示す。図8に示すように本発明の回路基板で開口部の円弧部と開口部の直線部にダミー電極パターンを設ける場合には、それぞれ独立したブロックごとにS/d≧0.33となる条件の大きさを満足するダミー電極パターンとするのが好ましい。
ここで、ダミー電極パターンの面積Sとはダミー電極パターンの面積の合計を指し、例えば、図2の場合は6本の枝パターン1aの面積の合計と1本の円弧パターン1bの面積を合わせた面積である。
また、ダミー電極パターンが開口部と接続する辺の長さdとは、文字通り、ダミー電極パターンが開口部と接続する辺の長さをいう。
図8の例の場合は、開口部の円弧部と開口部の直線部にダミー電極パターンを設ける場合であり、ホイール状のダミー電極パターン1−1と枝パターン1−5、1−6のそれぞれがS/d≧0.33となる条件の大きさを満足するダミー電極パターンとするのが好ましい。
上記図7の1−5〜1−7のような単純形状のダミー電極パターンの場合でも、それぞれのダミー電極パターンはダミー電極パターンの面積をS、ダミー電極パターンが開口部と接続する辺の長さの合計をdとしたときに、S/d≧0.33となる大きさとする。
それぞれのダミー電極パターンの充分な接着強度を確保するためである。
開口部の周縁に形成された配線パターンの配置に応じて、その空白部となっているところに前記ホイール状のダミー電極パターンや枝状のダミー電極パターンを組み合わせてダミー電極を形成し、電極パターンが均一に分散配置されるようにする。
単純形状をしたダミーパターンは打ち抜き加工の際に剥がれやすいので、開口部周縁に対して垂直なパターンよりも開口部周縁に対して角度を有するパターンの方が剥がれ難いことが判明した。しかし周囲の配線パターンの形状から、常に角度を持ったダミーパターンを形成できるとは限らないので、枝状パターンで接着力が高く剥がれが発生しないダミーパターンの大きさを検討した。
すなわち、ダミー電極パターンの面積Sとダミー電極パターンが開口部と接続する辺の長さの合計dを種々変化させてダミー電極パターンを形成し、打ち抜き加工を施してダミー電極パターンの剥がれの発生率を調べた。結果を図9に示す。図に示すようにS/dの値が0.33以上であればダミー電極パターンの剥がれが発生しないことが判る。
次に、本発明の回路基板の製造方法について説明する。
ダミー電極パターンが必要な回路基板は、その回路基板中央部を打ち抜き加工によって開口部を形成する回路基板であって、開口部周縁には配線パターンが密集する部分と配線パターンが無い空白の部分が存在している場合である。空白部分が有ると開口部を打ち抜き加工する際に、空白部分に白化領域が発生しやすい難点があるからである。
本発明の回路基板は、絶縁性基材として一般的なガラス基材銅張積層板を用いて、セミアディティブ法、サブトラクティブ法、フルアディティブ法等により配線パターンを形成すると同時にダミーパターンも形成する。
先ず、例えば図10に示すように、ダミー電極パターン1は、破線で示す開口部3のうち配線パターン2を除いた空白の部分に形成する。ダミーパターン1は配線パターン2と同時に、開口部3となる領域の内部で電気的に一体接続したパターンとして形成する。これは電気的に接続したパターンにすることで、配線パターンにNi/Auめっきを施す工程で、ダミーパターンにも配線パターンと同じめっきを施すためである。
この時、ダミーパターンの面積をS、ダミーパターンが開口部と接続する辺の長さの合計をdとしたときにS/d≧0.33となる大きさのダミーパターンを形成する。
基材表面の銅層表面に所定形状を具備したフォトマスクを用いて露光・現像して銅層をエッチングし、所望の配線パターンとダミーパターンを形成する。
次いで、ソルダーレジストを塗布し、所定のマスクを用いて露光・現像・ポストキュアした後に現れた配線パターンとダミーパターンである銅層表面に、電気めっきによりNiめっきを施しさらに導電性を高めるためのAuめっきを施す。
最後に、所定形状を有する金型により打ち抜き加工を行って、開口部を形成すると同時にダミーパターンと配線パターンとを切り離して配線基板とする。
[実施例]
片面に厚さ0.02mmの銅層を有する厚さ0.18mmのガラス布基材エポキシ樹脂銅張積層板を用いて、銅層上にフォトレジストをラミネートした後、フォトマスクを用いて、露光・現像して、銅層をエッチングすることにより、配線パターンと各種形状と大きさのダミーパターンとを形成した。
次にソルダーレジストを塗布し、所定のマスクを用いて露光・現像した後、現れたダミーパターンと配線パターンである銅層表面に、Niめっきを10μmとAuめっきを0.7μm電気めっきした。そして、金型により打ち抜き加工を行って開口部を形成した。
なお、ダミーパターンと配線パターンは、図10に示すように、開口部となる部分で電気的に一体接続したパターンとした後、打ち抜き加工によって図2に示すように電気的な導通が遮断されるようにしてある。
ダミーパターンは、開口部の円弧部分に図3〜図6に示すようなパターンから選択して形成した。また、開口部に直線部分が有る場合には、開口部の円弧部分には図3〜図6に示すダミーパターンから選択して形成し、直線部分には図7に示すダミーパターンから選択して組み合わせて形成した。
図3は、開口部周縁から0.1mm離れた位置で、線幅0.1mmの円弧となる形状と、それにつながる7本の引き出し線を持つ幅0.1mmの枝状パターンからなるダミーパターンである。この7本の枝状ダミーパターンは互いに30度の角度で設定した。開口部における各パターンの間隔は約0.2mmである。
また、図4に示すダミー電極パターンは、0.1mmの幅で0.35mmの長さの7本の枝状パターンによりダミーパターンを形成した。各パターンは互いに30度の角度で設定した。開口部における各パターンの間隔は約0.2mmである。
なお、同様の形状で長さを0.1mmまたは0.2mmとした場合には、打ち抜き加工時にパターンの剥がれが発生した。
図5は、開口部の円弧周縁に幅0.3mmの半円形のベタ形状のダミーパターンを形成した。
なお、同様の形状で幅が0.1mm、0.15mmおよび0.2mmでは打ち抜き加工後に剥がれが多発した。
図6は、3本の枝状パターンを90度の間隔で配置し、各先端を円弧パターンで接続したものである。各パターンの線幅は0.1mm、枝状パターンの長さは0.3mmである。
図7は、開口部の直線部分に形成したダミーパターンの例である。
ダミーパターン1−5は開口部周縁に直角に幅0.1mm、長さ0.35mmのパターンを形成した。
ダミーパターン1−6は開口部周縁に30度の角度で、幅0.1mm、長さ0.4mmのパターンを形成した。
ダミー電極パターン1−7は、幅0.1mmで外周が一辺0.3mmのコの字状のパターンとした。
表1に示すパターンの組み合わせでダミー電極パターンを形成し、打ち抜き加工した後の回路基板を観察した。ダミー電極パターンの剥がれの有無と白化の有無及び大きさを観察した。結果を表2に記す。
Figure 2008153391
Figure 2008153391
表1及び表2の結果から、本発明に依ればダミー電極パターンを設けることで白化領域の発生は抑制することが可能となり、画像認識時の障害が無くなる。また、開口部の形成を打ち抜き加工により行うことで、実装工程の能率を向上させることが可能となる。
本発明の回路基板の中央部の断面構造図を示す図である。 図1に示す回路基板の中央部の平面図を示す図である。 ダミー電極パターンの一例を示す平面図である。 ダミー電極パターンの他の例を示す平面図である。 ダミー電極パターンのさらに他の例を示す平面図である。 ダミー電極パターンの別の例を示す平面図である。 ダミー電極パターンのさらに別の例を示す平面図である。 ダミー電極パターンの面積と開口部との接合長さを説明する図である。 ダミー電極パターンの面積と開口部との接合長さの比と剥がれ発生率との関係示す図である。 ダミー電極パターンの製造過程を示す図である。 回路基板の断面構造を示す図である。 回路基板の回路配線の配置を示す図である。 回路基板の白化領域を示す図である。
符号の説明
1 ダミー電極パターン
2 配線パターン
3 開口部
4 密集する部分
5 空白の部分
6 白化領域
10 封止樹脂
11 半導体素子
12 半導体電極
13 ボンディングワイヤ
14 接続端子
15 配線パターン
16 ソルダーレジスト
17 絶縁性基材
100、101 配線基板

Claims (7)

  1. 基板に開口部を形成する回路基板であって、開口部周縁に接続している配線パターンの他に開口部の円弧部周縁に接続しているダミー電極パターンが設けられていることを特徴とする回路基板。
  2. 前記ダミーパターンは、前記開口部の円弧部周縁に周期的に接続してなる枝パターンからなることを特徴とする請求項1に記載の回路基板。
  3. 前記ダミーパターンは、開口部の円弧部周縁に周期的に接続した複数の枝パターンと、それら枝パターンの一端を繋ぐ連結部とからなることを特徴とする請求項1または2に記載の回路基板。
  4. 前記ダミーパターンである複数の枝パターンは、間隔が0.3mm以内であることを特徴とする請求項1から3のいずれかに記載の回路基板。
  5. 前記枝パターンの一端を繋ぐ連結部は、前記開口部の円弧部から0.3mm以内の範囲に形成されていることを特徴とする請求項3に記載の回路基板。
  6. 基板に打ち抜き加工によって開口部を形成する回路基板は、開口部の円弧部から0.2mm以下の範囲に白化が生じてなることを特徴とする回路基板
  7. 基板の開口部となる範囲の内側で互いに連結した状態の配線パターンとダミーパターンとを形成した後、打ち抜き加工をすることによって開口部を形成すると同時に、配線パターンとダミーパターンとを電気的に遮断することを特徴とする回路基板の製造方法。
JP2006339004A 2006-12-15 2006-12-15 回路基板とその製造方法 Expired - Fee Related JP4326014B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2006339004A JP4326014B2 (ja) 2006-12-15 2006-12-15 回路基板とその製造方法
CNB2007101967820A CN100570868C (zh) 2006-12-15 2007-12-06 电路板及其制造方法
KR1020070128290A KR100934678B1 (ko) 2006-12-15 2007-12-11 회로 기판과 그 제조 방법
MYPI20072245A MY148192A (en) 2006-12-15 2007-12-13 Circuit board and manufacturing method thereof
SG200718687-7A SG144081A1 (en) 2006-12-15 2007-12-13 Circuit board and manufacturing method thereof
TW096147862A TW200838376A (en) 2006-12-15 2007-12-14 Circuit board and manufacturing method thereof
US12/000,632 US20080144300A1 (en) 2006-12-15 2007-12-14 Circuit board and manufacturing method thereof
HK08113981.6A HK1122902A1 (en) 2006-12-15 2008-12-24 Circuit board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006339004A JP4326014B2 (ja) 2006-12-15 2006-12-15 回路基板とその製造方法

Publications (2)

Publication Number Publication Date
JP2008153391A true JP2008153391A (ja) 2008-07-03
JP4326014B2 JP4326014B2 (ja) 2009-09-02

Family

ID=39526934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006339004A Expired - Fee Related JP4326014B2 (ja) 2006-12-15 2006-12-15 回路基板とその製造方法

Country Status (8)

Country Link
US (1) US20080144300A1 (ja)
JP (1) JP4326014B2 (ja)
KR (1) KR100934678B1 (ja)
CN (1) CN100570868C (ja)
HK (1) HK1122902A1 (ja)
MY (1) MY148192A (ja)
SG (1) SG144081A1 (ja)
TW (1) TW200838376A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017078368A1 (ko) * 2015-11-05 2017-05-11 서울바이오시스주식회사 자외선 발광 소자 및 그것을 제조하는 방법
JP7159077B2 (ja) 2019-02-25 2022-10-24 セイコーインスツル株式会社 温度補償型てんぷ、ムーブメント及び時計

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4359113B2 (ja) 2003-10-10 2009-11-04 日立電線株式会社 配線基板の製造方法及び配線基板
JP2005183762A (ja) * 2003-12-22 2005-07-07 Toshiba Corp 半導体装置
JP2006269496A (ja) * 2005-03-22 2006-10-05 Mitsui Mining & Smelting Co Ltd フレキシブルプリント配線基板、および半導体装置
KR100610053B1 (ko) 2005-06-25 2006-08-08 대덕전자 주식회사 인쇄 회로 기판의 슬롯 가공용 금형 스트리퍼
KR100610051B1 (ko) 2005-06-25 2006-08-08 대덕전자 주식회사 인쇄 회로 기판의 슬롯 가공 방법
JP4806313B2 (ja) * 2006-08-18 2011-11-02 Nec液晶テクノロジー株式会社 テープキャリア、液晶表示装置用テープキャリア、及び液晶表示装置

Also Published As

Publication number Publication date
KR100934678B1 (ko) 2009-12-31
HK1122902A1 (en) 2009-05-29
JP4326014B2 (ja) 2009-09-02
US20080144300A1 (en) 2008-06-19
TW200838376A (en) 2008-09-16
CN101207106A (zh) 2008-06-25
CN100570868C (zh) 2009-12-16
MY148192A (en) 2013-03-15
SG144081A1 (en) 2008-07-29
KR20080055656A (ko) 2008-06-19

Similar Documents

Publication Publication Date Title
JP4771135B2 (ja) プリント配線板、それを使用したled装置及びプリント配線板の製造方法
JP2006222218A (ja) 配線回路基板およびその製造方法
JP4326014B2 (ja) 回路基板とその製造方法
CN108024442B (zh) 布线电路基板及其制造方法
JP2006100301A (ja) 配線回路基板装置および接続構造
JP2000091722A (ja) プリント配線板及びその製造方法
TWI531293B (zh) 電路板及其製作方法
JPH09186416A (ja) 表面実装型電子部品用基板およびその製造方法
JP2001358257A (ja) 半導体装置用基板の製造方法
JP2010212320A (ja) フレキシブルプリント配線板
JP6644978B2 (ja) 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
JPH1117315A (ja) 可撓性回路基板の製造法
JP3958639B2 (ja) 可撓性回路基板及びその製造法
KR20090003053A (ko) 패키지 기판의 동박 패드 제조 방법
JP2000353726A (ja) フィルムキャリアの製造方法
JP2008034625A (ja) 実装用基板
JP2006013180A (ja) 配線基板およびその製造方法
JP4755454B2 (ja) プリント基板の製造方法
JP2010192564A (ja) フレキシブルプリント配線板の製造方法
JPH1117331A (ja) 可撓性回路基板の製造法
JP2010080747A (ja) フレキシブルプリント配線板およびその製造方法
JP2003060323A (ja) 突出端子を有する可撓性回路基板
JP2007180592A (ja) 電子部品搭載用基板及びその製造方法
JP2018113351A (ja) リードフレーム及びその製造方法
JP2000195985A (ja) 半導体装置用基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090604

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090608

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4326014

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130619

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140619

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees