JP2008020660A - 液晶表示装置 - Google Patents

Abstract

【課題】いわゆるダミー用画素の近辺で光漏れおよび表示むらの発生を回避させた液晶表示装置の提供。
【解決手段】液晶を介して対向配置される各基板のうちの一方の基板の液晶側の面に、その液晶表示領域にマトリックス状に配置された表示用画素と、該液晶表示領域の外側の周辺にあって他方の基板に形成された遮光膜によって被われる非表示用画素を備え、
前記表示用画素はそれに備えられる基準電極と画素電極の間に前記基板と平行に発生する電界によって液晶分子の挙動を行わしめ、
前記非表示画素は前記表示用画素の基準電極と画素電極とそれぞれ同層および同パターンからなる各電極を備えるとともに、
これら各電極には前記表示用電極の基準電極に印加される電圧が印加される。
【選択図】図１

Description

本発明は液晶表示装置に係り、特に、いわゆるダミー画素と称される非表示用画素を備える液晶表示装置に関する。

液晶表示装置は、液晶を介して対向配置される各基板の液晶側の面に多数の画素が形成され、この画素の集合によって液晶表示部（液晶表示領域）が形成されている。

各画素は、たとえばｘ方向に延在しｙ方向に並設されるゲート信号線とｙ方向に延在しｘ方向に並設されるドレイン信号線で囲まれる領域に形成され、該ゲート信号からのゲート信号によってオンされるスイッチング素子（薄膜トランジスタ）と、このオンされたスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極との間に電界を発生せしめる基準電極とが備えられて構成されている。

このような画素を有する液晶表示部において表示駆動させる場合、各ゲート信号線へのゲート信号の順次供給（走査）を行うことにより各ゲート信号線に沿って形成される画素行を順次選択し、そのタイミングに合わせて各ドレイン信号線を通して選択された画素行の各画素に映像信号を供給するようになっている。そして、この場合、映像信号が供給された各画素は、次の映像信号が供給されるまでの間、それに備えられる容量素子あるいは寄生容量によって、画素電極に該映像信号に対応する電圧が保持されるように構成されている。

しかし、このような構成において、最上段および最下段の画素行における各画素において、容量の値の相異、液晶の配向の乱れ等が生じるため、その表示が他の画素の表示と異なってしまう現象が現れるようになる。

このため、最上段および最下段の画素行における前記各画素を遮光膜で被うように形成し、これら各画素を表示に寄与させることのないいわゆるダミー用画素として構成する手法が採用されている。

このようなダミー用画素についての詳細は、たとえば下記特許文献１あるいは特許文献２に開示されている。
特開２００５−２４１７７８号公報 特開平１１−５２４２７号公報

しかし、このような構成からなる液晶表示装置は、たとえば特許文献１に示すように、そのダミー用画素において、表示に寄与する他の画素と同様に駆動され、光の透過、遮断が繰り返される構成となっているものである。このため、該ダミー用画素は、たとえ遮光膜に被われているとしても、この遮光膜の端辺から光漏れを生じさせてしまうという不都合を有する。

一方、特許文献２は、そのダミー用画素において、そのゲート信号線およびドレイン信号線から切り離された構成とし、光の透過、遮断がなされないようになっている。

しかし、特許文献２に示すダミー用画素は、常に電位が不安定な状態となっており、該ダミー用画素の近傍の液晶内の不純物がこの電位の不安定な部分に引き寄せられ易く、これが原因で、ダミー用画素の近辺で表示むらが生じるという現象が観られた。

本発明の目的は、いわゆるダミー用画素（非表示用画素）の近辺で光漏れおよび表示むらの発生を回避させた液晶表示装置を提供することにある。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。

（１）本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板のうちの一方の基板の液晶側の面に、その液晶表示領域にマトリックス状に配置された表示用画素と、該液晶表示領域の外側の周辺にあって他方の基板に形成された遮光膜によって被われる非表示用画素を備え、
前記表示用画素はそれに備えられる基準電極と画素電極の間に前記基板と平行に発生する電界によって液晶分子の挙動を行わしめ、
前記非表示画素は前記表示用画素の基準電極と画素電極とそれぞれ同層および同パターンからなる各電極を備えるとともに、
これら各電極には前記表示用電極の基準電極に印加される電圧が印加されることを特徴とする。

（２）本発明による液晶表示装置は、たとえば、（１）の構成を前提とし、前記表示用画素はその行方向に配列される画素群の各画素に共通であって該画素群の選択駆動をするゲート信号線が備えられ、前記非表示用画素はその行方向に配列される各画素に共通に前記ゲート信号線と同層および同パターンからなる配線層を備えることを特徴とする。

（３）本発明による液晶表示装置は、たとえば、（２）の構成を前提とし、前記配線層には前記表示用画素の基準電極に印加される電圧が印加されることを特徴とする。

（４）本発明による液晶表示装置は、たとえば、（１）の構成を前提とし、前記表示用画素はその行方向に配列される各画素に共通であって各画素の基準電極に接続されるコモン信号線が備えられ、前記非表示用画素はその行方向に配列される各画素に共通に前記コモン信号線と同層および同パターンからなるコモン信号線を備えることを特徴とする。

（５）本発明による液晶表示装置は、たとえば、（２）の構成を前提とし、前記表示用画素はゲート信号線からのゲート信号によって動作し、この動作によってドレイン信号線からの映像信号を画素電極に供給させる薄膜トランジスタを備え、前記非表示用画素は前記表示用画素に備える前記薄膜トランジスタを備えていないことを特徴とする請求項２に記載の液晶表示装置。

（６）本発明による液晶表示装置は、たとえば、（５）の構成を前提とし、非表示用画素の表示用画素と反対の側に表示用画素の画素電極と同層の配線層が形成され、この配線層は、ゲート信号線を跨いで非表示用画素における前記表示用画素の画素電極と同層および同パターンからなる電極と接続されているとともに、前記表示用画素の基準電極に印加される電圧が印加されることを特徴とする。

なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。

このように構成された液晶表示装置は、いわゆるダミー用画素（非表示用画素）の近辺で光漏れおよび表示むらの発生を回避させることができる。

以下、本発明による液晶表示装置の実施例を図面を用いて説明をする。

図２は、本発明による液晶表示装置の一実施例を示す概略構成図である。

図２において、液晶を介して対向配置される基板１、２がある。これら各基板１、２はたとえばその双方ともガラス等の透明基板から構成されている。基板２は基板１に対して面積が若干小さく形成され、基板１のたとえば図中左側辺と上側辺において基板２から露出された領域を有している。基板１の図中左側辺の前記領域には半導体チップからなるゲート信号駆動回路ＧＤが搭載され図中上側辺の前記領域には半導体チップからなるドレイン信号駆動回路ＤＤが搭載されている。

基板１に対する基板２の固定は該基板２の周辺の全域に形成されたシール剤ＳＬによってなされ、該シール剤ＳＬは各基板１、２の間に介在される液晶の封止剤としての機能をも有するようになっている。

前記シール剤ＳＬによって囲まれた領域であって後述するブラックマトリックス（遮光膜）ＢＭの開口が形成された領域は液晶表示領域ＡＲとして構成されている。

液晶表示領域ＡＲはマトリックス状に配置された多数の画素の集合体から構成されている。各画素の構成は、この図２においては、前記液晶表示領域ＡＲ内の点線丸枠Ａの拡大図Ａ’において等価回路で示している。

すなわち、拡大図Ａ’に示すように、図中ｘ方向に延在されｙ方向に並設されるゲート信号線ＧＬとコモン信号線ＣＬが形成され、図中ｙ方向に延在されｘ方向に並設されるドレイン信号線ＤＬが形成されている。

また、前記ゲート信号線ＧＬとコモン信号線ＣＬは、たとえば、図中上側から下側にかけて、ゲート信号線ＧＬ、このゲート信号線ＧＬから比較的大きく離間されたコモン信号線ＣＬ、このコモン信号線ＣＬから小さく離間されたゲート信号線ＧＬ、このゲート信号線ＧＬから比較的大きく離間されたコモン信号線ＣＬ、……というように交互に配置されている。

ゲート信号線ＧＬとこのゲート信号線ＧＬから比較的大きく離間されたコモン信号線ＣＬに囲まれる領域であって一対のドレイン信号線ＤＬに囲まれる領域は画素領域として構成されるようになっている。

該画素領域には、前記ゲート信号線ＧＬからのゲート信号によってオンされる薄膜トランジスタＴＦＴと、このオンされた薄膜トランジスタＴＦＴを介してドレイン信号線ＤＬからの映像信号が供給される画素電極ＰＸと、この画素電極ＰＸとの間に電界を発生せしめ前記コモン信号線ＤＬと接続されたコモン電極ＣＴとが備えられている。

前記画素電極ＰＸとコモン電極ＣＴとの間には、たとえば基板１、２の面とほぼ平行な電界を発生せしめるようになっており、この電界によって液晶の分子を挙動させるようになっている。

そして、前記各ゲート信号線ＧＬは、たとえば図中左側にて、前記シール剤ＳＬの形成領域を超えて延在され、前記ゲート信号駆動回路ＧＤの出力バンプに接続されるようになっている。また、前記各コモン信号線ＣＬは、たとえば図中右側にて、前記シール剤ＳＬの形成領域を超えて延在され、コモン信号端子ＣＴＭに接続されるようになっている。さらに、前記各ドレイン信号線ＤＬは、たとえば図中上側にて、前記シール剤ＳＬの形成領域を超えて延在され、前記ドレイン信号駆動回路ＤＤの出力バンプに接続されるようになっている。

前記ゲート信号駆動回路ＧＤはたとえば各ゲート信号線ＧＬに順次ゲート信号を供給（走査）することにより画素列を選択し、各ドレイン信号線ＤＬを介して前記ドレイン信号駆動回路ＤＤは選択された前記画素列の各画素に映像信号を供給するようになっている。

図３は、前記液晶表示装置の液晶表示領域ＡＲの図中左上の部分、すなわち図２に示す点線矩形枠Ｂの部分を拡大して示した図である。ただし、ゲート信号駆動回路ＧＤ、ゲート信号線ＧＬ、ドレイン信号駆動回路ＤＤ、ドレイン信号線ＤＬ等はその図示を省略して示している。

図３（ａ）において、基板２があり、この基板２はその周辺においてシール剤ＳＬを介して基板１に固定されている。

そして、前記基板２の液晶側の面にはブラックマトリックスＢＭが形成されている。このブラックマトリックスＢＭは、図４に示すように、正確には液晶表示領域ＡＲにおいて各画素の周辺を除く中央部に対向する部分に開口ＨＬが設けられたパターンをなすものであるが、図３（ａ）においては、簡略化のため該ブラックマトリックスＢＭの前記開口ＨＬが形成されていない幅Ｗの周辺部（以下、ブラックマトリックスＢＭの周辺部と称する場合がある）のみを示している。

また、図３（ｂ）は、図３（ａ）のｂ−ｂ線における断面を示している。図３（ｂ）において、基板１の基板２と対向する液晶ＬＣ側の面には各画素ＰＩＸが形成され、これら画素ＰＩＸは実際の表示に寄与する画素ＰＩＸ（Ｒ）といわゆるダミー用の画素ＰＩＸ（Ｄ）と称されるものからなっている。

このダミー用の画素ＰＩＸ（Ｄ）は、この実施例の場合、マトリックス状に配置された表示に寄与する各画素ＰＩＸ（Ｒ）の上段部にゲート信号線ＧＬと平行にたとえば１行からなる画素群として、および下段部にゲート信号線ＧＬと平行にたとえば１行からなる画素群として形成されている。

そして、これらダミー用の画素ＰＩＸ（Ｄ）は、前記ブラックマトリックスＢＭの周辺部の下方に位置づけられて配置され、このブラックマトリックスＢＭの周辺部には開口ＨＬが形成されていないため液晶表示装置の観察者からは目視できないようになっている。

このダミー用の画素ＰＩＸ（Ｄ）は、その構成は後に詳述するが、表示に寄与する画素ＰＩＸ（Ｒ）のもつ容量（寄生容量を含む）および液晶の配向に影響する表面起伏の形状等を同じ条件とする必要から、該画素ＰＩＸ（Ｒ）とほぼ同様の構成で形成することが好ましい。

図５は、表示に寄与する画素ＰＩＸ（Ｒ）の一実施例を示す平面図であり、たとえば２×３個の画素ＰＩＸ（Ｒ）を示している。また、図５のＶＩ（ｂ）−ＶＩ（ｂ）線における断面図を図６（ｂ）に示している。

まず、基板１の液晶側の面において、ゲート信号線ＧＬとコモン信号線ＣＬが形成されている。たとえば画素領域に対してゲート信号線ＧＬは図中上方に形成されコモン信号線ＣＬは下方に形成されている。これらゲート信号線ＧＬとコモン信号線ＣＬと後述するドレイン信号線ＤＬによって前記画素領域が隣接する他の画素領域と画されることになる。

ゲート信号線ＧＬとコモン信号線ＣＬの間の画素領域に共通電極ＣＴが形成され、この共通電極ＣＴは該コモン信号線ＣＬとそのまま重畳されて形成されることにより該コモン信号線ＣＬと電気的に接続されている。

共通電極ＣＴは画素領域の若干の周辺部を除く中央部に形成された平面状の電極からなるともに、たとえばＩＴＯ（Indium Tin Oxide）膜からなる透明電極として形成されている。

このように、ゲート信号線ＧＬ、コモン信号線ＣＬ、および共通電極ＣＴが形成された基板１の表面には、これらゲート信号線ＧＬ、コモン信号線ＣＬ、および共通電極ＣＴをも被って、第１絶縁膜ＩＮ１が形成されている。この第１絶縁膜ＩＮ１はたとえばシリコン窒化膜からなり後述の薄膜トランジスタＴＦＴの形成領域においてはゲート絶縁膜としての機能を有するようになる。

そして、第１絶縁膜ＩＮ１の上面であって前記ゲート信号線ＧＬの一部に重畳するようにして半導体層ＳＣが形成され、さらに、この半導体層ＳＣの上面に互いに離間されてドレイン電極ＤＴおよびソース電極ＳＴが形成されることにより、ゲート信号線ＧＬの前記一部をゲート電極とする逆スタガ構造のＭＩＳ型トランジスタ（薄膜トランジスタＴＦＴ）が形成されることになる。

ここで、たとえば、前記ドレイン電極ＤＴはドレイン信号線ＤＬと一体となって形成されるとともに、その際に同時にソース電極ＳＴが形成されるようになっている。ソース電極ＳＴは半導体層ＳＣの形成領域の外方にまで延在されて形成され、その延在部において後述の画素電極ＰＸと接続されるようになっている。

なお、薄膜トランジスタＴＦＴにおいて、そのドレイン電極ＤＴおよびソース電極ＳＴはバイアスのかけ方によって入れ替わる性質のものであるが、この明細書においては、ドレイン信号線ＤＬと接続される側をドレイン電極ＤＴ、画素電極ＰＸと接続される側をソース電極ＳＴと称する。

なお、前記ドレイン電極ＤＴ、ドレイン信号線ＤＬ、およびソース電極ＳＴは、前記半導体層ＳＣをも被って基板１の表面に形成された第２絶縁膜ＩＮ２の上面に形成され、前記ドレイン電極ＤＴおよびソース電極は該第２絶縁膜ＩＮ２に形成したスルーホールを介して前記半導体層ＳＣに電気的に接続されている。ここで、前記第２絶縁膜ＩＮ２は前記薄膜トランジスタＴＦＴへの液晶の直接の接触を回避させるための保護膜として機能するようになっている。

そして、前記第２絶縁膜ＩＮ２の上面であって前記基準電極ＣＴに重畳するようにして画素電極ＰＸが形成されている。この画素電極ＰＸは、一方向に延在する帯状の電極が該一方向に交叉する方向に並設され、該各電極のたとえば両端にて互いに接続されたパターンをなして形成され、たとえばＩＴＯ（Indium Tin Oxide）膜からなる透明電極として形成されている。

前記基準電極ＣＴと画素電極ＰＸとの間に電圧差が生じると、その電圧差に応じた電界が基板２の面とほぼ平行に発生し、この電界によって液晶の分子を挙動させるようになっている。

なお、図示していないが、前記画素電極ＰＸが形成された基板１の表面には配向膜が形成され、この配向膜は液晶と直接に接触され該液晶の初期配向方向を決定づけるようになっている。

また、図５に示す各画素に対向する基板２の液晶側の面に形成されるブラックマトリックスＢＭはゲート信号線ＧＬ、ドレイン信号線ＤＬ、および薄膜トランジスタＴＨＴ等を被って画素の中央部を露出させる開口が形成されており、この開口は図５において符号ＨＬで示している。

図１は、ダミー画素と称される画素ＰＩＸ（Ｄ）の一実施例を示す平面図であり、該画素ＰＩＸ（Ｄ）は前述の画素ＰＩＸ（Ｒ）とともに該画素ＰＩＸ（Ｒ）に隣接して描画されている。

すなわち、図１には、液晶表示領域ＡＲとブラックマトリックスＢＭの周辺部を画する点線部Ｘ−Ｘが示され、この点線部Ｘ−Ｘを境にしてブラックマトリックスＢＭの周辺部側にはダミー画素と称される画素ＰＩＸ（Ｄ）が形成され、液晶表示領域ＡＲ側には表示に寄与する画素ＰＩＸ（Ｒ）が形成されている。また、図１のＶＩ（ａ）−ＶＩ（ａ）線における断面図を図６（ａ）に示している。

前記画素ＰＩＸ（Ｄ）は、基板１の上面にて形成される配線層ＬＬ、コモン信号線ＣＬ、および後述するドレイン信号線ＤＬで囲まれる領域に形成されている。

前記配線層ＬＬは表示に寄与する画素ＰＩＸ（Ｒ）のゲート信号線ＧＬに対応するもので、相当する個所において該ゲート信号線ＧＬと同パターンで形成されている。該配線層ＬＬをゲート信号線ＧＬと称しないのは該配線層ＬＬにゲート信号ではなく基準電圧を印加するように構成されているからである。

また、前記コモン信号線ＣＬにあっては、表示に寄与する画素ＰＩＸ（Ｒ）のコモン信号線ＣＬと同様に基準電圧が印加されるようになっている。

前記配線層ＬＬ、コモン信号線ＣＬが形成された基板１の表面には、前記配線層ＬＬ、コモン信号線ＣＬをも被って、第１絶縁膜ＩＮ１が形成されている。この第１絶縁膜ＩＮ１は表示に寄与する画素ＰＩＸ（Ｒ）にて形成する前記第１絶縁膜ＩＮ１を当該画素ＰＩＸ（Ｄ）の領域まで延在させて形成したものとなっている。

そして、この画素ＰＩＸ（Ｄ）は表示に寄与する画素ＰＩＸ（Ｒ）にて形成されている薄膜トランジスタＴＦＴが形成されていない構成となっている。後述するように、該画素ＰＩＸ（Ｄ）はその液晶の駆動を行わない構成としていることから該薄膜トランジスタＴＦＴの形成を必要としなくなるからである。

また、この実施例の場合、画素ＰＩＸ（Ｄ）において、表示に寄与する画素ＰＩＸ（Ｒ）の薄膜トランジスタＴＦＴが形成されている個所と対応する位置が液晶表示領域ＡＲから比較的大きく離れており、該薄膜トランジスタＴＦＴを形成しないことによる画素表面における配向の乱れが該液晶表示領域ＡＲにまで至って影響することはないと考えられるからである。

前記第１絶縁膜ＩＮ１の上面には第２絶縁膜２が形成されている。この第２絶縁膜ＩＮ２は表示に寄与する画素ＰＩＸ（Ｒ）にて形成する前記第２絶縁膜ＩＮ２を当該画素ＰＩＸ（Ｄ）の領域まで延在させて形成したものとなっている。

そして、該第２絶縁膜ＩＮ２の上面には前記基準電極ＣＴと重畳するようにして電極ＰＸ’が形成されている。この電極ＰＸ’は、表示に寄与する画素ＰＩＸ（Ｒ）における画素電極ＰＸと同層および同パターンで構成されたものとなっている。この電極ＰＸ’は、該画素電極ＰＸのように映像信号が供給されることはなく、前記基準電圧が印加されるようになっている。

すなわち、該電極ＰＸ’は、前記配線層ＬＬを跨ぎ液晶表示領域ＡＲから遠ざかる方向に引き出されて形成される基準電圧供給信号線ＣＶＬと一体に形成され、該基準電圧供給信号線ＣＶＬを通して基準電圧が供給されるようになっている。

これにより、前記画素ＰＩＸ（Ｄ）は、それに備えられる電極ＰＸ’および基準電極ＣＴにそれぞれ基準電圧が印加されることから液晶を挙動させることはなく、光の透過および遮断が繰り替えされることはなくなる。

したがって、ブラックマトリックスＢＭの端片から光漏れが生じてしまうというようなことがなくなる。また、前記画素ＰＩＸ（Ｄ）は、その電位が常に安定となり、その近傍の液晶内の不純物を引き寄せてしまうという現象を回避でき、表示むらの発生を防止することができる。

また、液晶表示領域ＡＲの外側の周辺のうちドレイン信号線ＤＬと平行となる個所には、該ドレイン信号線ＤＬと平行に基準電圧供給信号線ＣＶＬが形成されている。

この基準電圧供給信号線ＣＶＬは、前記画素ＰＩＸ（Ｄ）の電極ＰＸ’から直接引き出される前記基準電圧供給信号線ＣＶＬとともに、線幅が大きく形成され、これら基準電圧供給信号線ＣＶＬによって、液晶表示領域ＡＲおよびダミー画素と称される画素ＰＩＸ（Ｄ）の形成領域の外方の全周辺を囲む比較的大きな領域が形成されるようになっている。これにより、ノイズの侵入を回避でき、液晶表示領域ＡＲにおける各画素ＰＩＸ（Ｒ）に安定した動作を行わせることができるようになる。

なお、図１では、液晶表示領域ＡＲに対し、その最上段側に配置されるダミー表示用の画素ＰＩＸ（Ｄ）の構成について示したものである。しかし、液晶表示領域ＡＲの最下段側にあってもダミー表示用の画素ＰＩＸ（Ｄ）が形成され、このダミー表示用の画素ＰＩＸ（Ｄ）も図１に示した構成と同様になっている。

上述した液晶表示装置は、表示に寄与する各画素ＰＩＸ（Ｒ）において、基準電極ＣＴと画素電極ＰＸの間に基板１と平行な電界を生じせしめ該電界によって液晶分子を挙動させようとする構成を対象としている。

このような液晶表示装置は、たとえば液晶を介して配置される各基板の各対向面に電極を配置しこれらの電極の間に電界を発生させる構成のものと比較した場合に、比較的弱い電界が用いられている。画素電極ＰＸを基準電極ＣＴに対して極めて近接した位置に配置させているのもそれらの電界が比較的弱いからである。

このことは、表示に寄与する画素に隣接してダミー用の画素が配置され、そのダミー用の画素において前記基準電極ＣＴおよび画素電極ＰＸに相当する各電極に前記基準電極ＣＴに印加する電圧と同電位とするようにしても、表示に寄与する画素において生じる前記電界がダミー用の画素側に引き込まれてしまうという不都合がないことを意味する。

したがって、ダミー用の画素に隣接される表示に寄与する画素において、前記ダミー用の画素を上述のような構成にしたとしても、それによって電界の分布に乱れを生じさせることはない。

また、上述した実施例では、ダミー用の画素は液晶表示領域の上段において一行、下段において一行だけ形成したものであるが、これに限らず、それぞれにおいて複数にわたる行数で形成してもよいことはもちろんである。

上述した各実施例はそれぞれ単独に、あるいは組み合わせて用いても良い。それぞれの実施例での効果を単独であるいは相乗して奏することができるからである。

本発明による液晶表示装置の一実施例を示す図で、ブラックマトリックスの周辺部の近傍に配置される各画素を示す平面図である。 本発明による液晶表示装置の一実施例を示す概略構成図である。 本発明による液晶表示装置の一実施例を示す図で、ブラックマトリックスの周辺における構成を示した図である。 本発明による液晶表示装置の一実施例に用いられるブラックマトリックスの平面図である。 本発明による液晶表示装置の一実施例を示す図で、液晶表示領域内に配置される各画素を示す平面図である。 図１のＶＩ（ａ）−ＶＩ（ａ）線における断面図、図５のＶＩ（ｂ）−ＶＩ（ｂ）線における断面図である。

符号の説明

１、２……基板、ＧＤ……ゲート信号駆動回路、ＤＤ……ドレイン信号駆動回路、ＧＬ……ゲート信号線、ＣＬ……コモン信号線、ＤＬ……ドレイン信号線、ＡＲ……液晶表示領域、ＳＬ……シール剤、ＴＦＴ……薄膜トランジスタ、ＰＸ……画素電極、ＣＴ……基準電極、ＢＭ……ブラックマトリックス、ＰＩＸ（Ｒ）……表示に寄与する画素、ＰＩＸ（Ｄ）……ダミー画素と称される画素、ＨＬ……開口（ブラックマトリックスの）、ＤＴ……ドレイン電極、ＳＴ……ソース電極、ＩＮ１……第１絶縁膜（ゲート絶縁膜）、ＩＮ２……第２絶縁膜。ＬＬ……配線層、ＣＶＬ……基準電圧供給信号線。

Claims (6)

1. 液晶を介して対向配置される各基板のうちの一方の基板の液晶側の面に、その液晶表示領域にマトリックス状に配置された表示用画素と、該液晶表示領域の外側の周辺にあって他方の基板に形成された遮光膜によって被われる非表示用画素を備え、
   前記表示用画素はそれに備えられる基準電極と画素電極の間に前記基板と平行に発生する電界によって液晶分子の挙動を行わしめ、
   前記非表示画素は前記表示用画素の基準電極と画素電極とそれぞれ同層および同パターンからなる各電極を備えるとともに、
   これら各電極には前記表示用電極の基準電極に印加される電圧が印加されることを特徴とする液晶表示装置。
2. 前記表示用画素はその行方向に配列される画素群の各画素に共通であって該画素群の選択駆動をするゲート信号線が備えられ、前記非表示用画素はその行方向に配列される各画素に共通に前記ゲート信号線と同層および同パターンからなる配線層を備えることを特徴とする請求項１に記載の液晶表示装置。
3. 前記配線層には前記表示用画素の基準電極に印加される電圧が印加されることを特徴とする請求項２に記載の液晶表示装置。
4. 前記表示用画素はその行方向に配列される各画素に共通であって各画素の基準電極に接続されるコモン信号線が備えられ、前記非表示用画素はその行方向に配列される各画素に共通に前記コモン信号線と同層および同パターンからなるコモン信号線を備えることを特徴とする請求項１に記載の液晶表示装置。
5. 前記表示用画素はゲート信号線からのゲート信号によって動作しこの動作によってドレイン信号線からの映像信号を画素電極に供給させる薄膜トランジスタを備え、前記非表示用画素は前記表示用画素に備える前記薄膜トランジスタを備えていないことを特徴とする請求項２に記載の液晶表示装置。
6. 非表示用画素の表示用画素と反対の側に表示用画素の画素電極と同層の配線層が形成され、この配線層は、ゲート信号線を跨いで非表示用画素における前記表示用画素の画素電極と同層および同パターンからなる電極と接続されているとともに、前記表示用画素の基準電極に印加される電圧が印加されることを特徴とする請求項５に記載の液晶表示装置。
   

Images