JP2007511747A - プレーナ熱アレイ - Google Patents

Abstract

センサに関連する電子回路を含む、赤外線検出ピクセルのための単層を有する熱センサ構造。電子回路は小さい範囲に置かれ、そのため、ピクセル用電子回路が無い層と比べても、ピクセルが配置される範囲に対しての電子回路の影響は少ない。その層は、シリコンに対してのアクセス・ビアがあるため、基板に対しての付着が構造的に制限され、それにより基板に対して熱的に隔離される。更に、これは、単層の下の基板からシリコンが除去されて形成されたピットにより隔離される。熱センサは、多数のピクセルを含むアレイを有することができ、ピクセルおよび電子回路のための単層を有する。

Description

本発明は赤外線感応型検出器に関し、特に、これらの検出器のアレイに関する。

敏感で小型の赤外線（ＩＲ）センサまたは熱検出器は、サーモパイルまたはボロメータの原理で動作することができる。熱検出器は、温度変化に敏感なエレメントであり、このエレメントの温度変化の測定に使用できる電気出力を生成できるものであり得る。熱エレメントの１つのタイプのものは焦電検出器であり、これは、温度変化に応答して電圧および／または電流を生成する。このようなセンサは小さい電気信号を提供するものであり、この電気信号は、センサへ入射する赤外線放射の相対的な強度により変化する。このタイプのセンサは、このセンサの焦点が合わされている対象物の温度または温度変化を測定するために用いることができる。ボロメータのような別のタイプの熱検出器は、その受動的電気特性として、エレメントに温度変化があったときに電気抵抗が変化することが含まれる、熱検出器である。これらのタイプのセンサのうちの最も高感度なものは、赤外線を放射する対象物における摂氏１度の数千分の１の温度差を検出することができる。

これらの赤外線センサの感度の大部分を実現できるように、効果的なレイアウト、パッケージング、および制作が実行される。一般のフォトリソグラフィ・プロセスを用いると、そのようなセンサは、インサイチューでマトリックスまたはアレイに製造され、各センサは、集積マイクロ回路に組み込まれたアレイのピクセルの１つを形成する。一般に、集積マイクロ回路は、所望される回路へ接続される種々の電気コンポーネントを有する。そのようなマイクロ回路は非常に小さく作られる。そのようなデバイスを、寸法が小さい赤外線感応型ソリッド・ステート・イメージング・デバイスとして作るためには、集積マイクロ回路内の多くの熱検出器を組み合わせることに利点がある。しかしながら、集積マイクロ回路内の熱検出器エレメントを組み合わせる場合、検出器エレメントと、それらのエレメントに関連する電子回路、例えば、それらのエレメントの感度を実現するためにはそれらのエレメントに近接して配置する必要のある読出回路などのような電子回路とをインターフェースすることに起因する問題が発生する。そのような問題の１つは、低レベルの熱放射の検出を可能とするために、熱検出器エレメントは容易に加熱または冷却されるようにする必要がある、ということが原因で発生する。従って、最適の性能を得るために、熱検出器は、それらの周囲環境から熱的に分離される。これは、検出器を、直接に、関連の電子回路が付随するマイクロ回路上へ単純にデポジットすることまたは取付ることを除外する。なぜなら、半導体材料は、一般に、良好な熱導体であるからである。電子回路と熱的に接続されることにより、熱検出器は、熱的に負荷がかかるか又はより多くの熱慣性を持つことになり、それにより、感度および速度に関する性能に悪影響を及ぼす。

この問題の解決法の一例は、半導体基板の一方の表面に多数の検出器を有する熱検出デバイスを形成することである。基板の他方の表面は、２つの表面を接続する１以上の開口を有する。電気コンポーネントは、基板の他方の表面に形成され、１以上の開口を介して検出デバイスを支援する電子回路を提供する。電気絶縁材料の層は、層の面に沿って伝わる熱に対する熱抵抗を有するものであり、この層は少なくとも１つの表面に備えられる。２レベル（２層）熱センサの一例は、ロバート・Ｅ・ヒガシその他による「熱センサ（Thermal Sensor）」と題された１９９９年３月９日に再発行された米国特許番号第Ｒｅ．３６１３６号に開示されており、その開示内容をここに参照として援用する。２層熱センサの別の例は、ロバート・Ｅ・ヒガシによる「熱センサおよび熱センサを作る方法（Thermal Sensor and Method of Making Same）」と題された２０００年１１月７日に発行された米国特許番号第６１４４２８５号に開示されており、その開示内容をここに参照として援用する。

多くの物体が種々の量の赤外線放射を発し、その波長は、放射率、ビューア（viewer）に対する表面の角度、および個々の物体の温度に起因して異なる。この放射が赤外線センサ・エレメントのアレイへ入射するときの、この放射における変動は、それに対応する差を、アレイのセンサ・エレメントから出力される電気信号において生じさせる。センサ・エレメントからの個々の出力信号はシーケンシャルにスキャンされて、赤外線の放射源である物体を示す視野のイメージを集合的にエンコードするコンポジット信号が形成される。結果として得られるイメージ（画像）は、リアルタイムで呈示され、視野における物体の空間的関係を表す可視イメージをディスプレイに形成するために用いられる。電子回路は、個々のセンサ・エレメントからの信号を走査および増幅して、スクリーン上に視野を生成するために用いられ得る信号を提供する。

赤外線センサ・デバイスの他の例は、信号電圧出力を提供するために熱電気機構に依存するものであり、種々のタイプの伝導材料の薄層、およびフォトリソグラフィ技術を用いてシリコン・センサ基板上に適切なパターンにデポジットされる絶縁材料を有する。熱電接点は、デポジット処理の間に導体を重ねることにより形成できる。そのようなセンサは、マイクロブリッジ・センサと呼ばれる。これらのマイクロブリッジ・センサの接合には２つの種類があり、それらは、センサ接点と基準接点とである。基準接点は、基板と熱的に近接して接触している。各センサ接点は、センサ基板に形成されたピットまたは窪みにかぶさる小さい分離した範囲内にあることがてき、また、センサ接点のフットプリントに適合する範囲でありうる。断面図を見ると、これらのセンサは、谷にかけられた橋のように見えるので、マイクロブリッジと呼ばれる。ピットは、関連するセンサ接点に関して、基板からの熱を隔離する手段を提供する。即ち、センサ接点および基準接点の双方へ入射する変化する赤外線放射は、センサ接点の温度を基準接点の温度よりも迅速に変化させ、その結果として、これらの接点間に、信号を生成する温度差が生じる。フォトリソグラフィ技術は、個々のセンサがアレイに構成されることを可能にし、視野における赤外線放射のイメージングを可能にする。接点を形成するエレメントからのリードは、センサ基板の下の他方の層に形成された電子回路へ導かれる。

マイクロブリッジ・センサは、最大の感度を得るために、低圧ガス雰囲気内または真空内に維持して、センサ接点と基板との間の熱伝導が低下されるようにできるが、そのためには筐体のハーメチックシールが必要であり、それにより費用が増加し且つ信頼性が低下する。また、感度は少し下がるが、大気圧または大気圧に近い圧力で空気または他の気体を内包する、密封の度合いが少し低い筐体を用いることも可能である。マイクロブリッジ・センサ・エレメントは、センサ接点と基準接点との間の摂氏数百分の一度や数千分の一度の温度差で、使用可能な信号を生成するように設計される。これらのセンサの１つの応用は、例えば使用されている部屋の室内で起こり得る状況のような、比較的低コントラストの風景または視野のイメージを形成するアレイにある。そのような視野において、熱を生成しない無生命の物体の殆どは、ほぼ同じ温度である。それらの物体を赤外線イメージングにより区別するには、高感度のセンサが必要である。

上述のように、２次元アレイの赤外線センサ・エレメントは、基板の２つの表面を用いて、または２層構造を用いて従来の様式で作ることができ、この２層構造では、赤外線吸収エレメントまたはセンサ・エレメントは、例えばモノリシック読出回路などのような関連する電子回路及び／又は支援する電子回路の層とは異なる層に配される。赤外線検出システムを、多層構造や多表面構造を用いて作る場合には、製造プロセスの費用が増大する。

本発明は、高性能の赤外線センサ・システムを製造するための、上述のような形態の手法よりも、生産性が高く、大幅に費用を削減し、より簡素であり、ステップ数の少ない１レベル（単層）の手法を提供する。

本発明は、２次元マイクロボロメータ・アレイ・システムとすることができ、このシステムにおいて、赤外線吸収構造およびモノリシック読み出し回路が共通の層（レベル）および表面に配され、それにより、多層や多表面のシステムと比較して製造プロセスの費用が低減される。このシステムでは、１以上の低面積の電界効果トランジスタ（ＦＥＴ）がシリコン・ウェハに作られ、それにより、シリコンの領域の多くの部分が回路のない状態で残されて、赤外線センサ・エレメントのための場所を、多層または多表面のセンサ・システムよりも良好なフィル・ファクタを有しつつ、提供する。マルチプレキシング回路は、アレイの周辺に配置することができるが、それらは低面積である必要はない。熱に対して高感度な材料の層は表面にデポジットずことができ、それは、例えば、アルファ・シリコン、ポリシリコン、酸化バナジウム、ポリマ、ピロ電気、強誘電体である。必要に応じて、構造に強度を与えるために、支持用の誘電層を付加することができる。エレメントに赤外線吸収特性を提供するために、金属をデポジットすることができる。また、金属のデポジットは、モノリシック電子回路のための電気的接点を提供することができる。次に、エッチング・プロセスを用いて、モノリシック電子回路がないエリアの下にあるシリコンを除去し、平面（プレーナ）の熱的に隔離されたブリッジを残す。適切なパターン処理、デポジット処理、およびエッチング処理により、それらのブリッジに赤外線センサ・エレメントが配される。

図１において、構造１０の断面図は、シリコン（１００）基板１１上に作られるピクセルのための読み出し電子回路１２を示す。電子回路１２は、基板１１上で取る場所が比較的小さい小面積の電界効果トランジスタ（ＦＥＴ）３１を含むことができ、それにより、ピクセルのフィル・ファクタが、読み出し電子回路がピクセルと同じ層に無い場合とほぼ同じになる。部材３１は、ＦＥＴのドレインおよびソースを表す。ドレインおよびソースの部分３１の間の部分３５は、ＦＥＴのドレインである。電子回路１２は、相補型金属酸化膜半導体（ＣＭＯＳ）回路の形でシリコン基板１１上にプロセスを経て作られる。その代わりに、電子回路１２はバイポーラ・トランジスタ回路を含むこともできる。電子回路１２は、他の小エリア技術を用いることもできる。図２は、材料の識別をし易くするために図１および他の断面図で用いられ得るグラフィック記号の表である。図３は構造１０の正面（上面）図であり、基板上の位置読み出し電子回路１２を更に示す。図１および図３は、ピクセルに対する電子回路の小ささを完全に強調したものではない。電子回路１２のサイズは誇張されており、図では電子回路１２の詳細の幾つかの部分は識別できない場合がある。この単層熱ピクセル１８のフィル・ファクタ（即ち、ピクセルの感受エリアと、構造１０の合計エリアとの比）は、７０パーセントより大きい。電子回路１２のエリアは配置構成に依存するものであり、構造１０の１つの次元の一部および他の次元の全部分を含み得る。２層熱ピクセルはこれよりも良いフィル・ファクタを有さない。なぜなら、電子回路からピクセル感応エリアへの接続のために必要なエリアが、別の層を形成するからである。正面（上面）図３、５、８、１０および１６は、必ずしも一定の尺度で描かれているわけではない。

図４に示すように、不活性化層１３、２８、２９の一部は切られて、層１５の上部のところまて、ピクセル領域１４から取り除かれる。層１３、２８、２９の材料は、様々な方法で適用され得るＳｉＯ_２などのような材料である。他の材料も層１３、２８、２９に適切であり得る。

層１５はエピタキシャル・シリコンまたはそれと同様の材料であり得る。図５は領域１４を示す。領域１４は、制作のこの段階では露出される材料１５を有する。図６に示すように、底部ブリッジ誘電体１６は、領域１４に材料１５を含む構造１０の上部にデポジットされる。誘電体１６はＳｉ_３Ｎ_４であり得る。他の材料を誘電体１６に用いることもできる。図７に示すように、パターンを用いて、ＶＯｘ（酸化バナジウム）材料１７をピクセル領域１４の中間部にデポジットしてピクセル・エリア１８を形成することができ、このエリア１８では材料２１の層が材料１７の上に配される。温度変化と相対して抵抗が変化する他の材料を、ＶＯｘの代わりに用いることもできる。不活性化層１９が構造１０の上にデポジットされ、ピクセル・エリア１８の材料２１と、ピクセル領域１４を含む構造１０の残りの部分の材料１６とを覆う。層１９は、Ｓｉ_３Ｎ_４や他の適切な材料とすることができる。材料２１は層１７の上にデポジットされる。図８は、ピクセル領域１４に配されたピクセル１８を示す。図９に示すように、接触ビア２２は、不活性化層１９、２１からＶＯｘ層１７まで切り取られて形成される。図１０の正面図は、ピクセル・エリア１８におけるビア２２の位置を示す。代替例として、ビア２２は、電子回路１２に対して別の方向に切り取って形成することもできる。

図１１に示すように、少なくとも１つの接触ビア２３は、不活性化層１６、１９からＣＭＯＳ電子回路１２のメタライゼーション２４の上部まで切り取られて形成される。メタライゼーション２４はアルミニウムや他の適切な材料とすることができる。接触金属２５は、メタライゼーション２４上および構造１０の残りの部分上にデポジットされる。金属２５はＮｉＣｒや他の同様の金属とすることができる。金属２５をデポジットする前に、構造１０にパターンを適用して、電気的導体を必要とし得る電子回路１２以外の部分ができるようにする。また、パターンは、ピクセル・エリア１８の材料１９が直接的接触金属２５で覆われないようにする。図１２に例示すように、この接触部分は、ビア２２を通じてＶＯｘ層１７に対して、およびビア２３を通じてメタライゼーション２４上部に対して、作られる。図１３に示すように、不活性化層２６は構造１０の上部にデポジットされる。層２６はＳｉ_３Ｎ_４や他の同様の材料とすることができる。

図１４に示すように、ピクセル領域１４の構造は、ビア２７を介してシリコン基板１１へアクセスするために、パターン処理およびエッチング処理される。シリコン基板１１から材料を除去するために、ビア２７を通じてＫＯＨエッチングが行われ得る。このように材料を基板１１から除去することにより、図１５に示すように、ピクセル１８の下にピット２１が形成され、それによりピクセル１８を基板１１から離す。ピット２１は、ピクセル１８を基板１１から熱的に隔離する。ピット２１は、ピラミッドを逆向きにしたような形であり、側面３２および角縁部３３を有する。図１６において、ビア２７は、基板１１に対してのピクセル１８の熱的隔離を示す。ピラミッド形状ピット２１の縁部３３は点線で表され、図１６では、縁部は、構造１０の材料により視界から隠されている。しかしながら、縁部３３は、ビア２７にある材料などにより視界から遮られない場合には、実線で表されることができる。

チップ上にアレイ３４を形成する多数のセンサ構造１０が存在し得る。ピクセルを支援する電子回路が各ピクセルの近くに配置され、ピクセルの感度を維持する。ピクセルのこの構成は、図１７におけるアレイとして示すことができる。代替例として、アレイ内のピクセルの電子回路を、チップ上の本質的に１つの位置に配置することもできる。

本発明を、少なくとも１つの例示的実施形態に関連して説明したが、当業者には、この明細書を読むことにより、多くの変形および変更が明確なものとなる。従って、特許請求の範囲は、従来技術に鑑みて、全てのそのような変形および変更を含むように、可能な限り広く解釈されるものと意図されている。

図１は、複数の層を持ち、一つの縁部に赤外線感応型検出器および電子回路部分が作成される基板の断面図である。 図２は、幾つかの図面で用いられるグラフィック記号である。 図３は、図１の基板の正面図である。 図４は、エッチングされたピクセル領域を示す。 図５は、図４の構造の正面図である。 図６は、熱センサ構造上のピクセル領域にデポジットされた底部ブリッジ誘電体を示す。 図７は、底部ブリッジ誘電体上でのピクセル・エリアの制作を示す。 図８は、ピクセル領域におけるピクセル・エリアの位置を示す正面図である。 図９は、ピクセル・エリアに対する接触ビアを示す。 図１０は、接続ビアの正面図を示す。 図１１は、センサの電子回路に対する接触ビアを示す。 図１２は、ビアを通じてのピクセル・エリアおよび電子回路への電気的接触のために構造に加えられるパターニングされたメタライゼーション層を示す。 図１３は、不活性化層が加えられたセンサ構造を示す。 図１４は、センサ構造の上部から、基板上に直接に形成されたエピタキシャル・シリコン層への、エッチングされたビアを示す。 図１５は、基板内へのビア、および熱的隔離のためにピクセル・エリアの下にピットを形成するための基板の一部分の除去を示す。 図１６は、構造上部から基板へのアクセスを提供するビア、およびピクセル・エリアの改善された熱的隔離のための設計を示す正面図である。 図１７は、センサ構造のアレイを示す。

Claims (29)

1. 基板と、
   前記基板の単層に配置されたピクセルと、
   前記単層に配置された電子回路と
   を備えるセンサ。
2. 請求項１に記載のセンサであって、前記ピクセルは６９パーセントより大きいフィル・ファクタを有する、センサ。
3. 請求項２に記載のセンサであって、前記ピクセルは赤外線検出器である、センサ。
4. 請求項３に記載のセンサであって、前記基板は、前記ピクセルに近接したピットを有する、センサ。
5. 請求項４に記載のセンサであって、前記ピクセルは、前記ピクセルをサポートする前記単層において少なくとも１つのビアを有する、センサ。
6. 請求項５に記載のセンサであって、前記電子回路はＦＥＴ回路を含む、センサ。
7. 請求項５に記載のセンサであって、前記電子回路はバイポーラ・トランジスタ回路を含む、センサ。
8. 請求項６に記載のセンサであって、前記電子回路は少なくとも１つの小面積のＦＥＴを含む、センサ。
9. 請求項８に記載のセンサであって、前記電子回路はＣＭＯＳ回路である、センサ。
10. 請求項９に記載のセンサであって、前記ピクセルはマイクロボロメータである、センサ。
11. 基板と、
    前記基板に配置されるピクセルのアレイと
    を備える熱センサであって、
    各ピクセルが単層に配置され、
    電子回路が各ピクセルと関連付けられ、
    各電子回路が前記ピクセルと共に前記単層に配置される、
    熱センサ。
12. 請求項１１に記載のセンサであって、各ピクセルは赤外線検出器である、センサ。
13. 請求項１２に記載のセンサであって、各ピクセルは前記基板のピット上に懸架される、センサ。
14. 請求項１３に記載のセンサであって、各電子回路はＣＭＯＳ ＦＥＴ回路である、センサ。
15. 請求項１４に記載のセンサであって、各ピクセルはマイクロボロメータである、センサ。
16. 赤外線を感知する手段と、
    前記赤外線を感知する手段により感知された赤外線に関連する信号を電子的に処理する手段と、
    前記赤外線を感知する手段と前記信号を電子的に処理する手段とを単層において支持する手段と
    を備える感知手段。
17. 請求項１６に記載の手段であって、前記単層において支持する手段は、前記赤外線を感知する手段を、熱を隔離する開口の上で支持する、手段。
18. 請求項１７に記載の手段であって、前記信号を電子的に処理する手段は、前記赤外線を感知する手段のエリアの小部分であるエリアを有する、手段。
19. 請求項１８に記載の手段であって、前記赤外線を感知する手段はピクセルのアレイである、手段。
20. 請求項１９に記載の手段であって、
    前記ピクセルのアレイの各ピクセルは、ＶＯｘを含むマイクロボロメータ・ピクセルであり、
    前記信号を電子的に処理する手段は、小面積のトランジスタ回路である、
    手段。
21. 請求項２０に記載の手段であって、前記小面積のトランジスタ回路は、ＣＭＯＳ ＦＥＴ回路である、手段。
22. 請求項２１に記載の手段であって、
    前記単層において支持する手段は、プレーナ層基板であり、
    前記熱を隔離する開口は、前記ピクセルのアレイの各ピクセル下にある前記基板のピットである、
    手段。
23. 基板と、
    前記基板の表面と関連する第１面に配置されたピクセルと、
    前記第１面に配置された電子回路と
    を備えるセンサ。
24. 基板と、
    前記基板に配置されるピクセルのアレイと
    を備える熱センサであって、
    各ピクセルが第１面に配置され、
    電子回路が各ピクセルと関連付けられ、
    各電子回路が、前記ピクセルに近接する前記第１面に配置される、
    熱センサ。
25. 基板と、
    前記基板に配置されるピクセルのアレイと
    を備える熱センサであって、
    電子回路が各ピクセルと関連付けられ、
    各電子回路が、前記ピクセルに対して横に近接して配置される、
    熱センサ。
26. 基板と、
    前記基板に配置されるピクセルのアレイと
    前記ピクセルのアレイに対して横に近接して前記基板に配置される電子回路と、
    を備える熱センサ。
27. 赤外線を感知する手段と、
    前記赤外線を感知する手段により感知された赤外線に関連する信号を電子的に処理する手段と、
    前記赤外線を感知する手段と前記信号を電子的に処理する手段とを１つの表面上で支持する手段と
    を備える感知手段。
28. 赤外線を感知する手段と、
    前記赤外線を感知する手段により感知された赤外線に関連する信号を電子的に処理する手段と、
    前記赤外線を感知する手段と前記信号を電子的に処理する手段とを横に互いに近接させて支持する手段と
    を備える感知手段。
29. 赤外線を感知する手段と、
    前記赤外線を感知する手段により感知された赤外線に関連する信号を電子的に処理する手段と、
    前記赤外線を感知する手段と前記信号を電子的に処理する手段とを１つの面で支持する手段と
    を備える感知手段。
    
    

Images