Nothing Special   »   [go: up one dir, main page]

JP2007227874A - 薄膜キャパシタ及びその製造方法 - Google Patents

薄膜キャパシタ及びその製造方法 Download PDF

Info

Publication number
JP2007227874A
JP2007227874A JP2006263244A JP2006263244A JP2007227874A JP 2007227874 A JP2007227874 A JP 2007227874A JP 2006263244 A JP2006263244 A JP 2006263244A JP 2006263244 A JP2006263244 A JP 2006263244A JP 2007227874 A JP2007227874 A JP 2007227874A
Authority
JP
Japan
Prior art keywords
film
opening
thin film
film capacitor
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006263244A
Other languages
English (en)
Inventor
Kenji Shioga
健司 塩賀
Masatoshi Ishii
雅俊 石井
Kazuaki Kurihara
和明 栗原
Teru Nakanishi
輝 中西
Masataka Mizukoshi
正孝 水越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006263244A priority Critical patent/JP2007227874A/ja
Priority to US11/698,946 priority patent/US7778009B2/en
Publication of JP2007227874A publication Critical patent/JP2007227874A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0501Shape
    • H01L2224/05016Shape in side view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0502Disposition
    • H01L2224/05026Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05075Plural internal layers
    • H01L2224/0508Plural internal layers being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05556Shape in side view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05571Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】薄膜キャパシタ要素にかかる応力を緩和して膜剥離を抑制することができる薄膜キャパシタ及びその製造方法を提供する。
【解決手段】基板1の上方に、2個の導電膜3及び5並びにこれらの間に挟まれた誘電体膜4を備えた薄膜キャパシタ要素2が設けられている。薄膜キャパシタ要素2を覆うと共に、導電膜3及び5の少なくとも一部を露出する第2の開口部9が形成された無機保護膜6が設けられている。無機保護膜6の上から薄膜キャパシタ要素2を覆うと共に、第2の開口部9よりも大きく第2の開口部9を露出する第1の開口部8が形成された有機保護膜7が設けられている。そして、第1の開口部8及び第2の開口部9を介して導電膜3(及び5)に接続されたバンプ10が設けられている。
【選択図】図1

Description

本発明は、デカップリングキャパシタに好適な薄膜キャパシタ及びその製造方法に関する。
従来、回路配線基板においては、電源電圧変動及び基板内の高周波ノイズによる半導体集積回路素子の誤動作を防止するための対策として、積層チップ構造のデカップリングキャパシタが半導体集積回路素子の近傍に実装されている。つまり、コンピュータ等の電子機器にデカップリングキャパシタが使用されている。
また、近年の半導体集積回路素子の高速化及び低消費電力化に伴い、デカップリングキャパシタの静電容量及び高周波追随性等の性能向上が要請されている。そして、このような要請に応えるキャパシタとして、薄膜の微細加工技術を利用した薄膜キャパシタが開発されている。薄膜キャパシタは、一般的に、基板上に形成された2つの電極薄膜と、これらの間に形成された誘電体薄膜とから構成されている。
このような薄膜キャパシタでは、微細加工によって電極間のピッチを狭めることが可能であるため、高周波帯域におけるインダクタンスが低い構造を得ることができる。
また、回路配線基板上の半導体集積回路素子の近傍に薄膜キャパシタを高い信頼性で、且つ、低コストで実装するための技術として、半田バンプを用いたフリップチップ接続が行われている(特許文献1及び2)。
ここで、図11を参照しながら、従来の薄膜キャパシタについて説明する。図11は、従来の薄膜キャパシタの構造を示す断面図である。但し、図11には、下部電極用の半田バンプの近傍のみを示す。
従来の薄膜キャパシタでは、シリコン基板51上にSiO2膜52が形成され、その上に、密着層としてTiO2膜53が形成されている。更に、TiO2膜53上に、Pt下部電極54、BST誘電体膜55及びAu上部電極56が順次積層されている。Pt下部電極54、BST誘電体膜55及びAu上部電極56から薄膜キャパシタ要素が構成されている。なお、BST誘電体膜55及びAu上部電極56には、Pt下部電極54を露出する開口部が形成されている。
更に、全面に、Al23保護膜57及び感光性を有するポリイミド保護膜58が順次積層されている。Al23保護膜57により、有機保護膜であるポリイミド保護膜58からの薄膜キャパシタ要素への水分等の進入が防止される。なお、Al23保護膜57及びポリイミド保護膜58には、BST誘電体膜55及びAu上部電極56の開口部の中央からPt下部電極54を露出する開口部59が形成されている。
開口部59内に、下地導電体としてのTi膜60と、めっきシード層及び耐半田バリア層として機能するCu膜61とが形成されている。また、Cu膜61の上に、開口部59を埋めるNiめっき膜62が半田バリア層として形成されている。そして、Niめっき膜62の上に、Sn−Agからなる半田バンプ63が形成されている。半田バンプ63の形成に当たっては、Sn−Agからなる半田めっき膜が形成された後に、この半田めっき膜のウェットバック(ボール化)が行われる。
特開2004−079801号公報 特開2001−338836号公報
薄膜キャパシタを構成する各膜の膜さは100nm程度であり、半田めっき膜の厚さは70μm〜100μm程度である。このため、半田めっき膜のウェットバック(めっき膜のボール化)及び回路配線基板への実装の際に、薄膜キャパシタを構成する各膜に作用する応力が大きく、薄膜キャパシタ内で膜の剥離が発生することがある。
そこで、本発明は、薄膜キャパシタ要素にかかる応力を緩和して膜剥離を抑制することができる薄膜キャパシタ及びその製造方法を提供することを目的とする。
ここで、本願発明者らが行った応力シミュレーションの結果について説明する。このシミュレーションでは、TiO2膜53の厚さを20nm、Pt下部電極54の厚さを100nm、BST誘電体膜55の厚さを100nm、Au上部電極56の厚さを100nm、Al23保護膜57の厚さを100nm、ポリイミド保護膜58の厚さを5μm、Ti膜60の厚さを300nm、Cu膜61の厚さを250nm、Niめっき膜62の厚さを4μmとした。また、開口部59の直径を80μm又は40μm、半田バンプ63の直径を100μm、Niめっき膜62の上面から高さを100μmとした。そして、220℃をストレスリリースポイント(ストレスフリー)としたときの室温での残留応力を、図11中の3点(点a´、点b´及び点c´)について計算した。この結果を表1に示す。
Figure 2007227874
表1に示すように、開口部59の縁(エッジ)の上端におけるポリイミド保護膜58とTi膜60との境界に位置する点c´では、開口部59の直径に拘わらず、残留応力はほとんど変化しなかった。一方、開口部59の縁におけるポリイミド保護膜58とAl23保護膜57との境界に位置する点b´、及び開口部59の縁の下方におけるTiO2膜53とSiO252膜との境界に位置する点a´では、開口部59の直径が小さくなると応力が小さくなった。なお、点b´は、開口部59の縁におけるTi膜60とAl23保護膜57との境界に位置する点でもあり、ここで膜剥離が最も生じやすいと考えられる。
この結果から、薄膜キャパシタを構成する膜に作用する応力に伴う膜剥離を防止するためには、開口部59の直径を小さくすればよいと考えられる。しかし、現実には、開口部59の直径を小さくすることは容易ではない。この理由について、図12を参照しながら説明する。図12は、実際の薄膜キャパシタの電極及び半田バンプ近傍の断面を写した顕微鏡写真を模写した図である。
図11では、開口部59の縁がシリコン基板51の表面に垂直なものとしているが、実際には、図12に示すように、開口部59の縁は傾斜しており、ポリイミド保護膜58にテーパ部64が形成されている。つまり、シリコン基板51に近づくほど、開口部59の直径は小さくなっている。そして、このような構造が存在するため、Sn−Agからなる半田バンプ63からの応力がポリイミド保護膜58のテーパ部64により受け止められていると考えられる。
このように、薄膜キャパシタにおいては、ポリイミド保護膜58に半田バンプ63からの応力を受け止めるバッファとしての役割があるため、ポリイミド保護膜58の厚さは、通常3μm〜6μmと厚くされている。
従って、厚いポリイミド保護膜58にテーパ部64を設ける必要があるため、開口部59の直径を十分に小さくすることができない。また、そもそも、感光性ポリイミドの加工精度(解像性)には、その特性上の限界があるため、開口部59の直径の縮小にも限界がある。
本願発明者は、このような課題を解決すべく鋭意検討を重ねた結果、以下に示す発明の諸態様に想到した。
本発明に係る薄膜キャパシタには、2個の導電膜及びこれらの間に挟まれた誘電体膜を備えた薄膜キャパシタ要素と、前記薄膜キャパシタ要素を覆うと共に、前記導電膜の少なくとも一部を露出する第2の開口部が形成された無機保護膜と、前記無機保護膜の上から前記薄膜キャパシタ要素を覆うと共に、前記第2の開口部を露出し前記第2の開口部よりも大きい第1の開口部が形成された有機保護膜と、が設けられている。そして、前記第1及び第2の開口部を介して前記導電膜にバンプが接続されている。
本発明に係る薄膜キャパシタの製造方法においては、基板の上方に、2個の導電膜及びこれらの間に挟まれた誘電体膜を備えた薄膜キャパシタ要素を形成し、その後、前記薄膜キャパシタ要素を覆う無機保護膜を形成する。次に、前記無機保護膜の上から前記薄膜キャパシタ要素を覆う有機保護膜を形成する。次いで、前記有機保護膜に第1の開口部を形成する。続いて、前記無機保護膜の前記第1の開口部から露出している部分に、前記導電膜の少なくとも一部を露出し前記第1の開口部よりも小さい第2の開口部を形成する。そして、前記第1及び第2の開口部を介して前記導電膜に接続されるバンプを形成する。
本発明に係る薄膜キャパシタを図示すると、例えば図1のようになる。図1は、本発明の原理的構成を示す図である。ここで、図1を参照しながら、本発明における課題を解決するための手段について説明する。
図1に示すように、基板1の上方に、2個の導電膜3及び5並びにこれらの間に挟まれた誘電体膜4を備えた薄膜キャパシタ要素2が設けられている。薄膜キャパシタ要素2を覆うと共に、導電膜3及び5の少なくとも一部を露出する第2の開口部9が形成された無機保護膜6が設けられている。図1には、図11と同様に、下部電極用の半田バンプの近傍のみを示しているため、図1には、導電膜3の一部を露出する第2の開口部9のみを図示している。無機保護膜6の上から薄膜キャパシタ要素2を覆うと共に、第2の開口部9よりも大きく第2の開口部9を露出する第1の開口部8が形成された有機保護膜7が設けられている。そして、第1の開口部8及び第2の開口部9を介して導電膜3(及び5)に接続されたバンプ10が設けられている。図1には、下部電極用の半田バンプの近傍のみを示しているため、図1には、導電膜3に接続されたバンプ10のみを図示しているが、上部電極側では、第1の開口部8及び第2の開口部9を介して導電膜5に接続されたバンプが設けられている。
このような構成を採用することにより、膜剥離が最も生じやすい第2の開口部9の縁(点d)における応力を他の部分にかかる応力より小さくすることができる。従って、膜剥離を抑制することができる。ここで、点dは、第2の開口部9の縁におけるバンプ10と無機保護膜6との境界に位置する点である。また、図1中の点a、点b及び点cは、夫々図11中の点a´、点b´及び点c´に相当する。
なお、無機保護膜6に対する微細加工は、有機保護膜7に比べて容易である。また、無機保護膜6には応力を受け止める機能は要求されず、有機保護膜7がその機能を果たすため、無機保護膜6を極めて薄くしても応力に関する不具合は生じない。
なお、図1に示す構造に対して本願発明者らがシミュレーションを行ったところ、第2の開口部9の直径を、第1の開口部8の直径の1/8以下とすることが望ましく、それによって、膜剥離を効果的に抑制することができることが分かった。
ここで、図1に示す構造に対して行った上述の応力シミュレーションの結果について説明する。このシミュレーションでは、導電膜3の厚さを100nm、誘電体膜4の厚さを100nm、導電膜5の厚さを100nm、無機保護膜6の厚さを100nm、有機保護膜7の厚さを5μmとした。また、基板1と導電膜3との間に、厚さが20nmのTiO2膜が存在することとした。更に、バンプが、厚さが300nmのTi膜、厚さが250nmのCu膜及び厚さが4μmのNiめっき膜の積層体上に、直径が100μmの半田バンプが形成されて構成されているとした。また、半田バンプのNiめっき膜の上面から高さを100μmとした。更に、第1の開口部8の直径を80μmとし、第2の開口部9の直径を10μmとした。そして、220℃をストレスリリースポイント(ストレスフリー)としたときの室温での残留応力を、図1中の4点(点a、点b、点c及び点d)について計算した。この結果を表2に示す。
Figure 2007227874
表2に示すように、点b及び点cにおける応力には、図11に示す点b´及び点c´における直径が80μmの場合の応力と比較して大きな変化がないが、点aにおける応力は点a´における応力よりも著しく低下している。また、点dが点b´に相当しているものとすると、点dにおける応力は点b´における応力よりも著しく低下している。従って、第2の開口部9の直径を第1の開口部8の直径の1/8とすることにより、十分に応力を緩和することができるといえる。そして、第2の開口部9を小さくするほど、応力を緩和できると考えられるため、第2の開口部9の直径は第1の開口部8の直径の1/8以下とすることが好ましい。なお、第2の開口部9の直径が小さくても、バンプ10の最下層の金属膜とその上のバンプ本体との接触面積を大きく確保することは可能である。
本発明によれば、感光性樹脂等からなる有機保護膜に第1の開口部を設け、その下に位置する無機保護膜に第1の開口部よりも小さい第2の開口部を設けているため、第1の開口部を必要以上に小さくしなくとも、バンプからの応力を抑制することができる。このため、応力の作用に起因する膜の剥離を抑制して、歩留りを向上させることができ、また、特性の信頼性を向上させることができる。
以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。なお、便宜上、薄膜キャパシタの構造については、その製造方法と共に説明する。
(第1の実施形態)
先ず、本発明の第1の実施形態について説明する。図2A乃至図2Hは、本発明の第1の実施形態に係る薄膜キャパシタの製造方法を工程順に示す断面図である。
先ず、図2Aに示すように、酸化により表面にSiO2膜(シリコン酸化膜)12が形成されたシリコン基板11上に、密着層として厚さが、例えば20nmのTiO2膜13をスパッタリング法により形成する。次に、TiO2膜(チタン酸化膜)13上に、下部電極として厚さが、例えば100nmのPt膜14をスパッタリング法により形成する。TiO2膜13のスパッタ成膜条件は、例えば、基板温度:500℃、RFパワー:200W、ガス圧力:0.1Pa、Ar/O2比:5/1である。また、Pt膜14のスパッタ成膜条件は、例えば、基板温度:400℃、DCパワー:100W、ガス圧力:0.1Paである。
次いで、図2Bに示すように、Pt膜14上に、キャパシタ誘電体膜として厚さが、例えば90nm〜100nmのBST(BaxSr1-xTiO3)膜15をスパッタリング法により形成する。BST膜15はBa、Sr及びTiを含む酸化物膜である。BSTは比較的大きな比誘電率(バルクの場合、1500)を持ち、小型で大容量のキャパシタを実現するのに有効な材料である。BST膜15のスパッタ成膜条件は、例えば、基板温度:600℃、RFパワー:800W、ガス圧力:0.5Pa、Ar/O2比:4/1である。この結果、厚さが100nm、誘電率が400、誘電損失が1%以下のBST膜15が誘電体膜として得られる。
次いで、図2Cに示すように、BST膜15上に、上部電極として厚さが、例えば、100nmのAu膜16をスパッタリング法により形成する。Pt膜14、BST膜15及びAu膜16から薄膜キャパシタ要素が構成される。
次いで、図2Dに示すように、下部電極を引き出すための開口部が形成されたレジストパターン(図示せず)をフォトリソグラフィ法により形成した後、Arイオンミリング法により、Au膜16及びBST膜15を順次ドライエッチングする。この結果、Au膜16及びBST膜15に開口部17が形成される。開口部17の直径は、例えば、BST膜15において120μmとする。
次いで、図2Eに示すように、Au膜16上及び開口部17内に、無機耐湿保護膜として厚さが、例えば150nmのSi34膜(シリコン窒化膜)18をスパッタリング法により形成する。Si34膜18のスパッタ成膜条件は、例えば、基板温度:200℃、RFパワー:500W、ガス圧力:0.1Pa、Ar/O2比:5/1である。
次いで、感光性ポリイミド樹脂のワニスをスピンコート法により、例えば3000rpmで30秒間、回転塗布することにより、厚さが、例えば6μmの膜を形成する。次いで、例えば、60℃で10分間のプリベークを行った後、露光及び現像を行う。更に、例えば、375℃で2時間の本ベークを行うことにより、図2Fに示すように、厚さが、例えば4μmのポリイミド膜19を有機保護膜として形成する。ポリイミド膜19により、電極(Au膜16及びPt膜14)が保護される。
なお、プリベーク後の露光及び現像では、平面視で開口部17内に収まる開口部20を形成すると共に、開口部17から離間した位置に開口部21を形成する。開口部20及び21の直径は、例えば30μmとする。
次いで、平面視で開口部20及び21内に収まる開口部が形成されたレジストパターン(図示せず)をフォトリソグラフィ法により形成した後、Arイオンミリング法により、開口部から露出するSi34膜18をドライエッチングする。この結果、図2Gに示すように、開口部20内のSi34膜18に開口部22が形成され、開口部21内のSi34膜18に開口部23が形成される。そして、開口部20及び22からPt膜14(下部電極)が露出し、開口部21及び23からAu膜16(上部電極)が露出する。開口部22及び23の直径は、例えば10μm以下の3μmとする。
次いで、図2Hに示すように、開口部20〜23内に下地導電膜として厚さが、例えば300nmのTi膜24をスパッタリング法により形成する。次に、Ti膜24上に、めっきシード層として厚さが、例えば250nmのCu膜25をスパッタリング法により形成する。その後、電解めっき法により厚さが、例えば4μmのNiめっき層26を形成する。この結果、Ni/Cu/Ti構造のUBM(アンダーバンプメタル)が形成される。次いで、Sn−Ag半田の膜を形成し、ウェットバック処理により、直径が、例えば100μmで、Niめっき層26からの高さが100μmの半田バンプ27及び28を形成する。半田バンプ27は下部電極用の半田バンプであり、半田バンプ28は上部電極用の半田バンプである。これらの処理により、薄膜キャパシタの基本構成が完成する。
図3は、第1の実施形態に係る薄膜キャパシタの半田バンプ27近傍の構造を拡大して示す断面図である。図3に示すように、半田バンプ27は、Si34膜18に形成された開口部22内で、UBMを介してPt膜14(下部電極)と電気的に接続されている。図示していないが、上部電極用の半田バンプ28は、Si34膜18に形成された開口部23内で、UBMを介してAu膜16(上部電極)と電気的に接続されている。
このように、第1の実施形態においては、ポリイミド膜19に形成された開口部20の内部に露出する耐湿保護膜としてのSi34膜18に、直径が10μm以下の3μm程度の小さな開口部22及び23が形成されている。Si34膜18は無機材料から構成され、また、その厚さが100nm程度と薄いため、フォトリソグラフィ法及びドライエッチングによる高精度の微細加工が可能である。従って、本実施形態によれば、応力を緩和して膜剥離を抑制することができる構造を容易に得ることができる。
(第2の実施形態)
次に、本発明の第2の実施形態について説明する。図4は、第2の実施形態に係る薄膜キャパシタの半田バンプ27近傍の構造を拡大して示す断面図である。
第2の実施形態では、1個の半田バンプ27に対し2個の開口部22がSi34膜18に形成されている。また、図示しないが、上部電極に関しても、1個の半田バンプ28に対し2個の開口部23がSi34膜18に形成されている。開口部22及び23の直径は、例えば2μmである。他の構成は第1の実施形態と同様である。
このような第2の実施形態によれば、開口部22及び23の直径が第1の実施形態のものよりも小さいので、第1の実施形態と比較して、膜剥離に影響を及ぼす応力をより小さくすることができる。また、開口部22及び23の数が第1の実施形態のものよりも多いため、UBMを間に介した、半田バンプ27とPt膜14との接触面積及び半田バンプ28とAu膜16との接触面積が第1の実施形態のものよりも大きい。従って、これらの間の接触抵抗をより小さくすることができる。
なお、1個の半田バンプ27及び28に対する開口部22及び23の数は2個である必要はなく、より多数であってもよい。また、複数の開口部22及び23を形成するためには、その際に用いるレジストパターンを変更すればよい。
(第3の実施形態)
次に、本発明の第3の実施形態について説明する。図5は、第3の実施形態に係る薄膜キャパシタの半田バンプ27近傍の構造を拡大して示す断面図である。第3の実施形態では、その製造方法の一部が第1の実施形態と相違している。
第3の実施形態では、先ず、第1の実施形態と同様に、表面にSiO2膜12が形成されたシリコン基板11上に、密着層として厚さが、例えば20nmのTiO2膜31をスパッタリング法により形成する。次に、TiO2膜31上に、下部電極として厚さが、例えば100nmのPt膜32をスパッタリング法により形成する。TiO2膜31のスパッタ成膜条件は、例えば、基板温度:500℃、RFパワー:200W、ガス圧力:0.1Pa、Ar/O2比:5/1である。また、Pt膜32のスパッタ成膜条件は、例えば、基板温度:400℃、DCパワー:100W、ガス圧力:0.1Paである。
次いで、スピンコート法(2000rpm/30秒)により、Ba、Sr及びTiを含有するアルコキシドからなる出発溶液の膜を、1度のスピンコートにつき約100nmの厚さで形成する。次に、例えば、400℃で10分間の仮焼成及び700℃で10分間の本焼成を行うことにより、BSTを結晶化させる。仮焼成及び本焼成により膜中の液体が放出されるため、図5に示すように、最終的に、例えば厚さが100nmのBST膜33が得られる。このBST膜33の比誘電率は300程度、誘電体損失は2%以下である。即ち、第3の実施形態では、ゾル・ゲル法により、BST膜33を形成する。
次いで、図5に示すように、基板温度を400℃にした状態で、BST膜33上に、上部電極として厚さが、例えば100nmのIrO2膜34を形成する。Pt膜32、BST膜33及びIrO2膜34から薄膜キャパシタ要素が構成される。
次いで、下部電極を引き出すための開口部が形成されたレジストパターン(図示せず)をフォトリソグラフィ法により形成した後、Arイオンミリング法により、IrO2膜34及びBST膜33を順次ドライエッチングする。この結果、IrO2膜34及びBST膜33に開口部が形成される。開口部の直径は、例えば、BST膜33において120μmとする。
次いで、IrO2膜34上及び開口部31内に、無機耐湿保護膜として厚さが、例えば100nmのAl23膜35をスパッタリング法により形成する。Al23膜35のスパッタ成膜条件は、例えば、基板温度:80℃、Ar/O2比:5/1、ガス圧力:0.1Pa、RFパワー:500Wである。なお、Al23膜35の膜密度は、2.6g/cm3以上とすることが望ましい。これは、十分な耐湿性を確保するためである。
次いで、第1の実施形態と同様に、感光性ポリイミド樹脂からなるポリイミド膜19を形成し、ポリイミド膜19に下部電極用の開口部20及び上部電極用の開口部21(図示せず)を形成する。本実施形態では、開口部20及び21の直径を、例えば40μmとする。更に、第1の実施形態と同様に、平面視で開口部20及び21内に収まる開口部が形成されたレジストパターン(図示せず)をフォトリソグラフィ法により形成した後、Arイオンミリング法により、Al23膜35をドライエッチングする。この結果、開口部20内のAl23膜35に開口部22が形成され、開口部21内のAl23膜35に開口部23が形成される。本実施形態では、開口部22及び23の直径を、例えば2μmとする。
その後、第1の実施形態と同様に、各電極上にUBM(アンダーバンプメタル)並びに半田バンプ27及び28を形成することにより、第3の実施形態に係る薄膜キャパシタの基本構造を完成させる。
このような第3の実施形態によっても第1の実施形態と同様の効果が得られる。このように、薄膜キャパシタ要素を構成する誘電体膜はゾル・ゲル法により形成してもよい。また、上部電極として、Au膜に代えてIrO2膜を用いてもよい。更に、無機保護膜として、Si34膜と同様に耐湿性及び耐還元性に優れたAl23膜を用いてもよい。
(第4の実施形態)
次に、本発明の第4の実施形態について説明する。図6は、第4の実施形態に係る薄膜キャパシタの半田バンプ27近傍の構造を拡大して示す断面図である。
第4の実施形態では、無機耐湿保護膜として、Si34膜18の代わりに厚さが、例えば150nmのアモルファスBST膜36が形成されている。他の構成は第1の実施形態と同様である。
このような第4の実施形態によれば、耐湿保護膜の材料として、薄膜キャパシタ要素の誘電体膜と同じBSTが使用されているので、誘電体膜(BST膜15)と耐湿保護膜(アモルファスBST膜36)との間の密着性がより高くなる。また、これらの間の熱膨張係数も同等であるため、機械的ストレスを受けにくくなり、膜剥離をより効果的に抑制することができる。
なお、アモルファスBST膜36は、開口部17を形成した後に、例えばスパッタリング法により形成することができる。また、アモルファスBST膜36のスパッタ成膜条件は、例えば、基板温度:50℃、Ar/O2比:8/1、ガス圧力:0.2Pa、RFパワー:800Wである。このように、低温でアモルファスBST膜36を形成することにより、BSTを結晶化させることなく、アモルファス状態にすることができる。以降の処理は、第1の実施形態と同様である。
(第5の実施形態)
次に、本発明の第5の実施形態について説明する。図7は、第5の実施形態に係る薄膜キャパシタの半田バンプ27近傍の構造を拡大して示す断面図である。
第5の実施形態では、有機保護膜として、感光性のポリイミド膜19の代わりに厚さが、例えば6μmのエポキシ樹脂膜37が形成されている。他の構成は第1の実施形態と同様である。
このような第5の実施形態によっても、第1の実施形態と同様の効果が得られる。
なお、エポキシ樹脂膜37の形成に当たっては、Si34膜18を形成した後に、先ず、エポキシ樹脂のワニスをスピンコート法により、例えば2000rpmで30秒間、回転塗布することにより、厚さが、例えば10μmの膜を形成する。次いで、例えば、60℃のプリベークを行った後、露光及び現像を行う。更に、300℃の本ベークを行うことにより、厚さが6μmのエポキシ樹脂膜37を形成する。以降の処理は、第1の実施形態と同様である。
(第6の実施形態)
次に、本発明の第6の実施形態について説明する。図8は、第6の実施形態に係る薄膜キャパシタの半田バンプ27近傍の構造を拡大して示す断面図である。
第6の実施形態では、薄膜キャパシタ要素を構成するキャパシタ誘電体膜として、BST膜15の代わりに厚さが、例えば100nmのPZT(Pb(Zr,Ti)O3)膜38が形成されている。他の構成は第1の実施形態と同様である。
このような第6の実施形態によっても、第1の実施形態と同様の効果が得られる。PZTは、誘電率が高い複合酸化物であり、より高い容量を得ることができる。
なお、PZT膜38は、Pt膜14を形成した後に、例えばスパッタリング法により形成することができる。また、PZT膜38のスパッタ成膜条件は、例えば、基板温度:400℃、Ar/O2比:9/1、ガス圧力:0.5Pa、印加電極:120Wである。この条件での処理を60分間行うことにより、誘電率が200程度のPZT膜38が得られる。以降の処理は、第1の実施形態と同様である。
(第7の実施形態)
次に、本発明の第7の実施形態について説明する。図9は、第7の実施形態に係る薄膜キャパシタの半田バンプ27近傍の構造を拡大して示す断面図である。
第7の実施形態では、開口部20及び22内に、導電性ペーストを硬化させることにより形成された導電層39が埋め込まれている。同様に、図示していないが、開口部21及び23内にも導電層39が埋め込まれている。導電性ペーストとしては、Agペースト又はカーボンペースト等が用いられている。そして、導電層39の上にNi層40が形成され、その上に半田バンプ27が形成されている。
このような第7の実施形態によっても第1の実施形態と同様の効果が得られる。更に、導電性ペーストのヤング率は0.1×1010Pa〜1×1010Pa程度であり、Niのヤング率(19.95×1010Pa〜21.92×1010Pa)と比べて著しく低い。このため、外部からの応力が伝わりにくく、剥がれ等をより一層抑制することができる。なお、導電性ペーストの充填は、スクリーン法により行うことができる。
Ni層40の厚さが1μm未満であると、半田バンプ27の形成の際に、その構成元素が導電層39等まで拡散する可能性がある。一方、Ni層40の厚さが10μmを越えると、ポリイミド膜19の表面から半田バンプ27の頂点までの高さが高くなりすぎて、構造的に不安定になる可能性がある。このため、Ni層40の厚さは、1μm〜10μm程度とすることが好ましい。
(第8の実施形態)
次に、本発明の第8の実施形態について説明する。図10は、第8の実施形態に係る薄膜キャパシタの半田バンプ27近傍の構造を拡大して示す断面図である。
第8の実施形態では、開口部20及び22の側面及び底面に、例えば厚さが50nm程度のCr膜41が形成され、その内部にCu膜42が形成されている。同様に、図示していないが、開口部21及び23内にもCr膜41及びCu膜42が形成されている。そして、Cu膜42の上にNi層40が形成され、その上に半田バンプ27が形成されている。
このような第8の実施形態によっても第1の実施形態と同様の効果が得られる。更に、Cuのヤング率は12.98×1010Pa程度であり、Niのヤング率(19.95×1010Pa〜21.92×1010Pa)と比べて著しく低い。このため、外部からの応力が伝わりにくく、剥がれ等をより一層抑制することができる。
なお、第8の実施形態に係る半導体装置の製造に当たっては、開口部22及び23を形成した後にCr膜41を形成する。次に、Cr膜41の上に、厚さが500nm程度のCu膜を、例えばスパッタリング法によりめっきシード層として形成する。次いで、めっきシード層上に、電界めっき法によりCu膜を埋め込む。
また、第7の実施形態又は第8の実施形態と第2の実施形態〜第6の実施形態とを組み合わせてもよい。また、導電性ペースト及びCuの他の材料であっても、ヤング率が15×1010Pa以下の材料であれば、同様の効果を得ることができる。
なお、本発明はこれらの実施形態に記載した条件及び数値等に限られるものではない。
例えば、シリコン基板1に代えて、成膜温度で耐えうるものであればガラス基板を用いてもよく、また、サファイア基板を用いてもよい。
また、有機保護膜の材料としては、感光性樹脂膜を用いることが好ましく、例えば、ビスマレイミド・トリアジン(BT)樹脂、ポリテトラフルオロエチレン(PTFE)樹脂、ベンゾシクロブテン(BCB)樹脂、アクリル樹脂、又はジアリルフタレート樹脂等を用いてもよい。
また、誘電体膜の材料として、Sr、Ba、Pb、Zr、Bi、Ta、Ti、Mg、及び/又はNbを含む他の複合酸化物を用いてもよい。このような複合酸化物を用いることにより、Al23等を用いた場合よりも大きな容量を得ることができる。
また、誘電体膜の形成方法として、例えば、MOCVD法(有機金属気相成長法)等を採用してもよい。
また、無機保護膜として、SiO2又はSiON等を用いてもよい。また、無機保護膜として、誘電体膜(例えば、非晶質金属酸化物膜)と同じ材料からなる膜を形成してもよい。
また、薄膜キャパシタ要素の電極として、Cr膜、Cu膜、W膜、Pd膜、Ru膜、Ru酸化物膜、Ir膜、又はPt酸化物等を用いてもよい。更に、これらを組み合わせることにより積層体としたものを用いてもよい。例えば、上部電極として、IrOX膜(厚さ:50nm)と、その上に形成されたAu膜(厚さ:100nm)との積層体を用いてもよい。なお、電極の材料の選択に当たっては、誘電体膜の材料との相性を考慮することが好ましい。
また、第2の実施形態のように、1個の第1の開口部に対して2個以上の第2の開口部を設けてもよい。また、下部電極に対する第2の開口部の数と上部電極に対する第2の開口部の数とが相違していてもよい。
以下、本発明の諸態様を付記としてまとめて記載する。
(付記1)
2個の導電膜及びこれらの間に挟まれた誘電体膜を備えた薄膜キャパシタ要素と、
前記薄膜キャパシタ要素を覆うと共に、前記導電膜の少なくとも一部を露出する第2の開口部が形成された無機保護膜と、
前記無機保護膜の上から前記薄膜キャパシタ要素を覆うと共に、前記第2の開口部を露出し前記第2の開口部よりも大きい第1の開口部が形成された有機保護膜と、
前記第1及び第2の開口部を介して前記導電膜に接続されたバンプと、
を有することを特徴とする薄膜キャパシタ。
(付記2)
前記第2の開口部の直径が、前記第1の開口部の直径の1/8以下であることを特徴とする付記1に記載の薄膜キャパシタ。
(付記3)
前記第1の開口部の内側に、前記第2の開口部が2個以上形成されていることを特徴とする付記1又は2に記載の薄膜キャパシタ。
(付記4)
前記有機保護膜として、感光性樹脂膜が形成されていることを特徴とする付記1乃至3のいずれか1項に記載の薄膜キャパシタ。
(付記5)
前記感光性樹脂膜として、ポリイミド樹脂膜、エポキシ樹脂膜、ビスマレイミド・トリアジン樹脂膜、ポリテトラフルオロエチレン樹脂膜、ベンゾシクロブテン樹脂膜、アクリル樹脂膜及びジアリルフタレート樹脂膜からなる群から選択された1種の膜が形成されていることを特徴とする付記4に記載の薄膜キャパシタ。
(付記6)
前記誘電体膜として、Sr、Ba、Pb、Zr、Bi、Ta、Ti、Mg及びNbからなる群から選択された少なくとも1種の元素を含む複合酸化物膜が形成されていることを特徴とする付記1乃至5のいずれか1項に記載の薄膜キャパシタ。
(付記7)
前記誘電体膜として、非晶質金属酸化物膜が形成されていることを特徴とする付記1乃至6のいずれか1項に記載の薄膜キャパシタ。
(付記8)
前記無機保護膜として、Al23膜、SiO2膜、Si34膜及びSiON膜から選択された1種の膜が形成されていることを特徴とする付記1乃至7のいずれか1に記載の薄膜キャパシタ。
(付記9)
前記無機保護膜として、前記誘電体膜と同じ材料からなる膜が形成されていることを特徴とする付記1乃至8のいずれか1項に記載の薄膜キャパシタ。
(付記10)
前記導電膜として、Au膜、Cr膜、Cu膜、W膜、Pt膜、Pd膜、Ru膜、Ru酸化物膜、Ir膜、Ir酸化物膜及びPt酸化物膜からなる群から選択された少なくとも1種の膜が形成されていることを特徴とする付記1乃至9のいずれか1項に記載の薄膜キャパシタ。
(付記11)
前記薄膜キャパシタ要素は、シリコン基板、ガラス基板及びサファイア基板からなる群から選択された1種の基板の上方に形成されていることを特徴とする付記1乃至10のいずれか1項に記載の薄膜キャパシタ。
(付記12)
前記第1及び第2の開口部内に形成され、ヤング率が15×1010Pa以下の導電材を有し、前記バンプは前記導電材上に形成されていることを特徴とする付記1乃至11のいずれか1項に記載の薄膜キャパシタ。
(付記13)
前記導電材として、導電性ペーストからなる導電層が形成されていることを特徴とする付記12に記載の薄膜キャパシタ。
(付記14)
前記導電性ペーストとして、Agペースト又はカーボンペーストが用いられていることを特徴とする付記13に記載の薄膜キャパシタ。
(付記15)
前記導電材として、Cu膜が形成されていることを特徴とする付記12に記載の薄膜キャパシタ。
(付記16)
基板の上方に、2個の導電膜及びこれらの間に挟まれた誘電体膜を備えた薄膜キャパシタ要素を形成する工程と、
前記薄膜キャパシタ要素を覆う無機保護膜を形成する工程と、
前記無機保護膜の上から前記薄膜キャパシタ要素を覆う有機保護膜を形成する工程と、
前記有機保護膜に第1の開口部を形成する工程と、
前記無機保護膜の前記第1の開口部から露出している部分に、前記導電膜の少なくとも一部を露出し前記第1の開口部よりも小さい第2の開口部を形成する工程と、
前記第1及び第2の開口部を介して前記導電膜に接続されるバンプを形成する工程と、
を有することを特徴とする薄膜キャパシタの製造方法。
(付記17)
前記第2の開口部の直径を、前記第1の開口部の直径の1/8以下とすることを特徴とする付記16に記載の薄膜キャパシタの製造方法。
(付記18)
前記第1の開口部の内側に、前記第2の開口部を2個以上形成することを特徴とする付記16又は17に記載の薄膜キャパシタの製造方法。
(付記19)
前記第2の開口部を形成する工程と前記バンプを形成する工程との間に、前記第1及び第2の開口部内に、ヤング率が15×1010Pa以下の導電材を形成する工程を有することを特徴とする付記16乃至18のいずれか1項に記載の薄膜キャパシタの製造方法。
(付記20)
前記導電材を形成する工程は、
前記第1及び第2の開口部内に導電性ペーストを埋め込む工程と、
前記導電性ペーストを硬化させる工程と、
を有することを特徴とする付記16乃至19のいずれか1項に記載の薄膜キャパシタの製造方法。
本発明の原理的構成を示す図である。 本発明の第1の実施形態に係る薄膜キャパシタの製造方法を示す断面図である。 図2Aに引き続き、薄膜キャパシタの製造方法を示す断面図である。 図2Bに引き続き、薄膜キャパシタの製造方法を示す断面図である。 図2Cに引き続き、薄膜キャパシタの製造方法を示す断面図である。 図2Dに引き続き、薄膜キャパシタの製造方法を示す断面図である。 図2Eに引き続き、薄膜キャパシタの製造方法を示す断面図である。 図2Fに引き続き、薄膜キャパシタの製造方法を示す断面図である。 図2Gに引き続き、薄膜キャパシタの製造方法を示す断面図である。 第1の実施形態に係る薄膜キャパシタの半田バンプ27近傍の構造を拡大して示す断面図である。 本発明の第2の実施形態に係る薄膜キャパシタの半田バンプ27近傍の構造を拡大して示す断面図である。 本発明の第3の実施形態に係る薄膜キャパシタの半田バンプ27近傍の構造を拡大して示す断面図である。 本発明の第4の実施形態に係る薄膜キャパシタの半田バンプ27近傍の構造を拡大して示す断面図である。 本発明の第5の実施形態に係る薄膜キャパシタの半田バンプ27近傍の構造を拡大して示す断面図である。 本発明の第6の実施形態に係る薄膜キャパシタの半田バンプ27近傍の構造を拡大して示す断面図である。 本発明の第7の実施形態に係る薄膜キャパシタの半田バンプ27近傍の構造を拡大して示す断面図である。 本発明の第8の実施形態に係る薄膜キャパシタの半田バンプ27近傍の構造を拡大して示す断面図である。 従来の薄膜キャパシタの構造を示す断面図である。 実際の薄膜キャパシタの電極及び半田バンプ近傍の断面を写した顕微鏡写真を模写した図である。
符号の説明
1:基板
2:薄膜キャパシタ要素
3、5:電極
4:誘電体膜
6:無機保護膜
7:有機保護膜
8:第1の開口部
9:第2の開口部
10:バンプ
11:シリコン基板
12:SiO2
13:TiO2
14:Pt膜
15:BST膜
16:Au膜
17:開口部
18:Si34
19:ポリイミド膜
20、21、22、23:開口部
24:Ti膜
25:Cu膜
26:Niめっき層
27、28:半田バンプ
31:TiO2
32:Pt膜
33:BST膜
34:IrO2
35:Al23
36:アモルファスBST膜
37:エポキシ樹脂膜
38:PZT膜
39:導電層
40:Ni層
41:Cr膜
42:Cu膜
51:シリコン基板
52:SiO2
53:TiO2
54:Pt電極
55:BST誘電体膜
56:Au上部電極
57:Al23保護膜
58:ポリイミド保護膜
59:開口部
60:Ti膜
61:Cu膜
62:Niめっき膜
63:半田バンプ
64:テーパ部

Claims (10)

  1. 2個の導電膜及びこれらの間に挟まれた誘電体膜を備えた薄膜キャパシタ要素と、
    前記薄膜キャパシタ要素を覆うと共に、前記導電膜の少なくとも一部を露出する第2の開口部が形成された無機保護膜と、
    前記無機保護膜の上から前記薄膜キャパシタ要素を覆うと共に、前記第2の開口部を露出し前記第2の開口部よりも大きい第1の開口部が形成された有機保護膜と、
    前記第1及び第2の開口部を介して前記導電膜に接続されたバンプと、
    を有することを特徴とする薄膜キャパシタ。
  2. 前記第2の開口部の直径が、前記第1の開口部の直径の1/8以下であることを特徴とする請求項1に記載の薄膜キャパシタ。
  3. 前記第1の開口部の内側に、前記第2の開口部が2個以上形成されていることを特徴とする請求項1又は2に記載の薄膜キャパシタ。
  4. 前記第1及び第2の開口部内に形成され、ヤング率が15×1010Pa以下の導電材を有し、前記バンプは前記導電材上に形成されていることを特徴とする請求項1乃至3のいずれか1項に記載の薄膜キャパシタ。
  5. 前記導電材として、導電性ペーストからなる導電層が形成されていることを特徴とする請求項4に記載の薄膜キャパシタ。
  6. 前記導電材として、Cu膜が形成されていることを特徴とする請求項4に記載の薄膜キャパシタ。
  7. 基板の上方に、2個の導電膜及びこれらの間に挟まれた誘電体膜を備えた薄膜キャパシタ要素を形成する工程と、
    前記薄膜キャパシタ要素を覆う無機保護膜を形成する工程と、
    前記無機保護膜の上から前記薄膜キャパシタ要素を覆う有機保護膜を形成する工程と、
    前記有機保護膜に第1の開口部を形成する工程と、
    前記無機保護膜の前記第1の開口部から露出している部分に、前記導電膜の少なくとも一部を露出し前記第1の開口部よりも小さい第2の開口部を形成する工程と、
    前記第1及び第2の開口部を介して前記導電膜に接続されるバンプを形成する工程と、
    を有することを特徴とする薄膜キャパシタの製造方法。
  8. 前記第2の開口部の直径を、前記第1の開口部の直径の1/8以下とすることを特徴とする請求項7に記載の薄膜キャパシタの製造方法。
  9. 前記第1の開口部の内側に、前記第2の開口部を2個以上形成することを特徴とする請求項7又は8に記載の薄膜キャパシタの製造方法。
  10. 前記第2の開口部を形成する工程と前記バンプを形成する工程との間に、前記第1及び第2の開口部内に、ヤング率が15×1010Pa以下の導電材を形成する工程を有することを特徴とする請求項7乃至9のいずれか1項に記載の薄膜キャパシタの製造方法。
JP2006263244A 2006-01-30 2006-09-27 薄膜キャパシタ及びその製造方法 Pending JP2007227874A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006263244A JP2007227874A (ja) 2006-01-30 2006-09-27 薄膜キャパシタ及びその製造方法
US11/698,946 US7778009B2 (en) 2006-01-30 2007-01-29 Thin-film capacitor and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006020773 2006-01-30
JP2006263244A JP2007227874A (ja) 2006-01-30 2006-09-27 薄膜キャパシタ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2007227874A true JP2007227874A (ja) 2007-09-06

Family

ID=38321170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006263244A Pending JP2007227874A (ja) 2006-01-30 2006-09-27 薄膜キャパシタ及びその製造方法

Country Status (2)

Country Link
US (1) US7778009B2 (ja)
JP (1) JP2007227874A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016025310A (ja) * 2014-07-24 2016-02-08 Tdk株式会社 薄膜キャパシタ
KR20160034755A (ko) * 2014-09-22 2016-03-30 삼성전자주식회사 반도체 장치 및 그 제조 방법, 및 상기 반도체 장치를 포함하는 반도체 패키지
JP2018063980A (ja) * 2016-10-11 2018-04-19 Tdk株式会社 薄膜コンデンサ
JP2019165070A (ja) * 2018-03-19 2019-09-26 Tdk株式会社 薄膜コンデンサおよび薄膜コンデンサの製造方法
JP2020061432A (ja) * 2018-10-09 2020-04-16 株式会社村田製作所 薄膜キャパシタ

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5287644B2 (ja) * 2009-09-30 2013-09-11 Tdk株式会社 薄膜コンデンサ
US10283443B2 (en) * 2009-11-10 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package having integrated capacitor
WO2012036017A1 (ja) * 2010-09-13 2012-03-22 株式会社村田製作所 誘電体薄膜素子、アンチヒューズ素子及び誘電体薄膜素子の製造方法
JP2012186374A (ja) * 2011-03-07 2012-09-27 Renesas Electronics Corp 半導体装置、及びその製造方法
US8710658B2 (en) * 2011-11-18 2014-04-29 Cambridge Silicon Radio Limited Under bump passive components in wafer level packaging
TWI502691B (zh) * 2011-11-18 2015-10-01 Chipmos Technologies Inc 導電結構及其形成方法
JP2013247206A (ja) * 2012-05-25 2013-12-09 Kojima Press Industry Co Ltd フィルムコンデンサ素子及びフィルムコンデンサ並びにフィルムコンデンサ素子の製造方法
JP6155571B2 (ja) * 2012-08-24 2017-07-05 Tdk株式会社 端子構造、並びにこれを備える半導体素子及びモジュール基板
US9231046B2 (en) * 2013-03-15 2016-01-05 Globalfoundries Inc. Capacitor using barrier layer metallurgy
US9728517B2 (en) * 2013-12-17 2017-08-08 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US20160148888A1 (en) * 2014-11-20 2016-05-26 Seung-Kwan Ryu Semiconductor devices and methods for fabricating the same
KR101872582B1 (ko) * 2016-03-22 2018-06-28 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
US11145564B2 (en) * 2018-06-29 2021-10-12 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-layer passivation structure and method
JP7197001B2 (ja) * 2019-05-13 2022-12-27 株式会社村田製作所 キャパシタ
KR20220056309A (ko) * 2020-10-27 2022-05-06 삼성전자주식회사 반도체 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214589A (ja) * 2002-11-14 2004-07-29 Fujitsu Ltd 薄膜キャパシタおよびその製造方法
JP2006237520A (ja) * 2005-02-28 2006-09-07 Nec Tokin Corp 薄型多端子コンデンサおよびその製造方法
JP2008294008A (ja) * 2005-07-15 2008-12-04 Murata Mfg Co Ltd 薄膜キャパシタおよびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262920A (en) * 1991-05-16 1993-11-16 Nec Corporation Thin film capacitor
JP2601128B2 (ja) * 1992-05-06 1997-04-16 松下電器産業株式会社 回路形成用基板の製造方法および回路形成用基板
US6100190A (en) * 1998-02-19 2000-08-08 Rohm Co., Ltd. Method of fabricating semiconductor device, and semiconductor device
JP2001338836A (ja) 2000-03-24 2001-12-07 Sumitomo Metal Ind Ltd コンデンサ付き接続部材、その接続構造と製造方法
US6563693B2 (en) * 2001-07-02 2003-05-13 Matsushita Electric Industrial Co., Ltd. Solid electrolytic capacitor
JP2004079801A (ja) * 2002-08-19 2004-03-11 Fujitsu Ltd コンデンサ装置及びその製造方法
US7161793B2 (en) * 2002-11-14 2007-01-09 Fujitsu Limited Layer capacitor element and production process as well as electronic device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214589A (ja) * 2002-11-14 2004-07-29 Fujitsu Ltd 薄膜キャパシタおよびその製造方法
JP2006237520A (ja) * 2005-02-28 2006-09-07 Nec Tokin Corp 薄型多端子コンデンサおよびその製造方法
JP2008294008A (ja) * 2005-07-15 2008-12-04 Murata Mfg Co Ltd 薄膜キャパシタおよびその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016025310A (ja) * 2014-07-24 2016-02-08 Tdk株式会社 薄膜キャパシタ
KR20160034755A (ko) * 2014-09-22 2016-03-30 삼성전자주식회사 반도체 장치 및 그 제조 방법, 및 상기 반도체 장치를 포함하는 반도체 패키지
US11094612B2 (en) 2014-09-22 2021-08-17 Samsung Electronics Co., Ltd. Semiconductor devices including through-silicon-vias and methods of manufacturing the same and semiconductor packages including the semiconductor devices
KR102303983B1 (ko) * 2014-09-22 2021-09-23 삼성전자주식회사 반도체 장치 및 그 제조 방법, 및 상기 반도체 장치를 포함하는 반도체 패키지
US12014972B2 (en) 2014-09-22 2024-06-18 Samsung Electronics Co., Ltd. Semiconductor devices including through-silicon-vias and methods of manufacturing the same and semiconductor packages including the semiconductor devices
JP2018063980A (ja) * 2016-10-11 2018-04-19 Tdk株式会社 薄膜コンデンサ
JP2019165070A (ja) * 2018-03-19 2019-09-26 Tdk株式会社 薄膜コンデンサおよび薄膜コンデンサの製造方法
JP7063027B2 (ja) 2018-03-19 2022-05-09 Tdk株式会社 薄膜コンデンサおよび薄膜コンデンサの製造方法
JP2020061432A (ja) * 2018-10-09 2020-04-16 株式会社村田製作所 薄膜キャパシタ

Also Published As

Publication number Publication date
US7778009B2 (en) 2010-08-17
US20070176175A1 (en) 2007-08-02

Similar Documents

Publication Publication Date Title
JP2007227874A (ja) 薄膜キャパシタ及びその製造方法
JP5093327B2 (ja) 薄膜キャパシタ
JP4997757B2 (ja) 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板
JP3098509B2 (ja) 電子コンポーネント構造体およびその製造方法
US20100044089A1 (en) Interposer integrated with capacitors and method for manufacturing the same
JP2010157690A (ja) 電子部品実装用基板及び電子部品実装用基板の製造方法
WO2004017343A1 (ja) コンデンサ装置及びその製造方法
JP2007234843A (ja) 薄膜キャパシタ素子、インターポーザ、半導体装置、及び、薄膜キャパシタ素子或いはインターポーザの製造方法
JP5333435B2 (ja) 貫通電極付きキャパシタおよびその製造方法、並びに半導体装置
JP4793125B2 (ja) 集積化受動素子及び集積化受動素子内蔵多層配線基板
JP4584700B2 (ja) 配線基板の製造方法
JP2009010114A (ja) 誘電体薄膜キャパシタ
JP4447881B2 (ja) インターポーザの製造方法
JPWO2009028596A1 (ja) 受動素子内蔵基板、製造方法、及び半導体装置
JP2012138595A (ja) 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板
JP2010225849A (ja) 薄膜キャパシタ
JP4784128B2 (ja) 半導体装置およびその製造方法
JP3967964B2 (ja) 薄膜電子部品
JP2005203680A (ja) インターポーザキャパシタの製造方法
JP4864313B2 (ja) 薄膜キャパシタ基板、その製造方法、及び、半導体装置
JP2007194472A (ja) 薄膜キャパシタの製造方法
JP4009078B2 (ja) 薄膜電子部品
JP2004273825A (ja) 薄膜キャパシタ素子、その製造方法及び電子装置
JP5119058B2 (ja) 薄膜キャパシタ
JP3645808B2 (ja) 薄膜電子部品およびその製法並びに基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120524

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120925