JP2007073591A - Optical sensor circuit and photodetector module - Google Patents
Optical sensor circuit and photodetector module Download PDFInfo
- Publication number
- JP2007073591A JP2007073591A JP2005256189A JP2005256189A JP2007073591A JP 2007073591 A JP2007073591 A JP 2007073591A JP 2005256189 A JP2005256189 A JP 2005256189A JP 2005256189 A JP2005256189 A JP 2005256189A JP 2007073591 A JP2007073591 A JP 2007073591A
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- current
- node
- optical sensor
- receiving element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Light Receiving Elements (AREA)
Abstract
Description
本発明は、可視光の照度を電気信号に変換する光センサ回路および受光モジュールに関し、特に、人間の視感度特性に近い分光感度特性を有する光センサ回路、および、その光センサ回路を備える受光モジュールに関する。 The present invention relates to an optical sensor circuit and a light receiving module that convert illuminance of visible light into an electrical signal, and in particular, an optical sensor circuit having spectral sensitivity characteristics close to human visual sensitivity characteristics, and a light receiving module including the optical sensor circuit. About.
可視光用の光センサとしては、シリコンフォトダイオードとCdS(硫化カドミウム)セルとの2つのセンサが代表的である。シリコンフォトダイオードは小型であるとともに応答が高速であるため、光通信、光ディスク用受光素子、光センサ等に幅広く用いられている。しかし、シリコンフォトダイオードの分光感度特性は人間の視感度とは大きく異なり、赤外線領域の感度が強くなる。一方、CdSセルは人間の視感度に近い分光感度特性を持っている。よってCdSセルはカメラの露出計や可視光センサとして古くから用いられている。 As the optical sensor for visible light, two sensors of a silicon photodiode and a CdS (cadmium sulfide) cell are typical. Silicon photodiodes are widely used in optical communications, optical receivers, optical sensors, and the like because they are small in size and have a high response speed. However, the spectral sensitivity characteristics of silicon photodiodes are very different from human visual sensitivity, and the sensitivity in the infrared region is increased. On the other hand, the CdS cell has a spectral sensitivity characteristic close to human visibility. Therefore, CdS cells have long been used as camera exposure meters and visible light sensors.
入射光量と光電流との関係(光電感度)は入射光の波長によって異なる。この波長と光電感度との関係は「分光感度特性」と称される。なお、分光感度特性は受光感度(入射光量をワット(W)、光電流をアンペア(A)で表わしたときの両者の比率)で表わされる。 The relationship (photoelectric sensitivity) between the amount of incident light and the photocurrent varies depending on the wavelength of incident light. This relationship between wavelength and photoelectric sensitivity is referred to as “spectral sensitivity characteristics”. The spectral sensitivity characteristic is represented by light receiving sensitivity (the ratio between the incident light quantity in watts (W) and the photocurrent in amperes (A)).
近年、環境への負荷が高い物質の使用等が問題となっている。よって硫化カドミウムを主成分とするCdSセルの使用が制限されつつある。たとえば欧州では2006年7月以降、カドミウム、鉛、6価クロム、水銀を使用した製品の輸入が禁止される予定である。一方、シリコンは硫化カドミウムよりも環境への負荷が小さい。よって、シリコンフォトダイオードを用いて構成され、人間の視感度特性に近い分光感度特性を有するセンサへの要望が高まっている。 In recent years, the use of substances with high environmental impact has become a problem. Therefore, the use of CdS cells mainly composed of cadmium sulfide is being restricted. For example, in July 2006, imports of products using cadmium, lead, hexavalent chromium and mercury will be banned after July 2006. On the other hand, silicon has a smaller environmental impact than cadmium sulfide. Therefore, there is an increasing demand for a sensor that is configured using a silicon photodiode and has a spectral sensitivity characteristic that is close to the human visual sensitivity characteristic.
また、近年、携帯電話や液晶テレビなどに用いられるバックライトはその明るさ(光度)を周囲の明るさに応じて自動的に調光している。これにより、携帯電話のバッテリーの消耗を抑えることが可能になる。また、液晶の視認性を向上することが可能になる。このため、視感度特性に近い分光感度特性を持つ照度センサの需要が急増している。 In recent years, backlights used in mobile phones, liquid crystal televisions, and the like have automatically adjusted their brightness (luminosity) according to the ambient brightness. Thereby, it becomes possible to suppress the consumption of the battery of the mobile phone. In addition, the visibility of the liquid crystal can be improved. For this reason, the demand for an illuminance sensor having a spectral sensitivity characteristic close to the visibility characteristic is increasing rapidly.
図11は、従来の光センサ回路の回路図である。図12は、シリコンフォトダイオードの構成を示す断面図である。 FIG. 11 is a circuit diagram of a conventional photosensor circuit. FIG. 12 is a cross-sectional view showing the configuration of the silicon photodiode.
図11および図12を参照して、光センサ回路101はフォトダイオードPD1A,PD1B,PD2Bを備える。フォトダイオードPD1Aの光電流からフォトダイオードPD2Bの光電流を減算することによって、光センサ回路101の分光感度特性を人間の視感度特性に近づけることができる。
Referring to FIGS. 11 and 12, the
図12に示すように、P型基板111の上に埋込N型拡散層112、N型エピタキシャル層113が形成される。N型エピタキシャル層113の表面にはP型拡散層114が形成される。N型エピタキシャル層113およびP型拡散層114の表面を覆うようにシリコン酸化膜115が形成される。P型拡散層116および埋込P型拡散層117によってN型エピタキシャル層113は複数の領域に分離される。
As shown in FIG. 12, a buried N-
フォトダイオードPD1AはP型拡散層114、N型エピタキシャル層113により構成される。フォトダイオードPD1B,PD2Bの各々はP型基板111、埋込N型拡散層112、およびN型エピタキシャル層113により構成される。なお、フォトダイオードPD1Aのカソードは電位がVccである電源ノードに接続され、アノードはノードN5に接続される。フォトダイオードPD1Bのカソードは電源ノードに接続され、アノードは接地ノードに接続される。フォトダイオードPD2BのカソードはノードN1に接続され、アノードは接地ノードに接続される。
The photodiode PD1A includes a P-
浅いPN接合を持つフォトダイオードPD1Aは、入射した光のうちの主に短波長成分を吸収する。フォトダイオードPD1Aよりも深いPN接合を有するフォトダイオードPD1B,PD2Bの各々は入射した光のうちの長波長成分を吸収する。よって分光感度特性において受光感度がピークとなる波長はフォトダイオードPD1B,PD2BのほうがフォトダイオードPD1Aよりも長くなる。 The photodiode PD1A having a shallow PN junction mainly absorbs a short wavelength component of incident light. Each of the photodiodes PD1B and PD2B having a PN junction deeper than the photodiode PD1A absorbs a long wavelength component of incident light. Therefore, the wavelength at which the light receiving sensitivity reaches a peak in the spectral sensitivity characteristic is longer for the photodiodes PD1B and PD2B than for the photodiode PD1A.
図13は、図12のフォトダイオードPD1A,PD1B,PD2Bの分光感度特性を示す図である。 FIG. 13 is a diagram showing the spectral sensitivity characteristics of the photodiodes PD1A, PD1B, and PD2B in FIG.
図13を参照して、曲線PDAはフォトダイオードPD1Aの分光感度曲線を示す。曲線PDBはフォトダイオードPD1B,PD2Bの分光感度曲線を示す。なお、グラフの縦軸は変換効率、すなわち受光感度を示す。 Referring to FIG. 13, curve PDA shows the spectral sensitivity curve of photodiode PD1A. A curve PDB shows the spectral sensitivity curves of the photodiodes PD1B and PD2B. The vertical axis of the graph indicates conversion efficiency, that is, light reception sensitivity.
曲線PDBに示されるように、フォトダイオードPD1B,PD2Bにおける変換効率は900nm付近の波長でピークとなる。一方、曲線PDAに示されるようにフォトダイオードPD1Aの変換効率は550nm付近の波長でピークとなる。曲線PDAにおいて550nmから1100nm付近までの波長範囲では変換効率はなだらかに低下する。 As shown by the curve PDB, the conversion efficiency in the photodiodes PD1B and PD2B peaks at a wavelength near 900 nm. On the other hand, as indicated by the curve PDA, the conversion efficiency of the photodiode PD1A peaks at a wavelength near 550 nm. In the curve PDA, in the wavelength range from 550 nm to around 1100 nm, the conversion efficiency decreases gradually.
図14は、人間の視感度特性を示す図である。
図14を参照して、人間の視感度特性(標準視感度特性)は破線の曲線で示される。視感度特性は波長が550nm付近でピークとなる。また、人間の目は400nm〜700nmの波長範囲で感度を有することが示される。
FIG. 14 is a diagram illustrating human visibility characteristics.
Referring to FIG. 14, the human visibility characteristic (standard visibility characteristic) is indicated by a dashed curve. The visibility characteristic has a peak when the wavelength is around 550 nm. It is also shown that the human eye has sensitivity in the wavelength range of 400 nm to 700 nm.
図14に示す曲線PDA,PDBは、図13に示す曲線PDA,PDBにそれぞれ対応する。ただし、図14において各曲線のピーク強度は1に正規化されている。シリコンフォトダイオードの分光感度特性を人間の視感度特性に近づけるためには、フォトダイオードPD1Aの分光感度特性において長波長側の感度を低下させる必要がある。 The curves PDA and PDB shown in FIG. 14 correspond to the curves PDA and PDB shown in FIG. However, in FIG. 14, the peak intensity of each curve is normalized to 1. In order to bring the spectral sensitivity characteristic of the silicon photodiode close to the human visual sensitivity characteristic, it is necessary to reduce the sensitivity on the long wavelength side in the spectral sensitivity characteristic of the photodiode PD1A.
図11におけるNPNトランジスタQN1,QN2はカレントミラー回路を構成する。同様にNPNトランジスタQN3,QN4はカレントミラー回路を構成する。NPNトランジスタQN3,QN4の各々に流れる電流はフォトダイオードPD1Aに流れる電流IAからフォトダイオードPD2Bに流れる電流IBを引き算した電流、すなわち(IA−IB)に等しくなる。これにより、光センサ回路101は800nm以上の波長の感度を低下させることができる。
NPN transistors QN1 and QN2 in FIG. 11 constitute a current mirror circuit. Similarly, NPN transistors QN3 and QN4 constitute a current mirror circuit. The current flowing through each of the NPN transistors QN3 and QN4 is equal to the current obtained by subtracting the current IB flowing through the photodiode PD2B from the current IA flowing through the photodiode PD1A, that is, (IA-IB). Thereby, the
なお図13および図14において、「(PDA)−(PDB)×α」と示される曲線は、入射光の波長に対する(IA−IB)の変化を示す。定数αは分光感度曲線を人間の視感度特性に近づけるための定数であり、フォトダイオードPD1A,PD2Bの受光面の面積比によって決定される。なお電流IBの強度は図13に示す曲線(PDB)の強度をα倍した大きさとなる。 In FIGS. 13 and 14, a curve indicated by “(PDA) − (PDB) × α” indicates a change in (IA−IB) with respect to the wavelength of incident light. The constant α is a constant for bringing the spectral sensitivity curve close to human visibility characteristics, and is determined by the area ratio of the light receiving surfaces of the photodiodes PD1A and PD2B. Note that the intensity of the current IB is α times the intensity of the curve (PDB) shown in FIG.
800nmより長い波長に対する感度を低下させることによって分光感度特性を人間の視感度特性に近づける手法は従来から多く用いられる。このような手法の適用例として、たとえば、特開2004−119713号公報(特許文献1)に開示された半導体光センサ装置がある。この半導体光センサ装置は絶縁分離された半導体層の厚み方向に重なる状態で2つのフォトダイオードが形成されることによって、迷光の影響を低減した分光感度特性の出力を得ることを可能にする。
図11に示すように、フォトダイオードPD1Aには逆バイアス電圧が印加される。逆バイアス電圧の大きさは、電源電位Vccの大きさからダイオード接続されたNPNトランジスタQN3のベース−エミッタ間電圧を引いた大きさに等しい。 As shown in FIG. 11, a reverse bias voltage is applied to the photodiode PD1A. The magnitude of the reverse bias voltage is equal to the magnitude obtained by subtracting the base-emitter voltage of the diode-connected NPN transistor QN3 from the magnitude of the power supply potential Vcc.
PN接合を利用したフォトダイオードは逆バイアス電圧が印加されると、光が入っていなくても微小電流を流す性質を有する。この微小電流は「暗電流」と呼ばれる。暗電流は逆バイアス電圧が大きくなるにしたがって増加する。また、暗電流は温度が20度上昇すると1桁程度増加するという傾向を有する。 A photodiode using a PN junction has a property of allowing a minute current to flow even when no light enters when a reverse bias voltage is applied. This minute current is called “dark current”. The dark current increases as the reverse bias voltage increases. Further, the dark current tends to increase by an order of magnitude when the temperature rises by 20 degrees.
図11に示す光センサ回路101の場合、電源電位をVccとし、NPNトランジスタQN3のベースエミッタ電圧をVbeとすると、フォトダイオードPD1Aの両端には(Vcc−Vbe)の大きさの逆バイアス電圧が印加される。これによりフォトダイオードPD1Aに暗電流が生じる。
In the case of the
低照度時にはフォトダイオードに流れる光電流は少なくなる。この場合には暗電流の影響によってフォトダイオードの出力電流の線形性が満たされなくなってしまう。「出力電流の線形性」とは、光の強度に対して出力電流が線形的に変化することを指す。要するに低照度時にはフォトダイオードから出力される信号にノイズ成分が多く含まれることになる。 At low illumination, the photocurrent flowing through the photodiode is reduced. In this case, the linearity of the output current of the photodiode is not satisfied due to the influence of the dark current. “Linearity of output current” refers to a linear change of output current with respect to light intensity. In short, when the illuminance is low, the signal output from the photodiode contains a lot of noise components.
特開2004−119713号公報(特許文献1)に開示される半導体光センサ装置ではフォトダイオードに(Vcc−2Vbe)の大きさの逆バイアス電圧が印加されている。よって、この半導体光センサ装置では暗電流がセンサの出力に影響を及ぼす。しかし、この暗電流を低減する方法については特開2004−119713号公報(特許文献1)に開示されていない。 In the semiconductor optical sensor device disclosed in Japanese Patent Application Laid-Open No. 2004-119713 (Patent Document 1), a reverse bias voltage having a magnitude of (Vcc-2Vbe) is applied to the photodiode. Therefore, in this semiconductor photosensor device, dark current affects the output of the sensor. However, this method of reducing dark current is not disclosed in Japanese Patent Application Laid-Open No. 2004-119713 (Patent Document 1).
本発明の目的は、暗電流による影響を低減することが可能な光センサ回路、および、この光センサ回路を用いた受光モジュールを提供することである。 The objective of this invention is providing the optical sensor circuit which can reduce the influence by dark current, and the light reception module using this optical sensor circuit.
本発明は要約すれば光センサ回路であって、光を検出するための第1の受光素子と、光の強度に応じた光電流を出力する第2の受光素子と、光電流に応じ、第1の受光素子に印加する印加電圧を変化させる制御回路とを備える。 In summary, the present invention is an optical sensor circuit, comprising: a first light receiving element for detecting light; a second light receiving element that outputs a photocurrent according to the intensity of light; And a control circuit for changing an applied voltage applied to one light receiving element.
好ましくは、第1の受光素子は、第1の電位が与えられる第1のノードと、第1の電位に対して印加電圧だけ電位が異なる第2の電位が与えられる第2のノードとの間に接続される。制御回路は、一方端が第1のノードに接続され、他方端および制御電極が第3のノードに共通に接続される第1のトランジスタと、一方端が第2のノードに接続され、制御電極が第3のノードに接続され、他方端が第4のノードに接続される第2のトランジスタと、光電流に応じ、第3のノードから引き込む制御電流を設定する電流設定部と、第4のノードから受ける検出電流に応じて出力処理を行なう出力部とを含む。 Preferably, the first light receiving element is between a first node to which a first potential is applied and a second node to which a second potential having a potential different from the first potential by an applied voltage is applied. Connected to. The control circuit includes a first transistor having one end connected to the first node, the other end and the control electrode commonly connected to the third node, and one end connected to the second node, Is connected to the third node, the other end is connected to the fourth node, a current setting unit for setting a control current drawn from the third node according to the photocurrent, And an output unit that performs output processing in accordance with the detected current received from the node.
より好ましくは、制御電流と光電流との比は、第1の受光素子の受光面の面積と第2の受光素子の受光面の面積との比に等しい。 More preferably, the ratio between the control current and the photocurrent is equal to the ratio between the area of the light receiving surface of the first light receiving element and the area of the light receiving surface of the second light receiving element.
さらに好ましくは、第2の受光素子の受光面の面積は、第1の受光素子の受光面の面積よりも小さい。 More preferably, the area of the light receiving surface of the second light receiving element is smaller than the area of the light receiving surface of the first light receiving element.
より好ましくは、光センサ回路は、光の波長に対する光電感度が第1の受光素子と異なる第3の受光素子をさらに備える。電流設定部は、第3の受光素子に流れる電流に応じて検出電流を変化させる。 More preferably, the optical sensor circuit further includes a third light receiving element having a photoelectric sensitivity to the wavelength of light different from that of the first light receiving element. The current setting unit changes the detection current according to the current flowing through the third light receiving element.
より好ましくは、光センサ回路は、受光面が遮光される第3の受光素子をさらに備える。電流設定部は、第3の受光素子に流れる暗電流に応じて検出電流を補正する。 More preferably, the optical sensor circuit further includes a third light receiving element whose light receiving surface is shielded from light. The current setting unit corrects the detected current according to the dark current flowing through the third light receiving element.
好ましくは、第1の受光素子と第2の受光素子とは、光の波長に対する光電感度が等しい。 Preferably, the first light receiving element and the second light receiving element have the same photoelectric sensitivity with respect to the wavelength of light.
好ましくは、第1および第2の受光素子は、同じ半導体基板に形成される。第1の受光素子は、半導体基板の主表面に設けられる第1および第2の受光面を有する。第2の受光素子は、主表面に設けられる第3の受光面を有する。半導体基板の上方から見た場合に、第1および第2の受光面は、第3の受光面を両脇から挟むように設けられる。 Preferably, the first and second light receiving elements are formed on the same semiconductor substrate. The first light receiving element has first and second light receiving surfaces provided on the main surface of the semiconductor substrate. The second light receiving element has a third light receiving surface provided on the main surface. When viewed from above the semiconductor substrate, the first and second light receiving surfaces are provided so as to sandwich the third light receiving surface from both sides.
好ましくは、第1および第2の受光素子は、同じ半導体基板に形成される。第1および第2の受光素子の各々は、第1のN型領域と、第1のN型領域の表面に設けられるP型領域と、P型領域の表面に設けられ、P型領域と電気的に接続される複数の第2のN型領域とを含む。 Preferably, the first and second light receiving elements are formed on the same semiconductor substrate. Each of the first and second light receiving elements is provided with a first N-type region, a P-type region provided on the surface of the first N-type region, and a surface of the P-type region. And a plurality of second N-type regions connected to each other.
好ましくは、受光モジュールは上述のいずれかの光センサ回路を備える。 Preferably, the light receiving module includes any one of the above-described optical sensor circuits.
本発明の光センサ回路および受光モジュールによれば、フォトダイオードの暗電流を低減することにより、フォトダイオードから出力される電流の線形性を向上させることができる。 According to the optical sensor circuit and the light receiving module of the present invention, the linearity of the current output from the photodiode can be improved by reducing the dark current of the photodiode.
以下において、本発明の実施の形態について図面を参照して詳しく説明する。なお、図中同一符号は同一または相当部分を示す。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the drawings, the same reference numerals indicate the same or corresponding parts.
[実施の形態1]
図1は、本発明の光センサ回路の適用例を示す図である。
[Embodiment 1]
FIG. 1 is a diagram showing an application example of the optical sensor circuit of the present invention.
図1を参照して、受光モジュール50は、光センサ回路1および信号処理回路2を備える。光センサ回路1は可視光の照度に応じた電気信号(信号S1)を出力する。信号処理回路2は光センサ回路1から受ける信号S1に応じて各種の処理を実行する。
Referring to FIG. 1, the
光センサ回路1は、受光素子であるフォトダイオードPD1A,PD2A,PD2Bを備える。フォトダイオードPD1A,PD2Aは本発明における「第1の受光素子」、「第2の受光素子」にそれぞれ相当する。なお、これらのフォトダイオードはシリコンフォトダイオードである。
The
フォトダイオードPD1Aは光の検出を行ない、電流I1Aを出力する。フォトダイオードPD2Aは光の強度に応じた電流I2A(光電流)を出力する。フォトダイオードPD2Bは光に応じて電流I2Bを出力する。 The photodiode PD1A detects light and outputs a current I1A. The photodiode PD2A outputs a current I2A (photocurrent) corresponding to the light intensity. The photodiode PD2B outputs a current I2B according to light.
光センサ回路1は、さらに、制御回路4を備える。制御回路4は電流I2Aに応じ、フォトダイオードPD1Aに与える印加電圧を変化させる。印加電圧が与えられることによりフォトダイオードPD1Aは光を検出すると電流I1Aを出力する。光の波長に対する光電感度はフォトダイオードPD1A,PD2Aで等しい。これにより、制御回路4はフォトダイオードPD1Aの感度に応じて印加電圧を変えることができるので、電流I1Aに含まれるノイズ成分、すなわち暗電流を光の波長によらず低減することができる。
The
フォトダイオードPD1Aの一方端は電源ノードに接続される。電源ノードの電位はVccである。制御回路4はフォトダイオードPD1Aの他方端の電位を変化させ、印加電圧を変化させる。 One end of the photodiode PD1A is connected to the power supply node. The potential of the power supply node is Vcc. The control circuit 4 changes the potential at the other end of the photodiode PD1A to change the applied voltage.
また、制御回路4は、電流I1Aから電流I2Bを減算した結果を信号S1として出力する。フォトダイオードPD1AとフォトダイオードPD2Bとでは光の波長に対する光電感度が異なる。これにより、光センサ回路1の分光感度特性を人間の視感度特性に近づけることが可能になる。
Further, the control circuit 4 outputs a result obtained by subtracting the current I2B from the current I1A as the signal S1. Photodiode sensitivity with respect to the wavelength of light is different between the photodiode PD1A and the photodiode PD2B. As a result, the spectral sensitivity characteristic of the
図2は、図1の光センサ回路1の回路図である。
図2を参照して、フォトダイオードPD1A,PD2A,PD2Bの各々は逆バイアスされる。フォトダイオードPD1Aのカソードは電源ノードに接続され、アノードはノードN5に接続される。フォトダイオードPD2AのカソードはノードN1に接続され、アノードはノードN2に接続される。フォトダイオードPD2BのカソードはノードN1に接続され、アノードは接地ノードに接続される。接地ノードの電位はGNDである。
FIG. 2 is a circuit diagram of the
Referring to FIG. 2, each of photodiodes PD1A, PD2A, PD2B is reverse-biased. The cathode of photodiode PD1A is connected to the power supply node, and the anode is connected to node N5. The cathode of the photodiode PD2A is connected to the node N1, and the anode is connected to the node N2. The cathode of photodiode PD2B is connected to node N1, and the anode is connected to the ground node. The potential of the ground node is GND.
制御回路4は、電流設定部6を含む。電流設定部6はフォトダイオードPD2Aに流れる電流I2Aに応じ、ノードN6から引き込む制御電流を設定する。電流設定部6は、PNPトランジスタQP1,QP2およびNPNトランジスタQN1〜QN7を含む。 The control circuit 4 includes a current setting unit 6. Current setting unit 6 sets a control current drawn from node N6 in accordance with current I2A flowing through photodiode PD2A. Current setting unit 6 includes PNP transistors QP1 and QP2 and NPN transistors QN1 to QN7.
PNPトランジスタQP1,QP2はカレントミラー回路を構成する。PNPトランジスタQP1はエミッタが電源ノードに接続され、ベースおよびコレクタがともにノードN1に接続される。PNPトランジスタQP2はエミッタが電源ノードに接続され、ベースがノードN1に接続され、コレクタがノードN3に接続される。 The PNP transistors QP1 and QP2 constitute a current mirror circuit. PNP transistor QP1 has an emitter connected to the power supply node, and a base and a collector connected to node N1. PNP transistor QP2 has an emitter connected to the power supply node, a base connected to node N1, and a collector connected to node N3.
NPNトランジスタQN1〜QN3はカレントミラー回路を構成する。NPNトランジスタQN1はコレクタおよびベースがノードN2に共通に接続され、エミッタが接地ノードに接続される。NPNトランジスタQN2はコレクタがノードN3に接続され、ベースがノードN2に接続され、エミッタが接地ノードに接続される。NPNトランジスタQN3はコレクタがノードN6に接続され、ベースがノードN2に接続され、エミッタが接地ノードに接続される。 NPN transistors QN1 to QN3 constitute a current mirror circuit. NPN transistor QN1 has a collector and a base commonly connected to node N2, and an emitter connected to a ground node. NPN transistor QN2 has a collector connected to node N3, a base connected to node N2, and an emitter connected to the ground node. NPN transistor QN3 has a collector connected to node N6, a base connected to node N2, and an emitter connected to the ground node.
ノードN6からNPNトランジスタQN3に流れる電流I6が本発明における「制御電流」に相当する。なお、NPNトランジスタQN3のエミッタ面積はNPNトランジスタQN1のエミッタ面積の8倍の大きさに設定される。 The current I6 flowing from the node N6 to the NPN transistor QN3 corresponds to the “control current” in the present invention. Note that the emitter area of the NPN transistor QN3 is set to 8 times the emitter area of the NPN transistor QN1.
NPNトランジスタQN4,QN6,QN7はカレントミラー回路を構成する。NPNトランジスタQN4はコレクタがノードN3に接続され、ベースがノードN3に接続され、エミッタが接地ノードに接続される。NPNトランジスタQN5はコレクタが電源ノードに接続され、ベースがノードN3に接続され、エミッタがノードN4に接続される。NPNトランジスタQN6はコレクタがノードN5に接続され、ベースがノードN4に接続され、エミッタが接地ノードに接続される。NPNトランジスタQN7はコレクタがノードN6に接続され、ベースがノードN4に接続され、エミッタが接地ノードに接続される。 NPN transistors QN4, QN6 and QN7 constitute a current mirror circuit. NPN transistor QN4 has a collector connected to node N3, a base connected to node N3, and an emitter connected to the ground node. NPN transistor QN5 has a collector connected to the power supply node, a base connected to node N3, and an emitter connected to node N4. NPN transistor QN6 has a collector connected to node N5, a base connected to node N4, and an emitter connected to the ground node. NPN transistor QN7 has a collector connected to node N6, a base connected to node N4, and an emitter connected to the ground node.
ここでNPNトランジスタQN5はNPNトランジスタQN4,QN6,QN7のベース電流を補償してカレントミラー回路の精度を上げるために設けられる。NPNトランジスタQN5がない場合、NPNトランジスタQN6,QN7の各々のコレクタ電流の大きさは、NPNトランジスタQN4のコレクタ電流からNPNトランジスタQN4,QN6,QN7の3つのトランジスタのベース電流を減じた大きさとなる。3つ程度のトランジスタによって構成されるカレントミラー回路の場合、コレクタ電流の精度の低下は小さい。しかし、たとえば10以上のトランジスタによってカレントミラーを構成する場合にはコレクタ電流の精度の低下を防ぐため、NPNトランジスタQN5のようなベース電流補償用のトランジスタが必要となる。 Here, the NPN transistor QN5 is provided to compensate for the base currents of the NPN transistors QN4, QN6, and QN7 to improve the accuracy of the current mirror circuit. When the NPN transistor QN5 is not provided, the magnitudes of the collector currents of the NPN transistors QN6 and QN7 are obtained by subtracting the base currents of the three transistors NPN transistors QN4, QN6, and QN7 from the collector current of the NPN transistor QN4. In the case of a current mirror circuit composed of about three transistors, the decrease in the accuracy of the collector current is small. However, for example, when a current mirror is constituted by 10 or more transistors, a base current compensating transistor such as the NPN transistor QN5 is required in order to prevent a decrease in the accuracy of the collector current.
制御回路4は、さらに、出力部8を含む。出力部8はノードN7から受ける検出電流に応じて出力処理を行なう。 Control circuit 4 further includes an output unit 8. Output unit 8 performs output processing according to the detected current received from node N7.
出力部8はNPNトランジスタQN8,QN9を含む。NPNトランジスタQN8はコレクタおよびベースがともにノードN7に接続され、エミッタが接地ノードに接続される。NPNトランジスタQN9はベースがノードN7に接続され、エミッタが接地ノードに接続される。 Output unit 8 includes NPN transistors QN8 and QN9. NPN transistor QN8 has a collector and a base both connected to node N7, and an emitter connected to the ground node. NPN transistor QN9 has a base connected to node N7 and an emitter connected to the ground node.
NPNトランジスタQN8,QN9はカレントミラー回路を構成する。カレントミラー回路はノードN7から受ける検出電流と同じ大きさの電流をNPNトランジスタQN9に流す。この処理は本発明の「出力処理」に相当する。 NPN transistors QN8 and QN9 constitute a current mirror circuit. The current mirror circuit passes a current having the same magnitude as the detection current received from node N7 to NPN transistor QN9. This process corresponds to the “output process” of the present invention.
光センサ回路1は、さらに、PNPトランジスタQP3,QP4を含む。これらのPNPトランジスタはフォトダイオードPD1Aに与える逆バイアス電圧を設定するために設けられる。
The
PNPトランジスタQP3はエミッタがノードN5に接続され、ベースがノードN6に接続され、コレクタがノードN7に接続される。PNPトランジスタQP4はエミッタが電源ノードに接続され、ベースおよびコレクタがノードN6に共通に接続される。PNPトランジスタQP4はダイオード接続される。すなわち、PNPトランジスタQP4はアノードが電源ノードに接続され、カソードがノードN6に接続されるダイオードと等価である。 PNP transistor QP3 has an emitter connected to node N5, a base connected to node N6, and a collector connected to node N7. PNP transistor QP4 has an emitter connected to the power supply node, and a base and a collector commonly connected to node N6. The PNP transistor QP4 is diode-connected. That is, the PNP transistor QP4 is equivalent to a diode having an anode connected to the power supply node and a cathode connected to the node N6.
なお、PNPトランジスタQP4は本発明における「第1のトランジスタ」に相当し、PNPトランジスタQP3は本発明における「第2のトランジスタ」に相当する。また、電源ノードは本発明における「第1のノード」に相当する。さらに、ノードN5〜N7は本発明における第2〜第4のノードにそれぞれ相当する。電源ノードにおける電位Vcc(第1の電位)とノードN5における電位(第2の電位)との差がフォトダイオードPD1Aに印加される逆バイアス電圧(印加電圧)の大きさとなる。 The PNP transistor QP4 corresponds to the “first transistor” in the present invention, and the PNP transistor QP3 corresponds to the “second transistor” in the present invention. The power supply node corresponds to the “first node” in the present invention. Further, the nodes N5 to N7 correspond to the second to fourth nodes in the present invention, respectively. The difference between the potential Vcc (first potential) at the power supply node and the potential (second potential) at the node N5 is the magnitude of the reverse bias voltage (applied voltage) applied to the photodiode PD1A.
図3は、図2のフォトダイオードPD1A,PD2A,PD2Bの断面図である。
図3を参照して、P型基板11の上に埋込N型拡散層12が形成される。また、P型基板11の上にはN型エピタキシャル層13(第1のN型領域)が形成される。N型エピタキシャル層13の表面にはP型拡散層14(P型領域)が形成される。N型エピタキシャル層13およびP型拡散層14の表面を覆うようにシリコン酸化膜15が形成される。
FIG. 3 is a cross-sectional view of the photodiodes PD1A, PD2A, and PD2B in FIG.
Referring to FIG. 3, buried N
P型拡散層16および埋込P型拡散層17によってN型エピタキシャル層13は複数の領域に分割されている。P型拡散層16および埋込P型拡散層17にはP型基板11を介して接地電位が与えられる。一方、N型エピタキシャル層13には接地電位よりも高い電位が与えられる。これにより各領域は電気的に分離される。
The N
P型拡散層16および埋込P型拡散層17によって互いに分離された2つの領域の一方にはフォトダイオードPD1Aが形成され、他方の領域にはフォトダイオードPD2A,PD2Bが形成される。フォトダイオードPD1A,PD2Aの各々はP型拡散層14、N型エピタキシャル層13により構成される。フォトダイオードPD2BはP型基板11、埋込N型拡散層12、およびN型エピタキシャル層13により構成される。このようにフォトダイオードPD1A,PD2Aは同じ半導体基板に形成される。
A photodiode PD1A is formed in one of the two regions separated from each other by the P-
なお、図3には、フォトダイオードPD2Bと同様の構成を有するフォトダイオードPD1Bが示される。フォトダイオードPD1Bは電源ノードと接地ノードとの間に接続される。よって、フォトダイオードPD1Bに電流が流れたとしてもこの電流は電源ノードと接地ノードとの間に流れるのみであり、光センサ回路1の動作に直接寄与しない。このため図2の回路図にはフォトダイオードPD1Bは示されていない。
FIG. 3 shows a photodiode PD1B having the same configuration as the photodiode PD2B. Photodiode PD1B is connected between the power supply node and the ground node. Therefore, even if a current flows through the photodiode PD1B, this current only flows between the power supply node and the ground node, and does not directly contribute to the operation of the
なお、標準的なバイポーラプロセスの場合、回路素子形成のため、P型基板の上にN型エピタキシャル層を成長させる。よって、回路動作上不要であってもフォトダイオードPD1Bは形成される。 In the case of a standard bipolar process, an N-type epitaxial layer is grown on a P-type substrate to form circuit elements. Therefore, the photodiode PD1B is formed even if unnecessary for circuit operation.
埋込N型拡散層12は半導体基板表面から深い位置にある。PN接合の深さが深いほどフォトダイオードが吸収する光の波長は長くなる。N型エピタキシャル層13の典型的な厚みは1μm程度である。フォトダイオードPD1B,PD2Bの各々は900nm付近の波長で受光感度がピークとなる分光感度特性を示す。
The buried N-
フォトダイオードPD1Aは半導体基板の表面付近に形成されたP型拡散層14とN型エピタキシャル層13とにより形成されたPN接合を有する。半導体基板の表面付近にPN接合が存在するため、フォトダイオードPD1Aの分光感度特性のピーク波長はフォトダイオードPD1Bの分光感度特性のピーク波長よりも短くなる。具体的には、550nm付近の波長でフォトダイオードPD1Aの受光感度がピークとなる。P型拡散層14の拡散深さを調整することによって、フォトダイオードPD1Aのピーク波長が調整される。なお、フォトダイオードPD2A,PD2Bの分光感度特性のピーク波長についてはフォトダイオードPD1A,PD1Bのピーク波長とそれぞれ同様である。
The photodiode PD1A has a PN junction formed by a P-
図4は、図2のフォトダイオードPD1A,PD1B,PD2A,PD2Bの受光面を示す平面図である。 FIG. 4 is a plan view showing light receiving surfaces of the photodiodes PD1A, PD1B, PD2A, and PD2B shown in FIG.
図4を参照して、半導体基板表面の上方から見た場合の受光面が示される。受光面A1はフォトダイオードPD1A,PD1Bの各々に共通する受光面である。受光面A2はフォトダイオードPD2A,PD2Bの各々に共通する受光面である。受光面A1の面積と受光面A2の面積との比は8:1となっている。なお、図2における電流I6(制御電流)と電流I2A(光電流)との比は、受光面A1の面積と受光面A2の面積との比によって定められる。また、受光面A2の面積を受光面A1の面積よりも小さくすることによって、光センサ回路1の分光感度特性を人間の視感度特性に近づけることができる。
Referring to FIG. 4, the light receiving surface when viewed from above the surface of the semiconductor substrate is shown. The light receiving surface A1 is a light receiving surface common to the photodiodes PD1A and PD1B. The light receiving surface A2 is a light receiving surface common to the photodiodes PD2A and PD2B. The ratio of the area of the light receiving surface A1 to the area of the light receiving surface A2 is 8: 1. Note that the ratio of the current I6 (control current) and the current I2A (photocurrent) in FIG. 2 is determined by the ratio of the area of the light receiving surface A1 to the area of the light receiving surface A2. Further, by making the area of the light receiving surface A2 smaller than the area of the light receiving surface A1, the spectral sensitivity characteristic of the
再び図2を参照して、光センサ回路1の動作を説明する。フォトダイオードPD2A,PD2Bには、それぞれ電流I2A,I2Bが流れる。PNPトランジスタQP1,QP2はカレントミラー回路を構成する。PNPトランジスタQP1のコレクタには(I2A+I2B)の電流が流れる。よってPNPトランジスタQP2のコレクタにも(I2A+I2B)の電流が流れる。
With reference to FIG. 2 again, the operation of the
NPNトランジスタQN1〜QN3はカレントミラー回路を構成する。NPNトランジスタQN1のコレクタ電流はI2Aであるので、NPNトランジスタQN2のコレクタ電流はI2Aになる。また、NPNトランジスタQN3のコレクタ電流は8×I2Aとなる。 NPN transistors QN1 to QN3 constitute a current mirror circuit. Since the collector current of NPN transistor QN1 is I2A, the collector current of NPN transistor QN2 is I2A. The collector current of NPN transistor QN3 is 8 × I2A.
NPNトランジスタQN4のコレクタ電流はPNPトランジスタQP2のコレクタ電流(I2A+I2B)からNPNトランジスタQN2のコレクタ電流(=I2A)を減じたものであり、I2Bとなる。NPNトランジスタQN4,QN6,QN7はカレントミラー回路を構成するので、NPNトランジスタQN4,QN6,QN7の各々のコレクタ電流はI2Bになる。 The collector current of the NPN transistor QN4 is obtained by subtracting the collector current (= I2A) of the NPN transistor QN2 from the collector current (I2A + I2B) of the PNP transistor QP2, and becomes I2B. Since NPN transistors QN4, QN6 and QN7 form a current mirror circuit, the collector currents of NPN transistors QN4, QN6 and QN7 are I2B.
フォトダイオードPD1Aには電流I1Aが流れる。PNPトランジスタQP3のコレクタ電流は電流I1AからNPNトランジスタQN6のコレクタ電流(=I2B)を減算した(I1A−I2B)となる。フォトダイオードPD1Aの光電流から深い接合のフォトダイオードPD2Bの光電流を減算することによって、光センサ回路1では800nm以上の波長の感度が低下する。よって分光感度特性を視感度特性に近づけることができる。つまり、電流設定部6はフォトダイオードPD2B(第3の受光素子)に流れる電流に応じ、出力部8が受ける検出電流を変化させて光電感度を調整する。
A current I1A flows through the photodiode PD1A. The collector current of the PNP transistor QP3 is (I1A-I2B) obtained by subtracting the collector current (= I2B) of the NPN transistor QN6 from the current I1A. By subtracting the photocurrent of the photodiode PD2B having a deep junction from the photocurrent of the photodiode PD1A, the sensitivity of the wavelength of 800 nm or more is lowered in the
電流I2Bの大きさを調整することで、分光感度曲線を人間の視感度特性により近づけることができる。電流I2Bの大きさは、たとえば図3に示す受光面A1,A2の面積比やNPNトランジスタQN4,QN6のコレクタ電流の比を調整することによって定められる。分光感度特性を調整することにより、たとえば、100ルクスの白熱灯の光が入射したときの出力電流と100ルクスの蛍光灯の光が入射したときの出力電流とを同じにすることができる。 By adjusting the magnitude of the current I2B, the spectral sensitivity curve can be made closer to the human visual sensitivity characteristic. The magnitude of current I2B is determined, for example, by adjusting the area ratio of light receiving surfaces A1 and A2 shown in FIG. 3 and the ratio of collector currents of NPN transistors QN4 and QN6. By adjusting the spectral sensitivity characteristics, for example, the output current when the light of a 100 lux incandescent lamp is incident and the output current when the light of a 100 lux fluorescent lamp is incident can be made the same.
本実施の形態において注目すべき点は、ダイオード接続されるPNPトランジスタQP4に、NPNトランジスタQN7のコレクタ電流(電流I2B)とNPNトランジスタQN3のコレクタ電流(電流I6)とを合わせた電流が流れる点である。電流I6についてはI6=8×I2Aの関係が成立する。また、図4に示すように、受光面A1,A2の面積比は8:1なのでI1A=8×I2Aの関係が成立する。つまりI6=I1Aである。よって、PNPトランジスタQP4に流れる電流は(I1A+I2B)となる。一方、PNPトランジスタQP3に流れる電流は(I1A−I2B)となる。 A point to be noted in the present embodiment is that a current obtained by adding the collector current (current I2B) of the NPN transistor QN7 and the collector current (current I6) of the NPN transistor QN3 flows to the diode-connected PNP transistor QP4. is there. The relationship of I6 = 8 × I2A is established for the current I6. Further, as shown in FIG. 4, since the area ratio of the light receiving surfaces A1 and A2 is 8: 1, the relationship of I1A = 8 × I2A is established. That is, I6 = I1A. Therefore, the current flowing through the PNP transistor QP4 is (I1A + I2B). On the other hand, the current flowing through the PNP transistor QP3 is (I1A-I2B).
PNPトランジスタQP4のベース−エミッタ間電圧をVbeとすると、PNPトランジスタQP3のベース電位は(Vcc−Vbe)となる。PNPトランジスタQP3にはPNPトランジスタQP4に流れる電流よりも大きな電流は流れないので、ノードN5における電位は(Vcc−Vbe)よりも大きくなる。フォトダイオードPD1Aの両端に印加される電圧はVbe以下(具体的には数mV〜数十mV程度)と小さくなるのでフォトダイオードPD1Aの暗電流は小さくなる。よって光センサ回路1は低照度時の線形性を向上させることができる。
When the base-emitter voltage of the PNP transistor QP4 is Vbe, the base potential of the PNP transistor QP3 is (Vcc-Vbe). Since a current larger than the current flowing through the PNP transistor QP4 does not flow through the PNP transistor QP3, the potential at the node N5 becomes higher than (Vcc−Vbe). Since the voltage applied to both ends of the photodiode PD1A is reduced to Vbe or less (specifically, about several mV to several tens mV), the dark current of the photodiode PD1A is reduced. Therefore, the
フォトダイオードPD1Aに印加される逆バイアス電圧について、より詳しく説明する。PNPトランジスタQP3,QP4のそれぞれのベース−エミッタ間電圧をVbe(QP3),Vbe(QP4)とする。一般的に、ベース−エミッタ間電圧は式(1)に従って示される。 The reverse bias voltage applied to the photodiode PD1A will be described in more detail. The base-emitter voltages of the PNP transistors QP3 and QP4 are Vbe (QP3) and Vbe (QP4), respectively. In general, the base-emitter voltage is given according to equation (1).
Vbe=kT/q×ln(Ic/Is) …(1)
ここでkはボルツマン定数であり、Tは絶対温度であり、Icはトランジスタのコレクタ電流であり、Isは逆方向飽和電流である。
Vbe = kT / q × ln (Ic / Is) (1)
Where k is the Boltzmann constant, T is the absolute temperature, Ic is the collector current of the transistor, and Is is the reverse saturation current.
各々のPNPトランジスタに流れるコレクタ電流が同じ場合、ベース−エミッタ間電圧Vbe(QP3),Vbe(QP4)は同じ値になる。よって、フォトダイオードPD1Aの両端の電位差がゼロになる。PNPトランジスタQP4のエミッタ電流がIであり、PNPトランジスタQP3のコレクタ電流がI/10である場合、式(1)からベース−エミッタ間電圧Vbe(QP3),Vbe(QP4)の差は以下の式(2)で示される。このベース−エミッタ間電圧の差がフォトダイオードPD1Aの両端に印加される逆バイアス電圧に相当する。
Vbe(QP4)−Vbe(QP3)
=kT/q×(ln(Ic(QP4)/Is)−ln(Ic(QP3)/Is))
=kT/q×ln(Ic(QP4)/Ic(QP3))
=kT/q×ln(10) …(2)
この場合、Vbe(QP4)−Vbe(QP3)は約60mVである。なお、実際にはPNPトランジスタQP3のコレクタ電流は、PNPトランジスタQP4のコレクタ電流と同程度か、少し小さな値になる。よって、フォトダイオードPD1Aに印加される逆バイアス電圧は60mVよりもさらに小さな値になる。
When the collector currents flowing in the respective PNP transistors are the same, the base-emitter voltages Vbe (QP3) and Vbe (QP4) have the same value. Therefore, the potential difference between both ends of the photodiode PD1A becomes zero. When the emitter current of the PNP transistor QP4 is I and the collector current of the PNP transistor QP3 is I / 10, the difference between the base-emitter voltages Vbe (QP3) and Vbe (QP4) from the equation (1) is as follows: It is indicated by (2). This difference between the base-emitter voltages corresponds to the reverse bias voltage applied across the photodiode PD1A.
Vbe (QP4) -Vbe (QP3)
= KT / q * (ln (Ic (QP4) / Is) -ln (Ic (QP3) / Is))
= KT / q × ln (Ic (QP4) / Ic (QP3))
= KT / q × ln (10) (2)
In this case, Vbe (QP4) −Vbe (QP3) is about 60 mV. In practice, the collector current of the PNP transistor QP3 is approximately the same as or slightly smaller than the collector current of the PNP transistor QP4. Therefore, the reverse bias voltage applied to the photodiode PD1A is a value smaller than 60 mV.
一方、図11の光センサ回路101(従来例)におけるフォトダイオードPD1Aの場合、フォトダイオードPD1Aの両端にはVcc−Vbe(QN3)という逆バイアス電圧が印加される。Vccが5V、Vbe(QN3)が約0.6Vとすると、従来例の場合、フォトダイオードPD1Aの両端に4.4Vの逆バイアス電圧が印加される。 On the other hand, in the case of the photodiode PD1A in the optical sensor circuit 101 (conventional example) in FIG. 11, a reverse bias voltage of Vcc-Vbe (QN3) is applied to both ends of the photodiode PD1A. If Vcc is 5V and Vbe (QN3) is about 0.6V, a reverse bias voltage of 4.4V is applied across the photodiode PD1A in the conventional example.
なお、PNPトランジスタQP3のコレクタ電流(=I1A−I2B)はNPNトランジスタQN8,QN9によって光センサ回路1の外部に出力される電流となる。この電流は、たとえば図1の信号処理回路2により増幅されたり、電圧変換されたりする。
The collector current (= I1A-I2B) of the PNP transistor QP3 is a current output to the outside of the
なお、フォトダイオードPD1Aの両端に印加される逆バイアス電圧を小さくするためには、フォトダイオードPD1AとフォトダイオードPD2Aとで光の波長に対する光電感度が等しい必要がある。また、フォトダイオードPD1A,PD2Aの受光面の面積比とフォトダイオードPD1A,PD2Aから出力される光電流の比とが同じでなければならない。よって各フォトダイオードの受光面には光が均一に入ることが必要となる。 In order to reduce the reverse bias voltage applied to both ends of the photodiode PD1A, the photodiodes PD1A and the photodiode PD2A need to have the same photoelectric sensitivity with respect to the wavelength of light. Further, the area ratio of the light receiving surfaces of the photodiodes PD1A and PD2A and the ratio of the photocurrents output from the photodiodes PD1A and PD2A must be the same. Therefore, it is necessary for light to uniformly enter the light receiving surface of each photodiode.
図5は、フォトダイオードの受光面の配置の一例を示す図である。
図5を参照して、受光面A11,A12はフォトダイオードPD1A,PD1Bに共通の受光面であり、本発明における「第1および第2の受光面」にそれぞれ相当する。また、受光面A2はフォトダイオードPD1A,PD1Bに共通の受光面であり、本発明における「第3の受光面」に相当する。
FIG. 5 is a diagram showing an example of the arrangement of the light receiving surfaces of the photodiodes.
Referring to FIG. 5, light receiving surfaces A11 and A12 are light receiving surfaces common to photodiodes PD1A and PD1B, and correspond to “first and second light receiving surfaces” in the present invention, respectively. The light receiving surface A2 is a light receiving surface common to the photodiodes PD1A and PD1B, and corresponds to the “third light receiving surface” in the present invention.
受光面A11,A12は半導体基板の上方から見た場合に、受光面A2を両脇から挟むように設けられる。受光面A11,A12,A2は半導体基板の主表面上の軸Xおよび軸Xに垂直な軸Yに対称に配置される。なお、受光面A11,A12,A2は軸X,Yの一方のみに対称であってもよい。 The light receiving surfaces A11 and A12 are provided so as to sandwich the light receiving surface A2 from both sides when viewed from above the semiconductor substrate. The light receiving surfaces A11, A12, A2 are arranged symmetrically with respect to the axis X on the main surface of the semiconductor substrate and the axis Y perpendicular to the axis X. Note that the light receiving surfaces A11, A12, and A2 may be symmetric with respect to only one of the axes X and Y.
図6は、フォトダイオードの受光面の配置の別の例を示す図である。
図6を参照して、受光面A21,A22はフォトダイオードPD2A,PD2Bに共通する受光面である。受光面A1,A21,A22は点P1に点対称に配置される。
FIG. 6 is a diagram illustrating another example of the arrangement of the light receiving surfaces of the photodiodes.
Referring to FIG. 6, light receiving surfaces A21 and A22 are light receiving surfaces common to photodiodes PD2A and PD2B. The light receiving surfaces A1, A21, A22 are arranged symmetrically with respect to the point P1.
図5および図6に示すように受光面を配置することで、フォトダイオードに入射する光に斑がある場合、すなわち入射光の光量が均一でない場合にも回路の動作を安定させることができる。 By arranging the light receiving surface as shown in FIGS. 5 and 6, the operation of the circuit can be stabilized even when the light incident on the photodiode is uneven, that is, when the amount of incident light is not uniform.
図7は、光センサ回路1による効果を説明する図である。
図7を参照して、横軸は照度を示し、縦軸はフォトダイオードPD1Aの出力電流を示す。従来例(図11の光センサ回路101)と比較すると、本発明では、フォトダイオードPD1Aの両端に印加される逆バイアス電圧が小さくなることにより、暗電流が低減される。図7に示すように本発明によれば低照度時における出力電流の線形性を従来例よりも向上させることができる。
FIG. 7 is a diagram for explaining the effect of the
Referring to FIG. 7, the horizontal axis represents illuminance, and the vertical axis represents the output current of photodiode PD1A. Compared to the conventional example (the
なお、図1の光センサ回路1において、PNPトランジスタをPチャネルMOSFETに置き換え、NPNトランジスタをNチャネルMOSFETに置き換えてもよい。
In the
[実施の形態2]
実施の形態2の光センサ回路は暗電流補償が施されている点で実施の形態1の光センサ回路と異なる。暗電流補償が施されることにより、実施の形態2の光センサ回路は低照度時や高温時にも安定して動作することができる。なお、実施の形態2の光センサ回路を備える受光モジュールの構成は図1に示す構成と同様であるので以後の説明は繰り返さない。
[Embodiment 2]
The optical sensor circuit of the second embodiment is different from the optical sensor circuit of the first embodiment in that dark current compensation is performed. By applying dark current compensation, the photosensor circuit of
図8は、実施の形態2の光センサ回路の回路図である。
図8を参照して、光センサ回路1Aは受光面が遮光されるフォトダイオードPD3Aをさらに備える点で図2の光センサ回路1と異なる。また、光センサ回路1Aは制御回路4に代えて制御回路4Aを備える点で図1の光センサ回路1と異なる。
FIG. 8 is a circuit diagram of the photosensor circuit of the second embodiment.
Referring to FIG. 8,
制御回路4Aは電流設定部6に代えて電流設定部6Aを含む点で制御回路4と異なる。電流設定部6Aは暗電流補償部21をさらに含む点で電流設定部6と異なる。なお、光センサ回路1Aの他の部分の構成は光センサ回路1と同様であるので以後の説明は繰り返さない。
The
フォトダイオードPD3Aは暗電流補償用に設けられる。フォトダイオードPD3Aの構成は図3に示すフォトダイオードPD1Aの構成と同様である。ただしフォトダイオードPD3Aの受光面は遮光膜22により覆われる。遮光膜22はたとえば金属膜である。
The photodiode PD3A is provided for dark current compensation. The configuration of the photodiode PD3A is the same as that of the photodiode PD1A shown in FIG. However, the light receiving surface of the photodiode PD3A is covered with the
図5に示す受光面A11を金属膜により遮光することで、フォトダイオードPD1Aと同様の構成を有するフォトダイオードPD3Aを形成することができる。ただしこの場合、実施の形態1に比較してフォトダイオードPD1Aの受光面の面積は半分になる。つまりフォトダイオードPD1Aの受光面とフォトダイオードPD2Aの受光面との比が4:1になる。これによりNPNトランジスタQN3に流れるコレクタ電流はNPNトランジスタQN1に流れるコレクタ電流の4倍になる。つまり、光センサ回路1Aでは、NPNトランジスタQN3のエミッタサイズが光センサ回路1におけるNPNトランジスタQN3のエミッタサイズの半分になる。
By shielding the light receiving surface A11 shown in FIG. 5 with a metal film, a photodiode PD3A having the same configuration as the photodiode PD1A can be formed. However, in this case, the area of the light receiving surface of the photodiode PD1A is halved compared to the first embodiment. That is, the ratio of the light receiving surface of the photodiode PD1A to the light receiving surface of the photodiode PD2A is 4: 1. As a result, the collector current flowing through the NPN transistor QN3 is four times the collector current flowing through the NPN transistor QN1. That is, in the
また、実施の形態1と比較するとフォトダイオードPD1Aに流れる電流が半分になる。NPNトランジスタQN6,QN7の各々のコレクタ電流も実施の形態1におけるコレクタ電流の半分にする必要がある。このため、NPNトランジスタQN4のエミッタサイズは実施の形態1におけるNPNトランジスタQN4のエミッタサイズの2倍に設定される。 Further, the current flowing through the photodiode PD1A is halved as compared with the first embodiment. The collector current of each of NPN transistors QN6 and QN7 also needs to be half of the collector current in the first embodiment. Therefore, the emitter size of NPN transistor QN4 is set to twice the emitter size of NPN transistor QN4 in the first embodiment.
暗電流補償部21は、PNPトランジスタQP5、およびNPNトランジスタQN10,QN11を含む。
The dark
PNPトランジスタQP5のエミッタはフォトダイオードPD3Aのアノードに接続され、ベースはノードN6に接続され、コレクタはノードN7に接続される。NPNトランジスタQN10のコレクタおよびベースはノードN7に共通に接続され、エミッタが接地ノードに接続される。NPNトランジスタQN11はコレクタがノードN5に接続され、ベースがノードN7に接続され、エミッタが接地ノードに接続される。なお、NPNトランジスタQN10,QN11はカレントミラー回路を構成する。 The emitter of PNP transistor QP5 is connected to the anode of photodiode PD3A, the base is connected to node N6, and the collector is connected to node N7. NPN transistor QN10 has a collector and a base commonly connected to node N7, and an emitter connected to the ground node. NPN transistor QN11 has a collector connected to node N5, a base connected to node N7, and an emitter connected to the ground node. NPN transistors QN10 and QN11 constitute a current mirror circuit.
フォトダイオードPD3Aに流れる暗電流をIDARKとする。暗電流IDARKはPNPトランジスタQP5およびNPNトランジスタQN10を流れる。このときNPNトランジスタQN11にも暗電流IDARKが流れる。NPNトランジスタQN11のコレクタはフォトダイオードPD1Aのアノードに接続されている。NPNトランジスタQN8に流れるコレクタ電流(検出電流)はフォトダイオードPD1Aに流れる電流から暗電流IDARKを減じた電流に等しくなる。フォトダイオードPD1Aで発生した暗電流がキャンセルされる。つまり、電流設定部6AはフォトダイオードPD3A(第3の受光素子)に流れる暗電流IDARKに応じて検出電流を補正する。
A dark current flowing through the photodiode PD3A is assumed to be IDARK. The dark current IDARK flows through the PNP transistor QP5 and the NPN transistor QN10. At this time, the dark current IDARK also flows through the NPN transistor QN11. The collector of the NPN transistor QN11 is connected to the anode of the photodiode PD1A. The collector current (detection current) flowing through the NPN transistor QN8 is equal to the current obtained by subtracting the dark current IDARK from the current flowing through the photodiode PD1A. The dark current generated in the photodiode PD1A is cancelled. That is, the
なお、フォトダイオードPD3Aの受光面積をフォトダイオードPD1Aの面積の1/Nにし、NPNトランジスタQN11のエミッタ面積をNPNトランジスタQN10のN倍にしてもよい(Nは自然数)。この場合、フォトダイオードPD3Aの面積を小さくすることができるので、光センサ回路の面積を縮小することができる。この場合には、フォトダイオードPD3Aに流れる暗電流は上述の暗電流IDARKの1/N倍になる。よってNPNトランジスタQN10,QN11のエミッタ面積比を1:Nに設定する。NPNトランジスタQN11に流れる電流はNPNトランジスタQN10に流れる電流のN倍になるのでフォトダイオードPD1Aで発生する電流から暗電流を減じた電流を得ることができる。 The light receiving area of the photodiode PD3A may be 1 / N of the area of the photodiode PD1A, and the emitter area of the NPN transistor QN11 may be N times that of the NPN transistor QN10 (N is a natural number). In this case, since the area of the photodiode PD3A can be reduced, the area of the photosensor circuit can be reduced. In this case, the dark current flowing through the photodiode PD3A is 1 / N times the dark current IDARK described above. Therefore, the emitter area ratio of NPN transistors QN10 and QN11 is set to 1: N. Since the current flowing through the NPN transistor QN11 is N times the current flowing through the NPN transistor QN10, a current obtained by subtracting the dark current from the current generated in the photodiode PD1A can be obtained.
以上のように実施の形態2によればフォトダイオードに生じる暗電流をキャンセルすることができる。よって実施の形態2によれば、低照度時だけでなく高温時にも暗電流を低減させることができ、出力電流の線形性を向上させることができる。 As described above, according to the second embodiment, the dark current generated in the photodiode can be canceled. Therefore, according to the second embodiment, dark current can be reduced not only at low illuminance but also at high temperatures, and the linearity of output current can be improved.
[実施の形態3]
実施の形態3の光センサ回路の回路構成は図1に示す光センサ回路1の回路構成と同様であるので以後の説明は繰り返さない。また、実施の形態3の光センサ回路を備える受光モジュールの構成は図1に示す構成と同様であるので以後の説明は繰り返さない。実施の形態3の光センサ回路は浅いPN接合を有するフォトダイオードの構成が実施の形態1と異なる。
[Embodiment 3]
Since the circuit configuration of the photosensor circuit of the third embodiment is similar to the circuit configuration of
図9は、実施の形態3の光センサ回路に含まれるフォトダイオードの構成を示す断面図である。 FIG. 9 is a cross-sectional view illustrating a configuration of a photodiode included in the photosensor circuit according to the third embodiment.
図9を参照して、フォトダイオードPD1A,PD2Aの各々のP型拡散層14(P型領域)には、複数のN型拡散層31(複数の第2のN型領域)が短冊状に形成される。この点において、図9に示すフォトダイオードPD1A,PD2Aは図3に示すフォトダイオードPD1A,PD2Aとそれぞれ異なる。 Referring to FIG. 9, a plurality of N-type diffusion layers 31 (a plurality of second N-type regions) are formed in a strip shape in each of P-type diffusion layers 14 (P-type regions) of photodiodes PD1A and PD2A. Is done. In this respect, the photodiodes PD1A and PD2A shown in FIG. 9 are different from the photodiodes PD1A and PD2A shown in FIG.
なお、フォトダイオードPD1A,PD2Aの他の部分の構成は図2に示す構成と同様である。また、図9に示すフォトダイオードPD1Bの構成は図2に示す構成と同様である。よって、これらの構成に関する以後の説明は繰り返さない。 The configuration of the other parts of the photodiodes PD1A and PD2A is the same as that shown in FIG. Further, the configuration of the photodiode PD1B shown in FIG. 9 is the same as the configuration shown in FIG. Therefore, the following description regarding these configurations will not be repeated.
複数のN型拡散層31はP型拡散層14と短絡される。光が入ったときには半導体基板表面付近で発生するキャリアが複数のN型拡散層31により吸収される。実施の形態3では特に短波長側の感度を実施の形態1よりも低下させることができる。これにより光センサ回路の分光感度特性を人間の視感度特性に近づけることができる。
The plurality of N-type diffusion layers 31 are short-circuited with the P-
なお、N型拡散層31の面積が大きいほど短波長領域の感度を低下させることができるため、分光感度特性を視感度特性に近づけることができる。しかしながら、N型拡散層31を短冊状ではなく1つの領域として形成した場合、ピンチ現象(P型抵抗にN型層を拡散することによって抵抗チャネルが狭められる現象)によりP型拡散層14の抵抗が大きくなる。P型拡散層14の抵抗が大きくなるとフォトダイオードPD1A,PD2Aの応答が遅くなる。複数のN型拡散層31を短冊状に配置することによって、フォトダイオードの応答速度の低下を防止できる。
Note that the sensitivity of the short wavelength region can be lowered as the area of the N-
図10は、実施の形態3による効果を説明する図である。
図10を参照して、曲線B1,B2はそれぞれ、キャリア吸収がない場合の光センサ回路の感度、およびキャリア吸収がある場合の光センサ回路の感度が示される。さらに、図9には標準視感度曲線が示される。
FIG. 10 is a diagram for explaining the effect of the third embodiment.
Referring to FIG. 10, curves B1 and B2 respectively show the sensitivity of the photosensor circuit when there is no carrier absorption and the sensitivity of the photosensor circuit when there is carrier absorption. Further, FIG. 9 shows a standard visibility curve.
曲線B1,B2を比較すると、特に480nmよりも短い波長において、キャリア吸収がある場合の感度はキャリア吸収がない場合の感度よりも低下する。つまり、キャリア吸収を行なうことによって感度特性は視感度特性に近づく。 When the curves B1 and B2 are compared, the sensitivity in the presence of carrier absorption is lower than that in the absence of carrier absorption, particularly at a wavelength shorter than 480 nm. In other words, the sensitivity characteristic approaches the visibility characteristic by performing carrier absorption.
以上のように実施の形態3によれば、半導体基板表面のP型拡散層に複数の短冊状のN型拡散層を形成することによって、より視感度特性に近い感度特性を得ることが可能になる。 As described above, according to the third embodiment, by forming a plurality of strip-shaped N-type diffusion layers in the P-type diffusion layer on the surface of the semiconductor substrate, it is possible to obtain a sensitivity characteristic closer to the visibility characteristic. Become.
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
1,1A,101 光センサ回路、2 信号処理回路、4,4A 制御回路、6,6A 電流設定部、8 出力部、11,111 P型基板、12,112 埋込N型拡散層、13,113 N型エピタキシャル層、14,114 P型拡散層、15,115 シリコン酸化膜、16,116 P型拡散層、17,117 埋込P型拡散層、21 暗電流補償部、22 遮光膜、31 N型拡散層、50 受光モジュール、A1,A2,A11,A12,A21,A22 受光面、B1,B2 曲線、N1〜N7 ノード、P1 点、PD1A,PD1B,PD2A,PD2B,PD3A フォトダイオード、QN1〜QN11 NPNトランジスタ、QP1〜QP5 PNPトランジスタ、X,Y 軸。 1, 1A, 101 photo sensor circuit, 2 signal processing circuit, 4, 4A control circuit, 6, 6A current setting unit, 8 output unit, 11, 111 P-type substrate, 12, 112 buried N-type diffusion layer, 13, 113 N-type epitaxial layer, 14,114 P-type diffusion layer, 15,115 silicon oxide film, 16,116 P-type diffusion layer, 17,117 buried P-type diffusion layer, 21 dark current compensation unit, 22 light-shielding film, 31 N-type diffusion layer, 50 light receiving module, A1, A2, A11, A12, A21, A22 light receiving surface, B1, B2 curve, N1 to N7 nodes, P1 point, PD1A, PD1B, PD2A, PD2B, PD3A photodiode, QN1 QN11 NPN transistor, QP1-QP5 PNP transistor, X and Y axes.
Claims (10)
前記光の強度に応じた光電流を出力する第2の受光素子と、
前記光電流に応じ、前記第1の受光素子に印加する印加電圧を変化させる制御回路とを備える、光センサ回路。 A first light receiving element for detecting light;
A second light receiving element that outputs a photocurrent according to the intensity of the light;
An optical sensor circuit comprising: a control circuit that changes an applied voltage applied to the first light receiving element in accordance with the photocurrent.
前記制御回路は、
一方端が前記第1のノードに接続され、他方端および制御電極が第3のノードに共通に接続される第1のトランジスタと、
一方端が前記第2のノードに接続され、制御電極が前記第3のノードに接続され、他方端が第4のノードに接続される第2のトランジスタと、
前記光電流に応じ、前記第3のノードから引き込む制御電流を設定する電流設定部と、
前記第4のノードから受ける検出電流に応じて出力処理を行なう出力部とを含む、請求項1に記載の光センサ回路。 The first light receiving element is between a first node to which a first potential is applied and a second node to which a second potential different in potential from the first potential by the applied voltage is applied. Connected to
The control circuit includes:
A first transistor having one end connected to the first node and the other end and a control electrode commonly connected to a third node;
A second transistor having one end connected to the second node, a control electrode connected to the third node, and the other end connected to a fourth node;
A current setting unit for setting a control current drawn from the third node according to the photocurrent;
The optical sensor circuit according to claim 1, further comprising: an output unit that performs an output process according to a detection current received from the fourth node.
前記光の波長に対する光電感度が前記第1の受光素子と異なる第3の受光素子をさらに備え、
前記電流設定部は、前記第3の受光素子に流れる電流に応じて前記検出電流を変化させる、請求項2に記載の光センサ回路。 The photosensor circuit is:
A third light receiving element having a photoelectric sensitivity to the wavelength of the light different from that of the first light receiving element;
The optical sensor circuit according to claim 2, wherein the current setting unit changes the detection current according to a current flowing through the third light receiving element.
受光面が遮光される第3の受光素子をさらに備え、
前記電流設定部は、前記第3の受光素子に流れる暗電流に応じて前記検出電流を補正する、請求項2に記載の光センサ回路。 The photosensor circuit is:
A third light receiving element whose light receiving surface is shielded;
The optical sensor circuit according to claim 2, wherein the current setting unit corrects the detection current in accordance with a dark current flowing through the third light receiving element.
前記第1の受光素子は、
前記半導体基板の主表面に設けられる第1および第2の受光面を有し、
前記第2の受光素子は、
前記主表面に設けられる第3の受光面を有し、
前記半導体基板の上方から見た場合に、前記第1および第2の受光面は、前記第3の受光面を両脇から挟むように設けられる、請求項1に記載の光センサ回路。 The first and second light receiving elements are formed on the same semiconductor substrate;
The first light receiving element is:
Having first and second light receiving surfaces provided on a main surface of the semiconductor substrate;
The second light receiving element is
A third light receiving surface provided on the main surface;
The optical sensor circuit according to claim 1, wherein the first and second light receiving surfaces are provided so as to sandwich the third light receiving surface from both sides when viewed from above the semiconductor substrate.
前記第1および第2の受光素子の各々は、
第1のN型領域と、
前記第1のN型領域の表面に設けられるP型領域と、
前記P型領域の表面に設けられ、前記P型領域と電気的に接続される複数の第2のN型領域とを含む、請求項1に記載の光センサ回路。 The first and second light receiving elements are formed on the same semiconductor substrate;
Each of the first and second light receiving elements is:
A first N-type region;
A P-type region provided on a surface of the first N-type region;
2. The optical sensor circuit according to claim 1, comprising a plurality of second N-type regions provided on a surface of the P-type region and electrically connected to the P-type region.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005256189A JP4429240B2 (en) | 2005-09-05 | 2005-09-05 | Optical sensor circuit and light receiving module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005256189A JP4429240B2 (en) | 2005-09-05 | 2005-09-05 | Optical sensor circuit and light receiving module |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007073591A true JP2007073591A (en) | 2007-03-22 |
JP4429240B2 JP4429240B2 (en) | 2010-03-10 |
Family
ID=37934816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005256189A Active JP4429240B2 (en) | 2005-09-05 | 2005-09-05 | Optical sensor circuit and light receiving module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4429240B2 (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090027372A1 (en) * | 2007-07-25 | 2009-01-29 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and electronic device having the same |
JP2009139784A (en) * | 2007-12-10 | 2009-06-25 | Epson Imaging Devices Corp | Display device |
JP2011129107A (en) * | 2009-11-20 | 2011-06-30 | Semiconductor Energy Lab Co Ltd | Semiconductor device and display device |
CN102564583A (en) * | 2010-11-10 | 2012-07-11 | 夏普株式会社 | Illuminance sensor and display device including same |
US8773350B2 (en) | 2011-08-31 | 2014-07-08 | Sharp Kabushiki Kaisha | Sensor circuit and electronic apparatus |
US9893736B2 (en) | 2012-04-09 | 2018-02-13 | Sharp Kabushiki Kaisha | Analog to digital conversion device, illuminance sensor device, and electronic apparatus comprising the illuminance sensor device |
-
2005
- 2005-09-05 JP JP2005256189A patent/JP4429240B2/en active Active
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090027372A1 (en) * | 2007-07-25 | 2009-01-29 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and electronic device having the same |
WO2009014155A1 (en) * | 2007-07-25 | 2009-01-29 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and electronic device having the same |
US8154480B2 (en) | 2007-07-25 | 2012-04-10 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and electronic device having the same |
US8913050B2 (en) | 2007-07-25 | 2014-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and electronic device having the same |
JP2009139784A (en) * | 2007-12-10 | 2009-06-25 | Epson Imaging Devices Corp | Display device |
JP2011129107A (en) * | 2009-11-20 | 2011-06-30 | Semiconductor Energy Lab Co Ltd | Semiconductor device and display device |
CN102564583A (en) * | 2010-11-10 | 2012-07-11 | 夏普株式会社 | Illuminance sensor and display device including same |
US8648807B2 (en) | 2010-11-10 | 2014-02-11 | Sharp Kabushiki Kaisha | Illuminance sensor and display device including same |
US8773350B2 (en) | 2011-08-31 | 2014-07-08 | Sharp Kabushiki Kaisha | Sensor circuit and electronic apparatus |
US9893736B2 (en) | 2012-04-09 | 2018-02-13 | Sharp Kabushiki Kaisha | Analog to digital conversion device, illuminance sensor device, and electronic apparatus comprising the illuminance sensor device |
Also Published As
Publication number | Publication date |
---|---|
JP4429240B2 (en) | 2010-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4429240B2 (en) | Optical sensor circuit and light receiving module | |
US7196311B2 (en) | Semiconductor photosensor | |
US20110180693A1 (en) | Photodiode front end with improved power supply rejection ratio (psrr) | |
TWI427276B (en) | Light sensing circuit and method thereof | |
US9640700B2 (en) | Optical sensor, and electronic apparatus | |
US9197220B2 (en) | Method for resetting photoelectric conversion device, and photoelectric conversion device | |
TWI242296B (en) | A simple CMOS light-to-current sensor | |
US7683955B2 (en) | Photocurrent sensing circuit converting an illumination of visible light into an electric signal as well as photosensor and electronic device with the photocurrent sensing circuit | |
JP2012191166A (en) | Photosensor and electronic apparatus | |
US8003930B2 (en) | Ambient light sensor | |
US20080054163A1 (en) | Logarithmic-compression analog-digital conversion circuit and semiconductor photosensor device | |
de Souza Campos et al. | Photodetection with gate-controlled lateral BJTs from standard CMOS technology | |
JP4608329B2 (en) | Photodetector | |
Milovančev et al. | Optical wireless APD receivers in 0.35 µm HV CMOS technology with large detection area | |
Papalias et al. | Making sense of light sensors | |
US10852182B2 (en) | Ambient light detector, detector array and method | |
US20130256508A1 (en) | Photoelectric conversion device | |
JP5513732B2 (en) | Illuminance sensor | |
CN112673240A (en) | Photoelectric detection circuit, photoelectric detection device, and electronic device | |
JP7288838B2 (en) | light sensor | |
Boulanger et al. | A novel 350nm CMOS optical receiver based on a current-assisted photodiode detector | |
Shi et al. | A Programmable Ambient Light Sensor with Dark Current Compensation and Wide Dynamic Range | |
JP4611255B2 (en) | Semiconductor photo detector | |
Marwick et al. | A UV photodetector with internal gain fabricated in silicon on sapphire CMOS | |
JP2004048259A (en) | Current mirror circuit and circuit for optical signal employing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090602 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091208 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091215 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4429240 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |