Nothing Special   »   [go: up one dir, main page]

JP2006238007A - データ発生装置 - Google Patents

データ発生装置 Download PDF

Info

Publication number
JP2006238007A
JP2006238007A JP2005049069A JP2005049069A JP2006238007A JP 2006238007 A JP2006238007 A JP 2006238007A JP 2005049069 A JP2005049069 A JP 2005049069A JP 2005049069 A JP2005049069 A JP 2005049069A JP 2006238007 A JP2006238007 A JP 2006238007A
Authority
JP
Japan
Prior art keywords
data
parallel
trigger signal
reference clock
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005049069A
Other languages
English (en)
Other versions
JP4192228B2 (ja
Inventor
Yasumasa Fujisawa
泰全 藤沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Japan Ltd
Original Assignee
Tektronix Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Japan Ltd filed Critical Tektronix Japan Ltd
Priority to JP2005049069A priority Critical patent/JP4192228B2/ja
Priority to US11/359,010 priority patent/US7295139B2/en
Publication of JP2006238007A publication Critical patent/JP2006238007A/ja
Application granted granted Critical
Publication of JP4192228B2 publication Critical patent/JP4192228B2/ja
Anticipated expiration legal-status Critical
Active legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00Parallel/series conversion or vice versa
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02Digital function generators
    • G06F1/025Digital function generators for functions having two-valued amplitude, e.g. Walsh functions

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

【課題】トリガ信号に応じたデータ出力開始のタイミングを安定させる。
【解決手段】トリガ検出回路8は、トリガ信号と基準クロックの位相関係を示す位相情報を生成する。データ・パターン発生回路10では、トリガ信号に応じて、基準クロックに従って並列データを発生する。データ・シフト回路11は、位相情報に応じて、並列データ中のデータを所定順序に従って基準クロックに対してシフトしたシフト並列データに変換する。並直列変換回路16は、シフト並列データを直列データに変換する。
【選択図】図3

Description

本発明は、高速なデータを発生できるデータ発生装置に関し、特に任意のトリガ信号に応じてデータの発生を開始できるデータ発生装置に関する。
データ発生装置は、任意のデータ・パターンを予めメモリに記憶し、これを読み出すことでデータを出力する。データ・パターンの速度は、より高速ものが求められているが、メモリを単純に読み出すだけでは、速度に限界があるため、メモリから並列にデータを読み出し、これを並直列(パラレル・シリアル)変換することによって、データ・パターンの速度を上げることが行われている。このデータ発生装置においては、任意のトリガ信号に応じて波形信号の発生を開始させる機能が求められていうおり、これを実現するため、従来から、以下の2つの回路が知られている。
図1は、従来のデータ発生装置の1例を示すブロック図である。クロック発生回路12は、クロック・ゲート回路14に連続的なクロックCLKを供給する。クロック・ゲート回路14は、トリガ信号に応じてクロックCLKを同期的にイネーブルする。並直列変換回路16はゲートされたクロックCLKによって動作する。また、並直列変換回路16は、クロックCLKを分周した分周クロックを出力し、これによってデータ・パターン発生回路10は動作する。この場合の分周比は、並列データのビット数に応じて定める。例えば、並列データが4ビットであれば、分周比を4とする。分周クロックもトリガ信号に応じてイネーブルされるので、結果としてデータ・パターン発生回路10は並列データをトリガ信号に応じて出力することになる。
図2は、従来のデータ発生装置の他の例を示すブロック図である。図1に対応する機能を有するものは、同じ符号を付して説明する。クロック発生回路12は、並直列変換回路16に連続的なクロックCLKを供給する。並直列変換回路16は、クロックCLKを分周した分周クロックを連続的にデータ・パターン発生回路10に供給する。データ・パターン発生回路10は、トリガ入力端子を有し、トリガ信号の入力を受けると直列データ生成用に並列データの供給を開始する。この並列データを並直列変換回路16は、直列データに変換する。
なお、トリガ信号に応じてパルスを生成する回路は、例えば米国特許第5430660号なども開示している。これは、トリガ信号に応じて発振させることができる電圧制御発振回路(VCO)を用いたものである。しかし、トリガ信号に応じてVCOを発振させるので、高速なレスポンスは期待できない。
米国特許第5430660号
クロックCLK(又は分周クロック)は、トリガ信号の入力時点を受けてから出力されるので、トリガ信号の入力時点に対してクロックCLKの位相には遅延が発生する。こうした遅延を除去する方法としては、PLL(Phase Locked Loop)又はDLL(Delay Locked Loop)を用いて、クロックCLKを意図的に1周期近く遅延(周回遅れに)させることによって、遅延していないのと同じ位相関係にしてしまう手法が知られている。ところが、図1に示す従来例では、クロックCLK及び分周クロックは、トリガ信号に応じてゲートされるため、連続的に供給されない。このためPLL(Phase Locked Loop)またはDLL(Delay Locked Loop)を用いるこの手法は利用できない。
一方、図2に示す従来例では、クロックCLKおよび分周クロックが連続的であるため、PLL又はDLLを用いた上述のロジック回路の高速化が可能である。しかし、分周クロックのタイミングで直列データの出力を開始するため、トリガ信号到着時点から直列データの出力開始時点までの時間が変動する(ジッタが大きい)問題があった。例えば、並直列変換回路16が4対1の動作を行うものとすると、分周クロックはクロック発生回路が出力するクロックCLKの4倍の周期になる。これによって、トリガ信号に対する直列データ出力開始時点は、クロックCLKの周期の4倍の不確定さを持つことになる。
そこで、PLL又はDLLを用いた上述のロジック回路の高速化の手法が利用可能な図2に示す回路の利点は生かしつつ、クロックCLKの周期より数倍大きな不確定さを減少させことが望まれている。
本発明は、並列データを所定順序に従って直列データに変換し、トリガ信号に応じて出力するデータ発生装置に関するものである。トリガ検出手段は、トリガ信号と基準クロック(分周クロック)の位相関係を示す位相情報を生成する。データ発生手段では、トリガ信号に応じて、基準クロックに従って並列データを発生する。そして、データ・シフト手段によって、先の位相情報に応じて、並列データ中のデータを所定順序に従って基準クロックに対してシフトしたシフト並列データに変換する。
データ・シフト手段は、より具体的には、並列データのデータを基準クロックの1クロック遅延した遅延データを生成する手段を有し、現在のクロックで受けたデータと、遅延データと組み合わせて上記シフト並列データを生成するようにしても良い。また、トリガ検出手段は、互いに位相が異なる異位相クロックを基準クロックから並列データのビット数だけ生成し、異位相クロックでトリガ信号をサンプリングすることによって、位相情報を生成するようにしても良い。
本発明によれば、並列データのシフト動作によってトリガ信号到着時点から直列データ出力開始時点までの時間の不確定性を減少させている。よって、このシフト並列データを並直列変換手段によって直列データに変換すれば、トリガ信号到着時点から直列データの出力開始時点まで不確定性が減少する。
図3は、本発明の実施に適したデータ発生装置の機能ブロック図である。上述の従来例と同様の機能を果たすブロックには、同じ符号を付して説明する。並直列(パラレル・シリアル)変換回路16は、クロック回路12からのクロックCLKに従って直列データを出力する。また、クロックCLKを並列データのビット数に応じて分周した分周クロックを供給する。なお、以下では、分周クロックを基準クロックと呼んで説明する。
本発明では、トリガ信号はトリガ検出回路8に入力される。トリガ検出回路8は、基準クロック(分周クロック)に対するトリガ信号のエッジの位相を検出することにより、トリガ位相情報と、トリガが有効であるかどうかの信号を出力する。データ・パターン発生回路10にはトリガが有効であるかどうかの信号が入力され、有効となった後に並列データの出力を開始する。データ・シフト回路11には、並列データとトリガ位相情報が入力される。トリガ位相情報に基づいて、入力された並列データ中のデータの並べ方を変更し、並直列変換回路16に出力する。
図4は、トリガ検出回路8の一例のブロック図である。位相シフト回路20は、基準クロックを受けて、これを基準に位相が互いに異なる(例えば、0度、90度、180度、270度の)異位相クロックDPCLKを出力する。これら異位相クロックDPCLKを対応するフリップフロップ22〜28に入力し、トリガ信号をサンプリングする。サンプリングされたトリガ信号は次の段のフリップフロップ32〜38で基準クロックに同期される。デコーダ40は、フリップフロップ32〜38の出力を受けて、これらの信号のいずれかが有効になったときに、基準クロックに同期したクロック同期トリガ信号を出力する。また、デコーダ40は、フリップフロップ32〜38の出力のどれが有効であるかに応じて、トリガ位相情報を示すデータを出力する。トリガ位相情報データは、図4の例では4位相であるから、2ビットあれば良く、データ・シフト回路11に供給される。なお、反転回路30を設け、基準クロックと位相が180度ずれたクロックをフリップフロップ36及び38に供給するようにしても良い。これは、フリップフロップ28が基準クロックから270度遅れた位相でクロックされるので、フリップフロップ38では次の基準クロックが来るまでに充分な時間的マージンを取れない恐れがあるためである。フリップフロップ36も、同様の理由で反転回路30からクロックを受けるようにしても良い。
図5は、データ・シフト回路11の一例のブロック図である。データ・シフト回路11は、並列データD、D、D及びDを受けて、並直列変換回路16にQ、Q、Q及びQを供給する。ここでは、並直列変換回路16がQ、Q、Q及びQの所定順序で直列データを出力する。なお、この実施例では、添え字が小さいデータほど順番が早く、また、基準クロックが前であるほど、順番が早いとしており、この所定順序に従って直列データとして出力されるものとする。
入力並列データのうち、D、D及びDからは、基準クロックで動作するフリップフロップ42〜46により、基準クロックの1クロック分遅延した(よって、現在より1クロック前の)データD_D、D_D及びD_Dが生成される。マルチプレクサ48〜54の夫々は、1つ前の基準クロックで受けたD(=D_D)、D(=D_D)及びD(=D_D)と、現在の基準クロックで受けたD、D、D及びDの中から4つのデータを受け、トリガ位相情報データに応じて、4つのデータ内の1つのデータを対応するフリップフロップ56〜62に選択的に供給する。これによって、並直列変換回路16が直列データとして出力したときには、トリガ信号と基準クロックとの位相関係に応じて、直列データがシフトされた状態となる。
例えば、もしトリガ位相情報が遅れ0度を示す場合には、トリガ信号と並列データ間の位相差は、0度〜90度内に収まっていると考えられるので、入出力データ間の関係は、次のように変更なしとして処理する。
=D、Q=D、Q=D、Q=D
もしトリガ位相情報が90度の遅れを示す場合には、トリガ信号の位相が基準クロックのエッジに対して90度〜180度内にあると考えられるので、直列データに変換されたときのデータの位相を基準クロックの周期に換算して90度遅らせるため、入出力データ間の関係を次のように1個ずらす処理を行う。
=D_D、Q=D、Q=D、Q=D
この場合、D_Dは、前回のDを基準クロックの1クロック分遅延させたデータである。これによって、入力された元の並列データに比較して、基準クロックの位相に換算して90度(並列データの全4データの内の1データ分)だけ遅れた順序に並べ替え(シフト)が行われた並列データ(シフト並列データ)を出力することになる。
もしトリガ位相情報が180度の遅れ示す場合には、トリガ信号の位相が基準クロックのエッジに対して180度〜270度内にあると考えられるので、直列データに変換されたときのデータの位相を180度遅らせるため、入出力データ間の関係を次のように2個ずらす処理を行う。上述と同様にして、1つ前の基準クロックで受けたD及びDが使用される。
=D_D、Q=D_D、Q=D、Q=D
これによって、入力された元の並列データに比較して、基準クロックの位相に換算して180度(並列データの全4データの内の2データ分)だけ遅れた順序に並べ替え(シフト)が行われた並列データ(シフト並列データ)を出力することになる。
もしトリガ位相情報が270度の遅れを示す場合には、次のようになる。上述と同様にして、1つ前の基準クロックで受けたD、D、Dが使用される。
=D_D、Q=D_D、Q=D_D、Q=D
以上のように、本発明では、トリガ信号と分周クロック(基準クロック)の位相関係を、分周クロックの周期よりも細かい単位で検出し、この位相関係に応じて並列データを所定順序に従ってシフトさせた並列データに並び替えるので、トリガ信号到着時点からデータ出力開始時点までの時間変動(ジッタ)を小さくできる。上述の例では、4位相で検出したが、もちろん、並列データのビット数に応じてもっと多数の位相を設けるようにしても良く、これによって更に時間変動を小さくできる。また、本発明では、分周クロックをゲートすることなどがなく、連続的に使用するため、DLL等によって分周クロックの位相を調整し、周回遅れにすることによって、見かけ上、位相遅延を無くす手法も利用できる。よって、回路の高速性を犠牲にすることもない。
並列データを直列データに変換し、トリガ信号に応じて出力する場合に、トリガ信号と出力直列データ間の位相関係の変動幅を小さくできる。よって、任意のトリガ信号に応じてメモリからデータ読み出して所望の波形信号を生成する用途に最適である。
従来のデータ発生装置の1例を示すブロック図である。 従来のデータ発生装置の他の例を示すブロック図である。 本発明の実施に適したデータ発生装置の機能ブロック図である。 本発明の実施に適したトリガ検出回路の一例のブロック図である。 本発明の実施に適したデータ・シフト回路の一例のブロック図である。
符号の説明
8 トリガ検出回路
10 データ・パターン発生回路
11 シフト回路
12 クロック発生回路
14 ゲート回路
16 シリアル変換回路
20 位相シフト回路
22〜28 フリップフロップ
30 反転回路
32〜38 フリップフロップ
40 デコーダ
42〜46 フリップフロップ
48〜54 マルチプレクサ
56〜62 フリップフロップ

Claims (3)

  1. 並列データを所定順序に従って直列データに変換し、トリガ信号に応じて出力するデータ発生装置において、
    上記トリガ信号と基準クロックの位相関係を示す位相情報を生成するトリガ検出手段と、
    上記トリガ信号に応じて、上記基準クロックに従って並列データを発生するデータ発生手段と、
    上記位相情報に応じて、上記並列データ中のデータを上記所定順序に従って上記基準クロックに対してシフトしたシフト並列データに変換するデータ・シフト手段と、
    上記シフト並列データを直列データに変換する並直列変換手段とを具えるデータ発生装置。
  2. 上記データ・シフト手段は、上記並列データのデータを上記基準クロックの1クロック遅延した遅延データを生成する手段を有し、現在のクロックで受けたデータと、上記遅延データと組み合わせて上記シフト並列データを生成することを特徴とする請求項1記載のデータ発生装置。
  3. 上記トリガ検出手段は、互いに位相が異なる異位相クロックを上記基準クロックから上記並列データのビット数だけ生成し、上記異位相クロックで上記トリガ信号をサンプリングすることによって、上記位相情報を生成することを特徴とする請求項1又は2記載のデータ発生装置。
JP2005049069A 2005-02-24 2005-02-24 データ発生装置 Active JP4192228B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005049069A JP4192228B2 (ja) 2005-02-24 2005-02-24 データ発生装置
US11/359,010 US7295139B2 (en) 2005-02-24 2006-02-21 Triggered data generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005049069A JP4192228B2 (ja) 2005-02-24 2005-02-24 データ発生装置

Publications (2)

Publication Number Publication Date
JP2006238007A true JP2006238007A (ja) 2006-09-07
JP4192228B2 JP4192228B2 (ja) 2008-12-10

Family

ID=36970247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005049069A Active JP4192228B2 (ja) 2005-02-24 2005-02-24 データ発生装置

Country Status (2)

Country Link
US (1) US7295139B2 (ja)
JP (1) JP4192228B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7292500B2 (en) * 2005-07-29 2007-11-06 Agere Systems Inc. Reducing read data strobe latency in a memory system
US7245240B1 (en) * 2006-03-07 2007-07-17 Altera Corporation Integrated circuit serializers with two-phase global master clocks
JP4192229B2 (ja) * 2006-04-21 2008-12-10 テクトロニクス・インターナショナル・セールス・ゲーエムベーハー データ発生装置
WO2008064028A2 (en) * 2006-11-13 2008-05-29 Qualcomm Incorporated High speed serializer apparatus
TW200926612A (en) * 2007-12-07 2009-06-16 Univ Nat Chiao Tung Multi-mode parallelism data exchange method and its device
JP2009231896A (ja) * 2008-03-19 2009-10-08 Fujitsu Ltd 受信装置および受信方法
CN110601698B (zh) * 2018-06-13 2022-09-20 瑞昱半导体股份有限公司 串行器/解串器实体层电路
US11493951B2 (en) * 2020-11-17 2022-11-08 Rockwell Collins, Inc. Precision latency control

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4631484A (en) * 1984-12-21 1986-12-23 Allied Corporation Multimode pulse generator
US4729024A (en) * 1985-03-19 1988-03-01 Canon Kabushiki Kaisha Synchronizing pulse signal generation device
JPS63155340A (ja) * 1986-12-19 1988-06-28 Fujitsu Ltd 記憶装置の読出し方式
US5224129A (en) * 1990-10-31 1993-06-29 Tektronix, Inc. Method of synchronizing signals of a pulse generator
US5249132A (en) * 1990-10-31 1993-09-28 Tektronix, Inc. Digital pulse generator
US5208598A (en) * 1990-10-31 1993-05-04 Tektronix, Inc. Digital pulse generator using leading and trailing edge placement
US6130566A (en) * 1996-10-30 2000-10-10 Yokomizo; Akira Digital wave shaping circuit, frequency multiplying circuit, and external synchronizing method, and external synchronizing circuit
US6111925A (en) * 1998-03-25 2000-08-29 Vanguard International Semiconductor Corporation Clock synchronized delay scheme using edge-triggered delay lines and latches with one clock lock time

Also Published As

Publication number Publication date
JP4192228B2 (ja) 2008-12-10
US7295139B2 (en) 2007-11-13
US20060202875A1 (en) 2006-09-14

Similar Documents

Publication Publication Date Title
JP4446070B2 (ja) Dll回路、それを使用する半導体装置及び遅延制御方法
JPH04217115A (ja) 少くとも1つのクロック位相出力と基準クロックの間の位相関係を変えるための集積回路
JP4846788B2 (ja) データ信号発生装置
JP4423454B2 (ja) 信号発生装置
US7295139B2 (en) Triggered data generator
JP2001148690A (ja) クロック発生装置
US20050270073A1 (en) Glitch-free clock switching apparatus
US20020174374A1 (en) High speed phase selector
JP2005167317A (ja) 発振器、周波数逓倍器、及び試験装置
JP4192229B2 (ja) データ発生装置
JP3508762B2 (ja) 分周回路
US6788127B2 (en) Circuit for variably delaying data
JP2017081089A (ja) 同期化装置
KR100418017B1 (ko) 데이터 및 클럭 복원회로
JP2007243964A (ja) パルス発生回路、半導体集積回路、及び、そのテスト方法
JP2737607B2 (ja) クロック切替回路
JP2004258888A (ja) 半導体集積回路
KR100902049B1 (ko) 주파수 조정 장치 및 이를 포함하는 dll 회로
JP2007124285A (ja) Pll回路及びこれを用いた通信装置
JP3132583B2 (ja) 位相検出回路
JP2022156708A (ja) クロック同期回路、半導体装置、及びクロック同期方法
KR20220101899A (ko) 그룹 제어 회로 및 이를 포함하는 반도체 메모리 장치
KR100206154B1 (ko) 이동통신 시스템에서의 위상 가변회로
KR20040031343A (ko) 클럭간 동기 회로
JP2004127289A (ja) クロック発生器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080819

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080828

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4192228

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131003

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250