JP2006260913A

JP2006260913A - Flat display panel

Info

Publication number: JP2006260913A
Application number: JP2005075925A
Authority: JP
Inventors: Tadayoshi Kosaka; 忠義小坂; Kazuki Takagi; 一樹高木; Yoshiho Seo; 欣穂瀬尾; Hajime Inoue; 一井上; Koichi Sakida; 康一崎田; Hirosuke Atsumizu; 寛介温水
Original assignee: Hitachi Plasma Patent Licensing Co Ltd
Current assignee: Hitachi Plasma Patent Licensing Co Ltd
Priority date: 2005-03-16
Filing date: 2005-03-16
Publication date: 2006-09-28

Abstract

<P>PROBLEM TO BE SOLVED: To provide a flat display panel with high reliability by solving leakage problems through prevention of formation of a leak path penetrating through a panel. <P>SOLUTION: A discharge display unit has a front board 10a facing a backside board 10b and a sealing layer 15 which seals a gap between the above front board and the above backside board. The first electrode 11 is connected to an external circuit as an external terminal 11a at a left hand side of the above front board 10a. An outer circumference at a left hand side of a dielectric layer 13 is fixed inside a sealing layer formation area and an outer circumference at a lower side of the dielectric layer 13 is fixed at an inner side of an inner circumference of the sealing layer formation area.In short, in the sealing layer formation area, the upper side of an area S1 (as seen from the front base 10a) where the first electrode 11 is formed has a part of a formation of the dielectric layer 13, but the upper side of an area S2 where the first electrode 11 is not formed has no formation of the dielectric layer 13. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、プラズマディスプレイパネルのようなフラットディスプレイパネルに関し、より具体的には、２つの基板の間隙を封止層で封止した空間と外部とのリークパスの発生を抑制することができるフラットディスプレイパネルに関する。 The present invention relates to a flat display panel such as a plasma display panel, and more specifically, a flat display capable of suppressing the occurrence of a leak path between a space in which a gap between two substrates is sealed with a sealing layer and the outside. Regarding panels.

以下、フラットディスプレイパネルとして３電極面放電構造のＡＣ型プラズマディスプレイパネル（以下、放電型表示装置）を例に説明する。図１０は従来の放電型表示装置の要部斜視図である。
放電型表示装置は、可視光領域（３８０ｎｍ〜７７０ｎｍ）における透過率が優れたガラス板などの前面基板１１０ａと背面基板１１０ｂとを対向配置し、前面基板１１０ａ及び背面基板１１０ｂの周縁部を封止層（シール層）で封止することによって生じた空間にＸｅ−Ｎｅ、Ｘｅ−Ｈｅなどの放電媒体を封入した自己発光型の表示装置である。 Hereinafter, an AC type plasma display panel (hereinafter, discharge type display device) having a three-electrode surface discharge structure will be described as an example of a flat display panel. FIG. 10 is a perspective view of a main part of a conventional discharge display device.
In the discharge type display device, a front substrate 110a such as a glass plate having excellent transmittance in a visible light region (380 nm to 770 nm) and a rear substrate 110b are arranged to face each other, and the peripheral portions of the front substrate 110a and the rear substrate 110b are sealed. This is a self-luminous display device in which a discharge medium such as Xe-Ne or Xe-He is sealed in a space generated by sealing with a layer (seal layer).

前面基板１１０ａには、互いに平行する一対の第１電極１１１，１１１が所定ピッチで形成され、さらに壁電荷を蓄積するための誘電体層１１３が第１電極１１１，１１１を被覆して形成されている。第１電極１１１は、維持放電に用いられることからサステイン電極と呼ばれる。また、誘電体層１１３には、酸化マグネシウム（ＭｇＯ）のような保護層１２０が被覆形成されており、保護層１２０は、誘電体層１１３へのイオン衝撃を防ぐとともに、放電のための２次電子を放出するなど重要な役割を果たしている。 A pair of first electrodes 111 and 111 parallel to each other is formed on the front substrate 110a at a predetermined pitch, and a dielectric layer 113 for accumulating wall charges is formed so as to cover the first electrodes 111 and 111. Yes. The first electrode 111 is called a sustain electrode because it is used for sustain discharge. The dielectric layer 113 is covered with a protective layer 120 such as magnesium oxide (MgO). The protective layer 120 prevents ion bombardment on the dielectric layer 113 and also provides secondary discharge. It plays an important role such as emitting electrons.

一方、背面基板１１０ｂには、第１電極１１１と直交する方向に、第２電極１１２が所定ピッチで形成され、さらに第２電極１１２を被覆する誘電体層１１４が形成されている。第２電極１１２は、一対のうちの一方の第１電極１１１と協業してアドレス放電に用いられることからアドレス電極と呼ばれる。また、隣り合う第２電極１１２の略中間領域にあたる誘電体層１１４上に、第２電極１１２と同方向に延びる隔壁１１６が形成されており、さらに、隔壁１１６の壁面及び誘電体層１１４の表面にカラー表示用の赤，緑，青の３色の蛍光体層１１７が周期的に形成されている。 On the other hand, on the back substrate 110b, second electrodes 112 are formed at a predetermined pitch in a direction orthogonal to the first electrodes 111, and a dielectric layer 114 covering the second electrodes 112 is further formed. The second electrode 112 is called an address electrode because it is used for address discharge in cooperation with the first electrode 111 of one of the pair. Further, a partition wall 116 extending in the same direction as the second electrode 112 is formed on the dielectric layer 114 that is substantially in the middle region between the adjacent second electrodes 112, and further, the wall surface of the partition wall 116 and the surface of the dielectric layer 114. Further, phosphor layers 117 of three colors of red, green and blue for color display are periodically formed.

第１電極１１１と第２電極１１２との交点によって区画される領域が画素単位の放電セルとなり、一方の第１電極１１１と第２電極１１２との間に電圧を印加して表示書き込みのためのアドレス放電を選択的に発生させ、引き続いて一対の第１電極１１１，１１１間に電圧を印加してアドレス放電の生じたセルに表示維持のための維持放電を発生させる。 A region defined by the intersection of the first electrode 111 and the second electrode 112 becomes a discharge cell in a pixel unit, and a voltage is applied between the first electrode 111 and the second electrode 112 for display writing. An address discharge is selectively generated, and subsequently, a voltage is applied between the pair of first electrodes 111 and 111 to generate a sustain discharge for maintaining the display in the cell in which the address discharge has occurred.

維持放電は、アドレス放電を行った後に、第１電極１１１，１１１間に印加する電圧をスイッチングして、誘電体層１１３を介して放電セルで放電を生じさせ、さらに、第１電極１１１，１１１間に印加する電圧をスイッチングして、新たに放電を生じさせる。これを繰り返すことにより継続的に放電を発生させるものである。この放電によって放電媒体中のＸｅと衝突して真空紫外光が放出される。放出された真空紫外光は蛍光体層１１７を励起させ、可視光が出射される。このように、各電極間に印加する電圧により各放電セルにおける電界を制御し、真空紫外光の発生を制御することにより表示装置として機能する。 In the sustain discharge, after the address discharge is performed, the voltage applied between the first electrodes 111 and 111 is switched to generate a discharge in the discharge cell through the dielectric layer 113. Further, the first electrode 111 and 111 The voltage applied between them is switched to cause a new discharge. By repeating this, a discharge is continuously generated. This discharge collides with Xe in the discharge medium to emit vacuum ultraviolet light. The emitted vacuum ultraviolet light excites the phosphor layer 117 and emits visible light. Thus, the electric field in each discharge cell is controlled by the voltage applied between the electrodes, and the display device functions by controlling the generation of vacuum ultraviolet light.

ところで、誘電体層１１３，１１４は、一般にフリットガラスを溶解させて形成される。フリットガラスはエチルセルロース樹脂を主体としたビヒクルに分散させてペースト化したもので、これをスクリーン印刷などによって前面基板１１０ａ，背面基板１１０ｂに塗布し、樹脂成分を焼成することによりガラス成分を主体とする誘電体層１１３，１１４が形成される。 Incidentally, the dielectric layers 113 and 114 are generally formed by melting frit glass. The frit glass is a paste made by dispersing in a vehicle mainly composed of ethyl cellulose resin, which is applied to the front substrate 110a and the back substrate 110b by screen printing or the like, and the resin component is baked to mainly comprise the glass component. Dielectric layers 113 and 114 are formed.

また、近年、フリットガラスをアクリル樹脂などに分散させてシート化したものを貼り合わせ焼成して形成する方法、ＣＶＤ法などの気相成長によってＳｉＯ₂、ＳｉＮ₂などの誘電体層を形成する方法が提案されている（例えば、特許文献１参照。）。後者の方法によれば、誘電体層の厚みを安定して高精度かつ均一に形成することができるとともに、高スループットが実現され、大規模量産において低コスト化が可能な方法として期待されている。 Also, in recent years, a method in which a sheet of frit glass dispersed in an acrylic resin or the like is bonded and fired, and a method of forming a dielectric layer such as SiO ₂ or SiN ₂ by vapor phase growth such as a CVD method. Has been proposed (see, for example, Patent Document 1). According to the latter method, the thickness of the dielectric layer can be stably formed with high accuracy and uniformity, high throughput is realized, and it is expected as a method capable of reducing cost in large-scale mass production. .

図１１は従来の放電型表示装置の周縁部を示す平面図、図１２は構造断面図である。なお、保護層については図示を省略する。
従来の放電型表示装置は、第１電極１１１が前面基板１１０ａの左辺部にて外部端子１１１ａとして外部回路に接続されるようになっており、誘電体層１１３も封止層１１５の外側まで形成されている。これは、パネル内において第１電極１１１が誘電体層１１３に被覆されていない領域（箇所）が存在した場合、誤放電が生じたり、塵などのダストによって隣り合う第１電極１１１，１１１間が短絡したり、第１電極１１１（第２電極１１２）と封止層１１５とが反応して空孔が生じ、生じた空孔がリークパスとなったりする虞があるためであり、これらの不具合を防止すべく誘電体層１１３を封止層１１５の外側まで形成する。
特開２０００−２１３０４号公報 FIG. 11 is a plan view showing a peripheral portion of a conventional discharge display device, and FIG. 12 is a structural sectional view. Note that illustration of the protective layer is omitted.
In the conventional discharge display device, the first electrode 111 is connected to an external circuit as an external terminal 111a at the left side portion of the front substrate 110a, and the dielectric layer 113 is also formed to the outside of the sealing layer 115. Has been. This is because when there is a region (location) where the first electrode 111 is not covered with the dielectric layer 113 in the panel, erroneous discharge occurs or the adjacent first electrodes 111 and 111 are caused by dust such as dust. This is because there is a possibility that the first electrode 111 (second electrode 112) and the sealing layer 115 react with each other to generate a hole and the generated hole may become a leak path. In order to prevent this, the dielectric layer 113 is formed to the outside of the sealing layer 115.
JP 2000-21304 A

しかしながら、封止層１１５と誘電体層１１３との接着性が悪い場合、封止層１１５と誘電体層１１３との間隙を経路とするリークパスが生じて、内部に封入した放電ガスが外部へリークしてしまう虞があった。とくに、上述したＣＶＤ法を用いて形成されるＳｉＯ₂、ＳｉＮ₂などの誘電体層は、封止層に用いられる材料（ＰｂＯ、ＢｉＯ、ＺｎＯ）との接着性が低く、このようなガスリークを防止する必要があった。なお、このリークパスは、塵などを起点にランダムに形成されることから、全ての封止層形成領域からリークしている訳ではない。 However, when the adhesiveness between the sealing layer 115 and the dielectric layer 113 is poor, a leak path is generated with the gap between the sealing layer 115 and the dielectric layer 113 as a route, and the discharge gas sealed inside leaks to the outside. There was a risk of doing so. In particular, the dielectric layers such as SiO ₂ and SiN ₂ formed by using the above-described CVD method have low adhesion to the materials used for the sealing layer (PbO, BiO, ZnO), and such gas leakage is prevented. There was a need to prevent. Note that this leak path is randomly formed starting from dust and the like, and therefore, it does not leak from all sealing layer forming regions.

本発明は斯かる事情に鑑みてなされたものであり、パネル内外を貫通するリークパスが形成されることを抑制し、リークによる不具合の発生を抑制して信頼性の高いフラットディスプレイパネルの提供を目的とする。 The present invention has been made in view of such circumstances, and an object of the present invention is to provide a highly reliable flat display panel by suppressing the formation of a leak path that penetrates the inside and outside of the panel and suppressing the occurrence of defects due to the leak. And

第１発明に係るフラットディスプレイパネルは、電極及び誘電体層が形成された基板と該基板に対向する他の基板との間隙が封止層によって封止されたフラットディスプレイパネルにおいて、前記誘電体層の外周の一部又は全部は、前記封止層が形成された封止層形成領域の内部に配置されていることを特徴とする。 The flat display panel according to the first aspect of the present invention is the flat display panel in which the gap between the substrate on which the electrode and the dielectric layer are formed and the other substrate facing the substrate is sealed by the sealing layer. A part or all of the outer periphery of the sealing member is arranged inside a sealing layer forming region where the sealing layer is formed.

本発明にあっては、２つの基板の間隙を封止する封止層が形成された封止層形成領域の内部に、誘電体層の外周の一部又は全部が配置されている。ＳｉＯ₂、ＳｉＮ₂などのケイ素を含む材料からなる誘電体層は、封止層に用いられる材料（ＰｂＯ、ＢｉＯ、ＺｎＯ）との接着性が低いが、２つの基板が誘電体層を介することなく封止層によって直接封止される領域を確保することができるので、両基板間の接着力が向上する。したがって、封止層と基板とが誘電体層を介して接着する箇所が剥離したとしても、封止層と基板とが直接接着する部分によって、パネル内外を貫通するリークパスの形成が抑制され、リークによる不具合の発生を抑制することができる。 In the present invention, part or all of the outer periphery of the dielectric layer is disposed inside the sealing layer forming region where the sealing layer for sealing the gap between the two substrates is formed. A dielectric layer made of a material containing silicon, such as SiO ₂ or SiN ₂ , has a low adhesiveness to the material used for the sealing layer (PbO, BiO, ZnO), but the two substrates pass through the dielectric layer Since the area directly sealed by the sealing layer can be ensured, the adhesive force between the two substrates is improved. Therefore, even if the portion where the sealing layer and the substrate are bonded via the dielectric layer is peeled off, the portion where the sealing layer and the substrate are directly bonded suppresses the formation of a leak path that penetrates the inside and outside of the panel. Occurrence of problems due to

第２発明に係るフラットディスプレイパネルは、前記封止層形成領域に前記電極が形成されており、前記封止層形成領域のうちの前記電極が形成された領域の上側に、前記誘電体層が形成された部分を有することを特徴とする。 In the flat display panel according to the second aspect of the present invention, the electrode is formed in the sealing layer forming region, and the dielectric layer is disposed above the region of the sealing layer forming region where the electrode is formed. It has the formed part, It is characterized by the above-mentioned.

本発明にあっては、封止層形成領域に電極が形成され、封止層形成領域のうちの電極が形成された領域の上側に、誘電体層が形成された部分が存在することから、電極と封止層とが反応して空孔が生じる割合を減少することができる。よって、パネルの内外を貫通するリークパスの形成が抑制され、リークによる不具合の発生を抑制することができる。 In the present invention, an electrode is formed in the sealing layer forming region, and a portion where the dielectric layer is formed is present above the region of the sealing layer forming region where the electrode is formed. It is possible to reduce the rate at which pores are generated by the reaction between the electrode and the sealing layer. Therefore, the formation of a leak path penetrating the inside and outside of the panel is suppressed, and the occurrence of defects due to leak can be suppressed.

第３発明に係るフラットディスプレイパネルは、前記封止層形成領域のうちの前記電極が形成されていない領域の上側には、前記誘電体層が形成されていないことを特徴とする。 The flat display panel according to a third aspect of the present invention is characterized in that the dielectric layer is not formed on the upper side of the sealing layer forming region where the electrode is not formed.

本発明にあっては、封止層形成領域のうちの電極が形成されていない領域（電極未形成領域）の上側には、誘電体層が形成されていないことから、２つの基板が封止層で直接封止されることになって両基板間の接着力が向上する。このように、空孔が生じることのない領域（電極未形成領域）を、可能な限りにおいて誘電体層を介することなく封止層によって２つの基板を接着し、その接着面積を増やして接着力を高めることが好ましい。 In the present invention, since the dielectric layer is not formed above the region where the electrode is not formed (the electrode non-formed region) in the sealing layer forming region, the two substrates are sealed. By being directly sealed with the layer, the adhesive force between the two substrates is improved. In this way, in the region where no void is generated (electrode non-formation region), the two substrates are bonded by the sealing layer without interposing the dielectric layer as much as possible, and the bonding area is increased to increase the bonding strength. Is preferably increased.

第４発明に係るフラットディスプレイパネルは、電極及び誘電体層が形成された基板と該基板に対向する他の基板との間隙が封止層によって封止されたフラットディスプレイパネルにおいて、前記電極は、前記封止層が形成された封止層形成領域の内側から外側に伸びており、前記電極が形成された領域に対応する前記誘電体層の外周は、前記封止層形成領域より外側に配置され、その他の外周は前記封止層形成領域より内側に配置されていることを特徴とする。 The flat display panel according to a fourth aspect of the present invention is the flat display panel in which the gap between the substrate on which the electrode and the dielectric layer are formed and the other substrate facing the substrate is sealed by the sealing layer. The outer periphery of the dielectric layer corresponding to the region where the electrode is formed extends outside the sealing layer formation region and extends from the inside to the outer side of the sealing layer formation region where the sealing layer is formed. The other outer periphery is arranged inside the sealing layer forming region.

本発明にあっては、２つの基板の間隙を封止する封止層が形成された封止層形成領域より外側に、電極が形成された領域に対応する誘電体層の外周が配置されている、つまり、封止層形成領域では電極のすべてに誘電体層が被覆形成されていることから、電極と封止層とが反応する虞は全くなく空孔が生じることはない。また、その他の外周は封止層形成領域より内側に配置されていることから、２つの基板が封止層で直接封止されることになって両基板間の接着力が向上する。 In the present invention, the outer periphery of the dielectric layer corresponding to the region where the electrode is formed is disposed outside the sealing layer forming region where the sealing layer for sealing the gap between the two substrates is formed. In other words, since the dielectric layer is coated on all the electrodes in the sealing layer forming region, there is no possibility that the electrode and the sealing layer react with each other, and no voids are generated. Moreover, since the other outer periphery is arrange | positioned inside a sealing layer formation area | region, two board | substrates will be directly sealed by a sealing layer, and the adhesive force between both board | substrates will improve.

第５発明に係るフラットディスプレイパネルは、前記電極は複数あって、隣り合う電極の間隙の上側には、前記誘電体層が形成されていないことを特徴とする。 The flat display panel according to a fifth aspect of the present invention is characterized in that there are a plurality of the electrodes, and the dielectric layer is not formed above a gap between adjacent electrodes.

本発明にあっては、電極が複数ある場合、隣り合う電極の間隙の上側には、誘電体層が形成されていないことから、２つの基板が封止層で直接封止されることになって両基板間の接着力が向上する。このように、電極が形成された領域であっても、空孔が生じることのない領域（隣り合う電極の間隙）を、誘電体層を介することなく封止層によって２つの基板を接着し、その接着面積を増やして接着力を高めることが好ましい。なお、封止層と保護層とは、封止層と誘電体層との関係と同じように接着力が弱く、リークパスがランダムに生じる可能性があり、保護層の外周が封止層形成領域の内部に配置することが好ましい。 In the present invention, when there are a plurality of electrodes, since the dielectric layer is not formed above the gap between the adjacent electrodes, the two substrates are directly sealed with the sealing layer. This improves the adhesion between the two substrates. In this way, even in the region where the electrode is formed, the region where no void is generated (the gap between the adjacent electrodes) is bonded to the two substrates by the sealing layer without the dielectric layer, It is preferable to increase the adhesion area by increasing the adhesion area. Note that the sealing layer and the protective layer have a weak adhesive force as in the relationship between the sealing layer and the dielectric layer, and a leak path may occur randomly. It is preferable to arrange in the inside.

本発明によれば、２つの基板の間隙を封止する封止層が形成された封止層形成領域の内部に、誘電体層の外周の一部又は全部が配置された構成としたので、２つの基板が誘電体層を介することなく封止層によって直接封止される領域を確保することができ、両基板間の接着力を向上することができる。したがって、封止層と基板とが誘電体層を介して接着する箇所が剥離したとしても、封止層と基板とが直接接着する部分によって、パネル内外を貫通するリークパスの形成が抑制され、リークによる不具合の発生を抑制することができる。 According to the present invention, a part or all of the outer periphery of the dielectric layer is arranged inside the sealing layer forming region where the sealing layer for sealing the gap between the two substrates is formed. A region in which the two substrates are directly sealed by the sealing layer without using a dielectric layer can be secured, and the adhesive force between the two substrates can be improved. Therefore, even if the portion where the sealing layer and the substrate are bonded via the dielectric layer is peeled off, the portion where the sealing layer and the substrate are directly bonded suppresses the formation of a leak path that penetrates the inside and outside of the panel. Occurrence of problems due to

本発明によれば、封止層形成領域に電極が形成され、封止層形成領域のうちの電極が形成された領域の上側に誘電体層が形成された部分が存在する構成としたので、電極と封止層とが反応して空孔が生じる割合を減少して、パネルの内外を貫通するリークパスの形成を抑制し、リークによる不具合の発生を抑制することができる。 According to the present invention, since the electrode is formed in the sealing layer formation region, and the portion where the dielectric layer is formed above the region of the sealing layer formation region where the electrode is formed, It is possible to reduce the rate at which pores are generated by the reaction between the electrode and the sealing layer, thereby suppressing the formation of leak paths that penetrate the inside and outside of the panel, and the occurrence of defects due to leaks can be suppressed.

本発明によれば、封止層形成領域のうちの電極が形成されていない領域（電極未形成領域）の上側には誘電体層が形成されていない構成としたので、２つの基板が封止層で直接封止されることになって両基板間の接着力を向上することができる。 According to the present invention, since the dielectric layer is not formed above the region where the electrode is not formed (the electrode non-formed region) in the sealing layer forming region, the two substrates are sealed. The adhesion between the two substrates can be improved by sealing directly with the layer.

本発明によれば、２つの基板の間隙を封止する封止層が形成された封止層形成領域より外側に、電極が形成された領域に対応する誘電体層の外周が配置された構成、つまり、封止層形成領域では電極のすべてに誘電体層が被覆形成された構成としたので、電極と封止層とが反応する虞は全くなく空孔が生じることを防止できる。また、その他の外周は封止層形成領域より内側に配置された構成としたので、２つの基板が封止層で直接封止されることになって両基板間の接着力を向上することができる。 According to the present invention, the outer periphery of the dielectric layer corresponding to the region where the electrode is formed is disposed outside the sealing layer forming region where the sealing layer for sealing the gap between the two substrates is formed. That is, since the dielectric layer is coated on all the electrodes in the sealing layer forming region, there is no possibility that the electrode and the sealing layer react with each other, and it is possible to prevent the generation of holes. In addition, since the other outer periphery is arranged inside the sealing layer forming region, the two substrates are directly sealed with the sealing layer, so that the adhesive force between the two substrates can be improved. it can.

本発明によれば、電極が複数ある場合、隣り合う電極の間隙の上側に誘電体層が形成しない構成としたので、２つの基板が封止層で直接封止されることになって両基板間の接着力をさらに向上することができる等、優れた効果を奏する。 According to the present invention, when there are a plurality of electrodes, the dielectric layer is not formed on the upper side of the gap between adjacent electrodes, so that the two substrates are directly sealed with the sealing layer. There are excellent effects such as the further improvement of the adhesive strength between them.

以下、本発明をその実施の形態を示す図面に基づいて詳述する。 Hereinafter, the present invention will be described in detail with reference to the drawings illustrating embodiments thereof.

（実施の形態１）
図１は本発明の実施の形態１に係る放電型表示装置の周縁部を示す平面図、図２は構造断面図である。なお、図１は、本発明の特徴を分りやすくするために、構成要素の一部を省略している（以下同様）。
本発明の実施の形態１に係る放電型表示装置は、可視光領域における透過率が優れたガラス板などの前面基板１０ａと背面基板１０ｂとを対向配置し、これら前面基板１０ａ及び背面基板１０ｂの間隙を低融点ガラスペーストなどの封止層１５で封止され、Ｘｅ−Ｎｅ、Ｘｅ−Ｈｅなどの放電媒体が封入されている。 (Embodiment 1)
FIG. 1 is a plan view showing a peripheral portion of a discharge type display device according to Embodiment 1 of the present invention, and FIG. 2 is a structural sectional view. In FIG. 1, some components are omitted in order to make the characteristics of the present invention easier to understand (the same applies hereinafter).
In the discharge display device according to the first embodiment of the present invention, a front substrate 10a such as a glass plate having excellent transmittance in the visible light region and a rear substrate 10b are arranged to face each other, and the front substrate 10a and the rear substrate 10b are arranged to face each other. The gap is sealed with a sealing layer 15 such as a low-melting glass paste, and a discharge medium such as Xe-Ne or Xe-He is enclosed.

前面基板１０ａには、サステイン電極として機能する一対の第１電極１１，１１が所定ピッチで形成され、さらに壁電荷を蓄積するための誘電体層１３が形成されている。第１電極１１は、発光を効率良く前面基板１０ａから取り出せるように、ＩＴＯ、ＮＥＳＡなどの透明電極が好ましいが、そのシート抵抗値が所望する抵抗値より高い場合には一対の透明電極及び導電性の高い金属などバス電極から構成されるハイブリッド電極であってもよい。ハイブリッド電極とすれば、ライン抵抗を下げて放電光の強度が表示領域の全域にわたって均一となるようにできるので、輝度ムラを抑制するとともに、優れた色再現性を確保することができる。もちろん、バス電極は光透過性が低いため、表示領域における線幅は必要とする抵抗値以下となる最小の線幅で形成する。なお、誘電体層１３に、酸化マグネシウム（ＭｇＯ）のような、イオン衝撃を防ぐとともに放電のための２次電子を放出する光損傷耐性の改善のための図示しない保護層が形成されていることが好ましい。 On the front substrate 10a, a pair of first electrodes 11 and 11 functioning as a sustain electrode are formed at a predetermined pitch, and a dielectric layer 13 for accumulating wall charges is formed. The first electrode 11 is preferably a transparent electrode such as ITO or NESA so that light can be efficiently extracted from the front substrate 10a. However, when the sheet resistance value is higher than a desired resistance value, the pair of transparent electrodes and the conductive material are used. It may be a hybrid electrode composed of a bus electrode such as a high metal. If the hybrid electrode is used, the line resistance can be lowered and the intensity of the discharge light can be made uniform over the entire display region, so that luminance unevenness can be suppressed and excellent color reproducibility can be ensured. Of course, since the bus electrode has low light transmissivity, the line width in the display region is formed with a minimum line width that is equal to or less than a required resistance value. The dielectric layer 13 is formed with a protective layer (not shown) such as magnesium oxide (MgO) for preventing ion bombardment and improving the resistance to light damage that emits secondary electrons for discharge. Is preferred.

一方、背面基板１０ｂには、第１電極１１と直交する方向に、アドレス電極として機能する第２電極１２が所定ピッチで形成され、さらに第２電極１２を被覆する誘電体層１４が形成されている。また、隣り合う第２電極１２，１２の略中間領域にあたる誘電体層１４上に、第２電極１２と同方向に延びる隔壁１６が形成されており、さらに、隔壁１６の壁面及び誘電体層１４の表面にカラー表示用の赤，緑，青の３色の蛍光体層１７が周期的に形成されている。 On the other hand, on the rear substrate 10b, second electrodes 12 functioning as address electrodes are formed at a predetermined pitch in a direction orthogonal to the first electrodes 11, and further a dielectric layer 14 covering the second electrodes 12 is formed. Yes. Further, a partition wall 16 extending in the same direction as the second electrode 12 is formed on the dielectric layer 14 corresponding to a substantially intermediate region between the adjacent second electrodes 12 and 12, and the wall surface of the partition wall 16 and the dielectric layer 14 are further formed. The phosphor layers 17 for three colors of red, green and blue for color display are periodically formed on the surface of.

第１電極１１は、前面基板１０ａの左辺部にて外部端子１１ａとして外部回路に接続されるようになっており、表示領域に加えて、表示領域より外側の封止層１５が形成された封止層形成領域にも形成されている。誘電体層１３の左辺における外周（以下、左辺端部ということがある）は封止層１５と重なるように封止層形成領域の内部に配置され、また、誘電体層１３の下辺における外周（以下、下辺端部ということがある）は封止層形成領域の内周より内側に配置されている。つまり、封止層形成領域のうち、第１電極１１が形成された領域Ｓ１の上側（前面基板１０ａからみて）には、誘電体層１３が形成された部分を有するが、第１電極１１が形成されていない領域Ｓ２の上側には誘電体層１３が形成されていない。 The first electrode 11 is connected to an external circuit as an external terminal 11a at the left side portion of the front substrate 10a. In addition to the display area, the first electrode 11 is sealed with a sealing layer 15 outside the display area. It is also formed in the stop layer forming region. The outer periphery on the left side of the dielectric layer 13 (hereinafter sometimes referred to as the left side end) is disposed inside the sealing layer forming region so as to overlap the sealing layer 15, and the outer periphery on the lower side of the dielectric layer 13 ( Hereinafter, it may be referred to as a lower side end portion) is arranged inside the inner periphery of the sealing layer forming region. In other words, of the sealing layer forming region, the portion on which the dielectric layer 13 is formed is provided above the region S1 where the first electrode 11 is formed (as viewed from the front substrate 10a). The dielectric layer 13 is not formed on the upper side of the region S2 that is not formed.

誘電体層１３の左辺端部Ｅ１は封止層１５と重なっているが、封止層形成領域のうち、パネル内側の領域Ｓ３には誘電体層１３が形成され、パネル外側の領域Ｓ４には誘電体層１３が形成されていない。封止層形成領域のうちのパネル内側の領域Ｓ３では、誘電体層１３を介して封止層１５と前面基板１０ａとが接着されることになるので接着力が弱く、剥離が生じる虞がある。しかし、剥離が生じた場合であっても、パネルの全周囲に渡って、誘電体層１３を介することなく封止層１５と前面基板１０ａとが直接接着されているので、パネルの内外を貫通するリークパスが形成される虞はない。特に、封止層形成領域のうちの第１電極１１が形成されていない下辺部の領域Ｓ２、及びパネル外側の領域Ｓ４には、誘電体層１３が形成されていないので、前面基板１０ａと背面基板１０ｂとが封止層１５で直接接着されて両基板間の接着力が向上する。このように、空孔が生じることのない領域（電極未形成領域）を、可能な限りにおいて誘電体層１３を介することなく封止層１５によって接着し、その接着面積を増やして接着力を高めることが好ましい。例えば、ＣＶＤ法を用いて形成されるＳｉＯ₂、ＳｉＮ₂などのケイ素を含む材料からなる誘電体層は、封止層に用いられる材料（ＰｂＯ、ＢｉＯ、ＺｎＯ）との接着性が低く、このような場合に好適である。 The left side edge E1 of the dielectric layer 13 overlaps with the sealing layer 15, but the dielectric layer 13 is formed in the region S3 inside the panel, and the region S4 outside the panel in the sealing layer forming region. The dielectric layer 13 is not formed. In the region S3 inside the panel in the sealing layer forming region, the sealing layer 15 and the front substrate 10a are bonded via the dielectric layer 13, so that the adhesive force is weak and peeling may occur. . However, even when peeling occurs, the sealing layer 15 and the front substrate 10a are directly bonded to each other without the dielectric layer 13 over the entire periphery of the panel. There is no possibility of forming a leak path. In particular, since the dielectric layer 13 is not formed in the lower side region S2 where the first electrode 11 is not formed in the sealing layer formation region and the region S4 outside the panel, the front substrate 10a and the rear surface The substrate 10b is directly bonded with the sealing layer 15 to improve the adhesive force between the two substrates. In this way, a region where no void is generated (a region where an electrode is not formed) is bonded by the sealing layer 15 without interposing the dielectric layer 13 as much as possible, and the bonding area is increased to increase the adhesive force. It is preferable. For example, a dielectric layer made of a material containing silicon such as SiO ₂ or SiN ₂ formed by using a CVD method has low adhesiveness with a material (PbO, BiO, ZnO) used for a sealing layer. It is suitable for such a case.

また、封止層形成領域のうちの第１電極１１が形成された領域Ｓ１の上側に、誘電体層が形成された部分が存在することから、第１電極１１と封止層１５とが反応して空孔が生じる割合を減少することができる。さらに、空孔が生じた場合であっても、誘電体層１３を介して接着する部分によって空孔のパネル内部への進行が止められ、パネルの内外を貫通するリークパスの形成が抑制され、リークによる不具合の発生を抑制することができる。 In addition, since the portion where the dielectric layer is formed exists above the region S1 where the first electrode 11 is formed in the sealing layer forming region, the first electrode 11 and the sealing layer 15 react with each other. Thus, the rate at which holes are generated can be reduced. Further, even when holes are generated, the progress of the holes to the inside of the panel is stopped by the portion to be bonded through the dielectric layer 13, and the formation of a leak path penetrating the inside and outside of the panel is suppressed. Occurrence of problems due to

さらに、封止層形成領域より内側は、誘電体層１３によって第１電極１１が被覆されているため、第１電極１１，１１間でショートが発生することがないとともに、誤放電が発生することを防止することができる。このように、放電媒体の外部へのリークを抑制するとともに誤放電の発生を防止することで、安定した輝度で発光することができ、信頼性の高い放電型表示装置とすることができる。 Furthermore, since the first electrode 11 is covered with the dielectric layer 13 inside the sealing layer forming region, no short circuit occurs between the first electrodes 11 and 11 and an erroneous discharge occurs. Can be prevented. In this manner, by suppressing leakage to the outside of the discharge medium and preventing the occurrence of erroneous discharge, light can be emitted with stable luminance and a highly reliable discharge display device can be obtained.

（実施の形態２）
図３は本発明の実施の形態２に係る放電型表示装置の周縁部を示す平面図である。
本発明の実施の形態２に係る放電型表示装置は、前面基板１０ａと背面基板１０ｂとを対向配置し、これら前面基板１０ａ及び背面基板１０ｂの対向面の周縁部を低融点ガラスペーストなどの封止層１５で封止されている。 (Embodiment 2)
FIG. 3 is a plan view showing a peripheral portion of the discharge type display device according to Embodiment 2 of the present invention.
In the discharge type display device according to the second embodiment of the present invention, the front substrate 10a and the back substrate 10b are arranged to face each other, and the peripheral portions of the facing surfaces of the front substrate 10a and the back substrate 10b are sealed with a low melting glass paste or the like. Sealed with a stop layer 15.

第１電極１１（不図示）は前面基板１０ａの左辺部にて外部端子となる複数の電極群（ここでは、電極群２１ａ，２１ｂ）に分けて形成されている。誘電体層１３の左辺端部Ｅ２は封止層１５と重なるように封止層形成領域の内部に配置され、また、誘電体層１３の下辺端部Ｅ３は封止層１５の内周より内側に配置されている。つまり、封止層１５が形成された封止層形成領域のうち、電極群２１ａ，２１ｂが形成された領域Ｓ５の上側には、誘電体層１３が形成された部分を有するが、電極群２１ａ，２１ｂが未形成の領域Ｓ６の上側には誘電体層１３が形成されていない。また、電極群２１ａ，２１ｂの中間部分の領域Ｓ７は、電極の未形成領域であることから、その領域においては、誘電体層１３を形成する必要はなく、対応する誘電体層１３の外周（端部Ｅ４）は封止層形成領域よりパネル内側に配置されている。 The first electrode 11 (not shown) is divided into a plurality of electrode groups (here, electrode groups 21a and 21b) that serve as external terminals on the left side of the front substrate 10a. The left side edge E2 of the dielectric layer 13 is arranged inside the sealing layer forming region so as to overlap the sealing layer 15, and the lower side edge E3 of the dielectric layer 13 is inside the inner periphery of the sealing layer 15. Is arranged. That is, of the sealing layer formation region where the sealing layer 15 is formed, the electrode group 21a has a portion where the dielectric layer 13 is formed above the region S5 where the electrode groups 21a and 21b are formed. , 21b is not formed on the upper side of the region S6. In addition, since the region S7 in the middle part of the electrode groups 21a and 21b is a region where no electrode is formed, it is not necessary to form the dielectric layer 13 in that region, and the outer periphery of the corresponding dielectric layer 13 ( The end E4) is disposed inside the panel from the sealing layer forming region.

このような放電型表示装置においては、実施の形態１と同様、封止層形成領域のうちのパネル外側の領域Ｓ８では、パネルの全周囲に渡って誘電体層１３を介することなく封止層１５と前面基板１０ａとが直接接着されているので、パネルの内外を貫通するリークパスが形成される虞はない。特に、封止層形成領域のうちの電極群２１ａ，２１ｂが形成されていない領域Ｓ６、パネル外側の領域Ｓ８、及び電極群２１ａ，２１ｂの中間部分の領域Ｓ７には、誘電体層１３が形成されていないので、前面基板１０ａと背面基板１０ｂとが封止層１５で直接接着されて両基板間の接着力が向上する。このように、空孔が生じることのない領域（電極未形成領域）を、可能な限りにおいて誘電体層１３を介することなく封止層１５によって接着し、その接着面積を増やして接着力を高めることが好ましい。さらに、封止層形成領域より内側は、誘電体層１３によって第１電極１１が被覆されているため、第１電極１１，１１間でショートが発生することはないとともに、誤放電が発生することを防止することができる。 In such a discharge-type display device, as in the first embodiment, in the region S8 outside the panel in the sealing layer forming region, the sealing layer is not provided through the dielectric layer 13 over the entire periphery of the panel. Since 15 and the front substrate 10a are directly bonded, there is no possibility of forming a leak path penetrating the inside and outside of the panel. In particular, the dielectric layer 13 is formed in the region S6 where the electrode groups 21a and 21b are not formed in the sealing layer formation region, the region S8 outside the panel, and the region S7 in the middle portion of the electrode groups 21a and 21b. Since this is not done, the front substrate 10a and the back substrate 10b are directly bonded to each other with the sealing layer 15 to improve the adhesive force between the two substrates. In this way, a region where no void is generated (a region where an electrode is not formed) is bonded by the sealing layer 15 without interposing the dielectric layer 13 as much as possible, and the bonding area is increased to increase the adhesive force. It is preferable. Furthermore, since the first electrode 11 is covered with the dielectric layer 13 inside the sealing layer forming region, a short circuit does not occur between the first electrodes 11 and 11, and an erroneous discharge occurs. Can be prevented.

（実施の形態３）
図４は本発明の実施の形態３に係る放電型表示装置の周縁部を示す平面図である。
本発明の実施の形態３に係る放電型表示装置は、前面基板１０ａと背面基板１０ｂとを対向配置し、これら前面基板１０ａ及び背面基板１０ｂの対向面の周縁部を低融点ガラスペーストなどの封止層１５で封止されている。 (Embodiment 3)
FIG. 4 is a plan view showing a peripheral edge portion of the discharge type display device according to Embodiment 3 of the present invention.
In the discharge display device according to the third embodiment of the present invention, the front substrate 10a and the rear substrate 10b are arranged to face each other, and the peripheral portions of the opposed surfaces of the front substrate 10a and the rear substrate 10b are sealed with a low melting glass paste or the like. Sealed with a stop layer 15.

第１電極１１が封止層１５と重なる部分には、電極の１本毎に誘電体層１３の形成領域が封止層１５を貫通しない長さで形成されている。つまり、実施の形態１と比較して、隣り合う第１電極１１，１１間の間隙の領域Ｓ９の上側には、誘電体層１３が形成されていない。また、誘電体層１３の下辺端部Ｅ５は封止層１５の内周より内側に配置されている。 In the portion where the first electrode 11 overlaps the sealing layer 15, the formation region of the dielectric layer 13 is formed for each electrode so as not to penetrate the sealing layer 15. That is, as compared with the first embodiment, the dielectric layer 13 is not formed on the upper side of the region S9 of the gap between the adjacent first electrodes 11 and 11. The lower end E5 of the dielectric layer 13 is disposed on the inner side of the inner periphery of the sealing layer 15.

このような放電型表示装置においては、上述した実施の形態と同様、封止層形成領域のうちのパネル外側の領域Ｓ１０では、パネルの全周囲に渡って誘電体層１３を介することなく封止層１５と前面基板１０ａとが直接接着されているので、パネルの内外を貫通するリークパスが形成される虞はない。特に、封止層形成領域のうちの第１電極１１が形成されていない下辺部の領域Ｓ１１、パネル外側の領域Ｓ１０、及び第１電極１１，１１の間隙の領域Ｓ９には、誘電体層１３が形成されていないので、前面基板１０ａと背面基板１０ｂとが封止層１５で直接接着されて両基板間の接着力が向上する。このように、空孔が生じることのない領域（第１電極１１，１１の間隙の領域Ｓ９）を、可能な限りにおいて誘電体層１３を介することなく封止層１５によって接着し、その接着面積を増やして接着力を高めることが好ましい。さらに、封止層形成領域より内側は、誘電体層１３によって第１電極１１が被覆されているため、第１電極１１，１１間でショートが発生することはないとともに、誤放電が発生することを防止することができる。 In such a discharge type display device, as in the above-described embodiment, in the region S10 outside the panel in the sealing layer forming region, sealing is performed without interposing the dielectric layer 13 over the entire periphery of the panel. Since the layer 15 and the front substrate 10a are directly bonded, there is no possibility of forming a leak path that penetrates the inside and outside of the panel. In particular, in the sealing layer forming region, the lower layer region S11 where the first electrode 11 is not formed, the panel outer region S10, and the gap region S9 between the first electrodes 11 and 11 are included in the dielectric layer 13. Is not formed, the front substrate 10a and the back substrate 10b are directly bonded by the sealing layer 15 to improve the adhesive force between the two substrates. As described above, the region where the void is not generated (the region S9 between the first electrodes 11 and 11) is bonded by the sealing layer 15 without interposing the dielectric layer 13 as much as possible, and the bonding area thereof It is preferable to increase the adhesive strength by increasing. Furthermore, since the first electrode 11 is covered with the dielectric layer 13 inside the sealing layer forming region, a short circuit does not occur between the first electrodes 11 and 11, and an erroneous discharge occurs. Can be prevented.

（実施の形態４）
図５は本発明の実施の形態４に係る放電型表示装置の周縁部を示す平面図である。
本発明の実施の形態４に係る放電型表示装置は、前面基板１０ａと背面基板１０ｂとを対向配置し、これら前面基板１０ａ及び背面基板１０ｂの対向面の周縁部を低融点ガラスペーストなどの封止層１５で封止されている。 (Embodiment 4)
FIG. 5 is a plan view showing a peripheral portion of a discharge display device according to Embodiment 4 of the present invention.
In the discharge display device according to the fourth embodiment of the present invention, the front substrate 10a and the rear substrate 10b are arranged to face each other, and the peripheral portions of the opposite surfaces of the front substrate 10a and the rear substrate 10b are sealed with a low melting glass paste or the like. Sealed with a stop layer 15.

第１電極１１が形成されている誘電体層１３の左辺端部Ｅ６は封止層１５の外周より外側に配置されており、第１電極１１が未形成の誘電体層１３の下辺端部Ｅ７は封止層１５の内周より内側に配置されている。つまり、封止層１５が形成された封止層形成領域のうち、第１電極１１が形成された領域Ｓ１２の上側のすべてに誘電体層１３が形成されるが、第１電極１１が未形成の領域Ｓ１３の上側には誘電体層１３が形成されていない。 The left side end E6 of the dielectric layer 13 where the first electrode 11 is formed is arranged outside the outer periphery of the sealing layer 15, and the lower side end E7 of the dielectric layer 13 where the first electrode 11 is not formed. Is arranged inside the inner periphery of the sealing layer 15. In other words, the dielectric layer 13 is formed in all the upper side of the region S12 in which the first electrode 11 is formed in the sealing layer forming region in which the sealing layer 15 is formed, but the first electrode 11 is not formed. The dielectric layer 13 is not formed above the region S13.

このような放電型表示装置においては、封止層形成領域のうちの第１電極１１が形成されていない下辺部の領域Ｓ１３には、誘電体層１３が形成されていないので、前面基板１０ａと背面基板１０ｂとが封止層１５で直接接着されて両基板間の接着力が向上する。誘電体層１３を介して封止層１５と前面基板１０ａとが接着した領域Ｓ１２では、パネル内外を貫通するリークパスが形成される虞があるが、従来の放電型表示装置（図１１参照）と比較して、下辺部の領域Ｓ１３では封止層１５によって直接接着されているので、パネルの内外を貫通するリークパスが形成される割合を減少することができる。また、封止層１５が形成された封止層形成領域のうちの第１電極１１が形成された領域Ｓ１２の上側のすべてに誘電体層１３が形成されていることから、封止層１５に用いた材料と第１電極とが反応して空孔が生じる虞は全くない。 In such a discharge type display device, since the dielectric layer 13 is not formed in the lower side region S13 where the first electrode 11 is not formed in the sealing layer formation region, the front substrate 10a and The back substrate 10b is directly bonded with the sealing layer 15 to improve the adhesive force between the two substrates. In the region S12 where the sealing layer 15 and the front substrate 10a are bonded via the dielectric layer 13, there is a possibility that a leak path penetrating the inside and outside of the panel may be formed, but the conventional discharge display device (see FIG. 11) and In comparison, since the lower side region S13 is directly bonded by the sealing layer 15, the ratio of leak paths penetrating the inside and outside of the panel can be reduced. In addition, since the dielectric layer 13 is formed on the entire upper side of the region S12 in which the first electrode 11 is formed in the sealing layer forming region in which the sealing layer 15 is formed, the sealing layer 15 There is no possibility that the material used and the first electrode react to generate voids.

（実施の形態５）
図６は本発明の実施の形態５に係る放電型表示装置の周縁部を示す平面図である。
本発明の実施の形態５に係る放電型表示装置は、前面基板１０ａと背面基板１０ｂとを対向配置し、これら前面基板１０ａ及び背面基板１０ｂの対向面の周縁部を低融点ガラスペーストなどの封止層１５で封止されている。 (Embodiment 5)
FIG. 6 is a plan view showing a peripheral portion of a discharge display device according to Embodiment 5 of the present invention.
In the discharge display device according to the fifth embodiment of the present invention, the front substrate 10a and the rear substrate 10b are arranged to face each other, and the peripheral portions of the opposing surfaces of the front substrate 10a and the rear substrate 10b are sealed with a low melting glass paste or the like. Sealed with a stop layer 15.

第１電極１１（不図示）は前面基板１０ａの左辺部にて外部端子となる複数の電極群（ここでは、電極群２１ａ，２１ｂ）に分けて形成されている。誘電体層１３の左辺端部Ｅ８は封止層１５の外周より外側に配置されており、誘電体層１３の下辺端部Ｅ９は封止層１５の内周より内側に配置されている。つまり、封止層形成領域のうち、電極群２１ａ，２１ｂが形成された左辺部の領域Ｓ１４の上側のすべてに誘電体層１３が形成されるが、電極群２１ａ，２１ｂが未形成の下辺部及び上辺部の領域Ｓ１５の上側には誘電体層１３が形成されていない。 The first electrode 11 (not shown) is divided into a plurality of electrode groups (here, electrode groups 21a and 21b) that serve as external terminals on the left side of the front substrate 10a. The left side end E8 of the dielectric layer 13 is disposed outside the outer periphery of the sealing layer 15, and the lower side end E9 of the dielectric layer 13 is disposed inside the inner periphery of the sealing layer 15. In other words, the dielectric layer 13 is formed on the entire upper side of the region S14 on the left side where the electrode groups 21a and 21b are formed in the sealing layer forming region, but the lower side where the electrode groups 21a and 21b are not formed. Further, the dielectric layer 13 is not formed on the upper side region S15.

このような放電型表示装置においては、電極群２１ａ，２１ｂが未形成の領域Ｓ１５では誘電体層１３を介することなく封止層１５と前面基板１０ａとが直接接着されているので両基板間の接着力が向上する。一方、電極群２１ａ，２１ｂが形成されている領域Ｓ１６では誘電体層１３を介して封止層１５と前面基板１０ａとが接着しており、左辺部ではパネル内外を貫通するリークパスが形成される虞があるが、従来の放電型表示装置（図１１参照）と比較して、下辺部及び上辺部では封止層１５によって直接接着されているので、パネルの内外を貫通するリークパスが形成される割合を減少することができる。また、封止層１５が形成された封止層形成領域のうちの電極群２１ａ，２１ｂが形成された領域Ｓ１４の上側のすべてに誘電体層１３が形成されていることから、封止層１５に用いた材料と第１電極とが反応して空孔が生じる虞は全くない。 In such a discharge-type display device, the sealing layer 15 and the front substrate 10a are directly bonded to each other in the region S15 in which the electrode groups 21a and 21b are not formed without the dielectric layer 13 therebetween, so Adhesive strength is improved. On the other hand, in the region S16 where the electrode groups 21a and 21b are formed, the sealing layer 15 and the front substrate 10a are bonded via the dielectric layer 13, and a leak path penetrating the inside and outside of the panel is formed on the left side portion. Although there is a possibility, compared with the conventional discharge type display device (see FIG. 11), since the lower side and the upper side are directly bonded by the sealing layer 15, a leak path penetrating the inside and outside of the panel is formed. The ratio can be reduced. Further, since the dielectric layer 13 is formed on all of the regions S14 where the electrode groups 21a and 21b are formed in the sealing layer forming region where the sealing layer 15 is formed, the sealing layer 15 There is no possibility that pores are generated by the reaction between the material used for the first electrode and the first electrode.

（実施の形態６）
図７は本発明の実施の形態６に係る放電型表示装置の周縁部を示す平面図である。
本発明の実施の形態６に係る放電型表示装置は、前面基板１０ａと背面基板１０ｂとを対向配置し、これら前面基板１０ａ及び背面基板１０ｂの対向面の周縁部を低融点ガラスペーストなどの封止層１５で封止されている。 (Embodiment 6)
FIG. 7 is a plan view showing a peripheral portion of a discharge display device according to Embodiment 6 of the present invention.
In the discharge display device according to the sixth embodiment of the present invention, the front substrate 10a and the rear substrate 10b are arranged to face each other, and the peripheral portions of the opposite surfaces of the front substrate 10a and the rear substrate 10b are sealed with a low melting glass paste or the like. Sealed with a stop layer 15.

第１電極１１が封止層１５と重なる部分には、電極の１本毎に誘電体層１３の形成領域が封止層１５を貫通して形成されている。また、誘電体層１３の下辺端部Ｅ１０は封止層１５の内周より内側に配置されている。つまり、第１電極１１の上側すべてに誘電体層１３が形成されているが、実施の形態４と比較して、隣り合う第１電極１１，１１の間隙の領域Ｓ１６の上側には、誘電体層１３が形成されていない。 In the portion where the first electrode 11 overlaps the sealing layer 15, the formation region of the dielectric layer 13 is formed through the sealing layer 15 for each electrode. The lower end E10 of the dielectric layer 13 is disposed on the inner side of the inner periphery of the sealing layer 15. That is, the dielectric layer 13 is formed on the entire upper side of the first electrode 11, but compared to the fourth embodiment, the dielectric layer 13 is located above the gap region S 16 between the adjacent first electrodes 11 and 11. Layer 13 is not formed.

このような放電型表示装置においては、第１電極１１が未形成の領域（第１電極１１，１１の間隙の領域Ｓ１６など）では誘電体層１３を介することなく封止層１５と前面基板１０ａとが直接接着し、第１電極１１が形成されている領域（第１電極１１上）では誘電体層１３を介して封止層１５と前面基板１０ａとが接着している。誘電体層１３を介して封止層１５と前面基板１０ａとが接着した領域では、接着力が弱くなり剥離が生じる虞があるが、従来の放電型表示装置（図１１参照）と比較して、下辺部及び第１電極１１，１１の間隙の領域Ｓ１６では封止層１５によって直接接着されているので、パネルの内外を貫通するリークパスが形成される割合を減少することができる。また、封止層１５が形成された封止層形成領域のうちの第１電極１１の上側のすべてに誘電体層１３が形成されていることから、封止層１５に用いた材料と第１電極とが反応して空孔が生じる虞は全くない。 In such a discharge type display device, the sealing layer 15 and the front substrate 10a are not interposed in the region where the first electrode 11 is not formed (such as the region S16 in the gap between the first electrodes 11 and 11) without the dielectric layer 13 interposed therebetween. And the sealing layer 15 and the front substrate 10a are bonded via the dielectric layer 13 in the region where the first electrode 11 is formed (on the first electrode 11). In the region where the sealing layer 15 and the front substrate 10a are bonded via the dielectric layer 13, the adhesive force is weakened and there is a risk of peeling, but in comparison with a conventional discharge display device (see FIG. 11). In addition, the region S16 in the gap between the lower side and the first electrodes 11 and 11 is directly bonded by the sealing layer 15, so that the ratio of the leak path penetrating the inside and outside of the panel can be reduced. In addition, since the dielectric layer 13 is formed on the entire upper side of the first electrode 11 in the sealing layer forming region where the sealing layer 15 is formed, the material used for the sealing layer 15 and the first There is no possibility that pores are generated by reaction with the electrode.

なお、各実施の形態においては、前面基板１０ａに設ける第１電極１１及び誘電体層１３と封止層１５との関係について説明したが、背面基板１０ｂに設ける第２電極１２及び誘電体層１４と封止層１５との関係についても全く同様である。例えば、図８に示すように、背面基板１０ｂの下辺部にて外部端子１２ａとして第２電極１２が外部回路に接続されるようになっており、誘電体層１４の下辺端部Ｅ１１が封止層１５と重なるように配置され、誘電体層１４の左辺端部Ｅ１２が封止層１５の内周より内側に配置されているような場合も同様の効果が生じる（実施の形態１に相当）。 In each of the embodiments, the relationship between the first electrode 11 and dielectric layer 13 provided on the front substrate 10a and the sealing layer 15 has been described. However, the second electrode 12 and dielectric layer 14 provided on the rear substrate 10b. The same applies to the relationship between the sealing layer 15 and the sealing layer 15. For example, as shown in FIG. 8, the second electrode 12 is connected to an external circuit as an external terminal 12a at the lower side of the back substrate 10b, and the lower side end E11 of the dielectric layer 14 is sealed. The same effect is produced when the left side end E12 of the dielectric layer 14 is arranged so as to overlap with the layer 15 and is arranged inside the inner periphery of the sealing layer 15 (corresponding to the first embodiment). .

また、各実施の形態においては、前面基板１０ａに保護層を明示的に示さなかったが、図９に示すように、前面基板１０ａに第１電極１１、誘電体層１３及び保護層３０が形成され、封止層１５を介して前面基板１０ａと背面基板１０ｂとが接着されている場合、保護層３０の外周を封止層形成領域の内部に配置することが好ましい。例えば、第１電極１１が左辺部に形成されている場合、誘電体層１３の左辺端部Ｅ１３と保護層３０の左辺端部Ｅ１４とを、封止層１５に重なるように配置する。また、第１電極１１が下辺部に形成されていない場合、誘電体層１３の下辺端部Ｅ１５を封止層１５の内周より内側に配置し、保護層３０の下辺端部Ｅ１６を封止層１５に重なるように配置にする。保護層３０は、その端部近辺で徐々に厚みが薄くなるため、表示領域に対してできるだけ大きく形成することが好ましいが、封止層１５と保護層３０とは、封止層１５と誘電体層１３との関係と同じように接着力が弱く、リークパスがランダムに生じる可能性があり、保護層３０の外周のすべてを封止層形成領域の内部に配置することが好ましい。なお、以上の各実施例では、保護層、誘電体層の左辺端部が約９０度の角度を有しているが、それぞれの四隅において丸みを帯びていても良い。 In each embodiment, the protective layer is not explicitly shown on the front substrate 10a. However, as shown in FIG. 9, the first electrode 11, the dielectric layer 13, and the protective layer 30 are formed on the front substrate 10a. When the front substrate 10a and the rear substrate 10b are bonded via the sealing layer 15, it is preferable to arrange the outer periphery of the protective layer 30 inside the sealing layer forming region. For example, when the first electrode 11 is formed on the left side, the left side end E13 of the dielectric layer 13 and the left side end E14 of the protective layer 30 are disposed so as to overlap the sealing layer 15. When the first electrode 11 is not formed on the lower side, the lower side end E15 of the dielectric layer 13 is disposed on the inner side of the inner periphery of the sealing layer 15, and the lower side end E16 of the protective layer 30 is sealed. Arrange so as to overlap layer 15. The protective layer 30 is preferably formed as large as possible with respect to the display region because the thickness gradually decreases in the vicinity of the end portion. However, the sealing layer 15 and the protective layer 30 include the sealing layer 15 and the dielectric. Similar to the relationship with the layer 13, the adhesive force is weak and a leak path may occur randomly, and it is preferable to arrange the entire outer periphery of the protective layer 30 inside the sealing layer formation region. In each of the embodiments described above, the left side end portions of the protective layer and the dielectric layer have an angle of about 90 degrees, but may be rounded at the four corners.

以上の各実施の形態に関し、更に以下の付記を開示する。
（付記１）電極及び誘電体層が形成された基板と該基板に対向する他の基板との間隙が封止層によって封止されたフラットディスプレイパネルにおいて、前記誘電体層の外周の一部又は全部は、前記封止層が形成された封止層形成領域の内部に配置されていることを特徴とするフラットディスプレイパネル。
（付記２）前記封止層形成領域に前記電極が形成されており、前記封止層形成領域のうちの前記電極が形成された領域の上側に、前記誘電体層が形成された部分を有することを特徴とする付記１に記載のフラットディスプレイパネル。
（付記３）前記封止層形成領域のうちの前記電極が形成されていない領域の上側には、前記誘電体層が形成されていないことを特徴とする付記２に記載のフラットディスプレイパネル。
（付記４）電極及び誘電体層が形成された基板と該基板に対向する他の基板との間隙が封止層によって封止されたフラットディスプレイパネルにおいて、前記電極は、前記封止層が形成された封止層形成領域の内側から外側に伸びており、前記電極が形成された領域に対応する前記誘電体層の外周は、前記封止層形成領域より外側に配置され、その他の外周は前記封止層形成領域より内側に配置されていることを特徴とするフラットディスプレイパネル。
（付記５）前記電極は複数あって、隣り合う電極の間隙の上側には、前記誘電体層が形成されていないことを特徴とする付記１乃至付記４のいずれかに記載のフラットディスプレイパネル。
（付記６）前記誘電体層を被覆する部分を有する保護層を備え、該保護層の外周が前記封止層形成領域の内部に配置されていることを特徴とする付記１乃至付記５のいずれかに記載のフラットディスプレイパネル。 Regarding the above embodiments, the following additional notes are further disclosed.
(Supplementary Note 1) In a flat display panel in which a gap between a substrate on which an electrode and a dielectric layer are formed and another substrate facing the substrate is sealed with a sealing layer, a part of the outer periphery of the dielectric layer or The flat display panel is entirely disposed inside a sealing layer forming region in which the sealing layer is formed.
(Additional remark 2) The said electrode is formed in the said sealing layer formation area, It has the part in which the said dielectric material layer was formed above the area | region in which the said electrode was formed of the said sealing layer formation area The flat display panel according to appendix 1, wherein:
(Additional remark 3) The said dielectric material layer is not formed above the area | region where the said electrode is not formed among the said sealing layer formation areas, The flat display panel of Additional remark 2 characterized by the above-mentioned.
(Supplementary Note 4) In a flat display panel in which a gap between a substrate on which an electrode and a dielectric layer are formed and another substrate facing the substrate is sealed with a sealing layer, the sealing layer is formed on the electrode. The outer periphery of the dielectric layer corresponding to the region where the electrode is formed is disposed outside the sealing layer formation region, and the other outer periphery is A flat display panel, which is disposed inside the sealing layer forming region.
(Supplementary note 5) The flat display panel according to any one of supplementary notes 1 to 4, wherein there are a plurality of the electrodes, and the dielectric layer is not formed above a gap between adjacent electrodes.
(Supplementary note 6) Any one of Supplementary notes 1 to 5, wherein a protective layer having a portion covering the dielectric layer is provided, and an outer periphery of the protective layer is disposed inside the sealing layer forming region. Flat display panel according to crab.

本発明の実施の形態１に係る放電型表示装置の周縁部を示す平面図である。It is a top view which shows the peripheral part of the discharge type display apparatus which concerns on Embodiment 1 of this invention. 本発明の実施の形態１に係る放電型表示装置の周縁部の構造断面図である。It is a structure sectional view of the peripheral part of the discharge type display concerning Embodiment 1 of the present invention. 本発明の実施の形態２に係る放電型表示装置の周縁部を示す平面図である。It is a top view which shows the peripheral part of the discharge type display apparatus which concerns on Embodiment 2 of this invention. 本発明の実施の形態３に係る放電型表示装置の周縁部を示す平面図である。It is a top view which shows the peripheral part of the discharge type display apparatus which concerns on Embodiment 3 of this invention. 本発明の実施の形態４に係る放電型表示装置の周縁部を示す平面図である。It is a top view which shows the peripheral part of the discharge type display apparatus which concerns on Embodiment 4 of this invention. 本発明の実施の形態５に係る放電型表示装置の周縁部を示す平面図である。It is a top view which shows the peripheral part of the discharge type display apparatus which concerns on Embodiment 5 of this invention. 本発明の実施の形態６に係る放電型表示装置の周縁部を示す平面図である。It is a top view which shows the peripheral part of the discharge type display apparatus which concerns on Embodiment 6 of this invention. 本発明に係る放電型表示装置の他の例を示す平面図である。It is a top view which shows the other example of the discharge type display apparatus which concerns on this invention. 本発明に係る放電型表示装置の他の例を示す平面図である。It is a top view which shows the other example of the discharge type display apparatus which concerns on this invention. 従来の放電型表示装置の要部斜視図である。It is a principal part perspective view of the conventional discharge type display apparatus. 従来の放電型表示装置の周縁部を示す平面図である。It is a top view which shows the peripheral part of the conventional discharge type display apparatus. 従来の放電型表示装置の周縁部の構造断面図である。It is structural sectional drawing of the peripheral part of the conventional discharge type display apparatus.

Explanation of symbols

１０ａ前面基板
１０ｂ背面基板
１１第１電極
１２第２電極
１３，１４誘電体層
１５封止層
１６隔壁
１７蛍光体層
２１ａ，２１ｂ電極群
３０保護層 DESCRIPTION OF SYMBOLS 10a Front substrate 10b Rear substrate 11 1st electrode 12 2nd electrode 13, 14 Dielectric layer 15 Sealing layer 16 Partition 17 Phosphor layer 21a, 21b Electrode group 30 Protective layer

Claims

In a flat display panel in which a gap between a substrate on which an electrode and a dielectric layer are formed and another substrate facing the substrate is sealed by a sealing layer,
A flat display panel, wherein a part or all of the outer periphery of the dielectric layer is disposed inside a sealing layer forming region where the sealing layer is formed.

The electrode is formed in the sealing layer forming region,
The flat display panel according to claim 1, further comprising: a portion where the dielectric layer is formed above the region where the electrode is formed in the sealing layer formation region.

The flat display panel according to claim 2, wherein the dielectric layer is not formed on an upper side of a region where the electrode is not formed in the sealing layer forming region.

In a flat display panel in which a gap between a substrate on which an electrode and a dielectric layer are formed and another substrate facing the substrate is sealed by a sealing layer,
The electrode extends from the inside to the outside of the sealing layer forming region where the sealing layer is formed,
The outer periphery of the dielectric layer corresponding to the region where the electrode is formed is disposed outside the sealing layer forming region,
Other outer periphery is arrange | positioned inside the said sealing layer formation area, The flat display panel characterized by the above-mentioned.

There are a plurality of the electrodes,
The flat display panel according to any one of claims 1 to 4, wherein the dielectric layer is not formed above a gap between adjacent electrodes.