JP2006191188A - 画像転送装置および画像表示装置 - Google Patents

Abstract

【課題】 少ない誤り検出データと簡単な回路構成によって、画素データの転送エラーが発生しても、それが画像表示部に表示されることを防ぐ。
【解決手段】 画像表示装置１１０は、画像送信部１００から画像データと誤り検出データを受信する画像受信部１００と、誤り検出データを用いて画像データの転送エラーを検出する誤り検出部１０２と、フレームメモリ１０７のアドレスを生成すると共に、転送エラーが検出された場合にそのアドレスを記憶するアドレス生成部１０３と、アドレス生成部１０３の記憶アドレスをエラー情報として画像送信部１００に転送するエラー転送部１０４と、転送エラーが検出された場合のみラインメモリ１０５からフレームメモリ１０７にデータの書き込みを行わないメモリ制御部１０６とを有する。
【選択図】 図１

Description

本発明は、画像送信部から画像受信部にシリアル画像データを高速に転送する画像転送装置および、これを用いて画像表示部に画像を表示する画像表示装置に関する。

従来、画像送信部からフレームメモリに対して画像の書き込みを行う場合には、図１１（ａ）に示すように、パラレルのバスアクセス方式を用いて、フレームメモリのアドレスと、そのアドレスに書き込む画素データとを同時に送信する方法が用いられていた。

しかしながら、この方法では、画像送信部と画像受信部とを結ぶ配線として、アドレスを送信する配線と画素データを送信する配線とが必要になるため、配線領域が大きくなるという問題があった。

そこで、最近では、図１１（ｂ）に示すように、アドレスと画素データとを時分割して同じ配線によって転送するシリアルのバスアクセス方式が用いられ始めている。このシリアル転送時には、パラレル転送を行っていた場合と同等以上の画像転送レートを得るために、転送周波数を上げることが行われている。さらに転送時間を短くするために、画素データが書き込まれる領域（例えばフレームメモリ中のスタート位置とエンド位置）を予めアドレス生成部に設定しておくことによって、図１１（ｃ）に示すように、アドレスの転送を必要としない方式も用いられてきている。

一方、画像送信部と画像受信部との間でのデータ転送を高速に行うことによって、画素の転送エラーが発生し、表示に影響を与える虞が大きくなってきている。

この問題を回避する方法としては、例えば図１１（ｄ）に示すように、１画素毎にパリティ符号を代表とする誤り検出データを付加し、この誤り検出データを用いて受信側で誤り検出を行う方法が考えられる。この方法では、受信側で誤りが検出された場合に画像送信部に対して転送エラーが発生したことを再転送要求として通知し、それを受けた画像送信部から再度画素データを転送することができる。

しかしながら、この方法では、転送エラー発生の有無に関わらず、受信側で転送エラーの有無を検出する時間が必要となり、その結果、画像転送レートが下がってしまうという問題がある。

さらに、図１１（ｅ）に示すように、１画素毎にハミング符号を代表とする誤り訂正データを付加し、この誤り訂正データを用いて受信側で誤り検出および誤り訂正を行う方法も考えられる。この方法では、図１１（ｄ）のような受信側で転送エラーの有無を検出する時間が不要である。

しかしながら、この方法では、画像送信部にハミング符号を生成する手段が必要になり、また、受信側に誤り検出部および誤り訂正部を設ける必要が生じるため、回路が複雑になるという問題がある。また、ハミング符号の転送に要する時間も、画像転送レートを下げる要因となっている。

以下に、図１２を用いて、図１１（ｅ）に示すような１画素毎に誤り訂正データが付加されたデータを画像受信部によって受信した場合について考える。

図１２は、従来の画像表示装置の要部構成例を示すブロック図である。

図１２において、従来の画像表示装置２２０は、画像データと誤り訂正データを送信する画像送信部２００と、画像送信部２００からのデータを受信する画像受信部２０１と、受信した画像データに誤りが生じたことを検出する誤り検出部２０２と、フレームメモリ２０７に対するアドレスを生成するアドレス生成部２０３と、受信画像データに誤りが検出された場合に画素データを訂正する誤り訂正部２０４と、フレームメモリ２０７を制御するフレームメモリ制御部２０６と、フレームメモリ２０７と、このフレームメモリ２０７に記憶されている画素データを出力する画像出力部２０８と、出力された画像データを画像表示する画像表示部２０９とを有している。

以下に、この従来の画像表示装置２２０の動作について説明する。ここで、アドレス生成部２０３には、転送されてきた画素データをフレームメモリ２０７のどの領域に書き込むかという情報が既に設定されているものとする。

図１２に示すように、画像表示装置２２０において、まず、画像受信部２０１は、画像送信シリアル画像データとして１ビットずつ画素データを受信した後、ハミング符号などの誤り訂正データを受信する。画像受信部２０１は、これらを一つのデータとしてまとめて誤り検出部２０２に送る。

次に、誤り検出部２０２は、送られてきたデータから転送エラーの有無を調べ、その結果を当該データと合わせて誤り訂正部２０４に送る。

さらに、誤り訂正部２０４は、転送エラーの発生がなければ画素データをそのままフレームメモリ制御部２０６に送り、転送エラーの発生があれば誤りを訂正して、訂正された画素データのみをフレームメモリ制御部２０６に送る。

フレームメモリ制御部２０６では、送られてきた画素データを、アドレス生成部２０３で生成されたアドレスに対応するフレームメモリ２０７の領域に書き込む。また、フレームメモリ制御部２０６は、画像出力部２０８に送る画素データのフレームメモリ２０７からの読み出しも制御している。さらに、フレームメモリ制御部２０６は、必要に応じてフレームメモリ２０７に対する画素データの書き込みと読み出しの調停も行っている。

画像出力部２０８では、フレームメモリ制御部２０６から送られてきた画素データを画像表示部２０９に送り、画像表示部２０９はその画素データに基づいて表示画面上に表示する。

画像表示装置２２０において、図１１（ｄ）に示すように、１画素毎に誤り検出データが付加されたデータが転送されてくる場合には、誤り訂正部２０４は不要であり、直近に転送された画素のエラー有無の情報が画像送信部２００に対して送られる。

このような従来技術の一つとして、例えば特許文献１には、１画素毎に誤り検出データを付加して画像データを転送する方法が開示されている。この方法ではパラレル転送を行っているが、同じことをシリアル転送に対して行うと、転送効率が低下してしまう。さらに、特許文献１には誤り訂正データを付加することも提案されているが、この方法ではさらに転送効率が低下することは言うまでもない。

さらに、図１２に示すような誤り検出部２０２や誤り訂正部２０４が設けられていない画像表示装置において転送エラーが発生した場合には、画像表示部２０９に対して誤った情報が表示されてしまうことは言うまでもない。

さらに、全く別の手段によって、例えば画像送信部２００と画像受信部２０１との間でインピーダンスの完全な整合を取ることや、装置全体をシールドして外来ノイズの混入を完全に防ぐことなどによって、転送エラーそのものを発生させない方法も考えられる。

しかしながら、インピーダンスの完全な整合を取ることは大量生産には適しておらず、また、シールドを行うことはコストアップに直結するという問題がある。
特開平９−２２０８０６号公報

上述した画像転送装置を用いた画像表示装置のように、画像送信部と画像受信部との間でパラレルバスアクセス方式により画像転送を行うと配線領域が大きくなるという問題があった。

また、シリアルバスアクセス方式により画像転送を行う場合には、パラレル転送と同等以上の画像転送レートを得るために転送周波数を高くする必要がある。ここで、データ転送を高速に行うと、転送エラーが生じ、表示に悪影響を与える虞が大きくなる。

この問題を回避するために、図１１（ｄ）に示すように、１画素毎に誤り検出データを付加する従来の方法では、転送エラー発生の有無に関わらず、受信側で転送エラーの有無を検出する時間が必要となるため、画像転送レートが下がってしまうという問題がある。

また、図１１（ｅ）に示すように、１画素毎に誤り訂正データを付加する方法では、画像送信部にハミング符号を生成する手段が必要になり、また、受信側に誤り検出部および誤り訂正部を設ける必要が生じるため、回路が複雑になるという問題がある。また、ハミング符号の転送に時間がかかるため、画像転送レートが下がってしまうという問題がある。

さらに、図１２に示すような誤り検出部２０２や誤り訂正部２０４が設けられていない画像表示装置では、転送エラーが発生した場合に画像表示部２０９に対して誤った情報が表示されてしまうという問題がある。

さらに、画像送信部２００と画像受信部２０１との間でインピーダンスの完全な整合を取る方法は大量生産に適しておらず、装置全体をシールドする方法はコストアップが生じるという問題がある。

本発明は、上記従来の問題を解決するもので、画像送信部と画像受信部とを結ぶ配線領域が大きくならないように、シリアル転送によって高い転送レートで画像データを転送しているときに、少ない誤り検出データと簡単な回路構成によって、画素データの転送エラーが発生しても、それが画像表示部に表示されることを防ぐことができる画像転送装置およびこれを用いた画像表示装置を提供することを目的とする。

本発明の画像転送装置は、データ送信部から送信されたシリアル画素データとライン毎に付加された誤り検出データとを受信するデータ受信部と、該データ受信部で受信した画素データに誤りが生じているか否かを該誤り検出データを用いて検出する誤り検出部と、 該誤りの有無に関わらず、該データ受信部で受信した画素データをライン単位で記憶するラインメモリと、該ラインメモリ内の画素データをフレーム単位で記憶するフレームメモリと、該フレームメモリに対するアドレスを生成すると共に、該誤り検出部で該誤りがライン中の画素データに検出された場合に、当該ラインのアドレスを誤り検出情報として記憶するアドレス生成部と、全ラインの画素データが受信された後で該アドレス生成部内の該誤り検出情報をエラー情報として該データ送信部側に転送するエラー転送部と、該アドレス生成部からのアドレスに基づいて該ラインメモリと該フレームメモリをメモリ制御し、該ラインメモリ内の１ライン分の画素データからなるラインデータに該誤りが含まれている場合に該ラインデータの該フレームメモリに対する書き込みを行わず、該誤りが含まれていない場合に該ラインデータの該フレームメモリに対する書き込みを行うメモリ制御部とを備えており、そのことにより上記目的が達成される。

本発明の画像転送装置は、データ送信部から送信されたシリアル画素データとライン毎に付加された誤り検出データとを受信するデータ受信部と、該データ受信部で受信した画素データに誤りが生じているか否かを該誤り検出データを用いて検出する誤り検出部と、 該誤りの有無に関わらず、該データ受信部で受信した画素データをライン単位で記憶するラインメモリと、該ラインメモリ内の画素データをフレーム単位で記憶するフレームメモリと、該フレームメモリに対するアドレスを生成すると共に、該誤り検出部で該誤りがライン中の画素データに検出された場合に、当該ラインのアドレスを誤り検出情報として記憶するアドレス生成部と、全ラインの画素データが受信された後で該アドレス生成部内の該誤り検出情報をエラー情報として該データ送信部側に転送するエラー転送部と、該アドレス生成部からのアドレスに基づいて該ラインメモリと該フレームメモリをメモリ制御し、該ラインメモリ内の１ライン分の画素データからなるラインデータに該誤りが含まれている場合に該ラインメモリから該ラインデータの読み出しを行わず、該誤りが含まれていない場合に該ラインメモリからラインデータを読み出して該フレームメモリに書き込みを行うメモリ制御部とを備えており、そのことにより上記目的が達成される。

さらに、好ましくは、本発明の画像転送装置における誤り検出部は、前記１ライン分のラインデータに誤りを検出した場合に前記誤り検出情報を前記メモリ制御部に出力する。

さらに、好ましくは、本発明の画像転送装置におけるメモリ制御部は、前記ラインデータに誤りが含まれているか否かによらず、該ラインデータの前記ラインメモリに対する読み出し要求を生成する読み出し要求生成部と、該読み出し要求に対して前記誤り検出情報によりマスクをかけて、該誤りが含まれているラインデータの読み出しを行わないように制御する読み出し要求マスク部とを有する。

さらに、好ましくは、本発明の画像転送装置におけるメモリ制御部は、前記ラインデータが前記ラインメモリから読み出されなかった場合には、該ラインメモリに対してデータの上書きを行うようにメモリ制御する。

さらに、好ましくは、本発明の画像転送装置における誤り検出部は、前記１ライン分の画素データの値を加算する加算手段と、該加算手段による加算結果と前記誤り検出データとを比較する比較手段とを有し、該加算結果と該誤り検出データとが不一致の場合のみ誤りと検出する。

さらに、好ましくは、本発明の画像転送装置におけるラインメモリは、先入れ先出し構成のメモリである。

さらに、好ましくは、本発明の画像転送装置におけるアドレス生成部は、受信された画素データに誤りが検出された場合に、前記データ送信部側から送信されるアドレス情報を用いて、前記フレームメモリまたは前記ラインメモリに対してメモリ制御をしないアドレスを生成する。

さらに、好ましくは、本発明の画像転送装置におけるアドレス生成部は、受信された画素データに誤りが検出された場合に、自らが記憶している誤り検出情報を用いて、前記フレームメモリまたは前記ラインメモリに対してメモリ制御をしないアドレスを生成する。

さらに、好ましくは、本発明の画像転送装置におけるアドレス生成部は、前記フレームメモリ上のアドレスにおけるスタート位置およびエンド位置として、各々縦方向の座標と横方向の座標が設定される。

さらに、好ましくは、本発明の画像転送装置におけるアドレス生成部は、ライン方向の画素データの数をＸ座標としてカウントするＸ座標カウンタ部と、該１ライン分の画素データ毎にＹ座標をカウントするＹ座標カウンタ部と、カウントされた該Ｘ座標と該Ｙ座標からなる２次元座標を１次元のアドレスに変換する座標変換部と、転送エラーが発生した該Ｙ座標を前記誤り検出情報として記憶するエラー座標記憶部とを有する。

さらに、好ましくは、本発明の画像転送装置における動画／静止画設定部を更に有し、該動画／静止画設定部から動画と設定された場合のみ、前記エラー転送部はエラー情報の転送を行わないように制御する。

さらに、好ましくは、本発明の画像転送装置における動画／静止画設定部から動画と設定された場合のみ、前記誤り検出部が誤り検出処理を行わないように制御するか、または前記アドレス生成部が誤り検出情報の記憶処理を行わないように制御する。

さらに、好ましくは、本発明の画像転送装置におけるデータ送信部は、前記データ受信部にシリアル画素データと前記ライン毎に付加された誤り検出データとを送信し、前記エラー転送部からエラー情報を受信した場合に、誤りが発生したラインデータを再度送信処理する。

本発明の画像表示装置は、請求項１〜１４のいずれかに記載の画像転送装置と、該画像転送装置のフレームメモリに記憶した画素データを出力する画像出力部と、該画像出力部から出力した画素データに基づいて表示画面上に画像表示する画像表示部とを備えており、そのことにより上記目的が達成される。

上記構成により、以下に、本発明の作用について説明する。

本発明の画像転送装置においては、データ受信部によってシリアル画素データとライン毎に付加された誤り検出データとが受信され、誤り検出部によって、受信された画素データに誤りが生じているか否かが検出される。画素データは、フレームメモリに格納される前に、誤りの有無に関わらず、一旦ラインメモリに記憶される。

アドレス生成部では、フレームメモリに対するアドレスが生成されると共に、誤りが検出された場合にそのラインのアドレスが誤り検出情報として記憶される。

メモリ制御部では、ラインメモリに記憶されている画素データに誤りが含まれている場合にフレームメモリに対する書き込みが行われず、誤りが含まれていない場合にフレームメモリに対する書き込みが行われるように、ラインメモリとフレームメモリがメモリ制御される。

エラー転送部では、全てのラインのデータが受信された後で、アドレス生成部に記憶されたアドレスがエラー情報としてデータ送信部側に転送されて、そのデータ送信部から再転送処理が行われる。

これにより、従来のように１画素毎にハミング符号などの誤り訂正符号を付加して画像転送レートを大きく低下させることなく、また、従来のように誤り訂正部のような複雑な回路を必要とせずに、転送エラーが発生しなかった画素データのみをフレームメモリに格納することが可能となる。これによって、シリアル画素データを高速に転送する場合に、画素データに転送エラーが発生しても、画像表示部の表示画面上にその誤った画像データが表示されることを防ぐことが可能となる。さらに、誤り検出データはライン毎に付加されるため、１画素毎に誤り検出データが付加されていた従来技術のように、１画素のデータが転送される度に誤りを検出する必要がなく、このような従来技術に比べて転送レートの低下を防ぐことが可能となる。

また、本発明の画像転送装置において、メモリ制御部によって、誤り検出部から通知された誤り検出情報を用いてラインメモリに対する読み出し要求にマスクをかけることによって、誤りが含まれているラインデータをラインメモリから読み出さないように制御することが可能となる。これによって、フレームメモリに書き込むべきではない画素データがラインメモリから読み出されないため、その分でも低消費電力化を図ることが可能となる。

さらに、本発明の画像表示装置において、画素データに誤りが検出された場合に、アドレス生成部によって、自らが記憶している誤り検出情報を用いてフレームメモリに対するアドレスを生成することによっても、データ送信部からアドレス生成部に対してＹ座標（ラインナンバー）を設定する必要がなくなり、データ送信部の負荷および転送データ量を抑えることが可能となる。

さらに、本発明の画像転送装置において、動画／静止画設定部を設けて、動画と設定されたときにエラー転送部からエラー情報の転送が行われないようにすることで、リアルタイム性が要求される動画表示時に、画像転送のリアルタイム性が損なわれることを防ぐことが可能となる。

以上により、本発明によれば、従来のように１画素毎にハミング符号などの誤り訂正符号を付加して画像転送レートを大きく低下させることなく、また、従来のように誤り訂正部のような複雑な回路を必要とせずに、転送エラーが発生しなかった画素データのみをフレームメモリに格納し、これを読み出して良好な表示とすることができる。また、転送レートが低下しないため、同一画像を転送する場合に、従来技術と比べて画像転送時の消費電力を低下させることができる。

また、メモリ制御部によって、フレームメモリに書き込むべきではない画素データを、ラインメモリから読み出さないように制御することによっても、更なる低消費電力化を図ることができる。

さらに、転送エラー発生時に、アドレス生成部によって、自らが記憶している誤り検出情報を用いてフレームメモリに対するアドレスを生成することによって、データ送信部からアドレス生成部に対してＹ座標を設定する必要がなくなり、データ送信部の負荷および転送データ量を抑えることができる。

さらに、リアルタイム性が要求される動画像表示時には、画像の転送エラーが発生しても、データ送信部に対して転送エラーを通知しないことにより、画像転送のリアルタイム性が損なわれることを防ぐことができる。

以下に、本発明の置画転送装置の実施形態１〜４を液晶表示装置などの画像表示装置に適用した場合について、図面を参照しながら詳細に説明する。
（実施形態１）
図１は、本発明の実施形態１に係る画像表示装置の要部構成例を示すブロック図である。

図１において、本実施形態１の画像表示装置１１０は、画素データおよびライン毎の誤り検出データを送信するデータ転送部としての画像送信部１００と、送信した画素データおよびライン毎の誤り検出データを受信するデータ受信部としての画像受信部１０１と、受信した画素データの誤りの有無をライン毎に誤り検出データを用いて検出する誤り検出部１０２と、フレームメモリ１０７のアドレスを生成すると共に誤り検出情報をそのラインのアドレスとして記憶するアドレス生成部１０３と、エラー情報として画像送信部１００に転送するエラー転送部１０４と、受信した画素データをライン単位で記憶するラインメモリ１０５と、ラインメモリ１０５およびフレームメモリ１０７をメモリ制御するメモリ制御部１０６と、１ライン分の画素データ（ラインデータ）に誤りがない場合にその画素データ（ラインデータ）を記憶するフレームメモリ１０７と、フレームメモリ１０７内の画素データを出力する画像出力部１０８と、出力された画素データに基づいて画像表示する画像表示部１０９とを有している。なお、以上の画像送信部１００、画像受信部１０１、誤り検出部１０２、アドレス生成部１０３、エラー転送部１０４、ラインメモリ１０５、メモリ制御部１０６およびフレームメモリ１０７により画像転送装置が構成される。

上記構成により、この画像表示装置１１０では、シリアル画像データと、ライン毎に付加された誤り検出データとを有する転送データが画像送信部１００から送信され、これが画像受信部１０１で受信される。

この誤り検出データを用いて、誤り検出部１０２によって、画像受信部１０１にて受信された画素データに誤りが生じているか否かが検出される。また、画像受信部１０１にて受信された画像データは、誤りの有無に関わらず、ラインメモリ１０５にライン単位で記憶される。

一方、フレームメモリ１０７には、ラインメモリ１０５に記憶されている画素データがフレーム単位で記憶される。ラインメモリ１０５およびフレームメモリ１０７は、メモリ制御部１０６によってメモリ制御（読み出し・書き込み制御）され、ラインメモリ１０５に記憶されている１ライン分の画素データに誤りが含まれている場合にはそのラインデータがフレームメモリ１０７に対して書き込まれず、誤りが含まれていない場合にそのラインデータがフレームメモリ１０７に書き込まれるように制御される。

アドレス生成部１０３では、フレームメモリ１０７に対するアドレスが生成されると共に、誤り検出部１０２にて誤りが検出された場合に、その誤りが検出されたラインのアドレスが誤り検出情報として記憶される。

このアドレス生成部１０３に記憶されたアドレスは、全てのラインのデータが受信された後で、エラー転送部１０４からエラー情報として画像送信部１００に転送される。このエラー情報を受信したときに、画像送信部１００から、誤りが発生したラインの画素データが再度送信される。

画像出力部１０８からは、フレームメモリ１０７に記憶されている画素データが出力されて、画像表示部１０９で、その出力された画素データに基づいて表示画面上に画像表示される。

以下に、本実施形態の画像表示装置１１０について、さらに具体的な例を挙げて詳細に説明する。

ここで、アドレス生成部１０３には画像送信部１００から送られてくる画素データをフレームメモリ１０７のどの領域に書き込むべきかを知るために必要なアドレス情報が与えられているものとする。このアドレス情報としては、例えばフレームメモリ１０７上のアドレスにおけるスタート位置およびエンド位置として、各々縦方向の座標と横方向の座標とが挙げられる。

以下では、その一例として、画像表示部１０９の表示領域およびフレームメモリ１０７の格納領域をＶＧＡ（６４０×４８０ドット）、表示データを白黒２５６階調（８ビットデータ）として説明する。

画像受信部１０１では、画像送信部１００からのデータとして、図２に示すような形式で、画素データと誤り検出データとしてのチェックサム（ＣｈｅｃｋＳｕｍ）データとが受信される。図２には、画像送信部１００から画像受信部１０１に送られるデータを時間軸に沿って示しており、各画素データは８ビットのデータがシリアルデータとして時分割に転送される。また、ＣｈｅｃｋＳｕｍデータは１ライン毎に付加されており、１ライン分の画素データをそれぞれ８ビットの数値として加算した値である。

画像受信部１０１で受信されたシリアルデータは、８ビットのデータとして誤り検出部１０２へ送られる。

誤り検出部１０２は、例えば図３に示すように、１ライン分の画素データの値（ラインデータ）を加算する加算手段としての加算器２１と、この加算結果と誤り検出データとを比較する比較手段としての比較器２２とを有している。加算器２１では、画素データ８ビットが０〜２５５の数値（階調値）として扱われて、１画素毎に順次値が加算される。

アドレス生成部１０３は、例えば図４に示すように、１ライン分（６４０画素）の画素データがカウントされるＸ座標カウンタ部３１と、１ライン分（６４０画素）の画素データ毎にカウントされるＹ座標カウンタ部３２と、カウントされたＸ座標とＹ座標からなる２次元座標を１次元のアドレスに変換する座標変換部３３と、転送エラーが発生したＹ方向座標が記憶されるエラー座標記憶部３４とを有している。

このアドレス生成部１０３では、加算器２１によって１画素毎に順次値が加算される度に、アドレス生成部１０３中のＸ座標カウンタ３１もインクリメントされる。Ｘ座標カウンタ３１によって１ライン分（６４０画素）の画素データが受信されたときに、その情報がＹ座標カウンタ部３２へ送られてＹ座標のインクリメントが促されると共に、その情報が画像受信部１０１に送られる。画像受信部１０１では、その情報を基に、次に送られてくるデータがＣｈｅｃｋＳｕｍデータであると判断され、次に送られてくる１８ビットのデータがＣｈｅｃｋＳｕｍデータとして誤り検出部１０２へ送られる。

ここで、１８ビットのＣｈｅｃｋＳｕｍデータで表せる自然数は０〜２６２１４３であり、画素データを自然数として扱った場合の最大値２５５に対して、画像表示部１０９やフレームメモリ１０７の横方向の数６４０を乗じた値１６３２００よりも大きい値に設定されている。

誤り検出部１０２では、上記加算器２１による加算結果とＣｈｅｃｋＳｕｍデータが比較器２２で比較され、一致していない場合には受信された画素データのいずれかに転送エラーが発生したものとして、その結果がアドレス生成部１０３に通知される。

この間、転送エラー発生の有無に関わらず、画素データはラインメモリ１０６に格納されている。

アドレス生成部１０３では、誤り検出部１０２からのエラー情報と、Ｙ座標カウンタ部３２のカウンタ値を基に、転送エラーが発生したＹ方向座標がエラー座標記憶部３４に記憶される。

このＹ方向座標は、４８０ライン分全ての画像が転送された後に、エラー転送部１０４によって画像送信部１００に送られ、画像送信部１００からは、転送エラーが発生したラインのみ、再度画素データの転送が行われる。以後、全てのラインにおいて転送エラーがなくなるまで、画素データの転送が繰り返される。

さらに、アドレス生成部１０３において、座標変換部３３では、Ｘ座標カウンタ部３１で生成されるＸ座標と、Ｙ座標カウンタ部３２で生成されるＹ座標とからなる２次元座標が、１次元のアドレスに変換されてメモリ制御部１０６に供給される。これは、多くのメモリが１次元アドレスで構成されているためである。

ラインメモリ１０５は、先入れ先出し（ｆｉｒｓｔ ｉｎ ｆｉｒｓｔ ｏｕｔ：ＦＩＦＯ）構成のメモリであり、誤り検出部１０２から受け取った画素データが順次フレームメモリ制御部１０６へ送られる。

ここで、ラインメモリ１０５からメモリ制御部１０６に送られる１ライン分の画素データ中のいずれかに転送エラーが発生しており、誤り検出部１０２によって転送エラーがあると判断された場合に、メモリ制御部１０６では、そのラインの画素データがフレームメモリ１０７に対して書き込まれないように制御を行う。また、メモリ制御部１０６では、転送エラーが発生していないラインの場合には、そのラインの画素データがフレームメモリ１０７に対して書き込まれるように制御が行われる。

以上の処理に従えば、フレームメモリ１０７に格納されている画像データは、全て転送エラーが発生しなかった画素データとなることは明らかである。これにより、フレームメモリ１０７から読み出され、メモリ制御部１０６および画像出力部１０８を通って、画像表示部１０９の表示画面上には正しい画像のみが表示される。

以下に、転送エラーが発生した場合に画像送信部１００から転送されるラインの順番（０〜４７９）の一例を示す。「＊」が付加されているラインが転送エラーを発生したラインとする。

「０」→「１」→「２＊」→「３」→「４」→「５＊」→「６」→・・・→「４７８」→「４７９」→「２＊」→「５」→「２」
画像送信部１００から４７９ライン目の画素のデータが送信された後に、アドレス生成部１０３に対してＹ座標（ラインナンバー）２が設定される。これと同様に、画像送信部１００から２ライン目の画素データが再度送信された後に、アドレス生成部１０３に対してＹ座標「５」が設定され、画像送信部１００から５ライン目の画素のデータが再度送信された後にアドレス生成部１０３に対してＹ座標「２」が設定される。画像送信部１００から２ライン目の画素データが再度送信される。これで転送エラーが全てなくなる。

以上により、本実施形態によれば、１画素毎にハミング符号などの誤り訂正符号を付加して画像転送レートを大きく低下させることなく、さらには誤り訂正部のような複雑な回路を必要とせずに、転送エラーが発生しなかった画素データのみをフレームメモリに格納することができる。また、転送レートが低下しないため、同一画像を転送する場合に、従来技術と比べて画像転送時の消費電力を低下させることができる。
（実施形態２）
上記実施形態１では、ラインメモリ１０５から送られる１ライン分の画素データ中のいずれかに転送エラーが発生している場合に、メモリ制御部１０６によって、そのラインの画素データがフレームメモリ１０７に対して書き込まれないように制御する例について説明したが、本実施形態２では、ラインメモリ１０５から誤りが含まれているラインのデータ読み出しが行われないように制御する例について説明する。

上記実施形態１で説明したように、ラインメモリ１０５はＦＩＦＯ構成のメモリであり、誤り検出部１０２から送られてきた画素データが取り込まれて、その画素データが順次メモリ制御部１０６に対して送り出される。これらの動作は、誤り検出部１０２からの書き込み要求と、メモリ制御部１０６からの読み出し要求にしたがって為されている。

図５は、本実施形態２の画像表示装置１１０Ａのメモリ制御部１０６ａにおいてラインメモリ１０５に対して読み出し要求を生成する部分の構成例を示すブロック図である。

図５において、本実施形態２の画像表示装置１１０Ａにおけるメモリ制御部１０６ａは、読み出し要求（マスク前）を生成する読み出し要求生成部６１と、誤り検出部１０２によって画素データの誤りが検出された場合に誤り検出情報が供給され、この誤り検出情報によってマスクされた読み出し要求（マスク後）を出力する読み出し要求マスク部６２とを有する。

読み出し要求生成部６１では、ラインメモリ１０５に書き込まれている画素データに転送エラーの画素が含まれているか否かによらず、読み出し要求（マスク前）が生成される。

読み出し要求マスク部６２では、その読み出し要求（マスク前）に対して、誤り検出部１０２から送られてきた誤り検出情報によってマスクがかけられて、その結果を読み出し要求（マスク後）としてラインメモリ１０５に対して送られる。

これにより、ラインメモリ１０５では、転送エラーが発生している画素データが存在しているラインのデータ読み出しが行われない。

このとき、ラインメモリ１０５によって記憶可能な画素数が有限（ここでは６４０画素分）であることを利用して、誤り検出部１０２では、ラインメモリ１０５のデータが読み出されなかった画素に対してデータの上書きを行って、誤り検出部１０２とラインメモリ１０５とメモリ制御部１０６とでデータの整合を取ることができる。

以上のように、本実施形態２によれば、メモリ制御部１０６によって、フレームメモリ１０７に書き込むべきではない画素データがラインメモリ１０５から読み出されないように制御することによって、更なる低消費電力化を図ることができる。

（実施形態３）
上記実施形態１では、受信された１ライン分の画素データのいずれかに誤りが検出された場合に、アドレス生成部１０３内のエラー座標記憶部の情報は、エラー転送部１０４から画像送信部１００に送られる。この後画像送信部１００は転送エラーが発生した発生したラインのみを転送するが、その際、Ｙ座標カウンタ部３２に対して、「今から転送するのは何ライン目なのか」も設定する必要がある。
座標変換部３３は、そのＹ座標カウンタ部３２に設定されたＹ座標を基に、フレームアドレスに書き込むアドレスを生成する。こうすることで、飛び飛びのラインでも正しくフレームメモリ１０７に書き込みが可能となる。

一方、本実施形態３では、エラー座標記憶部３４記憶されている誤り検出情報を基に、フレームメモリに対するアドレスを生成する例について説明する。

図６は、本実施形態３のアドレス生成部の構成例を示すブロック図である。

上記実施形態１で説明したように、図１に示すように、画像送信部１００によってアドレス生成部１０３のＹ座標として設定される誤り検出情報として、例えば”２”や”５”というラインナンバーは、アドレス生成部１０３のエラー座標記憶部３４に記憶されている。

上記実施形態１の場合と異なる点は、本実施形態３の画像表示装置１１０Ｂのアドレス生成部１０３ａで、エラー座標記憶部３４の出力端が座標変換部３３に接続されている点である。転送エラー発生時に、画像送信部１００から再送されてくるエラー発生ラインとして、エラー座標記憶部３４に記憶されているＹ座標を用いるのでことで、「今から転送するのは何ライン目なのか」をあらためて設定しなおす必要がなくなる。
。なお、これと同様の処理は、エラー座標記憶部３４の出力端をＹ座標カウンタ部３２に接続してＹ座標カウンタ部３２ａとし、エラー座標記憶部３４に記憶されているＹ座標を、Ｙ座標カウンタ部３２ａに設定することによっても、フレームメモリ１０７に書き込まないアドレスが設定され得る。

以上のように、本実施形態３によれば、転送エラー発生時に、アドレス生成部１０３ａによって、自らが記憶している誤り検出情報を用いてフレームメモリ１０７に対するアドレス（フレームメモリ１０７にラインデータを書き込まないアドレス）を生成することにより、画像送信部１００からアドレス生成部１０３に対してＹ座標を設定する必要がなくなり、画像送信部１００の負荷および転送データ量を抑えることができる。

（実施形態４）
上記実施形態１では、エラー転送部１０４からアドレス生成部１０３に記憶されたアドレスをエラー情報として画像送信部１００に転送して再書き込み要求を行う例について説明したが、本実施形態４では、動画像表示時には、エラー転送部１０４からエラー情報の転送を行わない例について説明する。

図７は、本実施形態４の画像表示装置の構成例を示すブロック図である。

図７において、画像表示装置１１０Ｃには、動画／静止画設定部１２０が設けられており、この動画／静止画設定部１２０には、画像送信部１００から出力される画像が動画であるか静止画であるかが設定されている。その動画／静止画選択情報は、誤り検出部１０２ａに送られる。

図８は、図７の画像表示装置１１０Ｃにおける誤り検出部１０２ａの構成例を示すブロック図である。

図８において、誤り検出部１０２ａは、ラインデータの値を加算する加算手段としての加算器２１と、「動画」の場合にのみその比較結果が出力されない比較手段としての比較器２２ｂとを有している。

加算器２１では、上記実施形態１の場合と同様に、１ライン分の画素データの値が加算される。

比較器２２ｂでは、加算器２１による加算結果と誤り検出データとが比較され、動画／静止画選択情報が「静止画」であれば、上記実施形態１の場合と同様に、その比較結果が一致していない場合に受信された画素データのいずれかに転送エラーが発生したとして、その結果がアドレス生成部１０３に通知される。これに対して、動画／静止画選択情報が「動画」であれば、比較器２２ｂから比較結果が出力されない。

これにより、転送エラー発生の有無に関わらず、フレームメモリ１０７に対して画素データが書き込まれることになる。

図９は、本実施形態４の画像表示装置の他の構成例を示すブロック図である。

図９において、画像表示装置１１０Ｄにも、動画／静止画設定部１２０が設けられており、この動画／静止画設定部１２０には、画像送信部１００から出力される画像が動画であるか静止画であるかが設定されている。この動画／静止画選択情報は、アドレス生成部１０３ｂに送られる。

図１０は、図９のアドレス生成部１０３ｂの構成例を示すブロック図である。

図１０において、アドレス生成部１０３ｂは、Ｘ座標カウンタ部３１と、Ｙ座標カウンタ部３２と、座標変換部３３と、エラー座標変換部３４ｂとを有している。

エラー座標記憶部３４ｂでは、動画／静止画選択情報が「静止画」であれば、上記実施形態１の場合と同様に、誤り検出部１０２からのエラー情報と、Ｙ座標カウンタ部３２からのカウンタ値を基に、転送エラーが発生したＹ方向座標が記憶される。これに対して、動画／静止画選択情報が「動画」であれば、エラー座標記憶部３４ｂによるエラー座標の記憶は行われないように制御される。

これにより、転送エラー発生の有無に関わらず、画像送信部１００に対してエラー情報が送られることがなくなる。

図９に示す画像表示装置１１０Ｄにおいて、図７に示す画像表示装置１１０Ｃと異なる点は、図７に示す画像表示装置１１０Ｃでは転送エラーが発生したラインのデータがフレームメモリ１０７に書き込まれるのに対して、図９に示す画像表示装置１１０Ｄでは転送エラーが発生したラインのデータがフレームメモリ１０７に書き込まれないことである。

本実施形態４の図７や図９で示した画像表示装置１１０Ｃ，１１０Ｄの各例は、いずれの構成を用いても、画素転送エラー発生時に画像送信部部１００に対してエラー情報が送られることがない。さらに、オペレータの状況に合わせて、図７や図９の構成例を選択できるようにすることも考えられるが、ここではその説明を省略している。

したがって、本実施形態４によれば、リアルタイム性が要求される動画像表示時に、画像の転送エラーが発生しても、画像送信部１００に対して転送エラーを通知しないことによって、画像転送のリアルタイム性が損なわれることを防ぐことができる。

以上のように、本実施形態１〜４によれば、画像表示装置１１０，１１０Ａ〜１１０Ｄは、画像送信部１００から画像データと誤り検出データを受信する画像受信部１０１と、転送エラーを検出する誤り検出部１０２，１０２ａと、受信データをライン単位で記憶するラインメモリ１０５と、ラインメモリ１０５の記憶データをフレーム単位で記憶するフレームメモリ１０７と、フレームメモリ１０７のアドレスを生成すると共に、転送エラーが検出された場合にそのアドレスを記憶するアドレス生成部１０３、１０３ａ，１０３ｂと、アドレス生成部１０３、１０３ａ，１０３ｂの記憶アドレスをエラー情報として画像送信部１００に転送するエラー転送部１０４と、ラインメモリとフレームメモリを制御するメモリ制御部１０６とを有し、メモリ制御部１０６によって、転送エラーが検出された場合にラインメモリ１０５からフレームメモリ１０７へデータを書き込み、転送エラーが検出された場合にラインメモリ１０５からフレームメモリ１０７へのデータ書き込みを行わない。これによって、少ない誤り検出データと簡単な回路構成で、画素データの転送エラーが発生しても、それが画像表示部に表示されることを防ぐことができる。

なお、以上のように、本発明の好ましい実施形態１〜４を用いて本発明を例示してきたが、本発明は、この実施形態１〜４に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態１〜４の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。

本発明は、画像送信部からシリアル画像データを高速に送信する画像転送装置および、これを用いて画像表示部に画像を表示する画像表示装置の分野において、１画素毎にハミング符号などの誤り訂正符号を付加して画像転送レートを大きく低下させることなく、さらには誤り訂正部のような複雑な回路を必要とせずに、転送エラーが発生しなかった画素データのみをフレームメモリに格納することができる。また、転送レートが低下しないため、同一画像を転送する場合に、従来技術と比べて画像転送時の消費電力を低下させることができる。したがって、配線領域が少ないシリアルバスアクセス方式によって、高速に、かつ、低消費電力で画像データを転送して、転送エラーによる画像の劣化が少ない高品位の画像表示を行うことができる。

本発明の実施形態１に係る画像表示装置の要部構成例を示すブロック図である。 図１の画像表示装置において、シリアル方式で転送される画素データ（ライン単位の誤り検出データＣｈｅｃｋＳｕｍ有り）の構成例を示す図である。 図１の誤り検出部の要部構成を示すブロック図である。 図１のアドレス生成部の要部構成を示すブロック図である。 本発明の実施形態２に係る画像表示装置におけるメモリ制御部の要部構成例を示すブロック図である。 本発明の実施形態３に係る画像表示装置における誤り検出部の要部構成例を示すブロック図である。 本発明の実施形態４に係る画像表示装置の要部構成例を示すブロック図である。 図７の誤り検出部の要部構成例を示すブロック図である。 本発明の実施形態４に係る画像表示装置の他の要部構成例を示すブロック図である。 図９のアドレス生成部の要部構成例を示すブロック図である。 （ａ）はパラレル方式で転送される画素データの構成を示す図であり、（ｂ）はシリアル方式で転送される画素データ（アドレス混在）の構成を示す図であり、（ｃ）はシリアル方式で転送される画素データ（誤り検出データおよび誤り訂正符号なし）の構成を示す図であり、（ｄ）はシリアル方式で転送される画素データ（誤り訂正符号有り）の構成を示す図であり、（ｅ）はシリアル方式で転送される画素データ（誤り検出符号有り）の構成を示す図である。 従来の画像表示装置の要部構成を示すブロック図である。

符号の説明

１００ 画像送信部
１０１ 画像受信部
１０２，１０２ａ 誤り検出部
２１ 加算器
２２，２２ｂ 比較器
１０３，１０３ａ，１０３ｂ アドレス生成部
３１ Ｘ座標カウンタ部
３２，３２ａ Ｙ座標カウンタ部
３３ 座標変換部
３４，３４ｂ エラー座標記憶部
１０４ エラー転送部
１０５ ラインメモリ
１０６，１０６ａ メモリ制御部
６１ 読み出し要求生成部
６２ 読み出し要求マスク部
１０７ フレームメモリ
１０８ 画像出力部
１０９ 画像表示部
１１０，１１０Ａ〜１１０Ｄ 画像表示装置
１２０ 動画／静止画設定部

Claims (15)

1. データ送信部から送信されたシリアル画素データとライン毎に付加された誤り検出データとを受信するデータ受信部と、
   該データ受信部で受信した画素データに誤りが生じているか否かを該誤り検出データを用いて検出する誤り検出部と、
   該誤りの有無に関わらず、該データ受信部で受信した画素データをライン単位で記憶するラインメモリと、
   該ラインメモリ内の画素データをフレーム単位で記憶するフレームメモリと、
   該フレームメモリに対するアドレスを生成すると共に、該誤り検出部で該誤りがライン中の画素データに検出された場合に、当該ラインのアドレスを誤り検出情報として記憶するアドレス生成部と、
   全ラインの画素データが受信された後で該アドレス生成部内の該誤り検出情報をエラー情報として該データ送信部側に転送するエラー転送部と、
   該アドレス生成部からのアドレスに基づいて該ラインメモリと該フレームメモリをメモリ制御し、該ラインメモリ内の１ライン分の画素データからなるラインデータに該誤りが含まれている場合に該ラインデータの該フレームメモリに対する書き込みを行わず、該誤りが含まれていない場合に該ラインデータの該フレームメモリに対する書き込みを行うメモリ制御部とを備えた画像転送装置。
2. データ送信部から送信されたシリアル画素データとライン毎に付加された誤り検出データとを受信するデータ受信部と、
   該データ受信部で受信した画素データに誤りが生じているか否かを該誤り検出データを用いて検出する誤り検出部と、
   該誤りの有無に関わらず、該データ受信部で受信した画素データをライン単位で記憶するラインメモリと、
   該ラインメモリ内の画素データをフレーム単位で記憶するフレームメモリと、
   該フレームメモリに対するアドレスを生成すると共に、該誤り検出部で該誤りがライン中の画素データに検出された場合に、当該ラインのアドレスを誤り検出情報として記憶するアドレス生成部と、
   全ラインの画素データが受信された後で該アドレス生成部内の該誤り検出情報をエラー情報として該データ送信部側に転送するエラー転送部と、
   該アドレス生成部からのアドレスに基づいて該ラインメモリと該フレームメモリをメモリ制御し、該ラインメモリ内の１ライン分の画素データからなるラインデータに該誤りが含まれている場合に該ラインメモリから該ラインデータの読み出しを行わず、該誤りが含まれていない場合に該ラインメモリからラインデータを読み出して該フレームメモリに書き込みを行うメモリ制御部とを備えた画像転送装置。
3. 前記誤り検出部は、前記１ライン分のラインデータに誤りを検出した場合に前記誤り検出情報を前記メモリ制御部に出力する請求項１または２に記載の画像転送装置。
4. 該メモリ制御部は、前記ラインデータに誤りが含まれているか否かによらず、該ラインデータの前記ラインメモリに対する読み出し要求を生成する読み出し要求生成部と、該読み出し要求に対して前記誤り検出情報によりマスクをかけて、該誤りが含まれているラインデータの読み出しを行わないように制御する読み出し要求マスク部とを有する請求項２に記載の画像転送装置。
5. 前記メモリ制御部は、前記ラインデータが前記ラインメモリから読み出されなかった場合には、該ラインメモリに対してデータの上書きを行うようにメモリ制御する請求項２または４に記載の画像転送装置。
6. 前記誤り検出部は、前記１ライン分の画素データの値を加算する加算手段と、該加算手段による加算結果と前記誤り検出データとを比較する比較手段とを有し、該加算結果と該誤り検出データとが不一致の場合のみ誤りと検出する請求項１〜３のいずれかに記載の画像転送装置。
7. 前記ラインメモリは、先入れ先出し構成のメモリである請求項１に記載の画像転送装置。
8. 前記アドレス生成部は、受信された画素データに誤りが検出された場合に、前記データ送信部側から送信されるアドレス情報を用いて、前記フレームメモリまたは前記ラインメモリに対してメモリ制御を行うアドレスを生成する請求項１または２に記載の画像転送装置。
9. 前記アドレス生成部は、受信された画素データに誤りが検出された場合に、自らが記憶している誤り検出情報を用いて、前記フレームメモリまたは前記ラインメモリに対してメモリ制御を行うアドレスを生成する請求項１または２に記載の画像転送装置。
10. 前記アドレス生成部は、前記フレームメモリ上のアドレスにおけるスタート位置およびエンド位置として、各々縦方向の座標と横方向の座標が設定される請求項１、２、８および９のいずれかに記載の画像転送装置。
11. 前記アドレス生成部は、ライン方向の画素データの数をＸ座標としてカウントするＸ座標カウンタ部と、該１ライン分の画素データ毎にＹ座標をカウントするＹ座標カウンタ部と、カウントされた該Ｘ座標と該Ｙ座標からなる２次元座標を１次元のアドレスに変換する座標変換部と、転送エラーが発生した該Ｙ座標を前記誤り検出情報として記憶するエラー座標記憶部とを有する請求項１または２に記載の画像転送装置。
12. 動画／静止画設定部を更に有し、該動画／静止画設定部から動画と設定された場合のみ、前記エラー転送部はエラー情報の転送を行わないように制御する請求項１または２に記載の画像転送装置。
13. 前記動画／静止画設定部から動画と設定された場合のみ、前記誤り検出部が誤り検出処理を行わないように制御するか、または前記アドレス生成部が誤り検出情報の記憶処理を行わないように制御する請求項１２に記載の画像転送装置。
14. 前記データ送信部は、前記データ受信部にシリアル画素データと前記ライン毎に付加された誤り検出データとを送信し、前記エラー転送部からエラー情報を受信した場合に、誤りが発生したラインデータを再度送信処理する請求項１または２に記載の画像転送装置。
15. 請求項１〜１４のいずれかに記載の画像転送装置と、
    該画像転送装置のフレームメモリに記憶した画素データを出力する画像出力部と、
    該画像出力部から出力した画素データに基づいて表示画面上に画像表示する画像表示部とを備えた画像表示装置。

Images