JP2006196642A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2006196642A JP2006196642A JP2005006065A JP2005006065A JP2006196642A JP 2006196642 A JP2006196642 A JP 2006196642A JP 2005006065 A JP2005006065 A JP 2005006065A JP 2005006065 A JP2005006065 A JP 2005006065A JP 2006196642 A JP2006196642 A JP 2006196642A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- film
- semiconductor device
- hard mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 230000004888 barrier function Effects 0.000 claims abstract description 73
- 238000005530 etching Methods 0.000 claims description 109
- 238000009792 diffusion process Methods 0.000 claims description 62
- 238000000034 method Methods 0.000 claims description 58
- 229910045601 alloy Inorganic materials 0.000 claims description 45
- 239000000956 alloy Substances 0.000 claims description 45
- 230000002265 prevention Effects 0.000 claims description 39
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 30
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 22
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 13
- 150000004767 nitrides Chemical class 0.000 claims description 11
- 229910052715 tantalum Inorganic materials 0.000 claims description 11
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 11
- 150000002739 metals Chemical class 0.000 claims description 10
- 239000012212 insulator Substances 0.000 claims description 8
- 229910052763 palladium Inorganic materials 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 238000010030 laminating Methods 0.000 claims description 7
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 229910017052 cobalt Inorganic materials 0.000 claims description 5
- 239000010941 cobalt Substances 0.000 claims description 5
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 229910052707 ruthenium Inorganic materials 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 239000010408 film Substances 0.000 description 529
- 239000010949 copper Substances 0.000 description 124
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 117
- 229910052802 copper Inorganic materials 0.000 description 117
- 239000010410 layer Substances 0.000 description 113
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 38
- 229920000090 poly(aryl ether) Polymers 0.000 description 38
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 36
- 229910010271 silicon carbide Inorganic materials 0.000 description 30
- 239000007789 gas Substances 0.000 description 29
- 230000008569 process Effects 0.000 description 27
- 239000011229 interlayer Substances 0.000 description 22
- 229910052581 Si3N4 Inorganic materials 0.000 description 19
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 19
- 238000004544 sputter deposition Methods 0.000 description 18
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 16
- 230000009977 dual effect Effects 0.000 description 15
- 238000007747 plating Methods 0.000 description 15
- 239000000758 substrate Substances 0.000 description 15
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 14
- 239000000463 material Substances 0.000 description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 10
- 239000001301 oxygen Substances 0.000 description 10
- 229910052760 oxygen Inorganic materials 0.000 description 10
- 238000001459 lithography Methods 0.000 description 9
- 239000000243 solution Substances 0.000 description 9
- 239000000126 substance Substances 0.000 description 9
- 229910052786 argon Inorganic materials 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 238000004528 spin coating Methods 0.000 description 8
- FEBFYWHXKVOHDI-UHFFFAOYSA-N [Co].[P][W] Chemical compound [Co].[P][W] FEBFYWHXKVOHDI-UHFFFAOYSA-N 0.000 description 7
- 229910021529 ammonia Inorganic materials 0.000 description 7
- 230000035515 penetration Effects 0.000 description 7
- 229910000881 Cu alloy Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000003064 anti-oxidating effect Effects 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 238000007772 electroless plating Methods 0.000 description 6
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 5
- 239000002243 precursor Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- UIUXUFNYAYAMOE-UHFFFAOYSA-N methylsilane Chemical compound [SiH3]C UIUXUFNYAYAMOE-UHFFFAOYSA-N 0.000 description 4
- 238000012805 post-processing Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- CPJYFACXEHYLFS-UHFFFAOYSA-N [B].[W].[Co] Chemical compound [B].[W].[Co] CPJYFACXEHYLFS-UHFFFAOYSA-N 0.000 description 3
- GJYJYFHBOBUTBY-UHFFFAOYSA-N alpha-camphorene Chemical compound CC(C)=CCCC(=C)C1CCC(CCC=C(C)C)=CC1 GJYJYFHBOBUTBY-UHFFFAOYSA-N 0.000 description 3
- VBIXEXWLHSRNKB-UHFFFAOYSA-N ammonium oxalate Chemical compound [NH4+].[NH4+].[O-]C(=O)C([O-])=O VBIXEXWLHSRNKB-UHFFFAOYSA-N 0.000 description 3
- 229910003481 amorphous carbon Inorganic materials 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- GVPFVAHMJGGAJG-UHFFFAOYSA-L cobalt dichloride Chemical compound [Cl-].[Cl-].[Co+2] GVPFVAHMJGGAJG-UHFFFAOYSA-L 0.000 description 3
- JPNWDVUTVSTKMV-UHFFFAOYSA-N cobalt tungsten Chemical compound [Co].[W] JPNWDVUTVSTKMV-UHFFFAOYSA-N 0.000 description 3
- 238000007872 degassing Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 3
- 238000001755 magnetron sputter deposition Methods 0.000 description 3
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 3
- MOWMLACGTDMJRV-UHFFFAOYSA-N nickel tungsten Chemical compound [Ni].[W] MOWMLACGTDMJRV-UHFFFAOYSA-N 0.000 description 3
- PIBWKRNGBLPSSY-UHFFFAOYSA-L palladium(II) chloride Chemical compound Cl[Pd]Cl PIBWKRNGBLPSSY-UHFFFAOYSA-L 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229920000412 polyarylene Polymers 0.000 description 3
- 238000001552 radio frequency sputter deposition Methods 0.000 description 3
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910002091 carbon monoxide Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- YBMDPYAEZDJWNY-UHFFFAOYSA-N 1,2,3,3,4,4,5,5-octafluorocyclopentene Chemical compound FC1=C(F)C(F)(F)C(F)(F)C1(F)F YBMDPYAEZDJWNY-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- XUCNUKMRBVNAPB-UHFFFAOYSA-N fluoroethene Chemical group FC=C XUCNUKMRBVNAPB-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- -1 polytetrafluoroethylene Polymers 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- PQDJYEQOELDLCP-UHFFFAOYSA-N trimethylsilane Chemical compound C[SiH](C)C PQDJYEQOELDLCP-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】配線層の第１絶縁膜に対して選択的にエッチングできるもので接続孔が形成される第２絶縁膜を形成することで、配線信頼性の高い多層配線構造を有する半導体装置を可能とする。
【解決手段】第１絶縁膜１１と、前記第１絶縁膜１１に形成されたもので第１配線２１上のみにバリア膜２２が形成された第１配線２１と、前記第１配線２１を被覆して前記第１絶縁膜１１上に形成されかつ接続孔２３が形成された第２絶縁膜１２とを有し、前記第２絶縁膜１２の前記第１絶縁膜１１側は、前記第１絶縁膜１１に対して選択的にエッチング可能なものである。
【選択図】図１
【解決手段】第１絶縁膜１１と、前記第１絶縁膜１１に形成されたもので第１配線２１上のみにバリア膜２２が形成された第１配線２１と、前記第１配線２１を被覆して前記第１絶縁膜１１上に形成されかつ接続孔２３が形成された第２絶縁膜１２とを有し、前記第２絶縁膜１２の前記第１絶縁膜１１側は、前記第１絶縁膜１１に対して選択的にエッチング可能なものである。
【選択図】図１
Description
本発明は、溝配線を信頼性高く形成することが容易な半導体装置およびその製造方法に関するものである。
銅（Ｃｕ）配線はアルミニウム（Ａｌ）系合金配線より低抵抗・低容量・高信頼性を与えることから、配線の寄生抵抗・寄生容量による回路遅延が支配的になる微細素子において重要性を増してきた。一般には銅はアルミニウム系合金配線と異なりドライエッチングが容易ではないため、溝配線技術（例えば、ダマシンプロセス）が広く受け入れられている。溝配線技術とは、例えばシリコン酸化膜（ＳｉＯ2）などの層間絶縁膜に予め所定の溝を形成し、その溝に配線材料を埋め込み、その後余剰配線材料を化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）法などにより除去することにより形成される配線のプロセスである。さらに接続孔（Ｖｉａ）と配線溝部分（トレンチ）を形成後、一括して配線材料を埋め込み、余剰配線材料を除去する溝配線技術（例えば、デュアルダマシン法）も工程数・コストの削減に有効である（例えば、特許文献１参照）。
また、配線容量の増加がデバイスの速度低下につながるため、低誘電率膜を層間絶縁膜に用いた微細な多層配線が不可欠となっている。低誘電率層間絶縁膜の材料としては、従来より比較的実績のある比誘電率３．５程度のフッ素含有酸化シリコン（ＦＳＧ）のみならず、ポリアリールエーテル（ＰＡＥ）に代表される有機シリコン系のポリマーや、ハイドロゲンシルセキオサン（ＨＳＱ）、メチルシルセスキオキサン（ＭＳＱ）に代表される無機系材料などの比誘電率２．７前後の低誘電率膜が挙げられ、近年ではそれらを多孔質化させて比誘電率を２．２前後とした材料まで導入が試みられている。
銅配線は一般に多層化されて用いられるが、ＣＭＰ直後の銅表面には拡散防止のバリアメタルが存在しないため、上層配線を形成する前に、銅の拡散防止層として機能するキャップ膜を成膜する。その際、銅は１５０℃の低温で、酸素を含有する雰囲気中で容易に酸化されるため、通常、シリコン窒化膜（ＳｉＮ）や、炭化シリコン膜（ＳｉＣ）がキャップ層として用いられている。しかしながら、窒化シリコン（ＳｉＮ）や炭化シリコン（ＳｉＣ）は酸化シリコン（ＳｉＯ2）よりも比誘電率が大きいため、ＣＭＰ後の銅表面を選択的に被覆する方法が有利といわれており、例えば、銅表面をコバルトタングステンリン（ＣｏＷＰ）で被覆する方法が知られている（例えば、特許文献２参照）。
さらに、配線のエレクトロマイグレーション耐性向上として、銅配線上にのみ選択的に金属キャップ膜を形成することにより、最も弱い界面である絶縁膜／金属界面を金属／金属界面とすることにより、デバイス信頼性を向上させることが可能となる。
しかし、この場合、ダマシンもしくはデュアルダマシン構造を形成する際に、接続孔を形成する際に用いられていたエッチングストッパー膜がなくなるため、図９に示すように、いわゆるボーダーレスの接続孔２２３部分で加工時の下層突き抜けを抑制することができなくなり、金属配線からなる第１配線２２１の側部に接続孔２２３が例えばスリット状に延長形成される。この部分にバリアメタルやプラグ材料の銅等の埋め込み不良が生じるので、特性・信頼性劣化が問題となる。そのため、図１０に示すように、第１配線２２１上に、銅の酸化を防止するとともに、銅の拡散を防止するバリア膜２２２を選択的に形成しても、エッチングストッパー膜２４１として、従来から使用されていた窒化シリコン（ＳｉＮ）もしくは炭化シリコン（ＳｉＣ）膜の適用が不可欠となっており、また、バリア膜２２２の段差を被覆できるような厚さに上記エッチングストッパー膜２４１を形成する必要があった。その結果、層間容量の上昇を来すためにデバイス速度の上昇などの問題が発生していた。
解決しようとする問題点は、いわゆるボーダーレスの接続孔を形成する際、もしくは接続孔を形成するリソグラフィー工程で合わせずれが発生した際などに、下地配線の側部に接続孔が突き抜けるように形成され、その部分で埋め込み不良を発生するために、配線信頼性の低下、デバイス速度の上昇等が発生する点である。
本発明の半導体装置は、第１絶縁膜と、前記第１絶縁膜に形成されたもので第１配線上のみに拡散防止膜が形成された第１配線と、前記第１配線を被覆して前記第１絶縁膜上に形成されかつ接続孔が形成された第２絶縁膜とを有し、前記第２絶縁膜の前記第１絶縁膜側は、前記第１絶縁膜に対して選択的にエッチング可能なものであることを最も主要な特徴とする。
本発明の半導体装置の製造方法は、第１絶縁膜と、前記第１絶縁膜に形成されたもので第１配線上のみに拡散防止膜が形成された第１配線と、前記第１配線を被覆して前記第１絶縁膜上に形成されかつ接続孔が形成された第２絶縁膜とを有する半導体装置の製造方法であって、前記第２絶縁膜の少なくとも前記第１絶縁膜側を前記第１絶縁膜に対して選択的にエッチング可能な絶縁体で形成することを最も主要な特徴とする。
本発明の半導体装置は、接続孔が形成される第２絶縁膜は、第１配線が形成される第１絶縁膜に対して選択的にエッチング可能なものであるため、第１配線に接続する接続孔を第２絶縁膜に形成しても第１絶縁膜上でエッチングを停止することができるので、いわゆるボーダーレスの接続孔を形成する際、もしくは接続孔を形成するリソグラフィー工程で合わせずれが発生した際などに、第１配線側部に接続孔が突き抜けるように形成されることがない。このため、接続孔内に埋め込まれる材料の埋め込み不良が発生しなくなるので、良好なエレクトロマイグレーション耐性を有し、配線信頼性の向上が図れるという利点がある。よって、従来の接続孔形成時のエッチングを停止させるエッチングストッパー膜を用いた半導体装置、もしくは従来の接続孔形成時のエッチングを停止させるエッチングストッパーを設けない構造を有する半導体装置よりも、高性能で優れた信頼性特性を得ることができる。
本発明の半導体装置の製造方法は、接続孔が形成される第２絶縁膜を第１配線が形成される第１絶縁膜に対して選択的にエッチング可能なもので形成するため、第１配線に接続する接続孔を第２絶縁膜に形成しても第１絶縁膜上でエッチングを停止することができるので、いわゆるボーダーレスの接続孔を形成する際、もしくは接続孔を形成するリソグラフィー工程で合わせずれが発生した際などに、第１配線側部に接続孔が突き抜けるように形成されることが防止できる。このため、接続孔内に埋め込み不良を発生することなく配線材料を埋め込むことができるようになるので、良好なエレクトロマイグレーション耐性を有し、配線信頼性の高い半導体装置を製造できるという利点がある。よって、従来の接続孔形成時のエッチングを停止させるエッチングストッパー膜を用いた半導体装置、もしくは従来の接続孔形成時のエッチングを停止させるエッチングストッパーを設けない構造を有する半導体装置よりも、高性能で優れた信頼性特性を得ることができる。
配線信頼性の高い多層配線構造を有する半導体装置形成するという目的を、配線層の第１絶縁膜に対して選択的にエッチングできるもので接続孔が形成される第２絶縁膜を形成することで、誘電率の高いエッチングストッパ膜を使用せずに実現した。
本発明の半導体装置に係る第１実施例を、図１の概略構成断面図によって説明する。
図１に示すように、基体１０上に有機絶縁膜１１１と無機絶縁膜１１２とを積層してなる第１絶縁膜１１が形成されている。上記有機絶縁膜１１１は、例えばポリアリルエーテル（ＰＡＥ）膜で形成され、上記無機絶縁膜１１２は、例えば炭化シリコン酸化膜（ＳｉＯＣ）で形成される。上記第１絶縁膜１１には第１配線２１が溝配線構造にて形成されている。この第１配線２１は、例えば銅（Ｃｕ）もしくは銅合金からなり、その溝内には銅の拡散防止のためのバリアメタル層（図示せず）が形成されている。この第１配線２１の配線厚は、例えば１５０ｎｍに形成されている。また、上記基体１０にはトランジスタなどのデバイス（図示せず）が作製されている。
上記第１配線２１上にはバリア膜２２が形成されている。このバリア膜２２は、導電性の材料からなり、絶縁膜中から第１配線２１に侵入しようとする酸素のバリア（第１配線２１の酸化防止）として機能するとともに第１配線２１中の銅の拡散バリアとして機能するものであり、例えばコバルトタングステンリン（ＣｏＷＰ）を例えば１０ｎｍの厚さに堆積して形成されている。
上記バリア膜２２を含む第１配線２１上を被覆するように上記第１絶縁膜１１上には第２絶縁膜１２が形成されている。この第２絶縁膜１２の少なくとも第１絶縁膜１１側は上記第１絶縁膜１１に対して選択的にエッチングされる絶縁体で形成されている。例えば、上記第２絶縁膜１２は、積層膜で形成されていて、下層より有機絶縁膜１２１、無機絶縁膜１２２の順に形成されている。例えば、下層の有機絶縁膜１２１は、例えばポリアリルエーテル（ＰＡＥ）膜で形成され、上層の無機絶縁膜１２２は、例えば炭化シリコン酸化膜（ＳｉＯＣ）で形成されている。上記有機絶縁膜１２１と無機絶縁膜１２２の膜厚は、一例として、それぞれ８０ｎｍずつとしている。
上記第２絶縁膜１２上には配線層間絶縁膜となる第３絶縁膜１３が形成されている。この第３絶縁膜１３は、例えばポリアリルエーテル（ＰＡＥ）膜で形成されている。さらに、第３絶縁膜１３上にはハードマスク層１４が形成されている。ここではハードマスク層１４は２層構造に形成され、例えば下層側の第１ハードマスク層１４１は炭化シリコン酸化膜（ＳｉＯＣ）で形成され、上層側の第２ハードマスク（図示せず）はシリコン窒化膜（ＳｉＮ）で形成されている。第３絶縁膜１３、第１、第２ハードマスク層１４１、（図示せず）のそれぞれの膜厚は、例えば８０ｎｍ、１４０ｎｍ、３０ｎｍとする。
上記第２絶縁膜１２、第３絶縁膜１３、ハードマスク層１４には、接続孔２３および接続孔２３に接続される配線溝２４が形成されている。すなわち、上記ハードマスク層１４および第３絶縁膜１３には配線溝２４が形成され、この配線溝２４の底部から第２絶縁膜１２には第１配線２１上に形成されたバリア膜２２に達する接続孔２３が形成されている。上記接続孔２３が形成される第１配線２１上の絶縁膜は有機絶縁膜１２１で形成されているため、この有機絶縁膜１２１は、第１配線２１が形成されている絶縁膜の上層の無機絶縁膜１１２に対するエッチング選択比が１００以上得られるため、無機絶縁膜１１２に接続孔２３は形成されていない。また、有機絶縁膜からなる第３絶縁膜１３は、第２絶縁膜の上層の無機絶縁膜１２２に対するエッチング選択比が１００以上得られるため、配線溝２４には深さばらつきが生じ無い。
上記配線溝２４および上記配線溝２４に連続する上記接続孔２３の各内部を被覆するように、銅配線の層間絶縁膜に対する拡散防止膜２５が形成され、上記配線溝２４および上記接続孔２３の内部を埋め込むように銅もしくは銅を含む合金が形成されている。したがって、上記配線溝２４の内部に拡散防止膜２５を介して銅もしくは銅を含む合金からなる第２配線２６が形成され、上記接続孔２３の内部に拡散防止膜２５を介して上記第１配線２１と上記第２配線２６とを電気的に接続するもので銅もしくは銅を含む合金からなるプラグ２７が形成されている。このようにして、いわゆるデュアルダマシン構造の多層配線構造が構成されている。さらに、上記第２配線２６の上面にのみ、第１配線２１と同様な銅の酸化防止および拡散防止となるバリア膜２８が形成されている。
本発明の半導体装置の第１実施例は、接続孔２３が形成される第２絶縁膜１２の下層部分の有機絶縁膜１２１は、第１配線２１が形成される第１絶縁膜１１の上層部分の無機絶縁膜１１２に対して選択的にエッチング可能なものであるため、第１配線２１に接続する接続孔２３を第２絶縁膜１２に形成しても第１絶縁膜１１上でエッチングが停止されるので、接続孔２３をいわゆるボーダーレスに形成する際、もしくは接続孔２３を形成するリソグラフィー工程で合わせずれが発生した際などに、第１配線２１側部に接続孔２３が突き抜けるように形成されることがない。このため、接続孔２３内に埋め込まれる材料の埋め込み不良が発生しなくなるので、配線信頼性の向上が図れるという利点がある。
次に、本発明の半導体装置に係る第２実施例を、図２の概略構成断面図によって説明する。なお、上記第１実施例と同様なる構成部品には第１実施例の構成部品と同一の符号を付与した。
図２に示すように、基体１０上に有機絶縁膜１１１と無機絶縁膜１１２とを積層してなる第１絶縁膜１１が形成されている。上記有機絶縁膜１１１は、例えばポリアリルエーテル（ＰＡＥ）膜で形成され、上記無機絶縁膜１１２は、例えば炭化シリコン酸化膜（ＳｉＯＣ）で形成される。上記第１絶縁膜１１には第１配線２１が溝配線構造にて形成されている。この第１配線２１は、例えば銅（Ｃｕ）もしくは銅合金からなり、その溝内には銅の拡散防止のためのバリアメタル層（図示せず）が形成されている。この第１配線２１の配線厚は、例えば１５０ｎｍに形成されている。また、上記基体１０にはトランジスタなどのデバイス（図示せず）が作製されている。
上記第１配線２１上にはバリア膜２２が形成されている。このバリア膜２２は、導電性の材料からなり、絶縁膜中から第１配線２１に侵入しようとする酸素のバリア（第１配線２１の酸化防止）として機能するとともに第１配線２１中の銅の拡散バリアとして機能するものであり、例えばコバルトタングステンリン（ＣｏＷＰ）を例えば１０ｎｍの厚さに堆積して形成されている。
上記バリア膜２２を含む第１配線２１上を被覆するように上記第１絶縁膜１１上には第２絶縁膜１２が形成されている。この第２絶縁膜１２は、上記第１絶縁膜１１に対して選択的にエッチングされる絶縁体で形成されている。例えば、第２絶縁膜１２は、有機絶縁膜で形成され、この有機絶縁膜としてはポリアリルエーテル（ＰＡＥ）膜が用いられ、その膜厚は例えば２４０ｎｍとしている。
上記第２絶縁膜１２上にはハードマスク層１４が形成されている。ここではハードマスク層１４は、例えば炭化シリコン酸化膜（ＳｉＯＣ）で形成され、その膜厚は、例えば１４０ｎｍとする。
上記第２絶縁膜１２、ハードマスク層１４には、接続孔２３および接続孔２３に接続される配線溝２４が形成されている。すなわち、上記ハードマスク層１４および第２絶縁膜１２の上層部には配線溝２４が形成され、この配線溝２４の底部から第２絶縁膜１２には第１配線２１上に形成されたバリア膜２２に達する接続孔２３が形成されている。上記接続孔２３が形成される第２絶縁膜１２は有機絶縁膜で形成されているので、この有機絶縁膜は、第１配線２１が形成されている絶縁膜の上層の無機絶縁膜１１２に対するエッチング選択比が１００以上得られるため、無機絶縁膜１１２に接続孔２３は形成されていない。
上記配線溝２４および上記配線溝２４に連続する上記接続孔２３の各内部を被覆するように、銅配線の層間絶縁膜に対する拡散防止膜２５が形成され、上記配線溝２４および上記接続孔２３の内部を埋め込むように銅もしくは銅を含む合金が形成されている。したがって、上記配線溝２４の内部に拡散防止膜２５を介して銅もしくは銅を含む合金からなる第２配線２６が形成され、上記接続孔２３の内部に拡散防止膜２５を介して上記第１配線２１と上記第２配線２６とを電気的に接続するもので銅もしくは銅を含む合金からなるプラグ２７が形成されている。このようにして、いわゆるデュアルダマシン構造の多層配線構造が構成されている。さらに、上記第２配線２６の上面にのみ、第１配線２１と同様な銅の酸化防止および拡散防止となるバリア膜２８が形成されている。
本発明の半導体装置の第２実施例は、接続孔２３が形成される第２絶縁膜１２が有機絶縁膜であり、この有機絶縁膜は第１配線２１が形成される第１絶縁膜１１の上層部分の無機絶縁膜１１２に対して選択的にエッチング可能なものであるため、第１配線２１に接続する接続孔２３を第２絶縁膜１２に形成しても第１絶縁膜１１上でエッチングが停止される。このため、接続孔２３をいわゆるボーダーレスに形成する際、もしくは接続孔２３を形成するリソグラフィー工程で合わせずれが発生した際などに、第１配線２１側部に接続孔２３が突き抜けるように形成されることがない。よって、接続孔２３内に埋め込まれる材料の埋め込み不良が発生しなくなるので、配線信頼性の向上が図れるという利点がある。
次に、本発明の半導体装置に係る第３実施例を、図３の概略構成断面図によって説明する。なお、上記第１実施例と同様なる構成部品には第１、第２実施例の構成部品と同一の符号を付与した。
図３に示すように、基体１０上に有機絶縁膜１１１と無機絶縁膜１１２とを積層してなる第１絶縁膜１１が形成されている。上記有機絶縁膜１１１は、例えばポリアリルエーテル（ＰＡＥ）膜で形成され、上記無機絶縁膜１１２は、例えば炭化シリコン酸化膜（ＳｉＯＣ）で形成される。上記第１絶縁膜１１には第１配線２１が溝配線構造にて形成されている。この第１配線２１は、例えば銅（Ｃｕ）もしくは銅合金からなり、その溝内には銅の拡散防止のためのバリアメタル層（図示せず）が形成されている。この第１配線２１の配線厚は、例えば１５０ｎｍに形成されている。また、上記基体１０にはトランジスタなどのデバイス（図示せず）が作製されている。
上記第１配線２１上にはバリア膜２２が形成されている。このバリア膜２２は、導電性の材料からなり、絶縁膜中から第１配線２１に侵入しようとする酸素のバリア（第１配線２１の酸化防止）として機能するとともに第１配線２１中の銅の拡散バリアとして機能するものであり、例えばコバルトタングステンリン（ＣｏＷＰ）を例えば１０ｎｍの厚さに堆積して形成されている。
上記バリア膜２２を含む第１配線２１上を被覆するように上記第１絶縁膜１１上には第２絶縁膜１２が形成されている。この第２絶縁膜１２の少なくとも第１絶縁膜１１側は上記第１絶縁膜１１に対して選択的にエッチングされる絶縁体で形成されている。例えば、上記第２絶縁膜１２は、積層膜で形成されていて、下層より有機絶縁膜１２１、エッチングストッパーとなる無機絶縁膜１２２の順に形成されている。例えば、下層の有機絶縁膜１２１は、例えばポリアリルエーテル（ＰＡＥ）膜で形成され、上層の無機絶縁膜１２２は、例えば炭化シリコン膜（ＳｉＣ）で形成されている。上記有機絶縁膜１２１と無機絶縁膜１２２の膜厚は、一例として、それぞれ１５０ｎｍ、１０ｎｍとする。
上記第２絶縁膜１２上には配線層間絶縁膜となる第３絶縁膜１３が形成されている。この第３絶縁膜１３は、例えばポリアリルエーテル（ＰＡＥ）膜で形成されている。さらに、第３絶縁膜１３上にはハードマスク層１４が形成されている。ここではハードマスク層１４は、例えば炭化シリコン酸化膜（ＳｉＯＣ）で形成されていて、その膜厚は、例えば１４０ｎｍとする。
上記第２絶縁膜１２、第３絶縁膜１３、ハードマスク層１４には、接続孔２３および接続孔２３に接続される配線溝２４が形成されている。すなわち、上記ハードマスク層１４および第３絶縁膜１３には配線溝２４が形成され、この配線溝２４の底部から第２絶縁膜１２には第１配線２１上に形成されたバリア膜２２に達する接続孔２３が形成されている。上記接続孔２３が形成される第１配線２１上の絶縁膜は有機絶縁膜１２１で形成されているため、この有機絶縁膜１２１は、第１配線２１が形成されている絶縁膜の上層の無機絶縁膜１１２に対するエッチング選択比が１００以上得られるため、無機絶縁膜１１２に接続孔２３は形成されていない。また、有機絶縁膜からなる第３絶縁膜１３は、第２絶縁膜の上層の無機絶縁膜１２２に対するエッチング選択比が１００以上得られるため、配線溝２４には深さばらつきが生じ無い。
上記配線溝２４および上記配線溝２４に連続する上記接続孔２３の各内部を被覆するように、銅配線の層間絶縁膜に対する拡散防止膜２５が形成され、上記配線溝２４および上記接続孔２３の内部を埋め込むように銅もしくは銅を含む合金が形成されている。したがって、上記配線溝２４の内部に拡散防止膜２５を介して銅もしくは銅を含む合金からなる第２配線２６が形成され、上記接続孔２３の内部に拡散防止膜２５を介して上記第１配線２１と上記第２配線２６とを電気的に接続するもので銅もしくは銅を含む合金からなるプラグ２７が形成されている。このようにして、いわゆるデュアルダマシン構造の多層配線構造が構成されている。さらに、上記第２配線２６の上面にのみ、第１配線２１と同様な銅の酸化防止および拡散防止となるバリア膜２８が形成されている。
本発明の半導体装置の第３実施例は、第１配線２１上にのみ選択的にバリア膜２２が形成され、接続孔２３の層間として有機絶縁膜である第２絶縁膜１２と、配線層間のマスクである無機絶縁膜のハードマスク層１４とを形成しているため、第１配線２１上に誘電率の高い窒化シリコン（ＳｉＮ）もしくは炭化シリコン（ＳｉＣ）といった誘電率の高いエッチングストッパー膜を適用することなく、良好な多層配線構造を得ることができる。また第１配線２１上に誘電率の高いエッチングストッパー膜を適用していないことにより、デバイス全体の容量の低減が可能となり、かつ接続孔のボーダーレス部分、もしくはリソグラフィー工程における大きな合わせズレが発生した際にも、下層の下地突き抜けを抑制することができるため、良好なエレクトロマイグレーション耐性を有し、かつ高性能（例えば応答速度が速い）・高信頼性な半導体デバイスとなる。少なくとも、本発明の半導体装置は、従来のエッチングストッパー膜を用いた半導体装置、もしくは従来の層間絶縁膜構造を用いたストッパーレス構造を有する半導体装置よりも、高性能で優れた信頼性特性を得ることができる。
本発明の半導体装置の製造方法に係る第１実施例を、図４〜図５の概略構成断面図によって説明する。
図４（１）に示すように、基体１０上に有機絶縁膜１１１と無機絶縁膜１１２とを積層してなる第１絶縁膜１１が形成されている。上記有機絶縁膜１１１は、例えばポリアリルエーテル（ＰＡＥ）膜で形成され、上記無機絶縁膜１１２は、例えば炭化シリコン酸化膜（ＳｉＯＣ）で形成される。上記第１絶縁膜１１には第１配線２１が溝配線構造にて形成されている。この第１配線２１は、例えば銅（Ｃｕ）もしくは銅合金からなり、その溝内には銅の拡散防止のためのバリアメタル層（図示せず）が形成されている。この第１配線２１の配線厚は、例えば１５０ｎｍに形成されている。また、上記基体１０にはトランジスタなどのデバイス（図示せず）が作製されている。
さらに、しかるべき後処理の後、上記第１配線２１上にのみ、選択的にバリア膜２２を形成する。このバリア膜２２は、導電性の材料からなり、絶縁膜中から第１配線２１に侵入しようとする酸素のバリア（第１配線２１の酸化防止）として機能するとともに第１配線２１中の銅の拡散バリアとして機能するものであり、例えばコバルトタングステンリン（ＣｏＷＰ）を例えば１０ｎｍの厚さに堆積して形成される。ＣｏＷＰは、例えばｐＨ１．３の塩化パラジウム（ＰｄＣｌ2）水溶液で銅配線上にのみパラジウム（Ｐｄ）を置換めっきしたのち、例えばｐＨ９．５に調整した、タングステン酸アンモニウム、塩化コバルト、次亜燐酸アンモニウム、シュウ酸アンモニウムをめっき液として無電界めっき法にて成膜することができる。
続けて、上記バリア膜２２を含む第１配線２１上を被覆するように、上記第１絶縁膜１１上に第２絶縁膜１２を形成する。この第２絶縁膜１２の少なくとも第１絶縁膜１１側は上記第１絶縁膜１１に対して選択的にエッチングされる絶縁体で形成される。例えば、上記第２絶縁膜１２は、積層膜で形成され、下層より有機絶縁膜１２１、無機絶縁膜１２２の順に形成される。例えば、下層の有機絶縁膜１２１を、例えばポリアリルエーテル（ＰＡＥ）膜で形成し、上層の無機絶縁膜１２２を、例えば炭化シリコン酸化膜（ＳｉＯＣ）で形成する。上記有機絶縁膜１２１と無機絶縁膜１２２の膜厚は、一例として、それぞれ８０ｎｍずつとした。上記ポリアリールエーテル膜は、しかるべき前駆体をスピンコート法により塗布した後、３５０℃、５分のキュア処理を行うことにより形成することができる。また、炭化シリコン酸化膜（ＳｉＯＣ）は、例えば平行平板型プラズマＣＶＤ装置を用い、その際に使用するガスとしては、シリコン源としてメチルシラン（ＳｉＣＨ3）を用いた。
続けて、上記第２絶縁膜１２上に配線層間絶縁膜となる第３絶縁膜１３を形成する。この第３絶縁膜１３は、例えばポリアリルエーテル（ＰＡＥ）膜で形成することができる。次いで、第３絶縁膜１３上にハードマスク層１４を形成する。ここではハードマスク層１４は２層構造に形成する。まず第１ハードマスク層１４１として炭化シリコン酸化膜（ＳｉＯＣ）を形成し、第２ハードマスク１４２としてシリコン窒化膜（ＳｉＮ）を形成する。第３絶縁膜１３、第１、第２ハードマスク層１４１、１４２のそれぞれの膜厚は、例えば８０ｎｍ、１４０ｎｍ、３０ｎｍとした。
上記第３絶縁膜１３を構成するポリアリールエーテル膜は、しかるべき前駆体をスピンコート法により塗布した後、３５０℃、５分のキュア処理を行うことにより形成することができる。また、上記第１ハードマスク層１４１を構成する炭化シリコン酸化膜（ＳｉＯＣ）は、例えば平行平板型プラズマＣＶＤ装置を用い、その際に使用するガスとしては、シリコン源としてメチルシラン（ＳｉＣＨ3）を用いた。また、上記第２ハードマスク層１４２を構成するシリコン窒化膜（ＳｉＮ）は、例えば平行平板型のプラズマＣＶＤ装置を用いて、シラン（ＳｉＨ4）、アンモニア（ＮＨ3）ガスを用いて、圧力を５５０Ｐａとして成膜することができる。
次に、上記ハードマスク層１４上に配線溝パターンを形成するためのレジストマスク１５を形成する。このレジストマスク１５には配線溝パターンを形成するための開口部１５１が形成されている。その後、上記レジストマスクをエッチングマスクに用いたドライエッチング法により、第２ハードマスク層１４２をエッチングする。
その結果、図４（２）に示すように、第２ハードマスク層１４２に配線溝パターン１４３が形成される。このエッチングは、例えば、一般的なマグネトロン方式のエッチング装置を用いて、例えばエッチングガスにトリフルオロメタン（ＣＨＦ3）、アルゴン（Ａｒ）および酸素（Ｏ2）を混合したガスを用い、そのガス流量比を、例えばＣＨＦ3：Ａｒ：Ｏ2＝１：５：１とし、バイアスパワーを５００Ｗに、基板温度を２０℃に設定する。上記エッチング加工の後、しかるべき薬液を用いた後処理を行うことにより、上記レジストマスク１５を除去するとともに、エッチング処理時の残留デポ物を除去する。なお、上記エッチングでは、第１ハードマスク層１４１上部もエッチングされることがある。
次に、図４（３）に示すように、上記ハードマスク層１４上に接続孔パターンを形成するためのレジストマスク１６を形成する。このレジストマスク１６には接続孔パターンを形成するための開口部１６１が形成されている。上記レジストマスク１６をエッチングマスクに用いたドライエッチング法により、第１ハードマスク１４１をエッチングし、さらに第３絶縁膜１３をエッチングする。
その結果、図４（４）に示すように、第１ハードマスク層１４１および第３絶縁膜１３に接続孔２３が形成される。ここでの第１ハードマスク１４１はＳｉＯＣ膜からなるので、一般的なマグネトロン方式のエッチング装置にて、エッチングガスとしてオクタフルオロブタン（Ｃ4Ｆ8）、アルゴン（Ａｒ）を用い、バイアスパワーを４００Ｗに設定する。ガス流量比はＣ4Ｆ8：Ａｒ＝１：４とし、基板温度を２０℃に設定した。また、上記第３絶縁膜１３はポリアリールエーテル膜からなるので、例えば一般的な高密度プラズマエッチング装置を用い、例えばエッチングガスとしてアンモニア（ＮＨ3）を用いて行う。ＲＦパワーを１５０Ｗ、基盤温度を１０℃に設定した。このエッチング条件での上記レジストマスク１６〔前記図４（３）参照〕のエッチングレートはポリアリールエーテル膜のエッチングレートとほぼ同等であるため、ポリアリールエーテル膜のエッチング中にレジストマスク１６は後退していくが、第１ハードマスク層１４１があるため良好な接続孔２３の開口形状を得ることができる。
続いて、図４（５）に示すように、上記第１ハードマスク層１４１をエッチングマスクに用いて第２絶縁膜１２の無機絶縁膜１２２をエッチングして接続孔２３を延長形成すると同時に、第２ハードマスク層１４２〔前記図４（４）参照〕をエッチングマスクに用いて第１ハードマスク層１４１に配線溝２４を形成する。ここでのエッチングは、最終的に第２ハードマスク層１４２が無くなるよう、例えば一般的なマグネトロン方式のエッチング装置にて、例えばエッチングガスとしてオクタフルオロシクロペンテン（Ｃ5Ｆ8）、一酸化炭素（ＣＯ）、アルゴン（Ａｒ）および酸素（Ｏ2）の混合ガスを用いて、ガス流量比をＣ5Ｆ8：Ｃｏ：Ａｒ：Ｏ2＝１：１０：５：１とし、バイアスパワーを１６００Ｗ、基板温度を２０℃に設定する。
続いて、図４（６）に示すように、第２絶縁膜１２の有機絶縁膜１２１と第３絶縁膜１３とを同時にエッチングすることにより、第１ハードマスク層１４１および第３絶縁膜１３に配線溝２４が形成され、第２絶縁膜１２に第１配線２１上のバリア膜２２に達する接続孔２３が形成される。このようにして、いわゆる、デュアルダマシン加工が完了する。ここでのエッチングは、例えば一般的な高密度プラズマエッチング装置を用い、例えばエッチングガスとしてアンモニア（ＮＨ3）を用いて行う。ＲＦパワーを１５０Ｗ、基盤温度を１０℃に設定した。このエッチング条件における第１ハードマスク１４１および下層の第２絶縁膜１２の無機絶縁膜１２２に対するエッチング選択比は１００以上得られるため、配線溝２４には深さばらつきが生じ無い。
その後、しかるべき薬液を用いた後処理を行うことにより、エッチング処理時の残留デポ物の除去する。続けて、しかるべき脱ガス処理およびＲＦスパッタリング処理を行うことにより、接続孔２３の開口によって露出した第１配線２１（バリア膜２２）の変質層の除去を行う。
続けて、図５（７）に示すように、上記配線溝２４および上記配線溝２４に連続する上記接続孔２３の各内部を被覆するように、銅配線の層間絶縁膜に対する拡散防止膜２５を形成する。その際、第１ハードマスク層１４１上面にも上記拡散防止膜２５が形成される。この拡散防止膜２５には、例えばタンタル（Ｔａ）膜を用いることができる。この成膜は、例えば一般的なマグネトロンスパッタリング装置を用い、タンタルターゲットを用いて指向性スパッタリング法にて成膜する。ここでの拡散防止膜２５の成膜は、上記デュアルダマシン構造の配線溝２４および接続孔２３の内面に対してカバリッジ良く形成される必要があり、好ましくは自己放電イオン化スパッタリング法もしくは遠距離スパッタリング法などの指向性スパッタリング法を用いるのが良い。
続けて、めっき（例えば、電解めっきもしくは無電解めっき）法もしくはスパッタリング法もしくはＣＶＤ法にて、上記拡散防止膜２５表面に銅もしくは銅を含む合金を成膜する。また、めっき法を用いる場合には、スパッタリング法もしくはＣＶＤ法にて予め配線溝２４および接続孔２３の内面に銅のシード層を形成しておくことが好ましい。上記銅もしくは銅を含む合金の成膜により、上記配線溝２４および接続孔２３を埋め込む。その際、第１ハードマスク層１４１上にも銅もしくは銅を含む合金が堆積される。
続けて、例えば化学的機械研磨（ＣＭＰ）法により配線が形成されていない領域の余剰銅もしくは銅を含む合金および拡散防止膜２５を除去することにより、上記配線溝２４の内部に拡散防止膜２５を介して銅もしくは銅を含む合金からなる第２配線２６が形成され、上記接続孔２３の内部に拡散防止膜２５を介して、上記第１配線２１と上記第２配線２６とを電気的に接続するもので銅もしくは銅を含む合金からなるプラグ２７が形成される。このようにして、いわゆるデュアルダマシン構造の多層配線構造が得られる。次いで、上記第２配線２６の上面にのみ、第１配線２１と同様な銅の酸化防止および拡散防止となるバリア膜２８を形成する。
本発明の半導体装置の製造方法に係る第１実施例では、図６（１）に示すように、接続孔２３と下層の第１配線２１との間で合わせずれが発生した場合であっても、第１絶縁膜１１の無機絶縁膜１２２に対して第２絶縁膜１２の有機絶縁膜１２１が選択的にエッチングできるので、第１配線２１が形成されている第１絶縁膜１１（無機絶縁膜１１２）に接続孔２３が突き抜けて形成されることはなく、接続孔２３を制御性良く形成することができる。
したがって、図６（２）に示すように、上記配線溝２４および上記配線溝２４に連続する上記接続孔２３の各内部を被覆するように、銅配線の層間絶縁膜に対する拡散防止膜２５をカバリッジよく形成することができる。さらに、配線溝２４および接続孔２３の内面に銅のシード層をカバリッジよく形成することができ、また、上記配線溝２４および接続孔２３の内部に銅もしくは銅を含む合金をボイドを発生することなく埋め込むことができる。したがって、上記配線溝２４の内部に拡散防止膜２５を介して銅もしくは銅を含む合金からなる第２配線２６を信頼性良く形成することができ、上記接続孔２３の内部に拡散防止膜２５を介して上記第１配線２１と上記第２配線２６とを電気的に接続するもので銅もしくは銅を含む合金からなるプラグ２７を信頼性良く形成することができる。このようにして、たとえ、接続孔を形成する際に合わせずれが発生しても、信頼性の高いいわゆるデュアルダマシン構造の多層配線構造が得られる。なお、上記第２配線２６の上面にのみ、第１配線２１と同様な銅の酸化防止および拡散防止となるバリア膜２８が形成される。
上記第１実施例の製造方法では、第１配線２１上にのみ選択的にバリア膜２２を形成し、接続孔２３の層間として有機絶縁膜１２１と、配線層間のマスクとして２層からなる無機絶縁膜のハードマスク層１４とを形成しているため、誘電率の高い窒化シリコン（ＳｉＮ）もしくは炭化シリコン（ＳｉＣ）といった誘電率の高いエッチングストッパー膜を適用することなく、良好な多層配線構造を得ることができる。また誘電率の高いエッチングストッパー膜を適用していないことにより、デバイス全体の容量の低減が可能となり、かつ接続孔のボーダーレス部分、もしくはリソグラフィー工程における大きな合わせズレが発生した際にも、下層の下地突き抜けを抑制することができるため、良好なエレクトロマイグレーション耐性を有し、かつ高性能（例えば応答速度が速い）・高信頼性な半導体デバイスを得ることができる。少なくとも、上記各工程を経て形成された半導体装置は、従来のエッチングストッパー膜を用いた半導体装置、もしくは従来の層間絶縁膜構造を用いたストッパーレス構造を有する半導体装置よりも、高性能で優れた信頼性特性を得ることができる。
尚、上記記載の各種絶縁膜およびバリア膜２２、２８は、表記された膜種、膜厚、製法に限定されることはない。銅配線上にのみ選択的に形成するバリア膜２２、２８はコバルトタングステンリン（ＣｏＷＰ）の代わりに、例えば、ニッケルタングステンリン（ＮｉＷＰ）、コバルトタングステンホウ素（ＣｏＷＢ）などの合金、もしくは通常の銅のバリアメタルとして用いているタンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、さらには、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、アルミニウム（Ａｌ）、もしくはこれら金属の合金、窒化膜でも良く、さらにはこれら金属、合金、窒化膜を複数組み合わせたものでもよい。
上記接続孔２３が形成される絶縁膜として用いている有機絶縁膜１２１にはポリアリールエーテル（ＰＡＥ）の他に、例えば、ポリアリレンエーテル膜、アモルファスカーボン膜、ポリテトラトラフロロエチレン膜の適用でもよく、さらにはこれらを多孔質（ポーラス）化させた膜でも問題なく用いることができる。
また、第１ハードマスク１４１として用いているＳｉＯＣ膜の代わりに、シリコン酸化膜（ＳｉＯ2）、スピンコート法により形成されるメチルシルセスキオキサン（ＭＳＱ）膜やハイドロゲンシルセキオサン（ＨＳＱ）膜などの適用が可能である。
次に、本発明の半導体装置の製造方法に係る第２実施例を、図７の概略構成断面図によって説明する。なお、上記第１実施例と同様なる構成部品には第１実施例の構成部品と同一の符号を付与した。
図７（１）に示すように、基体１０上に有機絶縁膜１１１と無機絶縁膜１１２とを積層してなる第１絶縁膜１１が形成されている。上記有機絶縁膜１１１は、例えばポリアリルエーテル（ＰＡＥ）膜で形成され、上記無機絶縁膜１１２は、例えば炭化シリコン酸化膜（ＳｉＯＣ）で形成される。上記第１絶縁膜１１には第１配線２１が溝配線構造にて形成されている。この第１配線２１は、例えば銅（Ｃｕ）もしくは銅合金からなり、その溝内には銅の拡散防止のためのバリアメタル層（図示せず）が形成されている。この第１配線２１の配線厚は、例えば１５０ｎｍに形成されている。また、上記基体１０にはトランジスタなどのデバイス（図示せず）が作製されている。
さらに、しかるべき後処理の後、上記第１配線２１上にのみ、選択的にバリア膜２２を形成する。このバリア膜２２は、導電性の材料からなり、絶縁膜中から第１配線２１に侵入しようとする酸素のバリア（第１配線２１の酸化防止）として機能するとともに第１配線２１中の銅の拡散バリアとして機能するものであり、例えばコバルトタングステンリン（ＣｏＷＰ）を例えば１０ｎｍの厚さに堆積して形成される。ＣｏＷＰは、例えばｐＨ１．３の塩化パラジウム（ＰｄＣｌ2）水溶液で銅配線上にのみパラジウム（Ｐｄ）を置換めっきしたのち、例えばｐＨ９．５に調整した、タングステン酸アンモニウム、塩化コバルト、次亜燐酸アンモニウム、シュウ酸アンモニウムをめっき液として無電界めっき法にて成膜することができる。
続けて、上記バリア膜２２を含む第１配線２１上を被覆するように、上記第１絶縁膜１１上に第２絶縁膜１２を形成する。この第２絶縁膜１２の少なくとも第１絶縁膜１１側は上記第１絶縁膜１１に対して選択的にエッチングされる絶縁体で形成される。例えば、上記第２絶縁膜１２は有機絶縁膜で形成される。例えば、この有機絶縁膜はポリアリルエーテル（ＰＡＥ）膜で形成される。上記第２絶縁膜１２の膜厚は、一例として、それぞれ２４０ｎｍとした。上記ポリアリールエーテル膜は、しかるべき前駆体をスピンコート法により塗布した後、３５０℃、５分のキュア処理を行うことにより形成することができる。
続けて、第２絶縁膜１２上にハードマスク層１４を形成する。ここではハードマスク層１４を、例えば炭化シリコン酸化膜（ＳｉＯＣ）で形成する。このハードマスク層１４の膜厚は、例えば１４０ｎｍｍとした。また、上記ハードマスク層１４を構成する炭化シリコン酸化膜（ＳｉＯＣ）は、例えば平行平板型プラズマＣＶＤ装置を用い、その際に使用するガスとしては、シリコン源としてメチルシラン（ＳｉＣＨ3）を用いた。
次に、上記ハードマスク層１４上に接続孔パターンを形成するためのレジストマスク１７を形成する。このレジストマスク１７には接続パターンを形成するための開口部１７１が形成されている。その後、上記レジストマスクをエッチングマスクに用いたドライエッチング法により、ハードマスク層１４および第２絶縁膜１２をエッチングする。
その結果、図７（２）に示すように、ハードマスク層１４および第２絶縁膜１２に接続孔２３が形成される。ここでのハードマスク層１４のエッチング加工は、一般的なマグネトロン方式のエッチング装置にて、エッチングガスとしてオクタフルオロブタン（Ｃ4Ｆ8）、アルゴン（Ａｒ）を用い、バイアスパワーを４００Ｗに設定する。ガス流量比はＣ4Ｆ8：Ａｒ＝１：４とし、基板温度は２０℃と設定した。また、上記ポリアリールエーテル膜からなる第２絶縁膜１２のエッチング加工は、一般的な高密度プラズマエッチング装置を用い、例えばエッチングガスとしてアンモニア（ＮＨ3）を用いて行う。ＲＦパワーを１５０Ｗ、基盤温度を１０℃に設定した。また、加工した接続孔の深さが１５０ｎｍになるよう加工時間を設定した。このエッチング条件での上記レジストマスク１７のエッチングレートはポリアリールエーテルのエッチングレートとほぼ同等であるため、ポリアリールエーテルのエッチング中にレジストマスク１７は後退していくが、ＳｉＯＣからなるハードマスク１４が存在しているため良好な接続孔２３の開口形状を得ることができる。続いて、しかるべき薬液を用いた後処理を行うことにより、レジストマスク１７の除去、エッチング処理時の残留デポ物の除去をする。
次に、図７（３）に示すように、上記ハードマスク層１４上に配線溝パターンを形成するためのレジストマスク１８を形成する。このレジストマスク１８には配線溝パターンを形成するための開口部１８１が形成されている。その後、上記レジストマスク１８をエッチングマスクに用いたドライエッチング法により、ハードマスク層１４をエッチングする。
その結果、図７（４）に示すように、ハードマスク層１４に配線溝２４が形成される。ここでのハードマスク層１４のエッチング加工は、一般的なマグネトロン方式のエッチング装置にて、エッチングガスとしてオクタフルオロブタン（Ｃ4Ｆ8）、アルゴン（Ａｒ）を用い、バイアスパワーを４００Ｗに設定する。ガス流量比はＣ4Ｆ8：Ａｒ＝１：４とし、基板温度は２０℃と設定した。
続けて、図７（５）に示すように、第２絶縁膜１２に配線溝２４および接続孔２３を延長形成する。そして、接続孔２３がバリア膜２２に到達して、エッチング加工を終了する。このようにして、いわゆるデュアルダマシン加工が完了する。このでのエッチングは、例えば一般的な高密度プラズマエッチング装置を用い、例えばエッチングガスとしてアンモニア（ＮＨ3）を用いて行う。ＲＦパワーを１５０Ｗ、基盤温度を１０℃に設定する。また、加工した配線溝２４の深さが８０ｎｍになるよう加工時間を設定する。このエッチング条件におけるハードマスク層１４および下層の第１絶縁膜１１上層の無機絶縁膜１１２のＳｉＯＣ膜に対するエッチング選択比は１００以上得られるため、接続孔２３と第１配線２１とで合わせずれを発生させた場合でも下層突き抜けを発生させることなく、制御性良く接続孔２３のエッチング加工を行うことができる。
その後、しかるべき薬液を用いた後処理を行うことにより、エッチング処理時の残留デポ物の除去する。続けて、しかるべき脱ガス処理およびＲＦスパッタリング処理を行うことにより、接続孔２３の開口によって露出した第１配線２１の変質層の除去を行う。
続けて、図７（６）に示すように、上記配線溝２４および上記配線溝２４に連続する上記接続孔２３の各内部を被覆するように、銅配線の層間絶縁膜に対する拡散防止膜２５を形成する。その際、ハードマスク層１４上面にも上記拡散防止膜２５が形成される。この拡散防止膜２５には、例えばタンタル（Ｔａ）膜を用いることができる。この成膜は、例えば一般的なマグネトロンスパッタリング装置を用い、タンタルターゲットを用いて指向性スパッタリング法にて成膜する。ここでの拡散防止膜２５の成膜は、上記デュアルダマシン構造の配線溝２４および接続孔２３の内面に対してカバリッジ良く形成される必要があり、好ましくは自己放電イオン化スパッタリング法もしくは遠距離スパッタリング法などの指向性スパッタリング法を用いるのが良い。
続けて、めっき（例えば、電解めっきもしくは無電解めっき）法もしくはスパッタリング法もしくはＣＶＤ法にて、上記拡散防止膜２５表面に銅もしくは銅を含む合金を成膜する。また、めっき法を用いる場合には、スパッタリング法もしくはＣＶＤ法にて予め配線溝２４および接続孔２３の内面に銅のシード層を形成しておくことが好ましい。上記銅もしくは銅を含む合金の成膜により、上記配線溝２４および接続孔２３を埋め込む。その際、ハードマスク層１４上にも銅もしくは銅を含む合金が堆積される。
続けて、例えば化学的機械研磨（ＣＭＰ）法により配線が形成されていない領域の余剰銅もしくは銅を含む合金および拡散防止膜２５を除去することにより、上記配線溝２４の内部に拡散防止膜２５を介して銅もしくは銅を含む合金からなる第２配線２６が形成され、上記接続孔２３の内部に拡散防止膜２５を介して上記第１配線２１と上記第２配線２６とを電気的に接続するもので銅もしくは銅を含む合金からなるプラグ２７が形成される。このようにして、いわゆるデュアルダマシン構造の多層配線構造が得られる。次いで、上記第２配線２６の上面にのみ、第１配線２１上のバリア膜２２と同様な銅の酸化防止および拡散防止となるバリア膜２８を形成する。
上記第２実施例の製造方法では、第１配線２１上にのみ選択的にバリア膜２２を形成し、接続孔２３の層間として有機絶縁膜である第２絶縁膜１２と、配線層間のマスクである無機絶縁膜のハードマスク層１４とを形成しているため、誘電率の高い窒化シリコン（ＳｉＮ）もしくは炭化シリコン（ＳｉＣ）といった誘電率の高いエッチングストッパー膜を適用することなく、良好な多層配線構造を得ることができる。また誘電率の高いエッチングストッパー膜を適用していないことにより、デバイス全体の容量の低減が可能となり、かつ接続孔のボーダーレス部分、もしくはリソグラフィー工程における大きな合わせズレが発生した際にも、下層の下地突き抜けを抑制することができるため、良好なエレクトロマイグレーション耐性を有し、かつ高性能（例えば応答速度が速い）・高信頼性な半導体デバイスを得ることができる。少なくとも、上記各工程を経て形成された半導体装置は、従来のエッチングストッパー膜を用いた半導体装置、もしくは従来の層間絶縁膜構造を用いたストッパーレス構造を有する半導体装置よりも、高性能で優れた信頼性特性を得ることができる。
尚、上記記載の各種絶縁膜およびバリア膜２２、２８は、表記された膜種、膜厚、製法に限定されることはない。銅配線上にのみ選択的に形成するバリア膜２２、２８はコバルトタングステンリン（ＣｏＷＰ）の代わりに、例えば、ニッケルタングステンリン（ＮｉＷＰ）、コバルトタングステンホウ素（ＣｏＷＢ）などの合金、もしくは通常の銅のバリアメタルとして用いているタンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、さらには、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、アルミニウム（Ａｌ）、もしくはこれら金属の合金、窒化膜でも良く、さらにはこれら金属、合金、窒化膜を複数組み合わせたものでもよい。
上記接続孔２３が形成される絶縁膜として用いている有機絶縁膜の第２絶縁膜１２にはポリアリールエーテル（ＰＡＥ）の他に、例えば、ポリアリレンエーテル膜、アモルファスカーボン膜、ポリテトラトラフロロエチレン膜の適用でもよく、さらにはこれらを多孔質（ポーラス）化させた膜でも問題なく用いることができる。
また、ハードマスク１４として用いているＳｉＯＣ膜の代わりに、シリコン酸化膜（ＳｉＯ2）、スピンコート法により形成されるメチルシルセスキオキサン（ＭＳＱ）膜やハイドロゲンシルセキオサン（ＨＳＱ）膜などの適用が可能である。
次に、本発明の半導体装置の製造方法に係る第３実施例を、図８の概略構成断面図によって説明する。なお、上記第１、第２実施例と同様なる構成部品には第１実施例の構成部品と同一の符号を付与した。
図８（１）に示すように、基体１０上に有機絶縁膜１１１と無機絶縁膜１１２とを積層してなる第１絶縁膜１１が形成されている。上記有機絶縁膜１１１は、例えばポリアリルエーテル（ＰＡＥ）膜で形成され、上記無機絶縁膜１１２は、例えば炭化シリコン酸化膜（ＳｉＯＣ）で形成される。上記第１絶縁膜１１には第１配線２１が溝配線構造にて形成されている。この第１配線２１は、例えば銅（Ｃｕ）もしくは銅合金からなり、その溝内には銅の拡散防止のためのバリアメタル層（図示せず）が形成されている。この第１配線２１の配線厚は、例えば１５０ｎｍに形成されている。また、上記基体１０にはトランジスタなどのデバイス（図示せず）が作製されている。
さらに、しかるべき後処理の後、上記第１配線２１上にのみ、選択的にバリア膜２２を形成する。このバリア膜２２は、導電性の材料からなり、絶縁膜中から第１配線２１に侵入しようとする酸素のバリア（第１配線２１の酸化防止）として機能するとともに第１配線２１中の銅の拡散バリアとして機能するものであり、例えばコバルトタングステンリン（ＣｏＷＰ）を例えば１０ｎｍの厚さに堆積して形成される。ＣｏＷＰは、例えばｐＨ１．３の塩化パラジウム（ＰｄＣｌ2）水溶液で銅配線上にのみパラジウム（Ｐｄ）を置換めっきしたのち、例えばｐＨ９．５に調整した、タングステン酸アンモニウム、塩化コバルト、次亜燐酸アンモニウム、シュウ酸アンモニウムをめっき液として無電界めっき法にて成膜することができる。
続けて、上記バリア膜２２を含む第１配線２１上を被覆するように、上記第１絶縁膜１１上に第２絶縁膜１２を形成する。この第２絶縁膜１２の少なくとも第１絶縁膜１１側は上記第１絶縁膜１１に対して選択的にエッチングされる絶縁体で形成される。例えば、上記第２絶縁膜１２は、積層膜で形成され、下層より有機絶縁膜１２１、エッチングストッパーとなる無機絶縁膜１２２の順に形成される。例えば、下層の有機絶縁膜１２１を、例えばポリアリルエーテル（ＰＡＥ）膜で形成し、上層の無機絶縁膜１２２を、例えば炭化シリコン膜（ＳｉＣ）で形成する。上記有機絶縁膜１２１と無機絶縁膜１２２の膜厚は、一例として、それぞれ１５０ｎｍと１０ｎｍとした。ここで、無機絶縁膜１２２は、炭化シリコンで形成するが、平坦な面上に形成され、かつ単に有機絶縁膜のエッチングストッパーとしての機能を有するだけでよいので、非常に薄い膜厚で形成すればよい。このため、層間容量に大きな影響は及ぼさない。上記ポリアリールエーテル膜は、しかるべき前駆体をスピンコート法により塗布した後、３５０℃、５分のキュア処理を行うことにより形成することができる。また、炭化シリコン膜（ＳｉＣ）は、例えば平行平板型プラズマＣＶＤ装置を用い、その際に使用するガスとしては、トリメチルシラン（ＳｉＨ（ＣＨ3）3）を用いた。
続けて、上記第２絶縁膜１２上に配線層間絶縁膜となる第３絶縁膜１３を形成する。この第３絶縁膜１３は、例えばポリアリルエーテル（ＰＡＥ）膜で形成することができる。次いで、第３絶縁膜１３上にハードマスク層１４を形成する。ここではハードマスク層１４は炭化シリコン酸化膜（ＳｉＯＣ）で形成する。第３絶縁膜１３、ハードマスク層１４のそれぞれの膜厚は、例えば８０ｎｍ、１４０ｎｍとした。
上記第３絶縁膜１３を構成するポリアリールエーテル膜は、しかるべき前駆体をスピンコート法により塗布した後、３５０℃、５分のキュア処理を行うことにより形成することができる。また、上記ハードマスク層１４を構成する炭化シリコン酸化膜（ＳｉＯＣ）は、例えば平行平板型プラズマＣＶＤ装置を用い、その際に使用するガスとしては、シリコン源としてメチルシラン（ＳｉＣＨ3）を用いた。
次に、上記ハードマスク層１４上に接続孔パターンを形成するためのレジストマスク１７を形成する。このレジストマスク１７には接続パターンを形成するための開口部１７１が形成されている。その後、上記レジストマスクをエッチングマスクに用いたドライエッチング法により、ハードマスク層１４および第２絶縁膜１２をエッチングする。
その結果、図８（２）に示すように、ハードマスク層１４および第３絶縁膜１３および第２絶縁膜１２の無機絶縁膜１２２に接続孔２３が形成される。ここでのハードマスク層１４のエッチング加工は、一般的なマグネトロン方式のエッチング装置にて、エッチングガスとしてオクタフルオロブタン（Ｃ4Ｆ8）、アルゴン（Ａｒ）を用い、バイアスパワーを４００Ｗに設定する。ガス流量比はＣ4Ｆ8：Ａｒ＝１：４とし、基板温度は２０℃と設定した。また、上記ポリアリールエーテル膜からなる第３絶縁膜１３のエッチング加工は、一般的な高密度プラズマエッチング装置を用い、例えばエッチングガスとしてアンモニア（ＮＨ3）を用いて行う。ＲＦパワーを１５０Ｗ、基盤温度を１０℃に設定した。また、このエッチング条件での上記レジストマスク１７のエッチングレートはポリアリールエーテルのエッチングレートとほぼ同等であるため、ポリアリールエーテルのエッチング中にレジストマスク１７は後退していくが、ＳｉＯＣからなるハードマスク１４が存在しているため良好な接続孔２３の開口形状を得ることができる。さらに、第２絶縁膜１２の無機絶縁膜１２２をエッチングし、接続孔２３を延長形成する。この無機絶縁膜１２２は炭化シリコンからなるので、このエッチング加工には、一般的なマグネトロン方式のエッチング装置を用い、例えばエッチングガスとしてオクタフルオロブタン（Ｃ4Ｆ8）、アルゴン（Ａｒ）、酸素（Ｏ2）を用いて行う。ＲＦパワーを４００Ｗ、基盤温度を２０℃に設定した。続いて、しかるべき薬液を用いた後処理を行うことにより、レジストマスク１７の除去、エッチング処理時の残留デポ物の除去をする。
次に、図８（３）に示すように、上記ハードマスク層１４上に配線溝パターンを形成するためのレジストマスク１８を形成する。このレジストマスク１８には配線溝パターンを形成するための開口部１８１が形成されている。その後、上記レジストマスク１８をエッチングマスクに用いたドライエッチング法により、ハードマスク層１４をエッチングする。
その結果、図８（４）に示すように、ハードマスク層１４に配線溝２４が形成される。ここでのハードマスク層１４のエッチング加工は、一般的なマグネトロン方式のエッチング装置にて、エッチングガスとしてオクタフルオロブタン（Ｃ4Ｆ8）、アルゴン（Ａｒ）を用い、バイアスパワーを４００Ｗに設定する。ガス流量比はＣ4Ｆ8：Ａｒ＝１：４とし、基板温度は２０℃と設定した。
続いて、図８（５）に示すように、上記ハードマスク層１４をエッチングマスクに用いて第３絶縁膜１３に配線溝２４を延長形成するとともに、第２絶縁膜１２の無機絶縁膜１２２をエッチングマスクに用いて第２絶縁膜１２の有機絶縁膜１２１に接続孔２３を延長形成する。この接続孔２３は上記第１配線２１上に形成されたバリア膜２２に達するように形成される。このようにして、いわゆるデュアルダマシン加工が完了する。ここでのエッチングは、例えば一般的な高密度プラズマエッチング装置を用い、例えばエッチングガスとしてアンモニア（ＮＨ3）を用いて行う。ＲＦパワーを１５０Ｗ、基盤温度を１０℃に設定する。
このエッチング条件における上記有機絶縁膜１２１は、ハードマスク層１４および第２絶縁膜１２の無機絶縁膜１２２のＳｉＣ膜に対するエッチング選択比が１００以上得られるため、配線溝２４の加工は制御性良く無機絶縁膜１２２上で停止させることができる。このように、配線溝２４のエッチング加工において、無機絶縁膜１２２上でエッチングを停止させることができるので、配線溝２４の深さを制御性良く決定することができる。すなわち、第３絶縁膜１３とハードマスク層１４の膜厚で配線溝２４の深さを決定することが可能になる。
また、このエッチング条件における上記有機絶縁膜１１１は、第２絶縁膜１２のＳｉＣ膜からなる無機絶縁膜１２２および第１絶縁膜１１のＳｉＯＣ膜からなる無機絶縁膜１１２に対するエッチング選択比が１００以上得られるため、接続孔２３と第１配線２１とで合わせずれを発生させた場合でも下層の無機絶縁膜１１２をエッチングすることが抑制されるので、いわゆる突き抜けを発生させることなく、制御性良く接続孔２３のエッチング加工を行うことができる。
その後、しかるべき薬液を用いた後処理を行うことにより、エッチング処理時の残留デポ物の除去する。続けて、しかるべき脱ガス処理およびＲＦスパッタリング処理を行うことにより、接続孔２３の開口によって露出した第１配線２１の変質層の除去を行う。
続けて、図８（６）に示すように、上記配線溝２４および上記配線溝２４に連続する上記接続孔２３の各内部を被覆するように、銅配線の層間絶縁膜に対する拡散防止膜２５を形成する。その際、ハードマスク層１４上面にも上記拡散防止膜２５が形成される。この拡散防止膜２５には、例えばタンタル（Ｔａ）膜を用いることができる。この成膜は、例えば一般的なマグネトロンスパッタリング装置を用い、タンタルターゲットを用いて指向性スパッタリング法にて成膜する。ここでの拡散防止膜２５の成膜は、上記デュアルダマシン構造の配線溝２４および接続孔２３の内面に対してカバリッジ良く形成される必要があり、好ましくは自己放電イオン化スパッタリング法もしくは遠距離スパッタリング法などの指向性スパッタリング法を用いるのが良い。
続けて、めっき（例えば、電解めっきもしくは無電解めっき）法もしくはスパッタリング法もしくはＣＶＤ法にて、上記拡散防止膜２５表面に銅もしくは銅を含む合金を成膜する。また、めっき法を用いる場合には、スパッタリング法もしくはＣＶＤ法にて予め配線溝２４および接続孔２３の内面に銅のシード層を形成しておくことが好ましい。上記銅もしくは銅を含む合金の成膜により、上記配線溝２４および接続孔２３を埋め込む。その際、ハードマスク層１４上にも銅もしくは銅を含む合金が堆積される。
続けて、例えば化学的機械研磨（ＣＭＰ）法により配線が形成されていない領域の余剰銅もしくは銅を含む合金および拡散防止膜２５を除去することにより、上記配線溝２４の内部に拡散防止膜２５を介して銅もしくは銅を含む合金からなる第２配線２６が形成され、上記接続孔２３の内部に拡散防止膜２５を介して上記第１配線２１と上記第２配線２６とを電気的に接続するもので銅もしくは銅を含む合金からなるプラグ２７が形成される。このようにして、いわゆるデュアルダマシン構造の多層配線構造が得られる。次いで、上記第２配線２６の上面にのみ、第１配線２１と同様な銅の酸化防止および拡散防止となるバリア膜２８を形成する。
上記第３実施例の製造方法では、第１配線２１上にのみ選択的にバリア膜２２を形成し、接続孔２３の層間として有機絶縁膜である第２絶縁膜１２と、配線層間のマスクである無機絶縁膜のハードマスク層１４とを形成しているため、第１配線２１上に誘電率の高い窒化シリコン（ＳｉＮ）もしくは炭化シリコン（ＳｉＣ）といった誘電率の高いエッチングストッパー膜を適用することなく、良好な多層配線構造を得ることができる。また第１配線２１上に誘電率の高いエッチングストッパー膜を適用していないことにより、デバイス全体の容量の低減が可能となり、かつ接続孔のボーダーレス部分、もしくはリソグラフィー工程における大きな合わせズレが発生した際にも、下層の下地突き抜けを抑制することができるため、良好なエレクトロマイグレーション耐性を有し、かつ高性能（例えば応答速度が速い）・高信頼性な半導体デバイスを得ることができる。少なくとも、上記各工程を経て形成された半導体装置は、従来のエッチングストッパー膜を用いた半導体装置、もしくは従来の層間絶縁膜構造を用いたストッパーレス構造を有する半導体装置よりも、高性能で優れた信頼性特性を得ることができる。
尚、上記記載の各種絶縁膜およびバリア膜２２、２８は、表記された膜種、膜厚、製法に限定されることはない。銅配線上にのみ選択的に形成するバリア膜２２、２８はコバルトタングステンリン（ＣｏＷＰ）の代わりに、例えば、ニッケルタングステンリン（ＮｉＷＰ）、コバルトタングステンホウ素（ＣｏＷＢ）などの合金、もしくは通常の銅のバリアメタルとして用いているタンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、さらには、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、アルミニウム（Ａｌ）、もしくはこれら金属の合金、窒化膜でも良く、さらにはこれら金属、合金、窒化膜を複数組み合わせたものでもよい。
上記接続孔２３が形成される絶縁膜として用いている第２絶縁膜１２の有機絶縁膜１２１および第３絶縁膜１３にはポリアリールエーテル（ＰＡＥ）の他に、例えば、ポリアリレンエーテル膜、アモルファスカーボン膜、ポリテトラトラフロロエチレン膜の適用でもよく、さらにはこれらを多孔質（ポーラス）化させた膜でも問題なく用いることができる。
また、ハードマスク１４として用いているＳｉＯＣ膜の代わりに、シリコン酸化膜（ＳｉＯ2）、スピンコート法により形成されるメチルシルセスキオキサン（ＭＳＱ）膜やハイドロゲンシルセキオサン（ＨＳＱ）膜などの適用が可能である。
本発明の半導体装置およびその製造方法は、各種半導体装置の多層配線構造という用途に適用することが好適である。
１１…第１絶縁膜、１２…第２絶縁膜、２２…バリア膜、２３…接続孔
Claims (13)
- 第１絶縁膜と、
前記第１絶縁膜に形成されたもので第１配線上のみにバリア膜が形成された第１配線と、
前記第１配線を被覆して前記第１絶縁膜上に形成されかつ接続孔が形成された第２絶縁膜とを有し、
前記第２絶縁膜の前記第１絶縁膜側は、前記第１絶縁膜に対して選択的にエッチング可能なものである
ことを特徴とする半導体装置。 - 前記第２絶縁膜は、積層構造の絶縁膜であり、少なくとも最下層の絶縁膜が前記第１絶縁膜に対して選択的にエッチング可能な絶縁膜である
ことを特徴とする請求項１記載の半導体装置。 - 前記第１絶縁膜は少なくとも最上層が無機絶縁膜からなり、
前記第２絶縁膜は少なくとも最下層が有機絶縁膜からなる
ことを特徴とする請求項２記載の半導体装置。 - 前記第１絶縁膜は少なくとも最上層が無機絶縁膜からなり、
前記第２絶縁膜は有機絶縁膜からなる
ことを特徴とする請求項１記載の半導体装置。 - 前記拡散防止膜は、パラジウム、ニッケル、コバルト、タングステン、タンタル、チタン、ルテニウムおよびアルミニウムから選択される金属、もしくは前記金属のうちの少なくとも１種が含まれる合金、もしくは前記金属の窒化物、または前記金属、前記合金、前記窒化物のうちの複数を組み合わせてなる多層膜からなる
ことを特徴とする請求項１記載の半導体装置。 - 第１絶縁膜と、
前記第１絶縁膜に形成されたもので第１配線上のみにバリア膜が形成される第１配線と、
前記第１配線を被覆して前記第１絶縁膜上に形成されかつ接続孔が形成される第２絶縁膜とを有する半導体装置の製造方法であって、
前記第２絶縁膜の少なくとも前記第１絶縁膜側を前記第１絶縁膜に対して選択的にエッチング可能な絶縁体で形成する
ことを特徴とする半導体装置の製造方法。 - 前記第１絶縁膜上に絶縁膜を積層して前記第２絶縁膜を形成し、その際、少なくとも最下層の絶縁膜を前記第１絶縁膜に対して選択的にエッチング可能な絶縁膜で形成する
ことを特徴とする請求項６記載の半導体装置の製造方法。 - 前記第１絶縁膜の少なくとも最上層を無機絶縁膜で形成し、
前記第２絶縁膜の少なくとも最下層の絶縁膜を有機絶縁膜で形成する
ことを特徴とする請求項７記載の半導体装置の製造方法。 - 前記第１絶縁膜の少なくとも最上層を無機絶縁膜で形成し、
前記第２絶縁膜を有機絶縁膜で形成する
ことを特徴とする請求項６記載の半導体装置の製造方法。 - 前記第２絶縁膜上に第３絶縁膜を形成する工程と、
前記第３絶縁膜上に第１ハードマスク層と第２ハードマスク層からなる２層のハードマスク層を形成する工程とを備え、
前記第２ハードマスク層を用いて前記第１ハードマスク層に配線溝パターンを形成するとともに前記第１ハードマスク層を用いて前記第３絶縁膜に配線溝を形成する
ことを特徴とする請求項６記載の半導体装置の製造方法。 - 前記第２絶縁膜上にハードマスク層を形成する工程を備え、
前記ハードマスク層を用いて前記第２絶縁膜に前記配線溝および前記接続孔を形成する
ことを特徴とする請求項６記載の半導体装置の製造方法。 - 前記第２絶縁膜を有機絶縁膜とエッチングストッパとなる無機絶縁膜とを積層して形成し、
前記第２絶縁膜上に第３絶縁膜を形成する工程と、
前記第３絶縁膜上にハードマスク層を形成する工程とを備え、
前記ハードマスク層を用いて前記第３絶縁膜および前記第２絶縁膜に接続孔を形成するとともに前記ハードマスク層を用いて前記第３絶縁膜に配線溝を形成する
ことを特徴とする請求項６記載の半導体装置の製造方法。 - 前記拡散防止膜を、パラジウム、ニッケル、コバルト、タングステン、タンタル、チタン、ルテニウムおよびアルミニウムから選択される金属、もしくは前記金属のうちの少なくとも１種が含まれる合金、もしくは前記金属の窒化物、または前記金属、前記合金、前記窒化物のうちの複数を組み合わせてなる多層膜で形成する
ことを特徴とする請求項６記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005006065A JP2006196642A (ja) | 2005-01-13 | 2005-01-13 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005006065A JP2006196642A (ja) | 2005-01-13 | 2005-01-13 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006196642A true JP2006196642A (ja) | 2006-07-27 |
Family
ID=36802482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005006065A Abandoned JP2006196642A (ja) | 2005-01-13 | 2005-01-13 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006196642A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008147252A (ja) * | 2006-12-06 | 2008-06-26 | Renesas Technology Corp | 半導体装置とその製造方法 |
| WO2009116346A1 (ja) * | 2008-03-19 | 2009-09-24 | 日鉱金属株式会社 | 基材上にバリア兼シード層が形成された電子部材 |
| WO2009116347A1 (ja) * | 2008-03-19 | 2009-09-24 | 日鉱金属株式会社 | 基材上にバリア兼シード層が形成された電子部材 |
| JP2012501076A (ja) * | 2008-08-29 | 2012-01-12 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 半導体デバイスのメタライゼーションシステムにおけるキャップ層のｃｍｐ及びエッチング停止層としての使用 |
-
2005
- 2005-01-13 JP JP2005006065A patent/JP2006196642A/ja not_active Abandoned
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008147252A (ja) * | 2006-12-06 | 2008-06-26 | Renesas Technology Corp | 半導体装置とその製造方法 |
| WO2009116346A1 (ja) * | 2008-03-19 | 2009-09-24 | 日鉱金属株式会社 | 基材上にバリア兼シード層が形成された電子部材 |
| WO2009116347A1 (ja) * | 2008-03-19 | 2009-09-24 | 日鉱金属株式会社 | 基材上にバリア兼シード層が形成された電子部材 |
| US8004082B2 (en) | 2008-03-19 | 2011-08-23 | Nippon Mining & Metals Co., Ltd. | Electronic component formed with barrier-seed layer on base material |
| US8089154B2 (en) | 2008-03-19 | 2012-01-03 | Nippon Mining & Metals Co., Ltd. | Electronic component formed with barrier-seed layer on base material |
| JP2012501076A (ja) * | 2008-08-29 | 2012-01-12 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 半導体デバイスのメタライゼーションシステムにおけるキャップ層のｃｍｐ及びエッチング停止層としての使用 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI491004B (zh) | 內連線結構與其形成方法 | |
| CN100477160C (zh) | 半导体集成电路器件的制造方法 | |
| JP4819501B2 (ja) | 配線構造およびその製造方法 | |
| JP5263482B2 (ja) | 多層配線構造および多層配線の製造方法 | |
| US8102051B2 (en) | Semiconductor device having an electrode and method for manufacturing the same | |
| US20110059607A1 (en) | Semiconductor device manufacturing method | |
| JP2008047719A (ja) | 半導体装置の製造方法 | |
| JP2009026989A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2008294040A (ja) | 半導体装置 | |
| KR100790452B1 (ko) | 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법 | |
| JP2008060243A (ja) | 半導体装置およびその製造方法 | |
| KR20080021553A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| JP2004335998A (ja) | 半導体素子の金属配線形成方法 | |
| JP2007294625A (ja) | 半導体装置の製造方法 | |
| KR100939773B1 (ko) | 반도체 소자의 금속배선 및 그의 형성방법 | |
| JP5613272B2 (ja) | 半導体装置 | |
| KR100818108B1 (ko) | 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법 | |
| JP2007027347A (ja) | 半導体装置およびその製造方法 | |
| JP2006253666A (ja) | 半導体装置およびその製造方法 | |
| JP2006196642A (ja) | 半導体装置およびその製造方法 | |
| JP4692319B2 (ja) | 半導体装置の製造方法 | |
| JP4447433B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2004172337A (ja) | 半導体装置およびその製造方法 | |
| KR100652317B1 (ko) | 반도체 소자의 금속 패드 제조 방법 | |
| US20060226549A1 (en) | Semiconductor device and fabricating method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070530 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090724 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090728 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20090929 |