JP2006005163A - 半導体装置及びその実装検査方法 - Google Patents
半導体装置及びその実装検査方法 Download PDFInfo
- Publication number
- JP2006005163A JP2006005163A JP2004180020A JP2004180020A JP2006005163A JP 2006005163 A JP2006005163 A JP 2006005163A JP 2004180020 A JP2004180020 A JP 2004180020A JP 2004180020 A JP2004180020 A JP 2004180020A JP 2006005163 A JP2006005163 A JP 2006005163A
- Authority
- JP
- Japan
- Prior art keywords
- dummy
- pad
- terminal
- heat
- connection terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 132
- 238000000034 method Methods 0.000 title claims abstract description 17
- 238000012360 testing method Methods 0.000 claims abstract description 34
- 238000002844 melting Methods 0.000 claims description 47
- 230000008018 melting Effects 0.000 claims description 47
- 239000000463 material Substances 0.000 claims description 44
- 239000000758 substrate Substances 0.000 claims description 24
- 230000015572 biosynthetic process Effects 0.000 claims description 20
- 239000000155 melt Substances 0.000 claims description 18
- 238000007689 inspection Methods 0.000 claims description 17
- 230000002093 peripheral effect Effects 0.000 claims description 9
- 229910000679 solder Inorganic materials 0.000 abstract description 83
- 238000007796 conventional method Methods 0.000 abstract 1
- 238000010438 heat treatment Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【解決手段】 実装面21に半田ボール122とは異なる熱量で溶融するダミー端子124を半田ボール122に隣接して複数有し、各ダミー端子124間が電気的に連結された半導体パッケージ100と、搭載面201にダミー端子124に対応する複数のダミー用パッド203と、半導体パッケージ100の搭載領域204外に2つのテスト用パッド205を有し、連結されたダミー端子124の両端に対応するダミー用パッド203とテスト用パッド205とが導電接続された母基板200により半導体装置300を構成した。そして、テスト用パッド205間の抵抗値を測定し、所定の基準値と比較することにより、半導体パッケージ100と母基板200との接続状態を検査するようにした。
【選択図】 図1
Description
(第1の実施形態)
図1は、本実施形態における半導体装置のうち、半導体パッケージ部分の概略構成を示す図であり、(a)は実装面側から見た平面図、(b)は(a)のA−A断面における断面図である。図2は、本実施形態における半導体装置のうち、母基板部分の概略構成を示す図であり、(a)は半導体パッケージ100の搭載面側から見た平面図、(b)は(a)のB−B断面における概略断面図である。尚、図1及び図2において、便宜上、半導体パッケージと母基板を分離して図示している。
次に、本発明の第2の実施形態を図4に基づいて説明する。図4は、本実施形態における半導体装置300のうち、半導体パッケージ100部分の概略構成を示す図であり、(a)は実装面側から見た平面図、(b)は(a)のC−C断面における断面図である。
次に、本発明の第3の実施形態を図5に基づいて説明する。図5は、本実施形態における半導体装置300を説明するための図であり、(a)は半導体パッケージ100の実装面側から見た平面図、(b)は母基板200の搭載面側から見た平面図である。尚、図5(a),(b)においては、便宜上、半導体パッケージ100と母基板200とを分離して図示している。
次に、本発明の第4の実施形態を図6に基づいて説明する。図6は、本実施形態における半導体装置300を説明するための図であり、(a)は半導体パッケージ100の実装面側から見た平面図、(b)は母基板200の搭載面側から見た平面図である。尚、図6(a),(b)においては、便宜上、半導体パッケージ100と母基板200とを分離して図示している。
121・・・実装面
122・・・半田ボール(接続端子)
124・・・ダミー端子
124a,124c・・・第1のダミー端子
124b,124d・・・第2のダミー端子
125・・・配線パターン
200・・・母基板
201・・・搭載面
202・・・パッド
203・・・ダミー用パッド
205・・・テスト用パッド
206・・・配線パターン
300・・・半導体装置
Claims (16)
- 半導体素子が搭載され、接続端子を有する半導体パッケージを、前記接続端子に対応するパッドを有する基板に、所定のリフロー条件にて実装してなる半導体装置において、
前記半導体パッケージは、その接続端子形成面に、前記接続端子に隣接して形成された複数のダミー端子を有し、
前記基板は、前記ダミー端子に対応する複数のダミー用パッドと、前記半導体パッケージが実装されない領域に複数のテスト用パッドを有し、
前記ダミー端子は前記接続端子とは異なる熱量で溶融する、及び/又は、前記ダミー用パッドは前記パッドとは異なる熱量で溶融するよう構成されており、
複数の前記ダミー端子間及び複数の前記ダミー用パッド間の少なくとも一方が電気的に連結され、連結された前記ダミー端子の両端に対応する前記ダミー用パッド又は連結された前記ダミー用パッドの両端と、前記テスト用パッドとがそれぞれ電気的に接続されていることを特徴とする半導体装置。 - 前記ダミー端子が前記接続端子とは異なる熱量で溶融するように構成された場合、前記ダミー端子の溶融には前記接続端子よりも大きな熱量を必要とし、
前記ダミー用パッドが前記パッドとは異なる熱量で溶融するように構成された場合、前記ダミー用パッドの溶融には前記パッドよりも大きな熱量を必要とすることを特徴とする請求項1に記載の半導体装置。 - 前記ダミー端子の溶融に前記接続端子よりも大きな熱量を必要とする場合、前記ダミー端子の体積は前記接続端子の体積よりも大きく、
前記ダミー用パッドの溶融に前記パッドよりも大きな熱量を必要とする場合、前記ダミー用パッドの体積は前記パッドの体積よりも大きいことを特徴とする請求項2に記載の半導体装置。 - 前記ダミー端子の溶融に前記接続端子よりも大きな熱量を必要とする場合、前記ダミー端子を構成する材料の融点は前記接続端子を構成する材料の融点よりも高く、
前記ダミー用パッドの溶融に前記パッドよりも大きな熱量を必要とする場合、前記ダミー用パッドを構成する材料の融点は前記パッドを構成する材料の融点よりも高いことを特徴とする請求項2又は請求項3に記載の半導体装置。 - 前記ダミー端子が前記接続端子とは異なる熱量で溶融するように構成された場合、前記ダミー端子の溶融には前記接続端子よりも小さな熱量を必要とし、
前記ダミー用パッドが前記パッドとは異なる熱量で溶融するように構成された場合、前記ダミー用パッドの溶融には前記パッドよりも小さな熱量を必要とすることを特徴とする請求項1に記載の半導体装置。 - 前記ダミー端子の溶融に前記接続端子よりも小さな熱量を必要とする場合、前記ダミー端子の体積は前記接続端子の体積よりも小さく、
前記ダミー用パッドの溶融に前記パッドよりも小さな熱量を必要とする場合、前記ダミー用パッドの体積は前記パッドの体積よりも小さいことを特徴とする請求項5に記載の半導体装置 - 前記ダミー端子の溶融に前記接続端子よりも小さな熱量を必要とする場合、前記ダミー端子を構成する材料の融点は前記接続端子を構成する材料の融点よりも低く、
前記ダミー用パッドの溶融に前記パッドよりも小さな熱量を必要とする場合、前記ダミー用パッドを構成する材料の融点は前記パッドを構成する材料の融点よりも低いことを特徴とする請求項5又は請求項6に記載の半導体装置。 - 前記ダミー端子が前記接続端子とは異なる熱量で溶融するように構成された場合、前記ダミー端子は、前記接続端子が溶融するよりも大きな熱量を必要とする第1のダミー端子と、前記接続端子が溶融するよりも小さな熱量を必要とする第2のダミー端子とを有し、
前記ダミー用パッドが前記パッドとは異なる熱量で溶融するように構成された場合、前記ダミー用パッドは、前記パッドが溶融するよりも大きな熱量を必要とする第1のダミー用パッドと、前記パッドが溶融するよりも小さな熱量を必要とする第2のダミー用パッドとを有することを特徴とする請求項1に記載の半導体装置。 - 前記ダミー端子が前記接続端子とは異なる熱量で溶融するように構成された場合、前記第1のダミー端子の体積は前記接続端子の体積よりも大きく、前記第2のダミー端子の体積は前記接続端子の体積よりも小さく、
前記ダミー用パッドが前記パッドとは異なる熱量で溶融するように構成された場合、前記第1のダミー用パッドの体積は前記パッドの体積よりも大きく、前記第2のダミー用パッドの体積は前記パッドの体積よりも小さいことを特徴とする請求項8に記載の半導体装置。 - 前記ダミー端子が前記接続端子とは異なる熱量で溶融するように構成された場合、前記第1のダミー端子を構成する材料の融点は前記接続端子を構成する材料の融点よりも高く、前記第2のダミー端子を構成する材料の融点は前記接続端子を構成する材料の融点よりも低く、
前記ダミー用パッドが前記パッドとは異なる熱量で溶融するように構成された場合、前記第1のダミー用パッドを構成する材料の融点は前記パッドを構成する材料の融点よりも高く、前記第2のダミー用パッドを構成する材料の融点は前記パッドを構成する材料の融点よりも低いことを特徴とする請求項8又は請求項9に記載の半導体装置。 - 前記ダミー端子は、前記半導体パッケージの接続端子形成面から端子頂点までの高さが前記接続端子と略同一であり、
前記ダミー用パッドは、前記基板のパッド形成面からパッド頂点までの高さが前記パッドと略同一であることを特徴とする請求項1〜10いずれか1項に記載の半導体装置。 - 複数の前記ダミー端子は隣接して形成され、その端子ピッチが前記接続端子と略同一であることを特徴とする請求項1〜11いずれか1項に記載の半導体装置。
- 前記ダミー端子は、前記半導体パッケージにおける接続端子形成領域の最外周位置に形成されていることを特徴とする請求項1〜12いずれか1項に記載の半導体装置。
- 前記ダミー端子は、前記半導体パッケージにおける接続端子形成領域の四隅に形成されていることを特徴とする請求項1〜13いずれか1項に記載の半導体装置。
- 前記ダミー端子は、前記半導体パッケージの接続端子形成面における中央領域に形成され、その周囲を前記接続端子によって取り囲まれていることを特徴とする請求項1〜12いずれか1項に記載の半導体装置。
- 請求項1〜15いずれか1項に記載の半導体装置における、前記半導体パッケージと前記基板との接続状態を検査する実装検査方法であって、
電気的に連結された前記テスト用パッド間の抵抗値を測定し、所定の基準値と比較することを特徴とする半導体装置の実装検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004180020A JP4179234B2 (ja) | 2004-06-17 | 2004-06-17 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004180020A JP4179234B2 (ja) | 2004-06-17 | 2004-06-17 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006005163A true JP2006005163A (ja) | 2006-01-05 |
JP4179234B2 JP4179234B2 (ja) | 2008-11-12 |
Family
ID=35773277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004180020A Expired - Fee Related JP4179234B2 (ja) | 2004-06-17 | 2004-06-17 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4179234B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100843202B1 (ko) * | 2006-09-06 | 2008-07-02 | 삼성전자주식회사 | 기판 양면에 검사용 패드를 갖는 반도체 패키지 및검사방법 |
JP2010129959A (ja) * | 2008-12-01 | 2010-06-10 | Panasonic Corp | チップを有する半導体装置 |
JP2012182400A (ja) * | 2011-03-03 | 2012-09-20 | Ricoh Co Ltd | 集積回路放熱装置及び電子装置 |
WO2013094678A1 (ja) * | 2011-12-22 | 2013-06-27 | 国立大学法人横浜国立大学 | 電子装置、電源制御システム、および寿命測定ユニット |
US8659123B2 (en) * | 2011-09-28 | 2014-02-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal pad structures in dies |
US9673123B2 (en) | 2014-09-19 | 2017-06-06 | Samsung Electro-Mechanics Co., Ltd. | Electronic device module and method of manufacturing the same |
WO2018004909A1 (en) * | 2016-07-01 | 2018-01-04 | Intel Corporation | Interface structures for packaged circuitry and method of providing same |
-
2004
- 2004-06-17 JP JP2004180020A patent/JP4179234B2/ja not_active Expired - Fee Related
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100843202B1 (ko) * | 2006-09-06 | 2008-07-02 | 삼성전자주식회사 | 기판 양면에 검사용 패드를 갖는 반도체 패키지 및검사방법 |
JP2010129959A (ja) * | 2008-12-01 | 2010-06-10 | Panasonic Corp | チップを有する半導体装置 |
WO2010064341A1 (ja) * | 2008-12-01 | 2010-06-10 | パナソニック株式会社 | チップを有する半導体装置 |
US8067950B2 (en) | 2008-12-01 | 2011-11-29 | Panasonic Corporation | Semiconductor device including chip |
JP2012182400A (ja) * | 2011-03-03 | 2012-09-20 | Ricoh Co Ltd | 集積回路放熱装置及び電子装置 |
US8659123B2 (en) * | 2011-09-28 | 2014-02-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal pad structures in dies |
WO2013094678A1 (ja) * | 2011-12-22 | 2013-06-27 | 国立大学法人横浜国立大学 | 電子装置、電源制御システム、および寿命測定ユニット |
US9673123B2 (en) | 2014-09-19 | 2017-06-06 | Samsung Electro-Mechanics Co., Ltd. | Electronic device module and method of manufacturing the same |
US9929116B2 (en) | 2014-09-19 | 2018-03-27 | Samsung Electro-Mechanics Co., Ltd. | Electronic device module and method of manufacturing the same |
WO2018004909A1 (en) * | 2016-07-01 | 2018-01-04 | Intel Corporation | Interface structures for packaged circuitry and method of providing same |
Also Published As
Publication number | Publication date |
---|---|
JP4179234B2 (ja) | 2008-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100248682B1 (ko) | 반도체 장치 및 반도체 칩 설치 방법 | |
US6564986B1 (en) | Method and assembly for testing solder joint fractures between integrated circuit package and printed circuit board | |
CN108225963B (zh) | 基于bga焊点可靠性测试的pcb设计方法 | |
US20080054434A1 (en) | Semiconductor stack package for optimal packaging of components having interconnections | |
JPH0945810A (ja) | 半導体装置及び配線基板 | |
JP4343256B1 (ja) | 半導体装置の製造方法 | |
JPH1187003A (ja) | 実装検査システム | |
JP2005322921A (ja) | バンプテストのためのフリップチップ半導体パッケージ及びその製造方法 | |
US9502378B1 (en) | Printed circuit boards having blind vias, method of testing electric current flowing through blind via thereof and method of manufacturing semiconductor packages including the same | |
JP4179234B2 (ja) | 半導体装置 | |
US7283373B2 (en) | Electronic device | |
JP2008028274A (ja) | 半導体装置の製造方法 | |
JP3601714B2 (ja) | 半導体装置及び配線基板 | |
CN110007117A (zh) | 探针卡 | |
JPH11121648A (ja) | 電子部品実装体およびこれを構成する基板 | |
JP2006165325A (ja) | Icパッケージを実装した基板の配線構造、及び電気接続不良検査方法 | |
JP2010118472A (ja) | 電子装置の接続状態検査方法 | |
JP5489860B2 (ja) | 積層型半導体モジュール | |
JP3722325B2 (ja) | 表面実装型電子部品、配線基板、実装基板及び実装方法 | |
JP2005347651A (ja) | 配線基板および配線基板のクラック検出方法 | |
JP2007266501A (ja) | 半導体装置の実装方法及び実装基板 | |
KR20130016765A (ko) | 반도체 소자의 전기특성 테스트용 박막 저항체 구비 전기적 연결 장치 및 그의 제작방법 | |
JP2006278374A (ja) | 半導体装置及びその実装構造 | |
US20230352387A1 (en) | Built-In Serial Via Chain for Integrity Monitoring of Laminate Substrate | |
KR101432925B1 (ko) | 집적 회로의 부착을 위한 방법 및 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060707 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080507 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080704 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080805 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080818 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4179234 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |