Nothing Special   »   [go: up one dir, main page]

JP2006073862A - 半導体素子及びそれを備えたワイヤボンディング・チップサイズ・パッケージ - Google Patents

半導体素子及びそれを備えたワイヤボンディング・チップサイズ・パッケージ Download PDF

Info

Publication number
JP2006073862A
JP2006073862A JP2004256860A JP2004256860A JP2006073862A JP 2006073862 A JP2006073862 A JP 2006073862A JP 2004256860 A JP2004256860 A JP 2004256860A JP 2004256860 A JP2004256860 A JP 2004256860A JP 2006073862 A JP2006073862 A JP 2006073862A
Authority
JP
Japan
Prior art keywords
rewiring
wire
layer
wiring
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004256860A
Other languages
English (en)
Other versions
JP3918842B2 (ja
Inventor
Yoshihiro Okura
喜洋 大倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2004256860A priority Critical patent/JP3918842B2/ja
Priority to US11/214,983 priority patent/US7230326B2/en
Priority to CNU2005201053337U priority patent/CN2893919Y/zh
Priority to CNB2005100990360A priority patent/CN100479141C/zh
Publication of JP2006073862A publication Critical patent/JP2006073862A/ja
Application granted granted Critical
Publication of JP3918842B2 publication Critical patent/JP3918842B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 短絡等の不具合が生じる虞がなく、配線自由度を容易に増大させることができ、配線の変更を容易かつ短時間で行うことができる半導体素子及びそれを備えたワイヤボンディング・チップサイズ・パッケージ（ＷＢＣＳＰ）を提供する。
【解決手段】 本発明のＷＢＣＳＰは、パッド３３上に再配線パターン４７ａが、絶縁層４３上に再配線パターン４７ｂがそれぞれ形成され、再配線パターン４７ａ、４７ｂ上にバンプ電極３６ａ、３６ｂが形成され、再配線パターン４７ｂとパッド３２とはボンディングワイヤ３８により接続され、再配線パターン４７ａ、４７ｂ及びボンディングワイヤ３８は絶縁層３９により封止され、ボンディングワイヤ３８の最上部は、再配線パターン４７ａ、４７ｂより上方かつバンプ電極３６ａ、３６ｂの下端部より下方に位置していることを特徴とする。
【選択図】 図４

Description

本発明は、半導体素子及びそれを備えたワイヤボンディング・チップサイズ・パッケージ（ＷＢＣＳＰ：Wire bonding Chip Size Package）に関し、特に、短絡等の不具合が生じる虞がなく、配線自由度を容易に増大させることができ、配線の変更を容易かつ短時間で行うことができる技術に関するものである。
近年、ノート型パーソナルコンピュータ、デジタル式カメラ付き携帯用電話機等におけるように、電子機器の小型化、薄厚化、軽量化の進歩はめざましく、従来のデュアル・インライン・パッケージ（Dual Inline Package）に替わってチップサイズの半導体素子が用いられてきている。
チップサイズの半導体素子としては、例えば、半導体素子が金属バンプを介してキャリア用基板に接続され、このキャリア用基板の下面にプリント配線基板上に実装するための金属バンプが形成されたチップサイズパッケージ（ＣＳＰ：Chip Size Package）が提案されている（例えば、特許文献１参照）。
図１０は、従来のＣＳＰの一例を示す断面図であり、このＣＳＰ１は、半導体チップ２の上面２ａに、外部接続のための電極パッド３が所定の配列パターンで形成され、この上面２ａには接着剤層４を介して半導体チップ２とほぼ等しい大きさのベース基板５が接着固定され、このベース基板５の上面５ａには、信号用配線導体６、電源用配線導体７、グランド用配線導体８が設けられ、これら信号用配線導体６、電源用配線導体７及びグランド用配線導体８には、ランド部６ａ、７ａ、８ａがそれぞれ設けられ、これらランド部６ａ〜８ａそれぞれには外部接続用の外部端子であるボールバンプ９が設けられている。そして、ベース基板５の電極パッド３に対応する位置には上下方向に貫通するスルーホール１０が形成され、この電極パッド３と配線導体６〜８とは、ボンディングワイヤ１１により接続され、さらに、上面５ａのボールバンプ９を除く領域は絶縁性の保護膜１２により覆われている。
また、最近では、電子回路が形成された半導体基板の実装面に直接外部接続用の金属パッドが形成されたワイヤボンディング・チップサイズ・パッケージ（ＷＢＣＳＰ）が提案されている（例えば、特許文献２参照）。
図１１は、従来のＷＢＣＳＰの一例を示す断面図であり、このＷＢＣＳＰ２１は、半導体チップ２２の上面２２ａの中央部に、長手方向に沿って２列に電極２３が配設され、これら電極２３の両側には絶縁膜２４が形成され、各絶縁膜２４上には、２列に亘って導体パッド２５が半導体チップ２２の長手方向に沿って設けられている。
導体パッド２５と電極２３とはボンディングワイヤ２６により接続され、各ワイヤ２６は相互に接触してショートすることがない様、方向性や導体パッド２５での接続位置が選択されている。また、この導体パッド２５上にはバンプ電極２７が固定され、このバンプ電極２７の頂部を含む一部が突出する状態で、電極２３、絶縁膜２４、導体パッド２５及びボンディングワイヤ２６が絶縁性の保護膜２８により覆われている。
特開２０００−６８４０５号公報 特開平１１−２８４０２０号公報
ところで、従来のＣＳＰ１では、スルーホール１０内に配設される極細線のボンディングワイヤ１１により電極パッド３と配線導体６〜８とを接続しているので、スルーホール１０により配線の自由度が制限されてしまうという問題点があった。また、同一平面内で配線を行った場合、配線距離が長くなってしまい、配線遅延が大きくなるという問題点があった。
また、極細線のボンディングワイヤ１１を用いているので、配線抵抗が大きく、したがって、発熱量が大きくなり、ＣＳＰ１の特性に悪影響を及ぼすという問題点があった。
また、従来のＷＢＣＳＰ２１では、導体パッド２５と電極２３とをボンディングワイヤ２６により接続しているので、ボンディングワイヤ２６が短絡してショート不良等の不具合が生じる虞があるという問題点があった。
また、導体パッド２５と電極２３との接続を全てボンディングワイヤ２６により行っているので、導体パッド２５と電極２３との間の距離を短縮することが難しく、さらなる小型化が難しいという問題点があった。
本発明は、上記の事情に鑑みてなされたものであって、短絡等の不具合が生じる虞がなく、配線自由度を容易に増大させることができ、配線の変更を容易かつ短時間で行うことができる半導体素子及びそれを備えたワイヤボンディング・チップサイズ・パッケージを提供することを目的とする。
上記課題を解決するために、本発明は次の様な半導体素子及びそれを備えたワイヤボンディング・チップサイズ・パッケージを提供した。
すなわち、本発明の半導体素子は、電子回路が形成された半導体基板の一主面に複数のパッドが形成され、前記一主面の前記複数のパッドを除く領域に保護膜が形成され、該保護膜上に再配線層が形成され、この再配線層の一部は前記複数のパッドのうち１つ以上のパッドに接続されるとともに、これらのパッドのうち１つ以上のパッドは該再配線層及び導電性ポストを介して外部接続用の外部端子に接続され、この再配線層の他の一部は残った複数のパッドのうち１つ以上のパッドに導電性のワイヤを介して接続され、前記再配線層、前記ワイヤ及び前記導電性ポストを封止しかつ前記外部端子の一部を突出させる様に絶縁層が形成され、前記ワイヤの最上部は、前記再配線層より上方かつ前記外部端子の下端部より下方に位置してなることを特徴とする。
この半導体素子では、再配線層の一部を複数のパッドのうち１つ以上のパッドに接続するとともに、これらのパッドのうち１つ以上のパッドを該再配線層及び導電性ポストを介して外部接続用の外部端子に接続し、この再配線層の他の一部を残った複数のパッドのうち１つ以上のパッドに導電性のワイヤを介して接続したことにより、パッドと外部接続用の外部端子とを、再配線層、導電性ポスト及び導電性のワイヤを適宜選択することで最短の配線が可能になり、配線抵抗及び配線遅延が小さくなる。
また、ワイヤの最上部を、再配線層より上方かつ外部端子の下端部より下方に位置させることにより、ワイヤと再配線層との短絡を防止する。
前記ワイヤと前記再配線層が交差する場合、前記ワイヤは前記再配線層を跨りかつ前記再配線層に対して平面視交差する様に配設されていることを特徴とする。
この様な構成とすることにより、ワイヤと再配線層との短絡を防止する。
前記再配線層は複数の再配線パターンにより構成され、少なくとも１つの前記再配線パターンには、前記導電性ポストを介して前記外部端子が接続されると共に前記ワイヤが接続されていることを特徴とする。
この様な構成とすることにより、再配線パターンを利用することで最短の配線が可能になり、配線抵抗及び配線遅延が小さくなる。
前記外部端子及び前記ワイヤが接続されている再配線パターンは、電源用、パワー配線用、高周波配線用のいずれか１種または２種以上であることを特徴とする。
前記再配線層は複数の再配線パターンにより構成され、少なくとも１つの前記再配線パターンには、前記導電性ポストを介して前記外部端子が接続されていることを特徴とする。
この様な構成とすることにより、再配線パターンを利用することで最短の配線が可能になり、配線抵抗及び配線遅延が小さくなる。
前記外部端子が接続されている再配線パターンは、信号用であることを特徴とする。
本発明のワイヤボンディング・チップサイズ・パッケージは、本発明の半導体素子を備えてなることを特徴とする。
このワイヤボンディング・チップサイズ・パッケージでは、本発明の半導体素子を備えたことにより、配線抵抗及び配線遅延が小さくなり、短絡等の不具合が生じる虞もない。
本発明の半導体素子によれば、再配線層の一部を複数のパッドのうち１つ以上のパッドに接続するとともに、これらのパッドのうち１つ以上のパッドを該再配線層及び導電性ポストを介して外部接続用の外部端子に接続し、この再配線層の他の一部を残った複数のパッドのうち１つ以上のパッドに導電性のワイヤを介して接続したので、パッドと外部接続用の外部端子とを、再配線層、導電性ポスト及び導電性のワイヤを適宜選択することで最短距離にて配線することができ、配線抵抗及び配線遅延を小さくすることができる。
また、ワイヤの最上部を、再配線層より上方かつ外部端子の下端部より下方に位置させたので、ワイヤと再配線層との短絡を防止することができる。
以上により、短絡等の不具合が生じる虞がなく、配線自由度を容易に増大させることができ、配線の変更を容易かつ短時間で行うことができる半導体素子を提供することができる。
前記再配線層を複数の再配線パターンにより構成し、少なくとも１つの前記再配線パターンに、前記導電性ポストを介して前記外部端子を接続すると共に前記ワイヤを接続することにより、再配線パターンを利用して最短の配線を行うことができ、配線抵抗及び配線遅延をさらに小さくすることができる。
前記再配線層を複数の再配線パターンにより構成し、少なくとも１つの前記再配線パターンに、前記導電性ポストを介して前記外部端子を接続することにより、再配線パターンを利用して最短の配線を行うことができ、配線抵抗及び配線遅延をさらに小さくすることができる。
本発明のワイヤボンディング・チップサイズ・パッケージによれば、本発明の半導体素子を備えたので、配線抵抗及び配線遅延を小さくすることができ、ワイヤと再配線層との短絡を防止することができる。
以上により、短絡等の不具合が生じる虞がなく、配線自由度を容易に増大させることができ、配線の変更を容易かつ短時間で行うことができるワイヤボンディング・チップサイズ・パッケージを提供することができる。
本発明の半導体素子及びそれを備えたワイヤボンディング・チップサイズ・パッケージ（ＷＢＣＳＰ）の各実施の形態について図面に基づき説明する。
「第１の実施形態」
図１は本発明の第１の実施形態のＷＢＣＳＰの配線を示す平面図、図２は図１のＡ−Ａ線に沿う断面図である。
図において、３１は集積回路（電子回路：図示略）等が形成された平面視矩形状のシリコン基板（半導体基板）、３２はシリコン基板３１の表面（一主面）の周縁部に配設された配線用のパッド、３３はシリコン基板３１の表面に縦横に形成されたバンプ用のパッド、３５はパッド３３上に形成された導電性金属からなるポスト、３６はポスト３５上に形成された外部接続用のバンプ電極（外部端子）、３７はシリコン基板３１上に配設された銅再配線層、３８は銅再配線層３７の上方に配設されたボンディングワイヤ（導電性のワイヤ）、３９は銅再配線層３７及びボンディングワイヤ３８を封止する絶縁性樹脂からなる絶縁層である。
ボンディングワイヤ３８と銅再配線層３７が交差する場合、ボンディングワイヤ３８は銅再配線層３７を跨り、かつ、この銅再配線層３７に対して平面視交差する様に配設され、しかも、このボンディングワイヤ３８の最上部は、銅再配線層３７より上方に位置し、バンプ電極３６の下端部より下方に位置している。
図３はＷＢＣＳＰの配線の変形例を示す図であり、銅再配線層３７とボンディングワイヤ３８が１つのバンプ電極３６に接続され、１つのパッド３２と２つのバンプ電極３６がボンディングワイヤ３８により接続された例である。
ここで、このＷＢＣＳＰの断面構造について、図４に基づき説明する。
このシリコン基板３１の表面には酸化ケイ素等からなる絶縁層４１が形成され、この絶縁層４１上には配線用のパッド３２及びバンプ用のパッド３３が形成され、パッド３２、３３を除く領域に酸化ケイ素等からなる保護層４２が形成され、この保護層４２上には酸化ケイ素、窒化ケイ素等からなる絶縁層４３が形成され、これら保護層４２及び絶縁層４３には、パッド３２、３３の中央部を露出させるための開口４４ａ、４５ａ及び開口４４ｂ、４５ｂが形成されている。
このパッド３３上には、アンダーバリアメタルからなる下地層４６ａを介して銅再配線層３７ａが形成されている。このアンダーバリアメタルは、クロム（Ｃｒ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）またはクロム（Ｃｒ）と銅（Ｃｕ）とを積層した積層構造等からなる導電性金属により構成されている。この積層構造としては、例えば、ＴｉまたはＣｒが１８００Å／Ｃｕが６０００Å等である。そして、この下地層４６ａ及び銅再配線層３７ａにより１つの再配線パターン４７ａとされている。
また、この絶縁層４３上には、下地層４６ｂを介して、例えば４〜５μｍの厚みの銅再配線層３７ｂが形成され、この下地層４６ｂ及び銅再配線層３７ｂにより上記の再配線パターン４７ａとは全く異なる配線パターンである再配線パターン４７ｂとされている。
この再配線パターン４７ａ上には、金属銅からなる導電性ポスト３５ａが形成され、このポスト３５ａ上には外部接続用のバンプ電極（外部端子）３６ａが形成されている。
また、再配線パターン４７ｂ上にも、金属銅からなる導電性ポスト３５ｂが形成され、このポスト３５ｂ上には外部接続用のバンプ電極３６ｂが形成されている。
この再配線パターン４７ｂとパッド３２とは、ボンディングワイヤ（導電性のワイヤ）３８により接続され、これら再配線パターン４７ａ、４７ｂ、ポスト３５ａ、３５ｂ、パッド３２及びボンディングワイヤ３８は、エポキシ樹脂、ポリイミド樹脂等の絶縁性樹脂からなる絶縁層３９により封止され、一方、バンプ電極３６ａ、３６ｂは絶縁層３９の表面から上方に突出している。
すなわち、ボンディングワイヤ３８の最上部は、再配線パターン４７ａ、４７ｂより上方かつバンプ電極３６ａ、３６ｂの下端部より下方に位置することとなる。
次に、このＷＢＣＳＰの製造方法について説明する。
シリコン基板３１の表面に酸化等により絶縁層４１を形成し、この絶縁層４１上にフォトリソグラフィにより配線用のパッド３２及びバンプ用のパッド３３を形成し、これらパッド３２、３３を含む絶縁層４１上にＣＶＤ法により酸化ケイ素等からなる保護層４２を形成し、フォトリソグラフィにより保護層４２にパッド３２、３３の中央部を露出させるための開口４４ａ、４４ｂを形成する。
次いで、この保護層４２上にＣＶＤ法等により酸化ケイ素、窒化ケイ素等からなる絶縁層４３を形成し、フォトリソグラフィにより絶縁層４３にパッド３２、３３の中央部を露出させるための開口４５ａ、４５ｂを形成する。
次いで、パッド３３上を含む絶縁層４３上に、真空蒸着法あるいはスパッタ法により、クロム（Ｃｒ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）またはクロム（Ｃｒ）と銅（Ｃｕ）とを積層した積層構造等の導電性金属からなる下地層、銅再配線層を順次成膜し、これら下地層及び銅再配線層を所定の配線パターンにパターニングし、再配線パターン４７ａ、４７ｂとする。
次いで、この再配線パターン４７ｂとパッド３２とを、ボンディングワイヤ３８により接続する。このボンディングワイヤ３８は、２０μｍ〜２５μｍ程度の太さの金（Ａｕ）またはアルミニウム（Ａｌ）により構成されている。
この場合、ボンディングワイヤ３８の最上部Ｈが後工程で形成されるバンプ電極３６ａ、３６ｂの下端部の位置より下方に位置するように、その最上部Ｈの高さ、すなわちボンディングワイヤ３８の長さを調整する。
これにより、ボンディングワイヤ３８の最上部Ｈは、再配線パターン４７ａ、４７ｂより上方かつバンプ電極３６ａ、３６ｂの下端部より下方に位置することとなる。
次いで、これら再配線パターン４７ａ、４７ｂ上にポスト３５ａ、３５ｂをそれぞれ形成し、ポスト３５ａ、３５ｂ上にバンプ電極３６ａ、３６ｂをそれぞれ形成する。
次いで、これら再配線パターン４７ａ、４７ｂ、ポスト３５ａ、３５ｂ、パッド３２及びボンディングワイヤ３８を樹脂封止するために、スピンコート法によりエポキシ樹脂、ポリイミド樹脂等の絶縁性樹脂を塗布し、その後加熱あるいは紫外線照射等により硬化させ、絶縁層３９を形成する。
これにより、バンプ電極３６ａ、３６ｂは絶縁層３９の表面から上方に突出することとなる。
以上により、本実施形態のＷＢＣＳＰを作製することができる。
以上説明した様に、本実施形態のＷＢＣＳＰによれば、パッド３３上に下地層４６ａ及び銅再配線層３７ａからなる再配線パターン４７ａを形成し、絶縁層４３上に、下地層４６ｂ及び銅再配線層３７ｂからなる再配線パターン４７ｂを形成し、再配線パターン４７ｂとパッド３２とをボンディングワイヤ３８により接続し、これら再配線パターン４７ａ、４７ｂ及びボンディングワイヤ３８を絶縁層３９により樹脂封止すると共に、バンプ電極３６ａ、３６ｂを絶縁層３９の表面から上方に突出させる構成としたので、再配線パターン４７ａ、４７ｂ、ポスト３５ａ、３５ｂ及びボンディングワイヤ３８を適宜選択することで、パッド３２、３３とバンプ電極３６ａ、３６ｂとを最短距離にて配線することができ、配線抵抗及び配線遅延を小さくすることができる。
また、ボンディングワイヤ３８の最上部Ｈを、再配線パターン４７ａ、４７ｂより上方かつバンプ電極３６ａ、３６ｂの下端部より下方に位置することとしたので、ボンディングワイヤ３８と再配線パターン４７ａ、４７ｂとの短絡を防止することができる。
以上により、短絡等の不具合が生じる虞がなく、配線自由度を容易に増大させることができ、配線の変更を容易かつ短時間で行うことができるＷＢＣＳＰを提供することができる。
なお、ボンディングワイヤ３８による再配線パターン４７ｂとパッド３２との接続は、絶縁層３９を形成する前であればよく、例えば、ポスト３５ａ、３５ｂの形成の前でもよく、後でもよい。
また、絶縁層３９をエポキシ樹脂、ポリイミド樹脂等の絶縁性樹脂としたが、この絶縁性樹脂に酸化ケイ素粉末等のフィラーを混入させた構成としてもよい。
また、絶縁層３９を、下地層である酸化ケイ素、窒化ケイ素、ポリイミド樹脂等からなる保護層と、エポキシ樹脂、ポリイミド樹脂等の絶縁性樹脂からなる絶縁層の２層構造としてもよい。
「第２の実施形態」
図５は本発明の第２の実施形態のＷＢＣＳＰを示す断面図であり、本実施形態のＷＢＣＳＰが、上述した第１の実施形態のＷＢＣＳＰと異なる点は、第１の実施形態のＷＢＣＳＰでは、パッド３２と再配線パターン４７ｂとをボンディングワイヤ３８により接続したのに対し、本実施形態のＷＢＣＳＰでは、パッド３２上に導電性金属からなる下地層４６ｃ及び銅再配線層３７ｃからなる再配線パターン４７ｃが形成され、この再配線パターン４７ｃと再配線パターン４７ｂとをボンディングワイヤ３８により接続した点である。
本実施形態のＷＢＣＳＰにおいても、第１の実施形態のＷＢＣＳＰと同様の作用・効果を奏することができる。
「第３の実施形態」
図６は本発明の第３の実施形態のＷＢＣＳＰを示す断面図であり、本実施形態のＷＢＣＳＰが、上述した第１の実施形態のＷＢＣＳＰと異なる点は、第１の実施形態のＷＢＣＳＰでは、絶縁層４３上に、下地層４６ｂ及び銅再配線層３７ｂからなる再配線パターン４７ｂを形成し、この再配線パターン４７ｂ上に、導電性ポスト３５ｂ及びバンプ電極３６ｂを形成し、再配線パターン４７ｂとパッド３２とをボンディングワイヤ３８により接続したのに対し、本実施形態のＷＢＣＳＰでは、絶縁層４１上に配線用及びバンプ用のパッド５１を形成し、保護層４２及び絶縁層４３に、パッド５１の所定領域を露出させるための開口４４ｃ、４５ｃ及び開口４４ｄ、４５ｄを形成し、このパッド５１上に、下地層４６ｄ及び銅再配線層３７ｄからなる再配線パターン４７ｄを形成し、これらパッド３２、５１をボンディングワイヤ３８により接続した点である。
本実施形態のＷＢＣＳＰにおいても、第１の実施形態のＷＢＣＳＰと同様の作用・効果を奏することができる。
しかも、パッド３２、５１をボンディングワイヤ３８により接続したので、ボンディングワイヤ３８の最上部Ｈの高さを低く抑えることができる。
「第４の実施形態」
図７は本発明の第４の実施形態のＷＢＣＳＰを示す断面図であり、本実施形態のＷＢＣＳＰが、上述した第３の実施形態のＷＢＣＳＰと異なる点は、第３の実施形態のＷＢＣＳＰでは、絶縁層４１上に配線用及びバンプ用のパッド５１を形成し、保護層４２及び絶縁層４３に、パッド５１の所定領域を露出させるための開口４４ｃ、４５ｃ及び開口４４ｄ、４５ｄを形成し、このパッド５１上かつ開口４５ｄ内に、下地層４６ｄ及び銅再配線層３７ｄからなる再配線パターン４７ｄを形成したのに対し、本実施形態のＷＢＣＳＰでは、保護層４２及び絶縁層４３に、パッド５１を露出させるための開口４４ｅ、４５ｅを形成し、絶縁層４３上に、このパッド５１、開口４４ｅ、４５ｅを含む領域が階段状となる下地層４６ｅ及び銅再配線層３７ｅからなる再配線パターン４７ｅを形成した点である。
本実施形態のＷＢＣＳＰにおいても、第２の実施形態のＷＢＣＳＰと同様の作用・効果を奏することができる。
しかも、パッド５１を露出させるための開口４４ｅ、４５ｅは１つでよいので、製造を容易に行うことができる。
「第５の実施形態」
図８は本発明の第５の実施形態のＷＢＣＳＰを示す断面図であり、本実施形態のＷＢＣＳＰが、上述した第３の実施形態のＷＢＣＳＰと異なる点は、第３の実施形態のＷＢＣＳＰでは、絶縁層４１上に配線用及びバンプ用のパッド５１を形成し、このパッド５１上かつ開口４５ｄ内に、下地層４６ｄ及び銅再配線層３７ｄからなる再配線パターン４７ｄを形成し、パッド３２、５１を直接ボンディングワイヤ３８により接続したのに対し、本実施形態のＷＢＣＳＰでは、パッド３２上に、中央部が凹部とされた下地層４６ｆ及び銅再配線層３７ｆからなる再配線パターン４７ｆを形成し、パッド５１上に、このパッド５１に対応する部分が凹部とされた下地層４６ｇ及び銅再配線層３７ｇからなる再配線パターン４７ｇを形成し、再配線パターン４７ｆ、４７ｇをボンディングワイヤ３８により接続するとともに、再配線パターン４７ｇ上にポスト３５ｂを介してバンプ電極３６ｂを形成した点である。
本実施形態のＷＢＣＳＰにおいても、第３の実施形態のＷＢＣＳＰと同様の作用・効果を奏することができる。
しかも、ボンディングワイヤ３８の再配線パターン４７ｆ、４７ｇとのボンディング部分の高さを低くすることができ、ポスト３５ｂ及び絶縁層３９を低くすることができる。
「第６の実施形態」
図９は本発明の第６の実施形態のＷＢＣＳＰを示す断面図であり、本実施形態のＷＢＣＳＰが、上述した第５の実施形態のＷＢＣＳＰと異なる点は、パッド３２の占有面積を広げ、このパッド３２上に、中央部の凹部が拡張された下地層４６ｈ及び銅再配線層３７ｈからなる再配線パターン４７ｈを形成し、この再配線パターン４７ｈの周囲を絶縁層４３で埋め込み、この再配線パターン４７ｈの中央部にボンディングワイヤ３８を接続した点である。
本実施形態のＷＢＣＳＰにおいても、第５の実施形態のＷＢＣＳＰと同様の作用・効果を奏することができる。
本発明は、パッド３３上に再配線パターン４７ａを、絶縁層４３上に再配線パターン４７ｂをそれぞれ形成し、再配線パターン４７ｂとパッド３２とをボンディングワイヤ３８により接続し、ボンディングワイヤ３８の最上部Ｈを再配線パターン４７ａ、４７ｂより上方かつバンプ電極３６ａ、３６ｂの下端部より下方に位置することとしたものであるから、ＷＢＣＳＰはもちろんのこと、この種以外のＣＳＰ等の半導体チップにも適用可能であり、その工業的効果は非常に大きなものである。
本発明の第１の実施形態のＷＢＣＳＰの配線を示す平面図である。 図１のＡ−Ａ線に沿う断面図である。 本発明の第１の実施形態のＷＢＣＳＰの配線の変形例を示す部分平面図である。 本発明の第１の実施形態のＷＢＣＳＰの配線構造を示す断面図である。 本発明の第２の実施形態のＷＢＣＳＰの断面構造を示す断面図である。 本発明の第３の実施形態のＷＢＣＳＰの断面構造を示す断面図である。 本発明の第４の実施形態のＷＢＣＳＰの断面構造を示す断面図である。 本発明の第５の実施形態のＷＢＣＳＰの断面構造を示す断面図である。 本発明の第６の実施形態のＷＢＣＳＰの断面構造を示す断面図である。 従来のＣＳＰの一例を示す断面図である。 従来のＷＢＣＳＰの一例を示す断面図である。
符号の説明
３１…シリコン基板、３２、３３、５１…パッド、３５、３５ａ、３５ｂ…ポスト、３６、３６ａ、３６ｂ…バンプ電極、３７、３７ａ〜３７ｈ…銅再配線層、３８…ボンディングワイヤ、３９…絶縁層、４１…絶縁層、４２…保護層、４３…絶縁層、４４ａ〜４４ｅ…開口、４５ａ〜４５ｅ…開口、４６ａ〜４６ｈ…下地層、４７ａ〜４７ｈ…再配線パターン。

Claims (7)

  1. 電子回路が形成された半導体基板の一主面に複数のパッドが形成され、前記一主面の前記複数のパッドを除く領域に保護膜が形成され、該保護膜上に再配線層が形成され、この再配線層の一部は前記複数のパッドのうち１つ以上のパッドに接続されるとともに、これらのパッドのうち１つ以上のパッドは該再配線層及び導電性ポストを介して外部接続用の外部端子に接続され、この再配線層の他の一部は残った複数のパッドのうち１つ以上のパッドに導電性のワイヤを介して接続され、前記再配線層、前記ワイヤ及び前記導電性ポストを封止しかつ前記外部端子の一部を突出させる様に絶縁層が形成され、前記ワイヤの最上部は、前記再配線層より上方かつ前記外部端子の下端部より下方に位置してなることを特徴とする半導体素子。
  2. 前記ワイヤと前記再配線層が交差する場合、前記ワイヤは前記再配線層を跨りかつ前記再配線層に対して平面視交差する様に配設されていることを特徴とする請求項１記載の半導体素子。
  3. 前記再配線層は複数の再配線パターンにより構成され、
    少なくとも１つの前記再配線パターンには、前記導電性ポストを介して前記外部端子が接続されると共に前記ワイヤが接続されていることを特徴とする請求項１または２記載の半導体素子。
  4. 前記外部端子及び前記ワイヤが接続されている再配線パターンは、電源用、パワー配線用、高周波配線用のいずれか１種または２種以上であることを特徴とする請求項３記載の半導体素子。
  5. 前記再配線層は複数の再配線パターンにより構成され、
    少なくとも１つの前記再配線パターンには、前記導電性ポストを介して前記外部端子が接続されていることを特徴とする請求項１または２記載の半導体素子。
  6. 前記外部端子が接続されている再配線パターンは、信号用であることを特徴とする請求項５記載の半導体素子。
  7. 請求項１ないし６のいずれか１項記載の半導体素子を備えてなることを特徴とするワイヤボンディング・チップサイズ・パッケージ。
JP2004256860A 2004-09-03 2004-09-03 半導体素子及びそれを備えたワイヤボンディング・チップサイズ・パッケージ Expired - Fee Related JP3918842B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004256860A JP3918842B2 (ja) 2004-09-03 2004-09-03 半導体素子及びそれを備えたワイヤボンディング・チップサイズ・パッケージ
US11/214,983 US7230326B2 (en) 2004-09-03 2005-08-31 Semiconductor device and wire bonding chip size package therefor
CNU2005201053337U CN2893919Y (zh) 2004-09-03 2005-09-05 半导体器件及用于其的引线键合芯片尺寸封装
CNB2005100990360A CN100479141C (zh) 2004-09-03 2005-09-05 半导体器件及用于其的引线键合芯片尺寸封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004256860A JP3918842B2 (ja) 2004-09-03 2004-09-03 半導体素子及びそれを備えたワイヤボンディング・チップサイズ・パッケージ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006331893A Division JP2007081431A (ja) 2006-12-08 2006-12-08 半導体素子とその製造方法及びそれを備えたワイヤボンディング・チップサイズ・パッケージ

Publications (2)

Publication Number Publication Date
JP2006073862A true JP2006073862A (ja) 2006-03-16
JP3918842B2 JP3918842B2 (ja) 2007-05-23

Family

ID=35995369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004256860A Expired - Fee Related JP3918842B2 (ja) 2004-09-03 2004-09-03 半導体素子及びそれを備えたワイヤボンディング・チップサイズ・パッケージ

Country Status (3)

Country Link
US (1) US7230326B2 (ja)
JP (1) JP3918842B2 (ja)
CN (2) CN2893919Y (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266567A (ja) * 2006-03-29 2007-10-11 Hynix Semiconductor Inc 高速及び高性能の半導体パッケージ
JP2008028109A (ja) * 2006-07-20 2008-02-07 Sony Corp 半導体装置及び半導体装置の製造方法
JP2009064897A (ja) * 2007-09-05 2009-03-26 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2013026481A (ja) * 2011-07-22 2013-02-04 Teramikros Inc 半導体装置及び半導体装置の実装構造
JP2016503241A (ja) * 2013-01-11 2016-02-01 マイクロン テクノロジー， インク． パッケージ貫通インタコネクト付き半導体デバイスアセンブリ並びに関連するシステム、デバイス、及び方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070085224A1 (en) * 2005-09-22 2007-04-19 Casio Computer Co., Ltd. Semiconductor device having strong adhesion between wiring and protective film, and manufacturing method therefor
US7714450B2 (en) * 2006-03-27 2010-05-11 Marvell International Technology Ltd. On-die bond wires system and method for enhancing routability of a redistribution layer
US8039960B2 (en) * 2007-09-21 2011-10-18 Stats Chippac, Ltd. Solder bump with inner core pillar in semiconductor package
KR101016014B1 (ko) * 2008-10-20 2011-02-23 (주)신스지오피직스 라플라스 영역 파형 역산에 적합한 탄성파 자료를 획득하는다중채널 해상탄성파탐사장치
US9030019B2 (en) 2010-12-14 2015-05-12 Infineon Technologies Ag Semiconductor device and method of manufacture thereof
WO2015124353A2 (en) * 2014-02-19 2015-08-27 Tetra Laval Holdings & Finance S.A. Power supply unit
US10236265B2 (en) 2014-07-28 2019-03-19 Infineon Technologies Ag Semiconductor chip and method for forming a chip pad
US10128207B2 (en) * 2015-03-31 2018-11-13 Stmicroelectronics Pte Ltd Semiconductor packages with pillar and bump structures
US10037957B2 (en) 2016-11-14 2018-07-31 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof
US10297544B2 (en) * 2017-09-26 2019-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
CN111199933A (zh) * 2018-11-20 2020-05-26 长鑫存储技术有限公司 半导体结构、重布线层结构及其制造方法
CN110186017A (zh) * 2019-05-06 2019-08-30 江苏稳润光电科技有限公司 一种带连接端子的指示灯

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3057130B2 (ja) 1993-02-18 2000-06-26 三菱電機株式会社 樹脂封止型半導体パッケージおよびその製造方法
JPH11284020A (ja) 1998-03-27 1999-10-15 Hitachi Ltd 半導体装置およびその製造方法
JP3132478B2 (ja) 1998-08-20 2001-02-05 日本電気株式会社 半導体装置およびその製造方法
JP2001085609A (ja) 1999-09-17 2001-03-30 Hitachi Ltd 半導体装置およびその製造方法
JP4068838B2 (ja) 2001-12-07 2008-03-26 株式会社日立製作所 半導体装置の製造方法
JP3734453B2 (ja) 2002-03-15 2006-01-11 株式会社リコー 半導体装置の製造方法
JP4030363B2 (ja) 2002-06-25 2008-01-09 株式会社ルネサステクノロジ 半導体装置
JP3983205B2 (ja) * 2003-07-08 2007-09-26 沖電気工業株式会社 半導体装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266567A (ja) * 2006-03-29 2007-10-11 Hynix Semiconductor Inc 高速及び高性能の半導体パッケージ
JP2008028109A (ja) * 2006-07-20 2008-02-07 Sony Corp 半導体装置及び半導体装置の製造方法
JP2009064897A (ja) * 2007-09-05 2009-03-26 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2013026481A (ja) * 2011-07-22 2013-02-04 Teramikros Inc 半導体装置及び半導体装置の実装構造
JP2016503241A (ja) * 2013-01-11 2016-02-01 マイクロン テクノロジー， インク． パッケージ貫通インタコネクト付き半導体デバイスアセンブリ並びに関連するシステム、デバイス、及び方法

Also Published As

Publication number Publication date
US20060049507A1 (en) 2006-03-09
CN100479141C (zh) 2009-04-15
JP3918842B2 (ja) 2007-05-23
US7230326B2 (en) 2007-06-12
CN1744309A (zh) 2006-03-08
CN2893919Y (zh) 2007-04-25

Similar Documents

Publication Publication Date Title
US7230326B2 (en) Semiconductor device and wire bonding chip size package therefor
TWI426586B (zh) 具有用於將焊墊鍍於晶片下方之導線的球柵陣列封裝
KR100629498B1 (ko) 마이크로 패키지, 멀티―스택 마이크로 패키지 및 이들의제조방법
JP3351706B2 (ja) 半導体装置およびその製造方法
US7855452B2 (en) Semiconductor module, method of manufacturing semiconductor module, and mobile device
CN108695264B (zh) 半导体器件
JP5387407B2 (ja) 半導体装置
KR20010088374A (ko) 반도체장치
KR20090126762A (ko) 반도체칩이 실장된 인쇄회로기판 및 그 제조방법
JP2015072942A (ja) 半導体装置
JP4165460B2 (ja) 半導体装置
JP2005026301A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US20040089946A1 (en) Chip size semiconductor package structure
US20060006504A1 (en) Multilayer leadframe module with embedded passive component and method of fabricating the same
JP3695458B2 (ja) 半導体装置、回路基板並びに電子機器
JP2006303036A (ja) 半導体装置
JP4084737B2 (ja) 半導体装置
JP2005150578A (ja) 半導体装置及びその製造方法
KR20070006110A (ko) 웨이퍼 레벨 공정을 이용한 플립칩 패키지 및 그 제조방법
JP2007081431A (ja) 半導体素子とその製造方法及びそれを備えたワイヤボンディング・チップサイズ・パッケージ
JP4352263B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3869220B2 (ja) 半導体装置
JP2005116916A (ja) 半導体装置及びその製造方法
JP2006032871A (ja) 半導体装置
JP2003273154A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061010

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070205

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110223

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120223

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130223

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140223

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees