JP2006065328A - 発光表示装置，デマルチプレキシング回路およびその駆動方法 - Google Patents

Abstract

【課題】 データ駆動部の出力線の数を減少することが可能な発光表示装置，デマルチプレキシング回路およびその駆動方法を提供すること。
【解決手段】 走査線に走査信号を順次供給するための走査駆動部１１０と，複数の出力線を有し，上記走査信号が供給される期間の間に，上記複数の出力線の各々に複数のデータ信号を供給するためのデータ駆動部１２０と，上記走査線とデータ線により区画された領域に位置する複数の画素を含む画像表示部１３０と，上記出力線の各々に設けられ，上記出力線に供給されるデータ信号を複数のデータ線に供給するための複数のトランジスタを含むデマルチプレクサ１６２と，所定の電圧を上記複数のデータ線に印加するための複数の初期化トランジスタを有する初期化部２０２と，を含む。
【選択図】 図１０

Description

本発明は，発光表示装置，デマルチプレキシング回路と発光表示装置の駆動方法に係り，より詳しくはデータ駆動部の出力線の数を減少させるようにしたデマルチプレクサを有する発光表示装置，デマルチプレキシング回路とその駆動方法に関するものである。

近年，陰極線管（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）の欠点である大重量および大体積を減らし得る各種の平板表示装置が開発されている。平板表示装置としては，液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ），電界放出表示装置（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ），プラズマ表示パネル（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ），および発光表示装置（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ）などがある。

平板表示装置のうち，発光表示装置は，電子と正孔の再結合により光を発生する自発光素子である。かかる発光表示装置は，速い応答速度を有するとともに，低消費電力で駆動される利点がある。一般の発光表示装置は，画素ごとに形成される駆動薄膜スイッチング素子（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：以下，“ＴＦＴ”という）により，データ信号に対応する電流を発光素子に供給することにより，発光素子から光が発光するようにする。

図１は従来の一般的な発光表示装置を示すブロック図である。

図１に示すように，従来の発光表示装置は，走査線Ｓ１〜Ｓｎとデータ線Ｄ１〜Ｄｍの交差領域に形成される画素４０を含む画像表示部３０と，走査線Ｓ１〜Ｓｎを駆動するための走査駆動部１０と，データ線Ｄ１〜Ｄｍを駆動するためのデータ駆動部２０と，走査駆動部１０およびデータ駆動部２０を制御するためのタイミング制御部５０とを含む。

走査駆動部１０は，タイミング制御部５０からの走査駆動信号ＳＣＳに応じて走査信号を生成し，生成された走査信号を走査線Ｓ１〜Ｓｎに順次供給する。また，走査駆動部１０は，走査駆動制御信号ＳＣＳに応じて発光制御信号を生成し，生成された発光制御信号を発光制御線Ｅ１〜Ｅｎに順次供給する。

データ駆動部２０は，タイミング制御部５０からのデータ駆動制御信号ＤＣＳに応じてデータ信号を生成し，生成されたデータ信号をデータ線Ｄ１〜Ｄｍに供給する。この際，データ駆動部２０は，１水平期間に１水平ライン分のデータ信号をデータ線Ｄ１〜Ｄｍに供給する。

タイミング制御部５０は，外部から供給される同期信号に応じてデータ駆動制御信号ＤＣＳおよび走査駆動制御信ＳＣＳを生成する。タイミング制御部５０で生成されたデータ駆動制御信号ＤＣＳはデータ駆動部２０に供給され，走査駆動制御信号ＳＣＳは走査駆動部１０に供給される。そして，タイミング制御部５０は，外部から供給されるデータＤａｔａをデータ駆動部２０に供給する。

画像表示部３０は，外部から第１電源ＶＤＤおよび第２電源ＶＳＳを受ける。ここで，第１電源ＶＤＤおよび第２電源ＶＳＳは画素４０の各々に供給される。各々の画素４０はデータ信号に対応する画像を表示する。そして，画素４０は，発光制御信号に応じて発光時間が制御される。

このように駆動される従来の発光表示装置において，各々の画素４０は走査線Ｓ１〜Ｓｎとデータ線Ｄ１〜Ｄｍの交差部に位置する。ここで，データ駆動部２０は，ｍ本のデータ線Ｄ１〜Ｄｍに各々データ信号を供給するため，ｍ本の出力線を有する。すなわち，従来の発光表示装置において，データ駆動部２０は，データ線Ｄ１〜Ｄｍと同一数の出力線を備えなければならない。

特開２００４−１２９４４号公報 特開２００４−１７０７６６号公報

しかし，従来の発光表示装置によれば，データ駆動部２０の内部には，ｍ本の出力線を備えるために複数のデータ集積回路を含むことになり，これにより，製造費用が上昇するという問題点が発生する。特に，画像表示部３０の解像度およびインチ数が大きくなるほど，データ駆動部２０はさらに多い出力線を含み，これにより製造費用がさらに上昇する。

そこで，本発明はこのような問題点に鑑みてなされたもので，その目的は，データ駆動部の出力線数を減少させることが可能な発光表示装置，デマルチプレキシング回路および発光表示装置の駆動方法を提供することにある。

上記課題を解決するために，本発明のある観点によれば，複数の走査線に走査信号を順次供給する走査駆動部と；複数の出力線を有し，上記走査信号が供給される期間に，上記複数の出力線の各々に複数のデータ信号を供給するデータ駆動部と；上記複数の走査線と複数のデータ線により区画された領域に位置する複数の画素を含む画像表示部と；上記複数の出力線の各々に設けられ，上記出力線に供給されるデータ信号を上記複数のデータ線に供給する複数のトランジスタを含むデマルチプレクサと；所定の電圧を上記複数のデータ線に印加する複数の初期化トランジスタを有する初期化部と；を含むことを特徴とする，発光表示装置が提供される。

また，上記画素の各々は，複数のトランジスタを有してもよく，上記複数のトランジスタのなかで，少なくとも一つはダイオード素子として用いられるように接続されてもよい。

また，上記出力線の各々に供給される複数のデータ信号が上記複数のデータ線に供給されるように，上記デマルチプレクサを制御するデマルチプレクサ制御部をさらに含んでもよい。

また，上記デマルチプレクサの各々に含まれるデータトランジスタと上記初期化部の各々に含まれる初期化トランジスタの数は，同一に設定されてもよい。

また，上記デマルチプレクサ制御部は，上記走査信号が供給される期間の間に，上記複数のデータトランジスタが順次ターンオンされるように，制御信号を供給してもよい。

また，上記デマルチプレクサ制御部は，上記データトランジスタがターンオンされる前に上記初期化トランジスタがターンオンされるように，初期化制御信号を供給してもよい。

また，上記デマルチプレクサ制御部は，上記初期化トランジスタが互いに異なる時間にターンオフされるように，上記初期化制御信号を供給してもよい。

また，上記データトランジスタと同一データ線に接続された上記初期化トランジスタは，上記同一データ線に接続された上記データトランジスタがターンオンされる前にターンオフされてもよい。

また，上記所定の電圧の電圧値は，上記所定の電圧が上記ダイオード素子として用いられるトランジスタに印加されるとき，上記ダイオード素子として用いられるトランジスタがターンオンされるように設定されてもよい。

また，上記画素の各々は，発光素子と，上記データ信号に応じて，発光素子に供給される電流を制御するための第１トランジスタと，上記第１トランジスタに接続され，上記データ信号に対応する電圧を充電するためのストレージキャパシタと，ｎ番目（ｎは自然数）の走査線とデータ線に接続され，上記データ線から供給される上記データ信号を上記ストレージキャパシタに伝達するための第２トランジスタと，を含んでもよい。

また，上記データトランジスタおよび上記初期化トランジスタは，上記第２トランジスタと同一の型に設定されてもよい。

また，上記画素の各々は，上記第２トランジスタと上記第１トランジスタ間に接続され，自身のゲート端子とドレイン端子が電気的に接続される第３トランジスタと，ｎ−１番目の走査線により制御され，上記第３トランジスタおよび第２初期化電源に接続される第４トランジスタと，上記ｎ−１番目の走査線により制御され，上記発光素子および上記第１トランジスタに接続される第５トランジスタと，をさらに含んでもよい。

また，上記画素の各々は，上記ｎ番目の走査線により制御され，上記第１トランジスタのゲート端子およびドレイン端子に接続される第３トランジスタと，発光制御線に接続される第４トランジスタおよび第５トランジスタと，ｎ−１番目の走査線にゲート端子およびドレイン端子が接続され，ソース端子が第１トランジスタのゲート端子に接続される第６トランジスタと，をさらに含んでもよい。

また，上記所定電圧の電圧値は，上記データ駆動部から供給可能な上記データ信号の最低電圧値より低く設定されてもよい。

また，上記所定電圧の電圧値は，上記データ駆動部から供給可能な上記データ信号の最低電圧値から，上記画素に含まれて上記ダイオード素子として用いられるように接続されたトランジスタのしきい値電圧を差し引いた値より低く設定されてもよい。

また，上記デマルチプレクサの各々は３本のデータ線に接続されてもよく，上記３本のデータ線の各々は，赤色発光素子を含む赤色画素，緑色発光素子を含む緑色画素，および青色発光素子を含む青色画素に接続されてもよい。

また，上記赤色発光素子，上記緑色発光素子，および上記青色発光素子のなかで，発光効率の高い発光素子に上記データ信号が先に供給されるように，データトランジスタのターンオン順序が設定されてもよい。

また，上記三つのデータトランジスタのターンオン順序は，上記緑色発光素子に上記データ信号が最初に供給され，上記青色発光素子に上記データ信号が最後に供給されるように設定されてもよい。

また，上記初期化トランジスタの各々のサイズは，初期化トランジスタがターンオンしているターンオン時間によって設定されてもよい。

また，上記初期化トランジスタの各々のチャネル幅は，上記ターンオン時間が長いほど狭く設定されてもよい。

上記課題を解決するために，本発明の別の観点によれば，データ駆動部の各々の出力線ごとに設けられ，上記出力線に供給される複数のデータ信号を複数のデータ線に供給するための複数のデータトランジスタを備えるデマルチプレクサと；所定の電圧を上記複数のデータ線に供給するための複数の初期化トランジスタを備える初期化部と；を含むことを特徴とする，デマルチプレキシング回路が提供される。

また，上記デマルチプレクサの各々に含まれる上記複数のデータトランジスタと，上記初期化部の各々に含まれる上記複数の初期化トランジスタの数は，同一に設定されてもよい。

また，上記デマルチプレクサの各々に含まれる上記複数のデータトランジスタは，順次ターンオンされて，上記複数のデータ信号を上記複数のデータ線に供給してもよい。

また，上記初期化部に含まれる各々の初期化トランジスタは，上記データトランジスタより先にターンオンされ，互いに異なる時間にターンオフされてもよい。

また，上記初期化トランジスタの各々は，上記初期化トランジスタと同一データ線に接続されたデータトランジスタがターンオンされる前にターンオフされてもよい。

また，上記所定の電圧の電圧値は，上記データ線に供給可能な最低のデータ信号の電圧値より低く設定されてもよい。

また，上記初期化トランジスタの各々のチャネル幅は，ターンオンしている時間が長いほど狭く設定されてもよい。

上記課題を解決するために，本発明の別の観点によれば，複数の走査線に走査信号を順次供給する段階と；上記走査信号が供給されている間，データ駆動部の各々の出力線に複数のデータ信号を供給する段階と；上記各々の出力線に設けられた複数のデータトランジスタが順次ターンオンされて，複数のデータ線に上記複数のデータ信号を供給する段階と；上記データトランジスタがターンオンされる前に，上記複数のデータ線に接続された初期化トランジスタがターンオンされて，初期化電源の電圧を上記複数のデータ線に供給する段階と；を含むことを特徴とする，発光表示装置の駆動方法が提供される。

また，上記初期化トランジスタは，互いに異なる時間にターンオフされてもよい。

また，上記初期化トランジスタの各々は，上記初期化トランジスタと同一データ線に接続された上記データトランジスタがターンオンされる前にターンオフされてもよい。

また，上記各々の出力線に三つのデータトランジスタが接続され，上記三つのデータトランジスタに接続された３本のデータ線は，赤色発光素子を含む赤色画素，緑色発光素子を含む緑色画素，および青色発光素子を含む青色画素に各々接続されてもよい。

また，上記データトランジスタのターンオン順序は，上記データトランジスタに接続された上記発光素子の発光効率が高いほど早く設定されてもよい。

また，上記データトランジスタは，上記緑色発光素子に上記データ信号が最初に供給され，上記青色発光素子に上記データ信号が最後に供給されるように，ターンオン順序が設定されてもよい。

以上説明したように，本発明によれば，デマルチプレクサにより，１本の出力線に供給されるデータ信号をｉ本のデータ線に供給することができるので，製造費用を節減することができる。

以下に，添付した図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する発明特定事項については，同一の符号を付することにより重複説明を省略する。

また，本発明の好適な実施形態を図２〜図１８に基づいて詳細に説明する。

図２は本発明の第１実施形態による発光表示装置を示すブロック図である。

図２に示すように，本発明の第１実施形態による発光表示装置は，走査駆動部１１０，データ駆動部１２０，画像表示部１３０，タイミング制御部１５０，デマルチプレクサブロック部１６０，およびデマルチプレクサ制御部１７０を備えている。

画像表示部１３０は，走査線Ｓ１〜Ｓｎと第２データ線ＤＬ１〜ＤＬｍにより区画された領域に位置する複数の画素１４０を含む。各々の画素１４０は，第２データ線ＤＬから供給されるデータ信号に対応する光を発生する。

走査駆動部１１０は，タイミング制御部１５０から供給される走査駆動制御信号ＳＣＳに応じて走査信号を生成し，生成された走査信号を走査線Ｓ１〜Ｓｎに順次供給する。また，走査駆動部１１０は，走査駆動制御信号ＳＣＳに応じて発光制御信号を生成し，生成された発光制御信号を発光制御線Ｅ１〜Ｅｎに順次供給する。

データ駆動部１２０は，タイミング制御部１５０から供給されるデータ駆動制御信号ＤＣＳに応じてデータ信号を生成し，生成されたデータ信号を第１データ線Ｄ１〜Ｄｍ／ｉに供給する。ここで，各々の第１データ線Ｄ１〜Ｄｍ／ｉはデータ駆動部１２０の出力線ごとに設けられ，データ駆動部１２０は，走査信号が供給される期間（１水平期間）ごとに各々の第１データ線Ｄ１〜Ｄｍ／ｉにｉ個（ｉは２以上の自然数）のデータ信号を供給する。

タイミング制御部１５０は，外部から供給される同期信号に応じてデータ駆動制御信号ＤＣＳおよび走査駆動制御信号ＳＣＳを生成する。タイミング制御部１５０で生成されたデータ駆動制御信号ＤＣＳはデータ駆動部１２０に供給され，走査駆動制御信号ＳＣＳは走査駆動部１１０に供給される。そして，タイミング制御部１５０は，外部から供給されたデータＤａｔａをデータ駆動部１２０に供給する。

デマルチプレクサブロック部１６０はｍ／ｉ個のデマルチプレクサ１６２を含む。言い換えれば，デマルチプレクサブロック部１６０は第１データ線Ｄ１〜Ｄｍ／ｉと同一数のデマルチプレクサ１６２を含み，デマルチプレクサ１６２は第１データ線Ｄ１〜Ｄｍ／ｉに各々接続される。

そして，各々のデマルチプレクサ１６２はｉ本の第２データ線ＤＬに接続される。このようなマルチプレクサ１６２は，１水平期間ごとに，第１データ線Ｄに供給されるデータ信号をｉ本の第２データ線ＤＬに順次供給する。すなわち，デマルチプレクサ１６２は，１本の第１データ線Ｄに供給されるデータ信号をｉ本の第２データ線ＤＬに供給する。このように，１本の第１データ線Ｄに供給されるデータ信号をｉ本の第２データ線ＤＬに供給すると，データ駆動部１２０に含まれた出力線の数が急激に減少する。例えば，ｉを３と仮定すると，データ駆動部１２０に含まれた出力線の数は従来の１／３に減少し，これにより，データ駆動部１２０の内部に含まれるデータ集積回路の数も減少する。すなわち，本発明によると，デマルチプレクサ１６２により，１本の第１データ線Ｄに供給されるデータ信号をｉ本の第２データ線ＤＬに供給することにより，製造費用を節減することができる利点がある。

デマルチプレクサ制御部１７０は，１水平期間にｉ個の制御信号をデマルチプレクサ１６２に各々供給する。すなわち，デマルチプレクサ制御部１７０は，１本の第１データ線Ｄに供給されるデータ信号がｉ本の第２データ線ＤＬに供給されるように，ｉ個の制御信号を供給する。ここで，デマルチプレクサ制御部１７０がタイミング制御部１５０の外部に設けられたものと示しているが，本発明のほかの実施形態によると，上記デマルチプレクサ制御部１７０はタイミング制御部１５０の内部に設けることもできる。

図３は，図２に示すデマルチプレクサの内部回路を示す図である。図３の実施形態においては，説明の便宜性のため，ｉを３と仮定する。そして，図３に示すデマルチプレクサは，一番目の第１データ線Ｄ１に接続されたデマルチプレクサと仮定する。

図３に示すように，各々のデマルチプレクサ１６２は，第１スイッチング素子（またはトランジスタ）Ｔ１，第２スイッチング素子Ｔ２，および第３スイッチング素子Ｔ３を含む。

第１スイッチング素子Ｔ１は，一番目の第１データ線Ｄ１と一番目の第２データ線ＤＬ１間に設けられて，一番目の第１データ線Ｄ１に供給されるデータ信号を一番目の第２データ線ＤＬ１に供給する。このような第１スイッチング素子Ｔ１は，デマルチプレクサ制御部１７０から供給される第１制御信号ＣＳ１により駆動される。

第２スイッチング素子Ｔ２は，一番目の第１データ線Ｄ１と二番目の第２データ線ＤＬ２間に設けられて，一番目の第１データ線Ｄ１に供給されるデータ信号を二番目の第２データ線ＤＬ２に供給する。このような第２スイッチング素子Ｔ２は，デマルチプレクサ制御部１７０から供給される第２制御信号ＣＳ２により駆動される。

第３スイッチング素子Ｔ３は一番目の第１データ線Ｄ１と三番目の第２データ線ＤＬ３間に設けられて，一番目の第１データ線Ｄ１に供給されるデータ信号を三番目の第２データ線ＤＬ３に供給する。かかる第３スイッチング素子Ｔ３は，デマルチプレクサ制御部１７０から供給される第３制御信号ＣＳ３により駆動される。

このようなデマルチプレクサ１６２の詳細な動作過程は画素１４０の構造とともに後述する。

図４は図２に示す画素の第１実施形態を示す回路図である。実質的に，本実施形態においては，データ信号が印加される前に初期化信号を受信する構造を有する全ての画素１４０を適用することができる。ここで，各々の画素１４０に含まれたトランジスタのなかで，少なくとも一つ以上のトランジスタはダイオード素子として用いられるように接続される。

図４に示すように，本発明の第１実施形態による各々の画素１４０は，発光素子ＯＬＥＤと，第２データ線ＤＬ，走査線Ｓおよび発光制御線Ｅに接続され発光素子ＯＬＥＤを発光させるための画素回路１４２とを含む。

発光素子ＯＬＥＤのアノード電極は，画素回路１４２に接続され，カソード電極は第２電源ＶＳＳに接続される。第２電源ＶＳＳは第１電源ＶＤＤより低い電圧，例えば接地電圧などであり得る。発光素子ＯＬＥＤは，画素回路１４２から供給される電流に対応する光を生成する。このため，発光素子ＯＬＥＤは蛍光性および／または燐光性を有する有機物質などで形成される。

画素回路１４２は，第１電源ＶＤＤと，第ｎ−１走査線Ｓｎ−１との間に接続されるストレージキャパシタＣｓｔおよび第６トランジスタＭ６と，第１電源ＶＤＤとデータ線ＤＬ間に接続される第２トランジスタＭ２および第４トランジスタＭ４と，発光素子ＯＬＥＤと発光制御線Ｅｎに接続される第５トランジスタＭ５と，第５トランジスタＭ５と第２トランジスタＭ２および第４トランジスタＭ４の共通点である第１ノードＮ１との間に接続される第１トランジスタＭ１と，第１トランジスタＭ１のゲート端子とドレイン端子間に接続される第３トランジスタＭ３とを含む。図４において，第１〜第６トランジスタＭ１〜Ｍ６はＰ型ＭＯＳＦＥＴとして示されているが，本実施形態がこれに限定されるものではない。

第１トランジスタＭ１のソース端子は，第１ノードＮ１に接続され，ドレイン端子は第５トランジスタＭ５のソース端子に接続される。そして，第１トランジスタＭ１のゲート端子はストレージキャパシタＣｓｔに接続される。このような第１トランジスタＭ１は，ストレージキャパシタＣｓｔに充電された電圧に対応する電流を発光素子ＯＬＥＤに供給する。

第３トランジスタＭ３のドレイン端子は第１トランジスタＭ１のゲート端子に接続され，ソース端子は第１トランジスタＭ１のドレイン端子に接続される。そして，第３トランジスタＭ３のゲート端子は第ｎ走査線Ｓｎに接続される。このような第３トランジスタＭ３は，第ｎ走査線Ｓｎに走査信号が供給されるときにターンオンされて第１トランジスタＭ１をダイオード形態で接続させる。すなわち，第３トランジスタＭ３がターンオンされるとき，第１トランジスタＭ１はダイオード形態で接続される。

第２トランジスタＭ２のソース端子はデータ線ＤＬに接続され，ドレイン端子は第１ノードＮ１に接続される。そして，第２トランジスタＭ２のゲート端子は第ｎ走査線Ｓｎに接続される。このような第２トランジスタＭ２は，第ｎ走査線Ｓｎに走査信号が供給されるときにターンオンされ，データ線ＤＬに供給されるデータ信号を第１ノードＮ１に供給する。

第４トランジスタＭ４のドレイン端子は第１ノードＮ１に接続され，ソース端子は第１電源ＶＤＤに接続される。そして，第４トランジスタＭ４のゲート端子は発光制御線Ｅに接続される。このような第４トランジスタＭ４は，発光制御信号が供給されないときにターンオンされて，第１電源ＶＤＤと第１ノードＮ１を電気的に接続させる。

第５トランジスタＭ５のソース端子は，第１トランジスタＭ１のドレイン端子に接続され，ドレイン端子は発光素子ＯＬＥＤに接続される。そして，第５トランジスタＭ５のゲート端子は発光制御線Ｅに接続される。このような第５トランジスタＭ５は，発光制御信号が供給されないときにターンオンされて，第１トランジスタＭ１から供給される電流を発光素子ＯＬＥＤに供給する。つまり，発光制御信号がＨｉｇｈのときにトランジスタ（Ｍ４，Ｍ５）がターンオンする。

第６トランジスタＭ６のソース端子は，ストレージＣｓｔに接続され，ドレイン端子およびゲート端子は，第ｎ−１走査線Ｓｎ−１に接続される。このような第６トランジスタＭ６は，第ｎ−１走査線Ｓｎ−１に走査信号が供給されるときにターンオンされて，ストレージキャパシタＣｓｔおよび第１トランジスタＭ１のゲート端子を初期化させる。つまり，ストレージキャパスシタＣｓｔを充電し，第１トランジスタＭ１をターンオンさせる。

図５は，デマルチプレクサと画素の連結構造を詳細に示す図である。ここで，デマルチプレクサには赤色（Ｒ），緑色（Ｇ）および青色（Ｂ）の画素が接続されると仮定する（すなわち，ｉ＝３）。そして，図６は，走査線，データ線およびデマルチプレクサに供給される駆動波形を示すタイミングチャートである。

図５および図６に示すように，まず，第ｎ−１走査線Ｓｎ−１に走査信号が供給されると，画素１４２Ｒ，１４２Ｇ，１４２Ｂの各々に含まれた第６トランジスタＭ６がターンオンされる。第６トランジスタＭ６がターンオンされると，ストレージキャパシタＣｓｔおよび第１トランジスタＭ１のゲート端子が第ｎ−１走査線Ｓｎ−１に接続される。すなわち，第６トランジスタＭ６がターンオンされると，ストレージキャパシタＣｓｔおよび第１トランジスタＭ１のゲート端子に走査信号が供給されて初期化される。つまり，ストレージキャパスシタＣｓｔを充電し，第１トランジスタＭ１をターンオンさせる。ここで，走査信号はデータ信号より低い電圧値を有する。

第ｎ−１走査線Ｓｎ−１に走査信号が供給されるとき，第１スイッチング素子Ｔ１，第２スイッチング素子Ｔ２および第３スイッチング素子Ｔ３が順次ターンオンされることにより，一番目の第２データ線ＤＬ１〜三番目の第２データ線ＤＬ３に順次データ信号を供給する。この際，第２トランジスタＭ２はターンオフ状態を維持するため，画素１４２Ｒ，１４２Ｇ，１４２Ｂにはデータ信号が供給されない。

その後，第ｎ走査線Ｓｎに走査信号が供給される。第ｎ走査線Ｓｎに走査信号が供給されると，画素１４２Ｒ，１４２Ｇ，１４２Ｂの各々に含まれた第２トランジスタＭ２および第３トランジスタＭ３がターンオンされる。画素１４２Ｒ，１４２Ｇ，１４２Ｂの各々に含まれた第２トランジスタＭ２および第３トランジスタＭ３がターンオンされた後，第１制御信号ＣＳ１により第１スイッチング素子Ｔ１がターンオンされる。

第１スイッチング素子Ｔ１がターンオンされると，一番目の第１データ線Ｄ１に供給されるデータ信号が第１スイッチング素子Ｔ１を介して第１画素１４２Ｒの第１ノードＮ１に供給される。この際，第１トランジスタＭ１のゲート端子電圧は第ｎ−１走査線Ｓｎ−１に供給された走査信号により初期化されたため（すなわち，第１ノードＮ１に印加されたデータ信号の電圧より低く設定されるため），第１トランジスタＭ１がターンオンされる。第１トランジスタＭ１がターンオンされると，第１ノードＮ１に印加されたデータ信号が第１トランジスタＭ１および第３トランジスタＭ３を介してストレージキャパシタＣｓｔの一側に供給される。この際，ストレージキャパシタＣｓｔには，データ信号に対応する電圧が充電される。そして，ストレージキャパシタＣｓｔには，データ信号に対応する電圧のほかに，第１トランジスタＭ１のしきい値電圧に相当する電圧がさらに充電される。

その後，第１スイッチング素子Ｔ１がオフされ，第２スイッチング素子Ｔ２および第３スイッチング素子Ｔ３が順次ターンオンされ，第２画素１４２Ｇおよび第３画素１４２Ｂにデータ信号が順次供給される。

すなわち，本発明によると，デマルチプレクサ１６２により，１本の第１データ線Ｄ１に供給されるデータ信号をｉ本の第２データ線ＤＬに供給することができる利点がある。ところが，本発明の第１実施形態による発光表示装置においては，特定の画素１４２にデータ信号が供給されないおそれがある。

これを図５に基づいて詳細に説明する。まず，第１スイッチング素子Ｔ１がターンオンされる期間の間に，前述したように，第１画素１４２ＲのストレージキャパシタＣｓｔにデータ信号に対応する電圧が充電される。ここで，第１スイッチング素子Ｔ１がターンオンされる期間の間に，第２画素１４２Ｇおよび第３画素１４２Ｂの第２トランジスタＭ２および第３トランジスタＭ３は，第ｎ走査線Ｓｎに供給される走査信号により，ターンオン状態を維持する。

第２画素１４２Ｇの第２トランジスタＭ２および第３トランジスタＭ３がターンオン状態を維持すると，第１トランジスタＭ１のゲート端子は二番目の第２データ線ＤＬ２に電気的に接続される。ここで，二番目の第２データ線ＤＬ２は，寄生キャパシタなどにより，以前期間（以前フィールドまたは以前フレーム）に供給されたデータ信号の電圧値を維持する。したがって，第１トランジスタＭ１のゲート端子の電圧値は，以前期間に供給されたデータ信号の電圧値に変化する。すなわち，第ｎ−１走査線Ｓｎ−１に供給された走査信号により初期化された電圧値が，以前期間に供給されたデータ信号の電圧値に変化する。

その後，第２制御信号ＣＳ２により第２スイッチング素子Ｔ２がターンオンされる。第２スイッチング素子Ｔ２がターンオンされると，一番目の第１データ線Ｄ１に供給されるデータ信号が二番目の第２データ線ＤＬ２に供給される。二番目の第２データ線ＤＬ２に供給されたデータ信号は，第２画素１４２Ｇの第２トランジスタＭ２を介して第１ノードＮ１に供給される。ここで，第１ノードＮ１は現在のデータ信号に対応する電圧値に設定され，第１トランジスタＭ１のゲート端子は以前データ信号の電圧値に設定される。この場合，第１ノードＮ１に供給された電圧値が以前データ信号の電圧値および第１トランジスタＭ１のしきい値の和電圧より大きい場合にだけ第１トランジスタＭ１がターンオンされ，そのほかの場合には第１トランジスタＭ１がターンオフされる。

すなわち，本発明の第１実施形態においては，デマルチプレクサ１６２の駆動時，第２画素１４２Ｇおよび第３画素１４２Ｂに含まれた第１トランジスタＭ１のゲート端子の電圧値が変化するため，所望のデータ信号が供給されなく，これにより所望画像の映像を表示することができない問題点が発生する。

図７は，図２に示す画素の第２実施形態を示す回路図である。図７に示す画素１４０は，データ信号が印加される前に初期化信号を受ける。そして，各々の画素１４０に含まれた少なくとも一つ以上のトランジスタはダイオード素子として用いられるように接続される。

図７に示すように，本発明の第２実施形態による各々の画素１４０は，発光素子ＯＬＥＤと，第２データ線ＤＬおよび走査線Ｓに接続されて発光素子ＯＬＥＤを発光させるための画素回路１４４とを含む。

発光素子ＯＬＥＤのアノード電極は画素回路１４４に接続され，カソード電極は第２電源ＶＳＳに接続される。第２電源ＶＳＳは第１電源ＶＤＤより低い電圧，例えば接地電圧などであり得る。発光素子ＯＬＥＤは，画素回路１４４から供給される電流に対応する光を生成する。このため，発光素子ＯＬＥＤは蛍光性および／または燐光性を有する有機物質などから形成される。

画素回路１４４は，第１データ線ＤＬと第ｎ走査線Ｓｎに接続された第２トランジスタＭ２と，第２トランジスタＭ２と第２初期化電源Ｖｉｎｔ２間に接続される第３トランジスタＭ３および第４トランジスタＭ４と，第１電源ＶＤＤと発光素子ＯＬＥＤ間に接続される第１トランジスタＭ１および第５トランジスタＭ５と，第１トランジスタＭ１のソース端子とゲート端子間に接続されるストレージキャパシタＣｓｔとを含む。図７において，第１〜第４トランジスタＭ１〜Ｍ４はＰ型ＭＯＳＦＥＴとして示し，第５トランジスタＭ５がＮ型ＭＯＳＦＥＴとして示しているが，本実施形態がこれに限定されるものではない。ただし，第５トランジスタＭ５は第１〜第４トランジスタＭ１〜Ｍ４と異なる型のＭＯＳＦＥＴで形成される。

第１トランジスタＭ１のソース端子は，第１電源ＶＤＤに接続され，ドレイン端子は，第５トランジスタＭ５のソース端子に接続される。そして，第１トランジスタＭ１のゲート端子は第３トランジスタＭ３のゲート端子に接続される。このような第１トランジスタＭ１は，ストレージキャパシタＣｓｔに充電された電圧に対応する電流を発光素子ＯＬＥＤに供給する。

第５トランジスタＭ５のドレイン端子は発光素子ＯＬＥＤに接続され，ゲート端子は第ｎ−１走査線Ｓｎ−１に接続される。このような第ｎ−１走査線Ｓｎ−１に走査信号ＳＳｎ−１が供給されないときにターンオンされ，第１トランジスタＭ１から供給される電流を発光素子ＯＬＥＤに供給する。

第２トランジスタＭ２のゲートス端子は第ｎ走査線Ｓｎに接続され，ソース端子は第２データ線ＤＬに接続される。そして，第２トランジスタＭ２のドレイン端子は第３トランジスタＭ３のソース端子に接続される。このような第２トランジスタＭ２は，第ｎ走査線Ｓｎに走査信号ＳＳｎが供給されるときにターンオンされ，データ線ＤＬに供給されるデータ信号を第３トランジスタＭ３に供給する。

第３トランジスタＭ３のドレイン端子は第４トランジスタＭ４のソース端子に接続される。そして，第３トランジスタＭ３のドレイン端子およびゲート端子は電気的に接続される。すなわち，第３トランジスタＭ３は，ドレイン端子およびゲート端子が電気的に接続されてダイオードとして用いられる。

第４トランジスタＭ４のゲート端子は第ｎ−１走査線Ｓｎ−１に接続され，ドレイン端子は第２初期化電源Ｖｉｎｔ２に接続される。このような第４トランジスタＭ４は，第ｎ−１走査線Ｓｎ−１に走査信号が供給されるときにターンオンされ，第２初期化電源Ｖｉｎｔ２を第３トランジスタＭ３に供給する。

図８はデマルチプレクサと図７に示す画素の連結構造を詳細に示す図である。ここで，一つのデマルチプレクサ１６２には赤色（Ｒ），緑色（Ｇ）および青色（Ｂ）の画素が接続されると仮定する（すなわち，ｉ＝３）。そして，図９は，走査線，データ線およびデマルチプレクサに供給される駆動波形を示すタイミングチャートである。

図８および図９に示すように，まず，第ｎ−１走査線Ｓｎ−１に走査信号が供給されると，画素１４４Ｒ，１４４Ｇ，１４４Ｂの各々に含まれた第４トランジスタＭ４がターンオンされる。第４トランジスタＭ４がターンオンされると，ストレージキャパシタＣｓｔの一側端，第１トランジスタＭ１のゲート端子，および第３トランジスタＭ３のゲート端子が第２初期化電源Ｖｉｎｔ２に接続される。すなわち，第４トランジスタＭ４がターンオンされると，ストレージキャパシタＣｓｔの一側端，第１トランジスタＭ１のゲート端子，および第３トランジスタＭ３のゲート端子に第２初期化電源Ｖｉｎｔ２が供給されて初期化される。ここで，第２初期化電源Ｖｉｎｔ２は，データ駆動部１２０から供給し得るデータ信号の最低電圧から第３トランジスタＭ３のしきい値電圧を差し引いた電圧より低く設定される。

その後，第ｎ走査線Ｓｎに走査信号が供給される。第ｎ走査線Ｓｎに走査信号が供給されると，画素１４４Ｒ，１４４Ｇ，１４４Ｂの各々に含まれた第２トランジスタＭ２がターンオンされる。画素１４４Ｒ，１４４Ｇ，１４４Ｂの各々に含まれた第２トランジスタＭ２がターンオンされた後，第１制御信号ＣＳ１により第１スイッチング素子Ｔ１がターンオンされる。

第１スイッチング素子Ｔ１がターンオンされると，一番目の第１データ線Ｄ１に供給されるデータ信号が第１スイッチング素子Ｔ１を介して第１画素１４４Ｒの第３トランジスタＭ３のソース端子に供給される。この際，第３トランジスタＭ３のゲート端子は第２初期化電源Ｖｉｎｔ２により初期化されたため（すなわち，ソース端子より低い電圧を有するため）ターンオンされる。第３トランジスタＭ３がターンオンされると，データ信号が第３トランジスタＭ３のゲート端子，つまりストレージキャパシタＣｓｔの一側端に供給される。この際，ストレージキャパシタＣｓｔには，データ信号に対応する電圧が充電される。そして，ストレージキャパシタＣｓｔには，データ信号に対応する電圧のほかに，第１トランジスタＭ１のしきい値電圧に相当する電圧がさらに充電される。

その後，第１スイッチング素子Ｔ１がオフされ，第２スイッチング素子Ｔ２および第３スイッチング素子Ｔ３が順次ターンオンされ，第２画素１４４Ｇおよび第３画素１４４Ｂにデータ信号が順次供給される。

すなわち，本発明の第２実施形態によると，デマルチプレクサ１６２により，１本の第１データ線Ｄ１に供給されるデータ信号をｉ本の第２データ線ＤＬに供給することができる。ところが，本発明の第２実施形態においても，特定の画素１４４にデータ信号が供給されないおそれがある。

これを詳細に説明する。まず，第１スイッチング素子Ｔ１がターンオンされる期間の間に，前述したように，第１画素１４４ＲのストレージキャパシタＣｓｔに，データ信号に対応する電圧が充電される。ここで，第１スイッチング素子Ｔ１がターンオンされる期間の間に，第２画素１４４Ｇおよび第３画素１４４Ｂの第２トランジスタＭ２は，第ｎ走査線Ｓｎに供給される走査信号により，ターンオン状態を維持する。

第２画素１４４Ｇの第２トランジスタＭ２がターンオン状態を維持すると，第１トランジスタＭ１および第３トランジスタＭ３のゲート端子は二番目の第２データ線ＤＬ２に電気的に接続される。ここで，二番目の第２データ線ＤＬ２は，寄生キャパシタなどにより，以前期間（以前フィールドまたは以前フレーム）に供給されたデータ信号の電圧値を維持する。したがって，第１トランジスタＭ１および第３トランジスタＭ３のゲート端子の電圧値は以前期間に供給されたデータ信号の電圧値に変化する。すなわち，第２初期化電源Ｖｉｎｔ２により初期化された電圧値が，以前期間に供給されたデータ信号の電圧値に変化する。

その後，第２制御信号ＣＳ２により第２スイッチング素子Ｔ２がターンオンされる。第２スイッチング素子Ｔ２がターンオンされると，一番目の第１データ線Ｄ１に供給されるデータ信号が二番目の第２データ線Ｄ２に供給される。二番目の第２データ線Ｄ２に供給されたデータ信号は，第２画素１４４Ｇの第２トランジスタＭ２を介して第３トランジスタＭ３のソース端子に供給される。すなわち，第３トランジスタＭ３のソース端子には，現在のデータ信号に対応する電圧値が印加され，ゲート端子には，以前データ信号に対応する電圧値が印加される。この場合，現在のデータ信号の電圧値が以前データ信号の電圧値および第３トランジスタＭ１のしきい値より高い場合には第３トランジスタＭ３がターンオンされ，そのほかの場合には第３トランジスタＭ３がターンオフされる。

すなわち，本発明の第２実施形態においては，デマルチプレクサ１６２の駆動時，第２画素１４４Ｇおよび第３画素１４４Ｂに含まれた第３トランジスタＭ３のゲート端子の電圧値が変化するため，データ信号が供給されない場合が生じ，これにより所望画像の映像を表示することができない問題点が発生する。このような問題点を解決するため，本発明は図１０に示すような発光表示装置を提案する。

図１０は本発明の第３実施形態による発光表示装置を示す図である。図１０において，図２と同一構成には同一符号を付するとともにその詳細な説明は省略する。

図１０に示すように，本発明の第３実施形態による発光表示装置は，走査駆動部１１０，データ駆動部１２０，画像表示部１３０，タイミング制御部１５０，デマルチプレクサブロック部１６０，デマルチプレクサ制御部１７０，および初期化ブロック部２００を含む。

上記初期化ブロック部２００は，ｉ本の第２データ線ＤＬに接続された複数の初期化部２０２を含む。このような初期化部２０２は，第２データ線ＤＬの各々にデータ信号が供給される前に第１初期化電源を供給する。

図１１に初期化部２０２の詳細な回路図を示す。

初期化ブロック部２００は，図１１に示すように，ｉ個の初期化スイッチング素子Ｔ４，Ｔ５，Ｔ６を含む（ここでは，ｉを３と仮定する）。初期化スイッチング素子Ｔ４，Ｔ５，Ｔ６は第１初期化電源Ｖｉｎｔ１に共通的に接続されるとともに相違した第２データ線ＤＬに接続される。このような初期化スイッチング素子Ｔ４，Ｔ５，Ｔ６は同時にターンオンされるとともに相違した時間にターンオフされることにより，第２データ線ＤＬの各々に第１初期化電源Ｖｉｎｔ１を供給する。

一方，本実施形態において，初期化部２０２に含まれた初期化スイッチング素子Ｔ４，Ｔ５，Ｔ６は，図１２に示すように，デマルチプレクサ１６２に含まれるデータスイッチング素子Ｔ１，Ｔ２，Ｔ３に隣接して位置することができる。ここで，初期化スイッチング素子Ｔ４，Ｔ５，Ｔ６がデータスイッチング素子Ｔ１，Ｔ２，Ｔ３に隣接して位置するか，または互いに隔離して位置するかにかかわらず，動作過程は同一である。以下，初期化スイッチング素子Ｔ４，Ｔ５，Ｔ６がデータスイッチング素子Ｔ１，Ｔ２，Ｔ３に隣接して位置すると仮定して説明する。そして，図１２に示すように，デマルチプレクサ１６２および初期化部２０２が配置される場合，デマルチプレクサ１６２および初期化部２０２を通称してデマルチプレクシング回路という。

第１スイッチング素子Ｔ１は，一番目の第１データ線Ｄ１と一番目の第２データ線ＤＬ１間に設けられて，一番目の第１データ線Ｄ１に供給されるデータ信号を一番目の第２データ線ＤＬ１に供給する。このような第１スイッチング素子Ｔ１は，図１２に示すように，デマルチプレクサ制御部１７０から供給される第１制御信号ＣＳ１により駆動される。

第２スイッチング素子Ｔ２は，一番目の第１データ線Ｄ１と二番目の第２データ線ＤＬ２間に設けられて，一番目の第１データ線Ｄ１に供給されるデータ信号を二番目の第２データ線ＤＬ２に供給する。このような第２スイッチング素子Ｔ２は，図１２に示すように，デマルチプレクサ制御部１７０から供給される第２制御信号ＣＳ２によりターンオンされる。

第３スイッチング素子Ｔ３は，一番目の第１データ線Ｄ１と三番目の第２データ線ＤＬ３間に設けられて，一番目の第１データ線Ｄ１に供給されるデータ信号を三番目の第２データ線ＤＬ３に供給する。このような第３スイッチング素子Ｔ３は，図１２に示すように，デマルチプレクサ制御部１７０から供給される第３制御信号ＣＳ３によりターンオンされる。

第４スイッチング素子Ｔ４は第１初期化電源Ｖｉｎｔ１と一番目の第２データ線ＤＬ１間に設けられ，第１初期化電源Ｖｉｎｔ１の電圧値を一番目の第２データ線ＤＬ１に供給する。ここで，第１初期化電源Ｖｉｎｔ１の電圧値は，画像表示部１３０に供給可能なデータ信号の最低電圧より低く設定される。例えば，データ駆動部１２０から画像表示部１３０に供給可能な最低電圧が２Ｖであれば，第１初期化電源Ｖｉｎｔ１の電圧値は２Ｖより低く設定される。実質的に，第１初期化電源Ｖｉｎｔ１は，画像表示部１３０に供給可能な最低のデータ信号の電圧から，画素１４０に含まれたトランジスタのしきい値電圧を差し引いた電圧より低く設定される。第４スイッチング素子Ｔ４は，図１２に示すように，デマルチプレクサ制御部１７０から供給される第１初期化制御信号Ｃｂ１によりターンオンされる。

第５スイッチング素子Ｔ５は第１初期化電源Ｖｉｎｔ１と二番目の第２データ線ＤＬ２間に設けられて，第１初期化電源Ｖｉｎｔ１の電圧値を二番目の第２データ線ＤＬ２に供給する。このような第５スイッチング素子Ｔ５は，図１２に示すように，デマルチプレクサ制御部１７０から供給される第２初期化制御信号Ｃｂ２によりターンオンされる。

第６スイッチング素子Ｔ６は第１初期化電源Ｖｉｎｔ１と三番目の第２データ線ＤＬ３間に設けられて，第１初期化電源Ｖｉｎｔ１の電圧値を三番目の第２データ線ＤＬ３に供給する。このような第６スイッチング素子Ｔ６は，図１２に示すように，デマルチプレクサ制御部１７０から供給される第３初期化制御信号Ｃｂ３によりターンオンされる。

一方，デマルチプレクサ制御部１７０は，走査線Ｓに走査信号が供給される都度，第１制御信号ＣＳ１，第２制御信号ＣＳ２および第３制御信号ＣＳ３を順次供給する。ここで，各々の制御信号ＣＳ１〜ＣＳ３は第２期間Ｌ２の時間差を置いて供給される。そして，第１制御信号ＣＳ１は，走査信号ＳＳが供給されてから第１期間Ｌ１の後に供給される。また，第３制御信号ＣＳ３は，走査信号ＳＳが上昇する前，つまり第１期間Ｌ１だけ先に上昇される。

そして，デマルチプレクサ制御部１７０は，走査信号ＳＳと同期するように（同一時点に），第１初期化制御信号Ｃｂ１，第２初期化制御信号Ｃｂ２および第３初期化制御信号Ｃｂ３を同時に供給する。ここで，第１初期化制御信号Ｃｂ１は，第１制御信号ＣＳ１と重畳しないように，第１制御信号ＣＳ１の供給直前に上昇する。第２初期化制御信号Ｃｂ２は，第２制御信号ＣＳ２と重畳しないように，第２制御信号ＣＳ２の供給直前に上昇する。第３初期化制御信号Ｃｂ３は，第３制御信号ＣＳ３の供給直前に上昇する。すなわち，第４スイッチング素子Ｔ４〜第６スイッチング素子Ｔ６の各々は，自身と同一データ線に接続された第１スイッチング素子Ｔ１〜第３スイッチング素子Ｔ３がターンオンされる前にターンオフされる。

一方，図１１および図１２には，スイッチング素子Ｔ１〜Ｔ６がＰ型として示されているが，本実施形態はこれに限定されない。実質的に，スイッチング素子Ｔ１〜Ｔ６は画素１４０に含まれ，第２データ線ＤＬに接続されたトランジスタと同一型に設定される。例えば，第２データ線ＤＬに接続されたトランジスタがＰ型に形成されると，スイッチング素子Ｔ１〜Ｔ６もＰ型に形成され，第２データ線ＤＬに接続されたトランジスタがＮ型に形成されると，スイッチング素子Ｔ１〜Ｔ６もＮ型に形成される。

図１３は，図１２に示すデマルチプレクサおよび初期化部と図４に示す画素の連結構造を示す図である。ここで，一つのデマルチプレクサには，赤色（Ｒ），緑色（Ｇ）および青色（Ｂ）の画素が接続されると仮定する（すなわち，ｉ＝３）。そして，図１４は，図１３および図１５に示すデマルチプレクサ，初期化部および画素に供給される第１の駆動波形を示すタイミングチャートである。

図１３および図１４に示すように，まず，第ｎ−１走査線Ｓｎ−１に走査信号が供給されると，画素１４２Ｒ，１４２Ｇ，１４２Ｂの各々に含まれた第６トランジスタＭ６がターンオンされる。第６トランジスタＭ６がターンオンされると，ストレージキャパシタＣｓｔおよび第１トランジスタＭ１のゲート端子が第ｎ−１走査線Ｓｎ−１に接続される。すなわち，第６トランジスタＭ６がターンオンされると，ストレージキャパシタＣｓｔおよび第１トランジスタＭ１のゲート端子に走査信号が供給されて初期化される。

その後，第ｎ走査線Ｓｎに走査信号が供給される。第ｎ走査線Ｓｎに走査信号が供給されると，画素１４２Ｒ，１４２Ｇ，１４２Ｂの各々に含まれた第２トランジスタＭ２および第３トランジスタＭ３がターンオンされる。そして，第ｎ走査線Ｓｎに供給される走査信号と同期するように，第１初期化制御信号Ｃｂ１，第２初期化制御信号Ｃｂ２および第３初期化制御信号Ｃｂ３が供給される。第１初期化制御信号Ｃｂ１〜第３初期化制御信号Ｃｂ３が供給されると，第４スイッチング素子Ｔ４〜第６スイッチング素子Ｔ６がターンオンされる。

第４スイッチング素子Ｔ４〜第６スイッチング素子Ｔ６がターンオンされると，第１初期化電源Ｖｉｎｔ１の電圧が一番目の第２データ線ＤＬ１〜三番目の第２データ線ＤＬ３に供給される。一番目の第２データ線ＤＬ１〜三番目の第２データ線ＤＬ３に供給された第１初期化電源Ｖｉｎｔ１は画素１４２Ｒ，１４２Ｇ，１４２Ｂの第１ノードＮ１に供給される。ここで，画素１４２Ｒ，１４２Ｇ，１４２Ｂの各々に含まれた第１トランジスタＭ１のゲート端子は第ｎ−１走査線Ｓｎ−１に供給された走査信号により初期化されたので，走査信号に対応する電圧を維持する。

第１ノードＮ１に第１初期化電源Ｖｉｎｔ１が供給されると，第１トランジスタＭ１はターンオンまたはターンオフされる。実際に，第１トランジスタＭ１のターンオンまたはターンオフは第１初期化電源Ｖｉｎｔ１の電圧値によって決定される。ここで，第１初期化電源Ｖｉｎｔ１の電圧値は，画像表示部１３０に供給可能な最低のデータ信号の電圧から，画素１４０に含まれたトランジスタのしきい値電圧を差し引いた電圧より低く設定される。

例えば，第１トランジスタＭ１がターンオンされると，第１トランジスタＭ１のゲート端子の電圧値は第１初期化電源Ｖｉｎｔ１の電圧値に変化する。そして，第１トランジスタＭ１がターンオフされると，第１トランジスタＭ１のゲート端子の電圧値は走査信号の電圧値を維持する。

その後，第１制御信号ＣＳ１が供給され，第１スイッチング素子Ｔ１がターンオンされる。ここで，第１制御信号ＣＳ１が供給される前，第１初期化制御信号Ｃｂ１の供給が中断され，第２初期化制御信号Ｃｂ２および第３初期化制御信号Ｃｂ３は第１制御信号ＣＳ１と重畳するように引き続き供給される。

第１制御信号ＣＳ１が供給されると，第１スイッチング素子Ｔ１がターンオンされる。第１スイッチング素子Ｔ１がターンオンされると，一番目の第１データ線Ｄ１に供給されるデータ信号が第２トランジスタＭ２を介して第１画素１４２Ｒの第１ノードＮ１に供給される。第１ノードＮ１にデータ信号の電圧が供給されると，第１トランジスタＭ１がターンオンされる。言い換えれば，第１トランジスタＭ１のゲート端子の電圧値は第１初期化電源Ｖｉｎｔ１または走査信号の電圧値に設定されるため，第１ノードＮ１にデータ信号が供給されるとき，第１トランジスタＭ１がターンオンされる。第１トランジスタＭ１がターンオンされると，第１ノードＮ１に印加されたデータ信号が第１トランジスタＭ１および第３トランジスタＭ３を介してストレージキャパシタＣｓｔの一側に供給される。この際，ストレージキャパシタＣｓｔには，データ信号に対応する電圧が充電される。

その後，第１スイッチング素子Ｔ１がオフされ，第２制御信号ＣＳ２に応じて第２スイッチング素子Ｔ２がターンオンされる。ここで，第２制御信号ＣＳ２が供給される前，第２初期化制御信号Ｃｂ２の供給が中断され，第３初期化制御信号Ｃｂ３は第２制御信号ＣＳ２と重畳するように引き続き供給される。

第１制御信号ＣＳ１が供給されると，第２スイッチング素子Ｔ２がターンオンされる。第２スイッチング素子Ｔ２がターンオンされると，一番目の第１データ線Ｄ１に供給されるデータ信号が第２トランジスタＭ２を介して第２画素１４２Ｇの第１ノードＮ１に供給される。第１ノードＮ１にデータ信号の電圧が供給されると，第１トランジスタＭ１がターンオンされる。言い換えれば，第１トランジスタＭ１のゲート端子の電圧値は第１初期化電源Ｖｉｎｔ１または走査信号の電圧値に設定されるため，第１ノードにデータ信号が供給されるとき，第１トランジスタＭ１がターンオンされる。第１トランジスタＭ１がターンオンされると，第１ノードＮ１に印加されたデータ信号が第１トランジスタＭ１および第３トランジスタＭ３を介してストレージキャパシタＣｓｔの一側に供給される。この際，ストレージキャパシタＣｓｔには，データ信号に対応する電圧が充電される。

その後，第２スイッチング素子Ｔ２がオフされ，第３制御信号ＣＳ３に応じて第３スイッチング素子Ｔ３がターンオンされる。ここで，第３制御信号ＣＳ３が供給される前，第３初期化制御信号Ｃｂ３の供給が中断される。

第３制御信号ＣＳ３が供給されると，第３スイッチング素子Ｔ３がターンオンされる。第３スイッチング素子Ｔ３がターンオンされると，一番目の第１データ線Ｄ１に供給されるデータ信号が第２トランジスタＭ２を介して第３画素１４２Ｂの第１ノードＮ１に供給される。第１ノードＮ１にデータ信号の電圧が供給されると，第１トランジスタＭ１がターンオンされる。言い換えれば，第１トランジスタＭ１のゲート端子の電圧値は第１初期化電源Ｖｉｎｔ１または走査信号の電圧値に設定されるため，第１ノードにデータ信号が供給されるとき，第１トランジスタＭ１がターンオンされる。第１トランジスタＭ１がターンオンされると，第１ノードＮ１に印加されたデータ信号が第１トランジスタＭ１および第３トランジスタＭ３を介してストレージキャパシタＣｓｔの一側に供給される。この際，ストレージキャパシタＣｓｔには，データ信号に対応する電圧が充電される。

前述したように，本実施形態によると，デマルチプレクサ１６２により，１本の第１データ線Ｄ１に供給されるデータ信号をｉ本の第２データ線ＤＬに供給することができる利点がある。そして，本実施形態においては，データスイッチング素子と対応するように，初期化素子をさらに設け，各々の第２データ線ＤＬにデータ信号が供給されるまで第１初期化電源Ｖｉｎｔ１を供給することにより，安定的に所望の画像を表示することができる。

図１５は，図１２に示すデマルチプレクサおよび初期化部と図７に示す画素の連結構造を示す図である。ここで，一つのデマルチプレクサには，赤色（Ｒ），緑色（Ｇ）および青色（Ｂ）の画素が接続されると仮定する。

図１４および図１５に示すように，まず，第ｎ−１走査線Ｓｎ−１に走査信号が供給されると，画素１４４Ｒ，１４４Ｇ，１４４Ｂの各々に含まれた第４トランジスタＭ４がターンオンされる。第４トランジスタＭ４がターンオンされると，ストレージキャパシタＣｓｔの一側端，第１トランジスタＭ１のゲート端子および第３トランジスタＭ３のゲート端子が第２初期化電源Ｖｉｎｔ２に接続される。すなわち，第４トランジスタＭ４がターンオンされると，ストレージキャパシタＣｓｔの一側端，第１トランジスタＭ１のゲート端子および第３トランジスタＭ３のゲート端子に第２初期化電源Ｖｉｎｔ２が供給されて初期化される。ここで，第２初期化電源Ｖｉｎｔ２は，データ駆動部１２０から供給可能なデータ信号の最低電圧から第３トランジスタＭ３のしきい値電圧を差し引いた電圧より低く設定される。一方，第２初期化電源Ｖｉｎｔ２および第１初期化電源Ｖｉｎｔ１の電圧値は互いに同じにまたは異に設定される。

その後，第ｎ走査線Ｓｎに走査信号が供給される。第ｎ走査線Ｓｎに走査信号が供給されると，画素１４４Ｒ，１４４Ｇ，１４４Ｂの各々に含まれた第２トランジスタＭ２がターンオンされる。そして，第ｎ走査線Ｓｎに供給される走査信号と同期するように，第１初期化制御信号Ｃｂ１，第２初期化制御信号Ｃｂ２および第３初期化制御信号Ｃｂ３が供給される。第１初期化制御信号Ｃｂ１〜第３初期化制御信号Ｃｂ３が供給されると，第４スイッチング素子Ｔ４〜第６スイッチング素子Ｔ６がターンオンされる。

第４スイッチング素子Ｔ４〜第６スイッチング素子Ｔ６がターンオンされると，第１初期化電源Ｖｉｎｔ１の電圧が一番目の第２データ線ＤＬ１〜三番目の第２データ線ＤＬ３に供給される。一番目の第２データ線ＤＬ１〜三番目の第２データ線ＤＬ３に供給された第１初期化電源Ｖｉｎｔ１は画素１４４Ｒ，１４４Ｇ，１４４Ｂに含まれた第３トランジスタＭ３のソース端子に供給される。ここで，第３トランジスタＭ３のゲート端子は第２初期化電源Ｖｉｎｔ２により初期化されたので，第２初期化電源Ｖｉｎｔ２の電圧値を維持する。

第３トランジスタＭ３のソース端子に第１初期化電源Ｖｉｎｔ１が供給されると，第１トランジスタＭ１はターンオンまたはターンオフされる。実際に，第３トランジスタＭ３のターンオンまたはターンオフは初期化電源Ｖｉｎｔ１の電圧値によって決定される。ここで，第３トランジスタＭ３がターンオンされると，第３トランジスタＭ３のゲート端子の電圧値は第１初期化電源Ｖｉｎｔ１の電圧値に変化する。そして，第３トランジスタＭ３がターンオフされると，第３トランジスタＭ３のゲート端子の電圧値は第２初期化電源Ｖｉｎｔ２の電圧値を維持する。

その後，第１制御信号ＣＳ１が供給され，第１スイッチング素子Ｔ１がターンオンされる。ここで，第１制御信号ＣＳ１が供給される前，第１初期化制御信号Ｃｂ１の供給が中断され，第２初期化制御信号Ｃｂ２および第３初期化制御信号Ｃｂ３は第１制御信号ＣＳ１と重畳するように引き続き供給される。

第１スイッチング素子Ｔ１がターンオンされると，一番目の第１データ線Ｄ１に供給されるデータ信号が第１スイッチング素子Ｔ１を介して第１画素１４４Ｒの第３トランジスタＭ３のソース端子に供給される。この際，第３トランジスタＭ３のゲート端子は，第１初期化電源Ｖｉｎｔ１または第２初期化電源Ｖｉｎｔ２により初期化されたので，ターンオンされる。第３トランジスタＭ３がターンオンされると，データ信号が第３トランジスタＭ３のゲート端子，つまりストレージキャパシタＣｓｔの一側端に供給される。この際，ストレージキャパシタＣｓｔには，データ信号に対応する電圧が充電される。そして，ストレージキャパシタＣｓｔには，データ信号に対応する電圧のほかに，第１トランジスタＭ１のしきい値電圧に相当する電圧がさらに充電される。

その後，第１スイッチング素子Ｔ１がオフされ，第２制御信号ＣＳ２に応じて第２スイッチング素子Ｔ２がターンオンされる。ここで，第２制御信号ＣＳ２が供給される前，第２初期化制御信号Ｃｂ２の供給が中断され，第３初期化制御信号Ｃｂ３は第２制御信号ＣＳ２と重畳するように引き続き供給される。

第２スイッチング素子Ｔ２がターンオンされると，一番目の第１データ線Ｄ１に供給されるデータ信号が第２スイッチング素子Ｔ２を介して第２画素１４４Ｇの第３トランジスタＭ３のソース端子に供給される。この際，第３トランジスタＭ３のゲート端子は第１初期化電源Ｖｉｎｔ１または第２初期化電源Ｖｉｎｔ２により初期化されたので，ターンオンされる。第３トランジスタＭ３がターンオンされると，データ信号が第３トランジスタＭ３のゲート端子，つまりストレージキャパシタＣｓｔの一側端に供給される。この際，ストレージキャパシタＣｓｔには，データ信号に対応する電圧が充電される。そして，ストレージキャパシタＣｓｔには，データ信号に対応する電圧のほかに，第１トランジスタＭ１のしきい値電圧に相当する電圧がさらに充電される。

その後，第２スイッチング素子Ｔ２がオフされ，第３制御信号ＣＳ３に応じて第３スイッチング素子Ｔ３がターンオンされる。ここで，第３制御信号ＣＳ３が供給される前，第３初期化制御信号Ｃｂ３の供給が中断される。

第３スイッチング素子Ｔ３がターンオンされると，一番目の第１データ線Ｄ１に供給されるデータ信号が第３スイッチング素子Ｔ３を介して第３画素１４４Ｂの第３トランジスタＭ３のソース端子に供給される。この際，第３トランジスタＭ３のゲート端子は第１初期化電源Ｖｉｎｔ１または第２初期化電源Ｖｉｎｔ２により初期化されたので，ターンオンされる。第３トランジスタＭ３がターンオンされると，データ信号が第３トランジスタＭ３のゲート端子，つまりストレージキャパシタＣｓｔの一側端に供給される。この際，ストレージキャパシタＣｓｔには，データ信号に対応する電圧が充電される。そして，ストレージキャパシタＣｓｔには，データ信号に対応する電圧のほかに，第１トランジスタＭ１のしきい値電圧に相当する電圧がさらに充電される。

前述したように，本実施形態によると，デマルチプレクサ１６２により，１本の第１データ線Ｄ１に供給されるデータ信号をｉ本の第２データ線ＤＬに供給することができる利点がある。そして，本発明においては，データスイッチング素子と対応するように，初期化素子をさらに設け，各々の第２データ線ＤＬにデータ信号が供給されるまで第１初期化電源Ｖｉｎｔ１を供給することにより，安定的に所望の画像を表示することができる。

一方，図１４に示すように，走査信号が供給される期間の間に，初期化スイッチング素子Ｔ４，Ｔ５，Ｔ６のターンオン時間は互いに異なるように設定される。ここで，走査信号が供給される期間の間に最短のターンオン時間を有する初期化スイッチング素子は広いチャネル幅を有するように設定されなければならない。

図１６は，初期化スイッチング素子のチャネル幅を示すグラフである。図１６において，第４初期化スイッチング素子ｔ４が最短のターンオン時間を有するとともに第６初期化スイッチング素子Ｔ６が最長のターンオン時間を有すると仮定する。

図１６に示すように，最短のターンオン時間を有する第４初期化スイッチング素子Ｔ４は，チャネル幅をおよそ６０μｍに設定する場合に，所望時間（およそ５μｓ）内に第１初期化電圧Ｖｉｎｔ１を十分に供給することができる。そして，最長のターンオン時間を有する第６初期化スイッチング素子Ｔ６は，チャネル幅をおよそ１０μｍに設定すると，所望時間（およそ２５μｓ）内に第１初期化電圧Ｖｉｎｔ１を十分に供給することができる。また，第４初期化スイッチング素子Ｔ４と第６初期化スイッチング素子Ｔ６間のターンオン時間を有する第５初期化スイッチング素子Ｔ５は，チャネル幅をおよそ２０μｍに設定すると，所望時間（およそ１３８μｓ）内に第１初期化電圧Ｖｉｎｔ１を十分に供給することができる。

図１６から分かるように，初期化スイッチング素子Ｔ４〜Ｔ６は，どのくらいのチャネル幅を確保する場合に，第１初期化電圧Ｖｉｎｔ１を第２データ線ＤＬに十分に供給することができ，これにより，安定した動作を確保することができる。ここで，初期化スイッチング素子Ｔ４〜Ｔ６のチャネル幅をみんな同一に設定するためには，第４初期化スイッチング素子Ｔ４と同一なチャネル幅を有するように，第５初期化スイッチング素子Ｔ５および第６初期化スイッチング素子Ｔ６のチャネル幅を制御しなければならない。

しかし，初期化スイッチング素子Ｔ４〜Ｔ６のチャネル幅をみんな同一に設定すると，初期化スイッチング素子Ｔ４〜Ｔ６が占める面積が増加するため，設計自由度を確保し難い。さらに，初期化スイッチング素子Ｔ４〜Ｔ６が占める面積が増加すると，周辺回路が占める面積が減少し，これにより信頼性が低下するおそれがある。したがって，本発明の実施形態においては，初期化スイッチング素子Ｔ４〜Ｔ６のターンオン時間に対応して初期化スイッチング素子Ｔ４〜Ｔ６のサイズ（つまり，チャネル幅）を互いに異なるように設定する。

言い換えれば，図１７に示すように，走査信号が供給される期間に最短のターン時間を有する第４初期化スイッチング素子Ｔ４のサイズを最大に設定し，最長のターンオン時間を有する第６初期化Ｔ６のサイズを最小に設定する。このように，初期化スイッチング素子Ｔ４〜Ｔ６のターンオン時間に対応して初期化スイッチング素子Ｔ４〜Ｔ６のサイズを互いに異なるように設定すると，初期化スイッチング素子Ｔ５，Ｔ６が占める面積が減少し，これにより設計自由度を確保することができる。さらに，後にターンオンされる初期化スイッチング素子のサイズを小さく設定すると，初期化スイッチング素子から供給される電圧（または電流）が減少し，消費電力を低減することができる。

一方，実験的に，走査信号ＳＳが供給される期間の間に，先にデータ信号を受ける画素１４０よりは，後にデータ信号を受ける画素１４０において，より高い電流が発光素子ＯＬＥＤに供給される。したがって，本実施形態においては，発光素子ＯＬＥＤの発光効率を考慮して，第１〜第３制御信号ＣＳ１〜ＣＳ３の印加順序を図１８のように設定することができる（この場合，各々のデマルチプレクサ１６２は赤色（Ｒ），緑色（Ｇ）および青色（Ｂ）画素に接続されると仮定する）。

図１８は，図１３および図１５に示すデマルチプレクサ，初期化部および画素に供給される第２の駆動波形を示すタイミングチャートである。

これをより詳細に説明すると，走査信号が供給される期間の間に，先にデータ信号を受けた画素１４０のストレージキャパシタＣｓｔには，データ信号に対応する電圧が充電される。しかし，後にデータ信号を受けた画素１４０のストレージキャパシタＣｓｔにはデータ信号が十分に供給されないため，所望の電圧より高い電圧が充電される。すなわち，同一の諧調値を有するデータ信号が供給されても，後にデータ信号を受ける画素１４０であるほど，高い電流が発光素子ＯＬＥＤに供給される。

一方，発光素子ＯＬＥＤの発光効率は，一般に緑色（Ｇ）発光素子ＯＬＥＤ，赤色（Ｒ）発光素子ＯＬＥＤ，および青色（Ｂ）発光素子ＯＬＥＤの順に設定される。したがって，本発明においては，図１８に示すように，発光効率の高い緑色（Ｇ）発光素子ＯＬＥＤに先にデータ信号が供給されるように，第２制御信号ＣＳ３を先に供給し，発光効率の低い青色（Ｂ）発光素子ＯＬＥＤに後にデータ信号が供給されるように，第３制御信号ＣＳ３を最後に供給する。すると，同一諧調値を有するデータ信号が供給されるとき，発光効率の高い緑色（Ｇ）発光素子ＯＬＥＤに最低電流が供給され，発光効率の低い青色（Ｂ）発光素子ＯＬＥＤに最高電流が供給される。すなわち，本発明においては，発光素子ＯＬＥＤの発光効率を考慮して第１〜第３制御信号ＣＳ１〜ＣＳ３の供給順序を制御することにより，ホワイトバランスの向上した画像を表示することができる。

上記に説明したように，各々のデマルチプレクサにｉ個の初期化トランジスタをさらに設け，初期化トランジスタと同一のデータ線に接続されたデータトランジスタがターンオンされるまで初期化トランジスタをターンオンさせることにより，画素に所望のデータ信号を供給することができる。そして，本実施形態発明によると，デマルチプレクサに含まれたトランジスタのターンオンタイミングが発光素子の発光効率を考慮して設定されるため，より向上した画質の映像を表示することができる。

また，本実施形態によれば，初期化スイッチング素子のサイズを，ターンオン時間に対応して相違させて設定することにより，初期化スイッチング素子のサイズを減らすことができ，これにより設計自由度を確保することができる。また，初期化スイッチング素子のサイズを減らすことにより，初期化スイッチング素子を介して供給される電圧（または電流）を最小化することができ，これにより消費電力を低減することができる。

以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明はかかる例に限定されない。当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。

本発明は，データ駆動部の出力線数を減少させるようにした発光表示装置，デマルチプレキシング回路および発光表示装置の駆動方法に適用可能である。

従来の一般的な発光表示装置を示すブロック図である。 本発明の第１実施形態による発光表示装置を示すブロック図である。 図２に示すデマルチプレクサの第１実施形態を示す回路図である。 図２に示す画素の第１実施形態を示す回路図である。 図３および図４に示すデマルチプレクサおよび画素が結合された状態を示す回路図である。 図５に示すデマルチプレクサおよび画素に供給される駆動波形を示すタイミングチャートである。 図２に示す画素の第２実施形態を示す回路図である。 図３および図７に示すデマルチプレクサおよび画素が結合された状態を示す回路図である。 図８に示すデマルチプレクサおよび画素に供給される駆動波形を示すタイミングチャートである。 本発明の第３実施形態による発光表示装置を示すブロック図である。 図１０に示す初期化部の詳細を示す回路図である。 図１０に示す初期化部がデマルチプレクサに隣接して設けられた状態を示す回路図である。 図４と図１２に示すデマルチプレクサ，初期化部および画素とが結合された状態を示す回路図である。 図１３および図１５に示すデマルチプレクサ，初期化部および画素に供給される第１の駆動波形を示すタイミングチャートである。 図７と図１２に示すデマルチプレクサ，初期化部および画素とが結合された状態を示す回路図である。 初期化スイッチング素子のターンオン時間に対応するチャネル幅を示すグラフである。 ターンオン時間に反比例して初期化スイッチング素子のサイズが設定された状態を示す図である。 図１３および図１５に示すデマルチプレクサ，初期化部および画素に供給される第２の駆動波形を示すタイミングチャートである。

符号の説明

１０，１１０ 走査駆動部
２０，１２０ データ駆動部
３０，１３０ 画像表示部
１４２，１４４ 画素回路
４０，１４０，１４２Ｒ，１４２Ｇ，１４２Ｂ，１４４Ｒ，１４４Ｇ，１４４Ｂ 画素
５０，１５０ タイミング制御部
１６０ デマルチプレクサブロック部
１６２ デマルチプレクサ
１７０ デマルチプレクサ制御部
２００ 初期化ブロック部
２０２ 初期化部

Claims (33)

1. 複数の走査線に走査信号を順次供給する走査駆動部と；
   複数の出力線を有し，前記走査信号が供給される期間に，前記複数の出力線の各々に複数のデータ信号を供給するデータ駆動部と；
   前記複数の走査線と複数のデータ線により区画された領域に位置する複数の画素を含む画像表示部と；
   前記複数の出力線の各々に設けられ，前記出力線に供給されるデータ信号を前記複数のデータ線に供給するための複数のトランジスタを含むデマルチプレクサと；
   所定の電圧を前記複数のデータ線に印加する複数の初期化トランジスタを有する初期化部と；
   を含むことを特徴とする，発光表示装置。
2. 前記画素の各々は，複数のトランジスタを有し，前記複数のトランジスタのなかで，少なくとも一つはダイオード素子として用いられるように接続されることを特徴とする，請求項１に記載の発光表示装置。
3. 前記出力線の各々に供給される複数のデータ信号が前記複数のデータ線に供給されるように，前記デマルチプレクサを制御するデマルチプレクサ制御部をさらに含むことを特徴とする，請求項１または２のいずれかに記載の発光表示装置。
4. 前記デマルチプレクサの各々に含まれるデータトランジスタと前記初期化部の各々に含まれる初期化トランジスタの数は，同一に設定されることを特徴とする，請求項１〜３のいずれかに記載の発光表示装置。
5. 前記デマルチプレクサ制御部は，前記走査信号が供給される期間の間に，前記複数のデータトランジスタが順次ターンオンされるように，制御信号を供給することを特徴とする，請求項４に記載の発光表示装置。
6. 前記デマルチプレクサ制御部は，前記データトランジスタがターンオンされる前に前記初期化トランジスタがターンオンされるように，初期化制御信号を供給することを特徴とする，請求項５に記載の発光表示装置。
7. 前記デマルチプレクサ制御部は，前記初期化トランジスタが互いに異なる時間にターンオフされるように，前記初期化制御信号を供給することを特徴とする，請求項５または６のいずれかに記載の発光表示装置。
8. 前記データトランジスタと同一データ線に接続された前記初期化トランジスタは，前記同一データ線に接続された前記データトランジスタがターンオンされる前にターンオフされることを特徴とする，請求項７に記載の発光表示装置。
9. 前記所定の電圧の電圧値は，前記所定の電圧が前記ダイオード素子として用いられるトランジスタに印加されるとき，前記ダイオード素子として用いられるトランジスタがターンオンされるように設定されることを特徴とする，請求項２〜８のいずれかに記載の発光表示装置。
10. 前記画素の各々は：
    発光素子と；
    前記データ信号に応じて，前記発光素子に供給される電流を制御するための第１トランジスタと；
    前記第１トランジスタに接続され，前記データ信号に対応する電圧を充電するためのストレージキャパシタと；
    ｎ番目（ｎは自然数）の走査線とデータ線に接続され，前記データ線から供給される前記データ信号を前記ストレージキャパシタに伝達するための第２トランジスタと；
    を含むことを特徴とする，請求項１〜９のいずれかに記載の発光表示装置。
11. 前記データトランジスタおよび前記初期化トランジスタは，前記第２トランジスタと同一の型に設定されることを特徴とする，請求項１０に記載の発光表示装置。
12. 前記画素の各々は，
    前記第２トランジスタと前記第１トランジスタ間に接続され，自身のゲート端子とドレイン端子が電気的に接続される第３トランジスタと；
    ｎ−１番目の走査線により制御され、前記第３トランジスタおよび第２初期化電源に接続される第４トランジスタと；
    前記ｎ−１番目の走査線により制御され、前記発光素子および前記第１トランジスタに接続される第５トランジスタと；をさらに含むことを特徴とする、請求項１０に記載の発光表示装置。
13. 前記画素の各々は，
    前記ｎ番目の走査線により制御され，前記第１トランジスタのゲート端子およびドレイン端子に接続される第３トランジスタと；
    発光制御線に接続される第４トランジスタおよび第５トランジスタと；
    ｎ−１番目の走査線にゲート端子およびドレイン端子が接続され，ソース端子が第１トランジスタのゲート端子に接続される第６トランジスタと；
    をさらに含むことを特徴とする，請求項１０に記載の発光表示装置。
14. 前記所定電圧の電圧値は，前記データ駆動部から供給可能な前記データ信号の最低電圧値より低く設定されることを特徴とする，請求項１０〜１３のいずれかに記載の発光表示装置。
15. 前記所定電圧の電圧値は，前記データ駆動部から供給可能な前記データ信号の最低電圧値から，前記画素に含まれて前記ダイオード素子として用いられるように接続されたトランジスタのしきい値電圧を差し引いた値より低く設定されることを特徴とする，請求項１０〜１４のいずれかに記載の発光表示装置。
16. 前記デマルチプレクサの各々は３本のデータ線に接続され，前記３本のデータ線の各々は，赤色発光素子を含む赤色画素，緑色発光素子を含む緑色画素，および青色発光素子を含む青色画素に接続されることを特徴とする，請求項１〜１５のいずれかに記載の発光表示装置。
17. 前記赤色発光素子，前記緑色発光素子，および前記青色発光素子のなかで，発光効率の高い発光素子に前記データ信号が先に供給されるように，データトランジスタのターンオン順序が設定されることを特徴とする，請求項１６に記載の発光表示装置。
18. 前記三つのデータトランジスタのターンオン順序は，前記緑色発光素子に前記データ信号が最初に供給され，前記青色発光素子に前記データ信号が最後に供給されるように設定されることを特徴とする，請求項１７に記載の発光表示装置。
19. 前記初期化トランジスタの各々のサイズは，前記初期化トランジスタがターンオンしているターンオン時間によって設定されることを特徴とする，請求項１〜１８のいずれかに記載の発光表示装置。
20. 前記初期化トランジスタの各々のチャネル幅は，前記ターンオン時間が長いほど狭く設定されることを特徴とする，請求項１９に記載の発光表示装置。
21. データ駆動部の各々の出力線ごとに設けられ，前記出力線に供給される複数のデータ信号を複数のデータ線に供給するための複数のデータトランジスタを備えるデマルチプレクサと；
    所定の電圧を前記複数のデータ線に供給するための複数の初期化トランジスタを備える初期化部と；
    を含むことを特徴とする，デマルチプレキシング回路。
22. 前記デマルチプレクサの各々に含まれる前記複数のデータトランジスタと，前記初期化部の各々に含まれる前記複数の初期化トランジスタの数は，同一に設定されることを特徴とする，請求項２１に記載のデマルチプレキシング回路。
23. 前記デマルチプレクサの各々に含まれる前記複数のデータトランジスタは，順次ターンオンされて，前記複数のデータ信号を前記複数のデータ線に供給することを特徴とする，請求項２１または２２に記載のデマルチプレキシング回路。
24. 前記初期化部に含まれる各々の初期化トランジスタは，前記データトランジスタより先にターンオンされ，互いに異なる時間にターンオフされることを特徴とする，請求項２１〜２３のいずれかに記載のデマルチプレキシング回路。
25. 前記初期化トランジスタの各々は，前記初期化トランジスタと同一データ線に接続されたデータトランジスタがターンオンされる前にターンオフされることを特徴とする，請求項２１〜２４のいずれかに記載のデマルチプレキシング回路。
26. 前記所定の電圧の電圧値は，前記データ線に供給可能な最低のデータ信号の電圧値より低く設定されることを特徴とする，請求項２１〜２５のいずれかに記載のデマルチプレキシング回路。
27. 前記初期化トランジスタの各々のチャネル幅は，ターンオンしている時間が長いほど狭く設定されることを特徴とする，請求項２１〜２５のいずれかに記載のデマルチプレキシング回路。
28. 複数の走査線に走査信号を順次供給する段階と；，
    前記走査信号が供給されている間，データ駆動部の各々の出力線に複数のデータ信号を供給する段階と；，
    前記各々の出力線に設けられた複数のデータトランジスタが順次ターンオンされて，複数のデータ線に前記複数のデータ信号を供給する段階と；，
    前記データトランジスタがターンオンされる前に，前記複数のデータ線に接続された初期化トランジスタがターンオンされて，初期化電源の電圧を前記複数のデータ線に供給する段階と；
    を含むことを特徴とする，発光表示装置の駆動方法。
29. 前記初期化トランジスタは，互いに異なる時間にターンオフされることを特徴とする，請求項２８に記載の発光表示装置の駆動方法。
30. 前記初期化トランジスタの各々は，前記初期化トランジスタと同一データ線に接続された前記データトランジスタがターンオンされる前にターンオフされることを特徴とする，請求項２９に記載の発光表示装置の駆動方法。
31. 前記各々の出力線に三つのデータトランジスタが接続され，前記三つのデータトランジスタに接続された３本のデータ線は，赤色発光素子を含む赤色画素，緑色発光素子を含む緑色画素，および青色発光素子を含む青色画素に各々接続されることを特徴とする，請求項２８〜３０のいずれかに記載の発光表示装置の駆動方法。
32. 前記データトランジスタのターンオン順序は，前記データトランジスタに接続された前記発光素子の発光効率が高いほど早く設定されることを特徴とする，請求項３１に記載の発光表示装置の駆動方法。
33. 前記データトランジスタは，前記緑色発光素子に前記データ信号が最初に供給され，前記青色発光素子に前記データ信号が最後に供給されるように，ターンオン順序が設定されることを特徴とする，請求項３２に記載の発光表示装置の駆動方法。
    

Images