Nothing Special   »   [go: up one dir, main page]

JP2006065328A - 発光表示装置,デマルチプレキシング回路およびその駆動方法 - Google Patents

発光表示装置,デマルチプレキシング回路およびその駆動方法 Download PDF

Info

Publication number
JP2006065328A
JP2006065328A JP2005236879A JP2005236879A JP2006065328A JP 2006065328 A JP2006065328 A JP 2006065328A JP 2005236879 A JP2005236879 A JP 2005236879A JP 2005236879 A JP2005236879 A JP 2005236879A JP 2006065328 A JP2006065328 A JP 2006065328A
Authority
JP
Japan
Prior art keywords
data
transistor
initialization
supplied
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005236879A
Other languages
English (en)
Other versions
JP4641896B2 (ja
Inventor
Yang-Wan Kim
陽完 金
Yong-Sung Park
鎔盛 朴
Bo-Yong Chung
寶容 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung SDI Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020040067283A external-priority patent/KR100581809B1/ko
Priority claimed from KR1020040067285A external-priority patent/KR100581810B1/ko
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of JP2006065328A publication Critical patent/JP2006065328A/ja
Application granted granted Critical
Publication of JP4641896B2 publication Critical patent/JP4641896B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0819Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243Details of the generation of driving signals
    • G09G2310/0248Precharge or discharge of column electrodes before or after applying exact column voltages
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0297Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】 データ駆動部の出力線の数を減少することが可能な発光表示装置,デマルチプレキシング回路およびその駆動方法を提供すること。
【解決手段】 走査線に走査信号を順次供給するための走査駆動部110と,複数の出力線を有し,上記走査信号が供給される期間の間に,上記複数の出力線の各々に複数のデータ信号を供給するためのデータ駆動部120と,上記走査線とデータ線により区画された領域に位置する複数の画素を含む画像表示部130と,上記出力線の各々に設けられ,上記出力線に供給されるデータ信号を複数のデータ線に供給するための複数のトランジスタを含むデマルチプレクサ162と,所定の電圧を上記複数のデータ線に印加するための複数の初期化トランジスタを有する初期化部202と,を含む。
【選択図】 図10

Description

本発明は,発光表示装置,デマルチプレキシング回路と発光表示装置の駆動方法に係り,より詳しくはデータ駆動部の出力線の数を減少させるようにしたデマルチプレクサを有する発光表示装置,デマルチプレキシング回路とその駆動方法に関するものである。
近年,陰極線管(Cathode Ray Tube)の欠点である大重量および大体積を減らし得る各種の平板表示装置が開発されている。平板表示装置としては,液晶表示装置(Liquid Crystal Display),電界放出表示装置(Field Emission Display),プラズマ表示パネル(Plasma Display Panel),および発光表示装置(Light Emitting Display)などがある。
平板表示装置のうち,発光表示装置は,電子と正孔の再結合により光を発生する自発光素子である。かかる発光表示装置は,速い応答速度を有するとともに,低消費電力で駆動される利点がある。一般の発光表示装置は,画素ごとに形成される駆動薄膜スイッチング素子(Thin Film Transistor:以下,“TFT”という)により,データ信号に対応する電流を発光素子に供給することにより,発光素子から光が発光するようにする。
図1は従来の一般的な発光表示装置を示すブロック図である。
図1に示すように,従来の発光表示装置は,走査線S1〜Snとデータ線D1〜Dmの交差領域に形成される画素40を含む画像表示部30と,走査線S1〜Snを駆動するための走査駆動部10と,データ線D1〜Dmを駆動するためのデータ駆動部20と,走査駆動部10およびデータ駆動部20を制御するためのタイミング制御部50とを含む。
走査駆動部10は,タイミング制御部50からの走査駆動信号SCSに応じて走査信号を生成し,生成された走査信号を走査線S1〜Snに順次供給する。また,走査駆動部10は,走査駆動制御信号SCSに応じて発光制御信号を生成し,生成された発光制御信号を発光制御線E1〜Enに順次供給する。
データ駆動部20は,タイミング制御部50からのデータ駆動制御信号DCSに応じてデータ信号を生成し,生成されたデータ信号をデータ線D1〜Dmに供給する。この際,データ駆動部20は,1水平期間に1水平ライン分のデータ信号をデータ線D1〜Dmに供給する。
タイミング制御部50は,外部から供給される同期信号に応じてデータ駆動制御信号DCSおよび走査駆動制御信SCSを生成する。タイミング制御部50で生成されたデータ駆動制御信号DCSはデータ駆動部20に供給され,走査駆動制御信号SCSは走査駆動部10に供給される。そして,タイミング制御部50は,外部から供給されるデータDataをデータ駆動部20に供給する。
画像表示部30は,外部から第1電源VDDおよび第2電源VSSを受ける。ここで,第1電源VDDおよび第2電源VSSは画素40の各々に供給される。各々の画素40はデータ信号に対応する画像を表示する。そして,画素40は,発光制御信号に応じて発光時間が制御される。
このように駆動される従来の発光表示装置において,各々の画素40は走査線S1〜Snとデータ線D1〜Dmの交差部に位置する。ここで,データ駆動部20は,m本のデータ線D1〜Dmに各々データ信号を供給するため,m本の出力線を有する。すなわち,従来の発光表示装置において,データ駆動部20は,データ線D1〜Dmと同一数の出力線を備えなければならない。
特開2004−12944号公報 特開2004−170766号公報
しかし,従来の発光表示装置によれば,データ駆動部20の内部には,m本の出力線を備えるために複数のデータ集積回路を含むことになり,これにより,製造費用が上昇するという問題点が発生する。特に,画像表示部30の解像度およびインチ数が大きくなるほど,データ駆動部20はさらに多い出力線を含み,これにより製造費用がさらに上昇する。
そこで,本発明はこのような問題点に鑑みてなされたもので,その目的は,データ駆動部の出力線数を減少させることが可能な発光表示装置,デマルチプレキシング回路および発光表示装置の駆動方法を提供することにある。
上記課題を解決するために,本発明のある観点によれば,複数の走査線に走査信号を順次供給する走査駆動部と;複数の出力線を有し,上記走査信号が供給される期間に,上記複数の出力線の各々に複数のデータ信号を供給するデータ駆動部と;上記複数の走査線と複数のデータ線により区画された領域に位置する複数の画素を含む画像表示部と;上記複数の出力線の各々に設けられ,上記出力線に供給されるデータ信号を上記複数のデータ線に供給する複数のトランジスタを含むデマルチプレクサと;所定の電圧を上記複数のデータ線に印加する複数の初期化トランジスタを有する初期化部と;を含むことを特徴とする,発光表示装置が提供される。
また,上記画素の各々は,複数のトランジスタを有してもよく,上記複数のトランジスタのなかで,少なくとも一つはダイオード素子として用いられるように接続されてもよい。
また,上記出力線の各々に供給される複数のデータ信号が上記複数のデータ線に供給されるように,上記デマルチプレクサを制御するデマルチプレクサ制御部をさらに含んでもよい。
また,上記デマルチプレクサの各々に含まれるデータトランジスタと上記初期化部の各々に含まれる初期化トランジスタの数は,同一に設定されてもよい。
また,上記デマルチプレクサ制御部は,上記走査信号が供給される期間の間に,上記複数のデータトランジスタが順次ターンオンされるように,制御信号を供給してもよい。
また,上記デマルチプレクサ制御部は,上記データトランジスタがターンオンされる前に上記初期化トランジスタがターンオンされるように,初期化制御信号を供給してもよい。
また,上記デマルチプレクサ制御部は,上記初期化トランジスタが互いに異なる時間にターンオフされるように,上記初期化制御信号を供給してもよい。
また,上記データトランジスタと同一データ線に接続された上記初期化トランジスタは,上記同一データ線に接続された上記データトランジスタがターンオンされる前にターンオフされてもよい。
また,上記所定の電圧の電圧値は,上記所定の電圧が上記ダイオード素子として用いられるトランジスタに印加されるとき,上記ダイオード素子として用いられるトランジスタがターンオンされるように設定されてもよい。
また,上記画素の各々は,発光素子と,上記データ信号に応じて,発光素子に供給される電流を制御するための第1トランジスタと,上記第1トランジスタに接続され,上記データ信号に対応する電圧を充電するためのストレージキャパシタと,n番目(nは自然数)の走査線とデータ線に接続され,上記データ線から供給される上記データ信号を上記ストレージキャパシタに伝達するための第2トランジスタと,を含んでもよい。
また,上記データトランジスタおよび上記初期化トランジスタは,上記第2トランジスタと同一の型に設定されてもよい。
また,上記画素の各々は,上記第2トランジスタと上記第1トランジスタ間に接続され,自身のゲート端子とドレイン端子が電気的に接続される第3トランジスタと,n−1番目の走査線により制御され,上記第3トランジスタおよび第2初期化電源に接続される第4トランジスタと,上記n−1番目の走査線により制御され,上記発光素子および上記第1トランジスタに接続される第5トランジスタと,をさらに含んでもよい。
また,上記画素の各々は,上記n番目の走査線により制御され,上記第1トランジスタのゲート端子およびドレイン端子に接続される第3トランジスタと,発光制御線に接続される第4トランジスタおよび第5トランジスタと,n−1番目の走査線にゲート端子およびドレイン端子が接続され,ソース端子が第1トランジスタのゲート端子に接続される第6トランジスタと,をさらに含んでもよい。
また,上記所定電圧の電圧値は,上記データ駆動部から供給可能な上記データ信号の最低電圧値より低く設定されてもよい。
また,上記所定電圧の電圧値は,上記データ駆動部から供給可能な上記データ信号の最低電圧値から,上記画素に含まれて上記ダイオード素子として用いられるように接続されたトランジスタのしきい値電圧を差し引いた値より低く設定されてもよい。
また,上記デマルチプレクサの各々は3本のデータ線に接続されてもよく,上記3本のデータ線の各々は,赤色発光素子を含む赤色画素,緑色発光素子を含む緑色画素,および青色発光素子を含む青色画素に接続されてもよい。
また,上記赤色発光素子,上記緑色発光素子,および上記青色発光素子のなかで,発光効率の高い発光素子に上記データ信号が先に供給されるように,データトランジスタのターンオン順序が設定されてもよい。
また,上記三つのデータトランジスタのターンオン順序は,上記緑色発光素子に上記データ信号が最初に供給され,上記青色発光素子に上記データ信号が最後に供給されるように設定されてもよい。
また,上記初期化トランジスタの各々のサイズは,初期化トランジスタがターンオンしているターンオン時間によって設定されてもよい。
また,上記初期化トランジスタの各々のチャネル幅は,上記ターンオン時間が長いほど狭く設定されてもよい。
上記課題を解決するために,本発明の別の観点によれば,データ駆動部の各々の出力線ごとに設けられ,上記出力線に供給される複数のデータ信号を複数のデータ線に供給するための複数のデータトランジスタを備えるデマルチプレクサと;所定の電圧を上記複数のデータ線に供給するための複数の初期化トランジスタを備える初期化部と;を含むことを特徴とする,デマルチプレキシング回路が提供される。
また,上記デマルチプレクサの各々に含まれる上記複数のデータトランジスタと,上記初期化部の各々に含まれる上記複数の初期化トランジスタの数は,同一に設定されてもよい。
また,上記デマルチプレクサの各々に含まれる上記複数のデータトランジスタは,順次ターンオンされて,上記複数のデータ信号を上記複数のデータ線に供給してもよい。
また,上記初期化部に含まれる各々の初期化トランジスタは,上記データトランジスタより先にターンオンされ,互いに異なる時間にターンオフされてもよい。
また,上記初期化トランジスタの各々は,上記初期化トランジスタと同一データ線に接続されたデータトランジスタがターンオンされる前にターンオフされてもよい。
また,上記所定の電圧の電圧値は,上記データ線に供給可能な最低のデータ信号の電圧値より低く設定されてもよい。
また,上記初期化トランジスタの各々のチャネル幅は,ターンオンしている時間が長いほど狭く設定されてもよい。
上記課題を解決するために,本発明の別の観点によれば,複数の走査線に走査信号を順次供給する段階と;上記走査信号が供給されている間,データ駆動部の各々の出力線に複数のデータ信号を供給する段階と;上記各々の出力線に設けられた複数のデータトランジスタが順次ターンオンされて,複数のデータ線に上記複数のデータ信号を供給する段階と;上記データトランジスタがターンオンされる前に,上記複数のデータ線に接続された初期化トランジスタがターンオンされて,初期化電源の電圧を上記複数のデータ線に供給する段階と;を含むことを特徴とする,発光表示装置の駆動方法が提供される。
また,上記初期化トランジスタは,互いに異なる時間にターンオフされてもよい。
また,上記初期化トランジスタの各々は,上記初期化トランジスタと同一データ線に接続された上記データトランジスタがターンオンされる前にターンオフされてもよい。
また,上記各々の出力線に三つのデータトランジスタが接続され,上記三つのデータトランジスタに接続された3本のデータ線は,赤色発光素子を含む赤色画素,緑色発光素子を含む緑色画素,および青色発光素子を含む青色画素に各々接続されてもよい。
また,上記データトランジスタのターンオン順序は,上記データトランジスタに接続された上記発光素子の発光効率が高いほど早く設定されてもよい。
また,上記データトランジスタは,上記緑色発光素子に上記データ信号が最初に供給され,上記青色発光素子に上記データ信号が最後に供給されるように,ターンオン順序が設定されてもよい。
以上説明したように,本発明によれば,デマルチプレクサにより,1本の出力線に供給されるデータ信号をi本のデータ線に供給することができるので,製造費用を節減することができる。
以下に,添付した図面を参照しながら,本発明の好適な実施の形態について詳細に説明する。なお,本明細書及び図面において,実質的に同一の機能構成を有する発明特定事項については,同一の符号を付することにより重複説明を省略する。
また,本発明の好適な実施形態を図2〜図18に基づいて詳細に説明する。
図2は本発明の第1実施形態による発光表示装置を示すブロック図である。
図2に示すように,本発明の第1実施形態による発光表示装置は,走査駆動部110,データ駆動部120,画像表示部130,タイミング制御部150,デマルチプレクサブロック部160,およびデマルチプレクサ制御部170を備えている。
画像表示部130は,走査線S1〜Snと第2データ線DL1〜DLmにより区画された領域に位置する複数の画素140を含む。各々の画素140は,第2データ線DLから供給されるデータ信号に対応する光を発生する。
走査駆動部110は,タイミング制御部150から供給される走査駆動制御信号SCSに応じて走査信号を生成し,生成された走査信号を走査線S1〜Snに順次供給する。また,走査駆動部110は,走査駆動制御信号SCSに応じて発光制御信号を生成し,生成された発光制御信号を発光制御線E1〜Enに順次供給する。
データ駆動部120は,タイミング制御部150から供給されるデータ駆動制御信号DCSに応じてデータ信号を生成し,生成されたデータ信号を第1データ線D1〜Dm/iに供給する。ここで,各々の第1データ線D1〜Dm/iはデータ駆動部120の出力線ごとに設けられ,データ駆動部120は,走査信号が供給される期間(1水平期間)ごとに各々の第1データ線D1〜Dm/iにi個(iは2以上の自然数)のデータ信号を供給する。
タイミング制御部150は,外部から供給される同期信号に応じてデータ駆動制御信号DCSおよび走査駆動制御信号SCSを生成する。タイミング制御部150で生成されたデータ駆動制御信号DCSはデータ駆動部120に供給され,走査駆動制御信号SCSは走査駆動部110に供給される。そして,タイミング制御部150は,外部から供給されたデータDataをデータ駆動部120に供給する。
デマルチプレクサブロック部160はm/i個のデマルチプレクサ162を含む。言い換えれば,デマルチプレクサブロック部160は第1データ線D1〜Dm/iと同一数のデマルチプレクサ162を含み,デマルチプレクサ162は第1データ線D1〜Dm/iに各々接続される。
そして,各々のデマルチプレクサ162はi本の第2データ線DLに接続される。このようなマルチプレクサ162は,1水平期間ごとに,第1データ線Dに供給されるデータ信号をi本の第2データ線DLに順次供給する。すなわち,デマルチプレクサ162は,1本の第1データ線Dに供給されるデータ信号をi本の第2データ線DLに供給する。このように,1本の第1データ線Dに供給されるデータ信号をi本の第2データ線DLに供給すると,データ駆動部120に含まれた出力線の数が急激に減少する。例えば,iを3と仮定すると,データ駆動部120に含まれた出力線の数は従来の1/3に減少し,これにより,データ駆動部120の内部に含まれるデータ集積回路の数も減少する。すなわち,本発明によると,デマルチプレクサ162により,1本の第1データ線Dに供給されるデータ信号をi本の第2データ線DLに供給することにより,製造費用を節減することができる利点がある。
デマルチプレクサ制御部170は,1水平期間にi個の制御信号をデマルチプレクサ162に各々供給する。すなわち,デマルチプレクサ制御部170は,1本の第1データ線Dに供給されるデータ信号がi本の第2データ線DLに供給されるように,i個の制御信号を供給する。ここで,デマルチプレクサ制御部170がタイミング制御部150の外部に設けられたものと示しているが,本発明のほかの実施形態によると,上記デマルチプレクサ制御部170はタイミング制御部150の内部に設けることもできる。
図3は,図2に示すデマルチプレクサの内部回路を示す図である。図3の実施形態においては,説明の便宜性のため,iを3と仮定する。そして,図3に示すデマルチプレクサは,一番目の第1データ線D1に接続されたデマルチプレクサと仮定する。
図3に示すように,各々のデマルチプレクサ162は,第1スイッチング素子(またはトランジスタ)T1,第2スイッチング素子T2,および第3スイッチング素子T3を含む。
第1スイッチング素子T1は,一番目の第1データ線D1と一番目の第2データ線DL1間に設けられて,一番目の第1データ線D1に供給されるデータ信号を一番目の第2データ線DL1に供給する。このような第1スイッチング素子T1は,デマルチプレクサ制御部170から供給される第1制御信号CS1により駆動される。
第2スイッチング素子T2は,一番目の第1データ線D1と二番目の第2データ線DL2間に設けられて,一番目の第1データ線D1に供給されるデータ信号を二番目の第2データ線DL2に供給する。このような第2スイッチング素子T2は,デマルチプレクサ制御部170から供給される第2制御信号CS2により駆動される。
第3スイッチング素子T3は一番目の第1データ線D1と三番目の第2データ線DL3間に設けられて,一番目の第1データ線D1に供給されるデータ信号を三番目の第2データ線DL3に供給する。かかる第3スイッチング素子T3は,デマルチプレクサ制御部170から供給される第3制御信号CS3により駆動される。
このようなデマルチプレクサ162の詳細な動作過程は画素140の構造とともに後述する。
図4は図2に示す画素の第1実施形態を示す回路図である。実質的に,本実施形態においては,データ信号が印加される前に初期化信号を受信する構造を有する全ての画素140を適用することができる。ここで,各々の画素140に含まれたトランジスタのなかで,少なくとも一つ以上のトランジスタはダイオード素子として用いられるように接続される。
図4に示すように,本発明の第1実施形態による各々の画素140は,発光素子OLEDと,第2データ線DL,走査線Sおよび発光制御線Eに接続され発光素子OLEDを発光させるための画素回路142とを含む。
発光素子OLEDのアノード電極は,画素回路142に接続され,カソード電極は第2電源VSSに接続される。第2電源VSSは第1電源VDDより低い電圧,例えば接地電圧などであり得る。発光素子OLEDは,画素回路142から供給される電流に対応する光を生成する。このため,発光素子OLEDは蛍光性および/または燐光性を有する有機物質などで形成される。
画素回路142は,第1電源VDDと,第n−1走査線Sn−1との間に接続されるストレージキャパシタCstおよび第6トランジスタM6と,第1電源VDDとデータ線DL間に接続される第2トランジスタM2および第4トランジスタM4と,発光素子OLEDと発光制御線Enに接続される第5トランジスタM5と,第5トランジスタM5と第2トランジスタM2および第4トランジスタM4の共通点である第1ノードN1との間に接続される第1トランジスタM1と,第1トランジスタM1のゲート端子とドレイン端子間に接続される第3トランジスタM3とを含む。図4において,第1〜第6トランジスタM1〜M6はP型MOSFETとして示されているが,本実施形態がこれに限定されるものではない。
第1トランジスタM1のソース端子は,第1ノードN1に接続され,ドレイン端子は第5トランジスタM5のソース端子に接続される。そして,第1トランジスタM1のゲート端子はストレージキャパシタCstに接続される。このような第1トランジスタM1は,ストレージキャパシタCstに充電された電圧に対応する電流を発光素子OLEDに供給する。
第3トランジスタM3のドレイン端子は第1トランジスタM1のゲート端子に接続され,ソース端子は第1トランジスタM1のドレイン端子に接続される。そして,第3トランジスタM3のゲート端子は第n走査線Snに接続される。このような第3トランジスタM3は,第n走査線Snに走査信号が供給されるときにターンオンされて第1トランジスタM1をダイオード形態で接続させる。すなわち,第3トランジスタM3がターンオンされるとき,第1トランジスタM1はダイオード形態で接続される。
第2トランジスタM2のソース端子はデータ線DLに接続され,ドレイン端子は第1ノードN1に接続される。そして,第2トランジスタM2のゲート端子は第n走査線Snに接続される。このような第2トランジスタM2は,第n走査線Snに走査信号が供給されるときにターンオンされ,データ線DLに供給されるデータ信号を第1ノードN1に供給する。
第4トランジスタM4のドレイン端子は第1ノードN1に接続され,ソース端子は第1電源VDDに接続される。そして,第4トランジスタM4のゲート端子は発光制御線Eに接続される。このような第4トランジスタM4は,発光制御信号が供給されないときにターンオンされて,第1電源VDDと第1ノードN1を電気的に接続させる。
第5トランジスタM5のソース端子は,第1トランジスタM1のドレイン端子に接続され,ドレイン端子は発光素子OLEDに接続される。そして,第5トランジスタM5のゲート端子は発光制御線Eに接続される。このような第5トランジスタM5は,発光制御信号が供給されないときにターンオンされて,第1トランジスタM1から供給される電流を発光素子OLEDに供給する。つまり,発光制御信号がHighのときにトランジスタ(M4,M5)がターンオンする。
第6トランジスタM6のソース端子は,ストレージCstに接続され,ドレイン端子およびゲート端子は,第n−1走査線Sn−1に接続される。このような第6トランジスタM6は,第n−1走査線Sn−1に走査信号が供給されるときにターンオンされて,ストレージキャパシタCstおよび第1トランジスタM1のゲート端子を初期化させる。つまり,ストレージキャパスシタCstを充電し,第1トランジスタM1をターンオンさせる。
図5は,デマルチプレクサと画素の連結構造を詳細に示す図である。ここで,デマルチプレクサには赤色(R),緑色(G)および青色(B)の画素が接続されると仮定する(すなわち,i=3)。そして,図6は,走査線,データ線およびデマルチプレクサに供給される駆動波形を示すタイミングチャートである。
図5および図6に示すように,まず,第n−1走査線Sn−1に走査信号が供給されると,画素142R,142G,142Bの各々に含まれた第6トランジスタM6がターンオンされる。第6トランジスタM6がターンオンされると,ストレージキャパシタCstおよび第1トランジスタM1のゲート端子が第n−1走査線Sn−1に接続される。すなわち,第6トランジスタM6がターンオンされると,ストレージキャパシタCstおよび第1トランジスタM1のゲート端子に走査信号が供給されて初期化される。つまり,ストレージキャパスシタCstを充電し,第1トランジスタM1をターンオンさせる。ここで,走査信号はデータ信号より低い電圧値を有する。
第n−1走査線Sn−1に走査信号が供給されるとき,第1スイッチング素子T1,第2スイッチング素子T2および第3スイッチング素子T3が順次ターンオンされることにより,一番目の第2データ線DL1〜三番目の第2データ線DL3に順次データ信号を供給する。この際,第2トランジスタM2はターンオフ状態を維持するため,画素142R,142G,142Bにはデータ信号が供給されない。
その後,第n走査線Snに走査信号が供給される。第n走査線Snに走査信号が供給されると,画素142R,142G,142Bの各々に含まれた第2トランジスタM2および第3トランジスタM3がターンオンされる。画素142R,142G,142Bの各々に含まれた第2トランジスタM2および第3トランジスタM3がターンオンされた後,第1制御信号CS1により第1スイッチング素子T1がターンオンされる。
第1スイッチング素子T1がターンオンされると,一番目の第1データ線D1に供給されるデータ信号が第1スイッチング素子T1を介して第1画素142Rの第1ノードN1に供給される。この際,第1トランジスタM1のゲート端子電圧は第n−1走査線Sn−1に供給された走査信号により初期化されたため(すなわち,第1ノードN1に印加されたデータ信号の電圧より低く設定されるため),第1トランジスタM1がターンオンされる。第1トランジスタM1がターンオンされると,第1ノードN1に印加されたデータ信号が第1トランジスタM1および第3トランジスタM3を介してストレージキャパシタCstの一側に供給される。この際,ストレージキャパシタCstには,データ信号に対応する電圧が充電される。そして,ストレージキャパシタCstには,データ信号に対応する電圧のほかに,第1トランジスタM1のしきい値電圧に相当する電圧がさらに充電される。
その後,第1スイッチング素子T1がオフされ,第2スイッチング素子T2および第3スイッチング素子T3が順次ターンオンされ,第2画素142Gおよび第3画素142Bにデータ信号が順次供給される。
すなわち,本発明によると,デマルチプレクサ162により,1本の第1データ線D1に供給されるデータ信号をi本の第2データ線DLに供給することができる利点がある。ところが,本発明の第1実施形態による発光表示装置においては,特定の画素142にデータ信号が供給されないおそれがある。
これを図5に基づいて詳細に説明する。まず,第1スイッチング素子T1がターンオンされる期間の間に,前述したように,第1画素142RのストレージキャパシタCstにデータ信号に対応する電圧が充電される。ここで,第1スイッチング素子T1がターンオンされる期間の間に,第2画素142Gおよび第3画素142Bの第2トランジスタM2および第3トランジスタM3は,第n走査線Snに供給される走査信号により,ターンオン状態を維持する。
第2画素142Gの第2トランジスタM2および第3トランジスタM3がターンオン状態を維持すると,第1トランジスタM1のゲート端子は二番目の第2データ線DL2に電気的に接続される。ここで,二番目の第2データ線DL2は,寄生キャパシタなどにより,以前期間(以前フィールドまたは以前フレーム)に供給されたデータ信号の電圧値を維持する。したがって,第1トランジスタM1のゲート端子の電圧値は,以前期間に供給されたデータ信号の電圧値に変化する。すなわち,第n−1走査線Sn−1に供給された走査信号により初期化された電圧値が,以前期間に供給されたデータ信号の電圧値に変化する。
その後,第2制御信号CS2により第2スイッチング素子T2がターンオンされる。第2スイッチング素子T2がターンオンされると,一番目の第1データ線D1に供給されるデータ信号が二番目の第2データ線DL2に供給される。二番目の第2データ線DL2に供給されたデータ信号は,第2画素142Gの第2トランジスタM2を介して第1ノードN1に供給される。ここで,第1ノードN1は現在のデータ信号に対応する電圧値に設定され,第1トランジスタM1のゲート端子は以前データ信号の電圧値に設定される。この場合,第1ノードN1に供給された電圧値が以前データ信号の電圧値および第1トランジスタM1のしきい値の和電圧より大きい場合にだけ第1トランジスタM1がターンオンされ,そのほかの場合には第1トランジスタM1がターンオフされる。
すなわち,本発明の第1実施形態においては,デマルチプレクサ162の駆動時,第2画素142Gおよび第3画素142Bに含まれた第1トランジスタM1のゲート端子の電圧値が変化するため,所望のデータ信号が供給されなく,これにより所望画像の映像を表示することができない問題点が発生する。
図7は,図2に示す画素の第2実施形態を示す回路図である。図7に示す画素140は,データ信号が印加される前に初期化信号を受ける。そして,各々の画素140に含まれた少なくとも一つ以上のトランジスタはダイオード素子として用いられるように接続される。
図7に示すように,本発明の第2実施形態による各々の画素140は,発光素子OLEDと,第2データ線DLおよび走査線Sに接続されて発光素子OLEDを発光させるための画素回路144とを含む。
発光素子OLEDのアノード電極は画素回路144に接続され,カソード電極は第2電源VSSに接続される。第2電源VSSは第1電源VDDより低い電圧,例えば接地電圧などであり得る。発光素子OLEDは,画素回路144から供給される電流に対応する光を生成する。このため,発光素子OLEDは蛍光性および/または燐光性を有する有機物質などから形成される。
画素回路144は,第1データ線DLと第n走査線Snに接続された第2トランジスタM2と,第2トランジスタM2と第2初期化電源Vint2間に接続される第3トランジスタM3および第4トランジスタM4と,第1電源VDDと発光素子OLED間に接続される第1トランジスタM1および第5トランジスタM5と,第1トランジスタM1のソース端子とゲート端子間に接続されるストレージキャパシタCstとを含む。図7において,第1〜第4トランジスタM1〜M4はP型MOSFETとして示し,第5トランジスタM5がN型MOSFETとして示しているが,本実施形態がこれに限定されるものではない。ただし,第5トランジスタM5は第1〜第4トランジスタM1〜M4と異なる型のMOSFETで形成される。
第1トランジスタM1のソース端子は,第1電源VDDに接続され,ドレイン端子は,第5トランジスタM5のソース端子に接続される。そして,第1トランジスタM1のゲート端子は第3トランジスタM3のゲート端子に接続される。このような第1トランジスタM1は,ストレージキャパシタCstに充電された電圧に対応する電流を発光素子OLEDに供給する。
第5トランジスタM5のドレイン端子は発光素子OLEDに接続され,ゲート端子は第n−1走査線Sn−1に接続される。このような第n−1走査線Sn−1に走査信号SSn−1が供給されないときにターンオンされ,第1トランジスタM1から供給される電流を発光素子OLEDに供給する。
第2トランジスタM2のゲートス端子は第n走査線Snに接続され,ソース端子は第2データ線DLに接続される。そして,第2トランジスタM2のドレイン端子は第3トランジスタM3のソース端子に接続される。このような第2トランジスタM2は,第n走査線Snに走査信号SSnが供給されるときにターンオンされ,データ線DLに供給されるデータ信号を第3トランジスタM3に供給する。
第3トランジスタM3のドレイン端子は第4トランジスタM4のソース端子に接続される。そして,第3トランジスタM3のドレイン端子およびゲート端子は電気的に接続される。すなわち,第3トランジスタM3は,ドレイン端子およびゲート端子が電気的に接続されてダイオードとして用いられる。
第4トランジスタM4のゲート端子は第n−1走査線Sn−1に接続され,ドレイン端子は第2初期化電源Vint2に接続される。このような第4トランジスタM4は,第n−1走査線Sn−1に走査信号が供給されるときにターンオンされ,第2初期化電源Vint2を第3トランジスタM3に供給する。
図8はデマルチプレクサと図7に示す画素の連結構造を詳細に示す図である。ここで,一つのデマルチプレクサ162には赤色(R),緑色(G)および青色(B)の画素が接続されると仮定する(すなわち,i=3)。そして,図9は,走査線,データ線およびデマルチプレクサに供給される駆動波形を示すタイミングチャートである。
図8および図9に示すように,まず,第n−1走査線Sn−1に走査信号が供給されると,画素144R,144G,144Bの各々に含まれた第4トランジスタM4がターンオンされる。第4トランジスタM4がターンオンされると,ストレージキャパシタCstの一側端,第1トランジスタM1のゲート端子,および第3トランジスタM3のゲート端子が第2初期化電源Vint2に接続される。すなわち,第4トランジスタM4がターンオンされると,ストレージキャパシタCstの一側端,第1トランジスタM1のゲート端子,および第3トランジスタM3のゲート端子に第2初期化電源Vint2が供給されて初期化される。ここで,第2初期化電源Vint2は,データ駆動部120から供給し得るデータ信号の最低電圧から第3トランジスタM3のしきい値電圧を差し引いた電圧より低く設定される。
その後,第n走査線Snに走査信号が供給される。第n走査線Snに走査信号が供給されると,画素144R,144G,144Bの各々に含まれた第2トランジスタM2がターンオンされる。画素144R,144G,144Bの各々に含まれた第2トランジスタM2がターンオンされた後,第1制御信号CS1により第1スイッチング素子T1がターンオンされる。
第1スイッチング素子T1がターンオンされると,一番目の第1データ線D1に供給されるデータ信号が第1スイッチング素子T1を介して第1画素144Rの第3トランジスタM3のソース端子に供給される。この際,第3トランジスタM3のゲート端子は第2初期化電源Vint2により初期化されたため(すなわち,ソース端子より低い電圧を有するため)ターンオンされる。第3トランジスタM3がターンオンされると,データ信号が第3トランジスタM3のゲート端子,つまりストレージキャパシタCstの一側端に供給される。この際,ストレージキャパシタCstには,データ信号に対応する電圧が充電される。そして,ストレージキャパシタCstには,データ信号に対応する電圧のほかに,第1トランジスタM1のしきい値電圧に相当する電圧がさらに充電される。
その後,第1スイッチング素子T1がオフされ,第2スイッチング素子T2および第3スイッチング素子T3が順次ターンオンされ,第2画素144Gおよび第3画素144Bにデータ信号が順次供給される。
すなわち,本発明の第2実施形態によると,デマルチプレクサ162により,1本の第1データ線D1に供給されるデータ信号をi本の第2データ線DLに供給することができる。ところが,本発明の第2実施形態においても,特定の画素144にデータ信号が供給されないおそれがある。
これを詳細に説明する。まず,第1スイッチング素子T1がターンオンされる期間の間に,前述したように,第1画素144RのストレージキャパシタCstに,データ信号に対応する電圧が充電される。ここで,第1スイッチング素子T1がターンオンされる期間の間に,第2画素144Gおよび第3画素144Bの第2トランジスタM2は,第n走査線Snに供給される走査信号により,ターンオン状態を維持する。
第2画素144Gの第2トランジスタM2がターンオン状態を維持すると,第1トランジスタM1および第3トランジスタM3のゲート端子は二番目の第2データ線DL2に電気的に接続される。ここで,二番目の第2データ線DL2は,寄生キャパシタなどにより,以前期間(以前フィールドまたは以前フレーム)に供給されたデータ信号の電圧値を維持する。したがって,第1トランジスタM1および第3トランジスタM3のゲート端子の電圧値は以前期間に供給されたデータ信号の電圧値に変化する。すなわち,第2初期化電源Vint2により初期化された電圧値が,以前期間に供給されたデータ信号の電圧値に変化する。
その後,第2制御信号CS2により第2スイッチング素子T2がターンオンされる。第2スイッチング素子T2がターンオンされると,一番目の第1データ線D1に供給されるデータ信号が二番目の第2データ線D2に供給される。二番目の第2データ線D2に供給されたデータ信号は,第2画素144Gの第2トランジスタM2を介して第3トランジスタM3のソース端子に供給される。すなわち,第3トランジスタM3のソース端子には,現在のデータ信号に対応する電圧値が印加され,ゲート端子には,以前データ信号に対応する電圧値が印加される。この場合,現在のデータ信号の電圧値が以前データ信号の電圧値および第3トランジスタM1のしきい値より高い場合には第3トランジスタM3がターンオンされ,そのほかの場合には第3トランジスタM3がターンオフされる。
すなわち,本発明の第2実施形態においては,デマルチプレクサ162の駆動時,第2画素144Gおよび第3画素144Bに含まれた第3トランジスタM3のゲート端子の電圧値が変化するため,データ信号が供給されない場合が生じ,これにより所望画像の映像を表示することができない問題点が発生する。このような問題点を解決するため,本発明は図10に示すような発光表示装置を提案する。
図10は本発明の第3実施形態による発光表示装置を示す図である。図10において,図2と同一構成には同一符号を付するとともにその詳細な説明は省略する。
図10に示すように,本発明の第3実施形態による発光表示装置は,走査駆動部110,データ駆動部120,画像表示部130,タイミング制御部150,デマルチプレクサブロック部160,デマルチプレクサ制御部170,および初期化ブロック部200を含む。
上記初期化ブロック部200は,i本の第2データ線DLに接続された複数の初期化部202を含む。このような初期化部202は,第2データ線DLの各々にデータ信号が供給される前に第1初期化電源を供給する。
図11に初期化部202の詳細な回路図を示す。
初期化ブロック部200は,図11に示すように,i個の初期化スイッチング素子T4,T5,T6を含む(ここでは,iを3と仮定する)。初期化スイッチング素子T4,T5,T6は第1初期化電源Vint1に共通的に接続されるとともに相違した第2データ線DLに接続される。このような初期化スイッチング素子T4,T5,T6は同時にターンオンされるとともに相違した時間にターンオフされることにより,第2データ線DLの各々に第1初期化電源Vint1を供給する。
一方,本実施形態において,初期化部202に含まれた初期化スイッチング素子T4,T5,T6は,図12に示すように,デマルチプレクサ162に含まれるデータスイッチング素子T1,T2,T3に隣接して位置することができる。ここで,初期化スイッチング素子T4,T5,T6がデータスイッチング素子T1,T2,T3に隣接して位置するか,または互いに隔離して位置するかにかかわらず,動作過程は同一である。以下,初期化スイッチング素子T4,T5,T6がデータスイッチング素子T1,T2,T3に隣接して位置すると仮定して説明する。そして,図12に示すように,デマルチプレクサ162および初期化部202が配置される場合,デマルチプレクサ162および初期化部202を通称してデマルチプレクシング回路という。
第1スイッチング素子T1は,一番目の第1データ線D1と一番目の第2データ線DL1間に設けられて,一番目の第1データ線D1に供給されるデータ信号を一番目の第2データ線DL1に供給する。このような第1スイッチング素子T1は,図12に示すように,デマルチプレクサ制御部170から供給される第1制御信号CS1により駆動される。
第2スイッチング素子T2は,一番目の第1データ線D1と二番目の第2データ線DL2間に設けられて,一番目の第1データ線D1に供給されるデータ信号を二番目の第2データ線DL2に供給する。このような第2スイッチング素子T2は,図12に示すように,デマルチプレクサ制御部170から供給される第2制御信号CS2によりターンオンされる。
第3スイッチング素子T3は,一番目の第1データ線D1と三番目の第2データ線DL3間に設けられて,一番目の第1データ線D1に供給されるデータ信号を三番目の第2データ線DL3に供給する。このような第3スイッチング素子T3は,図12に示すように,デマルチプレクサ制御部170から供給される第3制御信号CS3によりターンオンされる。
第4スイッチング素子T4は第1初期化電源Vint1と一番目の第2データ線DL1間に設けられ,第1初期化電源Vint1の電圧値を一番目の第2データ線DL1に供給する。ここで,第1初期化電源Vint1の電圧値は,画像表示部130に供給可能なデータ信号の最低電圧より低く設定される。例えば,データ駆動部120から画像表示部130に供給可能な最低電圧が2Vであれば,第1初期化電源Vint1の電圧値は2Vより低く設定される。実質的に,第1初期化電源Vint1は,画像表示部130に供給可能な最低のデータ信号の電圧から,画素140に含まれたトランジスタのしきい値電圧を差し引いた電圧より低く設定される。第4スイッチング素子T4は,図12に示すように,デマルチプレクサ制御部170から供給される第1初期化制御信号Cb1によりターンオンされる。
第5スイッチング素子T5は第1初期化電源Vint1と二番目の第2データ線DL2間に設けられて,第1初期化電源Vint1の電圧値を二番目の第2データ線DL2に供給する。このような第5スイッチング素子T5は,図12に示すように,デマルチプレクサ制御部170から供給される第2初期化制御信号Cb2によりターンオンされる。
第6スイッチング素子T6は第1初期化電源Vint1と三番目の第2データ線DL3間に設けられて,第1初期化電源Vint1の電圧値を三番目の第2データ線DL3に供給する。このような第6スイッチング素子T6は,図12に示すように,デマルチプレクサ制御部170から供給される第3初期化制御信号Cb3によりターンオンされる。
一方,デマルチプレクサ制御部170は,走査線Sに走査信号が供給される都度,第1制御信号CS1,第2制御信号CS2および第3制御信号CS3を順次供給する。ここで,各々の制御信号CS1〜CS3は第2期間L2の時間差を置いて供給される。そして,第1制御信号CS1は,走査信号SSが供給されてから第1期間L1の後に供給される。また,第3制御信号CS3は,走査信号SSが上昇する前,つまり第1期間L1だけ先に上昇される。
そして,デマルチプレクサ制御部170は,走査信号SSと同期するように(同一時点に),第1初期化制御信号Cb1,第2初期化制御信号Cb2および第3初期化制御信号Cb3を同時に供給する。ここで,第1初期化制御信号Cb1は,第1制御信号CS1と重畳しないように,第1制御信号CS1の供給直前に上昇する。第2初期化制御信号Cb2は,第2制御信号CS2と重畳しないように,第2制御信号CS2の供給直前に上昇する。第3初期化制御信号Cb3は,第3制御信号CS3の供給直前に上昇する。すなわち,第4スイッチング素子T4〜第6スイッチング素子T6の各々は,自身と同一データ線に接続された第1スイッチング素子T1〜第3スイッチング素子T3がターンオンされる前にターンオフされる。
一方,図11および図12には,スイッチング素子T1〜T6がP型として示されているが,本実施形態はこれに限定されない。実質的に,スイッチング素子T1〜T6は画素140に含まれ,第2データ線DLに接続されたトランジスタと同一型に設定される。例えば,第2データ線DLに接続されたトランジスタがP型に形成されると,スイッチング素子T1〜T6もP型に形成され,第2データ線DLに接続されたトランジスタがN型に形成されると,スイッチング素子T1〜T6もN型に形成される。
図13は,図12に示すデマルチプレクサおよび初期化部と図4に示す画素の連結構造を示す図である。ここで,一つのデマルチプレクサには,赤色(R),緑色(G)および青色(B)の画素が接続されると仮定する(すなわち,i=3)。そして,図14は,図13および図15に示すデマルチプレクサ,初期化部および画素に供給される第1の駆動波形を示すタイミングチャートである。
図13および図14に示すように,まず,第n−1走査線Sn−1に走査信号が供給されると,画素142R,142G,142Bの各々に含まれた第6トランジスタM6がターンオンされる。第6トランジスタM6がターンオンされると,ストレージキャパシタCstおよび第1トランジスタM1のゲート端子が第n−1走査線Sn−1に接続される。すなわち,第6トランジスタM6がターンオンされると,ストレージキャパシタCstおよび第1トランジスタM1のゲート端子に走査信号が供給されて初期化される。
その後,第n走査線Snに走査信号が供給される。第n走査線Snに走査信号が供給されると,画素142R,142G,142Bの各々に含まれた第2トランジスタM2および第3トランジスタM3がターンオンされる。そして,第n走査線Snに供給される走査信号と同期するように,第1初期化制御信号Cb1,第2初期化制御信号Cb2および第3初期化制御信号Cb3が供給される。第1初期化制御信号Cb1〜第3初期化制御信号Cb3が供給されると,第4スイッチング素子T4〜第6スイッチング素子T6がターンオンされる。
第4スイッチング素子T4〜第6スイッチング素子T6がターンオンされると,第1初期化電源Vint1の電圧が一番目の第2データ線DL1〜三番目の第2データ線DL3に供給される。一番目の第2データ線DL1〜三番目の第2データ線DL3に供給された第1初期化電源Vint1は画素142R,142G,142Bの第1ノードN1に供給される。ここで,画素142R,142G,142Bの各々に含まれた第1トランジスタM1のゲート端子は第n−1走査線Sn−1に供給された走査信号により初期化されたので,走査信号に対応する電圧を維持する。
第1ノードN1に第1初期化電源Vint1が供給されると,第1トランジスタM1はターンオンまたはターンオフされる。実際に,第1トランジスタM1のターンオンまたはターンオフは第1初期化電源Vint1の電圧値によって決定される。ここで,第1初期化電源Vint1の電圧値は,画像表示部130に供給可能な最低のデータ信号の電圧から,画素140に含まれたトランジスタのしきい値電圧を差し引いた電圧より低く設定される。
例えば,第1トランジスタM1がターンオンされると,第1トランジスタM1のゲート端子の電圧値は第1初期化電源Vint1の電圧値に変化する。そして,第1トランジスタM1がターンオフされると,第1トランジスタM1のゲート端子の電圧値は走査信号の電圧値を維持する。
その後,第1制御信号CS1が供給され,第1スイッチング素子T1がターンオンされる。ここで,第1制御信号CS1が供給される前,第1初期化制御信号Cb1の供給が中断され,第2初期化制御信号Cb2および第3初期化制御信号Cb3は第1制御信号CS1と重畳するように引き続き供給される。
第1制御信号CS1が供給されると,第1スイッチング素子T1がターンオンされる。第1スイッチング素子T1がターンオンされると,一番目の第1データ線D1に供給されるデータ信号が第2トランジスタM2を介して第1画素142Rの第1ノードN1に供給される。第1ノードN1にデータ信号の電圧が供給されると,第1トランジスタM1がターンオンされる。言い換えれば,第1トランジスタM1のゲート端子の電圧値は第1初期化電源Vint1または走査信号の電圧値に設定されるため,第1ノードN1にデータ信号が供給されるとき,第1トランジスタM1がターンオンされる。第1トランジスタM1がターンオンされると,第1ノードN1に印加されたデータ信号が第1トランジスタM1および第3トランジスタM3を介してストレージキャパシタCstの一側に供給される。この際,ストレージキャパシタCstには,データ信号に対応する電圧が充電される。
その後,第1スイッチング素子T1がオフされ,第2制御信号CS2に応じて第2スイッチング素子T2がターンオンされる。ここで,第2制御信号CS2が供給される前,第2初期化制御信号Cb2の供給が中断され,第3初期化制御信号Cb3は第2制御信号CS2と重畳するように引き続き供給される。
第1制御信号CS1が供給されると,第2スイッチング素子T2がターンオンされる。第2スイッチング素子T2がターンオンされると,一番目の第1データ線D1に供給されるデータ信号が第2トランジスタM2を介して第2画素142Gの第1ノードN1に供給される。第1ノードN1にデータ信号の電圧が供給されると,第1トランジスタM1がターンオンされる。言い換えれば,第1トランジスタM1のゲート端子の電圧値は第1初期化電源Vint1または走査信号の電圧値に設定されるため,第1ノードにデータ信号が供給されるとき,第1トランジスタM1がターンオンされる。第1トランジスタM1がターンオンされると,第1ノードN1に印加されたデータ信号が第1トランジスタM1および第3トランジスタM3を介してストレージキャパシタCstの一側に供給される。この際,ストレージキャパシタCstには,データ信号に対応する電圧が充電される。
その後,第2スイッチング素子T2がオフされ,第3制御信号CS3に応じて第3スイッチング素子T3がターンオンされる。ここで,第3制御信号CS3が供給される前,第3初期化制御信号Cb3の供給が中断される。
第3制御信号CS3が供給されると,第3スイッチング素子T3がターンオンされる。第3スイッチング素子T3がターンオンされると,一番目の第1データ線D1に供給されるデータ信号が第2トランジスタM2を介して第3画素142Bの第1ノードN1に供給される。第1ノードN1にデータ信号の電圧が供給されると,第1トランジスタM1がターンオンされる。言い換えれば,第1トランジスタM1のゲート端子の電圧値は第1初期化電源Vint1または走査信号の電圧値に設定されるため,第1ノードにデータ信号が供給されるとき,第1トランジスタM1がターンオンされる。第1トランジスタM1がターンオンされると,第1ノードN1に印加されたデータ信号が第1トランジスタM1および第3トランジスタM3を介してストレージキャパシタCstの一側に供給される。この際,ストレージキャパシタCstには,データ信号に対応する電圧が充電される。
前述したように,本実施形態によると,デマルチプレクサ162により,1本の第1データ線D1に供給されるデータ信号をi本の第2データ線DLに供給することができる利点がある。そして,本実施形態においては,データスイッチング素子と対応するように,初期化素子をさらに設け,各々の第2データ線DLにデータ信号が供給されるまで第1初期化電源Vint1を供給することにより,安定的に所望の画像を表示することができる。
図15は,図12に示すデマルチプレクサおよび初期化部と図7に示す画素の連結構造を示す図である。ここで,一つのデマルチプレクサには,赤色(R),緑色(G)および青色(B)の画素が接続されると仮定する。
図14および図15に示すように,まず,第n−1走査線Sn−1に走査信号が供給されると,画素144R,144G,144Bの各々に含まれた第4トランジスタM4がターンオンされる。第4トランジスタM4がターンオンされると,ストレージキャパシタCstの一側端,第1トランジスタM1のゲート端子および第3トランジスタM3のゲート端子が第2初期化電源Vint2に接続される。すなわち,第4トランジスタM4がターンオンされると,ストレージキャパシタCstの一側端,第1トランジスタM1のゲート端子および第3トランジスタM3のゲート端子に第2初期化電源Vint2が供給されて初期化される。ここで,第2初期化電源Vint2は,データ駆動部120から供給可能なデータ信号の最低電圧から第3トランジスタM3のしきい値電圧を差し引いた電圧より低く設定される。一方,第2初期化電源Vint2および第1初期化電源Vint1の電圧値は互いに同じにまたは異に設定される。
その後,第n走査線Snに走査信号が供給される。第n走査線Snに走査信号が供給されると,画素144R,144G,144Bの各々に含まれた第2トランジスタM2がターンオンされる。そして,第n走査線Snに供給される走査信号と同期するように,第1初期化制御信号Cb1,第2初期化制御信号Cb2および第3初期化制御信号Cb3が供給される。第1初期化制御信号Cb1〜第3初期化制御信号Cb3が供給されると,第4スイッチング素子T4〜第6スイッチング素子T6がターンオンされる。
第4スイッチング素子T4〜第6スイッチング素子T6がターンオンされると,第1初期化電源Vint1の電圧が一番目の第2データ線DL1〜三番目の第2データ線DL3に供給される。一番目の第2データ線DL1〜三番目の第2データ線DL3に供給された第1初期化電源Vint1は画素144R,144G,144Bに含まれた第3トランジスタM3のソース端子に供給される。ここで,第3トランジスタM3のゲート端子は第2初期化電源Vint2により初期化されたので,第2初期化電源Vint2の電圧値を維持する。
第3トランジスタM3のソース端子に第1初期化電源Vint1が供給されると,第1トランジスタM1はターンオンまたはターンオフされる。実際に,第3トランジスタM3のターンオンまたはターンオフは初期化電源Vint1の電圧値によって決定される。ここで,第3トランジスタM3がターンオンされると,第3トランジスタM3のゲート端子の電圧値は第1初期化電源Vint1の電圧値に変化する。そして,第3トランジスタM3がターンオフされると,第3トランジスタM3のゲート端子の電圧値は第2初期化電源Vint2の電圧値を維持する。
その後,第1制御信号CS1が供給され,第1スイッチング素子T1がターンオンされる。ここで,第1制御信号CS1が供給される前,第1初期化制御信号Cb1の供給が中断され,第2初期化制御信号Cb2および第3初期化制御信号Cb3は第1制御信号CS1と重畳するように引き続き供給される。
第1スイッチング素子T1がターンオンされると,一番目の第1データ線D1に供給されるデータ信号が第1スイッチング素子T1を介して第1画素144Rの第3トランジスタM3のソース端子に供給される。この際,第3トランジスタM3のゲート端子は,第1初期化電源Vint1または第2初期化電源Vint2により初期化されたので,ターンオンされる。第3トランジスタM3がターンオンされると,データ信号が第3トランジスタM3のゲート端子,つまりストレージキャパシタCstの一側端に供給される。この際,ストレージキャパシタCstには,データ信号に対応する電圧が充電される。そして,ストレージキャパシタCstには,データ信号に対応する電圧のほかに,第1トランジスタM1のしきい値電圧に相当する電圧がさらに充電される。
その後,第1スイッチング素子T1がオフされ,第2制御信号CS2に応じて第2スイッチング素子T2がターンオンされる。ここで,第2制御信号CS2が供給される前,第2初期化制御信号Cb2の供給が中断され,第3初期化制御信号Cb3は第2制御信号CS2と重畳するように引き続き供給される。
第2スイッチング素子T2がターンオンされると,一番目の第1データ線D1に供給されるデータ信号が第2スイッチング素子T2を介して第2画素144Gの第3トランジスタM3のソース端子に供給される。この際,第3トランジスタM3のゲート端子は第1初期化電源Vint1または第2初期化電源Vint2により初期化されたので,ターンオンされる。第3トランジスタM3がターンオンされると,データ信号が第3トランジスタM3のゲート端子,つまりストレージキャパシタCstの一側端に供給される。この際,ストレージキャパシタCstには,データ信号に対応する電圧が充電される。そして,ストレージキャパシタCstには,データ信号に対応する電圧のほかに,第1トランジスタM1のしきい値電圧に相当する電圧がさらに充電される。
その後,第2スイッチング素子T2がオフされ,第3制御信号CS3に応じて第3スイッチング素子T3がターンオンされる。ここで,第3制御信号CS3が供給される前,第3初期化制御信号Cb3の供給が中断される。
第3スイッチング素子T3がターンオンされると,一番目の第1データ線D1に供給されるデータ信号が第3スイッチング素子T3を介して第3画素144Bの第3トランジスタM3のソース端子に供給される。この際,第3トランジスタM3のゲート端子は第1初期化電源Vint1または第2初期化電源Vint2により初期化されたので,ターンオンされる。第3トランジスタM3がターンオンされると,データ信号が第3トランジスタM3のゲート端子,つまりストレージキャパシタCstの一側端に供給される。この際,ストレージキャパシタCstには,データ信号に対応する電圧が充電される。そして,ストレージキャパシタCstには,データ信号に対応する電圧のほかに,第1トランジスタM1のしきい値電圧に相当する電圧がさらに充電される。
前述したように,本実施形態によると,デマルチプレクサ162により,1本の第1データ線D1に供給されるデータ信号をi本の第2データ線DLに供給することができる利点がある。そして,本発明においては,データスイッチング素子と対応するように,初期化素子をさらに設け,各々の第2データ線DLにデータ信号が供給されるまで第1初期化電源Vint1を供給することにより,安定的に所望の画像を表示することができる。
一方,図14に示すように,走査信号が供給される期間の間に,初期化スイッチング素子T4,T5,T6のターンオン時間は互いに異なるように設定される。ここで,走査信号が供給される期間の間に最短のターンオン時間を有する初期化スイッチング素子は広いチャネル幅を有するように設定されなければならない。
図16は,初期化スイッチング素子のチャネル幅を示すグラフである。図16において,第4初期化スイッチング素子t4が最短のターンオン時間を有するとともに第6初期化スイッチング素子T6が最長のターンオン時間を有すると仮定する。
図16に示すように,最短のターンオン時間を有する第4初期化スイッチング素子T4は,チャネル幅をおよそ60μmに設定する場合に,所望時間(およそ5μs)内に第1初期化電圧Vint1を十分に供給することができる。そして,最長のターンオン時間を有する第6初期化スイッチング素子T6は,チャネル幅をおよそ10μmに設定すると,所望時間(およそ25μs)内に第1初期化電圧Vint1を十分に供給することができる。また,第4初期化スイッチング素子T4と第6初期化スイッチング素子T6間のターンオン時間を有する第5初期化スイッチング素子T5は,チャネル幅をおよそ20μmに設定すると,所望時間(およそ138μs)内に第1初期化電圧Vint1を十分に供給することができる。
図16から分かるように,初期化スイッチング素子T4〜T6は,どのくらいのチャネル幅を確保する場合に,第1初期化電圧Vint1を第2データ線DLに十分に供給することができ,これにより,安定した動作を確保することができる。ここで,初期化スイッチング素子T4〜T6のチャネル幅をみんな同一に設定するためには,第4初期化スイッチング素子T4と同一なチャネル幅を有するように,第5初期化スイッチング素子T5および第6初期化スイッチング素子T6のチャネル幅を制御しなければならない。
しかし,初期化スイッチング素子T4〜T6のチャネル幅をみんな同一に設定すると,初期化スイッチング素子T4〜T6が占める面積が増加するため,設計自由度を確保し難い。さらに,初期化スイッチング素子T4〜T6が占める面積が増加すると,周辺回路が占める面積が減少し,これにより信頼性が低下するおそれがある。したがって,本発明の実施形態においては,初期化スイッチング素子T4〜T6のターンオン時間に対応して初期化スイッチング素子T4〜T6のサイズ(つまり,チャネル幅)を互いに異なるように設定する。
言い換えれば,図17に示すように,走査信号が供給される期間に最短のターン時間を有する第4初期化スイッチング素子T4のサイズを最大に設定し,最長のターンオン時間を有する第6初期化T6のサイズを最小に設定する。このように,初期化スイッチング素子T4〜T6のターンオン時間に対応して初期化スイッチング素子T4〜T6のサイズを互いに異なるように設定すると,初期化スイッチング素子T5,T6が占める面積が減少し,これにより設計自由度を確保することができる。さらに,後にターンオンされる初期化スイッチング素子のサイズを小さく設定すると,初期化スイッチング素子から供給される電圧(または電流)が減少し,消費電力を低減することができる。
一方,実験的に,走査信号SSが供給される期間の間に,先にデータ信号を受ける画素140よりは,後にデータ信号を受ける画素140において,より高い電流が発光素子OLEDに供給される。したがって,本実施形態においては,発光素子OLEDの発光効率を考慮して,第1〜第3制御信号CS1〜CS3の印加順序を図18のように設定することができる(この場合,各々のデマルチプレクサ162は赤色(R),緑色(G)および青色(B)画素に接続されると仮定する)。
図18は,図13および図15に示すデマルチプレクサ,初期化部および画素に供給される第2の駆動波形を示すタイミングチャートである。
これをより詳細に説明すると,走査信号が供給される期間の間に,先にデータ信号を受けた画素140のストレージキャパシタCstには,データ信号に対応する電圧が充電される。しかし,後にデータ信号を受けた画素140のストレージキャパシタCstにはデータ信号が十分に供給されないため,所望の電圧より高い電圧が充電される。すなわち,同一の諧調値を有するデータ信号が供給されても,後にデータ信号を受ける画素140であるほど,高い電流が発光素子OLEDに供給される。
一方,発光素子OLEDの発光効率は,一般に緑色(G)発光素子OLED,赤色(R)発光素子OLED,および青色(B)発光素子OLEDの順に設定される。したがって,本発明においては,図18に示すように,発光効率の高い緑色(G)発光素子OLEDに先にデータ信号が供給されるように,第2制御信号CS3を先に供給し,発光効率の低い青色(B)発光素子OLEDに後にデータ信号が供給されるように,第3制御信号CS3を最後に供給する。すると,同一諧調値を有するデータ信号が供給されるとき,発光効率の高い緑色(G)発光素子OLEDに最低電流が供給され,発光効率の低い青色(B)発光素子OLEDに最高電流が供給される。すなわち,本発明においては,発光素子OLEDの発光効率を考慮して第1〜第3制御信号CS1〜CS3の供給順序を制御することにより,ホワイトバランスの向上した画像を表示することができる。
上記に説明したように,各々のデマルチプレクサにi個の初期化トランジスタをさらに設け,初期化トランジスタと同一のデータ線に接続されたデータトランジスタがターンオンされるまで初期化トランジスタをターンオンさせることにより,画素に所望のデータ信号を供給することができる。そして,本実施形態発明によると,デマルチプレクサに含まれたトランジスタのターンオンタイミングが発光素子の発光効率を考慮して設定されるため,より向上した画質の映像を表示することができる。
また,本実施形態によれば,初期化スイッチング素子のサイズを,ターンオン時間に対応して相違させて設定することにより,初期化スイッチング素子のサイズを減らすことができ,これにより設計自由度を確保することができる。また,初期化スイッチング素子のサイズを減らすことにより,初期化スイッチング素子を介して供給される電圧(または電流)を最小化することができ,これにより消費電力を低減することができる。
以上,添付図面を参照しながら本発明の好適な実施形態について説明したが,本発明はかかる例に限定されない。当業者であれば,特許請求の範囲に記載された技術的思想の範疇内において,各種の変更例または修正例に想到し得ることは明らかであり,それらについても当然に本発明の技術的範囲に属するものと了解される。
本発明は,データ駆動部の出力線数を減少させるようにした発光表示装置,デマルチプレキシング回路および発光表示装置の駆動方法に適用可能である。
従来の一般的な発光表示装置を示すブロック図である。 本発明の第1実施形態による発光表示装置を示すブロック図である。 図2に示すデマルチプレクサの第1実施形態を示す回路図である。 図2に示す画素の第1実施形態を示す回路図である。 図3および図4に示すデマルチプレクサおよび画素が結合された状態を示す回路図である。 図5に示すデマルチプレクサおよび画素に供給される駆動波形を示すタイミングチャートである。 図2に示す画素の第2実施形態を示す回路図である。 図3および図7に示すデマルチプレクサおよび画素が結合された状態を示す回路図である。 図8に示すデマルチプレクサおよび画素に供給される駆動波形を示すタイミングチャートである。 本発明の第3実施形態による発光表示装置を示すブロック図である。 図10に示す初期化部の詳細を示す回路図である。 図10に示す初期化部がデマルチプレクサに隣接して設けられた状態を示す回路図である。 図4と図12に示すデマルチプレクサ,初期化部および画素とが結合された状態を示す回路図である。 図13および図15に示すデマルチプレクサ,初期化部および画素に供給される第1の駆動波形を示すタイミングチャートである。 図7と図12に示すデマルチプレクサ,初期化部および画素とが結合された状態を示す回路図である。 初期化スイッチング素子のターンオン時間に対応するチャネル幅を示すグラフである。 ターンオン時間に反比例して初期化スイッチング素子のサイズが設定された状態を示す図である。 図13および図15に示すデマルチプレクサ,初期化部および画素に供給される第2の駆動波形を示すタイミングチャートである。
符号の説明
10,110 走査駆動部
20,120 データ駆動部
30,130 画像表示部
142,144 画素回路
40,140,142R,142G,142B,144R,144G,144B 画素
50,150 タイミング制御部
160 デマルチプレクサブロック部
162 デマルチプレクサ
170 デマルチプレクサ制御部
200 初期化ブロック部
202 初期化部

Claims (33)

  1. 複数の走査線に走査信号を順次供給する走査駆動部と;
    複数の出力線を有し,前記走査信号が供給される期間に,前記複数の出力線の各々に複数のデータ信号を供給するデータ駆動部と;
    前記複数の走査線と複数のデータ線により区画された領域に位置する複数の画素を含む画像表示部と;
    前記複数の出力線の各々に設けられ,前記出力線に供給されるデータ信号を前記複数のデータ線に供給するための複数のトランジスタを含むデマルチプレクサと;
    所定の電圧を前記複数のデータ線に印加する複数の初期化トランジスタを有する初期化部と;
    を含むことを特徴とする,発光表示装置。
  2. 前記画素の各々は,複数のトランジスタを有し,前記複数のトランジスタのなかで,少なくとも一つはダイオード素子として用いられるように接続されることを特徴とする,請求項1に記載の発光表示装置。
  3. 前記出力線の各々に供給される複数のデータ信号が前記複数のデータ線に供給されるように,前記デマルチプレクサを制御するデマルチプレクサ制御部をさらに含むことを特徴とする,請求項1または2のいずれかに記載の発光表示装置。
  4. 前記デマルチプレクサの各々に含まれるデータトランジスタと前記初期化部の各々に含まれる初期化トランジスタの数は,同一に設定されることを特徴とする,請求項1〜3のいずれかに記載の発光表示装置。
  5. 前記デマルチプレクサ制御部は,前記走査信号が供給される期間の間に,前記複数のデータトランジスタが順次ターンオンされるように,制御信号を供給することを特徴とする,請求項4に記載の発光表示装置。
  6. 前記デマルチプレクサ制御部は,前記データトランジスタがターンオンされる前に前記初期化トランジスタがターンオンされるように,初期化制御信号を供給することを特徴とする,請求項5に記載の発光表示装置。
  7. 前記デマルチプレクサ制御部は,前記初期化トランジスタが互いに異なる時間にターンオフされるように,前記初期化制御信号を供給することを特徴とする,請求項5または6のいずれかに記載の発光表示装置。
  8. 前記データトランジスタと同一データ線に接続された前記初期化トランジスタは,前記同一データ線に接続された前記データトランジスタがターンオンされる前にターンオフされることを特徴とする,請求項7に記載の発光表示装置。
  9. 前記所定の電圧の電圧値は,前記所定の電圧が前記ダイオード素子として用いられるトランジスタに印加されるとき,前記ダイオード素子として用いられるトランジスタがターンオンされるように設定されることを特徴とする,請求項2〜8のいずれかに記載の発光表示装置。
  10. 前記画素の各々は:
    発光素子と;
    前記データ信号に応じて,前記発光素子に供給される電流を制御するための第1トランジスタと;
    前記第1トランジスタに接続され,前記データ信号に対応する電圧を充電するためのストレージキャパシタと;
    n番目(nは自然数)の走査線とデータ線に接続され,前記データ線から供給される前記データ信号を前記ストレージキャパシタに伝達するための第2トランジスタと;
    を含むことを特徴とする,請求項1〜9のいずれかに記載の発光表示装置。
  11. 前記データトランジスタおよび前記初期化トランジスタは,前記第2トランジスタと同一の型に設定されることを特徴とする,請求項10に記載の発光表示装置。
  12. 前記画素の各々は,
    前記第2トランジスタと前記第1トランジスタ間に接続され,自身のゲート端子とドレイン端子が電気的に接続される第3トランジスタと;
    n−1番目の走査線により制御され、前記第3トランジスタおよび第2初期化電源に接続される第4トランジスタと;
    前記n−1番目の走査線により制御され、前記発光素子および前記第1トランジスタに接続される第5トランジスタと;をさらに含むことを特徴とする、請求項10に記載の発光表示装置。
  13. 前記画素の各々は,
    前記n番目の走査線により制御され,前記第1トランジスタのゲート端子およびドレイン端子に接続される第3トランジスタと;
    発光制御線に接続される第4トランジスタおよび第5トランジスタと;
    n−1番目の走査線にゲート端子およびドレイン端子が接続され,ソース端子が第1トランジスタのゲート端子に接続される第6トランジスタと;
    をさらに含むことを特徴とする,請求項10に記載の発光表示装置。
  14. 前記所定電圧の電圧値は,前記データ駆動部から供給可能な前記データ信号の最低電圧値より低く設定されることを特徴とする,請求項10〜13のいずれかに記載の発光表示装置。
  15. 前記所定電圧の電圧値は,前記データ駆動部から供給可能な前記データ信号の最低電圧値から,前記画素に含まれて前記ダイオード素子として用いられるように接続されたトランジスタのしきい値電圧を差し引いた値より低く設定されることを特徴とする,請求項10〜14のいずれかに記載の発光表示装置。
  16. 前記デマルチプレクサの各々は3本のデータ線に接続され,前記3本のデータ線の各々は,赤色発光素子を含む赤色画素,緑色発光素子を含む緑色画素,および青色発光素子を含む青色画素に接続されることを特徴とする,請求項1〜15のいずれかに記載の発光表示装置。
  17. 前記赤色発光素子,前記緑色発光素子,および前記青色発光素子のなかで,発光効率の高い発光素子に前記データ信号が先に供給されるように,データトランジスタのターンオン順序が設定されることを特徴とする,請求項16に記載の発光表示装置。
  18. 前記三つのデータトランジスタのターンオン順序は,前記緑色発光素子に前記データ信号が最初に供給され,前記青色発光素子に前記データ信号が最後に供給されるように設定されることを特徴とする,請求項17に記載の発光表示装置。
  19. 前記初期化トランジスタの各々のサイズは,前記初期化トランジスタがターンオンしているターンオン時間によって設定されることを特徴とする,請求項1〜18のいずれかに記載の発光表示装置。
  20. 前記初期化トランジスタの各々のチャネル幅は,前記ターンオン時間が長いほど狭く設定されることを特徴とする,請求項19に記載の発光表示装置。
  21. データ駆動部の各々の出力線ごとに設けられ,前記出力線に供給される複数のデータ信号を複数のデータ線に供給するための複数のデータトランジスタを備えるデマルチプレクサと;
    所定の電圧を前記複数のデータ線に供給するための複数の初期化トランジスタを備える初期化部と;
    を含むことを特徴とする,デマルチプレキシング回路。
  22. 前記デマルチプレクサの各々に含まれる前記複数のデータトランジスタと,前記初期化部の各々に含まれる前記複数の初期化トランジスタの数は,同一に設定されることを特徴とする,請求項21に記載のデマルチプレキシング回路。
  23. 前記デマルチプレクサの各々に含まれる前記複数のデータトランジスタは,順次ターンオンされて,前記複数のデータ信号を前記複数のデータ線に供給することを特徴とする,請求項21または22に記載のデマルチプレキシング回路。
  24. 前記初期化部に含まれる各々の初期化トランジスタは,前記データトランジスタより先にターンオンされ,互いに異なる時間にターンオフされることを特徴とする,請求項21〜23のいずれかに記載のデマルチプレキシング回路。
  25. 前記初期化トランジスタの各々は,前記初期化トランジスタと同一データ線に接続されたデータトランジスタがターンオンされる前にターンオフされることを特徴とする,請求項21〜24のいずれかに記載のデマルチプレキシング回路。
  26. 前記所定の電圧の電圧値は,前記データ線に供給可能な最低のデータ信号の電圧値より低く設定されることを特徴とする,請求項21〜25のいずれかに記載のデマルチプレキシング回路。
  27. 前記初期化トランジスタの各々のチャネル幅は,ターンオンしている時間が長いほど狭く設定されることを特徴とする,請求項21〜25のいずれかに記載のデマルチプレキシング回路。
  28. 複数の走査線に走査信号を順次供給する段階と;,
    前記走査信号が供給されている間,データ駆動部の各々の出力線に複数のデータ信号を供給する段階と;,
    前記各々の出力線に設けられた複数のデータトランジスタが順次ターンオンされて,複数のデータ線に前記複数のデータ信号を供給する段階と;,
    前記データトランジスタがターンオンされる前に,前記複数のデータ線に接続された初期化トランジスタがターンオンされて,初期化電源の電圧を前記複数のデータ線に供給する段階と;
    を含むことを特徴とする,発光表示装置の駆動方法。
  29. 前記初期化トランジスタは,互いに異なる時間にターンオフされることを特徴とする,請求項28に記載の発光表示装置の駆動方法。
  30. 前記初期化トランジスタの各々は,前記初期化トランジスタと同一データ線に接続された前記データトランジスタがターンオンされる前にターンオフされることを特徴とする,請求項29に記載の発光表示装置の駆動方法。
  31. 前記各々の出力線に三つのデータトランジスタが接続され,前記三つのデータトランジスタに接続された3本のデータ線は,赤色発光素子を含む赤色画素,緑色発光素子を含む緑色画素,および青色発光素子を含む青色画素に各々接続されることを特徴とする,請求項28〜30のいずれかに記載の発光表示装置の駆動方法。
  32. 前記データトランジスタのターンオン順序は,前記データトランジスタに接続された前記発光素子の発光効率が高いほど早く設定されることを特徴とする,請求項31に記載の発光表示装置の駆動方法。
  33. 前記データトランジスタは,前記緑色発光素子に前記データ信号が最初に供給され,前記青色発光素子に前記データ信号が最後に供給されるように,ターンオン順序が設定されることを特徴とする,請求項32に記載の発光表示装置の駆動方法。
JP2005236879A 2004-08-25 2005-08-17 発光表示装置,デマルチプレキシング回路およびその駆動方法 Active JP4641896B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040067283A KR100581809B1 (ko) 2004-08-25 2004-08-25 디멀티플렉싱 회로 및 이를 이용한 발광 표시장치
KR1020040067285A KR100581810B1 (ko) 2004-08-25 2004-08-25 발광 표시장치와 그의 구동방법

Publications (2)

Publication Number Publication Date
JP2006065328A true JP2006065328A (ja) 2006-03-09
JP4641896B2 JP4641896B2 (ja) 2011-03-02

Family

ID=36111818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005236879A Active JP4641896B2 (ja) 2004-08-25 2005-08-17 発光表示装置,デマルチプレキシング回路およびその駆動方法

Country Status (2)

Country Link
US (1) US8199079B2 (ja)
JP (1) JP4641896B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007065614A (ja) * 2005-03-31 2007-03-15 Lg Philips Lcd Co Ltd エレクトロルミネセンス表示装置及びその駆動方法並びにエレクトロルミネセンス表示パネル
JP2007323036A (ja) * 2006-06-05 2007-12-13 Samsung Sdi Co Ltd 有機電界発光表示装置及びその駆動方法
JP2008158475A (ja) * 2006-12-20 2008-07-10 Samsung Sdi Co Ltd 有機電界発光表示装置
JP2008262143A (ja) * 2007-04-10 2008-10-30 Samsung Sdi Co Ltd 有機電界発光表示装置およびこれを利用した有機電界発光表示装置の駆動方法
JP2009037195A (ja) * 2007-08-03 2009-02-19 Samsung Sdi Co Ltd 発光装置及びこれを利用した表示装置、発光装置の駆動方法及び表示装置の駆動方法
JP2010113326A (ja) * 2008-11-07 2010-05-20 Samsung Mobile Display Co Ltd 有機電界発光表示装置
US7847768B2 (en) 2006-06-05 2010-12-07 Samsung Mobile Display Co., Ltd. Organic electroluminescence display and driving method thereof
US9076382B2 (en) 2006-04-17 2015-07-07 Samsung Display Co., Ltd. Pixel, organic light emitting display device having data signal and reset voltage supplied through demultiplexer, and driving method thereof
JP2018500606A (ja) * 2014-12-29 2018-01-11 昆山国顕光電有限公司Kunshan Go−Visionox Opto−Electronics Co., Ltd. データ駆動回路及びその駆動方法と有機発光表示装置
WO2018173281A1 (ja) * 2017-03-24 2018-09-27 シャープ株式会社 表示装置およびその駆動方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100840116B1 (ko) * 2005-04-28 2008-06-20 삼성에스디아이 주식회사 발광 표시장치
KR100666637B1 (ko) * 2005-08-26 2007-01-10 삼성에스디아이 주식회사 유기 전계발광 표시장치의 발광제어 구동장치
KR100666646B1 (ko) * 2005-09-15 2007-01-09 삼성에스디아이 주식회사 유기전계발광표시장치 및 유기전계발광표시장치의 구동방법
KR20080012630A (ko) * 2006-08-04 2008-02-12 삼성에스디아이 주식회사 유기 발광 디스플레이 장치 및 그의 구동 방법
KR100897171B1 (ko) 2007-07-27 2009-05-14 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR100924143B1 (ko) * 2008-04-02 2009-10-28 삼성모바일디스플레이주식회사 평판표시장치 및 그의 구동 방법
KR101030004B1 (ko) * 2009-09-30 2011-04-20 삼성모바일디스플레이주식회사 화소 회로 및 이를 이용한 유기전계발광 표시 장치
KR20130141153A (ko) * 2012-06-15 2013-12-26 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR101918270B1 (ko) * 2012-06-28 2019-01-30 삼성디스플레이 주식회사 화소 회로, 유기 발광 표시 장치 및 화소 회로의 구동 방법
TWI473061B (zh) * 2012-10-22 2015-02-11 Au Optronics Corp 電致發光顯示面板及其驅動方法
KR102035718B1 (ko) * 2012-11-26 2019-10-24 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR102048562B1 (ko) 2013-05-13 2019-11-26 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR102254623B1 (ko) * 2013-12-13 2021-05-24 삼성디스플레이 주식회사 유기 발광 표시 장치
US9190005B2 (en) 2014-03-05 2015-11-17 Innolux Corporation Display panel
KR20160000087A (ko) * 2014-06-23 2016-01-04 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR102251927B1 (ko) * 2015-02-13 2021-05-17 삼성디스플레이 주식회사 픽셀 회로 및 이를 포함하는 표시 장치
CN106328058A (zh) 2016-08-24 2017-01-11 武汉华星光电技术有限公司 像素电路的驱动方法
US10657893B2 (en) * 2017-06-19 2020-05-19 Sharp Kabushiki Kaisha Display device
US11100882B1 (en) * 2020-01-31 2021-08-24 Sharp Kabushiki Kaisha Display device
KR20210149267A (ko) * 2020-06-01 2021-12-09 삼성디스플레이 주식회사 표시장치

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000105574A (ja) * 1998-09-29 2000-04-11 Matsushita Electric Ind Co Ltd 電流制御型発光装置
WO2001006484A1 (fr) * 1999-07-14 2001-01-25 Sony Corporation Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque
JP2001312243A (ja) * 2000-02-22 2001-11-09 Semiconductor Energy Lab Co Ltd 画像表示装置およびその駆動回路
WO2002039420A1 (fr) * 2000-11-07 2002-05-16 Sony Corporation Affichage a matrice active et affichage electroluminescent organique a matrice active
JP2002149125A (ja) * 2000-11-10 2002-05-24 Nec Corp パネル表示装置のデータ線駆動回路
JP2002215096A (ja) * 2000-12-29 2002-07-31 Samsung Sdi Co Ltd 有機電界発光表示装置、有機電界発光表示装置の駆動方法及び有機電界発光表示装置のピクセル回路
JP2002333866A (ja) * 2001-05-09 2002-11-22 Sanyo Electric Co Ltd 駆動回路および表示装置
JP2003076327A (ja) * 2001-09-05 2003-03-14 Nec Corp 電流駆動素子の駆動回路及び駆動方法ならびに画像表示装置
JP2003114645A (ja) * 2001-08-02 2003-04-18 Seiko Epson Corp 単位回路の制御に使用されるデータ線の駆動
JP2003150112A (ja) * 2001-11-14 2003-05-23 Matsushita Electric Ind Co Ltd Oled表示装置およびその駆動方法
JP2003195812A (ja) * 2001-08-29 2003-07-09 Nec Corp 電流負荷デバイス駆動用半導体装置及びそれを備えた電流負荷デバイス
JP2003308045A (ja) * 2002-03-21 2003-10-31 Samsung Sdi Co Ltd 表示装置及びその駆動方法
WO2003091978A1 (en) * 2002-04-26 2003-11-06 Toshiba Matsushita Display Technology Co., Ltd. El display panel driving method
WO2003091979A1 (fr) * 2002-04-26 2003-11-06 Toshiba Matsushita Display Technology Co., Ltd. Procede de commande d'un dispositif d'affichage el
JP2004029528A (ja) * 2002-06-27 2004-01-29 Casio Comput Co Ltd 電流駆動装置及びその駆動方法並びに電流駆動装置を用いた表示装置
JP2004118196A (ja) * 2002-09-25 2004-04-15 Samsung Electronics Co Ltd 有機電界発光駆動素子とこれを有する有機電界発光表示パネル

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3110980B2 (ja) * 1995-07-18 2000-11-20 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 液晶表示装置の駆動装置及び方法
KR100430091B1 (ko) 1997-07-10 2004-07-15 엘지.필립스 엘시디 주식회사 액정표시장치
US6618043B2 (en) * 1999-02-16 2003-09-09 Sharp Kabushiki Kaisha Image display device and image display method
TW540251B (en) * 1999-09-24 2003-07-01 Semiconductor Energy Lab EL display device and method for driving the same
JP3819760B2 (ja) * 2001-11-08 2006-09-13 株式会社日立製作所 画像表示装置
JP3873845B2 (ja) * 2002-08-07 2007-01-31 三菱電機株式会社 映像表示装置
JP3685176B2 (ja) * 2002-11-21 2005-08-17 セイコーエプソン株式会社 駆動回路、電気光学装置及び駆動方法
JP3659247B2 (ja) * 2002-11-21 2005-06-15 セイコーエプソン株式会社 駆動回路、電気光学装置及び駆動方法
KR100490622B1 (ko) * 2003-01-21 2005-05-17 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 그 구동방법과 픽셀회로
KR100515318B1 (ko) * 2003-07-30 2005-09-15 삼성에스디아이 주식회사 표시 장치와 그 구동 방법

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000105574A (ja) * 1998-09-29 2000-04-11 Matsushita Electric Ind Co Ltd 電流制御型発光装置
WO2001006484A1 (fr) * 1999-07-14 2001-01-25 Sony Corporation Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque
JP2001312243A (ja) * 2000-02-22 2001-11-09 Semiconductor Energy Lab Co Ltd 画像表示装置およびその駆動回路
WO2002039420A1 (fr) * 2000-11-07 2002-05-16 Sony Corporation Affichage a matrice active et affichage electroluminescent organique a matrice active
JP2002149125A (ja) * 2000-11-10 2002-05-24 Nec Corp パネル表示装置のデータ線駆動回路
JP2002215096A (ja) * 2000-12-29 2002-07-31 Samsung Sdi Co Ltd 有機電界発光表示装置、有機電界発光表示装置の駆動方法及び有機電界発光表示装置のピクセル回路
JP2002333866A (ja) * 2001-05-09 2002-11-22 Sanyo Electric Co Ltd 駆動回路および表示装置
JP2003114645A (ja) * 2001-08-02 2003-04-18 Seiko Epson Corp 単位回路の制御に使用されるデータ線の駆動
JP2003195812A (ja) * 2001-08-29 2003-07-09 Nec Corp 電流負荷デバイス駆動用半導体装置及びそれを備えた電流負荷デバイス
JP2003076327A (ja) * 2001-09-05 2003-03-14 Nec Corp 電流駆動素子の駆動回路及び駆動方法ならびに画像表示装置
JP2003150112A (ja) * 2001-11-14 2003-05-23 Matsushita Electric Ind Co Ltd Oled表示装置およびその駆動方法
JP2003308045A (ja) * 2002-03-21 2003-10-31 Samsung Sdi Co Ltd 表示装置及びその駆動方法
WO2003091978A1 (en) * 2002-04-26 2003-11-06 Toshiba Matsushita Display Technology Co., Ltd. El display panel driving method
WO2003091977A1 (en) * 2002-04-26 2003-11-06 Toshiba Matsushita Display Technology Co., Ltd. Driver circuit of el display panel
WO2003091979A1 (fr) * 2002-04-26 2003-11-06 Toshiba Matsushita Display Technology Co., Ltd. Procede de commande d'un dispositif d'affichage el
JP2004029528A (ja) * 2002-06-27 2004-01-29 Casio Comput Co Ltd 電流駆動装置及びその駆動方法並びに電流駆動装置を用いた表示装置
JP2004118196A (ja) * 2002-09-25 2004-04-15 Samsung Electronics Co Ltd 有機電界発光駆動素子とこれを有する有機電界発光表示パネル

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007065614A (ja) * 2005-03-31 2007-03-15 Lg Philips Lcd Co Ltd エレクトロルミネセンス表示装置及びその駆動方法並びにエレクトロルミネセンス表示パネル
US9076382B2 (en) 2006-04-17 2015-07-07 Samsung Display Co., Ltd. Pixel, organic light emitting display device having data signal and reset voltage supplied through demultiplexer, and driving method thereof
US7847768B2 (en) 2006-06-05 2010-12-07 Samsung Mobile Display Co., Ltd. Organic electroluminescence display and driving method thereof
JP2007323036A (ja) * 2006-06-05 2007-12-13 Samsung Sdi Co Ltd 有機電界発光表示装置及びその駆動方法
US7796100B2 (en) 2006-06-05 2010-09-14 Samsung Mobile Display Co., Ltd. Organic electroluminescence display and driving method thereof
JP2008158475A (ja) * 2006-12-20 2008-07-10 Samsung Sdi Co Ltd 有機電界発光表示装置
US8018408B2 (en) 2006-12-20 2011-09-13 Samsung Mobile Display Co., Ltd. Organic light emitting diode display
JP2008262143A (ja) * 2007-04-10 2008-10-30 Samsung Sdi Co Ltd 有機電界発光表示装置およびこれを利用した有機電界発光表示装置の駆動方法
US8138997B2 (en) 2007-04-10 2012-03-20 Samsung Mobile Display Co., Ltd. Pixel, organic light emitting display using the same, and associated methods
JP2009037195A (ja) * 2007-08-03 2009-02-19 Samsung Sdi Co Ltd 発光装置及びこれを利用した表示装置、発光装置の駆動方法及び表示装置の駆動方法
JP2010113326A (ja) * 2008-11-07 2010-05-20 Samsung Mobile Display Co Ltd 有機電界発光表示装置
US8373626B2 (en) 2008-11-07 2013-02-12 Samsung Display Co., Ltd. Organic light emitting display device having demultiplexers
JP2018500606A (ja) * 2014-12-29 2018-01-11 昆山国顕光電有限公司Kunshan Go−Visionox Opto−Electronics Co., Ltd. データ駆動回路及びその駆動方法と有機発光表示装置
WO2018173281A1 (ja) * 2017-03-24 2018-09-27 シャープ株式会社 表示装置およびその駆動方法

Also Published As

Publication number Publication date
US20060107146A1 (en) 2006-05-18
US8199079B2 (en) 2012-06-12
JP4641896B2 (ja) 2011-03-02

Similar Documents

Publication Publication Date Title
JP4641896B2 (ja) 発光表示装置,デマルチプレキシング回路およびその駆動方法
KR100604060B1 (ko) 발광 표시장치와 그의 구동방법
JP7066339B2 (ja) 画素及びこれを用いた有機電界発光表示装置並びにその駆動方法
KR100602361B1 (ko) 디멀티플렉서 및 이를 이용한 발광 표시장치와 그의구동방법
KR100581810B1 (ko) 발광 표시장치와 그의 구동방법
JP5382985B2 (ja) 有機電界発光表示装置及びその駆動方法
KR100604054B1 (ko) 발광 표시장치
KR100604053B1 (ko) 발광 표시장치
KR100662978B1 (ko) 발광 표시장치와 그의 구동방법
KR100583138B1 (ko) 발광 표시장치
KR100688800B1 (ko) 발광 표시장치와 그의 구동방법
KR100840116B1 (ko) 발광 표시장치
JP4891153B2 (ja) 有機電界発光表示装置およびこれを利用した有機電界発光表示装置の駆動方法
EP1647967B1 (en) Organic light emitting display
JP2008040443A (ja) 有機電界発光表示装置
JP2007079580A (ja) 有機電界発光表示装置
JP2007052422A (ja) 有機電界発光表示装置
KR20110011942A (ko) 유기전계발광 표시장치
KR101717135B1 (ko) 유기전계발광 표시장치 및 그의 구동방법
KR100581809B1 (ko) 디멀티플렉싱 회로 및 이를 이용한 발광 표시장치

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081125

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100423

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101116

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101130

R150 Certificate of patent or registration of utility model

Ref document number: 4641896

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250