JP2006053120A - 組電池電圧検出装置 - Google Patents

Abstract

【課題】 回路構成が単純で電圧測定時間が短い組電池電圧検出装置を提供する。
【解決手段】 組電池電圧検出装置１０は、電圧検出部７と、電位出力端子１１１〜１１６と電圧検出部７とを各々断続可能なメインスイッチ２１〜２６と、電池モジュール１１〜１５からの電圧供給によりメインスイッチ２１〜２６を駆動するメインスイッチ駆動部３１〜３６、４１〜４６と、を備える。組電池電圧検出装置１０は、以下の（Ａ）、（Ｂ）、（Ｃ）のうち、（Ａ）および（Ｂ）の少なくとも一方と、（Ｃ）と、を満たす。（Ａ）最高電位端子１１１用のメインスイッチ２１は、ｐチャネル型対向型ＭＯＳＦＥＴである。（Ｂ）最低電位端子１１６用のメインスイッチ２６は、ｎチャネル型対向型ＭＯＳＦＥＴである。（Ｃ）中間電位端子１１２〜１１５用のメインスイッチ２２〜２５は、ｐチャネル型対向型ＭＯＳＦＥＴまたはｎチャネル型対向型ＭＯＳＦＥＴである。
【選択図】 図１

Description

本発明は、組電池を構成する電池モジュールの電圧を個別に検出可能な組電池電圧検出装置に関する。

例えば、ハイブリッド自動車や電気自動車、燃料電池車などには、所望の高電圧を確保するため、二次電池や燃料電池などの単電池を多数直列接続して構成される組電池が用いられている。組電池を用いると、配線抵抗損失の低減化や電池パックの小型化を図ることができる。このような組電池においては、各単電池の容量計算や保護管理のため、各単電池の電圧を個別に検出する必要がある。各単電池の電圧の検出には、組電池電圧検出装置が用いられる。

組電池電圧検出装置の一例として、特許文献１には、いわゆるフライングキャパシタ方式の組電池電圧検出装置が紹介されている。同文献記載の組電池電圧検出装置によると、各単電池の電圧は、以下の手順で検出される。まず、任意の単電池両端の電位差を、一対のマルチプレクサを介して、コンデンサに印加する。次に、両マルチプレクサを遮断状態とし、コンデンサの両端を電圧検出部に接続する。そして、コンデンサ両端の電位差から任意の単電池の電圧を測定する。任意の単電池の電圧を測定した後は、一対のマルチプレクサの接続を切り替え、電圧未測定の他の単電池の電圧を測定する。この作業を繰り返すことにより、組電池を構成する全ての単電池の電圧を測定する。
特開平１１−２４８７５５号公報

しかしながら、同文献記載の組電池電圧検出装置によると、まず一対のマルチプレクサを通じて各単電池からコンデンサに電圧を印加し、次いでコンデンサ両側の電位差を測定するという作業を、単電池の配置数だけ順次繰り返す必要があった。このため、全ての単電池の電圧の測定に要する時間が長かった。測定時間が長いと、測定時間中に組電池の動作状態（例えば電流、電圧、温度、ＳＯＣ（Ｓｔａｔｅ Ｏｆ Ｃｈａｒｇｅ）など）が変動するおそれがある。このため、測定した単電池の電圧に基づいて演算される組電池の状態（演算値）と、実際の組電池の状態（実際値）との間の誤差が、大きくなるおそれがある。

この点に鑑み、本発明者は、測定対象となる単電池の切り替えに要する時間を短縮することを検討した。つまり、マルチプレクサのスイッチング速度を高めることを検討した。検討の結果、本発明者は、一対のＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）のソース同士を接続した対向型ＭＯＳＦＥＴと、発光ダイオードと当該発光ダイオードの発光量に応じた起電圧を発生するフォトダイオードアレイとを組み合わせた光電素子と、ＭＯＳＦＥＴのゲート蓄積電荷を急速に充放電させるためのゲート制御回路と、を備える組電池電圧検出装置（以下、「光起電力型組電池電圧検出装置」と称す）を案出した。

各単電池と電圧検出部との間には、それぞれ対向型ＭＯＳＦＥＴが配置されている。対向型ＭＯＳＦＥＴのオン／オフにより、測定対象となる単電池が順次切り替えられる。オン／オフ時における対向型ＭＯＳＦＥＴのゲート駆動には、光電素子の起電圧が用いられる。ゲート制御回路は、対向型ＭＯＳＦＥＴのオン／オフ動作の高速化のために用いられる。

光起電力型組電池電圧検出装置によると、マルチプレクサのスイッチング速度の高速化は可能でなる。ところが、光起電力型組電池電圧検出装置の場合、高速化のためのゲート制御回路が、装置全体の回路規模を大型化してしまう。つまり、回路構成が複雑化してしまう。

本発明の組電池電圧検出装置は、上記課題に鑑みて完成されたものである。したがって、本発明は、回路構成が単純で、かつ電圧測定時間が短い組電池電圧検出装置を提供することを目的とする。

（１）上記課題を解決する第１の発明の組電池電圧検出装置は、直列接続されるＮ個の電池モジュールと、Ｎ個の該電池モジュールの最高電位を出力する１個の最高電位端子と、Ｎ個の該電池モジュールの最低電位を出力する１個の最低電位端子と、該最高電位端子と該最低電位端子との中間の電位を出力するＮ−１個の中間電位端子と、からなるＮ＋１個の電位出力端子と、を備えてなる組電池の、該電池モジュール毎の電圧を検出する組電池電圧検出装置であって、前記Ｎ個の電池モジュールの電圧を個別に検出する電圧検出部と、前記最高電位端子と該電圧検出部との間、前記最低電位端子と該電圧検出部との間、前記中間電気端子と該電圧検出部との間を、各々断続可能なＮ＋１個のメインスイッチと、該電池モジュールからの電圧供給により該メインスイッチを駆動するＮ＋１個のメインスイッチ駆動部と、を備え、以下の（Ａ）、（Ｂ）、（Ｃ）の条件のうち、（Ａ）および（Ｂ）の少なくとも一方と、（Ｃ）と、を満たすことを特徴とする組電池電圧検出装置。

（Ａ）該最高電位端子に接続される該メインスイッチは、制御電極とｐ型のキャリア注入電極とｐ型のキャリア収集電極とを持つｐｎｐ構造スイッチング素子、または互いの該キャリア注入電極同士が共通接続された一対の該ｐｎｐ構造スイッチング素子からなるｐｎｐ構造対向型スイッチング素子である。

（Ｂ）該最低電位端子に接続される該メインスイッチは、制御電極とｎ型のキャリア注入電極とｎ型のキャリア収集電極とを持つｎｐｎ構造スイッチング素子、または互いの該キャリア注入電極同士が共通接続された一対の該ｎｐｎ構造スイッチング素子からなるｎｐｎ構造対向型スイッチング素子である。

（Ｃ）該中間電位端子に接続される該メインスイッチは、該ｐｎｐ構造対向型スイッチング素子または該ｎｐｎ構造対向型スイッチング素子である。

ここで、「電池モジュール」とは、少なくとも一つの単電池からなる電源モジュールをいう。なお、単電池は、少なくとも一つの電池セルを有する。また、「制御電極」とは、例えばＦＥＴにおけるゲート、バイポーラトランジスタにおけるベースをいう。また、「キャリア注入電極」とは、例えばＦＥＴにおけるソース、バイポーラトランジスタにおけるエミッタをいう。また、「キャリア収集電極」とは、例えばＦＥＴにおけるドレイン、バイポーラトランジスタにおけるコレクタをいう。

前記光起電力型組電池電圧検出装置の場合、光電素子の起電圧を用いて、ＭＯＳＦＥＴのゲートを駆動していた。したがって、スイッチング速度の高速化のために、ゲート制御回路が必要であった。これに対して、本発明の組電池電圧検出装置は、電池モジュールの電圧を用いて、メインスイッチを駆動している。このため、メインスイッチのスイッチング速度は、比較的高速である。したがって、例えば上記ゲート制御回路のような、スイッチング速度高速化のための回路を、敢えて配置する必要がない。

このように、本発明の組電池電圧検出装置によると、スイッチング速度高速化のための回路増設が不要な分、回路構成が単純になる。また、本発明の組電池電圧検出装置は、回路構成が単純にもかかわらず、電圧測定時間が短い。このため、測定時間中に組電池の動作状態が変動するおそれが小さい。したがって、組電池のＳＯＣなどを高精度に算出することができる。

（２）好ましくは、前記ｐｎｐ構造スイッチング素子は、ｐチャネル型ＭＯＳＦＥＴであり、前記ｐｎｐ構造対向型スイッチング素子は、互いのソース同士が共通接続された一対の該ｐチャネル型ＭＯＳＦＥＴからなるｐチャネル型対向型ＭＯＳＦＥＴであり、該寄生ダイオードを介して、該ｐチャネル型対向型ＭＯＳＦＥＴに接続されている前記電位出力端子と、該電位出力端子から見て低電位側の該電位出力端子と、が導通することにより、該ｐチャネル型対向型ＭＯＳＦＥＴのゲートに電圧が印加される構成とする方がよい。

つまり、本構成は、ｐチャネル型対向型ＭＯＳＦＥＴの寄生ダイオードを介して、一対の電位出力端子間を導通させるものである。そして、一対の電位出力端子の電位差により、ｐチャネル型対向型ＭＯＳＦＥＴのゲートを駆動するものである。すなわち、ｐチャネル型対向型ＭＯＳＦＥＴのスイッチングを行うものである。

本構成によると、ｐチャネル型対向型ＭＯＳＦＥＴの寄生ダイオードを、導通経路として利用している。このため、別途ダイオードを配置する場合と比較して、部品点数が少なくて済む。また、回路構成も単純である。

（３）好ましくは、前記ｎｐｎ構造スイッチング素子は、ｎチャネル型ＭＯＳＦＥＴであり、前記ｎｐｎ構造対向型スイッチング素子は、互いのソース同士が共通接続された一対の該ｎチャネル型ＭＯＳＦＥＴからなるｎチャネル型対向型ＭＯＳＦＥＴであり、該寄生ダイオードを介して、該ｎチャネル型対向型ＭＯＳＦＥＴに接続されている前記電位出力端子と、該電位出力端子から見て高電位側の該電位出力端子と、が導通することにより、該ｎチャネル型対向型ＭＯＳＦＥＴのゲートに電圧が印加される構成とする方がよい。

つまり、本構成は、ｎチャネル型対向型ＭＯＳＦＥＴの寄生ダイオードを介して、一対の電位出力端子間を導通させるものである。そして、一対の電位出力端子の電位差により、ｎチャネル型対向型ＭＯＳＦＥＴのゲートを駆動するものである。すなわち、ｎチャネル型対向型ＭＯＳＦＥＴのスイッチングを行うものである。

本構成によると、ｎチャネル型対向型ＭＯＳＦＥＴの寄生ダイオードを、導通経路として利用している。このため、別途ダイオードを配置する場合と比較して、部品点数が少なくて済む。また、回路構成も単純である。

（４）好ましくは、前記メインスイッチ駆動部は、該メインスイッチ駆動部の駆動対象である前記メインスイッチの前記制御電極と前記キャリア注入電極との間に配置される放電抵抗と、該制御電極の制御電圧を調整するサブスイッチと、を備え、該メインスイッチが前記ｐｎｐ構造スイッチング素子または前記ｐｎｐ構造対向型スイッチング素子の場合、該サブスイッチは、該メインスイッチの該制御電極と、該メインスイッチに接続されている前記電位出力端子から見て低電位側の該電位出力端子と、の間に配置され、該メインスイッチが前記ｎｐｎ構造スイッチング素子または前記ｎｐｎ構造対向型スイッチング素子の場合、該サブスイッチは、該メインスイッチの該制御電極と、該メインスイッチに接続されている前記電位出力端子から見て高電位側の該電位出力端子と、の間に配置されている構成とする方がよい。

メインスイッチがｐｎｐ構造スイッチング素子またはｐｎｐ構造対向型スイッチング素子の場合、メインスイッチの制御電極と、メインスイッチに接続されている電位出力端子から見て低電位側の電位出力端子との間には、サブスイッチが介装されている。サブスイッチにより、メインスイッチの制御電極に、メインスイッチに接続されている電位出力端子から見て低電位側の電位出力端子の電位を、印加することができる。このため、比較的簡単に、メインスイッチの制御電極を駆動することができる。

一方、メインスイッチがｎｐｎ構造スイッチング素子またはｎｐｎ構造対向型スイッチング素子の場合、メインスイッチの制御電極と、メインスイッチに接続されている電位出力端子から見て高電位側の電位出力端子との間には、サブスイッチが介装されている。サブスイッチにより、メインスイッチの制御電極に、メインスイッチに接続されている電位出力端子から見て高電位側の電位出力端子の電位を、印加することができる。このため、比較的簡単に、メインスイッチの制御電極を駆動することができる。

また、メインスイッチの制御電極とキャリア注入電極との間には、放電抵抗が介装されている。このため、メインスイッチに蓄電された電荷を、迅速に除去することができる。したがって、スイッチング速度の高速化を図ることができる。

（５）好ましくは、上記（４）の構成において、前記サブスイッチは、光絶縁素子である構成とする方がよい。例えば、電気自動車などの場合、危険防止のため、組電池などの高電圧系統をシャーシから絶縁する必要がある。この点、本構成は、サブスイッチとして光絶縁素子を利用している。このため、シャーシを基準電位とする回路と、組電池とを、比較的簡単にかつ堅実に絶縁することができる。

（６）前記メインスイッチ駆動部は、各一主端子が共通の前記電位出力端子に接続され、各他主端子が前記各メインスイッチの制御電極に個別接続されるとともに、前記サブスイッチを駆動するトランジスタもしくは前記サブスイッチ自体により構成される複数の選択用スイッチング素子を有し、前記共通の電位出力端子の電位を基準とする所定のオン電圧を所定の前記選択用スイッチング素子の制御電極に印加することにより前記所定のサブスイッチをオンさせ、前記オンしたサブスイッチに接続される前記放電抵抗の電圧降下を前記所定のメインスイッチのしきい値電圧より増加させて前記目的のメインスイッチをオンさせる。なお、ここで言う「接続」と言う用語は、直接に接続する場合の他、他の回路素子を通じての間接的な接続を含むことができ、いわゆる電気的な接続を言うものとする。また、ここで言う「放電抵抗」は、抵抗素子に限定されるものではなく、電流が流れる場合に電圧降下を発生する回路素子であればよい。

すなわち、この態様では、メインスイッチ駆動部は、各一主端子が共通の電位出力端子に接続されて各メインスイッチを個別に断続する所定数の選択用スイッチング素子をもつので、この共通の電位出力端子の電位を基準とするメインスイッチ選択信号電圧をこれら各選択用スイッチング素子の制御電極に印加すれば、各メインスイッチの一つを選択することができ、メインスイッチ選択が簡単となる。

なお、選択用スイッチング素子は、メインスイッチの電荷注入端子と制御電極とを接続する放電抵抗と直列接続されて所定の一対の電位出力端子間で閉回路を構成するとともに、オンして前記放電抵抗に前記メインスイッチのしきい値電圧より大きい電圧降下を引き起こす上記サブスイッチ自体により構成されてもよく、その他、このサブスイッチを駆動するトランジスタにより構成されてもよい。

（７）好ましくは、前記Ｎは奇数であり、前記（Ａ）、前記（Ｂ）、前記（Ｃ）を全て満たす構成とする方がよい。つまり、本構成は、電池モジュールの接続個数を奇数とするものである。また、最高電位端子にｐｎｐ構造スイッチング素子またはｐｎｐ構造対向型スイッチング素子を接続するものである。並びに、最低電位端子にｎｐｎ構造スイッチング素子またはｎｐｎ構造対向型スイッチング素子を接続するものである。並びに、中間電位端子にｐｎｐ構造対向型スイッチング素子またはｎｐｎ構造対向型スイッチング素子を接続するものである。

本構成によると、全ての電位出力端子のオン／オフを、ｐｎｐ構造スイッチング素子、ｐｎｐ構造対向型スイッチング素子、ｎｐｎ構造スイッチング素子、ｎｐｎ構造対向型スイッチング素子のいずれかを用いて、行うことができる。

（８）好ましくは、前記Ｎは偶数であり、前記（Ａ）、前記（Ｃ）を満たす構成とする方がよい。つまり、本構成は、電池モジュールの接続個数を偶数とするものである。また、最高電位端子にｐｎｐ構造スイッチング素子またはｐｎｐ構造対向型スイッチング素子を接続するものである。並びに、中間電位端子にｐｎｐ構造対向型スイッチング素子またはｎｐｎ構造対向型スイッチング素子を接続するものである。

本構成によると、最低電位端子以外の電位出力端子のオン／オフを、ｐｎｐ構造スイッチング素子、ｐｎｐ構造対向型スイッチング素子、ｎｐｎ構造対向型スイッチング素子のいずれかを用いて、行うことができる。なお、最低電位端子のオン／オフは、例えば、発光ダイオードと、当該発光ダイオードの発光量に応じた起電圧を発生するフォトダイオードアレイと、を組み合わせた光電素子により、行うことができる。

（９）好ましくは、前記Ｎは偶数であり、前記（Ｂ）、前記（Ｃ）を満たす構成とする方がよい。つまり、本構成は、電池モジュールの接続個数を偶数とするものである。また、最低電位端子にｎｐｎ構造スイッチング素子またはｎｐｎ構造対向型スイッチング素子を接続するものである。並びに、中間電位端子にｐｎｐ構造対向型スイッチング素子またはｎｐｎ構造対向型スイッチング素子を接続するものである。

本構成によると、最高電位端子以外の電位出力端子のオン／オフを、ｎｐｎ構造スイッチング素子、ｐｎｐ構造対向型スイッチング素子、ｎｐｎ構造対向型スイッチング素子のいずれかを用いて、行うことができる。なお、最高電位端子のオン／オフは、例えば、上記光電素子により行うことができる。

（１０）上記課題を解決する第２の発明の組電池電圧検出装置は、それぞれ高い直流入力抵抗を有する一対の入力端子を有して前記両入力端子間の電位差を検出する電圧検出回路と、互いに直列接続された多数の電池モジュールからなる組電池の各電極端子のうちの一対を順次選択して前記電圧検出回路の一対の入力端子に個別に接続することにより前記各電池モジュールの電圧を前記電圧検出回路に順次印加するマルチプレクサとを備える組電池電圧検出装置において、前記電池モジュールの電圧を前記電圧検出回路の一対の入力端子に印加する際に、前記電圧検出回路の一対の入力端子の一方を所定の基準電圧に固定する基準電圧印加回路を有することを特徴している。

すなわち、この発明では、電池モジュールの電圧を電圧検出回路に印加するために導通するマルチプレクサの半導体スイッチング素子の制御電極の電位を上記基準電圧を基準として形成すればよいので、この半導体スイッチング素子のオン抵抗を低減し、その動作を安定化させることができる。また、マルチプレクサの半導体スイッチング素子に印加する駆動電圧を上記基準電圧を基準として形成するため、この駆動電圧の形成が簡単となる。更に、マルチプレクサの各半導体スイッチング素子に印加される駆動電圧のばらつきを減らすことにより、各半導体スイッチング素子の電圧降下のばらつきを減らして電池モジュール電圧検出精度を向上することができる。更に、電圧検出回路は、各電池モジュール電圧の検出に際して一方の入力端子の電位変動を寄生するため、外部よりの電磁波ノイズや静電ノイズの重畳を低減することができ、熱雑音も低減することができる。

好適な態様において、電圧検出回路の初段はフライングキャパシタ回路とされる。フライングキャパシタ回路のコンデンサの両端電位は外部よりの電磁波ノイズや静電ノイズの重畳により変動しやすいため、この発明の適用は大きな効果を生じる。

好適な態様において、前記基準電圧印加回路は、前記マルチプレクサの選択状態に応じて前記基準電圧を印加すべき前記電圧検出回路の入力端子を選択する。これにより、電池モジュールの電圧を電圧検出回路の一対の入力端子に印加するために導通されるマルチプレクサの一対の半導体スイッチング素子のうち、動作において好適な方の半導体スイッチング素子の電圧検出回路側の主端子を選択してその電位を固定することができる。

好適な態様において、前記基準電圧印加回路は、オンされた前記マルチプレクサの一対のＭＯＳトランジスタのうち、ホロワ動作となる側のＭＯＳトランジスタの主電極に接続される前記電圧検出回路の入力端子を電位固定する。電圧検出期間の終期に電流が小さくなってもＭＯＳトランジスタのオン抵抗を小さく維持できるために、高速読み出しが可能となる。

好適な態様において、前記マルチプレクサのトランスファスイッチとしての各ＭＯＳトランジスタのゲート電極に、前記基準電圧に対して前記ＭＯＳトランジスタをオンするに十分な電位差を有する制御電圧を印加するマルチプレクサ駆動回路を有する。このようにすれば、マルチプレクサの各ＭＯＳトランジスタの電荷注入端すなわち真のソース電極となる主電極端子とゲート電極との間の電圧を安定化させることができるため、このマルチプレクサのトランジスタの動作の高速化を図ることができる。

本発明によると、回路構成が単純で、かつ電圧測定時間が短い組電池電圧検出装置を提供するができる。

以下、本発明の組電池電圧検出装置を、ハイブリッド自動車用として具現化した実施の形態について説明する。

＜第一実施形態＞
まず、本実施形態の組電池電圧検出装置の構成について説明する。図１に、本実施形態の組電池電圧検出装置の回路図を示す。図に示すように、本実施形態の組電池電圧検出装置１０は、電圧検出回路７と、ｐチャネル型対向型ＭＯＳＦＥＴ２１と、ｎチャネル型対向型ＭＯＳＦＥＴ２２〜２６と、放電抵抗３１〜３６と、フォトカプラ４１〜４６と、分圧抵抗５１〜５６と、プロセッサ８とを備えている。各フォトカプラ４１〜４６は、本発明の光絶縁素子に含まれる。また、電圧検出回路７は、本発明の電圧検出部に含まれる。また、各放電抵抗３１〜３６と各フォトカプラ４１〜４６とのペア（例えば放電抵抗３１とフォトカプラ４１とのペア）により、本発明における「メインスイッチ駆動部」が構成されている。

一方、電圧測定対象である組電池１は、電池ブロック１１〜１５と、最高電位端子１１１と、最低電位端子１１６と、中間電位端子１１２〜１１５とを備えている。各電池ブロック１１〜１５は、本発明の電池モジュールに含まれる。また、最高電位端子１１１と、最低電位端子１１６と、中間電位端子１１２〜１１５とにより、本発明における「電位出力端子」が構成されている。

電池ブロック１１〜１５は、直列接続されている。最高電位端子１１１は、電池ブロック１１の高電位側に接続されている。最低電位端子１１６は、電池ブロック１５の低電位側に接続されている。中間電位端子１１２は、電池ブロック１１の低電位側かつ電池ブロック１２の高電位側に接続されている。中間電位端子１１３は、電池ブロック１２の低電位側かつ電池ブロック１３の高電位側に接続されている。中間電位端子１１４は、電池ブロック１３の低電位側かつ電池ブロック１４の高電位側に接続されている。中間電位端子１１５は、電池ブロック１４の低電位側かつ電池ブロック１５の高電位側に接続されている。

図２に、図１のｐチャネル型対向型ＭＯＳＦＥＴ２１、ｎチャネル型対向型ＭＯＳＦＥＴ２２付近の拡大図を示す。図に示すように、ｐチャネル型対向型ＭＯＳＦＥＴ２１は、一対のｐチャネル型ＭＯＳＦＥＴ２１ａ、２１ｂにより形成されている。ｐチャネル型対向型ＭＯＳＦＥＴ２１は、最高電位端子１１１と電圧検出回路７の入力端７１との間を、オン（閉成）／オフ（開成）制御するのに用いられる。

ｐチャネル型ＭＯＳＦＥＴ２１ａのドレインＤは、最高電位端子１１１に接続されている。ｐチャネル型ＭＯＳＦＥＴ２１ａのドレインＤ〜ソースＳ間には、寄生ダイオード２１０ａが形成されている。寄生ダイオード２１０ａは、ドレインＤ側がアノード、ソースＳ側がカソードとなるように、配置されている。

ｐチャネル型ＭＯＳＦＥＴ２１ｂのドレインＤは、電圧検出回路７の入力端７１に接続されている。ｐチャネル型ＭＯＳＦＥＴ２１ｂのドレインＤ〜ソースＳ間には、寄生ダイオード２１０ｂが形成されている。寄生ダイオード２１０ｂは、ドレインＤ側がアノード、ソースＳ側がカソードとなるように、配置されている。ｐチャネル型ＭＯＳＦＥＴ２１ａのソースＳと、ｐチャネル型ＭＯＳＦＥＴ２１ｂのソースＳとは、共通接続されている。

放電抵抗３１は、ｐチャネル型ＭＯＳＦＥＴ２１ａ、２１ｂ各々のゲートＧ〜ソースＳ間に蓄えられる電荷を、除去するのに用いられる。放電抵抗３１の一端は、共通接続されたソースＳに接続されている。放電抵抗３１の他端は、ｐチャネル型ＭＯＳＦＥＴ２１ａのゲートＧおよびｐチャネル型ＭＯＳＦＥＴ２１ｂのゲートＧに、分岐接続されている。

フォトカプラ４１は、ｐチャネル型ＭＯＳＦＥＴ２１ａ、２１ｂ各々のゲートＧに、中間電位端子１１２の電位を印加するために用いられる。フォトカプラ４１は、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）４１ａと、フォトトランジスタ４１ｂとを備えている。フォトカプラ４１は、プロセッサ８により、オン／オフ制御されている。フォトトランジスタ４１ｂの一端は、放電抵抗３１の他端に直列接続されている。フォトトランジスタ４１ｂの他端は、分圧抵抗５１を介して、中間電位端子１１２に接続されている。

ｎチャネル型対向型ＭＯＳＦＥＴ２２は、一対のｎチャネル型ＭＯＳＦＥＴ２２ａ、２２ｂにより形成されている。ｎチャネル型対向型ＭＯＳＦＥＴ２２は、中間電位端子１１２と電圧検出回路７の入力端７２との間を、オン／オフ制御するのに用いられる。

ｎチャネル型ＭＯＳＦＥＴ２２ａのドレインＤは、中間電位端子１１２に接続されている。ｎチャネル型ＭＯＳＦＥＴ２２ａのドレインＤ〜ソースＳ間には、寄生ダイオード２２０ａが形成されている。寄生ダイオード２２０ａは、ドレインＤ側がカソード、ソースＳ側がアノードとなるように、配置されている。

ｎチャネル型ＭＯＳＦＥＴ２２ｂのドレインＤは、電圧検出回路７の入力端７２に接続されている。ｎチャネル型ＭＯＳＦＥＴ２２ｂのドレインＤ〜ソースＳ間には、寄生ダイオード２２０ｂが形成されている。寄生ダイオード２２０ｂは、ドレインＤ側がカソード、ソースＳ側がアノードとなるように、配置されている。ｎチャネル型ＭＯＳＦＥＴ２２ａのソースＳと、ｎチャネル型ＭＯＳＦＥＴ２２ｂのソースＳとは、共通接続されている。

放電抵抗３２は、ｎチャネル型ＭＯＳＦＥＴ２２ａ、２２ｂ各々のゲートＧ〜ソースＳ間に蓄えられる電荷を、除去するのに用いられる。放電抵抗３２の一端は、共通接続されたソースＳに接続されている。放電抵抗３２の他端は、ｎチャネル型ＭＯＳＦＥＴ２２ａのゲートＧおよびｎチャネル型ＭＯＳＦＥＴ２２ｂのゲートＧに、分岐接続されている。

フォトカプラ４２は、ｎチャネル型ＭＯＳＦＥＴ２２ａ、２２ｂ各々のゲートＧに、最高電位端子１１１の電位を印加するために用いられる。フォトカプラ４２は、ＬＥＤ４２ａと、フォトトランジスタ４２ｂとを備えている。フォトカプラ４２は、プロセッサ８により、オン／オフ制御されている。フォトトランジスタ４２ｂの一端は、放電抵抗３２の他端に直列接続されている。フォトトランジスタ４２ｂの他端は、分圧抵抗５２を介して、最高電位端子１１１に接続されている。

図１に戻って、ｎチャネル型対向型ＭＯＳＦＥＴ２３〜２６は、上記ｎチャネル型対向型ＭＯＳＦＥＴ２２同様の構造を有している。また、ｎチャネル型対向型ＭＯＳＦＥＴ２３〜２６は、上記ｎチャネル型対向型ＭＯＳＦＥＴ２２同様に配線されている。つまり、ｎチャネル型対向型ＭＯＳＦＥＴ２３〜２６は、各々、ソース同士が共通接続された一対のｎチャネル型ＭＯＳＦＥＴにより形成されている。また、一対のｎチャネル型ＭＯＳＦＥＴのうち、一方のｎチャネル型ＭＯＳＦＥＴのドレインは、各々、中間電位端子１１３〜１１５、あるいは最低電位端子１１６に接続されている。並びに、他方のｎチャネル型ＭＯＳＦＥＴのドレインは、各々、入力端７１あるいは入力端７２に接続されている。言い換えると、マルチプレクス配線されている。また、ｎチャネル型対向型ＭＯＳＦＥＴ２３〜２６のゲートは、各々、フォトカプラ４３〜４６、分圧抵抗３３〜３６を介して、中間電位端子１１２〜１１５に接続されている。

電圧検出回路７は、いずれも図示しない電圧増幅器とＡ／Ｄ（アナログ／デジタル）コンバータとを備えている。電圧検出回路７は、車両のシャーシ（図略）を介して接地されている。電圧増幅器は、入力端７１（ｐチャネル型対向型ＭＯＳＦＥＴ２１、ｎチャネル型対向型ＭＯＳＦＥＴ２３、２５に接続）および入力端７２（ｎチャネル型対向型ＭＯＳＦＥＴ２２、２４、２６に接続）に入力される最高電位端子１１１、最低電位端子１１６、中間電位端子１１２〜１１５の各電位を、所定の参照電圧を基準として、差動増幅している。Ａ／Ｄコンバータは、電圧増幅器の出力信号電圧をＡ／Ｄ変換している。

プロセッサ８は、電圧検出回路７から伝送される出力信号電圧のデジタル値に基づいて、組電池１のＳＯＣを演算する。プロセッサ８は、車両のシャーシを介して接地されている。また、プロセッサ８は、フォトカプラ４１〜４６をオン／オフ制御している。また、プロセッサ８は、いずれも図示しない各アナログスイッチや各Ａ／Ｄコンバータのサンプリングタイミングを制御している。

次に、本実施形態の組電池電圧検出装置の動作について説明する。一例として、電池ブロック１１の電圧を測定する場合について、図２を参照しながら、説明する。

最高電位端子１１１の電位を測定する場合は、プロセッサ８により、フォトカプラ４１をオンにする。フォトカプラ４１をオンにすると、最高電位端子１１１と中間電位端子１１２との間を、最高電位端子１１１、寄生ダイオード２１０ａ、放電抵抗３１、フォトトランジスタ４１ｂ、分圧抵抗５１、中間電位端子１１２の順に、電流が流れる。この電流により、ｐチャネル型ＭＯＳＦＥＴ２１ａ、２１ｂ各々のゲートＧに電圧が印加される。ゲートＧの電位は、ソースＳの電位よりも低くなる。このため、ｐチャネル型ＭＯＳＦＥＴ２１ａ、２１ｂは、共にオンになる。つまり、ｐチャネル型ＭＯＳＦＥＴ２１ａのドレインＤ〜ソースＳ間、およびｐチャネル型ＭＯＳＦＥＴ２１ｂのソースＳ〜ドレインＤ間が導通する。したがって、最高電位端子１１１の電位が、電圧検出回路７の入力端７１に入力される。なお、ゲートＧの電位ＶＧは、電池ブロック電圧をＶＢ、放電抵抗をＲ、分圧抵抗をｒとして、ＶＧ＝ＶＢ×ｒ／（Ｒ＋ｒ）で表される。

最高電位端子１１１の電位測定後は、プロセッサ８により、フォトカプラ４１をオフにする。フォトカプラ４１をオフにすると、ｐチャネル型ＭＯＳＦＥＴ２１ａ、２１ｂ各々のゲートＧ〜ソースＳ間に蓄えられた電荷が、放電抵抗３１を介して、次第に抜けていく。このため、ｐチャネル型ＭＯＳＦＥＴ２１ａ、２１ｂは、共にオフになる。

中間電位端子１１２の電位を測定する場合は、プロセッサ８により、フォトカプラ４２をオンにする。フォトカプラ４２をオンにすると、最高電位端子１１１と中間電位端子１１２との間を、最高電位端子１１１、分圧抵抗５２、フォトトランジスタ４２ｂ、放電抵抗３２、寄生ダイオード２２０ａ、中間電位端子１１２の順に、電流が流れる。この電流により、ｎチャネル型ＭＯＳＦＥＴ２２ａ、２２ｂ各々のゲートＧに電圧が印加される。ゲートＧの電位は、ソースＳの電位よりも高くなる。このため、ｎチャネル型ＭＯＳＦＥＴ２２ａ、２２ｂは、共にオンになる。つまり、ｎチャネル型ＭＯＳＦＥＴ２２ａのドレインＤ〜ソースＳ間、およびｎチャネル型ＭＯＳＦＥＴ２２ｂのソースＳ〜ドレインＤ間が導通する。したがって、中間電位端子１１２の電位が、電圧検出回路７の入力端７２に入力される。

中間電位端子１１２の電位測定後は、プロセッサ８により、フォトカプラ４２をオフにする。フォトカプラ４２をオフにすると、ｎチャネル型ＭＯＳＦＥＴ２２ａ、２２ｂ各々のゲートＧ〜ソースＳ間に蓄えられた電荷が、放電抵抗３２を介して、次第に抜けていく。このため、ｎチャネル型ＭＯＳＦＥＴ２２ａ、２２ｂは、共にオフになる。このようにして測定された最高電位端子１１１と中間電位端子１１２との電位差により、電池ブロック１１の電圧が検出される。上記測定作業を、中間電位端子１１３〜１１５、最低電位端子１１６に対して、順次行うことにより、電池ブロック１２〜１５の電圧を、各々検出する。

次に、本実施形態の組電池電圧検出装置の作用効果について説明する。本実施形態の組電池電圧検出装置１０は、電池ブロックの電圧を用いて、ｐチャネル型対向型ＭＯＳＦＥＴ２１、ｎチャネル型対向型ＭＯＳＦＥＴ２２〜２６各々のゲートを駆動している。このため、これらのＭＯＳＦＥＴのスイッチング速度は、比較的高速である。したがって、スイッチング速度高速化のための回路を、敢えて配置する必要がない。

このように、本実施形態の組電池電圧検出装置１０によると、スイッチング速度高速化のための回路増設が不要な分、回路構成が単純になる。また、本実施形態の組電池電圧検出装置１０は、回路構成が単純にもかかわらず、電圧測定時間が短い。したがって、測定時間中に組電池１の動作状態が変動するおそれが小さい。

また、本実施形態の組電池電圧検出装置１０は、ｐチャネル型対向型ＭＯＳＦＥＴ２１の寄生ダイオード２１０ａを、導通経路として利用している。このため、別途ダイオードを配置する場合と比較して、部品点数が少なくて済む。また、回路構成も単純である。

並びに、本実施形態の組電池電圧検出装置１０は、ｎチャネル型対向型ＭＯＳＦＥＴ２２〜２６の寄生ダイオード（例えば２２０ａ）を、導通経路として利用している。このため、別途ダイオードを配置する場合と比較して、部品点数が少なくて済む。また、回路構成も単純である。

また、本実施形態の組電池電圧検出装置１０は、一対のｐチャネル型ＭＯＳＦＥＴ２１ａ、２１ｂが対向配置されたｐチャネル型対向型ＭＯＳＦＥＴ２１、一対のｎチャネル型ＭＯＳＦＥＴ（例えば２２ａ、２２ｂ）が対向配置されたｎチャネル型対向型ＭＯＳＦＥＴ２２〜２６を備えている。このため、電圧測定時における電流の回り込みを防止することができる。

すなわち、入力端７１には、ｐチャネル型対向型ＭＯＳＦＥＴ２１、ｎチャネル型対向型ＭＯＳＦＥＴ２３、２５が分岐接続されている。このため、例えば、最高電位端子１１１の電位を測定する場合、電流がｎチャネル型対向型ＭＯＳＦＥＴ２３、２５に回り込むおそれがある。

この点、本実施形態の組電池電圧検出装置１０のｎチャネル型対向型ＭＯＳＦＥＴ２３、２５には、各々、一対のｎチャネル型ＭＯＳＦＥＴが対向配置されている。このため、電流の回り込みを遮断することができる。

同様に、入力端７２には、ｎチャネル型対向型ＭＯＳＦＥＴ２２、２４、２６が分岐接続されている。このため、例えば、中間電位端子１１２の電位を測定する場合、電流がｎチャネル型対向型ＭＯＳＦＥＴ２４、２６に回り込むおそれがある。

この点、本実施形態の組電池電圧検出装置１０のｎチャネル型対向型ＭＯＳＦＥＴ２４、２６には、各々、一対のｎチャネル型ＭＯＳＦＥＴが対向配置されている。このため、電流の回り込みを遮断することができる。

なお、ｐチャネル型対向型ＭＯＳＦＥＴ２１についても、中間電位端子１１３、１１５の電位測定時における電流の回り込みを、ｐチャネル型ＭＯＳＦＥＴ２１ｂにより、遮断することができる。

また、本実施形態の組電池電圧検出装置１０によると、フォトカプラ４１〜４６は、互いに隣接するメインスイッチ（ｐチャネル型対向型ＭＯＳＦＥＴ２１、ｎチャネル型対向型ＭＯＳＦＥＴ２２〜２６）と、電位出力端子（最高電位端子１１１、中間電位端子１１２〜１１５）との間に配置されている。このため、メインスイッチのゲートに、低インピーダンスの安定した電圧を、比較的簡単に供給することができる。したがって、スイッチング速度の高速化を図ることができる。

また、本実施形態の組電池電圧検出装置１０には、放電抵抗３１〜３６が配置されている。このため、メインスイッチに蓄電された電荷を、迅速に除去することができる。したがって、スイッチング速度の高速化を図ることができる。

なお、発光ダイオードと当該発光ダイオードの発光量に応じた起電圧を発生するフォトダイオードアレイとを組み合わせた光電素子を用いる場合、放電抵抗を小さくする程、ターンオフ時間は短くなるが、ターンオン時間は長くなる。その理由は、ターンオンの際、光電素子の発生電流が、放電抵抗に流れ込み、ゲートになかなか充電されないからである。一方、放電抵抗を大きくする程、ターンオン時間は短くなるが、ターンオフ時間は長くなる。その理由は、ターンオフの際に、ゲートに充電された電荷の消費速度が遅くなるからである。

これに対し、本実施形態の組電池電圧検出装置１０の場合、放電抵抗３１〜３６が小さい程、ターンオン時間もターンオフ時間も短くなる。このため、放電抵抗３１〜３６を小さくすることで、比較的簡単に、スイッチング速度の高速化を図ることができる。

また、本実施形態の組電池電圧検出装置１０によると、サブスイッチとしてフォトカプラを用いている。このため、組電池１を含む高電圧系統と、電圧検出回路７およびプロセッサ８を含む低電圧系統とを、比較的簡単にかつ堅実に絶縁することができる。

また、本実施形態の組電池電圧検出装置１０によると、電池ブロック１１〜１５は、合計５個（奇数個）配置されている。また、最高電位端子１１１には、ｐチャネル型対向型ＭＯＳＦＥＴ２１が接続されている。また、最低電位端子１１６には、ｎチャネル型対向型ＭＯＳＦＥＴ２６が接続されている。また、中間電位端子１１２〜１１５には、各々、ｎチャネル型対向型ＭＯＳＦＥＴ２２〜２５が接続されている。このため、全ての電位出力端子（最高電位端子１１１、最低電位端子１１６、中間電位端子１１２〜１１５）のオン／オフを、ｐチャネル型対向型ＭＯＳＦＥＴ２１、ｎチャネル型対向型ＭＯＳＦＥＴ２２〜２６のいずれかを用いて、行うことができる。

＜第二実施形態＞
本実施形態と第一実施形態との相違点は、ｐチャネル型対向型ＭＯＳＦＥＴの代わりに単一のｐチャネル型ＭＯＳＦＥＴが配置されている点である。並びに、最低電位端子に接続されるｎチャネル型対向型ＭＯＳＦＥＴの代わりに単一のｎチャネル型ＭＯＳＦＥＴが配置されている点である。したがって、ここでは相違点についてのみ説明する。

図３に、本実施形態の組電池電圧検出装置の回路図を示す。なお、図１、図２と対応する部位については、同じ符号で示す。図に示すように、最高電位端子１１１には、ｐチャネル型ＭＯＳＦＥＴ２１ｂのソースが接続されている。一方、ｐチャネル型ＭＯＳＦＥＴ２１ｂのドレインは、電圧検出回路７の入力端７１に接続されている。同様に、最低電位端子１１６には、ｎチャネル型ＭＯＳＦＥＴ２６ｂのソースが接続されている。一方、ｎチャネル型ＭＯＳＦＥＴ２６ｂのドレインは、電圧検出回路７の入力端７２に接続されている。

本実施形態の組電池電圧検出装置１０は、第一実施形態の組電池電圧検出装置と同様の作用効果を有する。また、本実施形態の組電池電圧検出装置１０によると、ｐチャネル型ＭＯＳＦＥＴおよびｎチャネル型ＭＯＳＦＥＴの配置数が少なくて済む。また、配置数が少ない分、組電池電圧検出装置１０のコンパクト化を図ることができる。

＜第三実施形態＞
本実施形態と第一実施形態との相違点は、フォトカプラの代わりにバイポーラトランジスタが配置されている点である。また、合計六個のメインスイッチが、三個のｐチャネル型対向型ＭＯＳＦＥＴと、三個のｎチャネル型対向型ＭＯＳＦＥＴとから、構成されている点である。したがって、ここでは相違点についてのみ説明する。

図４に、本実施形態の組電池電圧検出装置の回路図を示す。なお、図１と対応する部位については、同じ符号で示す。図に示すように、中間電位端子１１２には、ｐチャネル型対向型ＭＯＳＦＥＴ２２'が接続されている。同様に、中間電位端子１１３には、ｐチャネル型対向型ＭＯＳＦＥＴ２３'が接続されている。

組電池電圧検出装置１０は、サブスイッチ群６を備えている。図５に、図４のサブスイッチ群付近の拡大図を示す。図に示すように、サブスイッチ群６は、合計九個のバイポーラトランジスタ６１、６２、６３、６４ａ、６４ｂ、６５ａ、６５ｂ、６６ａ、６６ｂを備えている。このうち、バイポーラトランジスタ６１、６２、６３、６４ａ、６５ａ、６６ａは、ｎｐｎ型のトランジスタである。また、バイポーラトランジスタ６４ｂ、６５ｂ、６６ｂは、ｐｎｐ型のトランジスタである。バイポーラトランジスタ６１、６２、６３は、各々単一で、本発明の「サブスイッチ」を構成する。これに対して、バイポーラトランジスタ（６４ａ、６４ｂ）、（６５ａ、６６ｂ）、（６６ａ、６６ｂ）は、各々ペアで本発明の「サブスイッチ」を構成する。

バイポーラトランジスタ６１、６２、６３、６４ａ、６５ａ、６６ａ各々のエミッタは、接地されている。バイポーラトランジスタ６１、６２、６３、６４ａ、６５ａ、６６ａ各々のベースは、プロセッサ８により駆動される。バイポーラトランジスタ６１のコレクタは、分圧抵抗５１を介して、ｐチャネル型対向型ＭＯＳＦＥＴ２１のゲートに接続されている。同様に、バイポーラトランジスタ６２のコレクタは、分圧抵抗５２を介して、ｐチャネル型対向型ＭＯＳＦＥＴ２２'のゲートに接続されている。同様に、バイポーラトランジスタ６３のコレクタは、分圧抵抗５３を介して、ｐチャネル型対向型ＭＯＳＦＥＴ２３'のゲートに接続されている。

バイポーラトランジスタ６４ａのコレクタは、バイポーラトランジスタ６４ｂのベースに接続されている。同様に、バイポーラトランジスタ６５ａのコレクタは、バイポーラトランジスタ６５ｂのベースに接続されている。同様に、バイポーラトランジスタ６６ａのコレクタは、バイポーラトランジスタ６６ｂのベースに接続されている。

バイポーラトランジスタ６４ｂ、６５ｂ、６６ｂ各々のエミッタは、中間電位端子１１３に接続されている。バイポーラトランジスタ６４ｂのコレクタは、分圧抵抗５４を介して、ｎチャネル型対向型ＭＯＳＦＥＴ２４のゲートに接続されている。同様に、バイポーラトランジスタ６５ｂのコレクタは、分圧抵抗５５を介して、ｎチャネル型対向型ＭＯＳＦＥＴ２５のゲートに接続されている。同様に、バイポーラトランジスタ６６ｂのコレクタは、分圧抵抗５６を介して、ｎチャネル型対向型ＭＯＳＦＥＴ２６のゲートに接続されている。

一例として、プロセッサ８により、バイポーラトランジスタ６１のベースＢに電圧が印加されると、バイポーラトランジスタ６１のコレクタＣとエミッタＥとが導通する。つまり、バイポーラトランジスタ６１がオンになる。バイポーラトランジスタ６１がオンになると、最高電位端子１１１、ｐチャネル型対向型ＭＯＳＦＥＴ２１の寄生ダイオード（前出図２参照）、放電抵抗３１、分圧抵抗５１、バイポーラトランジスタ６１の順に、電流が流れる。この電流により、ｐチャネル型対向型ＭＯＳＦＥＴ２１のゲートに電圧が印加される。このため、ｐチャネル型対向型ＭＯＳＦＥＴ２１は、オンになる。したがって、最高電位端子１１１の電位が、電圧検出回路７の入力端７１に入力される。

同様に、バイポーラトランジスタ６２がオンの場合は、ｐチャネル型対向型ＭＯＳＦＥＴ２２'がオンになる。そして、中間電位端子１１２の電位が、電圧検出回路７の入力端７２に入力される。

同様に、バイポーラトランジスタ６３がオンの場合は、ｐチャネル型対向型ＭＯＳＦＥＴ２３'がオンになる。そして、中間電位端子１１３の電位が、電圧検出回路７の入力端７１に入力される。

別例として、プロセッサ８により、バイポーラトランジスタ６６ａのベースに電圧が印加されると、バイポーラトランジスタ６６ａのコレクタとエミッタとが導通する。つまり、バイポーラトランジスタ６６ａがオンになる。バイポーラトランジスタ６６ａがオンになると、バイポーラトランジスタ６６ｂのベースＢに電圧が印加される。このため、バイポーラトランジスタ６６ｂのコレクタＣとエミッタＥとが導通する。つまり、バイポーラトランジスタ６６ｂがオンになる。バイポーラトランジスタ６６ｂがオンになると、中間電位端子１１３、バイポーラトランジスタ６６ｂ、分圧抵抗５６、放電抵抗３６、ｎチャネル型対向型ＭＯＳＦＥＴ２６の寄生ダイオード（前出図２参照）、最低電位端子１１６の順に、電流が流れる。この電流により、ｎチャネル型対向型ＭＯＳＦＥＴ２６のゲートに電圧が印加される。このため、ｎチャネル型対向型ＭＯＳＦＥＴ２６は、オンになる。したがって、最低電位端子１１６の電位が、電圧検出回路７の入力端７２に入力される。

同様に、バイポーラトランジスタ６５ａがオンの場合は、ｎチャネル型対向型ＭＯＳＦＥＴ２５がオンになる。そして、中間電位端子１１５の電位が、電圧検出回路７の入力端７１に入力される。

同様に、バイポーラトランジスタ６４ａがオンの場合は、ｎチャネル型対向型ＭＯＳＦＥＴ２４がオンになる。そして、中間電位端子１１４の電位が、電圧検出回路７の入力端７２に入力される。

本実施形態の組電池電圧検出装置１０は、第一実施形態の組電池電圧検出装置と同様の作用効果を有する。また、本実施形態の組電池電圧検出装置１０は、サブスイッチとしてバイポーラトランジスタを利用している。このため、回路の集積化が容易になる。また、メインスイッチ駆動部延いては組電池電圧検出装置１０の小型化が容易になる。

＜第四実施形態＞
本実施形態と第一実施形態との相違点は、合計六個のメインスイッチが、三個のｐチャネル型対向型ＭＯＳＦＥＴと、三個のｎチャネル型対向型ＭＯＳＦＥＴとから、構成されている点である。そして、これら三個のｐチャネル型対向型ＭＯＳＦＥＴと、三個のｎチャネル型対向型ＭＯＳＦＥＴとが、交互に配置されている点である。したがって、ここでは相違点についてのみ説明する。

図６に、本実施形態の組電池電圧検出装置の回路図を示す。なお、図１と対応する部位については、同じ符号で示す。図に示すように、中間電位端子１１３には、ｐチャネル型対向型ＭＯＳＦＥＴ２３'が接続されている。同様に、中間電位端子１１５には、ｐチャネル型対向型ＭＯＳＦＥＴ２５'が接続されている。

本実施形態の組電池電圧検出装置１０は、第一実施形態（前出図２参照）において説明したように、以下の如く動作する。例えば、最高電位端子１１１の電位を測定する場合は、プロセッサ８により、フォトカプラ４１をオンにする。フォトカプラ４１をオンにすると、最高電位端子１１１と中間電位端子１１２との間を、電流が流れる。この電流により、ｐチャネル型対向型ＭＯＳＦＥＴ２１がオンになる。したがって、最高電位端子１１１の電位が、電圧検出回路７の入力端７１に入力される。中間電位端子１１３、１１５の電位も同様に測定される。

また、中間電位端子１１２の電位を測定する場合は、プロセッサ８により、フォトカプラ４２をオンにする。フォトカプラ４２をオンにすると、最高電位端子１１１と中間電位端子１１２との間を、電流が流れる。この電流により、ｎチャネル型対向型ＭＯＳＦＥＴ２２がオンになる。したがって、中間電位端子１１２の電位が、電圧検出回路７の入力端７２に入力される。中間電位端子１１４、最低電位端子１１６の電位も同様に測定される。本実施形態の組電池電圧検出装置１０と第一実施形態の組電池検出装置とは、同様の作用効果を有する。

＜その他＞
以上、本発明の組電池電圧検出装置の実施の形態について説明した。しかしながら、実施の形態は上記形態に特に限定されるものではない。当業者が行いうる種々の変形的形態、改良的形態で実施することも可能である。

例えば、電圧検出回路７は、入力端７１、７２に入力される電位出力端子の電位をコンデンサに充電し、アナログスイッチを介して当該コンデンサの充電電圧を差動増幅回路に入力し、当該差動増幅回路の出力信号電圧をＡ／Ｄ変換するフライングキャパシタ式の電圧検出回路であってもよい。

また、上記実施形態においては、各メインスイッチと電圧検出回路７とをマルチプレクス配線により接続したが、例えばミラー配線により接続してもよい。また、上記実施形態においては、光絶縁素子としてフォトカプラを用いたが、フォトＭＯＳリレーなど他の光絶縁素子を用いてもよい。

また、ｐチャネル型ＭＯＳＦＥＴの代わりにｐｎｐ型バイポーラトランジスタを用いてもよい。また、ｎチャネル型ＭＯＳＦＥＴの代わりにｎｐｎ型バイポーラトランジスタを用いてもよい。また、組電池１の電池ブロック数は特に限定しない。

また、電池ブロック数が偶数であり、かつ最低電位端子１１６用のメインスイッチとしてｎｐｎ構造スイッチング素子またはｎｐｎ構造対向型スイッチング素子が使用されている場合、最高電位端子１１１用のメインスイッチとして光電素子を用いてもよい。

同様に、電池ブロック数が偶数であり、かつ最高電位端子１１１用のメインスイッチとしてｐｎｐ構造スイッチング素子またはｐｎｐ構造対向型スイッチング素子が使用されている場合、最低電位端子１１６用のメインスイッチとして光電素子を用いてもよい。

また、上記実施形態においては、本発明の組電池電圧検出装置をハイブリッド自動車用として具現化したが、本発明の組電池電圧検出装置を電気自動車用、燃料電池車用として具現化してもよい。

＜第五実施形態＞
以下、図７を参照して第五実施形態を説明する。ただし、この第五実施形態以降の説明において用いる符号は、本質的に第一〜第四実施形態の符号が表す構成要素と主要な回路機能が共通する構成要素を表示している。

（回路構成）
２は、マルチプレクサであり、ソース電極同士が接続され、両ドレイン電極が組電池１と電圧検出回路７とに個別に接続される一対のＰＭＯＳトランジスタであるＭＯＳＦＥＴ２１〜２６からなる。

６は、エミッタ接地のトランジスタ６１〜６６、６８、６９からなるオープンコレクタ形式のトランジスタアレイである。トランジスタ６１〜６６は、マルチプレクサ２のＭＯＳＦＥＴ２１〜２６を断続を制御する機能を有しているが詳細は後述する。トランジスタ６８、６９は、後述するＭＯＳＦＥＴ２８、２９の断続を制御する機能を有しているが詳細は後述する。トランジスタ６１〜６６の各コレクタは、分圧抵抗５１〜５６を個別に通じてＭＯＳＦＥＴ２１〜２６の各一対のゲート電極に個別に接続されている。ＭＯＳＦＥＴ２１〜２６の各一対のゲート電極は、放電抵抗３１〜３６を通じてＭＯＳＦＥＴ２１〜２６の共通ソース電極に接続されている。放電抵抗３１〜３６と分圧抵抗５１〜５６とは抵抗分圧回路をそれぞれ構成しており、各抵抗分圧回路は、各電池モジュール１１〜１５からＭＯＳＦＥＴ２１〜２６の組電池１側のＰＭＯＳトランジスタの寄生ダイオードを通じて給電され、分圧抵抗５１〜５６の低電位端はトランジスタ６１〜６６を個別に通じて接地されている。

７は、初段がフライングキャパシタ回路により構成される電圧検出回路であり、このフライングキャパシタ回路の出力電圧は図示しない差動電圧増幅回路により電圧増幅された後、ＡＤコンバータに入力されてデジタル信号に変換され、マイコンからなるプロセッサ８にて信号処理される。入力側のトランスファスイッチがマルチプレクサ２により構成される点を除いて、このフライングキャパシタ回路の構成、動作自体は周知であり、本発明の要旨ではないため説明を省略する。

９は、フライングキャパシタ回路のフライングキャパシタＣの一対の電極端子からなる電圧検出回路７の入力端７０、７１のどちらかの電位を固定するための基準電圧印加回路である。基準電圧印加回路９は、基準電圧を発生する定電圧電源９０と、定電圧電源９０の出力端と電圧検出回路７の入力端７０とを接続するＭＯＳＦＥＴ２８と、定電圧電源９０の出力端と電圧検出回路７の入力端７１とを接続するＭＯＳＦＥＴ２９とからなる。ＭＯＳＦＥＴ２８、２９も、ＭＯＳＦＥＴ２１〜２６と同じくソース電極同士が接続される一対のＰＭＯＳトランジスタにより構成されている。つまり、ＭＯＳＦＥＴ２８の両ドレイン電極は、定電圧電源９０と電圧検出回路７の入力端７０とに個別に接続され、ＭＯＳＦＥＴ２９の両ドレイン電極は、定電圧電源９０と電圧検出回路７の入力端７１とに個別に接続されている。

ＭＯＳＦＥＴ２８の共通ソース電極は放電抵抗３８によりＭＯＳＦＥＴ２８の一対のゲート電極に接続され、かつ、分圧抵抗５８を通じてトランジスタ６８のコレクタに接続されている。ＭＯＳＦＥＴ２９の共通ソース電極は放電抵抗３９によりＭＯＳＦＥＴ２９の一対のゲート電極に接続され、かつ、分圧抵抗５９を通じてトランジスタ６９のコレクタに接続されている。放電抵抗３８と分圧抵抗５８とは抵抗分圧回路を構成しており、定電圧電源９０から給電され、トランジスタ６８を通じて接地されている。放電抵抗３９と分圧抵抗５９とは抵抗分圧回路を構成しており、定電圧電源９０から給電され、トランジスタ６９を通じて接地されている。

（回路動作）
以下、図７の回路の動作を説明する。なお、組電池１の各端子１１１〜１１６は接地されていない。

（初期状態）
最初、マルチプレクサ２のＭＯＳＦＥＴ２１〜２６の断続制御を行うためのトランジスタアレイ６のトランジスタ６１〜６６と、ＭＯＳＦＥＴ２８、２９の断続制御を行うトランジスタ６８、６９はオフされている。このオフ状態を更に説明する。

マルチプレクサ２の各ＭＯＳＦＥＴ２１〜２６のうち組電池１側のＰＭＯＳトランジスタはその寄生ダイオードを通じて本質的に常時導通状態となっており、トランジスタ６１〜６６の共通ソース電極は組電池１の端子電圧から寄生ダイオードの電圧降下分だけ低い電位となる。マルチプレクサ２の各ＭＯＳＦＥＴ２１〜２６のうち電圧検出回路７側のＰＭＯＳトランジスタは、放電抵抗３１〜３６に電流が流れず、電荷注入端である共通ソース電極とゲート電極との間の電位が０Ｖとなるためオフしている。ＭＯＳＦＥＴ２８、２９のうち定電圧電源９０側のＰＭＯＳトランジスタはその寄生ダイオードを通じて本質的に常時導通状態となっている。トランジスタ６８、６９の共通ソース電極は定電圧電源９０の出力電圧から寄生ダイオードの電圧降下分だけ低い電位となっている。ＭＯＳＦＥＴ２８、２９のうちマルチプレクサ２側のＰＭＯＳトランジスタは、放電抵抗３８、３９に電流が流れず、電荷注入端であるゲート電極と共通ソース電極との間の電位が０Ｖとなるため、オフしている。

（電池電圧読み出し動作）
次に、組電池１の各電池モジュール１１〜１５の電圧を電圧検出回路７に読み出す動作を説明する。この実施例では、高電位側から数えて奇数番目の電池モジュール１１、１３、１５の電圧を順次読み出し、その後、偶数番目の電池モジュール１２、１４の電圧を順次読み出す。奇数番目の電池モジュール１１、１３、１５の電圧読み出しに際してはＭＯＳＦＥＴ２９をオンして、フライングキャパシタＣの入力端７２の電位を１５Ｖに固定し、偶数番目の電池モジュール１２、１４の電圧読み出しに際してはＭＯＳＦＥＴ２８をオンして、フライングキャパシタＣの入力端７１の電位を１５Ｖに固定する。

各電池モジュール１１〜１５の電圧を読み出すには、トランジスタ６１〜６６のうち必要な一対をオンする。ＭＯＳＦＥＴ２１〜２６のうち読み出すべき電池モジュールの端子に接続される一対のＭＯＳＦＥＴがオンされると、選択された電池モジュールはフライングキャパシタＣを充電する。フライングキャパシタＣの充電が十分になされたら、この一対のＭＯＳＦＥＴをオフし、その後、フライングキャパシタ回路の出力側の一対のトランスファスイッチをオンしてフライングキャパシタＣの電圧を図示しない差動電圧増幅器に読み出し、その後、この一対のトランスファスイッチをオフして次の電池モジュール電圧の読み出しサイクルに進む。

この実施例の特徴はマルチプレクサ２のＭＯＳＦＥＴ２１〜２６のオン時に、ＭＯＳＦＥＴ２８、２９をオンする点にある。このようにすれば、ＭＯＳＦＥＴ２１〜２６をオンするためにＭＯＳＦＥＴ２１〜２６のゲート電極に上記抵抗分圧回路の出力電位を印加する時に、ＭＯＳＦＥＴ２２〜２６の電圧検出回路７側のＰＭＯＳトランジスタのドレイン電極の電位を定電圧１５Ｖに固定することができる。これによる効果を電池モジュール１１の電圧読み出しを例として以下、更に詳しく説明する。

（電池モジュール１１の電圧読み出し動作の説明）
トランジスタ６９をオンすると、最初、接地、定電圧電源９０、ＭＯＳＦＥＴ２９の定電圧電源９０側のＰＭＯＳトランジスタの寄生ダイオード、放電抵抗３９、分圧抵抗５９、トランジスタ６９、接地と言う回路に電流が流れ、ＭＯＳＦＥＴ２９のゲート電極の電位が固定され、これによりＭＯＳＦＥＴ２９の定電圧電源９０のＰＭＯＳトランジスタが本格的にオンする。また、ＭＯＳＦＥＴ２９のゲート電極の電位固定によりＭＯＳＦＥＴ２９のマルチプレクサ２側のＰＭＯＳトランジスタの電荷注入端である共通ソース電極とゲート電極との間にオン電圧が印加され、このＭＯＳＦＥＴ２９のマルチプレクサ２側のＰＭＯＳトランジスタもオンする。このＭＯＳＦＥＴ２９のオンにより、ＭＯＳＦＥＴ２２の電圧検出回路７側のＰＭＯＳトランジスタのドレイン電極Ｄは略１５Ｖに固定される。

トランジスタアレイ６のトランジスタ６２をオンすると、接地、定電圧電源９０、ＭＯＳＦＥＴ２９、ＭＯＳＦＥＴ２２の電圧検出回路７側のＰＭＯＳトランジスタの寄生ダイオード、放電抵抗３２、分圧抵抗５２、トランジスタアレイ６のトランジスタ６２、接地と言う回路が形成され、この回路に電流が流れる。この電流により生じた放電抵抗３２の電圧降下により、ＭＯＳＦＥＴ２２の電圧検出回路７側のＰＭＯＳトランジスタのゲート電極電位が低下し、ＭＯＳＦＥＴ２２の電圧検出回路７側のＰＭＯＳトランジスタは本格的にオンする。

また、トランジスタアレイ６のトランジスタ６１、６２のオンは、電池モジュール１１の端子１１１、ＭＯＳＦＥＴ２１、フライングキャパシタＣ、ＭＯＳＦＥＴ２２、電池モジュール１１の端子１１２の順にキャパシタ充電電流が流れるフライングキャパシタ充電回路を形成し、電池モジュール１１によりフライングキャパシタＣが充電される。

この時のＭＯＳＦＥＴ２１、２２の各ＰＭＯＳトランジスタの状態を以下に説明する。ＭＯＳＦＥＴ２２の電圧検出回路７側のＰＭＯＳトランジスタの動作は既述したようにソース接地状態にて小オン抵抗にて導通状態となる。

ＭＯＳＦＥＴ２２の組電池１側のＰＭＯＳトランジスタは、放電抵抗３２の安定した電圧降下がその電荷注入端である共通ソース領域とゲート電極との間に印加されるために小オン抵抗にてオン状態となる。
このＭＯＳＦＥＴ２２のオンにより、ＭＯＳＦＥＴ２２の組電池１側のＰＭＯＳトランジスタのドレイン電極Ｄは略１５Ｖに固定される。トランジスタアレイ６のトランジスタ６１をオンすると、接地、定電圧電源９０、ＭＯＳＦＥＴ２９、ＭＯＳＦＥＴ２２、ＭＯＳＦＥＴ２１の組電池１側のＰＭＯＳトランジスタの寄生ダイオード、放電抵抗３１、分圧抵抗５１、トランジスタアレイ６のトランジスタ６１、接地と言う回路が形成され、この回路に電流が流れる。この電流により生じた放電抵抗３１の電圧降下により、ＭＯＳＦＥＴ２１の組電池１側のＰＭＯＳトランジスタのゲート電極電位が低下し、ＭＯＳＦＥＴ２１の組電池側のＰＭＯＳトランジスタは本格的にオンする。また、ＭＯＳＦＥＴ２１の電圧検出回路７側のＰＭＯＳトランジスタは、放電抵抗３１の安定した電圧降下がその電荷注入端である共通ソース領域とゲート電極との間に印加されるために小オン抵抗にてオン状態となる。
このＭＯＳＦＥＴ２１のオンにより、ＭＯＳＦＥＴ２１の電圧検出回路７側のＰＭＯＳトランジスタのドレイン電極Ｄは（略１５Ｖ＋電池モジュール１１の電圧）に固定される。

結局、上述したように、マルチプレクサ２の一対のＭＯＳＦＥＴ２１、２２はそれぞれ小さい抵抗によりオンすることができ、高速に電池モジュール電圧をフライングキャパシタＣに読み込むことが可能となる。

すなわちこの実施例では、ＭＯＳＦＥＴ２９のオンによりＭＯＳＦＥＴ２２の電圧検出回路７側のＰＭＯＳトランジスタのドレイン電極（電荷注入端）Ｄの電位をそのゲート電極電位よりも十分高く固定する。これにより、ＭＯＳＦＥＴ２２の電圧検出回路７側のＰＭＯＳトランジスタのドレイン電極Ｄはきちんと＋１５Ｖに固定され、ＭＯＳＦＥＴ２２の電圧検出回路７側のＰＭＯＳトランジスタのチャンネル抵抗を非常に小さくすることができ、フライングキャパシタＣの充電を高速に完了することができる。

言い換えると、この実施例では、本質的にソースホロワ動作となるＭＯＳＦＥＴ２２の電圧検出回路７側のＰＭＯＳトランジスタに、そのオン抵抗を小さく維持するための一定のバイアス電流を追加することにより、このＰＭＯＳトランジスタのチャンネル抵抗を小さく維持して、上記高速読み出しを可能としているわけである。

以上の説明は、電池モジュール１１の電圧読み出しを例になされたが、他の電池モジュール電圧読み出しにおいても同じであることは言うまでもない。

（実施例効果）
上記説明により理解されるように、この実施例によれば、組電池１の一つの電池モジュールの電圧をマルチプレクサ２を通じて電圧検出回路７に読み出すために、マルチプレクサ２の一対のトランジスタすなわち一対のトランスファスイッチ（一般にアナログスイッチとも呼称されている）をオンするに際して、本質的にホロワ動作となる側のトランジスタの電荷注入端（電圧検出回路７側の主電極）の電位を、このトランジスタが十分なオン状態となるように固定する基準電圧印加回路９を備えるため、この基準電圧印加回路９を持たない場合に比べて、電池モジュール電圧読み出し動作を格段に高速化することができる。

なお、ＭＯＳＦＥＴ２９のオンによる上記電位固定の開始は、ＭＯＳＦＥＴ２２のオンに先立って行われてもよく、同時に行われてもよく、遅れて行われてもよい。ＭＯＳＦＥＴ２９のオフによる上記電位固定の終了は、ＭＯＳＦＥＴ２２のオンに先立って行われてもよく、同時に行われてもよく、遅れて行われてもよい。

ＭＯＳＦＥＴ２９のオフを遅れて行う場合には、ＭＯＳＦＥＴ２１、２２のオフの瞬間のフライングキャパシタＣの蓄電電位に影響を与える静電誘導又は電磁誘導による配線電位の変動を低減できる効果を期待できる。

（変形態様）
上記実施例では、マルチプレクサ２の各トランスファスイッチは、共通ソース接続された一対のＰＭＯＳトランジスタにより構成したが、これら一対のＰＭＯＳトランジスタのうち、組電池１側のＰＭＯＳトランジスタを省略することにより各トランスファスイッチをそれぞれ一個のトランジスタにより構成することも可能である。また、マルチプレクサ２の各トランスファスイッチをＰＭＯＳトランジスタではなく、ＮＭＯＳトランジスタとしてもよいことは言うまでもない。

上記実施例では、マルチプレクサ２のＭＯＳＦＥＴ２１〜２６のオンのために、エミッタ接地のトランジスタアレイ６を用いたが、ＭＯＳＦＥＴ２１〜２６のゲート電極を抵抗を通じて接地するトランジスタであればどのような回路、トランジスタを採用してもよい。

放電抵抗３１〜３６、分圧抵抗５１〜５６は、本質的に抵抗分圧回路を構成する電圧降下機能を有している。したがって、電圧降下機能をもつ抵抗素子以外の種々の回路素子や回路に、放電抵抗３１〜３６や分圧抵抗５１〜５６を置換することもできる。たとえば、トランジスタ６１〜６６に定電流を流せば分圧抵抗５１〜５６は省略することができる。

電圧検出回路７として、フライングキャパシタ回路の代わりにもともと入力電流が小さい差動電圧増幅器を用いても上記と同様の効果を奏することができる。

＜第六実施形態＞
以下、図８を参照して第六実施形態を説明する。この実施形態は、第五実施形態において、基準電圧印加回路９のＭＯＳＦＥＴ２８、２９を省略し、定電圧電源９０の出力電圧を電圧検出回路７の低電位側の入力端７２に印加し、マルチプレクサ２にＭＯＳＦＥＴ２２'〜２４'を追加したものである。

この実施例では、ＭＯＳＦＥＴ２２〜２４は、組電池１と電圧検出回路７の低電位側の入力端７２とを接続し、ＭＯＳＦＥＴ２２'〜２４'は、組電池１と電圧検出回路７の高電位側の入力端７１とを接続する。放電抵抗３２'〜３４'と分圧抵抗５２'〜５４'とは、ＭＯＳＦＥＴ２２'〜２４'のゲート電極電位設定のためのものであり、その動作と回路機能とは、本質的に第五実施形態にて説明した放電抵抗３１〜３６及び分圧抵抗５１〜５６と同じであるためにこれ以上の説明は省略する。

以下、電池モジュール電圧読み出し動作を以下に説明する。

電池モジュール１１の電圧読み出しではＭＯＳＦＥＴ２１、２２をオンすれば、第五実施形態と同様の電圧読み出し動作を行うことができる。電池モジュール１２の電圧読み出しではＭＯＳＦＥＴ２２'、２３をオンすれば、第五実施形態と同様の電圧読み出し動作を行うことができる。電池モジュール１３の電圧読み出しではＭＯＳＦＥＴ２３'、２４をオンすれば、第五実施形態と同様の電圧読み出し動作を行うことができる。電池モジュール１４の電圧読み出しではＭＯＳＦＥＴ２４'、２５をオンすれば、第五実施形態と同様の電圧読み出し動作を行うことができる。

上記のようにすれば、第五実施形態と同様に、マルチプレクサ２の一対のＭＯＳＦＥＴがオン動作する場合に、本質的に低電流ソースホロワ動作となるＰＭＯＳトランジスタのドレイン電極（電荷注入端）の電位固定により上記と同様の効果を奏することができる。

＜第七実施形態＞
以下、図９を参照して第七実施形態を説明する。この実施形態は、第五実施形態において、電圧検出回路７のフライングキャパシタ回路を一つ増設した公知の回路構成を採用した点に特徴がある。

電池モジュール１１、１２の電池モジュール電圧は、ＭＯＳＦＥＴ２８をオンすることによりフライングキャパシタ回路ＣとＣ'に各々読み込まれる。電池モジュール１３、１４の電池モジュール電圧は、ＭＯＳＦＥＴ２９をオンすることによりフライングキャパシタ回路ＣとＣ'に各々読み込まれる。このようにするとキャパシタ回路の設置個数分の電池モジュール（この実施形態では２個の電池モジュール）を同時にフライングキャパシタに読み込むことができるので、電池モジュール１個当たりの電圧読み出し動作を格段に高速化することができる。

＜第八実施形態＞
以下、図１０を参照して第八実施形態を説明する。この実施形態は、第五実施形態において、マルチプレクサ２の各トランジスタ６１〜６６と、基準電圧印加回路９の各トランジスタ６８、６９をＮＭＯＳトランジスタにより構成し、トランジスタアレイ６の各エミッタ接地トランジスタをＰＮＰトランジスタにより構成した点をその特徴としている。この回路の動作を可能とするため、定電圧電源９０の出力電圧を負電圧とし、更に、定電圧電源６０を追加することによりトランジスタアレイ６の各トランジスタ６１〜６６、６８、６９のエミッタに正電圧を印加している。なお、定電圧電源６０を省略してもよい。

この実施例によれば、マルチプレクサ２のＭＯＳＦＥＴ２１〜２６及び基準電圧印加回路９のＭＯＳＦＥＴ２８、２９を小さいオン抵抗を得やすいＮＭＯＳトランジスタにより構成できるという効果を奏することができる。

第一実施形態の組電池電圧検出装置の回路図である。 図１のｐチャネル型対向型ＭＯＳＦＥＴ、ｎチャネル型対向型ＭＯＳＦＥＴ付近の拡大図である。 第二実施形態の組電池電圧検出装置の回路図である。 第三実施形態の組電池電圧検出装置の回路図である。 図４のサブスイッチ群付近の拡大図である。 第四実施形態の組電池電圧検出装置の回路図である。 第五実施形態の組電池電圧検出装置の回路図である。 第六実施形態の組電池電圧検出装置の回路図である。 第七実施形態の組電池電圧検出装置の回路図である。 第八実施形態の組電池電圧検出装置の回路図である。

符号の説明

１：組電池、１１〜１５：電池ブロック（電池モジュール）、１１１：最高電位端子、１１２〜１１５：中間電位端子、１１６：最低電位端子、２１：ｐチャネル型対向型ＭＯＳＦＥＴ、２１ａ：ｐチャネル型ＭＯＳＦＥＴ、２１ｂ：ｐチャネル型ＭＯＳＦＥＴ、２１０ａ：寄生ダイオード、２１０ｂ：寄生ダイオード、２２〜２６：ｎチャネル型対向型ＭＯＳＦＥＴ、２２ａ：ｎチャネル型ＭＯＳＦＥＴ、２２ｂ：ｎチャネル型ＭＯＳＦＥＴ、２２０ａ：寄生ダイオード、２２０ｂ：寄生ダイオード、２６ｂ：ｎチャネル型ＭＯＳＦＥＴ、２２'：ｐチャネル型対向型ＭＯＳＦＥＴ、２３'：ｐチャネル型対向型ＭＯＳＦＥＴ、２５'：ｐチャネル型対向型ＭＯＳＦＥＴ、３１〜３６：放電抵抗、４１〜４６：フォトカプラ（光絶縁素子）、４１ａ：ＬＥＤ、４１ｂ：フォトトランジスタ、４２ａ：ＬＥＤ、４２ｂ：フォトトランジスタ、５１〜５６：分圧抵抗、６：サブスイッチ群、６１〜６３：バイポーラトランジスタ、６４ａ：バイポーラトランジスタ、６４ｂ：バイポーラトランジスタ、６５ａ：バイポーラトランジスタ、６５ｂ：バイポーラトランジスタ、６６ａ：バイポーラトランジスタ、６６ｂ：バイポーラトランジスタ、７：電圧検出回路（電圧検出部）、７１：入力端、７２：入力端、８：プロセッサ、１０：組電池電圧検出装置。

Claims (13)

1. 直列接続されるＮ個の電池モジュールと、
   Ｎ個の該電池モジュールの最高電位を出力する１個の最高電位端子と、Ｎ個の該電池モジュールの最低電位を出力する１個の最低電位端子と、該最高電位端子と該最低電位端子との中間の電位を出力するＮ−１個の中間電位端子と、からなるＮ＋１個の電位出力端子と、を備えてなる組電池の、該電池モジュール毎の電圧を検出する組電池電圧検出装置であって、
   前記電池モジュールの電圧を個別に検出する電圧検出部と、
   前記最高電位端子と該電圧検出部との間、前記最低電位端子と該電圧検出部との間、前記中間電気端子と該電圧検出部との間を、各々断続可能なＮ＋１個のメインスイッチと、
   該電池モジュールからの電圧供給により該メインスイッチを駆動するＮ＋１個のメインスイッチ駆動部と、を備え、
   以下の（Ａ）、（Ｂ）、（Ｃ）の条件のうち、（Ａ）および（Ｂ）の少なくとも一方と、（Ｃ）と、を満たすことを特徴とする組電池電圧検出装置。
   （Ａ）該最高電位端子に接続される該メインスイッチは、制御電極とｐ型のキャリア注入電極とｐ型のキャリア収集電極とを持つｐｎｐ構造スイッチング素子、または互いの該キャリア注入電極同士が共通接続された一対の該ｐｎｐ構造スイッチング素子からなるｐｎｐ構造対向型スイッチング素子である。
   （Ｂ）該最低電位端子に接続される該メインスイッチは、制御電極とｎ型のキャリア注入電極とｎ型のキャリア収集電極とを持つｎｐｎ構造スイッチング素子、または互いの該キャリア注入電極同士が共通接続された一対の該ｎｐｎ構造スイッチング素子からなるｎｐｎ構造対向型スイッチング素子である。
   （Ｃ）該中間電位端子に接続される該メインスイッチは、該ｐｎｐ構造対向型スイッチング素子または該ｎｐｎ構造対向型スイッチング素子である。
2. 前記ｐｎｐ構造スイッチング素子は、ｐチャネル型ＭＯＳＦＥＴであり、
   前記ｐｎｐ構造対向型スイッチング素子は、互いのソース同士が共通接続された一対の該ｐチャネル型ＭＯＳＦＥＴからなるｐチャネル型対向型ＭＯＳＦＥＴであり、
   該寄生ダイオードを介して、該ｐチャネル型対向型ＭＯＳＦＥＴに接続されている前記電位出力端子と、該電位出力端子から見て低電位側の該電位出力端子と、が導通することにより、該ｐチャネル型対向型ＭＯＳＦＥＴのゲートに電圧が印加される請求項１に記載の組電池電圧検出装置。
3. 前記ｎｐｎ構造スイッチング素子は、ｎチャネル型ＭＯＳＦＥＴであり、
   前記ｎｐｎ構造対向型スイッチング素子は、互いのソース同士が共通接続された一対の該ｎチャネル型ＭＯＳＦＥＴからなるｎチャネル型対向型ＭＯＳＦＥＴであり、
   該寄生ダイオードを介して、該ｎチャネル型対向型ＭＯＳＦＥＴに接続されている前記電位出力端子と、該電位出力端子から見て高電位側の該電位出力端子と、が導通することにより、該ｎチャネル型対向型ＭＯＳＦＥＴのゲートに電圧が印加される請求項１に記載の組電池電圧検出装置。
4. 前記メインスイッチ駆動部は、該メインスイッチ駆動部の駆動対象である前記メインスイッチの前記制御電極と前記キャリア注入電極との間に配置される放電抵抗と、該制御電極の制御電圧を調整するサブスイッチと、を備え、
   該メインスイッチが前記ｐｎｐ構造スイッチング素子または前記ｐｎｐ構造対向型スイッチング素子の場合、該サブスイッチは、該メインスイッチの該制御電極と、該メインスイッチに接続されている前記電位出力端子から見て低電位側の該電位出力端子と、の間に配置され、
   該メインスイッチが前記ｎｐｎ構造スイッチング素子または前記ｎｐｎ構造対向型スイッチング素子の場合、該サブスイッチは、該メインスイッチの該制御電極と、該メインスイッチに接続されている前記電位出力端子から見て高電位側の該電位出力端子と、の間に配置されている請求項１に記載の組電池電圧検出装置。
5. 前記サブスイッチは、光絶縁素子である請求項４に記載の組電池電圧検出装置。
6. 前記メインスイッチ駆動部は、各一主端子が共通の前記電位出力端子に接続され、各他主端子が前記各メインスイッチの制御電極に個別接続されるとともに、前記サブスイッチを駆動するトランジスタもしくは前記サブスイッチ自体により構成される複数の選択用スイッチング素子を有し、
   前記共通の電位出力端子の電位を基準とする所定のオン電圧を所定の前記選択用スイッチング素子の制御電極に印加することにより前記所定のサブスイッチをオンさせ、前記オンしたサブスイッチに接続される前記放電抵抗の電圧降下を前記所定のメインスイッチのしきい値電圧より増加させて前記目的のメインスイッチをオンさせることを特徴とする請求項４記載の組電池電圧検出装置。
7. 前記Ｎは奇数であり、前記（Ａ）、前記（Ｂ）、前記（Ｃ）を全て満たす請求項１に記載の組電池電圧検出装置。
8. 前記Ｎは偶数であり、前記（Ａ）、前記（Ｃ）を満たす請求項１に記載の組電池電圧検出装置。
9. 前記Ｎは偶数であり、前記（Ｂ）、前記（Ｃ）を満たす請求項１に記載の組電池電圧検出装置。
10. それぞれ高い直流入力抵抗を有する一対の入力端子を有して前記両入力端子間の電位差を検出する電圧検出回路と、
    互いに直列接続された多数の電池モジュールからなる組電池の各電極端子のうちの一対を順次選択して前記電圧検出回路の一対の入力端子に個別に接続することにより前記各電池モジュールの電圧を前記電圧検出回路に順次印加するマルチプレクサと、
    を備える組電池電圧検出装置において、
    前記電池モジュールの電圧を前記電圧検出回路の一対の入力端子に印加する際に、前記電圧検出回路の一対の入力端子の一方を所定の基準電圧に固定する基準電圧印加回路を有することを特徴とする組電池電圧検出装置。
11. 請求項１０記載の組電池電圧検出装置において、
    前記基準電圧印加回路は、
    前記マルチプレクサの選択状態に応じて前記基準電圧を印加すべき前記電圧検出回路の入力端子を選択することを特徴とする組電池電圧検出装置。
12. 請求項１１記載の組電池電圧検出装置において、
    前記基準電圧印加回路は、
    オンされた前記マルチプレクサの一対のＭＯＳトランジスタのうち、ホロワ動作となる側のＭＯＳトランジスタの主電極に接続される前記電圧検出回路の入力端子を電位固定することを特徴とする組電池電圧検出装置。
13. 請求項１０記載の組電池電圧検出装置において、
    前記マルチプレクサのトランスファスイッチとしての各ＭＯＳトランジスタのゲート電極に、前記基準電圧に対して前記ＭＯＳトランジスタをオンするに十分な電位差を有する制御電圧を印加するマルチプレクサ駆動回路を有することを特徴とする組電池電圧検出装置。

Images