JP2005224094A

JP2005224094A - Ｄｃ−ｄｃコンバータ

Info

Publication number: JP2005224094A
Application number: JP2004382425A
Authority: JP
Inventors: Claessens Johannes Matheus Theodorus Lambertus; マテウスセオドルスランベルテュスクラエッセンスヨハネス; Engbert Bernard Gerard Nijhof; ベルナルトゲラルトニヨフエングベルト
Original assignee: Lumileds LLC
Current assignee: Lumileds LLC
Priority date: 2003-12-12
Filing date: 2004-12-09
Publication date: 2005-08-18
Anticipated expiration: 2024-12-09
Also published as: KR101083083B1; TW200541197A; US20050168199A1; JP4778226B2; TWI365589B; KR20050058961A; US7202641B2

Abstract

【課題】従来のコンバータの欠点を解消すること、及び、かなりシンプルかつ低コストの回路を使用してコンバータの出力電流を表す計測信号、を提供できる能力のあるDC-DCコンバータを提供すること。
【解決手段】入力端子(5)に接続される入力インダクター(11)、出力端子(7)に接続される出力インダクター(12)、インダクター間でそれらと直列に接続されるコンデンサ(14)、第一の抵抗(16)を介して共通入力/出力導体(9)に接続され、かつ入力インダクター及びコンデンサに共通の第一の接続点に接続される切替素子(15)、及び第二の抵抗(19)を介して共通入力/出力導体(9)に接続され、かつ出力インダクター及びコンデンサに共通の第二の接続点に接続されるダイオード(18)から構成されるDC-DCコンバータ。
【選択図】図１

Description

本発明は、請求項1記載のDC-DCコンバータに関するものである。

上述の形式のDC-DCコンバータは、Slobodan M.Cukにより米国特許第4,184,197号(図5)で開示される。スイッチ素子に供給されるオン/オフ制御信号のデューティーサイクルに依存して、Cukコンバータは、入力DC電圧を出力DC電圧まで減少(降下)及び増加(上昇)させることができる。第一の入力端子及び第一の出力端子が互いに接続されて、第二の入力端子の電圧及び第二の出力端子の電圧が逆の極性を持つ。そのインダクターを流れる電流が、かなり大きいdcコンポーネント及びずっと小さい三角リップル値を持つように、そのインダクターは大きい値を持つ。従って、電流は周期的にゼロまで落ちるのではなく、それゆえ、非脈動と呼ばれる。

Cukコンバータは、コンバータの出力電流を制御する小さいサイズのインダクターの使用を必要とする用途には適していない。このような用途の典型例は、バックライト、特にLCDパネルのような光伝送ディスプレイパネルのLEDのアレイを駆動するためのドライバーである。

(本発明の目的)
上で説明する形式のコンバータの欠点を解消すること、及び、かなりシンプルかつ低コストの回路を使用してコンバータの出力電流を表す計測信号、を提供できる能力のあるDC-DCコンバータを提供することが、本発明の目的である。

(本発明の要約)
Cukコンバータで、その出力インダクターを流れる電流が計測された場合には、それは正確にコンバータの出力電流を表し、出力電流制御のために使用できるということを、発明者達はわかった。また、コンバータのスイッチ素子又はダイオードを流れる電流を測定することにより、不連続動作のコンバータの制御が可能であることも、発明者達はわかり、このスイッチ素子及びダイオードは各々、そのインダクターのそれぞれの1つ、及び前記インダクターと直列に接続されるコンデンサに接続される。

従って、上述の本発明の目的は、請求項1で定められるようなDC-DCコンバータにより実現される。

本発明によるコンバータは、入力DC電圧を、共通電圧導体に対して逆の極性を持つ出力DC電圧まで降下及び上昇させることができる。

本発明によるコンバータは、所定の値への出力電流の高速かつ正確な制御のための、かなりシンプルで低コストの制御回路の利用を可能にする。

さらに、本発明は、請求項7記載のDC-DCコンバータの使用に関するものであり、かつそれに備えるものである。

本発明は、添付図面とからめて、以下の例示的な説明からより明らかになるであろう。

(実施形態の詳細な説明)
図1に示すDC-DCコンバータの第一の実施形態は、第一の入力端子4、第二の入力端子5、第一の出力端子6、及び第二の出力端子7から構成される。前記第一の端子4及び6は、共通導体9に接続される。入力インダクター11及び出力インダクター12の間の入力インダクター11、出力インダクター12、及びコンデンサ14の直列回路は、第二の入力端子5と第二の出力端子7の間に接続される。電力FET15は、入力インダクター11及びコンデンサ14の接続点に接続され、かつ抵抗16と直列に共通導体9に接続される。ダイオード18は、出力インダクター12及びコンデンサ14の接続点に接続され、かつ抵抗19と直列に共通導体9に接続される。バッファ又は等化コンデンサ21及び22は、それぞれ、入力端子4,5の間及び出力端子6,7の間に接続される。

抵抗16及び19は小さい値を持ち、それぞれ、それらを流れる電流IT又はIDに依存して、それらの両端の電圧を生み出す働きをする。抵抗16及び19の両端で生じた電圧は、それぞれ、抵抗24及び25で検出される。抵抗24,25の高い値により、検出された電圧は結合されて、共通計測電圧(又は計測信号)V_xを提供することができる。コンデンサ27は、FET15の両端に接続されて、切替損失を最小化する。

計測電圧V_xは制御回路30に供給され、この制御回路30はまた、基準電圧(又は計測信号)V_refも受け取る。制御回路30は矩形波切替電圧V_swを生成し、これは計測電圧V_xと基準電圧V_refの間の差に依存するものである。切替電圧V_swはFET15のゲートに供給され、それをもって制御ループを閉じる。コンバータは、少なくとも平均して、基準電圧V_refに対応するその出力電流を持つような大きさにされる。

図1に示す回路は、以下のように動作する。

入力端子4及び5に入力電圧V_inを加えると、FET15が導通し、FET15及び抵抗16の直列回路の両端の電圧がほとんどゼロであるように、切替電圧V_SWがハイにされると仮定する。次に、第一の電流I1が、入力インダクター11、FET15、及び抵抗16を流れるであろう。第一のインダクター11は、第一の電流I1を徐々に増大させるであろう。

次に、切替電圧V_SWがローにされた場合には、FET15はもはや導通せず、第一の電流I1は、入力インダクター11、コンデンサ14、ダイオード18、及び抵抗19を流れ続けるであろう。コンデンサ14は次第に帯電され、FET15とのその接続点で＋極性を持つであろう。それに応じて、第一の電流I1が減少するであろう。

再びFET15が導通にされると、コンデンサ14は、FET15、抵抗16、出力コンデンサ22及び又はコンバータの出力に接続された負荷、及び出力インダクター12の方向にそれらを流れる第二の電流I2により放電されるであろう。出力インダクター12は、それを流れる電流を維持する傾向があり、そのため、第二の電流I2は徐々にしか増大しないであろう。

次に、再びFET15が非導通にされた場合には、第二の電流I2は、出力インダクター12及びダイオード18を流れ続けるが、次第に減少していく。

如何なる場合も、第二の電流は、一部は、もしあればコンバータの負荷を流れ、一部は、もしあればコンデンサ22を流れ、それは、共通導体9に対して負の出力電圧V_outを第二の出力端子7で生み出すであろう。コンバータの負荷を流れる電流は、平均して第二の電流I2に等しい。第二の電流I2を測定することにより、負荷を流れる電流を制御するための制御ループを確立できる。

FET15が導通の状態では、電流IT=I1+I2がFET15を流れるであろう。FET15が導通でない状態では、そのかわりに、電流ID=I1+I2がダイオード18を流れるであろう。計測抵抗16及び19でのこれらの電流IT及びIDの測定は、図1に示すようなシンプルで低コストの制御ループを提供することができる。

制御回路30は、比較器、及びその比較器の出力とFET15のゲートの間に接続される周波数発振器(示されていない)又はパルス幅変調器(示されていない)への電圧、から構成され得る。比較器が計測電圧V_xと基準電圧V_refを比較すると、切替電圧V_swは、その比較された電圧の変化に依存するであろう。制御ループのリンギングを避けるために、ループ内に遅延素子が含まれることが望ましい。遅延素子は、シンプルな低域フィルタで提供されることができる。しかしながら、前記比較された信号間の差の変化に依存したコンバータの出力電流の変化は、このような配置によって減速され、これは、場合によっては不利であると考えられることもある。

図2に示す本発明によるコンバータの第二の実施形態は、前記比較された信号間の差の変化へのずっと速い応答を示す制御回路30の基本配置から構成される。

図2に示す第二の実施形態は、図1の制御回路30のかわりに制御回路32から構成される。さらに、出力端子6及び7に接続されたLED負荷33が示されている。代わりに、LED負荷33のような負荷が、第二の入力端子5及び第二の出力端子7に接続されることもあり、LED負荷負荷の場合、＋端子が第二の入力端子5に接続される。このような配置では、負荷の両端の電圧は、V_in+V_outとなるであろう。この両方のケースにおいてLED負荷の両端で同じ電圧であれば、後者のケースでは、より少ない電力を変換しなければならない。

制御回路32は、シンプルなヒステリシス制御装置である。制御回路32は、比較器35から構成される。比較器35の正の入力は、抵抗37を介して共通導体9に接続される。前記正の入力はまた抵抗38にも接続され、抵抗38は、そのもう一方の端子で2つのダイオード41、42の直列回路に接続され、このダイオード41、42の陽極は互いに接続され、それらのうちのまだ終端していないダイオード42の陰極は、基準電圧V_refを受け取るために制御回路32の入力に接続される。

比較器35の負の入力は、計測電圧V_xを受け取るために接続される。コンデンサ43は、前記比較器35の負の入力、及び共通導体9に接続される。コンデンサ43の値が、コンデンサ27の存在によって生じるむだ時間遅延と一致することが望ましい。

比較器35がオープンコレクタを持つ形式であれば、その出力は、電位V_inで抵抗45を介して第二の入力端子5に接続される。比較器35の出力はまた、npnトランジスタ46及びpnpトランジスタ47の直列接続の各トランジスタのベースに接続され、このnpnトランジスタ46及びpnpトランジスタ47のコレクタはそれぞれ、入力端子5及び4に接続される。トランジスタ46,47のエミッタは、抵抗48によってトランジスタ41,42の陽極に接続され、かつFET15に切替電圧V_SWを供給するために、抵抗49によってFET15のゲートに接続される。

図3を参照して、図2に示す回路は以下のように動作する。切替電圧V_SWがハイ(“オン”)であれば、FET15は導通であろう。切替電圧V_SWがロー(“オフ”)であれば、FET15は導通ではないであろう。これは、図3の一番上の図で示される。

コンバータの動作のある瞬間t₀で、FET15がオンにされたとき、入力インダクター11を流れる電流I1は小さい負の値を持ち、これは図3の第二の図においてIdcで示される。電流I1の平均値と入力電圧V_inの積は、第二のインダクター12を流れる電流I2の平均値と出力電圧V_outの積に等しくなければならないという事実により、直流電流又はオフセット電流Idcは生じる。FET15がオン又はオフされる瞬間が、比較器35の正の入力で生じる2つの異なる電圧の発生に依存しているという点で、第二の実施形態は第一の実施形態とは異なる。FET15のオン時間の間、比較器35の正の入力での電圧はVrefに等しいが、抵抗37及び38によって分割される。時間t1で、比較器35の負の入力での電圧が比較器35の正の入力での電圧を超えるとき、FET15はオフされ、比較器35の正の入力で約0Vの電圧という結果になるであろう。これはまた、切替電圧Vswをローにし、FET15をオフにする。次に、電流ID=I1+I2の総量は、ダイオード18を流れ、値が減少する計測電圧Vxを生み出すであろう。これは、計測電圧Vxが比較器35の正の入力での電圧より小さくなる時t2まで続く。結果として、切替電圧Vswがハイにされ、FET15がオンされ、そのため電流ID=I1+I2の総量は、ダイオード18ではなくFET15を、値を増やしながら流れるであろう。FET15を交互にオンオフするコンバータの動作は、このように続くであろう。

説明するように、FET15をオフすることは、基準電圧Vrefの値に対応したものであろう。従って、第一の電流I1、第二の電流I2、FET15を流れる電流IT、ダイオード18を流れる電流ID、及び計測電圧Vxの最大値I1max,I2max,ITmax,IDmax,及びVxmaxはまた、それぞれ基準電圧Vrefの値に比例するであろう。図1を参照して説明するように、平均して如何なる場合も、コンバータの出力電流は前記電流のいずれかに比例する。従って、コンバータの出力電流もまた、基準電圧Vrefに比例するであろう。

図示するような極性で、少なくとも入力インダクター11を流れる電流I1は、ゼロ、さらにはゼロ以下まで降下するので、それは脈動と呼ばれ、米国特許第4,184,197号で開示されるCukコンバータ(図5)と反対のものである。インダクター電流の少なくとも1つの脈動波形は、比較器35を作動させるための2つの切替値を提供する。図2に示す回路で、FET15が導通でないならば、前記インダクター電流がゼロまで落ちた直後に、FET15は再び伝導するであろう。これは、コンバータをいわゆる臨界不連続モードで作動させる。このモードでFET15を駆動するために、付加クロック生成器はまったく必要とされない。

図4に示す本発明によるコンバータの第三の実施形態は、制御回路32を制御回路50で置き換えるという点で、図2に示す第二の実施形態とは異なる。制御回路32と比較すると、制御回路50は、パルス幅変調された制御電圧Vpwmを外部から受け取り、かつ基準電圧Vrefを供給するより低速な出力電流制御部で、図1から図3を参照して説明した制御回路の部分まで拡張されている。

制御回路50の付加部分は、比較器52から構成される。比較器52の正の入力は、抵抗53を通して制御電圧Vpwmを受け取る。比較器52の正の入力はまた、抵抗54及びコンデンサ55の並列回路を通して、共通導体9にも接続される。比較器52の負の入力は、コンデンサ58を通して比較器52の出力に接続される。比較器52の負の入力はまた、抵抗59を通してダイオード18及び抵抗19の接続点にも接続されて、電流IDを検出する。比較器52がオープンコレクタを持つ形式であるとき、その出力は、抵抗61を通して入力端子5に接続される。さらに、比較器52の出力は、コンデンサ62を通して共通導体9に接続され、かつダイオード42に基準電圧Vrefを供給するためにダイオード42の陰極に接続されて、コンデンサ62が基準電圧Vrefを安定させている。

比較器52及びコンデンサ58のその配置は、単に積分器として動作する。比較器52の両方の入力が、入力信号、すなわち外界からの電圧Vpwm及び抵抗19の両端の計測電圧を受け取るので、比較器52の負の入力における時定数にほぼ等しい時定数を、抵抗54及びコンデンサ55が比較器52の正の入力に提供することが必須である。さらに、前記時定数は、制御電圧Vpwmのサイクル時間と比べて大きく作られる。

図1から図3を参照して説明するように、コンバータの出力電流は、少なくとも平均すると、基準電圧Vrefの値に比例する。従って、コンバータの出力電流は、制御電圧Vpwmの変調、及びまたその振幅の変調にも対応したものであろう。

図1から図3を参照して説明した第一の制御ループで、比較器52の負の入力の、抵抗59を通したダイオード18への接続が、第二の制御ループを閉じる。第一の制御ループが高速な応答を持つ一方で、第二の制御ループはより緩慢な応答を持つ。第二の制御ループは、特に、コンピューターのデジタル回路のような外部回路による要求に応じてコンバータの出力電流を制御するために使用される。

図5に示す本発明によるコンバータの第四の実施形態は、制御回路50を制御回路60で置き換えたという点で、図4に示す第三の実施形態とは異なる。過電圧に対する保護のため、及びコンバータのオン/オフ制御のための回路の付加により、制御回路60は制御回路50とは異なる。

制御回路60の前記付加回路は、2つのトランジスタ61,62のシュミットトリガー回路から構成される。トランジスタ61,62のエミッタは、エミッタ共通抵抗64を通して共通導体9に接続される。トランジスタ61のベースは、抵抗65を通して制御電圧Vpwmを受け取るための端子に接続され、かつ抵抗66を通して第二の出力端子7に接続される。トランジスタ61のコレクタは、抵抗67を通して第二の入力端子5に接続され、かつトランジスタ62のベースに接続される。トランジスタ62のコレクタは、比較器35の出力に接続される。

比較器52の負の入力は、-0.3Vの最大許容負電圧を持つ。シュミットトリガー回路は、より大きい負電圧に対する比較器52の負の入力の保護を提供する。これは、-5.0Vの許容負電圧を持つトランジスタ61のベースにより可能になる。エミッタ共通抵抗64の使用は、入力電圧切替レベルにシンプルかつ正確なヒステリシスを提供する。例えば5Vの制御電圧Vpwmの振幅は、過電圧保護のための基準電圧として使用される。

トランジスタ61のベース電圧は、出力端子7での負の出力電圧Vout、及び制御電圧Vpwmで定められる。トランジスタ61がオンされ、結果としてトランジスタ62及びコンバータがオフされるときのトランジスタ61のベース電圧を、ここではVoffと呼ぶ。トランジスタ61がオフされ、結果としてトランジスタ62及びコンバータがオンされるときのトランジスタ61のベース電圧を、ここではVonと呼ぶ。電圧Voff及びVonの双方とも2つのコンポーネントを持ち、第一のコンポーネントはベース−エミッタ電圧から成り、第二のコンポーネントは定数の入力電圧Vin倍から成り、これはVoffについては抵抗45,64,67で定められ、Vonについては抵抗64及び67で定められる。出力電圧Voutが負であれば、Voff>Von(約0.5V大きい)が成り立つ。結果として、トランジスタ61のベース電圧がVonより小さくなる場合には、DC-DCコンバータは動作不能となるであろう。次に、トランジスタ61のベース電圧がVoffより大きくなる場合には、コンバータは使用可能となるであろう。トランジスタ61のベース電圧は、出力電圧Vout、及び定数値を持つ制御電圧Vpwmの振幅の値に依存するので、Voutの絶対値が、コンバータが再びオンされたときの値よりも2,3ボルト高い場合、コンバータはオフされるであろう。また、制御電圧Vpwmがしばらくゼロである場合には、トランジスタ61のベース電圧は常に負であり、そのためコンバータは確実にオフされるであろう。

従って、図5の実施形態の付加回路は、図4の実施形態と比較して2つの機能を持つ、すなわち、電圧Vpwmによる制御でコンバータをオフすること、及び制御電圧Vpwmの振幅に対して高くなりすぎたVoutの絶対値からの保護、である。

前記過電圧保護のレベルは、抵抗66の値を変えることによりセットすることができる。抵抗66のより高い値が、過電圧保護レベルを高める。コンバータの出力電流は、抵抗53について特定の値を選択することにより、容易にセットすることができる。抵抗53のより高い値が、コンバータの出力電流を減らす。

上で説明するように、本発明によるDC-DCコンバータは、従来技術を越える幾つかの利点を持ち、特に、
−非常に正確に制御された出力電流、
−シンプルな電流計測配置の使用、
−出力電流が、入力及び出力電圧の双方の変化に左右されない、
−1つの抵抗の値を変えることにより、出力電流の振幅を調整することができる、
−1つの抵抗の値を変えることにより、過電圧保護を調整することができる、
ということである。

本発明によるコンバータの特定の実施形態を参照したが、特許請求の範囲のような本発明によるコンバータの技術的範囲から外れることなく、いくつかの変更及び改造をすることができることが、当業者には明らかであろう。例えば、FET15を、その状況下で適当と考えられる何らかの他の切替素子で置き換えることもできるであろう。同じ理由で、ダイオード18のようなダイオードを、ダイオードとして接続されるバイポーラトランジスタのような何らかの他の定方向素子で置き換えることができる。

また、幾つかの形式の負荷を駆動させるために、そのコンバータを使用できるということにも気付くべきであろう。例として、LED負荷33が上で言及された。例としてLED負荷33を取り上げると、以下の値を適用することができるであろう：Vin=20V、Vout=0から60V、入力インダクター11が100μH、出力インダクター12が1000μH、及びコンデンサ14が1μF。入力及び出力インダクター11,12、及びその双方の間に接続されたコンデンサ14が小さい値を持ち、従って当初のCukコンバータと比較して小さいサイズであることもまた、この事からまた明白であろう。これは、本発明によるコンバータを、コンピュータのディスプレイパネルのようなディスプレイパネルを背面から照らすためのLEDアレイを駆動するのに非常に適したものにする。

本発明によるDC-DCコンバータの第一の実施形態の概略図である。臨界不連続動作のための、本発明によるDC-DCコンバータの第二の実施形態の概略図である。図2に示す第二の実施形態の動作を示すための、電流及び電圧の波形図である。第二の実施形態と比較してさらに緩慢な電流制御特性を持つ、本発明によるDC-DCコンバータの第三の実施形態の概略図である。第三の実施形態と比較してさらにオン/オフ及び過電圧保護の特性を持つ、本発明によるDC-DCコンバータの第四の実施形態の概略図である。

Claims

第一及び第二の入力端子と、第一及び第二の出力端子とを備え、前記第一の入力及び出力端子が共通導体に接続されており、
入力インダクターが前記第二の入力端子に接続され、
出力インダクターが前記第二の出力端子に接続され、
コンデンサが前記インダクター間でそれらと直列に接続され、
前記共通導体、及び、前記入力インダクターと前記コンデンサとに共通の第一の接続点に切替素子が接続され、
前記共通導体、及び、前記出力インダクターと前記コンデンサとに共通の第二の接続点に定方向素子が接続され、
前記切替素子が、該切替素子に加えられる切替制御信号(Vsw)に応答して、前記切替素子を交互に導通及び非導通にし、前記切替制御信号(Vsw)のオン時間及びオフ時間の間、前記インダクターを流れる電流(I1,I2)がそれぞれ前記切替素子又は前記定方向素子を流れるようにする、入力dc電圧を出力dc電圧に変換するためのDC-DCコンバータであって、
前記切替素子と直列の第一の電流検出素子、前記定方向素子と直列の第二の電流検出素子、前記電流検出素子からの電流計測信号(Vx)を受け取るための少なくとも1つの計測入力を持つ制御回路、基準信号(Vref)を受け取るための基準入力、及び、前記切替制御信号(Vsw)を供給するための出力、
を特徴とするDC-DCコンバータ。
前記制御回路が、前記電流計測信号(Vx)を前記基準信号(Vref)と比較するための比較器を備え、前記比較された信号間の差に依存して前記切替制御信号(Vsw)を提供することを特徴とする請求項1記載のDC-DCコンバータ。
前記制御回路が、前記電流計測信号(Vx)を前記比較器に供給する前に、前記電流計測信号(Vx)を遅延させるための遅延素子を備えることを特徴とする請求項2記載のDC-DCコンバータ。
前記比較器に、前記切替制御信号(Vsw)のオン時間及びオフ時間の間、それぞれ、前記電流計測信号(Vx)を前記基準信号(Vref)又は約ゼロの値の代替信号と比較させるために、前記制御回路が配置されることを特徴とする請求項2記載のDC-DCコンバータ。
前記制御回路が、コンバータ出力電流調整信号(Vpwm)と前記基準信号(Vref)を生成するために前記定方向素子を流れる電流(ID)のための計測信号の間の差を積分するための積分器を備えることを特徴とする、
請求項4記載のDC-DCコンバータ。
イネーブル値がディスエーブル値より小さく、前記出力電圧(Vout)の絶対値が前記所定のイネーブル値より低い、又は前記所定のディスエーブル値より高い場合には、それぞれ前記コンバータの動作をイネーブル又はディスエーブルにするために、前記コンバータの出力電圧(Vout)を前記コンバータ出力電流調整信号(Vpwm)と比較して、それに依存して前記比較器にイネーブル/ディスエーブル信号を提供するためのコンバータイネーブル/ディスエーブル回路を、前記制御回路が備える、
ことを特徴とする請求項2から請求項5のうちの1つに記載のDC-DCコンバータ。
前記コンバータの前記出力端子に接続される照明デバイスを供給するための、
請求項1から請求項6のうちの1つに記載のDC-DCコンバータの使用。
前記コンバータの前記第二の入力端子及び前記第二の出力端子に接続される照明デバイスを供給するための、
請求項1から請求項6のうちの1つに記載のDC-DCコンバータの使用。
前記照明デバイスがディスプレイパネルのバックライトであることを特徴とする、
請求項7及び8のうちの1つに記載のDC-DCコンバータの使用。
前記照明デバイスが発光ダイオードのアレイを備えることを特徴とする、
請求項7から9までの1つに記載のDC-DCコンバータの使用。